JP2006095607A - Manufacturing method of mems element and mems element - Google Patents

Manufacturing method of mems element and mems element Download PDF

Info

Publication number
JP2006095607A
JP2006095607A JP2004281113A JP2004281113A JP2006095607A JP 2006095607 A JP2006095607 A JP 2006095607A JP 2004281113 A JP2004281113 A JP 2004281113A JP 2004281113 A JP2004281113 A JP 2004281113A JP 2006095607 A JP2006095607 A JP 2006095607A
Authority
JP
Japan
Prior art keywords
manufacturing
semiconductor substrate
sacrificial layer
semiconductor
mems element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004281113A
Other languages
Japanese (ja)
Inventor
Akira Sato
彰 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004281113A priority Critical patent/JP2006095607A/en
Publication of JP2006095607A publication Critical patent/JP2006095607A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an MEMS element and an MEMS element, reducing the size and cost. <P>SOLUTION: This manufacturing method of the MEMS element 10 includes: a step of injecting the impurity into the surface of a semiconductor substrate 30 to form a well 32 insulated and separated from the periphery; a step of selectively forming a sacrifice layer (an insulating layer) 40 including a part of the surface of the well 32; a step of forming a beam 50 in which an anchor part 52 in an opening part opened in the sacrifice layer 40 is connected to the surface of the semiconductor substrate 30 and a movable part 51 is connected to the surface of the sacrifice layer 40; and a step of removing the sacrifice layer 40 formed in the peripheral edge including the lower part of the movable part 51 of the beam 50. In the MEMS element manufactured by the above manufacturing method, the semiconductor substrate 30 (a semiconductor device including an integrated semiconductor circuit element) is integrated with the beam 50. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、MEMS素子の製造方法及びMEMS素子に関する。   The present invention relates to a method for manufacturing a MEMS element and a MEMS element.

微細加工技術の進展に伴い、いわゆるマイクロマシン(MEMS:Micro Erectronics Mechanical Systems)素子が注目されている。
従来、半導体基板の表面に不純物を注入して他部から絶縁分離された基板側電極を形成する工程と、ビームを支持するための絶縁層よりなる支持部と基板側電極上を含んで選択的に犠牲層を形成する工程と、前記犠牲層上に駆動側電極を有するビームを形成する工程と、犠牲層を除去する工程を有するMEMS素子の製造方法と、この製造方法で製造されたMEMS素子が知られている。
With the progress of microfabrication technology, so-called micro-machines (MEMS) devices are attracting attention.
Conventionally, a step of forming a substrate-side electrode that is insulatively isolated from other portions by injecting impurities into the surface of a semiconductor substrate, and a support portion made of an insulating layer for supporting a beam and the substrate-side electrode are selectively included. Forming a sacrificial layer, forming a beam having a drive-side electrode on the sacrificial layer, removing the sacrificial layer, and manufacturing the MEMS element manufactured by the manufacturing method It has been known.

特開2003−200394号公報(第8頁、9頁、図6、図7)JP 2003-200394 A (pages 8 and 9, FIG. 6, FIG. 7)

このような特許文献1では、ビームは、支持部と犠牲層上にわたって形成された後、レジストマスクを形成し、エッチングによって所定の平面形状に形成され、さらに、犠牲層を除去して断面形状が形成される。このようにして、ビームは支持部によって可動部と半導体基板表面との間に空隙が形成されてMEMS素子が得られる。従って、ビームを支持するための支持部を形成することが必要となる他、ビームを所定の形状に形成するためのエッチング工程等も必要となり製造工程が長くなるため、製造コストが低減しにくい製造方法であった。   In Patent Document 1, the beam is formed over the support portion and the sacrificial layer, and then a resist mask is formed, and the beam is formed into a predetermined planar shape by etching. It is formed. In this manner, a gap is formed between the movable part and the surface of the semiconductor substrate by the support part, so that the MEMS element is obtained. Therefore, it is necessary to form a support part for supporting the beam, and an etching process for forming the beam into a predetermined shape is also required, resulting in a long manufacturing process, which makes it difficult to reduce the manufacturing cost. Was the way.

さらに、前述したような製造方法、または構造によれば、MEMS素子単独の構成であるため、MEMS素子の駆動制御のための駆動制御回路あるいは検出回路等を別に備える必要があり、システム全体としての小型化、コストの低減等に限界があるという課題がある。   Further, according to the manufacturing method or structure as described above, since it is a configuration of the MEMS element alone, it is necessary to separately provide a drive control circuit or a detection circuit for driving control of the MEMS element, and as a whole system There is a problem that there is a limit to downsizing and cost reduction.

本発明の目的は、小型化及びコストの低減を可能にするMEMS素子の製造方法及び、MEMS素子を提供することである。   An object of the present invention is to provide a method for manufacturing a MEMS device and a MEMS device that can be reduced in size and cost.

本発明のMEMS素子の製造方法は、半導体基板の表面に不純物を注入して周囲から絶縁分離するwellを形成する工程と、前記wellの表面の一部を含んで選択的に犠牲層を形成する工程と、前記犠牲層に開設される開口部においてアンカー部が前記半導体表面に接続し、可動部が前記犠牲層の表面に連続するビームを形成する工程と、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、を有することを特徴とする。
ここで、wellとは、半導体基板(シリコン基板)内に導電型の異なる領域のことであって、周囲とは逆タイプのMOSトランジスタを形成する領域で、後述する実施形態では、p型のwell(p−well)を例示して説明する。
The method for manufacturing a MEMS device according to the present invention includes a step of injecting impurities into the surface of a semiconductor substrate to form a well that is insulated and isolated from the surroundings, and a sacrificial layer is selectively formed including a part of the surface of the well. A step in which an anchor portion is connected to the semiconductor surface in an opening formed in the sacrificial layer, and a movable portion forms a continuous beam on the surface of the sacrificial layer; and a lower portion of the movable portion of the beam And a step of removing the sacrificial layer formed on the peripheral edge.
Here, a well is a region having a different conductivity type in a semiconductor substrate (silicon substrate), and is a region where a MOS transistor of a type opposite to the surrounding is formed. In an embodiment described later, a p-type well is used. (P-well) will be described as an example.

この発明によれば、ビームは、ビームを支持するアンカー部が半導体基板の表面に接続されているために、ビームを支持するための支持部を別に形成する必要がなく、ビームを形成する際にアンカー部が半導体基板表面に積層形成されるので、製造工程が短縮、簡素化できるため、製造コストを低減することができる。   According to this invention, since the anchor portion for supporting the beam is connected to the surface of the semiconductor substrate, it is not necessary to separately form a support portion for supporting the beam. Since the anchor portion is laminated on the surface of the semiconductor substrate, the manufacturing process can be shortened and simplified, so that the manufacturing cost can be reduced.

ビームの可動部は、犠牲層を除去することによって駆動に必要な空隙を得ることができるので、例え複雑な形状であっても容易に形成することができる。   The movable part of the beam can be easily formed even if it has a complicated shape because a gap necessary for driving can be obtained by removing the sacrificial layer.

また、本発明のMEMS素子の製造方法では、前記半導体基板に半導体集積回路素子を形成する工程と、前記犠牲層と前記半導体集積回路素子を素子分離する絶縁層と、を一体に形成する工程と、前記半導体回路素子を素子分離する絶縁層は残し、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、を有することが好ましい。   In the method for manufacturing a MEMS element of the present invention, a step of forming a semiconductor integrated circuit element on the semiconductor substrate, and a step of integrally forming the sacrificial layer and an insulating layer for isolating the semiconductor integrated circuit element, Preferably, the method includes a step of removing the sacrificial layer formed on the periphery including the lower portion of the movable portion of the beam while leaving the insulating layer for isolating the semiconductor circuit element.

ここで、半導体集積回路素子としては,例えば、MEMS素子を駆動制御する駆動制御回路等を示す。
また、半導体集積回路素子を素子分離する絶縁層とは、例えば、半導体集積回路素子がMOSFET(Metal oxide semiconductor Field effect transistor)の場合、ソース領域及びドレイン領域を素子分離するための酸化シリコン(SiO2)等の絶縁層を示す。
Here, as the semiconductor integrated circuit element, for example, a drive control circuit for driving and controlling the MEMS element is shown.
The insulating layer for separating the semiconductor integrated circuit element is, for example, silicon oxide (SiO 2) for separating the source region and the drain region when the semiconductor integrated circuit element is a MOSFET (Metal Oxide Field Effect Transistor). ) And the like.

この発明によれば、犠牲層が半導体集積回路素子を素子分離する絶縁層と一体、即ち共通層として形成されるので、犠牲層と前記絶縁層とを別に構成する必要がなく、より一層、製造工程を短縮、簡素化することができる。   According to the present invention, the sacrificial layer is formed integrally with the insulating layer for isolating the semiconductor integrated circuit element, that is, as a common layer. Therefore, it is not necessary to separately configure the sacrificial layer and the insulating layer, and the manufacturing is further performed. The process can be shortened and simplified.

また、ビームの可動部の下部の犠牲層の除去工程の際、半導体集積回路素子を素子分離する絶縁層は残されるために、半導体集積回路素子の絶縁層の形成も別の工程で行なう必要がなく製造工程を短縮、簡素化することができる。   Further, since the insulating layer for isolating the semiconductor integrated circuit element is left in the step of removing the sacrificial layer below the movable portion of the beam, the insulating layer of the semiconductor integrated circuit element needs to be formed in a separate process. The manufacturing process can be shortened and simplified.

さらに、本発明の製造方法では、半導体集積回路素子の製造工程と連続した工程でビームが製造されるために、半導体製造プロセスの設備で製造することができ、新たに設備を準備する必要がなく、コスト低減や、工場スペースを減縮することができる。   Furthermore, in the manufacturing method of the present invention, since the beam is manufactured in a process that is continuous with the manufacturing process of the semiconductor integrated circuit element, it can be manufactured with equipment of the semiconductor manufacturing process, and there is no need to newly prepare equipment. Cost reduction and factory space can be reduced.

また、本発明のMEMS素子は、半導体集積回路素子を有する半導体基板と、前記半導体基板の表面にアンカー部が接続され、該アンカー部に連続して形成される可動部を有するビームと、を備え、請求項1または請求項2に記載の方法で製造されることを特徴とする。   According to another aspect of the present invention, there is provided a MEMS device comprising: a semiconductor substrate having a semiconductor integrated circuit device; and a beam having a movable portion connected to an anchor portion on the surface of the semiconductor substrate and continuously formed on the anchor portion. It is manufactured by the method according to claim 1 or claim 2.

この発明によれば、半導体集積回路素子を有する半導体基板とビームとが一体で構成されているために、MEMS素子(ビーム)とMEMS素子駆動のため半導体装置が別体で構成される従来の構成のMEMS素子に比べ、小型化、低コストが可能になるという効果がある。   According to the present invention, since the semiconductor substrate having the semiconductor integrated circuit element and the beam are integrally formed, the conventional configuration in which the MEMS device (beam) and the semiconductor device for driving the MEMS element are separately provided. Compared with the MEMS element of this type, there is an effect that downsizing and low cost are possible.

以下、本発明に係る実施形態を図面に基づいて説明する。
図1は、本発明に係る実施形態のMEMS素子の構成を示す断面図、図2.1および図2.2は、MEMS素子の製造方法を示す断面図である。
(実施形態)
Embodiments according to the present invention will be described below with reference to the drawings.
FIG. 1 is a cross-sectional view showing a configuration of a MEMS element according to an embodiment of the present invention, and FIGS. 2.1 and 2.2 are cross-sectional views showing a method for manufacturing the MEMS element.
(Embodiment)

図1は、本発明に係るMEMS素子の代表的な構成を示す部分断面図である。本実施形態においては、半導体集積回路素子の一つとしてMOSFETを例示して説明する。図1において、本実施形態のMEMS素子10は、半導体基板30にMOSFET36と、ビーム50と、が一体に形成されている。   FIG. 1 is a partial cross-sectional view showing a typical configuration of a MEMS element according to the present invention. In the present embodiment, a MOSFET will be described as an example of a semiconductor integrated circuit element. In FIG. 1, in the MEMS element 10 of this embodiment, a MOSFET 36 and a beam 50 are integrally formed on a semiconductor substrate 30.

MOSFET36は、シリコン層(Si層)31の所定の領域に所定の不純物を注入して導電性半導体領域32(この領域をwellと称し、本実施形態ではp型の不純物をイオン注入したp−wellである。以降、wellと表示する。)と、その上面側に構成されるソース領域33、ドレイン領域34と、ゲート電極35と、ソース領域33及びドレイン領域34を周囲から素子分離する絶縁層(SiO2)40と、から構成されている。 The MOSFET 36 is a p-well in which a predetermined impurity is implanted into a predetermined region of the silicon layer (Si layer) 31 and a conductive semiconductor region 32 (this region is referred to as a well, and in this embodiment, a p-type impurity is ion-implanted. In the following, it will be referred to as well), and the source region 33, drain region 34, gate electrode 35, and source layer 33 and drain region 34 formed on the upper surface side thereof are isolated from the periphery. SiO 2 ) 40.

絶縁層40は、半導体基板30のシリコン層31の表面にwell32の一部を含んでシリコン層31の厚み方向内側及び外側に形成される素子分離層としての選択酸化層(いわゆるLOCOS:Local oxidation of silcon)である。
なお、この絶縁層40は、後述するビーム50を形成する際の犠牲層である。
The insulating layer 40 includes a selective oxidation layer (so-called LOCOS: Local oxidation of) as an element isolation layer formed on the surface of the silicon layer 31 of the semiconductor substrate 30 including part of the well 32 and inside and outside the silicon layer 31 in the thickness direction. silcon).
The insulating layer 40 is a sacrificial layer when a beam 50 described later is formed.

これらソース領域33、ドレイン領域34と、ゲート電極35は、図示しない他の半導体集積回路素子(例えば、他のMOSFET、コンデンサ、抵抗等)とビアホールや配線パターンで接続され、さらに複数の絶縁層が積層形成されている。これらの半導体回路素子群は、MEMS素子を駆動制御する駆動制御回路である。このような駆動制御回路を含む半導体基板30と一体でビーム50が形成されている。   The source region 33, drain region 34, and gate electrode 35 are connected to other semiconductor integrated circuit elements (not shown) (for example, other MOSFETs, capacitors, resistors, etc.) by via holes or wiring patterns, and a plurality of insulating layers are further provided. They are stacked. These semiconductor circuit element groups are drive control circuits that drive and control the MEMS elements. A beam 50 is formed integrally with the semiconductor substrate 30 including such a drive control circuit.

ビーム50は、アンカー部52がシリコン層31に形成されるビーム支持部37の表面に積層形成され、梁形状の可動部51に連続している。可動部51は、シリコン層31とは空隙を有し、振動等の駆動が妨げられない構成となっている。
このようにしてMEMS素子10が構成されている。
The beam 50 is formed by laminating the anchor portion 52 on the surface of the beam support portion 37 formed on the silicon layer 31 and is continuous with the beam-shaped movable portion 51. The movable portion 51 has a gap with respect to the silicon layer 31 and is configured such that driving such as vibration is not hindered.
In this way, the MEMS element 10 is configured.

続いて、このMEMS素子の製造方法について図面を参照して説明する。
図2.1および図2.2は、本実施形態に係るMEMS素子の製造方法について製造工程に沿って模式的に示す断面図である。なお、この製造工程は、本発明に係る部分のみを記載しており、記載意外の周知の半導体製造工程については省略している。
Then, the manufacturing method of this MEMS element is demonstrated with reference to drawings.
FIG. 2.1 and FIG. 2.2 are cross-sectional views schematically showing the manufacturing method of the MEMS element according to this embodiment along the manufacturing process. In addition, this manufacturing process has described only the part which concerns on this invention, and has abbreviate | omitted about the well-known semiconductor manufacturing process of the description.

まず、半導体基板30として本実施形態では、図2.1(a)に示すように、n型のシリコン層31の絶縁領域としてのwell32を所定の位置に形成する。well32は、p型の不純物をイオン注入しアニール処理を施すことによって形成する。イオン注入濃度は、所定のトランジスタ閾値電圧などの諸特性が得られるように設定される。   First, in this embodiment, as the semiconductor substrate 30, as shown in FIG. 2.1A, a well 32 as an insulating region of the n-type silicon layer 31 is formed at a predetermined position. The well 32 is formed by ion implantation of p-type impurities and annealing. The ion implantation concentration is set so as to obtain various characteristics such as a predetermined transistor threshold voltage.

続いて、LOCOS素子分離(絶縁分離)を用いたCMOSプロセスによって絶縁層40を形成する。絶縁層40は酸化シリコン(SiO2)で形成され、後工程において説明するソース領域、ドレイン領域と、ビームが接続されるビーム支持部37が開口されている。このビーム支持部37にビーム50が積層形成される。 Subsequently, the insulating layer 40 is formed by a CMOS process using LOCOS element isolation (insulation isolation). The insulating layer 40 is formed of silicon oxide (SiO 2 ), and a source region and a drain region, which will be described later, and a beam support portion 37 to which the beam is connected are opened. A beam 50 is laminated on the beam support portion 37.

次に、ビーム50を形成する。図2.1(b)において、本実施形態では、ビーム50は、構造的強度、弾性定数などの物理特性がビーム50の機械的駆動特性に対して適切なポリシリコンの積層膜で形成する。ビーム50は、アンカー部52がシリコン層31のビーム支持部37の表面に密着形成され、他の部分(可動部51)は、絶縁層40の表面に形成されている。ビーム50は、厚みを一定に積層するために、凹部53が形成されるが、アンカー部52の平面位置範囲内にあるために、可動部51の機械的駆動に影響を与えない。ビーム50を半導体基板30に形成した後、MOSFET36を形成する。   Next, the beam 50 is formed. In FIG. 2.1 (b), in this embodiment, the beam 50 is formed of a laminated film of polysilicon whose physical characteristics such as structural strength and elastic constant are suitable for the mechanical drive characteristics of the beam 50. In the beam 50, the anchor portion 52 is formed in close contact with the surface of the beam support portion 37 of the silicon layer 31, and the other portion (movable portion 51) is formed on the surface of the insulating layer 40. The beam 50 is formed with a concave portion 53 so as to be laminated with a constant thickness, but does not affect the mechanical drive of the movable portion 51 because it is within the plane position range of the anchor portion 52. After the beam 50 is formed on the semiconductor substrate 30, the MOSFET 36 is formed.

MOSFET36の形成工程は、周知の半導体プロセスで行なわれるため簡単に説明する。図2.1(c)において、まず、ゲート酸化膜60を形成する。図示しないが、LOCOS工程終了後、活性領域の窒化シリコン(Si34)、酸化シリコン(SiO2)除去後、ゲート酸化膜60を形成する。このゲート酸化膜の所定位置にゲート電極35を形成する。 Since the formation process of the MOSFET 36 is performed by a known semiconductor process, it will be briefly described. In FIG. 2.1 (c), first, a gate oxide film 60 is formed. Although not shown, after the LOCOS process is completed, after removal of silicon nitride (Si 3 N 4 ) and silicon oxide (SiO 2 ) in the active region, a gate oxide film 60 is formed. A gate electrode 35 is formed at a predetermined position of the gate oxide film.

ゲート電極35は、CVD法(Chemical Vaper Deposition)によりポリシリコン(多結晶シリコン)で形成される。この際、不純物をドープして所定の抵抗値制御をすることができる。ゲート電極形成後、ソース領域33、ドレイン領域34を形成する。   The gate electrode 35 is formed of polysilicon (polycrystalline silicon) by a CVD method (Chemical Vapor Deposition). At this time, a predetermined resistance value can be controlled by doping impurities. After forming the gate electrode, a source region 33 and a drain region 34 are formed.

ソース領域33とドレイン領域34は、図2.2(d)で示すように、ゲート電極35を挟んで、絶縁層40の開口されたwell32表面に、イオン注入とアニーリング処理により形成する。これらの形成工程も半導体製造工程として周知であるので、詳しい説明を省略する。   As shown in FIG. 2.2D, the source region 33 and the drain region 34 are formed on the surface of the well 32 where the insulating layer 40 is opened by ion implantation and annealing treatment with the gate electrode 35 interposed therebetween. Since these forming processes are also well-known as semiconductor manufacturing processes, detailed description thereof is omitted.

続いて、図2.2(e)で示すように、MOSFET36の上面にマスクレジスト70を形成する。マスクレジスト70は、MOSFET36の絶縁層40の充分な素子分離能力を確保する面積を確保している。従って、ビーム50の可動部51のアンカー部までの距離とマスクレジスト70の端部から素子分離のための絶縁層40の端部までの距離はほぼ同等の距離に設定されている(図2.2(f)、参照)。
そして、フッ酸等によるエッチングにより、所定範囲の絶縁層40を除去する。
Subsequently, a mask resist 70 is formed on the upper surface of the MOSFET 36 as shown in FIG. The mask resist 70 secures an area that ensures a sufficient element isolation capability of the insulating layer 40 of the MOSFET 36. Therefore, the distance from the beam 50 to the anchor portion of the movable portion 51 and the distance from the end portion of the mask resist 70 to the end portion of the insulating layer 40 for element isolation are set to substantially the same distance (FIG. 2). 2 (f), see).
Then, the insulating layer 40 in a predetermined range is removed by etching with hydrofluoric acid or the like.

犠牲層40を除去した状態を図2.2(f)に示す。このように犠牲層を除去することによって、ビーム50は犠牲層から開放された状態となり、アンカー部52がシリコン層31のビーム支持部37に密着し、可動部51が駆動可能な状態に形成される。また、MOSFET36においては、素子分離に必要な絶縁層40の面積が確保されている。   The state where the sacrificial layer 40 is removed is shown in FIG. 2.2 (f). By removing the sacrificial layer in this way, the beam 50 is released from the sacrificial layer, the anchor portion 52 is in close contact with the beam support portion 37 of the silicon layer 31, and the movable portion 51 is driven. The Further, in the MOSFET 36, the area of the insulating layer 40 necessary for element isolation is secured.

なお、ビーム50とMOSFET36との距離が近接している場合には、ビーム50とマスクレジスト70との間に形成される間隙部(図2.2(e)、参照)の絶縁層40を除去したのち、MOSFET側のマスクレジスト端面に再度マスクレジストを形成した後、ビーム50の下部のある絶縁層を除去することもできる。   When the distance between the beam 50 and the MOSFET 36 is close, the insulating layer 40 in the gap (see FIG. 2.2 (e)) formed between the beam 50 and the mask resist 70 is removed. After that, after forming a mask resist again on the mask resist end face on the MOSFET side, the insulating layer under the beam 50 can be removed.

ここで、絶縁層40は、ビーム形成をするために必要な層であり、その後除去されるために、ビーム50にとっては犠牲層である。   Here, the insulating layer 40 is a layer necessary for beam formation, and is a sacrificial layer for the beam 50 because it is removed thereafter.

従って、前述した実施形態によれば、ビーム50は、ビーム50を支持するアンカー部52が半導体基板30の表面のビーム支持部37に積層形成されているために、ビーム50を支持するための支持部を別に形成する必要がなく、ビーム50を形成する際にアンカー部52が形成されるため、製造工程が短縮、簡素化できるので、製造コストを低減することができる。   Therefore, according to the above-described embodiment, the beam 50 is supported to support the beam 50 because the anchor portion 52 that supports the beam 50 is stacked on the beam support portion 37 on the surface of the semiconductor substrate 30. There is no need to form a separate portion, and the anchor portion 52 is formed when the beam 50 is formed. Therefore, the manufacturing process can be shortened and simplified, and the manufacturing cost can be reduced.

また、ビーム50の可動部51は、犠牲層上に積層形成されており、犠牲層40を除去することによって駆動に必要な空隙を得ることができるので、例え複雑な形状であっても容易に形成することができる。   Further, the movable portion 51 of the beam 50 is laminated on the sacrificial layer, and a gap necessary for driving can be obtained by removing the sacrificial layer 40, so even if it has a complicated shape, it can be easily obtained. Can be formed.

また、犠牲層がMOSFET36を形成する構成要素の一つである絶縁分離としての絶縁層40と共通で形成されるので、犠牲層と絶縁層とを別に構成する必要がなく、より一層、製造工程を短縮、簡素化することができる。   Further, since the sacrificial layer is formed in common with the insulating layer 40 as an insulating separation which is one of the components forming the MOSFET 36, it is not necessary to separately configure the sacrificial layer and the insulating layer, and the manufacturing process is further improved. Can be shortened and simplified.

また、ビーム50の可動部51の下部の犠牲層の除去工程の際、半導体集積回路素子を素子分離する絶縁層は残されるために、MOSFET36の絶縁層の形成も別の工程で行なう必要がなく製造工程を短縮、簡素化することができる。   Further, in the step of removing the sacrificial layer below the movable portion 51 of the beam 50, the insulating layer for isolating the semiconductor integrated circuit element remains, so that it is not necessary to form the insulating layer of the MOSFET 36 in a separate step. The manufacturing process can be shortened and simplified.

さらに、本発明の製造方法では、MOSFET36のような半導体集積回路素子の製造工程と連続した工程でビーム50が製造されるために、半導体製造プロセスの設備で製造することができ、新たに設備を準備する必要がなく、コスト低減や、工場スペースを減縮することができる。   Furthermore, in the manufacturing method of the present invention, since the beam 50 is manufactured in a process that is continuous with the manufacturing process of the semiconductor integrated circuit element such as the MOSFET 36, the beam 50 can be manufactured with the equipment of the semiconductor manufacturing process. There is no need to prepare, cost reduction and factory space can be reduced.

さらには、半導体集積回路素子を有する半導体基板30とビーム50とが一体で構成されているために、MEMS素子(ビーム)とMEMS素子駆動制御のため半導体装置が別体で構成される従来の構成に比べ、小型化、低コストが可能になるという効果がある。   Furthermore, since the semiconductor substrate 30 having the semiconductor integrated circuit element and the beam 50 are integrally configured, the conventional configuration in which the MEMS device (beam) and the semiconductor device are separately provided for MEMS element drive control. Compared to the above, there is an effect that downsizing and low cost are possible.

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前述の実施形態では、ビーム50の形状は(図1、参照)、可動部51の形状は単純梁形状で表しているが、可動部51は、櫛歯形状の振動子、共振子、あるいは同様な製造方法で櫛歯状の振動片を1対形成し、櫛歯部を相互に対向させて組み合わせた共振子等を構成することができる。
It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in the above-described embodiment, the shape of the beam 50 (see FIG. 1) and the shape of the movable portion 51 are represented by a simple beam shape, but the movable portion 51 includes a comb-shaped vibrator, a resonator, Alternatively, it is possible to form a resonator or the like in which a pair of comb-shaped vibrating pieces is formed by a similar manufacturing method and the comb-tooth portions are opposed to each other.

このようにすれば、半導体基板(半導体装置)に様々な形態のビームを容易に形成することができる。   In this way, various forms of beams can be easily formed on the semiconductor substrate (semiconductor device).

従って、前述の実施形態によれば、小型化及びコストの低減を可能にするMEMS素子の製造方法及び、MEMS素子を提供することができる。   Therefore, according to the above-described embodiment, it is possible to provide a method for manufacturing a MEMS element and a MEMS element that can be reduced in size and cost.

本発明によるMEMS素子の製造方法及びMEMS素子は、静電駆動型MEMS素子(振動子、共振子等)、光学MEMS素子、光変調素子等に採用することができる。   The MEMS element manufacturing method and MEMS element according to the present invention can be employed in electrostatic drive type MEMS elements (vibrators, resonators, etc.), optical MEMS elements, light modulation elements, and the like.

本発明に係る実施形態のMEMS素子の構成を示す断面図。Sectional drawing which shows the structure of the MEMS element of embodiment which concerns on this invention. 本発明に係る実施形態のMEMS素子の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the MEMS element of embodiment which concerns on this invention. 本発明に係る実施形態のMEMS素子の製造方法を示す断面図。Sectional drawing which shows the manufacturing method of the MEMS element of embodiment which concerns on this invention.

符号の説明Explanation of symbols

10…MEMS素子、30…半導体基板、31…シリコン層、32…well、33…ドレイン領域、34…ソース領域、35…ゲート電極、36…MOSFET、37…ビーム支持部、40…絶縁層(犠牲層)、50…ビーム、51…可動部、52…アンカー部、60…ゲート酸化膜、70…レジスト膜。
DESCRIPTION OF SYMBOLS 10 ... MEMS element, 30 ... Semiconductor substrate, 31 ... Silicon layer, 32 ... Well, 33 ... Drain region, 34 ... Source region, 35 ... Gate electrode, 36 ... MOSFET, 37 ... Beam support part, 40 ... Insulating layer (sacrificial) Layer), 50 ... beam, 51 ... movable part, 52 ... anchor part, 60 ... gate oxide film, 70 ... resist film.

Claims (3)

半導体基板の表面に不純物を注入して周囲から絶縁分離するwellを形成する工程と、
前記wellの表面の一部を含んで選択的に犠牲層を形成する工程と、
前記犠牲層に開設される開口部においてアンカー部が前記半導体表面に接続し、可動部が前記犠牲層の表面に連続するビームを形成する工程と、
前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、
を有することを特徴とするMEMS素子の製造方法。
A step of injecting impurities into the surface of the semiconductor substrate to form a well that is insulated from the surroundings;
Selectively forming a sacrificial layer including part of the surface of the well;
An anchor portion connected to the semiconductor surface in an opening formed in the sacrificial layer, and a movable portion forming a continuous beam on the surface of the sacrificial layer;
Removing the sacrificial layer formed on the periphery including the lower portion of the movable part of the beam;
A method for manufacturing a MEMS device, comprising:
請求項1に記載のMEMS素子の製造方法において、
前記半導体基板に半導体集積回路素子を形成する工程と、
前記犠牲層と、前記半導体集積回路素子を素子分離する絶縁層と、を一体に形成する工程と、
前記半導体回路素子を素子分離する絶縁層は残し、前記ビームの前記可動部の下部を含む周縁に形成されている前記犠牲層を除去する工程と、
を有することを特徴とするMEMS素子の製造方法。
In the manufacturing method of the MEMS element according to claim 1,
Forming a semiconductor integrated circuit element on the semiconductor substrate;
A step of integrally forming the sacrificial layer and an insulating layer for isolating the semiconductor integrated circuit element;
Removing the sacrificial layer formed on the periphery including the lower portion of the movable portion of the beam, leaving an insulating layer for element isolation of the semiconductor circuit element;
A method for manufacturing a MEMS device, comprising:
半導体集積回路素子を有する半導体基板と、
前記半導体基板の表面にアンカー部が接続され、該アンカー部に連続して形成される可動部を有するビームと、
を備え、請求項1または請求項2に記載の方法で製造されることを特徴とするMEMS素子。
A semiconductor substrate having a semiconductor integrated circuit element;
A beam having a movable part connected to an anchor part on the surface of the semiconductor substrate and continuously formed on the anchor part;
And a MEMS device manufactured by the method according to claim 1.
JP2004281113A 2004-09-28 2004-09-28 Manufacturing method of mems element and mems element Withdrawn JP2006095607A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004281113A JP2006095607A (en) 2004-09-28 2004-09-28 Manufacturing method of mems element and mems element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004281113A JP2006095607A (en) 2004-09-28 2004-09-28 Manufacturing method of mems element and mems element

Publications (1)

Publication Number Publication Date
JP2006095607A true JP2006095607A (en) 2006-04-13

Family

ID=36235911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004281113A Withdrawn JP2006095607A (en) 2004-09-28 2004-09-28 Manufacturing method of mems element and mems element

Country Status (1)

Country Link
JP (1) JP2006095607A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009051005A (en) * 2008-09-30 2009-03-12 Seiko Epson Corp Manufacturing method of mems-semiconductor composite circuit
WO2010122953A1 (en) * 2009-04-24 2010-10-28 株式会社村田製作所 Mems element and method for manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009051005A (en) * 2008-09-30 2009-03-12 Seiko Epson Corp Manufacturing method of mems-semiconductor composite circuit
WO2010122953A1 (en) * 2009-04-24 2010-10-28 株式会社村田製作所 Mems element and method for manufacturing same
JP5187441B2 (en) * 2009-04-24 2013-04-24 株式会社村田製作所 MEMS device and manufacturing method thereof
US8508003B2 (en) 2009-04-24 2013-08-13 Murata Manufacturing Co., Ltd. MEMS element and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP5151012B2 (en) Manufacturing method of semiconductor device
US7906381B2 (en) Method for integrating silicon-on-nothing devices with standard CMOS devices
US7973350B2 (en) Strained-channel transistor device
JP4670524B2 (en) Manufacturing method of semiconductor device
US20060027881A1 (en) Process for producing a layer arrangement, and layer arrangement for use as a dual-gate field-effect transistor
JP2007142401A (en) Substrate and method (hybrid crystal substrate with surface orientations having one or a plurality of soi regions or bulk semiconductor regions or having both of them)
JP2007318125A (en) Soi, locos on hot semiconductor device, manufacturing method thereof
US7985611B1 (en) Method for manufacturing integrated MEMS resonator device
JP4759967B2 (en) Manufacturing method of semiconductor device
JP2004260073A (en) Semiconductor device and its manufacturing method
KR100296130B1 (en) Manufacturing Method of Metal-Oxide-Semiconductor Field Effect Transistor Using Double-Layer Silicon Wafer
JP4415808B2 (en) Semiconductor device and manufacturing method thereof
JP2006095607A (en) Manufacturing method of mems element and mems element
JP2007088158A (en) Semiconductor device and its manufacturing method
CN100477236C (en) Semiconductor device and manufacturing method thereof
US11944998B2 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
JP2006024953A (en) Semiconductor apparatus and its manufacturing method
JP5103804B2 (en) Semiconductor device and manufacturing method thereof
JP2007111832A (en) Method for manufacturing mems element, and mems element
JP2011138876A (en) Semiconductor device, and method of manufacturing the same
JP2005286141A (en) Manufacturing method of semiconductor device
JP2008100325A (en) Mems and semiconductor composite circuit, and method of manufacturing the same
JP2003289144A (en) Semiconductor device and manufacturing method therefor
JP2006245267A (en) Semiconductor device
JP2005136084A (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204