JP2006093173A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2006093173A JP2006093173A JP2004272704A JP2004272704A JP2006093173A JP 2006093173 A JP2006093173 A JP 2006093173A JP 2004272704 A JP2004272704 A JP 2004272704A JP 2004272704 A JP2004272704 A JP 2004272704A JP 2006093173 A JP2006093173 A JP 2006093173A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- forming
- recess
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は半導体装置に関し、詳しくは、半導体装置のボンディングパッド上のバンプの構造およびその製造方法に関する。 The present invention relates to a semiconductor device, and more particularly to a structure of a bump on a bonding pad of a semiconductor device and a manufacturing method thereof.
半導体装置上に設けるバンプは、半導体装置と、この半導体装置を実装する実装基板とを接続する役割を持っている。バンプは突起電極とも呼ばれ、通常は金属で構成する。半導体装置のボンディングパッドなどの電極上に形成し、このバンプを介して半導体装置と実装基板とで電気信号の送受を行う。 The bump provided on the semiconductor device has a role of connecting the semiconductor device and a mounting substrate on which the semiconductor device is mounted. Bumps are also called bump electrodes and are usually made of metal. It is formed on an electrode such as a bonding pad of the semiconductor device, and electrical signals are transmitted and received between the semiconductor device and the mounting substrate via this bump.
半導体装置を実装基板に接続する工程において、接続後の接続信頼性を確保するため、半導体装置と実装基板との隙間を封止樹脂で充填する。封止樹脂は、半導体装置を実装基板に接続後、熱衝撃時に発生する半導体装置と実装基板間との熱膨張差による熱応力の緩和、半導体装置と実装基板間との間への水分の侵入を防ぐなどの効果がある。 In the step of connecting the semiconductor device to the mounting substrate, a gap between the semiconductor device and the mounting substrate is filled with a sealing resin in order to ensure connection reliability after the connection. The sealing resin relieves thermal stress due to the difference in thermal expansion between the semiconductor device and the mounting substrate that occurs during thermal shock after the semiconductor device is connected to the mounting substrate, and allows moisture to enter between the semiconductor device and the mounting substrate. There are effects such as preventing.
封止樹脂の充填により、半導体装置と実装基板との接続信頼性を十分に確保するためには、半導体装置と実装基板との隙間に封止樹脂を充填し、その隙間には、封止樹脂が入り込まない部分(以下、空隙と称する)を発生させないようにすることが望ましい。 In order to ensure sufficient connection reliability between the semiconductor device and the mounting board by filling the sealing resin, the gap between the semiconductor device and the mounting board is filled with the sealing resin, and the gap is filled with the sealing resin. It is desirable not to generate a portion (hereinafter referred to as a void) in which no entry occurs.
半導体装置と実装基板間との隙間を広くすることで、封止樹脂は容易にその隙間に入り込むことができるため、半導体装置と実装基板間との間に空隙を発生させることはない。 By enlarging the gap between the semiconductor device and the mounting substrate, the sealing resin can easily enter the gap, so that no gap is generated between the semiconductor device and the mounting substrate.
半導体装置の実装工程において、半導体装置と実装基板との隙間を広くする方法は多くの提案がなされている。例えば、バンプ形状を柱状に形成する方法である(例えば、特許文献1参照。)。 Many proposals have been made for a method of widening the gap between the semiconductor device and the mounting substrate in the mounting process of the semiconductor device. For example, it is a method of forming a bump shape in a columnar shape (see, for example, Patent Document 1).
特許文献1に示した従来技術を図を用いて説明する。図15は特許文献1に示した従来技術のバンプ構造を示す断面図である。
The prior art disclosed in
10は開口部、11は半導体基板、12は絶縁膜、13はボンディングパッド、14はパッシベーション膜、40は柱状金属、41はハンダメッキ層、42は接着層、43は濡れ防止膜である。柱状金属40とハンダメッキ層41と濡れ防止膜43とはバンプ19を構成する金属である。
特許文献1に示した従来技術では、柱状金属40に銅を用いている。
Reference numeral 10 is an opening, 11 is a semiconductor substrate, 12 is an insulating film, 13 is a bonding pad, 14 is a passivation film, 40 is a columnar metal, 41 is a solder plating layer, 42 is an adhesive layer, and 43 is a wetting prevention film. The
In the prior art disclosed in
半導体基板11と所望の位置に形成されたボンディングパッド13とは、絶縁膜12によって電気的に絶縁されている。
半導体基板11上には、パッシベーション膜14が形成されている。パッシベーション膜14は、バンプ19が形成される箇所に開口部10が設けてある。
さらに、ボンディングパッド13の上部には、柱状金属40が形成されている。柱状金属40の最上部は平坦な構造である。柱状金属40とボンディングパッド13との間には、十分な接着強度を得るため接着層42が設けられている。
柱状金属40の外壁には、実装時にハンダが柱状金属40の外壁に付着しないようにようにするため、濡れ防止膜43が形成してある。
柱状金属40は、接着層42を介して、ボンディングパッド13に接続されている。
The semiconductor substrate 11 and the bonding pad 13 formed at a desired position are electrically insulated by the insulating film 12.
A passivation film 14 is formed on the semiconductor substrate 11. The passivation film 14 has an opening 10 where a
Further, a
An anti-wetting film 43 is formed on the outer wall of the
The
柱状金属40はその高さが高く、バンプ19は柱形状である。このような構成にしたこ
とにより、バンプ19を備えた半導体装置を実装基板と接続する際には、その隙間が広く確保されるので、封止樹脂を充填する工程において、半導体装置と実装基板との間に封止樹脂が入り込みやすい。したがって、半導体装置と実装基板との隙間に空隙が発生しない。
The
特許文献1に示した従来技術は、半導体装置と実装基板との隙間に空隙ができないものの、微細化した半導体装置においては、バンプの抵抗が高くなってしまうという問題があった。すなわち、微細化した半導体装置では、ボンディングパッド13の面積も小さく、柱状金属40の断面積も小さくなっている。すなわち、狭ピッチ化実装への対応のためのである。これにより、柱状金属40の上部が平面構造であるため、柱状金属40とハンダメッキ層41との間の接触抵抗は高くなってしまう。
The prior art disclosed in
柱状金属40とハンダメッキ層41との間の接触抵抗は、柱状金属40とハンダメッキ層41との間の接触面積で決まる。特許文献1に示した従来技術では、柱状金属40とハンダメッキ層41との間の接触面積が、柱状金属40の断面積となるため、微細化した半導体装置に対応してバンプを微細化するほど接触抵抗は高くなってしまい、接触抵抗を低くすることはできない。
The contact resistance between the
実装基板に装着された半導体装置は、柱状金属40とハンダメッキ層41との接触抵抗が高くなると、半導体装置を構成する半導体素子の電気信号遅延や誤動作を生じてしまう。
When the contact resistance between the
したがって、特許文献1に示した従来技術は、微細化した半導体装置、特に高速動作を要求される半導体装置には適用できないという問題があった。
Therefore, the prior art disclosed in
また、特許文献1に示した従来技術では、微細化した半導体装置に対応してバンプを微細化するほど、柱状金属40の上部が平面構造であるため、柱状金属40とハンダメッキ層41間の接続強度が弱くなるという問題もあった。
Moreover, in the prior art shown in
接続強度が低下すると、半導体装置と実装基板との間の熱膨張係数の違いによる応力により、柱状金属40とハンダメッキ層41との間の接続部からクラックが発生し、接続信頼性を大きく低下させるのである。
When the connection strength is reduced, a crack is generated from the connection portion between the
特許文献1に示した従来技術の問題点をまとめると次のようになる。バンプ19を構成する柱状金属40とハンダメッキ層41との間の接触抵抗が大きくなってしまい、高速動作する半導体装置には適用できないという問題と、柱状金属40とハンダメッキ層41との間の接続強度が弱く、接続信頼性を大きく低下させる問題とがある。
The problems of the prior art shown in
この問題を解決するために、本発明の目的は、半導体装置の高速化や微細化にも適用でき、半導体装置と実装基板とを接続した後に高い実装信頼性を得ることかできる半導体装置のバンプ構造を提供することにある。 In order to solve this problem, the object of the present invention is applicable to speeding up and miniaturization of a semiconductor device, and bumps of a semiconductor device capable of obtaining high mounting reliability after connecting the semiconductor device and the mounting substrate. To provide a structure.
上記課題を解決するために、本発明の半導体装置は、次のような構造を採用する。 In order to solve the above problems, the semiconductor device of the present invention employs the following structure.
ボンディングパッド上に形成し、第1の金属と第2の金属とを有するバンプを備える半
導体装置において、
第1の金属の外形形状は、上部面に凹部を有する柱状形状であり、
第2の金属は、第1の金属の上部に設けるとともに、凹部の内壁部に接することを特徴とする。
In a semiconductor device comprising a bump formed on a bonding pad and having a first metal and a second metal,
The outer shape of the first metal is a columnar shape having a recess on the upper surface,
The second metal is provided on the upper portion of the first metal and is in contact with the inner wall portion of the recess.
凹部の内壁部の表面は、第1の金属のその他の部分の表面に比べ粗いことを特徴とする。 The surface of the inner wall part of the recess is rougher than the surface of the other part of the first metal.
第2の金属の外形形状は、表面に凹凸の無いなめらかな球状構造を有することを特徴とする。 The outer shape of the second metal is characterized by having a smooth spherical structure with no irregularities on the surface.
第1の金属と第2の金属とが接する部分に第3の金属を有し、第3の金属は、第1の金属と第2の金属との間に挟まれるように設けることを特徴とする。 A third metal is provided at a portion where the first metal and the second metal are in contact with each other, and the third metal is provided so as to be sandwiched between the first metal and the second metal. To do.
第3の金属は、特性が異なる複数の金属の積層膜からなることを特徴とする。 The third metal is characterized by comprising a laminated film of a plurality of metals having different characteristics.
上記課題を解決するために、本発明の半導体装置は、次のような製造方法を採用する。 In order to solve the above problems, the semiconductor device of the present invention employs the following manufacturing method.
半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成する工程と、
パッシベーション膜に第1の開口部を設ける工程と、
第1の開口部のボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成する工程と、
感光性樹脂に第2の開口部を設ける工程と、
第2の開口部の底部に、メッキ法を用いて第1の金属を形成する工程と、
第1の金属の表面をスパッタエッチングし、第1の金属を第2の開口部の内壁部に成膜することで、第1の金属の上端部に凹部を形成する工程と、
感光性樹脂を剥離除去する工程と、
凹部の上部に第2の金属を形成する工程と、
第2の金属の融点以上の温度で第2の金属を融解し、凹部に第2の金属を充填し、第1の金属と第2の金属とを接合する工程と、
第1の金属とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。
Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad of the first opening;
Forming a photosensitive resin on top of the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal using a plating method at the bottom of the second opening;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and depositing the first metal on the inner wall of the second opening;
Removing and removing the photosensitive resin;
Forming a second metal on top of the recess;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the recess with the second metal, and joining the first metal and the second metal;
And a step of leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.
半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成する工程と、
パッシベーション膜に第1の開口部を設ける工程と、
第1の開口部のボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成する工程と、
感光性樹脂に第2の開口部を設ける工程と、
第2の開口部の底部に、メッキ法を用いて第1の金属を形成する工程と、
第1の金属の表面をスパッタエッチングし、第1の金属を第2の開口部の内壁部に成膜することで、第1の金属の上端部に凹部を形成する工程と、
凹部の内壁部に、第3の金属をメッキ法で形成する工程と、
感光性樹脂を剥離除去する工程と、
第3の金属の上部に第2の金属を形成する工程と、
第2の金属の融点以上の温度で第2の金属を融解し、凹部に第2の金属を充填し、第2の金属と第3の金属とを接合する工程と、
第1の金属とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。
Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad of the first opening;
Forming a photosensitive resin on top of the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal using a plating method at the bottom of the second opening;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and depositing the first metal on the inner wall of the second opening;
Forming a third metal by plating on the inner wall of the recess;
Removing and removing the photosensitive resin;
Forming a second metal on top of the third metal;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the second metal and the third metal;
And a step of leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.
凹部を形成する工程と感光性樹脂を剥離除去する工程との間に、凹部をエッチングし、凹部の内壁の表面を第1の金属の他の部分に比して粗くする工程を有することを特徴とする。 Between the step of forming the recess and the step of removing the photosensitive resin, the step of etching the recess and roughening the surface of the inner wall of the recess as compared with the other portions of the first metal. And
第2の金属を形成する工程は、移載機を用いることを特徴とする。 The step of forming the second metal is characterized by using a transfer machine.
第2の金属を形成する工程は、第1の金属の上部から第2の金属の塊が落下しないように、感光性樹脂を落下防止手段として用いることを特徴とする。 The step of forming the second metal is characterized in that a photosensitive resin is used as a fall prevention means so that the second metal lump does not fall from the top of the first metal.
第2の金属を形成する工程は、メッキ法を用いることを特徴とする。 The step of forming the second metal is characterized by using a plating method.
本発明の半導体装置は、バンプを構成する第1の金属の上部に凹部構造を有している。このため、第1の金属と第2の金属とは第1の金属の凹部の内壁部および、上端部で接合されているため、第1の金属と第2の金属との接触面積は十分大きくなり、第1の金属と第2の金属との接触抵抗を十分低下させることができる。
さらに、このような構造とすることで、接合強度も十分高くなる。また、第1の金属の凹部の底部の厚さ、つまり、第1の金属の膜厚を薄くすることができ、ボンディングパッドに伝わる第1の金属が持つ内部応力を緩和することができ、半導体装置を実装基板に実装する際に半導体基板内に発生するクラックの発生を防止することもできる。
The semiconductor device of the present invention has a concave structure on the top of the first metal constituting the bump. For this reason, since the first metal and the second metal are joined at the inner wall portion and the upper end portion of the concave portion of the first metal, the contact area between the first metal and the second metal is sufficiently large. Thus, the contact resistance between the first metal and the second metal can be sufficiently reduced.
Furthermore, with such a structure, the bonding strength is sufficiently high. Further, the thickness of the bottom of the first metal recess, that is, the thickness of the first metal can be reduced, the internal stress of the first metal transmitted to the bonding pad can be reduced, and the semiconductor It is also possible to prevent the occurrence of cracks occurring in the semiconductor substrate when the device is mounted on the mounting substrate.
また、バンプを構成する第1の金属の凹部の内壁部に第3の金属を形成することによって、凹部の側壁部を厚くする事ができ、機械強度を大きく増加させることができる。第3の金属により、第1の金属と第2の金属との密着性を向上させることができ、第1の金属と第2の金属との接合強度はさらに高くなる。 Further, by forming the third metal on the inner wall portion of the first metal concave portion constituting the bump, the side wall portion of the concave portion can be increased, and the mechanical strength can be greatly increased. The adhesion between the first metal and the second metal can be improved by the third metal, and the bonding strength between the first metal and the second metal is further increased.
本発明における特徴はまさにこの点にある。バンプ内部での接続抵抗を低下さると同時に接合強度も増加する。さらに、バンプ内部に発生する内部応力を緩和し、半導体装置を実装基板に接続する際に半導体基板内に発生するクラック発生を防止し、実装信頼性を向上させる。
特に、微細バンプに対して、半導体基板と実装基板の隙間を広くする事ができ、封止樹脂の充填が良好に行われ、実装信頼性が高い半導体装置を提供することができる。以上のように、本発明は従来にない優れた効果を有するものである。
This is the feature of the present invention. The joint resistance is increased at the same time as the connection resistance inside the bump is lowered. Furthermore, the internal stress generated in the bump is relieved, cracks generated in the semiconductor substrate when the semiconductor device is connected to the mounting substrate are prevented, and the mounting reliability is improved.
In particular, the gap between the semiconductor substrate and the mounting substrate can be widened with respect to the fine bumps, and the semiconductor device can be provided with a good packaging resin and high mounting reliability. As described above, the present invention has an excellent effect that has not been achieved in the past.
以下、図面を用いて本発明を実施するための最適な形態の半導体装置の構造とその製造方法とを説明する。なお、従来技術と同一の構成には同一の番号を付与しており、詳細な説明は省略する。 Hereinafter, a structure of a semiconductor device and a method for manufacturing the same according to an embodiment for carrying out the present invention will be described with reference to the drawings. In addition, the same number is attached | subjected to the structure same as a prior art, and detailed description is abbreviate | omitted.
[本発明の第1の実施の形態の構造説明:図1]
まず、図1を用いて本発明の第1の実施の形態の半導体装置の構造を説明する。図1は、本発明の第1の実施の形態の半導体装置の断面図である。11は半導体基板、12は絶縁膜、13はボンディングパッド、14はパッシベーション膜、15は共通電極膜、16は第1の金属、17は第2の金属、19はバンプである。共通電極膜15と第1の金属16と第2の金属17とでバンプ19を形成する。51は凹部上端部、52は凹部内壁、53は凹部底部である。
[Description of Structure of First Embodiment of the Invention: FIG. 1]
First, the structure of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention. 11 is a semiconductor substrate, 12 is an insulating film, 13 is a bonding pad, 14 is a passivation film, 15 is a common electrode film, 16 is a first metal, 17 is a second metal, and 19 is a bump. A
本発明の第1の実施の形態の半導体装置は、図1に示すように、半導体基板11と所望の位置に形成されたボンディングパッド13とが絶縁膜12によって電気的に絶縁されて
いる。
半導体基板11の上には、パッシベーション膜14が形成されている。パッシベーション膜14は、ボンディングパッド13上のバンプ19を形成する箇所に開口部を設けてある。この開口部は、第1の開口部20であり、詳細は後述する。
さらに、第1の金属16をメッキ法で形成する際の共通電極膜15がその上部に形成してある。
In the semiconductor device according to the first embodiment of the present invention, as shown in FIG. 1, a semiconductor substrate 11 and a bonding pad 13 formed at a desired position are electrically insulated by an insulating film 12.
A passivation film 14 is formed on the semiconductor substrate 11. The passivation film 14 has an opening at a position where the
Further, a
ボンディングパッド13の上部に形成するバンプ19は、第1の金属16と第2の金属17とを有している。
ボンディングパッド13とバンプ19との接続は、共通電極膜15を介して第1の金属16でなされている。
第1の金属16は、その上部に凹部を有する柱状構造である。この凹部には、凹部上端部51と凹部内壁52と凹部底部53とを有している。
第2の金属17は、第1の金属16の上部に形成し、第1の金属16の上部に形成する凹部に入り込み、その凹部上端部51と凹部内壁52と凹部底部53と接している。第2の金属17は、この凹部の内部のほぼ全部に入り込むとともに、第1の金属16の上部にほぼ球形の形状で構成している。これが本発明の第1の実施の形態の半導体装置の構造上の特徴である。
The
The bonding pad 13 and the
The
The
バンプ19の形状は、第2の金属17の表面が凹凸のないなめらかな球形の形状をしており、第2の金属17の下部は、第1の金属16であって、これらで構成する形状は、一般概念から、マッチ棒先端の形状に似ている。
The shape of the
第2の金属17の融点は第1の金属16融点に比べ低い金属を用いる。本発明の第1の実施の形態では、第1の金属16をニッケル、第2の金属17をハンダとしている。
The
また、図1では、第2の金属17を説明しやすいように、第1の金属16の凹部内に第2の金属17が完全に充填されているように記載しているが、それに限定されない。もちろん、凹部の内部に第2の金属17が多く入り込むほど、第1の金属16との接触面積が大きくなるので、接合は強くなるので好ましい。しかしながら、完全に凹部を充填せずとも、従来技術に比して、第1の金属16と第2の金属17との接触面積は多く、その接合は強固である。
Further, in FIG. 1, the
本発明の第1の実施の形態の半導体装置の特徴は、第1の金属16の上部に凹部構造を有し、第2の金属17は第1の金属の上部にほぼ球形形状で設けるとともに、第2の金属17は、この凹部の凹部上端部51と凹部内壁52と凹部底部53とに接している。
このような構造によって、第1の金属16と第2の金属17とは、第1の金属16の凹部の内部で接合されている。このため、第1の金属16と第2の金属17との接触面積は十分大きくなり、これらの接触抵抗を十分に低下させることができる。さらに、第1の金属16と第2の金属17との接触面積が十分大きくなることにより、接合強度も十分に高くなる。
A feature of the semiconductor device according to the first embodiment of the present invention is that the
With such a structure, the
[本発明の第2の実施の形態の構造説明:図2]
次に、図2を用いて本発明の第2の実施の形態の半導体装置の構造を説明する。本発明の第1の形態の半導体装置と異なる部分は、第1の金属16の凹部の凹部内壁52と凹部底部53との表面を粗くした点である。なお、同一の構成には同一の番号を付与しており、詳細な説明は省略する。
[Description of Structure of Second Embodiment of the Present Invention: FIG. 2]
Next, the structure of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. The difference from the semiconductor device according to the first embodiment of the present invention is that the surface of the recess inner wall 52 and the
図2に示すように、凹部内壁52と凹部底部53との表面は、第1の金属16のその他の部分の表面に比べ粗く加工してある。このような構成とすることによって、第1の金属
16と第2の金属17とは、さらに接触面積が増え、より強固に接合することができる。
As shown in FIG. 2, the surfaces of the recess inner wall 52 and the recess bottom 53 are roughened as compared with the surfaces of the other portions of the
[本発明の第3の実施の形態の構造説明:図3]
次に、図3を用いて本発明の本発明の第3の実施の形態の半導体装置の構造を説明する。
図3は、本発明の第3の実施の形態の半導体装置の断面図である。図1に示す本発明の第1の実施の形態の半導体装置と異なる部分は、第1の金属16と第2の金属17との間に第3の金属18を設けている点である。なお、同一の構成には同一の番号を付与しており、詳細な説明は省略する。
[Description of structure of the third embodiment of the present invention: FIG. 3]
Next, the structure of the semiconductor device according to the third embodiment of the present invention will be described with reference to FIG.
FIG. 3 is a cross-sectional view of the semiconductor device according to the third embodiment of the present invention. The difference from the semiconductor device according to the first embodiment of the present invention shown in FIG. 1 is that a
本発明の第3の実施の形態の半導体装置は、図3に示すように、ボンディングパッド13の上部に形成するバンプ19は、第1の金属16と第2の金属17と第3の金属18とを有している。
第3の金属18は、第1の金属16の凹部上端部51と凹部内壁52と凹部底部53とを切れ目無く覆うように設けている。
第2の金属17は、第1の金属16の上部に形成し、第3の金属18を挟むように形成するとともに、第3の金属18の上部にほぼ球形で形成している。これが本発明の構造上の特徴である。
In the semiconductor device according to the third embodiment of the present invention, as shown in FIG. 3, the
The
The
第2の金属17の融点は、第1の金属16と第3の金属18の融点に比べ低い金属を用いる。本発明の第3の実施の形態では、第1の金属16をニッケル、第3の金属18を金、第2の金属17を共晶ハンダとしている。
The melting point of the
第1の金属16と第2の金属17とが接合しにくい金属同士の場合においても、第3の金属18をその間に設けることにより、それらを接合することができる。例えば、第1の金属16をアルミニウム、第2の金属17をハンダとした場合、これらを直接接合することはできない。アルミニウムの表面には酸化アルミニウム(アルミナ)があり、これとハンダとが接合しないからである。また、第1の金属16を金、第2の金属17をハンダとした場合は、第1の金属16の表面に第2の金属17が流れ出てしまい、第2の金属17の形状を球形にすることができない。
しかしながら、このような金属を使用する場合においても、第3の金属18を金とすることにより、これらの問題を起こすことなく、第1の金属16と第2の金属17とを接続することができる。これにより、第1の金属16と第2の金属17とに用いる金属の選択肢が広がるという効果がある。
また、第3の金属18は、図3においてその膜質が単層のように記載したが、それに限定されるものではない。特性が異なる複数の金属の積層膜としてもよく、第1の金属16と第2の金属17、バンプ19の抵抗値などの特性を鑑みて、自由に選ぶことができる。
Even in the case where the
However, even when such a metal is used, the
Moreover, although the film quality of the
本発明の第3の実施の形態の半導体装置は、第3の金属18を第1の金属16の上部に形成した凹部の表面に成膜することによって、凹部の側壁部は厚みが増し、機械強度が向上し、実装信頼性を著しく向上させることができるという効果もある。
In the semiconductor device according to the third embodiment of the present invention, the
[本発明の第1の実施の形態の製造方法の説明:図4〜図8]
本発明の第1の実施の形態の半導体装置の製造方法を図4から図8の断面図を用いて説明する。図4から図8は、バンプ19を製造する方法を具体的に示す断面図である。
[Description of Manufacturing Method of First Embodiment of the Present Invention: FIGS. 4 to 8]
A method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to the cross-sectional views of FIGS. 4 to 8 are cross-sectional views specifically showing a method of manufacturing the
まず、図4に示すように、半導体基板11上に絶縁膜12を設ける。絶縁膜12は、半導体基板11とボンディングパッドとを電気的に絶縁させるために設ける膜であり、知られている常圧CVD法を用いて、リンとボロンとをドーピングしたガラス膜である。 First, as shown in FIG. 4, the insulating film 12 is provided on the semiconductor substrate 11. The insulating film 12 is a film provided for electrically insulating the semiconductor substrate 11 and the bonding pad, and is a glass film doped with phosphorus and boron using a known atmospheric pressure CVD method.
次に、絶縁膜12の上にアルミニウムを主原料とする金属膜をスパッタ法を用いて成膜し、知られているホトリソ技術とエッチング技術とを用いて、ボンディングパッド13を形成する。ボンディングパッド13は、半導体基板11上に形成する半導体素子による回路(図示せず)と電気的に接続されている。 Next, a metal film containing aluminum as a main material is formed on the insulating film 12 using a sputtering method, and a bonding pad 13 is formed using a known photolithography technique and etching technique. The bonding pad 13 is electrically connected to a circuit (not shown) made of a semiconductor element formed on the semiconductor substrate 11.
さらに、半導体基板11上に形成する図示しない半導体素子を保護するために、知られている減圧CVD法を用いて、パッシベーション膜14を成膜する。パッシベーション膜14としては、リンをドーピングしたシリコンガラス膜とシリコン窒化膜とからなる2層膜を用いる。
ボンディングパッド13の上部にパッシベーション膜14がオーバーハングするように、知られているホトリソ技術とエッチング技術とを用いて、第1の開口部20を形成する。第1の開口部20はボンディングパッド13よりやや小さく形成する。
Further, in order to protect a semiconductor element (not shown) formed on the semiconductor substrate 11, a passivation film 14 is formed by using a known low pressure CVD method. As the passivation film 14, a two-layer film composed of a silicon glass film doped with phosphorus and a silicon nitride film is used.
The
次に、図5に示すように、半導体基板11の上部に共通電極膜15を知られているスパッタ法を用いて成膜する。共通電極膜15は、のちにメッキ法で形成される第1の金属16の共通電極として用いる。共通電極膜15は、チタンタングステン(TiW)と銅(Cu)との2層膜を用いる。
Next, as shown in FIG. 5, the
次に、感光性樹脂21を半導体基板11上に成膜し、第1の開口部20よりやや広く開口するように第2の開口部22をホトリソ技術を用いてパターニングし形成する。
Next, a photosensitive resin 21 is formed on the semiconductor substrate 11, and the
次に、知られているメッキ法を用いて、第1の金属16を所望の厚みに形成する。
第1の金属16として金(Au)を用いる。
Next, the
Gold (Au) is used as the
次に、図6に示すように、知られているスパッタエッチング法を用いて、半導体基板11の表面をアルゴンガスを用いてスパッタエッチングする。 Next, as shown in FIG. 6, the surface of the semiconductor substrate 11 is sputter-etched using argon gas using a known sputter etching method.
スパッタエッチングとは、真空中で、高周波を用いてイオン化した原子を被エッチング物質に対して、電界による加速エネルギーを使って衝突させ、被エッチング物質から原子をはじき出させながらエッチングする方法である。一般的に、物理的なエッチングといわれている。
金(Au)はスパッタエッチングされやすい金属として知られている。
Sputter etching is a method of etching while causing atoms ionized by using high frequency to collide with a material to be etched using acceleration energy due to an electric field in a vacuum and ejecting atoms from the material to be etched. Generally, it is said to be physical etching.
Gold (Au) is known as a metal that is easily sputter-etched.
スパッタエッチングにより、第2の開口部22に露出している第1の金属16がアルゴンイオンによって、はじき出されるため、飛散した第1の金属16は、第2の開口部22の側壁、つまり、感光性樹脂21の側壁部23に付着し成膜される。したがって、第1の金属16はスパッタエッチングを行うことで、その膜厚が薄くなると同時に、第2の開口部22の側壁部23にも付着し、第1の金属16は、その上部に凹部を有する構造になる。
Since the
次に、感光性樹脂21を剥離剤を用いて除去する。その後、図示はしないが、第1の金属16の表面を含む、半導体基板11表面にフラックス(図示せず)を塗布する。
Next, the photosensitive resin 21 is removed using a release agent. Thereafter, although not shown, a flux (not shown) is applied to the surface of the semiconductor substrate 11 including the surface of the
次に、第2の金属17の塊を移載機(図示せず)を用いて、第1の金属16の上部に搭載する。図7においては、第2の金属17の塊の形状を球形とした。
第2の金属17としては、低融点の金属であることが望ましい。本発明の第1の実施の形態の製造方法では、第2の金属17として共晶ハンダを用いた。なお、共晶ハンダの融点は184℃である。
もちろん、スズを主原料とし他原子を含む低融点金属であれば良く、共晶ハンダに限らない。例えば、鉛を含まないスズと銀を主成分とする鉛レスハンダなどである。
Next, the lump of the
The
Of course, any low melting point metal containing tin as the main material and containing other atoms may be used, and is not limited to eutectic solder. For example, lead-free solder containing tin and silver containing no lead as main components.
第1の金属16は、第2の金属17より融点が高い金属が望ましく、第1の金属16として金(Au)を用いた。なお、金の融点は1064℃である。
もちろん、第1の金属16は、メッキ法で成膜できる金属であれば、金属単体でも2種類以上の多金属でも良い。例えば、ニッケル、銅、高融点ハンダなどがある。
The
Of course, the
次に、図8に示すように、第2の金属17の融点以上の温度雰囲気にさらす。本発明の第1の実施の形態の製造方法では、リフロー炉を用いて、240℃の雰囲気にさらした。
この工程により、第2の金属17は、融解して液状になり、第1の金属16の凹部上端部51と凹部内壁52と凹部底部53とに接する。つまり、凹部の内部に入り込む。
第2の金属17は液状になることで自己の表面張力により表面が丸まり、第1の金属16の上部で表面に凹凸のない球形状になる。
Next, as shown in FIG. 8, it is exposed to a temperature atmosphere equal to or higher than the melting point of the
By this step, the
Since the
次に、第1の金属16と第2の金属17とをマスクとして、共通電極膜15を知られているエッチング技術を用いて除去する。この工程により、図1に示すように、共通電極膜15は第1の金属16とボンディングパッド13の間にのみに残り、バンプ19が形成される。
Next, the
[本発明の第2の実施の形態の製造方法の説明:図9]
本発明の第2の実施の形態の半導体装置の製造方法を図9の断面図を用いて説明する。
[Description of Manufacturing Method of Second Embodiment of the Present Invention: FIG. 9]
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to the sectional view of FIG.
第1の金属16を形成するまでの工程は、図4から図6を参照することでその説明は省略する。
本発明の第2の実施の形態の半導体装置の製造方法の特徴は、第1の金属16の凹部の内壁の表面を粗く加工することである。
第1の金属16に凹部を形成した後、スルファミン酸を用いて、第1の金属16の表面をライトエッチングする。
この工程により、凹部上端部51と凹部内壁52と凹部底部53との表面は、第1の金属16のその他の部分と比して粗い形状となる。
もちろん、凹部の内部の表面を粗く加工する方法は、スルファミン酸を用いてのライトエッチングに限定されない。プラズマエッチングを用いた方法であってもよい。
The steps until the
A feature of the method of manufacturing the semiconductor device according to the second embodiment of the present invention is that the surface of the inner wall of the concave portion of the
After the concave portion is formed in the
By this step, the surfaces of the recess
Of course, the method of roughing the inner surface of the recess is not limited to light etching using sulfamic acid. A method using plasma etching may be used.
以後の工程で、第2の金属17を搭載するが、バンプ19を完成させる工程は、本発明の第1の実施の形態の製造方法と特に変わらないので説明は省略する。
In the subsequent steps, the
[本発明の第3の実施の形態の製造方法の説明:図10〜図12]
本発明の第3の実施の形態の半導体装置の製造方法を図10から図12の断面図を用いて説明する。
[Description of Manufacturing Method of Third Embodiment of the Present Invention: FIGS. 10 to 12]
A method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to cross-sectional views of FIGS.
第1の金属16を形成するまでの工程は、図4から図6を参照することでその説明は省略する。
本発明の第3の実施の形態の半導体装置の製造方法の特徴は、第1の金属16と第2の金属17との間に第3の金属を形成することである。
The steps until the
A feature of the semiconductor device manufacturing method according to the third embodiment of the present invention is that a third metal is formed between the
図10に示すように、第1の金属16を形成し、次に、共通電極膜15を電極とし、第3の金属18を知られているメッキ法を用いて成膜する。
第3の金属18は、第1の金属16の凹部上端部51と凹部内壁52と凹部底部53とに成膜される。第3の金属18としては、金(Au)を用いる。
この工程により、凹部の内部に第3の金属18を切れ目無く成膜することができる。これにより、第1の金属16と第3の金属18とからなる柱状金属が形成されることになる
。
As shown in FIG. 10, the
The
By this step, the
その後に、第2の金属17を形成する工程に関しては、既に説明した本発明の第1の実施の形態の製造方法の説明と同様であるので、その説明は省略する。ちなみに、第1の金属16としては、ニッケルを用いた。ニッケルの融点は1452℃であり、金の融点は1064℃である。もちろん、第1の金属16および第3の金属18は、メッキ法で成膜できる金属であれば、金属単体でも2種類以上の多金属でも良い。例えば、銅、高融点ハンダなどがある。
第2の金属17としては、同様に共晶ハンダを用いた。もちろん、鉛を含まないスズと銀を主成分とする鉛レスハンダなどであっても構わない。
After that, the process of forming the
Similarly, eutectic solder was used as the
次に、図11に示すように、感光性樹脂21を剥離剤を用いて除去したのち、第3の金属18の表面を含む、半導体基板11表面にフラックス(図示せず)を塗布した後、第2の金属17の塊を移載機(図示せず)を用いて、第1の金属16および第3の金属18の上部に搭載する。
Next, as shown in FIG. 11, after removing the photosensitive resin 21 using a release agent, after applying a flux (not shown) to the surface of the semiconductor substrate 11 including the surface of the
次に、図12に示すように、第2の金属17の融点以上の温度雰囲気にさらす。本発明の実施の形態では、リフロー炉を用いて、240℃の雰囲気にさらした。
第2の金属17は、融解して液状になり、第1の金属16と第3の金属18とによって形成された柱状金属の上端部に接し、凹部の内部に入り込む。
第3の金属18は液状になることで自己の表面張力により表面が丸まり、第2の金属17の上部で表面に凹凸のない球形状になる。
Next, as shown in FIG. 12, it is exposed to a temperature atmosphere equal to or higher than the melting point of the
The
When the
次に、図3に示すように、フラックスを有機溶剤で洗浄したのち、第1の金属16と第3の金属18とをマスクとして、共通電極膜15を知られているエッチング技術を用いて除去する。この工程により、共通電極膜15は第1の金属16とボンディングパッド13の間にのみに残り、バンプ19が形成される。
Next, as shown in FIG. 3, after the flux is washed with an organic solvent, the
[本発明の第1から第3の実施の形態の異なる製造方法の説明:図13]
以上説明した、本発明の第1から第3の実施の形態の製造方法とは異なる製造方法を説明する。すでに説明した製造方法では、第2の金属17の塊を移載機を用いて、第1の金属16もしくは、第1の金属16および第3の金属18の上部に搭載するが、この際に、第2の金属17が落下してしまう場合がある。これを防止する製造方法である。本発明の第3の実施の形態を利用して説明する。なお、すでに説明した同一の構成には同一の番号を付与している。
[Description of Different Manufacturing Methods of the First to Third Embodiments of the Present Invention: FIG. 13]
A manufacturing method different from the manufacturing methods of the first to third embodiments of the present invention described above will be described. In the manufacturing method already described, the lump of the
図13は、本発明の第3の実施形態の製造途中の方法を示す図である。この製造方法の特徴は、第1の金属16の周囲に落下防止手段として落下防止膜210を設けたものである。
移載機を用いて第2の金属17の塊を第1の金属16の上部に搭載する場合、位置決め精度や、振動その他の外乱などにより、正確に移載できない場合がある。その際、第2の金属17の塊は落下してしまう。
しかし、第1の金属16の周囲に落下防止膜210を設けることにより、その落下を防止することができる。
落下防止膜210は、感光性樹脂などで形成することが好ましい。製膜と加工とが簡単に行えるからである。
これにより、移載機による第2の金属17の塊の落下を防止することができるため、さらに製造工程途中の不良が低減し、作業信頼性を向上させることができるという特徴を有している。
FIG. 13 is a diagram illustrating a method in the middle of manufacturing according to the third embodiment of the present invention. A feature of this manufacturing method is that a
When the lump of the
However, by providing the
The
Thereby, since the fall of the lump of the
落下防止膜210を、製造工程途中の感光性樹脂膜で代用することもできる。この場合は、感光性樹脂21を第2の金属17の塊を移載する際に落下防止手段として利用するものである。
第1の金属16と第3の金属18とを形成した後、感光性樹脂21をすぐに除去せず、第2の金属17の塊を第1の金属16および第3の金属18の上部に搭載するまで残しておくものである。
この製造方法によれば、新たに落下防止膜210を形成する必要は無く、さらに製造工程を短縮することができる。
The
After the formation of the
According to this manufacturing method, it is not necessary to newly form the
[本発明の第1から第3の実施の形態の異なる製造方法の説明:図14]
以上説明した、本発明の第1から第3の実施の形態の製造方法とはさらに異なる製造方法を説明する。すでに説明した製造方法では、第2の金属17の塊を移載機を用いて、第1の金属16もしくは、第1の金属16および第3の金属18の上部に搭載するが、この際に、移載機を用いず、第2の金属17をメッキ法で形成するものである。
この方法により、第2の金属17の塊の移載による位置ズレ、落下を防止することができ、バンプ19の製造工程において、製造工程途中の不良が低減し、歩留まりが向上するという特徴を有している。
[Description of Different Manufacturing Methods of the First to Third Embodiments of the Present Invention: FIG. 14]
A manufacturing method further different from the manufacturing methods of the first to third embodiments of the present invention described above will be described. In the manufacturing method already described, the lump of the
By this method, it is possible to prevent displacement and dropping due to transfer of the
図14を用いて説明する。製造方法の説明としては、本発明の第3の実施の形態を利用して説明する。なお、すでに説明した同一の構成には同一の番号を付与している。 This will be described with reference to FIG. The manufacturing method will be described using the third embodiment of the present invention. In addition, the same number is provided to the same structure already demonstrated.
半導体基板11上のボンディングパッド13の上部に第1の金属16および第3の金属18を形成する方法は、既に説明してあるので省略する。
Since the method of forming the
図14に示すように、第3の金属18は、第1の金属16の上部に形成する。この際、感光性樹脂21の面よりも高くなるように成膜する。
第2の金属17は、共通電極膜15を電極とし、知られているメッキ法を用いて成膜する。
第2の金属17としては、メッキ法で成膜できる低融点の金属であることが望ましい。第2の金属17として共晶ハンダを用いたが、もちろん、その他の低融点金属であれば良く、メッキ法で形成できる金属であれば共晶ハンダに限らない。例えば、鉛を含まない、スズと銀を主成分とする鉛レスハンダなどである。
As shown in FIG. 14, the
The
The
以後の工程で、感光性樹脂21を除去するが、バンプ19を完成させる工程は、本発明の実施の形態の第1の製造方法と特に変わらないので説明は省略する。
In the subsequent steps, the photosensitive resin 21 is removed, but the step of completing the
以上で本発明の半導体装置の製造方法を説明した。本発明の半導体装置の製造方法は、第2の金属17の形成の際に、移載機を用いてもメッキ法を用いてもよい。移載機を用いる場合は、第1の金属の周囲に落下防止膜210を用いることで、第2の金属17の移載時の歩留まり低下を防止することができる。この落下防止膜210は、第1の金属16を形成する際の感光性樹脂21で代用することもでき、その際は、さらに製造工程が短縮される。
第1の金属16の凹部の内壁を加工し、第1の金属16のその他の部分の表面に比べ粗くすることで、第2の金属17と、より強固に接続することができる。これは、第3の金属18を用いる場合においても有効である。すなわち、凹部の内壁表面の粗さは第3の金属18の表面にも現れるから、第2の金属17を形成する際に、第3の金属18と第2の金属17とは、より強固に接続することができるのである。
The semiconductor device manufacturing method of the present invention has been described above. In the method for manufacturing a semiconductor device of the present invention, when the
By processing the inner wall of the concave portion of the
本発明の半導体装置は、バンプの低抵抗化とその強度の確保がなされており、柱状のバ
ンプ形状を有することから、半導体装置と実装基板間との隙間を広くすることができる。このため、信頼性と微細化とを両立することができるので、高密度実装で高速動作を要求される電子機器用の半導体装置として好適である。
In the semiconductor device of the present invention, the resistance of the bump is reduced and the strength thereof is ensured, and since it has a columnar bump shape, the gap between the semiconductor device and the mounting substrate can be widened. For this reason, since both reliability and miniaturization can be achieved, it is suitable as a semiconductor device for electronic equipment that requires high-speed operation with high-density mounting.
10 開口部
11 半導体基板
12 絶縁膜
13 ボンディングパッド
14 パッシベーション膜
15 共通電極膜
16 第1の金属
17 第2の金属
18 第3の金属
19 バンプ
20 第1の開口部
21 感光性樹脂
22 第2の開口部
23 感光性樹脂側壁部
51 凹部上端部
52 凹部内壁
53 凹部底部
210 落下防止膜
DESCRIPTION OF SYMBOLS 10 Opening part 11 Semiconductor substrate 12 Insulating film 13 Bonding pad 14
Claims (11)
前記第1の金属の外形形状は、上部面に凹部を有する柱状形状であり、
前記第2の金属は、前記第1の金属の上部に設けるとともに、前記凹部の内壁部に接することを特徴とする半導体装置。 In a semiconductor device comprising a bump formed on a bonding pad and having a first metal and a second metal,
The outer shape of the first metal is a columnar shape having a recess on the upper surface,
The second metal is provided on an upper portion of the first metal and is in contact with an inner wall portion of the recess.
前記ボンディングパッドの上部にパッシベーション膜を形成する工程と、
前記パッシベーション膜に第1の開口部を設ける工程と、
前記第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
前記共通電極膜の上部に感光性樹脂を形成する工程と、
前記感光性樹脂に第2の開口部を設ける工程と、
前記第2の開口部の底部に、メッキ法を用いて第1の金属を形成する工程と、
前記第1の金属の表面をスパッタエッチングし、前記第1の金属を前記第2の開口部の内壁部に成膜することで、前記第1の金属の上端部に凹部を形成する工程と、
前記感光性樹脂を剥離除去する工程と、
前記凹部の上部に第2の金属を形成する工程と、
前記第2の金属の融点以上の温度で前記第2の金属を融解し、前記凹部に前記第2の金属を充填し、前記第1の金属と前記第2の金属とを接合する工程と、
前記第1の金属と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad in the first opening;
Forming a photosensitive resin on the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal on the bottom of the second opening using a plating method;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and forming the first metal on the inner wall of the second opening;
Peeling and removing the photosensitive resin;
Forming a second metal on top of the recess;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the first metal and the second metal;
A method of manufacturing a semiconductor device, comprising: leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.
前記ボンディングパッドの上部にパッシベーション膜を形成する工程と、
前記パッシベーション膜に第1の開口部を設ける工程と、
前記第1の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
前記共通電極膜の上部に感光性樹脂を形成する工程と、
前記感光性樹脂に第2の開口部を設ける工程と、
前記第2の開口部の底部に、メッキ法を用いて第1の金属を形成する工程と、
前記第1の金属の表面をスパッタエッチングし、前記第1の金属を前記第2の開口部の内壁部に成膜することで、前記第1の金属の上端部に凹部を形成する工程と、
前記凹部の内壁部に、第3の金属をメッキ法で形成する工程と、
前記感光性樹脂を剥離除去する工程と、
前記第3の金属の上部に第2の金属を形成する工程と、
前記第2の金属の融点以上の温度で前記第2の金属を融解し、前記凹部に前記第2の金属を充填し、前記第2の金属と前記第3の金属とを接合する工程と、
前記第1の金属と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad in the first opening;
Forming a photosensitive resin on the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal on the bottom of the second opening using a plating method;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and forming the first metal on the inner wall of the second opening;
Forming a third metal by plating on the inner wall of the recess;
Peeling and removing the photosensitive resin;
Forming a second metal on top of the third metal;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the second metal and the third metal;
A method of manufacturing a semiconductor device, comprising: leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272704A JP2006093173A (en) | 2004-09-21 | 2004-09-21 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272704A JP2006093173A (en) | 2004-09-21 | 2004-09-21 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006093173A true JP2006093173A (en) | 2006-04-06 |
Family
ID=36233886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004272704A Pending JP2006093173A (en) | 2004-09-21 | 2004-09-21 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006093173A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054890A (en) * | 2009-09-04 | 2011-03-17 | Ebara Corp | Bump forming method and bonding method |
JP2016178201A (en) * | 2015-03-20 | 2016-10-06 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | Manufacturing method of conductive member for electronic constituent including end with cavity |
-
2004
- 2004-09-21 JP JP2004272704A patent/JP2006093173A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011054890A (en) * | 2009-09-04 | 2011-03-17 | Ebara Corp | Bump forming method and bonding method |
JP2016178201A (en) * | 2015-03-20 | 2016-10-06 | コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス | Manufacturing method of conductive member for electronic constituent including end with cavity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7008817B2 (en) | Method for manufacturing micro electro-mechanical systems using solder balls | |
KR101376265B1 (en) | Wiring board and its fabricating method | |
KR100543481B1 (en) | Semiconductor device and manufacturing method thereof | |
KR100840502B1 (en) | Semiconductor device and manufacturing mathod thereof | |
JP4922891B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007317979A (en) | Method for manufacturing semiconductor device | |
JP2011165862A (en) | Semiconductor device, chip-on-chip mounting structure, method for manufacturing semiconductor device, and method for forming chip-on-chip mounting structure | |
JP2004022730A (en) | Semiconductor device and its producing process | |
JP2007157844A (en) | Semiconductor device, and method of manufacturing same | |
JP4593427B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR101058685B1 (en) | Package Substrate and Manufacturing Method Thereof | |
US20120115323A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2006295109A (en) | Semiconductor device and manufacturing method thereof | |
JP4920231B2 (en) | WIRING BOARD AND ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT PACKAGE AND ITS MANUFACTURING METHOD | |
JP2006093173A (en) | Semiconductor device and its manufacturing method | |
JP4638614B2 (en) | Method for manufacturing semiconductor device | |
US20140374853A1 (en) | Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same | |
US10224300B2 (en) | Pad structure and manufacturing method thereof | |
JP4617339B2 (en) | Manufacturing method of semiconductor device | |
JP2014086963A (en) | Package and method of manufacturing package | |
JP2007335642A (en) | Package substrate | |
JP2007281105A (en) | Electronic component | |
US8318544B2 (en) | Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip | |
JP2000195887A (en) | Electronic component | |
JP4631406B2 (en) | Structure for extracting electrical signal of semiconductor component and manufacturing method thereof |