JP2006093173A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006093173A
JP2006093173A JP2004272704A JP2004272704A JP2006093173A JP 2006093173 A JP2006093173 A JP 2006093173A JP 2004272704 A JP2004272704 A JP 2004272704A JP 2004272704 A JP2004272704 A JP 2004272704A JP 2006093173 A JP2006093173 A JP 2006093173A
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
forming
recess
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004272704A
Other languages
Japanese (ja)
Inventor
Taichi Miyazaki
太一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP2004272704A priority Critical patent/JP2006093173A/en
Publication of JP2006093173A publication Critical patent/JP2006093173A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that the resistance of a bump of a conventional finer semiconductor device becomes high. <P>SOLUTION: The surface of a first metal 16 that constitutes a bump 19 is recessed, and thereby an area contacting a second metal 17 is increased, connection resistance is decreased, and connection strength is increased at the same time. In addition, since thinner film of the first metal 16 allows stress within the bump to be reduced, it is applicable to a high speed and finer semiconductor device, thus forming a highly reliable bump after the semiconductor device and a mounting substrate are connected. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は半導体装置に関し、詳しくは、半導体装置のボンディングパッド上のバンプの構造およびその製造方法に関する。   The present invention relates to a semiconductor device, and more particularly to a structure of a bump on a bonding pad of a semiconductor device and a manufacturing method thereof.

半導体装置上に設けるバンプは、半導体装置と、この半導体装置を実装する実装基板とを接続する役割を持っている。バンプは突起電極とも呼ばれ、通常は金属で構成する。半導体装置のボンディングパッドなどの電極上に形成し、このバンプを介して半導体装置と実装基板とで電気信号の送受を行う。   The bump provided on the semiconductor device has a role of connecting the semiconductor device and a mounting substrate on which the semiconductor device is mounted. Bumps are also called bump electrodes and are usually made of metal. It is formed on an electrode such as a bonding pad of the semiconductor device, and electrical signals are transmitted and received between the semiconductor device and the mounting substrate via this bump.

半導体装置を実装基板に接続する工程において、接続後の接続信頼性を確保するため、半導体装置と実装基板との隙間を封止樹脂で充填する。封止樹脂は、半導体装置を実装基板に接続後、熱衝撃時に発生する半導体装置と実装基板間との熱膨張差による熱応力の緩和、半導体装置と実装基板間との間への水分の侵入を防ぐなどの効果がある。   In the step of connecting the semiconductor device to the mounting substrate, a gap between the semiconductor device and the mounting substrate is filled with a sealing resin in order to ensure connection reliability after the connection. The sealing resin relieves thermal stress due to the difference in thermal expansion between the semiconductor device and the mounting substrate that occurs during thermal shock after the semiconductor device is connected to the mounting substrate, and allows moisture to enter between the semiconductor device and the mounting substrate. There are effects such as preventing.

封止樹脂の充填により、半導体装置と実装基板との接続信頼性を十分に確保するためには、半導体装置と実装基板との隙間に封止樹脂を充填し、その隙間には、封止樹脂が入り込まない部分（以下、空隙と称する）を発生させないようにすることが望ましい。   In order to ensure sufficient connection reliability between the semiconductor device and the mounting board by filling the sealing resin, the gap between the semiconductor device and the mounting board is filled with the sealing resin, and the gap is filled with the sealing resin. It is desirable not to generate a portion (hereinafter referred to as a void) in which no entry occurs.

半導体装置と実装基板間との隙間を広くすることで、封止樹脂は容易にその隙間に入り込むことができるため、半導体装置と実装基板間との間に空隙を発生させることはない。   By enlarging the gap between the semiconductor device and the mounting substrate, the sealing resin can easily enter the gap, so that no gap is generated between the semiconductor device and the mounting substrate.

半導体装置の実装工程において、半導体装置と実装基板との隙間を広くする方法は多くの提案がなされている。例えば、バンプ形状を柱状に形成する方法である（例えば、特許文献１参照。）。   Many proposals have been made for a method of widening the gap between the semiconductor device and the mounting substrate in the mounting process of the semiconductor device. For example, it is a method of forming a bump shape in a columnar shape (see, for example, Patent Document 1).

特許文献１に示した従来技術を図を用いて説明する。図１５は特許文献１に示した従来技術のバンプ構造を示す断面図である。   The prior art disclosed in Patent Document 1 will be described with reference to the drawings. FIG. 15 is a cross-sectional view showing a conventional bump structure disclosed in Patent Document 1. In FIG.

１０は開口部、１１は半導体基板、１２は絶縁膜、１３はボンディングパッド、１４はパッシベーション膜、４０は柱状金属、４１はハンダメッキ層、４２は接着層、４３は濡れ防止膜である。柱状金属４０とハンダメッキ層４１と濡れ防止膜４３とはバンプ１９を構成する金属である。
特許文献１に示した従来技術では、柱状金属４０に銅を用いている。 Reference numeral 10 is an opening, 11 is a semiconductor substrate, 12 is an insulating film, 13 is a bonding pad, 14 is a passivation film, 40 is a columnar metal, 41 is a solder plating layer, 42 is an adhesive layer, and 43 is a wetting prevention film. The columnar metal 40, the solder plating layer 41, and the wetting prevention film 43 are metals constituting the bumps 19.
In the prior art disclosed in Patent Document 1, copper is used for the columnar metal 40.

半導体基板１１と所望の位置に形成されたボンディングパッド１３とは、絶縁膜１２によって電気的に絶縁されている。
半導体基板１１上には、パッシベーション膜１４が形成されている。パッシベーション膜１４は、バンプ１９が形成される箇所に開口部１０が設けてある。
さらに、ボンディングパッド１３の上部には、柱状金属４０が形成されている。柱状金属４０の最上部は平坦な構造である。柱状金属４０とボンディングパッド１３との間には、十分な接着強度を得るため接着層４２が設けられている。
柱状金属４０の外壁には、実装時にハンダが柱状金属４０の外壁に付着しないようにようにするため、濡れ防止膜４３が形成してある。
柱状金属４０は、接着層４２を介して、ボンディングパッド１３に接続されている。 The semiconductor substrate 11 and the bonding pad 13 formed at a desired position are electrically insulated by the insulating film 12.
A passivation film 14 is formed on the semiconductor substrate 11. The passivation film 14 has an opening 10 where a bump 19 is formed.
Further, a columnar metal 40 is formed on the bonding pad 13. The uppermost part of the columnar metal 40 has a flat structure. An adhesive layer 42 is provided between the columnar metal 40 and the bonding pad 13 in order to obtain sufficient adhesive strength.
An anti-wetting film 43 is formed on the outer wall of the columnar metal 40 to prevent solder from adhering to the outer wall of the columnar metal 40 during mounting.
The columnar metal 40 is connected to the bonding pad 13 via the adhesive layer 42.

柱状金属４０はその高さが高く、バンプ１９は柱形状である。このような構成にしたこ
とにより、バンプ１９を備えた半導体装置を実装基板と接続する際には、その隙間が広く確保されるので、封止樹脂を充填する工程において、半導体装置と実装基板との間に封止樹脂が入り込みやすい。したがって、半導体装置と実装基板との隙間に空隙が発生しない。 The columnar metal 40 has a high height, and the bump 19 has a columnar shape. With this configuration, when the semiconductor device including the bumps 19 is connected to the mounting substrate, a wide gap is secured. Therefore, in the step of filling the sealing resin, the semiconductor device and the mounting substrate It is easy for the sealing resin to enter between. Therefore, no gap is generated in the gap between the semiconductor device and the mounting substrate.

特開２００３−２３４３６７（第１４頁、第４図）JP2003-234367 (14th page, Fig. 4)

特許文献１に示した従来技術は、半導体装置と実装基板との隙間に空隙ができないものの、微細化した半導体装置においては、バンプの抵抗が高くなってしまうという問題があった。すなわち、微細化した半導体装置では、ボンディングパッド１３の面積も小さく、柱状金属４０の断面積も小さくなっている。すなわち、狭ピッチ化実装への対応のためのである。これにより、柱状金属４０の上部が平面構造であるため、柱状金属４０とハンダメッキ層４１との間の接触抵抗は高くなってしまう。   The prior art disclosed in Patent Document 1 has a problem that the bump resistance becomes high in a miniaturized semiconductor device, although there is no gap in the gap between the semiconductor device and the mounting substrate. That is, in the miniaturized semiconductor device, the area of the bonding pad 13 is small, and the cross-sectional area of the columnar metal 40 is also small. In other words, this is to cope with the narrow pitch mounting. Thereby, since the upper part of the columnar metal 40 has a planar structure, the contact resistance between the columnar metal 40 and the solder plating layer 41 is increased.

柱状金属４０とハンダメッキ層４１との間の接触抵抗は、柱状金属４０とハンダメッキ層４１との間の接触面積で決まる。特許文献１に示した従来技術では、柱状金属４０とハンダメッキ層４１との間の接触面積が、柱状金属４０の断面積となるため、微細化した半導体装置に対応してバンプを微細化するほど接触抵抗は高くなってしまい、接触抵抗を低くすることはできない。   The contact resistance between the columnar metal 40 and the solder plating layer 41 is determined by the contact area between the columnar metal 40 and the solder plating layer 41. In the prior art disclosed in Patent Document 1, since the contact area between the columnar metal 40 and the solder plating layer 41 is the cross-sectional area of the columnar metal 40, the bumps are miniaturized corresponding to the miniaturized semiconductor device. The contact resistance becomes so high that the contact resistance cannot be lowered.

実装基板に装着された半導体装置は、柱状金属４０とハンダメッキ層４１との接触抵抗が高くなると、半導体装置を構成する半導体素子の電気信号遅延や誤動作を生じてしまう。   When the contact resistance between the columnar metal 40 and the solder plating layer 41 increases in the semiconductor device mounted on the mounting substrate, an electrical signal delay or malfunction of a semiconductor element constituting the semiconductor device occurs.

したがって、特許文献１に示した従来技術は、微細化した半導体装置、特に高速動作を要求される半導体装置には適用できないという問題があった。   Therefore, the prior art disclosed in Patent Document 1 has a problem that it cannot be applied to miniaturized semiconductor devices, particularly semiconductor devices that require high-speed operation.

また、特許文献１に示した従来技術では、微細化した半導体装置に対応してバンプを微細化するほど、柱状金属４０の上部が平面構造であるため、柱状金属４０とハンダメッキ層４１間の接続強度が弱くなるという問題もあった。   Moreover, in the prior art shown in Patent Document 1, since the upper part of the columnar metal 40 has a planar structure as the bump is miniaturized corresponding to the miniaturized semiconductor device, the space between the columnar metal 40 and the solder plating layer 41 is increased. There was also a problem that the connection strength was weakened.

接続強度が低下すると、半導体装置と実装基板との間の熱膨張係数の違いによる応力により、柱状金属４０とハンダメッキ層４１との間の接続部からクラックが発生し、接続信頼性を大きく低下させるのである。   When the connection strength is reduced, a crack is generated from the connection portion between the columnar metal 40 and the solder plating layer 41 due to the stress due to the difference in thermal expansion coefficient between the semiconductor device and the mounting substrate, and the connection reliability is greatly reduced. To make it happen.

特許文献１に示した従来技術の問題点をまとめると次のようになる。バンプ１９を構成する柱状金属４０とハンダメッキ層４１との間の接触抵抗が大きくなってしまい、高速動作する半導体装置には適用できないという問題と、柱状金属４０とハンダメッキ層４１との間の接続強度が弱く、接続信頼性を大きく低下させる問題とがある。   The problems of the prior art shown in Patent Document 1 are summarized as follows. The contact resistance between the columnar metal 40 constituting the bump 19 and the solder plating layer 41 is increased, which is not applicable to a semiconductor device operating at high speed, and between the columnar metal 40 and the solder plating layer 41. There is a problem that connection strength is weak and connection reliability is greatly reduced.

この問題を解決するために、本発明の目的は、半導体装置の高速化や微細化にも適用でき、半導体装置と実装基板とを接続した後に高い実装信頼性を得ることかできる半導体装置のバンプ構造を提供することにある。   In order to solve this problem, the object of the present invention is applicable to speeding up and miniaturization of a semiconductor device, and bumps of a semiconductor device capable of obtaining high mounting reliability after connecting the semiconductor device and the mounting substrate. To provide a structure.

上記課題を解決するために、本発明の半導体装置は、次のような構造を採用する。   In order to solve the above problems, the semiconductor device of the present invention employs the following structure.

ボンディングパッド上に形成し、第１の金属と第２の金属とを有するバンプを備える半
導体装置において、
第１の金属の外形形状は、上部面に凹部を有する柱状形状であり、
第２の金属は、第１の金属の上部に設けるとともに、凹部の内壁部に接することを特徴とする。 In a semiconductor device comprising a bump formed on a bonding pad and having a first metal and a second metal,
The outer shape of the first metal is a columnar shape having a recess on the upper surface,
The second metal is provided on the upper portion of the first metal and is in contact with the inner wall portion of the recess.

凹部の内壁部の表面は、第１の金属のその他の部分の表面に比べ粗いことを特徴とする。   The surface of the inner wall part of the recess is rougher than the surface of the other part of the first metal.

第２の金属の外形形状は、表面に凹凸の無いなめらかな球状構造を有することを特徴とする。   The outer shape of the second metal is characterized by having a smooth spherical structure with no irregularities on the surface.

第１の金属と第２の金属とが接する部分に第３の金属を有し、第３の金属は、第１の金属と第２の金属との間に挟まれるように設けることを特徴とする。   A third metal is provided at a portion where the first metal and the second metal are in contact with each other, and the third metal is provided so as to be sandwiched between the first metal and the second metal. To do.

第３の金属は、特性が異なる複数の金属の積層膜からなることを特徴とする。   The third metal is characterized by comprising a laminated film of a plurality of metals having different characteristics.

上記課題を解決するために、本発明の半導体装置は、次のような製造方法を採用する。   In order to solve the above problems, the semiconductor device of the present invention employs the following manufacturing method.

半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成する工程と、
パッシベーション膜に第１の開口部を設ける工程と、
第１の開口部のボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成する工程と、
感光性樹脂に第２の開口部を設ける工程と、
第２の開口部の底部に、メッキ法を用いて第１の金属を形成する工程と、
第１の金属の表面をスパッタエッチングし、第１の金属を第２の開口部の内壁部に成膜することで、第１の金属の上端部に凹部を形成する工程と、
感光性樹脂を剥離除去する工程と、
凹部の上部に第２の金属を形成する工程と、
第２の金属の融点以上の温度で第２の金属を融解し、凹部に第２の金属を充填し、第１の金属と第２の金属とを接合する工程と、
第１の金属とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad of the first opening;
Forming a photosensitive resin on top of the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal using a plating method at the bottom of the second opening;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and depositing the first metal on the inner wall of the second opening;
Removing and removing the photosensitive resin;
Forming a second metal on top of the recess;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the recess with the second metal, and joining the first metal and the second metal;
And a step of leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.

半導体基板の上部にボンディングパッドを形成する工程と、
ボンディングパッドの上部にパッシベーション膜を形成する工程と、
パッシベーション膜に第１の開口部を設ける工程と、
第１の開口部のボンディングパッドの上部に共通電極膜を形成する工程と、
共通電極膜の上部に感光性樹脂を形成する工程と、
感光性樹脂に第２の開口部を設ける工程と、
第２の開口部の底部に、メッキ法を用いて第１の金属を形成する工程と、
第１の金属の表面をスパッタエッチングし、第１の金属を第２の開口部の内壁部に成膜することで、第１の金属の上端部に凹部を形成する工程と、
凹部の内壁部に、第３の金属をメッキ法で形成する工程と、
感光性樹脂を剥離除去する工程と、
第３の金属の上部に第２の金属を形成する工程と、
第２の金属の融点以上の温度で第２の金属を融解し、凹部に第２の金属を充填し、第２の金属と第３の金属とを接合する工程と、
第１の金属とボンディングパッドとの間に挟まれている共通電極膜のみを残し、残りの共通電極膜を除去する工程とを有することを特徴とする。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad of the first opening;
Forming a photosensitive resin on top of the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal using a plating method at the bottom of the second opening;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and depositing the first metal on the inner wall of the second opening;
Forming a third metal by plating on the inner wall of the recess;
Removing and removing the photosensitive resin;
Forming a second metal on top of the third metal;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the second metal and the third metal;
And a step of leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film.

凹部を形成する工程と感光性樹脂を剥離除去する工程との間に、凹部をエッチングし、凹部の内壁の表面を第１の金属の他の部分に比して粗くする工程を有することを特徴とする。   Between the step of forming the recess and the step of removing the photosensitive resin, the step of etching the recess and roughening the surface of the inner wall of the recess as compared with the other portions of the first metal. And

第２の金属を形成する工程は、移載機を用いることを特徴とする。   The step of forming the second metal is characterized by using a transfer machine.

第２の金属を形成する工程は、第１の金属の上部から第２の金属の塊が落下しないように、感光性樹脂を落下防止手段として用いることを特徴とする。   The step of forming the second metal is characterized in that a photosensitive resin is used as a fall prevention means so that the second metal lump does not fall from the top of the first metal.

第２の金属を形成する工程は、メッキ法を用いることを特徴とする。   The step of forming the second metal is characterized by using a plating method.

本発明の半導体装置は、バンプを構成する第１の金属の上部に凹部構造を有している。このため、第１の金属と第２の金属とは第１の金属の凹部の内壁部および、上端部で接合されているため、第１の金属と第２の金属との接触面積は十分大きくなり、第１の金属と第２の金属との接触抵抗を十分低下させることができる。
さらに、このような構造とすることで、接合強度も十分高くなる。また、第１の金属の凹部の底部の厚さ、つまり、第１の金属の膜厚を薄くすることができ、ボンディングパッドに伝わる第１の金属が持つ内部応力を緩和することができ、半導体装置を実装基板に実装する際に半導体基板内に発生するクラックの発生を防止することもできる。 The semiconductor device of the present invention has a concave structure on the top of the first metal constituting the bump. For this reason, since the first metal and the second metal are joined at the inner wall portion and the upper end portion of the concave portion of the first metal, the contact area between the first metal and the second metal is sufficiently large. Thus, the contact resistance between the first metal and the second metal can be sufficiently reduced.
Furthermore, with such a structure, the bonding strength is sufficiently high. Further, the thickness of the bottom of the first metal recess, that is, the thickness of the first metal can be reduced, the internal stress of the first metal transmitted to the bonding pad can be reduced, and the semiconductor It is also possible to prevent the occurrence of cracks occurring in the semiconductor substrate when the device is mounted on the mounting substrate.

また、バンプを構成する第１の金属の凹部の内壁部に第３の金属を形成することによって、凹部の側壁部を厚くする事ができ、機械強度を大きく増加させることができる。第３の金属により、第１の金属と第２の金属との密着性を向上させることができ、第１の金属と第２の金属との接合強度はさらに高くなる。   Further, by forming the third metal on the inner wall portion of the first metal concave portion constituting the bump, the side wall portion of the concave portion can be increased, and the mechanical strength can be greatly increased. The adhesion between the first metal and the second metal can be improved by the third metal, and the bonding strength between the first metal and the second metal is further increased.

本発明における特徴はまさにこの点にある。バンプ内部での接続抵抗を低下さると同時に接合強度も増加する。さらに、バンプ内部に発生する内部応力を緩和し、半導体装置を実装基板に接続する際に半導体基板内に発生するクラック発生を防止し、実装信頼性を向上させる。
特に、微細バンプに対して、半導体基板と実装基板の隙間を広くする事ができ、封止樹脂の充填が良好に行われ、実装信頼性が高い半導体装置を提供することができる。以上のように、本発明は従来にない優れた効果を有するものである。 This is the feature of the present invention. The joint resistance is increased at the same time as the connection resistance inside the bump is lowered. Furthermore, the internal stress generated in the bump is relieved, cracks generated in the semiconductor substrate when the semiconductor device is connected to the mounting substrate are prevented, and the mounting reliability is improved.
In particular, the gap between the semiconductor substrate and the mounting substrate can be widened with respect to the fine bumps, and the semiconductor device can be provided with a good packaging resin and high mounting reliability. As described above, the present invention has an excellent effect that has not been achieved in the past.

以下、図面を用いて本発明を実施するための最適な形態の半導体装置の構造とその製造方法とを説明する。なお、従来技術と同一の構成には同一の番号を付与しており、詳細な説明は省略する。   Hereinafter, a structure of a semiconductor device and a method for manufacturing the same according to an embodiment for carrying out the present invention will be described with reference to the drawings. In addition, the same number is attached | subjected to the structure same as a prior art, and detailed description is abbreviate | omitted.

[本発明の第１の実施の形態の構造説明：図１]
まず、図１を用いて本発明の第１の実施の形態の半導体装置の構造を説明する。図１は、本発明の第１の実施の形態の半導体装置の断面図である。１１は半導体基板、１２は絶縁膜、１３はボンディングパッド、１４はパッシベーション膜、１５は共通電極膜、１６は第１の金属、１７は第２の金属、１９はバンプである。共通電極膜１５と第１の金属１６と第２の金属１７とでバンプ１９を形成する。５１は凹部上端部、５２は凹部内壁、５３は凹部底部である。 [Description of Structure of First Embodiment of the Invention: FIG. 1]
First, the structure of the semiconductor device according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment of the present invention. 11 is a semiconductor substrate, 12 is an insulating film, 13 is a bonding pad, 14 is a passivation film, 15 is a common electrode film, 16 is a first metal, 17 is a second metal, and 19 is a bump. A bump 19 is formed by the common electrode film 15, the first metal 16, and the second metal 17. 51 is an upper end portion of the recess, 52 is an inner wall of the recess, and 53 is a bottom of the recess.

本発明の第１の実施の形態の半導体装置は、図１に示すように、半導体基板１１と所望の位置に形成されたボンディングパッド１３とが絶縁膜１２によって電気的に絶縁されて
いる。
半導体基板１１の上には、パッシベーション膜１４が形成されている。パッシベーション膜１４は、ボンディングパッド１３上のバンプ１９を形成する箇所に開口部を設けてある。この開口部は、第1の開口部２０であり、詳細は後述する。
さらに、第１の金属１６をメッキ法で形成する際の共通電極膜１５がその上部に形成してある。 In the semiconductor device according to the first embodiment of the present invention, as shown in FIG. 1, a semiconductor substrate 11 and a bonding pad 13 formed at a desired position are electrically insulated by an insulating film 12.
A passivation film 14 is formed on the semiconductor substrate 11. The passivation film 14 has an opening at a position where the bump 19 is formed on the bonding pad 13. This opening is the first opening 20 and will be described in detail later.
Further, a common electrode film 15 for forming the first metal 16 by plating is formed on the upper portion thereof.

ボンディングパッド１３の上部に形成するバンプ１９は、第１の金属１６と第２の金属１７とを有している。
ボンディングパッド１３とバンプ１９との接続は、共通電極膜１５を介して第１の金属１６でなされている。
第１の金属１６は、その上部に凹部を有する柱状構造である。この凹部には、凹部上端部５１と凹部内壁５２と凹部底部５３とを有している。
第２の金属１７は、第１の金属１６の上部に形成し、第１の金属１６の上部に形成する凹部に入り込み、その凹部上端部５１と凹部内壁５２と凹部底部５３と接している。第２の金属１７は、この凹部の内部のほぼ全部に入り込むとともに、第１の金属１６の上部にほぼ球形の形状で構成している。これが本発明の第１の実施の形態の半導体装置の構造上の特徴である。 The bump 19 formed on the bonding pad 13 has a first metal 16 and a second metal 17.
The bonding pad 13 and the bump 19 are connected by the first metal 16 through the common electrode film 15.
The first metal 16 has a columnar structure having a recess in the upper part. This recess has a recess upper end 51, a recess inner wall 52, and a recess bottom 53.
The second metal 17 is formed on the top of the first metal 16 and enters a recess formed on the top of the first metal 16, and is in contact with the top of the recess 51, the inner wall 52 of the recess and the bottom 53 of the recess. The second metal 17 enters almost the entire interior of the recess and is formed in a substantially spherical shape on the top of the first metal 16. This is a structural feature of the semiconductor device according to the first embodiment of the present invention.

バンプ１９の形状は、第２の金属１７の表面が凹凸のないなめらかな球形の形状をしており、第２の金属１７の下部は、第１の金属１６であって、これらで構成する形状は、一般概念から、マッチ棒先端の形状に似ている。   The shape of the bump 19 is such that the surface of the second metal 17 has a smooth spherical shape with no irregularities, and the lower portion of the second metal 17 is the first metal 16, and the shape constituted by these Is similar to the shape of a matchstick tip from a general concept.

第２の金属１７の融点は第１の金属１６融点に比べ低い金属を用いる。本発明の第１の実施の形態では、第１の金属１６をニッケル、第２の金属１７をハンダとしている。   The second metal 17 has a lower melting point than that of the first metal 16. In the first embodiment of the present invention, the first metal 16 is nickel, and the second metal 17 is solder.

また、図１では、第２の金属１７を説明しやすいように、第１の金属１６の凹部内に第２の金属１７が完全に充填されているように記載しているが、それに限定されない。もちろん、凹部の内部に第２の金属１７が多く入り込むほど、第１の金属１６との接触面積が大きくなるので、接合は強くなるので好ましい。しかしながら、完全に凹部を充填せずとも、従来技術に比して、第１の金属１６と第２の金属１７との接触面積は多く、その接合は強固である。   Further, in FIG. 1, the second metal 17 is illustrated as being completely filled in the concave portion of the first metal 16 so that the second metal 17 can be easily described. However, the present invention is not limited to this. . Of course, the more the second metal 17 enters the inside of the recess, the larger the contact area with the first metal 16, so that the bonding becomes stronger. However, even if the recess is not completely filled, the contact area between the first metal 16 and the second metal 17 is larger than that of the prior art, and the bonding is strong.

本発明の第１の実施の形態の半導体装置の特徴は、第１の金属１６の上部に凹部構造を有し、第２の金属１７は第１の金属の上部にほぼ球形形状で設けるとともに、第２の金属１７は、この凹部の凹部上端部５１と凹部内壁５２と凹部底部５３とに接している。
このような構造によって、第１の金属１６と第２の金属１７とは、第１の金属１６の凹部の内部で接合されている。このため、第１の金属１６と第２の金属１７との接触面積は十分大きくなり、これらの接触抵抗を十分に低下させることができる。さらに、第１の金属１６と第２の金属１７との接触面積が十分大きくなることにより、接合強度も十分に高くなる。 A feature of the semiconductor device according to the first embodiment of the present invention is that the first metal 16 has a concave structure on the top, and the second metal 17 is provided in a substantially spherical shape on the top of the first metal. The second metal 17 is in contact with the recess upper end 51, the recess inner wall 52, and the recess bottom 53 of the recess.
With such a structure, the first metal 16 and the second metal 17 are joined inside the recess of the first metal 16. For this reason, the contact area of the 1st metal 16 and the 2nd metal 17 becomes large enough, and these contact resistance can fully be reduced. Furthermore, since the contact area between the first metal 16 and the second metal 17 is sufficiently large, the bonding strength is sufficiently high.

[本発明の第２の実施の形態の構造説明：図２]
次に、図２を用いて本発明の第２の実施の形態の半導体装置の構造を説明する。本発明の第１の形態の半導体装置と異なる部分は、第１の金属１６の凹部の凹部内壁５２と凹部底部５３との表面を粗くした点である。なお、同一の構成には同一の番号を付与しており、詳細な説明は省略する。 [Description of Structure of Second Embodiment of the Present Invention: FIG. 2]
Next, the structure of the semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. The difference from the semiconductor device according to the first embodiment of the present invention is that the surface of the recess inner wall 52 and the recess bottom 53 of the recess of the first metal 16 is roughened. In addition, the same number is provided to the same structure and detailed description is abbreviate | omitted.

図２に示すように、凹部内壁５２と凹部底部５３との表面は、第１の金属１６のその他の部分の表面に比べ粗く加工してある。このような構成とすることによって、第１の金属
１６と第２の金属１７とは、さらに接触面積が増え、より強固に接合することができる。 As shown in FIG. 2, the surfaces of the recess inner wall 52 and the recess bottom 53 are roughened as compared with the surfaces of the other portions of the first metal 16. By adopting such a configuration, the first metal 16 and the second metal 17 further increase the contact area and can be joined more firmly.

[本発明の第３の実施の形態の構造説明：図３]
次に、図３を用いて本発明の本発明の第３の実施の形態の半導体装置の構造を説明する。
図３は、本発明の第３の実施の形態の半導体装置の断面図である。図１に示す本発明の第１の実施の形態の半導体装置と異なる部分は、第1の金属１６と第２の金属１７との間に第３の金属１８を設けている点である。なお、同一の構成には同一の番号を付与しており、詳細な説明は省略する。 [Description of structure of the third embodiment of the present invention: FIG. 3]
Next, the structure of the semiconductor device according to the third embodiment of the present invention will be described with reference to FIG.
FIG. 3 is a cross-sectional view of the semiconductor device according to the third embodiment of the present invention. The difference from the semiconductor device according to the first embodiment of the present invention shown in FIG. 1 is that a third metal 18 is provided between the first metal 16 and the second metal 17. In addition, the same number is provided to the same structure and detailed description is abbreviate | omitted.

本発明の第３の実施の形態の半導体装置は、図３に示すように、ボンディングパッド１３の上部に形成するバンプ１９は、第１の金属１６と第２の金属１７と第３の金属１８とを有している。
第３の金属１８は、第１の金属１６の凹部上端部５１と凹部内壁５２と凹部底部５３とを切れ目無く覆うように設けている。
第２の金属１７は、第１の金属１６の上部に形成し、第３の金属１８を挟むように形成するとともに、第３の金属１８の上部にほぼ球形で形成している。これが本発明の構造上の特徴である。 In the semiconductor device according to the third embodiment of the present invention, as shown in FIG. 3, the bump 19 formed on the bonding pad 13 includes a first metal 16, a second metal 17, and a third metal 18. And have.
The third metal 18 is provided so as to cover the recess upper end portion 51, the recess inner wall 52, and the recess bottom portion 53 of the first metal 16 without a break.
The second metal 17 is formed on the first metal 16 so as to sandwich the third metal 18, and has a substantially spherical shape on the third metal 18. This is a structural feature of the present invention.

第２の金属１７の融点は、第１の金属１６と第３の金属１８の融点に比べ低い金属を用いる。本発明の第３の実施の形態では、第１の金属１６をニッケル、第３の金属１８を金、第２の金属１７を共晶ハンダとしている。   The melting point of the second metal 17 is lower than that of the first metal 16 and the third metal 18. In the third embodiment of the present invention, the first metal 16 is nickel, the third metal 18 is gold, and the second metal 17 is eutectic solder.

第１の金属１６と第２の金属１７とが接合しにくい金属同士の場合においても、第３の金属１８をその間に設けることにより、それらを接合することができる。例えば、第１の金属１６をアルミニウム、第２の金属１７をハンダとした場合、これらを直接接合することはできない。アルミニウムの表面には酸化アルミニウム（アルミナ）があり、これとハンダとが接合しないからである。また、第１の金属１６を金、第２の金属１７をハンダとした場合は、第１の金属１６の表面に第２の金属１７が流れ出てしまい、第２の金属１７の形状を球形にすることができない。
しかしながら、このような金属を使用する場合においても、第３の金属１８を金とすることにより、これらの問題を起こすことなく、第１の金属１６と第２の金属１７とを接続することができる。これにより、第１の金属１６と第２の金属１７とに用いる金属の選択肢が広がるという効果がある。
また、第３の金属１８は、図３においてその膜質が単層のように記載したが、それに限定されるものではない。特性が異なる複数の金属の積層膜としてもよく、第１の金属１６と第２の金属１７、バンプ１９の抵抗値などの特性を鑑みて、自由に選ぶことができる。 Even in the case where the first metal 16 and the second metal 17 are difficult to join, they can be joined by providing the third metal 18 therebetween. For example, when the first metal 16 is aluminum and the second metal 17 is solder, they cannot be directly joined. This is because there is aluminum oxide (alumina) on the surface of aluminum, and this does not join with solder. Further, when the first metal 16 is gold and the second metal 17 is solder, the second metal 17 flows out to the surface of the first metal 16, and the shape of the second metal 17 is made spherical. Can not do it.
However, even when such a metal is used, the first metal 16 and the second metal 17 can be connected without causing these problems by using the third metal 18 as gold. it can. Thereby, there is an effect that the choice of the metal used for the 1st metal 16 and the 2nd metal 17 spreads.
Moreover, although the film quality of the 3rd metal 18 was described like the single layer in FIG. 3, it is not limited to it. A laminated film of a plurality of metals having different characteristics may be used, and can be freely selected in view of characteristics such as resistance values of the first metal 16, the second metal 17, and the bump 19.

本発明の第３の実施の形態の半導体装置は、第３の金属１８を第１の金属１６の上部に形成した凹部の表面に成膜することによって、凹部の側壁部は厚みが増し、機械強度が向上し、実装信頼性を著しく向上させることができるという効果もある。   In the semiconductor device according to the third embodiment of the present invention, the third metal 18 is deposited on the surface of the recess formed on the first metal 16, whereby the side wall of the recess increases in thickness. There is also an effect that the strength is improved and the mounting reliability can be remarkably improved.

[本発明の第１の実施の形態の製造方法の説明：図４〜図８]
本発明の第１の実施の形態の半導体装置の製造方法を図４から図８の断面図を用いて説明する。図４から図８は、バンプ１９を製造する方法を具体的に示す断面図である。 [Description of Manufacturing Method of First Embodiment of the Present Invention: FIGS. 4 to 8]
A method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described with reference to the cross-sectional views of FIGS. 4 to 8 are cross-sectional views specifically showing a method of manufacturing the bump 19.

まず、図４に示すように、半導体基板１１上に絶縁膜１２を設ける。絶縁膜１２は、半導体基板１１とボンディングパッドとを電気的に絶縁させるために設ける膜であり、知られている常圧ＣＶＤ法を用いて、リンとボロンとをドーピングしたガラス膜である。   First, as shown in FIG. 4, the insulating film 12 is provided on the semiconductor substrate 11. The insulating film 12 is a film provided for electrically insulating the semiconductor substrate 11 and the bonding pad, and is a glass film doped with phosphorus and boron using a known atmospheric pressure CVD method.

次に、絶縁膜１２の上にアルミニウムを主原料とする金属膜をスパッタ法を用いて成膜し、知られているホトリソ技術とエッチング技術とを用いて、ボンディングパッド１３を形成する。ボンディングパッド１３は、半導体基板１１上に形成する半導体素子による回路（図示せず）と電気的に接続されている。   Next, a metal film containing aluminum as a main material is formed on the insulating film 12 using a sputtering method, and a bonding pad 13 is formed using a known photolithography technique and etching technique. The bonding pad 13 is electrically connected to a circuit (not shown) made of a semiconductor element formed on the semiconductor substrate 11.

さらに、半導体基板１１上に形成する図示しない半導体素子を保護するために、知られている減圧ＣＶＤ法を用いて、パッシベーション膜１４を成膜する。パッシベーション膜１４としては、リンをドーピングしたシリコンガラス膜とシリコン窒化膜とからなる２層膜を用いる。
ボンディングパッド１３の上部にパッシベーション膜１４がオーバーハングするように、知られているホトリソ技術とエッチング技術とを用いて、第１の開口部２０を形成する。第１の開口部２０はボンディングパッド１３よりやや小さく形成する。 Further, in order to protect a semiconductor element (not shown) formed on the semiconductor substrate 11, a passivation film 14 is formed by using a known low pressure CVD method. As the passivation film 14, a two-layer film composed of a silicon glass film doped with phosphorus and a silicon nitride film is used.
The first opening 20 is formed using a known photolithography technique and etching technique so that the passivation film 14 overhangs on the bonding pad 13. The first opening 20 is formed slightly smaller than the bonding pad 13.

次に、図５に示すように、半導体基板１１の上部に共通電極膜１５を知られているスパッタ法を用いて成膜する。共通電極膜１５は、のちにメッキ法で形成される第１の金属１６の共通電極として用いる。共通電極膜１５は、チタンタングステン（ＴｉＷ）と銅（Ｃｕ）との２層膜を用いる。   Next, as shown in FIG. 5, the common electrode film 15 is formed on the semiconductor substrate 11 by using a known sputtering method. The common electrode film 15 is used as a common electrode for the first metal 16 that is formed later by plating. The common electrode film 15 is a two-layer film of titanium tungsten (TiW) and copper (Cu).

次に、感光性樹脂２１を半導体基板１１上に成膜し、第１の開口部２０よりやや広く開口するように第２の開口部２２をホトリソ技術を用いてパターニングし形成する。   Next, a photosensitive resin 21 is formed on the semiconductor substrate 11, and the second opening 22 is patterned and formed using a photolithography technique so as to be opened slightly wider than the first opening 20.

次に、知られているメッキ法を用いて、第１の金属１６を所望の厚みに形成する。
第１の金属１６として金（Ａｕ）を用いる。 Next, the first metal 16 is formed to a desired thickness using a known plating method.
Gold (Au) is used as the first metal 16.

次に、図６に示すように、知られているスパッタエッチング法を用いて、半導体基板１１の表面をアルゴンガスを用いてスパッタエッチングする。   Next, as shown in FIG. 6, the surface of the semiconductor substrate 11 is sputter-etched using argon gas using a known sputter etching method.

スパッタエッチングとは、真空中で、高周波を用いてイオン化した原子を被エッチング物質に対して、電界による加速エネルギーを使って衝突させ、被エッチング物質から原子をはじき出させながらエッチングする方法である。一般的に、物理的なエッチングといわれている。
金（Ａｕ）はスパッタエッチングされやすい金属として知られている。 Sputter etching is a method of etching while causing atoms ionized by using high frequency to collide with a material to be etched using acceleration energy due to an electric field in a vacuum and ejecting atoms from the material to be etched. Generally, it is said to be physical etching.
Gold (Au) is known as a metal that is easily sputter-etched.

スパッタエッチングにより、第２の開口部２２に露出している第１の金属１６がアルゴンイオンによって、はじき出されるため、飛散した第１の金属１６は、第２の開口部２２の側壁、つまり、感光性樹脂２１の側壁部２３に付着し成膜される。したがって、第１の金属１６はスパッタエッチングを行うことで、その膜厚が薄くなると同時に、第２の開口部２２の側壁部２３にも付着し、第１の金属１６は、その上部に凹部を有する構造になる。   Since the first metal 16 exposed to the second opening 22 is sputtered out by argon ions by sputter etching, the scattered first metal 16 is exposed to the side wall of the second opening 22, that is, photosensitive. Is deposited on the side wall 23 of the conductive resin 21. Therefore, when the first metal 16 is sputter-etched, the thickness of the first metal 16 is reduced, and at the same time, the first metal 16 adheres to the side wall portion 23 of the second opening 22. It becomes the structure which has.

次に、感光性樹脂２１を剥離剤を用いて除去する。その後、図示はしないが、第１の金属１６の表面を含む、半導体基板１１表面にフラックス（図示せず）を塗布する。   Next, the photosensitive resin 21 is removed using a release agent. Thereafter, although not shown, a flux (not shown) is applied to the surface of the semiconductor substrate 11 including the surface of the first metal 16.

次に、第２の金属１７の塊を移載機（図示せず）を用いて、第１の金属１６の上部に搭載する。図７においては、第２の金属１７の塊の形状を球形とした。
第２の金属１７としては、低融点の金属であることが望ましい。本発明の第１の実施の形態の製造方法では、第２の金属１７として共晶ハンダを用いた。なお、共晶ハンダの融点は１８４℃である。
もちろん、スズを主原料とし他原子を含む低融点金属であれば良く、共晶ハンダに限らない。例えば、鉛を含まないスズと銀を主成分とする鉛レスハンダなどである。 Next, the lump of the second metal 17 is mounted on the first metal 16 using a transfer machine (not shown). In FIG. 7, the shape of the lump of the second metal 17 is a sphere.
The second metal 17 is desirably a low melting point metal. In the manufacturing method according to the first embodiment of the present invention, eutectic solder is used as the second metal 17. The eutectic solder has a melting point of 184 ° C.
Of course, any low melting point metal containing tin as the main material and containing other atoms may be used, and is not limited to eutectic solder. For example, lead-free solder containing tin and silver containing no lead as main components.

第１の金属１６は、第２の金属１７より融点が高い金属が望ましく、第１の金属１６として金（Ａｕ）を用いた。なお、金の融点は１０６４℃である。
もちろん、第１の金属１６は、メッキ法で成膜できる金属であれば、金属単体でも２種類以上の多金属でも良い。例えば、ニッケル、銅、高融点ハンダなどがある。 The first metal 16 is preferably a metal having a melting point higher than that of the second metal 17, and gold (Au) is used as the first metal 16. The melting point of gold is 1064 ° C.
Of course, the first metal 16 may be a single metal or two or more kinds of metals as long as the metal can be formed by plating. For example, there are nickel, copper, high melting point solder and the like.

次に、図８に示すように、第２の金属１７の融点以上の温度雰囲気にさらす。本発明の第１の実施の形態の製造方法では、リフロー炉を用いて、２４０℃の雰囲気にさらした。
この工程により、第２の金属１７は、融解して液状になり、第１の金属１６の凹部上端部５１と凹部内壁５２と凹部底部５３とに接する。つまり、凹部の内部に入り込む。
第２の金属１７は液状になることで自己の表面張力により表面が丸まり、第１の金属１６の上部で表面に凹凸のない球形状になる。 Next, as shown in FIG. 8, it is exposed to a temperature atmosphere equal to or higher than the melting point of the second metal 17. In the manufacturing method according to the first embodiment of the present invention, the reflow furnace was used to expose to an atmosphere of 240 ° C.
By this step, the second metal 17 is melted to become a liquid and comes into contact with the concave upper end 51, the concave inner wall 52, and the concave bottom 53 of the first metal 16. That is, it enters the inside of the recess.
Since the second metal 17 becomes liquid, the surface is rounded by its own surface tension, and the second metal 17 has a spherical shape with no irregularities on the surface above the first metal 16.

次に、第１の金属１６と第２の金属１７とをマスクとして、共通電極膜１５を知られているエッチング技術を用いて除去する。この工程により、図１に示すように、共通電極膜１５は第１の金属１６とボンディングパッド１３の間にのみに残り、バンプ１９が形成される。   Next, the common electrode film 15 is removed using a known etching technique using the first metal 16 and the second metal 17 as a mask. By this step, as shown in FIG. 1, the common electrode film 15 remains only between the first metal 16 and the bonding pad 13, and bumps 19 are formed.

[本発明の第２の実施の形態の製造方法の説明：図９]
本発明の第２の実施の形態の半導体装置の製造方法を図９の断面図を用いて説明する。 [Description of Manufacturing Method of Second Embodiment of the Present Invention: FIG. 9]
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to the sectional view of FIG.

第１の金属１６を形成するまでの工程は、図４から図６を参照することでその説明は省略する。
本発明の第２の実施の形態の半導体装置の製造方法の特徴は、第１の金属１６の凹部の内壁の表面を粗く加工することである。
第１の金属１６に凹部を形成した後、スルファミン酸を用いて、第１の金属１６の表面をライトエッチングする。
この工程により、凹部上端部５１と凹部内壁５２と凹部底部５３との表面は、第１の金属１６のその他の部分と比して粗い形状となる。
もちろん、凹部の内部の表面を粗く加工する方法は、スルファミン酸を用いてのライトエッチングに限定されない。プラズマエッチングを用いた方法であってもよい。 The steps until the first metal 16 is formed will be omitted with reference to FIGS.
A feature of the method of manufacturing the semiconductor device according to the second embodiment of the present invention is that the surface of the inner wall of the concave portion of the first metal 16 is processed roughly.
After the concave portion is formed in the first metal 16, the surface of the first metal 16 is light-etched using sulfamic acid.
By this step, the surfaces of the recess upper end 51, the recess inner wall 52, and the recess bottom 53 become rougher than the other parts of the first metal 16.
Of course, the method of roughing the inner surface of the recess is not limited to light etching using sulfamic acid. A method using plasma etching may be used.

以後の工程で、第２の金属１７を搭載するが、バンプ１９を完成させる工程は、本発明の第１の実施の形態の製造方法と特に変わらないので説明は省略する。   In the subsequent steps, the second metal 17 is mounted, but the step of completing the bumps 19 is not particularly different from the manufacturing method according to the first embodiment of the present invention, and the description thereof will be omitted.

[本発明の第３の実施の形態の製造方法の説明：図１０〜図１２]
本発明の第３の実施の形態の半導体装置の製造方法を図１０から図１２の断面図を用いて説明する。 [Description of Manufacturing Method of Third Embodiment of the Present Invention: FIGS. 10 to 12]
A method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to cross-sectional views of FIGS.

第１の金属１６を形成するまでの工程は、図４から図６を参照することでその説明は省略する。
本発明の第３の実施の形態の半導体装置の製造方法の特徴は、第１の金属１６と第２の金属１７との間に第３の金属を形成することである。 The steps until the first metal 16 is formed will be omitted with reference to FIGS.
A feature of the semiconductor device manufacturing method according to the third embodiment of the present invention is that a third metal is formed between the first metal 16 and the second metal 17.

図１０に示すように、第１の金属１６を形成し、次に、共通電極膜１５を電極とし、第３の金属１８を知られているメッキ法を用いて成膜する。
第３の金属１８は、第１の金属１６の凹部上端部５１と凹部内壁５２と凹部底部５３とに成膜される。第３の金属１８としては、金（Ａｕ）を用いる。
この工程により、凹部の内部に第３の金属１８を切れ目無く成膜することができる。これにより、第１の金属１６と第３の金属１８とからなる柱状金属が形成されることになる
。 As shown in FIG. 10, the first metal 16 is formed, and then the third metal 18 is formed using a known plating method using the common electrode film 15 as an electrode.
The third metal 18 is deposited on the recess upper end 51, the recess inner wall 52, and the recess bottom 53 of the first metal 16. As the third metal 18, gold (Au) is used.
By this step, the third metal 18 can be formed without breaks in the recess. As a result, a columnar metal composed of the first metal 16 and the third metal 18 is formed.

その後に、第２の金属１７を形成する工程に関しては、既に説明した本発明の第１の実施の形態の製造方法の説明と同様であるので、その説明は省略する。ちなみに、第１の金属１６としては、ニッケルを用いた。ニッケルの融点は１４５２℃であり、金の融点は１０６４℃である。もちろん、第１の金属１６および第３の金属１８は、メッキ法で成膜できる金属であれば、金属単体でも２種類以上の多金属でも良い。例えば、銅、高融点ハンダなどがある。
第２の金属１７としては、同様に共晶ハンダを用いた。もちろん、鉛を含まないスズと銀を主成分とする鉛レスハンダなどであっても構わない。 After that, the process of forming the second metal 17 is the same as the description of the manufacturing method of the first embodiment of the present invention described above, and thus the description thereof is omitted. Incidentally, nickel was used as the first metal 16. The melting point of nickel is 1452 ° C. and the melting point of gold is 1064 ° C. Of course, the first metal 16 and the third metal 18 may be a single metal or two or more kinds of metals as long as they can be formed by plating. For example, there are copper and high melting point solder.
Similarly, eutectic solder was used as the second metal 17. Of course, lead-free solder or the like mainly containing tin and silver containing no lead may be used.

次に、図１１に示すように、感光性樹脂２１を剥離剤を用いて除去したのち、第３の金属１８の表面を含む、半導体基板１１表面にフラックス（図示せず）を塗布した後、第２の金属１７の塊を移載機（図示せず）を用いて、第１の金属１６および第３の金属１８の上部に搭載する。   Next, as shown in FIG. 11, after removing the photosensitive resin 21 using a release agent, after applying a flux (not shown) to the surface of the semiconductor substrate 11 including the surface of the third metal 18, The lump of the second metal 17 is mounted on top of the first metal 16 and the third metal 18 using a transfer machine (not shown).

次に、図１２に示すように、第２の金属１７の融点以上の温度雰囲気にさらす。本発明の実施の形態では、リフロー炉を用いて、２４０℃の雰囲気にさらした。
第２の金属１７は、融解して液状になり、第１の金属１６と第３の金属１８とによって形成された柱状金属の上端部に接し、凹部の内部に入り込む。
第３の金属１８は液状になることで自己の表面張力により表面が丸まり、第２の金属１７の上部で表面に凹凸のない球形状になる。 Next, as shown in FIG. 12, it is exposed to a temperature atmosphere equal to or higher than the melting point of the second metal 17. In the embodiment of the present invention, an atmosphere of 240 ° C. was exposed using a reflow furnace.
The second metal 17 melts and becomes liquid, contacts the upper end portion of the columnar metal formed by the first metal 16 and the third metal 18, and enters the inside of the recess.
When the third metal 18 becomes liquid, the surface is rounded by its own surface tension, and a spherical shape with no irregularities on the surface is formed above the second metal 17.

次に、図３に示すように、フラックスを有機溶剤で洗浄したのち、第１の金属１６と第３の金属１８とをマスクとして、共通電極膜１５を知られているエッチング技術を用いて除去する。この工程により、共通電極膜１５は第１の金属１６とボンディングパッド１３の間にのみに残り、バンプ１９が形成される。   Next, as shown in FIG. 3, after the flux is washed with an organic solvent, the common electrode film 15 is removed by using a known etching technique using the first metal 16 and the third metal 18 as a mask. To do. By this step, the common electrode film 15 remains only between the first metal 16 and the bonding pad 13, and the bump 19 is formed.

[本発明の第１から第３の実施の形態の異なる製造方法の説明：図１３]
以上説明した、本発明の第１から第３の実施の形態の製造方法とは異なる製造方法を説明する。すでに説明した製造方法では、第２の金属１７の塊を移載機を用いて、第１の金属１６もしくは、第１の金属１６および第３の金属１８の上部に搭載するが、この際に、第２の金属１７が落下してしまう場合がある。これを防止する製造方法である。本発明の第３の実施の形態を利用して説明する。なお、すでに説明した同一の構成には同一の番号を付与している。 [Description of Different Manufacturing Methods of the First to Third Embodiments of the Present Invention: FIG. 13]
A manufacturing method different from the manufacturing methods of the first to third embodiments of the present invention described above will be described. In the manufacturing method already described, the lump of the second metal 17 is mounted on the first metal 16 or the upper part of the first metal 16 and the third metal 18 by using a transfer machine. The second metal 17 may fall. This is a manufacturing method for preventing this. This will be described using the third embodiment of the present invention. In addition, the same number is provided to the same structure already demonstrated.

図１３は、本発明の第３の実施形態の製造途中の方法を示す図である。この製造方法の特徴は、第１の金属１６の周囲に落下防止手段として落下防止膜２１０を設けたものである。
移載機を用いて第２の金属１７の塊を第１の金属１６の上部に搭載する場合、位置決め精度や、振動その他の外乱などにより、正確に移載できない場合がある。その際、第２の金属１７の塊は落下してしまう。
しかし、第１の金属１６の周囲に落下防止膜２１０を設けることにより、その落下を防止することができる。
落下防止膜２１０は、感光性樹脂などで形成することが好ましい。製膜と加工とが簡単に行えるからである。
これにより、移載機による第２の金属１７の塊の落下を防止することができるため、さらに製造工程途中の不良が低減し、作業信頼性を向上させることができるという特徴を有している。 FIG. 13 is a diagram illustrating a method in the middle of manufacturing according to the third embodiment of the present invention. A feature of this manufacturing method is that a fall prevention film 210 is provided around the first metal 16 as a fall prevention means.
When the lump of the second metal 17 is mounted on the top of the first metal 16 using the transfer machine, there are cases where the transfer cannot be performed accurately due to positioning accuracy, vibration, or other disturbance. At that time, the lump of the second metal 17 falls.
However, by providing the fall prevention film 210 around the first metal 16, the fall can be prevented.
The fall prevention film 210 is preferably formed of a photosensitive resin or the like. This is because film formation and processing can be easily performed.
Thereby, since the fall of the lump of the 2nd metal 17 by a transfer machine can be prevented, it has the characteristics that the defect in the middle of a manufacturing process can be reduced, and work reliability can be improved. .

落下防止膜２１０を、製造工程途中の感光性樹脂膜で代用することもできる。この場合は、感光性樹脂２１を第２の金属１７の塊を移載する際に落下防止手段として利用するものである。
第１の金属１６と第３の金属１８とを形成した後、感光性樹脂２１をすぐに除去せず、第２の金属１７の塊を第１の金属１６および第３の金属１８の上部に搭載するまで残しておくものである。
この製造方法によれば、新たに落下防止膜２１０を形成する必要は無く、さらに製造工程を短縮することができる。 The fall prevention film 210 can be substituted with a photosensitive resin film in the middle of the manufacturing process. In this case, the photosensitive resin 21 is used as a fall prevention means when transferring the lump of the second metal 17.
After the formation of the first metal 16 and the third metal 18, the photosensitive resin 21 is not immediately removed, and the lump of the second metal 17 is placed on top of the first metal 16 and the third metal 18. It is left until it is installed.
According to this manufacturing method, it is not necessary to newly form the fall prevention film 210, and the manufacturing process can be further shortened.

[本発明の第１から第３の実施の形態の異なる製造方法の説明：図１４]
以上説明した、本発明の第１から第３の実施の形態の製造方法とはさらに異なる製造方法を説明する。すでに説明した製造方法では、第２の金属１７の塊を移載機を用いて、第１の金属１６もしくは、第１の金属１６および第３の金属１８の上部に搭載するが、この際に、移載機を用いず、第２の金属１７をメッキ法で形成するものである。
この方法により、第２の金属１７の塊の移載による位置ズレ、落下を防止することができ、バンプ１９の製造工程において、製造工程途中の不良が低減し、歩留まりが向上するという特徴を有している。 [Description of Different Manufacturing Methods of the First to Third Embodiments of the Present Invention: FIG. 14]
A manufacturing method further different from the manufacturing methods of the first to third embodiments of the present invention described above will be described. In the manufacturing method already described, the lump of the second metal 17 is mounted on the first metal 16 or the upper part of the first metal 16 and the third metal 18 by using a transfer machine. The second metal 17 is formed by plating without using a transfer machine.
By this method, it is possible to prevent displacement and dropping due to transfer of the second metal 17 lump, and in the manufacturing process of the bump 19, defects during the manufacturing process are reduced and yield is improved. is doing.

図１４を用いて説明する。製造方法の説明としては、本発明の第３の実施の形態を利用して説明する。なお、すでに説明した同一の構成には同一の番号を付与している。   This will be described with reference to FIG. The manufacturing method will be described using the third embodiment of the present invention. In addition, the same number is provided to the same structure already demonstrated.

半導体基板１１上のボンディングパッド１３の上部に第１の金属１６および第３の金属１８を形成する方法は、既に説明してあるので省略する。   Since the method of forming the first metal 16 and the third metal 18 on the bonding pad 13 on the semiconductor substrate 11 has already been described, a description thereof will be omitted.

図１４に示すように、第３の金属１８は、第１の金属１６の上部に形成する。この際、感光性樹脂２１の面よりも高くなるように成膜する。
第２の金属１７は、共通電極膜１５を電極とし、知られているメッキ法を用いて成膜する。
第２の金属１７としては、メッキ法で成膜できる低融点の金属であることが望ましい。第２の金属１７として共晶ハンダを用いたが、もちろん、その他の低融点金属であれば良く、メッキ法で形成できる金属であれば共晶ハンダに限らない。例えば、鉛を含まない、スズと銀を主成分とする鉛レスハンダなどである。 As shown in FIG. 14, the third metal 18 is formed on the first metal 16. At this time, the film is formed so as to be higher than the surface of the photosensitive resin 21.
The second metal 17 is formed by using a known plating method using the common electrode film 15 as an electrode.
The second metal 17 is preferably a low melting point metal that can be formed by plating. Although eutectic solder is used as the second metal 17, it is needless to say that it may be any other low melting point metal, and is not limited to eutectic solder as long as it can be formed by a plating method. For example, lead-free solder containing lead and tin and silver as main components.

以後の工程で、感光性樹脂２１を除去するが、バンプ１９を完成させる工程は、本発明の実施の形態の第１の製造方法と特に変わらないので説明は省略する。   In the subsequent steps, the photosensitive resin 21 is removed, but the step of completing the bumps 19 is not particularly different from the first manufacturing method according to the embodiment of the present invention, and thus the description thereof is omitted.

以上で本発明の半導体装置の製造方法を説明した。本発明の半導体装置の製造方法は、第２の金属１７の形成の際に、移載機を用いてもメッキ法を用いてもよい。移載機を用いる場合は、第１の金属の周囲に落下防止膜２１０を用いることで、第２の金属１７の移載時の歩留まり低下を防止することができる。この落下防止膜２１０は、第１の金属１６を形成する際の感光性樹脂２１で代用することもでき、その際は、さらに製造工程が短縮される。
第１の金属１６の凹部の内壁を加工し、第１の金属１６のその他の部分の表面に比べ粗くすることで、第２の金属１７と、より強固に接続することができる。これは、第３の金属１８を用いる場合においても有効である。すなわち、凹部の内壁表面の粗さは第３の金属１８の表面にも現れるから、第２の金属１７を形成する際に、第３の金属１８と第２の金属１７とは、より強固に接続することができるのである。 The semiconductor device manufacturing method of the present invention has been described above. In the method for manufacturing a semiconductor device of the present invention, when the second metal 17 is formed, a transfer machine or a plating method may be used. When using a transfer machine, the fall prevention film 210 at the time of transfer of the 2nd metal 17 can be prevented by using the fall prevention film | membrane 210 around the 1st metal. The fall prevention film 210 can be substituted by the photosensitive resin 21 used when forming the first metal 16, and in this case, the manufacturing process is further shortened.
By processing the inner wall of the concave portion of the first metal 16 and making it rougher than the surface of the other portion of the first metal 16, the second metal 17 can be more firmly connected. This is also effective when the third metal 18 is used. That is, since the roughness of the inner wall surface of the recess also appears on the surface of the third metal 18, when the second metal 17 is formed, the third metal 18 and the second metal 17 are more firmly formed. It can be connected.

本発明の半導体装置は、バンプの低抵抗化とその強度の確保がなされており、柱状のバ
ンプ形状を有することから、半導体装置と実装基板間との隙間を広くすることができる。このため、信頼性と微細化とを両立することができるので、高密度実装で高速動作を要求される電子機器用の半導体装置として好適である。 In the semiconductor device of the present invention, the resistance of the bump is reduced and the strength thereof is ensured, and since it has a columnar bump shape, the gap between the semiconductor device and the mounting substrate can be widened. For this reason, since both reliability and miniaturization can be achieved, it is suitable as a semiconductor device for electronic equipment that requires high-speed operation with high-density mounting.

本発明の半導体装置の第１の実施の形態を示す断面図である。It is sectional drawing which shows 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第２の実施の形態を示す断面図である。It is sectional drawing which shows 2nd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第３の実施の形態を示す断面図である。It is sectional drawing which shows 3rd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第１の実施の形態のボンディングパッドを形成する方法を説明する断面図である。It is sectional drawing explaining the method of forming the bonding pad of 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第１の実施の形態の第1の金属を形成する方法を説明する断面図である。It is sectional drawing explaining the method to form the 1st metal of 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第１の実施の形態の凹部を形成する方法を説明する断面図である。It is sectional drawing explaining the method of forming the recessed part of 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第１の実施の形態の第２の金属の塊を移載する方法を説明する断面図である。It is sectional drawing explaining the method to transfer the 2nd metal lump of 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第１の実施の形態の第２の金属を形成する方法を説明する断面図である。It is sectional drawing explaining the method to form the 2nd metal of 1st Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第２の実施の形態の凹部の内部の表面を粗く加工する方法を説明する断面図である。It is sectional drawing explaining the method of roughly processing the surface inside the recessed part of 2nd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第３の実施の形態の第３の金属を形成する方法を説明する断面図である。It is sectional drawing explaining the method to form the 3rd metal of 3rd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第３の実施の形態の第２の金属の塊を移載する方法を説明する断面図である。It is sectional drawing explaining the method to transfer the 2nd metal lump of 3rd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の第３の実施の形態の第２の金属を形成する方法を説明する断面図である。It is sectional drawing explaining the method to form the 2nd metal of 3rd Embodiment of the semiconductor device of this invention. 本発明の半導体装置の落下防止膜を用いた製造方法を説明する断面図である。It is sectional drawing explaining the manufacturing method using the fall prevention film of the semiconductor device of this invention. 本発明の半導体装置の第２の金属をメッキ法で形成する方法を説明する断面図である。It is sectional drawing explaining the method to form the 2nd metal of the semiconductor device of this invention by a plating method. 従来技術の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of a prior art.

符号の説明Explanation of symbols

１０ 開口部
１１ 半導体基板
１２ 絶縁膜
１３ ボンディングパッド
１４ パッシベーション膜
１５ 共通電極膜
１６ 第１の金属
１７ 第２の金属
１８ 第３の金属
１９ バンプ
２０ 第１の開口部
２１ 感光性樹脂
２２ 第２の開口部
２３ 感光性樹脂側壁部
５１ 凹部上端部
５２ 凹部内壁
５３ 凹部底部
２１０ 落下防止膜 DESCRIPTION OF SYMBOLS 10 Opening part 11 Semiconductor substrate 12 Insulating film 13 Bonding pad 14 Passivation film 15 Common electrode film 16 1st metal 17 2nd metal 18 3rd metal 19 Bump 20 1st opening part 21 Photosensitive resin 22 2nd Opening 23 Photosensitive resin side wall 51 Recess upper end 52 Recess inner wall 53 Recess bottom 210 Drop prevention film

Claims (11)

ボンディングパッド上に形成し、第１の金属と第２の金属とを有するバンプを備える半導体装置において、
前記第１の金属の外形形状は、上部面に凹部を有する柱状形状であり、
前記第２の金属は、前記第１の金属の上部に設けるとともに、前記凹部の内壁部に接することを特徴とする半導体装置。 In a semiconductor device comprising a bump formed on a bonding pad and having a first metal and a second metal,
The outer shape of the first metal is a columnar shape having a recess on the upper surface,
The second metal is provided on an upper portion of the first metal and is in contact with an inner wall portion of the recess. 前記凹部の内壁部の表面は、前記第１の金属のその他の部分の表面に比べ粗いことを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a surface of an inner wall portion of the recess is rougher than a surface of another portion of the first metal. 前記第２の金属の外形形状は、表面に凹凸の無いなめらかな球状構造を有することを特徴とする請求項１または２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the outer shape of the second metal has a smooth spherical structure with no irregularities on the surface. 前記第１の金属と前記第２の金属とが接する部分に第３の金属を有し、該第３の金属は、前記第１の金属と前記第２の金属との間に挟まれるように設けることを特徴とする請求項１から３に記載の半導体装置。   A third metal is provided at a portion where the first metal and the second metal are in contact with each other, and the third metal is sandwiched between the first metal and the second metal. The semiconductor device according to claim 1, wherein the semiconductor device is provided. 前記第３の金属は、特性が異なる複数の金属の積層膜からなることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein the third metal is formed of a stacked film of a plurality of metals having different characteristics. 半導体基板の上部にボンディングパッドを形成する工程と、
前記ボンディングパッドの上部にパッシベーション膜を形成する工程と、
前記パッシベーション膜に第１の開口部を設ける工程と、
前記第１の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
前記共通電極膜の上部に感光性樹脂を形成する工程と、
前記感光性樹脂に第２の開口部を設ける工程と、
前記第２の開口部の底部に、メッキ法を用いて第１の金属を形成する工程と、
前記第１の金属の表面をスパッタエッチングし、前記第１の金属を前記第２の開口部の内壁部に成膜することで、前記第１の金属の上端部に凹部を形成する工程と、
前記感光性樹脂を剥離除去する工程と、
前記凹部の上部に第２の金属を形成する工程と、
前記第２の金属の融点以上の温度で前記第２の金属を融解し、前記凹部に前記第２の金属を充填し、前記第１の金属と前記第２の金属とを接合する工程と、
前記第１の金属と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad in the first opening;
Forming a photosensitive resin on the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal on the bottom of the second opening using a plating method;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and forming the first metal on the inner wall of the second opening;
Peeling and removing the photosensitive resin;
Forming a second metal on top of the recess;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the first metal and the second metal;
A method of manufacturing a semiconductor device, comprising: leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film. 半導体基板の上部にボンディングパッドを形成する工程と、
前記ボンディングパッドの上部にパッシベーション膜を形成する工程と、
前記パッシベーション膜に第１の開口部を設ける工程と、
前記第１の開口部の前記ボンディングパッドの上部に共通電極膜を形成する工程と、
前記共通電極膜の上部に感光性樹脂を形成する工程と、
前記感光性樹脂に第２の開口部を設ける工程と、
前記第２の開口部の底部に、メッキ法を用いて第１の金属を形成する工程と、
前記第１の金属の表面をスパッタエッチングし、前記第１の金属を前記第２の開口部の内壁部に成膜することで、前記第１の金属の上端部に凹部を形成する工程と、
前記凹部の内壁部に、第３の金属をメッキ法で形成する工程と、
前記感光性樹脂を剥離除去する工程と、
前記第３の金属の上部に第２の金属を形成する工程と、
前記第２の金属の融点以上の温度で前記第２の金属を融解し、前記凹部に前記第２の金属を充填し、前記第２の金属と前記第３の金属とを接合する工程と、
前記第１の金属と前記ボンディングパッドとの間に挟まれている前記共通電極膜のみを残し、残りの前記共通電極膜を除去する工程とを有することを特徴とする半導体装置の製造方法。 Forming a bonding pad on the semiconductor substrate;
Forming a passivation film on top of the bonding pad;
Providing a first opening in the passivation film;
Forming a common electrode film on the bonding pad in the first opening;
Forming a photosensitive resin on the common electrode film;
Providing a second opening in the photosensitive resin;
Forming a first metal on the bottom of the second opening using a plating method;
Forming a recess in the upper end of the first metal by sputter etching the surface of the first metal and forming the first metal on the inner wall of the second opening;
Forming a third metal by plating on the inner wall of the recess;
Peeling and removing the photosensitive resin;
Forming a second metal on top of the third metal;
Melting the second metal at a temperature equal to or higher than the melting point of the second metal, filling the concave portion with the second metal, and joining the second metal and the third metal;
A method of manufacturing a semiconductor device, comprising: leaving only the common electrode film sandwiched between the first metal and the bonding pad and removing the remaining common electrode film. 前記凹部を形成する工程と前記感光性樹脂を剥離除去する工程との間に、前記凹部をエッチングし、前記凹部の内壁の表面を前記第１の金属の他の部分に比して粗くする工程を有することを特徴とする請求項６または７に記載の半導体装置の製造方法。   Between the step of forming the recess and the step of removing the photosensitive resin, the step of etching the recess and roughening the surface of the inner wall of the recess as compared with the other portions of the first metal. The method of manufacturing a semiconductor device according to claim 6, wherein: 前記第２の金属を形成する工程は、移載機を用いることを特徴とする請求項６から８に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein a transfer machine is used in the step of forming the second metal. 前記第２の金属を形成する工程は、前記第１の金属の上部から前記第２の金属の塊が落下しないように、前記感光性樹脂を落下防止手段として用いることを特徴とする請求項９に記載の半導体装置の製造方法。   10. The step of forming the second metal uses the photosensitive resin as a fall prevention means so that the second metal lump does not fall from the top of the first metal. The manufacturing method of the semiconductor device as described in any one of. 前記第２の金属を形成する工程は、メッキ法を用いることを特徴とする請求項６から８に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein the step of forming the second metal uses a plating method.
JP2004272704A 2004-09-21 2004-09-21 Semiconductor device and its manufacturing method Pending JP2006093173A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004272704A JP2006093173A (en) 2004-09-21 2004-09-21 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004272704A JP2006093173A (en) 2004-09-21 2004-09-21 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006093173A true JP2006093173A (en) 2006-04-06

Family

ID=36233886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004272704A Pending JP2006093173A (en) 2004-09-21 2004-09-21 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006093173A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054890A (en) * 2009-09-04 2011-03-17 Ebara Corp Bump forming method and bonding method
JP2016178201A (en) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス Manufacturing method of conductive member for electronic constituent including end with cavity

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054890A (en) * 2009-09-04 2011-03-17 Ebara Corp Bump forming method and bonding method
JP2016178201A (en) * 2015-03-20 2016-10-06 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス Manufacturing method of conductive member for electronic constituent including end with cavity

Similar Documents

Publication Publication Date Title
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
KR100543481B1 (en) Semiconductor device and manufacturing method thereof
KR101376265B1 (en) Wiring board and its fabricating method
KR100840502B1 (en) Semiconductor device and manufacturing mathod thereof
JP4922891B2 (en) Semiconductor device and manufacturing method thereof
JP2007317979A (en) Method for manufacturing semiconductor device
JP2011165862A (en) Semiconductor device, chip-on-chip mounting structure, method for manufacturing semiconductor device, and method for forming chip-on-chip mounting structure
JP2004022730A (en) Semiconductor device and its producing process
JP2007274004A (en) Integrated circuit device
JP2007157844A (en) Semiconductor device, and method of manufacturing same
JP4593427B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101058685B1 (en) Package Substrate and Manufacturing Method Thereof
US20120115323A1 (en) Semiconductor device manufacturing method and semiconductor device
JP2006295109A (en) Semiconductor device and manufacturing method thereof
JP4920231B2 (en) WIRING BOARD AND ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT PACKAGE AND ITS MANUFACTURING METHOD
JP2006093173A (en) Semiconductor device and its manufacturing method
JP4638614B2 (en) Method for manufacturing semiconductor device
US20140374853A1 (en) Component including means for reducing assembly-related mechanical stresses and methods for manufacturing same
US10224300B2 (en) Pad structure and manufacturing method thereof
JP2014086963A (en) Package and method of manufacturing package
JP2007335642A (en) Package substrate
JP2007281105A (en) Electronic component
JP2008060588A (en) Method for manufacturing semiconductor device
US8318544B2 (en) Method for manufacturing a plurality of thin chips and correspondingly manufactured thin chip
JP2000195887A (en) Electronic component