JP2006092554A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステム Download PDFInfo
- Publication number
- JP2006092554A JP2006092554A JP2005276099A JP2005276099A JP2006092554A JP 2006092554 A JP2006092554 A JP 2006092554A JP 2005276099 A JP2005276099 A JP 2005276099A JP 2005276099 A JP2005276099 A JP 2005276099A JP 2006092554 A JP2006092554 A JP 2006092554A
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- performance
- objects
- combination
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3495—Performance evaluation by tracing or monitoring for systems
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【解決手段】このシステムは、複数のプロセッサ212−214とオブジェクトマネージャ230とを具備する。オブジェクトマネージャ230は、複数のプロセッサ212−214にインストールされた現在の組み合わせの構成オブジェクト222−224の夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、現在の組み合わせを望ましい組み合わせに合致させるように、現在の組み合わせ内の構成オブジェクト222−224の1つ以上を置換するように構成される。
【選択図】 図2
Description
[典型的なマルチプロセッサ構造]
図1は、典型的なマルチプロセッサコンピュータシステムを示す図である。この図において、システム100は、複数の個々のプロセッサ111−114からなる。この図には4つのプロセッサしか示されていないが、他のシステムは、より多い若しくはより少ないプロセッサを含む可能性がある。プロセッサ112−114の夫々は、対応する構成オブジェクト122−124を有し、これらは、ユーザ用途を実行するためにプロセッサを構成する。典型的なマルチプロセッサコンピュータシステムにおいて、プログラミング130を実行する1つのプロセッサ(例えば、主プロセッサ111)が存在し、これは、コンピュータシステムの多数の管理機能を行い、時には、ここに、システム内の他のプロセッサを設定するまたは制御することが含まれる。プロセッサが構成された後、これらは、コンピュータシステム上で進められるユーザ用途の指令を実行するために使用可能となる。主プロセッサは、これらの指令の幾つかを実行するための構成オブジェクト(プログラミング)121も含むことができる。
個々のプロセッサの静的な構成から生じる、未最適或いはカスタマイズ不能な性能の問題は、本実施形態において、個々のプロセッサの構成の動的更新を可能とする機構を提供することによって軽減される。図2は、本発明の代表的な実施形態を示す図である。この図において、マルチプロセッサシステム200は、他のマルチプロセッサシステムと同様に、複数の個々のプロセッサ211−214を含む。各プロセッサ212−214は、構成オブジェクト222−224の対応する1つを使用するように構成される。プロセッサ211も、対応する構成オブジェクト221を使用することが可能であるが、これは必ずしもその通りではない。
プロセッサ212−214によってどのようなオブジェクトの組み合わせが使用されていても、これらのオブジェクトの性能は、オブジェクト評価コンポーネント231の性能測定コンポーネント331及び評価関数生成コンポーネント332を使用して決定される。性能測定コンポーネント331は、個々のプロセッサ212−214にインストールされた異なるオブジェクト222−224の性能に関連するあるメトリックを測定する。使用される特定のメトリックは、実施形態によって異なることができる。例えば、1実施形態において、メトリックは、所与の時間内に各プロセッサによって処理されるデータ量からなることができる。他の実施形態において、メトリックは、同様な期間に亘って各プロセッサによって使用されるパワー量からなることができる。更に他の実施形態では、熱情報(即ち、プロセッサで生成される熱量)を性能メトリックとして使用することができる。更に他の実施形態では、他のメトリックまたはメトリックの組み合わせを使用することができる。
再び図3を参照すると、現在インストールされた組み合わせの構成オブジェクト222−224の効率値が、オブジェクト評価コンポーネント231によってオブジェクト選択コンポーネント232に提供される。オブジェクト選択コンポーネント232は、ユーザプロファイルモデル及び評価関数モデルによって規定されるように、望ましい性能を達成するためにどの構成オブジェクトが最も適するかを決定するための基準として、この情報を使用する。望ましい組み合わせの構成オブジェクトの選択は、ユーザプロファイルモデル及び評価関数モデルによって影響されるだけでなく、配置方法モデル(これは配置方法モデル記憶部344から検索される)によっても影響される。配置方法モデルは、例えば、望ましい組み合わせ内の構成オブジェクトの多様性(或いは均一性)を維持することにより、全体として、望ましい組み合わせに影響するように意図される。従って、単一構成オブジェクトを置換することが全体的なシステムの性能を向上させるとしても、この置換は、それが全体のオブジェクトの組み合わせの望ましい特性に反するようであれば望ましくない可能性がある。例えば、均一な組み合わせの構成オブジェクトが要望される場合、均一な組み合わせの構成オブジェクトの1つを異なるタイプの構成オブジェクトで置換することは、仮にこれが全体的なシステムの性能を幾分向上させるとしても、望ましくない可能性がある。
再び図3を参照すると、オブジェクト選択コンポーネント232は配置指令情報を生成し(即ち、望ましい組み合わせの構成オブジェクトの特定)、これはオブジェクト置換コンポーネント233に提供される。1実施形態において、この配置指令情報は、個々のプロセッサにインストールされるために入手可能な構成オブジェクトのリストからなり、ここに各タイプの構成オブジェクトの望ましい数を指示する対応値が伴う。この情報は構成オブジェクトの比率の形態をとることができる。
1実施形態に従うマルチプロセッサシステムの動作は、下記の代表的なシナリオで示される。これらのシナリオに関して、様々な構成オブジェクト間の潜在的な差の幾つかを先ず示すことが有益であろう。
図8は、性能メトリックの評価におけるユーザプロファイルモデル及び評価関数モデルの実施を示す図である。1つ以上のユーザプロファイルモデルが、ユーザプロファイルモデル記憶部341内に保存される。この記憶部は、プロファイルモデルデータを記憶するのに適した、ディスクドライブまたは如何なる他のタイプの記憶デバイスからもなることができる。同様に、1つ以上の評価関数モデルが、評価関数モデル記憶部342内に保存され、これは、このデータを記憶するのに適した如何なるタイプの記憶デバイスからもなることができる。
評価スキームにおける変更例に加えて、望ましい組み合わせの構成オブジェクトを選択するためのスキームにおける変更例が存在する可能性がある。例えば、望ましい組み合わせの構成オブジェクトを選択するための1つのスキームは、最良の性能を提供するオブジェクトを選択することに単純に指向される。本明細書において、このスキームは「統一性」スキームとして言及される。統一性スキームにおいて、望ましい組み合わせの構成オブジェクトは、最良の性能の構成オブジェクトのみからなる。従って、4つの構成オブジェクトA−Dが存在し、構成オブジェクトAが最良の性能を有する場合は、構成オブジェクトA−Dの比率は、夫々1、0、0、0となるであろう。構成オブジェクトCが最良の性能を有する場合は、望ましい組み合わせの比率は、構成オブジェクトA−Dに対して、夫々0、0、1、0となるであろう。
異なる実施形態において、構成オブジェクトが置換される態様における変更例も存在する。上述のように、1実施形態は、定期的にまたは受信する特定の割り込みに応答して、現在の組み合わせ内の構成オブジェクトを置換するか否かを決定するように構成される。現在の組み合わせ内の特定の構成オブジェクトを置換するか否かの決定は、望ましい組み合わせを規定する比率の審査と、現在の組み合わせを望ましい組み合わせにより緊密に合致させるようにどの構成オブジェクトが置換可能であるかの決定とに基づく。明らかに、どれがより緊密に合致する組み合わせの構成オブジェクトであるかを決定するため、異なる実施形態において異なるアルゴリズムが使用される可能性がある。他の実施形態は、例えば、割り込みが受信される時にのみまたは定期的にのみ構成オブジェクトの置換を行うという変更例を含むことができる。他の実施形態において、置換が行われる周期は、既に行われた置換の履歴に基づいて調整されることができる。例えば、特定の周期において特定の数の構成オブジェクトが常に置換される場合、置換を行う機会がより頻繁に生じるように、この周期を小さくするように調整することができる。一方、特定の周期において置換が殆ど行われない場合、プロセスによって消費される処理パワーを削減するように、この周期を大きくするように調整することができる。
上述の実施形態において、システム(特に、オブジェクト評価及びオブジェクト選択コンポーネント)は、局所的に入手可能な組み合わせの構成オブジェクトに基づいて動作する。換言すると、これらの構成オブジェクトは、システムに保存されてプロセッサにインストールされる準備がなされている。1代替実施形態において、システムは、外部ネットワーク、例えば、インターネットに結合され、遠隔的に保存される構成オブジェクトにアクセスすることができる。従って、システムの動作は、システムに局所的に保存される限られた数の構成オブジェクトの評価及び選択に限定されない。この代替実施形態において、システムは、ネットワークを通して入手可能な構成オブジェクトを定期的に調査し、これらの構成オブジェクトを、望ましい組み合わせの選択及び現在の構成オブジェクトの置換を行う際に考慮することができる。
例えば、図9に示すような実施形態において、構成オブジェクトのソース(例えば、サーバ930)は、システムにとって既知でない可能性がある。従って、新たな構成オブジェクトの性能は、確実性をもって知ることができない可能性がある。従って、新たな構成オブジェクトの性能を検証するための機構を提供することが望ましい。これらの構成オブジェクトの性能を検証するための機構の可能な1例が図10に示される。
(a)前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価する工程と、
(b)望ましい組み合わせの構成オブジェクトを選択する工程と、
(c)前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換する工程と、
を具備する。
複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換するように構成される。
Claims (5)
- 複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換することと、
前記現在の組み合わせの構成オブジェクトの前記性能と少なくとも同等に良好な性能を有する組み合わせの構成オブジェクトを選択することと、
前記構成オブジェクトの前記性能を、少なくとも部分的にパワー効率に基づいて決定することと、
を行うように構成されるシステム。 - 複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換することと、
前記現在の組み合わせの構成オブジェクトの前記性能と少なくとも同等に良好な性能を有する組み合わせの構成オブジェクトを選択することと、
前記構成オブジェクトの前記性能を、少なくとも部分的にデータ効率に基づいて決定することと、
を行うように構成されるシステム。 - 複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換することと、
前記現在の組み合わせの構成オブジェクトの夫々の性能を評価するため、変更可能な基準を使用することと、
を行うように構成され、
前記変更可能な基準は、対応する性能メトリックを加重するユーザの優先傾向を具備し、前記ユーザの優先傾向は、1つ以上の関連する評価関数に対応する1つ以上の離散的な値を具備する。 - 複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換することと、
ユーザ用途に従って前記複数のプロセッサがデータを処理している間に前記評価、選択、及び置換をすることと、
を行うように構成される。 - 複数のプロセッサとオブジェクトマネージャとを具備し、
前記オブジェクトマネージャは、
前記複数のプロセッサにインストールされた現在の組み合わせの構成オブジェクトの夫々の性能を評価し、望ましい組み合わせの構成オブジェクトを選択し、前記現在の組み合わせを前記望ましい組み合わせに合致させるように、前記現在の組み合わせ内の前記構成オブジェクトの1つ以上を置換することと、
より低いデータ処理効率を有する第1の構成オブジェクトをより高いデータ処理効率を有する第2の構成オブジェクトで置換し、前記第2の構成オブジェクトがインストールされる前記プロセッサのクロックレートを低下させることと、
を行うように構成される。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/946,790 US7543091B2 (en) | 2004-09-22 | 2004-09-22 | Self-organized parallel processing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006092554A true JP2006092554A (ja) | 2006-04-06 |
Family
ID=36127063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005276099A Pending JP2006092554A (ja) | 2004-09-22 | 2005-09-22 | マルチプロセッサシステム |
Country Status (2)
Country | Link |
---|---|
US (2) | US7543091B2 (ja) |
JP (1) | JP2006092554A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224754A (ja) * | 2009-03-23 | 2010-10-07 | Nec Corp | リソース割当装置、リソース割当方法、及びプログラム |
US8914808B2 (en) | 2010-12-14 | 2014-12-16 | Samsung Electronics Co., Ltd. | Apparatus and method for dynamically reconfiguring state of application program in a many-core system |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7543091B2 (en) * | 2004-09-22 | 2009-06-02 | Kabushiki Kaisha Toshiba | Self-organized parallel processing system |
US20060294334A1 (en) * | 2005-06-23 | 2006-12-28 | International Business Machines Corporation | Statement regarding federally sponsored-research or development |
US8775453B2 (en) * | 2007-03-27 | 2014-07-08 | Ca, Inc. | System and method for reducing memory usage of tree-based data structures |
US8504817B2 (en) * | 2010-09-02 | 2013-08-06 | Red Hat, Inc. | Mechanism for adjusting system settings based on dynamic discovery of power usage |
US20130117168A1 (en) | 2011-11-04 | 2013-05-09 | Mark Henrik Sandstrom | Maximizing Throughput of Multi-user Parallel Data Processing Systems |
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
US8745626B1 (en) | 2012-12-17 | 2014-06-03 | Throughputer, Inc. | Scheduling application instances to configurable processing cores based on application requirements and resource specification |
GB2499885B (en) * | 2012-01-17 | 2014-03-05 | Mark Henrik Sandstrom | Application load and type adaptive manycore processor architecture |
RU2542925C1 (ru) * | 2013-12-03 | 2015-02-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | Способ самоорганизации распределенной многопроцессорной системы |
US10649670B2 (en) * | 2016-09-16 | 2020-05-12 | International Business Machines Corporation | Data block processing |
US10678740B1 (en) | 2018-11-21 | 2020-06-09 | Zoox, Inc. | Coordinated component interface control framework |
JP2022507939A (ja) * | 2018-11-21 | 2022-01-18 | ズークス インコーポレイテッド | 調整されたコンポーネントインターフェース制御フレームワーク |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04153764A (ja) | 1990-10-18 | 1992-05-27 | Nec Corp | 分散cpuの処理高速化方式 |
WO1995031782A1 (en) * | 1994-05-12 | 1995-11-23 | Ast Research, Inc. | Cpu activity monitoring through cache watching |
JP3331769B2 (ja) | 1994-09-22 | 2002-10-07 | 松下電器産業株式会社 | 教育装置 |
US5838603A (en) * | 1994-10-11 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip |
US5727208A (en) * | 1995-07-03 | 1998-03-10 | Dell U.S.A. L.P. | Method and apparatus for configuration of processor operating parameters |
JPH0981022A (ja) | 1995-09-12 | 1997-03-28 | Matsushita Electric Ind Co Ltd | 計算問題生成方法 |
US5822531A (en) * | 1996-07-22 | 1998-10-13 | International Business Machines Corporation | Method and system for dynamically reconfiguring a cluster of computer systems |
JPH11202988A (ja) | 1998-01-13 | 1999-07-30 | Hitachi Ltd | システム消費電力制御方法 |
US6427163B1 (en) * | 1998-07-10 | 2002-07-30 | International Business Machines Corporation | Highly scalable and highly available cluster system management scheme |
US6470464B2 (en) * | 1999-02-23 | 2002-10-22 | International Business Machines Corporation | System and method for predicting computer system performance and for making recommendations for improving its performance |
US6967999B2 (en) * | 1999-12-30 | 2005-11-22 | Infineon Technologies Ag | Method and apparatus to support multi standard, multi service base-stations for wireless voice and data networks |
US6748429B1 (en) * | 2000-01-10 | 2004-06-08 | Sun Microsystems, Inc. | Method to dynamically change cluster or distributed system configuration |
US6988211B2 (en) * | 2000-12-29 | 2006-01-17 | Intel Corporation | System and method for selecting a frequency and voltage combination from a table using a selection field and a read-only limit field |
US7039692B2 (en) * | 2001-03-01 | 2006-05-02 | International Business Machines Corporation | Method and apparatus for maintaining profiles for terminals in a configurable data processing system |
US7194616B2 (en) * | 2001-10-27 | 2007-03-20 | International Business Machines Corporation | Flexible temporary capacity upgrade/downgrade in a computer system without involvement of the operating system |
US6889332B2 (en) * | 2001-12-11 | 2005-05-03 | Advanced Micro Devices, Inc. | Variable maximum die temperature based on performance state |
GB2387456B (en) * | 2002-04-12 | 2005-12-21 | Sun Microsystems Inc | Configuring computer systems |
JP4499343B2 (ja) | 2002-05-21 | 2010-07-07 | ソニー株式会社 | データ処理装置 |
GB0304628D0 (en) * | 2003-02-28 | 2003-04-02 | Imec Inter Uni Micro Electr | Method for hardware-software multitasking on a reconfigurable computing platform |
US7191329B2 (en) * | 2003-03-05 | 2007-03-13 | Sun Microsystems, Inc. | Automated resource management using perceptron prediction |
US7152157B2 (en) * | 2003-03-05 | 2006-12-19 | Sun Microsystems, Inc. | System and method for dynamic resource configuration using a dependency graph |
US20050005261A1 (en) * | 2003-07-02 | 2005-01-06 | Severin William B. | Component integration engine |
US7383271B2 (en) * | 2004-04-06 | 2008-06-03 | Microsoft Corporation | Centralized configuration data management for distributed clients |
US7421575B2 (en) * | 2004-07-16 | 2008-09-02 | Hewlett-Packard Development Company, L.P. | Configuring a physical platform in a reconfigurable data center |
US7543091B2 (en) * | 2004-09-22 | 2009-06-02 | Kabushiki Kaisha Toshiba | Self-organized parallel processing system |
-
2004
- 2004-09-22 US US10/946,790 patent/US7543091B2/en not_active Expired - Fee Related
-
2005
- 2005-09-22 JP JP2005276099A patent/JP2006092554A/ja active Pending
-
2009
- 2009-03-06 US US12/399,220 patent/US7913006B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224754A (ja) * | 2009-03-23 | 2010-10-07 | Nec Corp | リソース割当装置、リソース割当方法、及びプログラム |
US8914808B2 (en) | 2010-12-14 | 2014-12-16 | Samsung Electronics Co., Ltd. | Apparatus and method for dynamically reconfiguring state of application program in a many-core system |
Also Published As
Publication number | Publication date |
---|---|
US7543091B2 (en) | 2009-06-02 |
US7913006B2 (en) | 2011-03-22 |
US20090172016A1 (en) | 2009-07-02 |
US20060075265A1 (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006092554A (ja) | マルチプロセッサシステム | |
US10983576B2 (en) | Method and apparatus for managing global chip power on a multicore system on chip | |
KR100487543B1 (ko) | 시피유 스케쥴링 방법 | |
US8060762B2 (en) | Processor power management associated with workloads | |
US8069355B2 (en) | Data path controller with integrated power management to manage power consumption of a computing device and its components | |
US7596705B2 (en) | Automatically controlling processor mode of multi-core processor | |
US7131016B2 (en) | Method and apparatus for adjusting clock throttle rate based on usage of CPU | |
TWI260543B (en) | Performance scheduling method and system, and computer readable medium | |
CN110637271B (zh) | 用于对便携式计算设备中的沉浸式多媒体工作负载的智能调整的系统和方法 | |
US7519839B2 (en) | Method for optimizing platform power delivery | |
KR20060008983A (ko) | 주파수 제어 장치, 정보 처리 장치 및 프로그램 | |
JP2009520298A (ja) | スケジュールに基づくキャッシュ/メモリの電力最小化技術 | |
US20130080809A1 (en) | Server system and power managing method thereof | |
US9652027B2 (en) | Thread scheduling based on performance state and idle state of processing units | |
US20030177163A1 (en) | Microprocessor comprising load monitoring function | |
TWI432955B (zh) | 具備可調效能之系統、以及用來調整系統的效能之方法 | |
US20140089694A1 (en) | Dynamically controlling power based on work-loop performance | |
JP2008158687A (ja) | 帯域制御プログラム及びマルチプロセッサシステム | |
US11663470B2 (en) | Method and system for accelerating boot time | |
CN112799848A (zh) | 一种控制方法及装置 | |
US9329876B2 (en) | Resource aware programming | |
US11157329B2 (en) | Technology for managing per-core performance states | |
US20240004444A1 (en) | Rest-of-chip power optimization through data fabric performance state management | |
US8495599B2 (en) | Apparatus and method for power saving | |
CN113849283A (zh) | 用于优化混合式处理器利用的技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |