JP2006086434A - Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device - Google Patents
Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device Download PDFInfo
- Publication number
- JP2006086434A JP2006086434A JP2004271491A JP2004271491A JP2006086434A JP 2006086434 A JP2006086434 A JP 2006086434A JP 2004271491 A JP2004271491 A JP 2004271491A JP 2004271491 A JP2004271491 A JP 2004271491A JP 2006086434 A JP2006086434 A JP 2006086434A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor
- gate insulating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、多層配線基板、半導体装置、半導体基板、半導体装置の製造方法、電気光学装置及び電子デバイスに関する。 The present invention relates to a multilayer wiring board, a semiconductor device, a semiconductor substrate, a semiconductor device manufacturing method, an electro-optical device, and an electronic device.
薄膜トランジスタ(Thin Film Transistor;TFT)を構成するゲート絶縁膜や層間絶縁膜などの絶縁膜は、CVD法、スパッタ法、または塗布法により基板全面に形成されるのが一般的である(例えば、特許文献1参照)。 An insulating film such as a gate insulating film or an interlayer insulating film constituting a thin film transistor (TFT) is generally formed on the entire surface of the substrate by a CVD method, a sputtering method, or a coating method (for example, a patent) Reference 1).
しかしながら、上記方法では本来的に形成する必要のない領域にまで絶縁膜が形成されるため、絶縁膜形成用の材料が無駄に消費されてしまい、製造コストが高くなる等の問題があった。 However, in the above method, since the insulating film is formed even in a region that does not need to be originally formed, the material for forming the insulating film is wasted, and there is a problem that the manufacturing cost is increased.
本発明は、以上説明した事情を鑑みてなされたものであり、絶縁膜形成用の材料の使用量を可能な限り抑えることができる絶縁膜の形成技術を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a technique for forming an insulating film that can suppress the amount of the material for forming the insulating film as much as possible.
上記目的を達成するため、本発明に係る半導体装置の製造方法は、基板上にチャネル領域となる部分を含む半導体膜を形成する工程と、前記半導体膜上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含み、前記ゲート絶縁膜の形成工程では、下層に位置する前記半導体膜の少なくともチャネル領域と重なる領域に、当該ゲート絶縁膜を局所的に形成することを特徴とする。 In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a semiconductor film including a portion to be a channel region on a substrate, a step of forming a gate insulating film on the semiconductor film, Forming a gate electrode on the gate insulating film, and in the step of forming the gate insulating film, the gate insulating film is locally formed in a region overlapping at least the channel region of the semiconductor film located in the lower layer It is characterized by doing.
かかる構成によれば、半導体装置を構成するゲート絶縁膜が、下層に位置する半導体膜の少なくともチャネル領域と重なる領域に局所的に形成される。このように、ゲート絶縁膜を必要な部分にのみ局所的に形成することで、ゲート絶縁膜形成用の液体材料の使用量を最小限に抑えることが可能となる。 According to such a configuration, the gate insulating film constituting the semiconductor device is locally formed in a region overlapping at least the channel region of the semiconductor film located in the lower layer. As described above, by locally forming the gate insulating film only in a necessary portion, the amount of the liquid material for forming the gate insulating film can be minimized.
ここで、上記方法にあっては、液体材料を用いた塗布法によってゲート絶縁膜を形成するのが好ましく、さらに、塗布法として液滴吐出法を用いるのが好ましい。 Here, in the above method, the gate insulating film is preferably formed by a coating method using a liquid material, and a droplet discharge method is preferably used as the coating method.
また、本発明に係る多層配線基板は、複数の配線層と、各配線層の間に形成された絶縁膜とを有する多層配線基板であって、前記各絶縁膜は、当該絶縁膜の上層に位置する配線層と下層に位置する配線層とが重なる領域に局所的に形成されていることを特徴とする。 The multilayer wiring board according to the present invention is a multilayer wiring board having a plurality of wiring layers and an insulating film formed between the wiring layers, and each insulating film is formed on an upper layer of the insulating film. The wiring layer located and the wiring layer located in the lower layer are locally formed in the area | region which overlaps.
また、本発明に係る半導体装置は、基板上に形成されたチャネル領域を有する半導体膜と、前記半導体膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備えた半導体装置であって、前記ゲート絶縁膜は、下層に位置する前記半導体膜の少なくともチャネル領域と重なる領域に、局所的に形成されていることを特徴とする。 The semiconductor device according to the present invention includes a semiconductor film having a channel region formed on a substrate, a gate insulating film formed on the semiconductor film, and a gate electrode formed on the gate insulating film. The gate insulating film is locally formed in a region overlapping at least a channel region of the semiconductor film located in a lower layer.
また、上記半導体装置を電気光学装置や電子デバイスに適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記半導体装置を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。 The semiconductor device may be applied to an electro-optical device or an electronic device. Here, the electro-optical device is, for example, a device including a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL element, and the like, and an apparatus in which the semiconductor device is applied to a drive circuit or the like Say. The electronic device refers to a general device having a certain function provided with the semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, an IC card, a mobile phone, a video camera, a personal computer, a head-mounted display, a rear-type or front-type projector, a fax machine with a display function, a digital camera finder, a portable TV, A DSP device, PDA, electronic notebook, electronic bulletin board, advertising display, etc. are included.
以下、本発明に係る実施形態について図面を参照しながら説明する。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings.
A.第1実施形態
図1(a)は、第1実施形態に係るTFTの半導体膜310とゲート絶縁膜320とゲート電極210との関係を説明するための図であり、図1(b)は、一般的なTFTの半導体膜31とゲート絶縁膜32とゲート電極21との関係を説明するための図である。
A. First Embodiment FIG. 1A is a diagram for explaining the relationship among a
図1(b)に示す一般的なTFTのゲート絶縁膜32は、半導体膜31を覆うように基板11全面に形成されるのに対し、図1(a)に示す第1実施形態に係るTFTのゲート絶縁膜320は、半導体膜310のチャネル領域226と重なる領域に局所的に(すなわち、半導体膜310のソース領域224、ドレイン領域225が露出するように)形成される点で異なる。このように、ゲート絶縁膜320を必要な領域に局所的に形成することで、ゲート絶縁膜形成用の材料(詳細は後述)の使用量を最小限に抑えることが可能となる。以下、このようなゲート絶縁膜320を有するTFT(半導体装置)の製造プロセスについて図2等を参照しながら説明する。
The
まず、図2(a)に示すガラス基板などの基板110に対して必要に応じてTEOS(テトラエトキシラン)や酸素ガスなどを原料としてプラズマCVD法により厚さ約200〜500nmのシリコン酸化膜からなる下地絶縁膜(図示略)を形成する。なお、下地絶縁膜としてシリコン酸化膜の他にシリコン窒化膜やシリコン酸化窒化膜を設けても良い。こうした絶縁膜を設けることにより、ガラス基板からの汚染を防止することが可能となる。
First, a silicon oxide film having a thickness of about 200 to 500 nm is formed on the
次に、基板110の温度を約350℃に設定して、基板110(あるいは下地絶縁膜)の表面にプラズマCVD法などを用いて厚さ約30〜70nmのアモルファスシリコン膜からなる半導体膜310を形成する。半導体膜としては、アモルファスシリコン膜に限定されず、微結晶半導体膜などのアモルファス構造を含む半導体膜や多結晶半導体膜でも良い。また、アモルファスシリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜であっても良い。
Next, the temperature of the
続いて、この半導体膜310に対してレーザアニール法や、急速加熱法(例えば、ランプアニール法やフラッシュアニール法)などの結晶化工程を行い、半導体膜310をポリシリコン膜に結晶化する。レーザアニール法では、例えばエキシマレーザでビームの長寸が400mm程度のラインビームを用い、その出力強度は例えば400mJ/cm2とする。なお、YAGレーザの第2高調波或いは第3高調波を用いても良い。ラインビームについては、その短寸方向におけるレーザ強度のピーク値の90%に相当する部分が各領域ごとに重なるようにラインビームを走査するのが良い。
Subsequently, a crystallization process such as a laser annealing method or a rapid heating method (for example, a lamp annealing method or a flash annealing method) is performed on the
次に、図2(b)に示すように、フォトリソグラフィ法等を用いたパターニングにより、半導体膜(シリコン膜)310として不要な部分を除去し、各TFTのサイズに応じた島状の半導体膜310A、310Bを形成する。この半導体膜の膜パターンの形状やサイズは、形成すべきTFTのサイズに応じて決定されるため、同一基板上にサイズが異なる複数の膜パターン(図2(b)では、半導体膜310A、310B)が形成されることになる。
Next, as shown in FIG. 2B, unnecessary portions of the semiconductor film (silicon film) 310 are removed by patterning using a photolithography method or the like, and an island-shaped semiconductor film corresponding to the size of each TFT is obtained. 310A and 310B are formed. Since the shape and size of the film pattern of this semiconductor film are determined according to the size of the TFT to be formed, a plurality of film patterns having different sizes on the same substrate (in FIG. 2B, the
基板110の上に複数の半導体膜310A、310Bを形成すると、各半導体膜310A、310Bにおけるチャネル領域が形成される領域と重なる領域に、液滴吐出法(インクジェット法)を用いて局所的にゲート絶縁膜形成用の液体材料を配置する。液体材料としては、例えばペルヒドロポリシラザンを有機溶媒(例えば20%キシレン溶液)で溶解したものを用いることができるが、他にシロキサン結合を有するSOG材料、High-kやLow-k材料などを用いても良い。なお、各チャネル領域と重なる領域に局所的に液体材料を配置することが難しい場合等には、各チャネル領域を含む各半導体膜310A、310Bと重なる領域に局所的に液体材料を配置しても良い。
When a plurality of
そして、このように配置した液体材料を例えば100℃〜200℃程度の温度で乾燥し、さらに350℃〜400℃の温度で60分程度焼成することで、図2(c)に示すように各半導体膜310A、310Bにおけるチャネル領域226が形成される領域と重なる領域に、局所的にゲート絶縁膜320A、320Bが形成される。図2(c)から明らかなように、半導体膜310A上に形成されるゲート絶縁膜320Aの膜厚d1は、半導体膜310B上に形成されるゲート絶縁膜320Bの膜厚d2(<d1)よりも厚くなるように設定されている。このようにゲート絶縁膜320の膜厚を変えることで、所望の特性(ゲート耐圧や閾値電圧Vth等)を有するTFTを形成することが可能となる。
Then, the liquid material arranged in this way is dried at a temperature of, for example, about 100 ° C. to 200 ° C., and further baked at a temperature of 350 ° C. to 400 ° C. for about 60 minutes, as shown in FIG.
具体的には、ゲート耐圧や閾値電圧Vthを上げたい場合には、ゲート絶縁膜320の膜厚を厚く設定する一方、閾値電圧Vthを下げたい場合には、ゲート絶縁膜320の膜厚を薄く設定する。なお、ゲート絶縁膜320の膜厚やゲート絶縁膜320の形成領域の大きさ等については、液体材料を含む液滴の滴下前の基板110の表面状態、液体材料の成分や粘度、液滴の表面エネルギー、乾燥条件(温度、雰囲気、基板110の位置による温度勾配、液滴内部の対流など)を変えることで制御すれば良い。例えば、ゲート絶縁膜を厚くしたい領域では液体材料を複数回塗布することができる。また、ゲート絶縁膜を厚くしたい領域には2度以上の複数回塗布膜を形成するようにしても良い。もちろん、各ゲート絶縁膜320の膜厚や形成領域の大きさが全て等しくなるように制御しても良い。
Specifically, when it is desired to increase the gate breakdown voltage or the threshold voltage V th , the film thickness of the
その後、図2(d)に示すように、各ゲート絶縁膜320A、320Bの上にゲート電極210A、210Bを形成し、これら各ゲート電極210A、210Bをマスクとして半導体膜320A、320Bに不純物イオンを導入する。これにより、不純物の濃度が高いソース・ドレイン領域224、225が自己整合的に形成されるとともに、各ゲート電極210A、210Bによって覆われて不純物が導入されなかった部分にチャネル領域226が形成される。
Thereafter, as shown in FIG. 2D,
図3は、半導体膜310とゲート絶縁膜320とゲート電極210との関係を例示した図である。
本実施形態では、半導体膜310のチャネル領域226のみを覆うように(いいかえれば、ソース領域における電極取り出し部224−1、ドレイン領域における電極取り出し部225−1がゲート絶縁膜320で覆われないように)ゲート絶縁膜320を形成したが(図3(a)参照)、例えば、図3(b)に示すように、半導体膜310を全て覆うようにゲート絶縁膜320を形成しても良い。ただし、半導体膜310を全て覆うようにゲート絶縁膜320を形成した場合には、ソース領域における電極取り出し部224−1、ドレイン領域における電極取り出し部225−1と対応する位置にコンタクトホールを形成する必要があるため、上記の如く、半導体膜310のチャネル領域226のみを覆うようにゲート絶縁膜320を形成するのが望ましい。
FIG. 3 is a diagram illustrating the relationship among the
In the present embodiment, only the
その後、ゲート電極210を覆うように層間絶縁膜(図示略)を形成する。この層間絶縁膜については、基板110の全面に形成することも可能であるが、ゲート絶縁膜320と同様、下層に位置するゲート電極210と重なる領域に局所的に形成しても良い。なお、この層間絶縁膜については、ゲート絶縁膜320と同様、液滴吐出法により液体材料を用いてゲート電極210と重なる領域に局所的に形成すれば良い。具体的には、シリコン酸化窒化膜やシリコン酸化膜等のシリコンを含む単層若しくは積層の絶縁膜等によって層間絶縁膜を形成すれば良い。
Thereafter, an interlayer insulating film (not shown) is formed so as to cover the
続いて、各電極取り出し部224−1、225−1の上に直接(若しくは層間絶縁膜等を介して)アルミニウム膜、クロム膜、タンタル膜などの導電膜を形成した後、形成すべきソース電極及びドレイン電極の位置にマスク(図示略)等を形成してパターニングを行うことにより、ソース電極、ドレイン電極を同時に形成する。このような工程が行われる結果、膜厚等が最適化されたゲート絶縁膜を有する複数のTFTが基板110上に形成されることになる。
Subsequently, after forming a conductive film such as an aluminum film, a chromium film, or a tantalum film directly (or via an interlayer insulating film or the like) on each electrode lead-out portion 224-1, 225-1, a source electrode to be formed A source electrode and a drain electrode are formed simultaneously by forming a mask (not shown) at the position of the drain electrode and patterning. As a result of such a process, a plurality of TFTs having a gate insulating film whose film thickness and the like are optimized are formed on the
以上説明したように、本実施形態によれば、各TFTのゲート絶縁膜は下層に位置する半導体膜と重なる領域に局所的に形成されるため、ゲート絶縁膜形成用の液体材料の使用量を最小限に抑えることが可能となる。 As described above, according to the present embodiment, since the gate insulating film of each TFT is locally formed in a region overlapping with the semiconductor film located in the lower layer, the amount of liquid material used for forming the gate insulating film is reduced. It can be minimized.
さらに、上記ゲート絶縁膜を半導体膜におけるチャネル領域のみと重なる領域に局所的に形成した場合には(図3(b)参照)、コンタクトホール等を形成してソース・ドレイン領域の電極取り出し部を露出させる必要がなく、製造プロセスを簡便にすることができる。 Further, when the gate insulating film is locally formed in a region of the semiconductor film that overlaps only with the channel region (see FIG. 3B), contact holes are formed to form electrode extraction portions in the source / drain regions. It is not necessary to expose, and the manufacturing process can be simplified.
また、液体材料を用いて各TFTのゲート絶縁膜を形成するため、必要とされる各TFTの特性にあわせて膜厚等が異なるゲート絶縁膜を形成することが可能となる。
なお、上記例では、同一種類の液体材料を用いて同一の膜質を有するゲート絶縁膜を複数形成したが、各TFTの特性に応じて液体材料を適宜選択し、異なる液体材料を用いて膜質の異なるゲート絶縁膜を複数形成しても良い。
Further, since the gate insulating film of each TFT is formed using a liquid material, it is possible to form gate insulating films having different film thicknesses or the like in accordance with required characteristics of each TFT.
In the above example, a plurality of gate insulating films having the same film quality are formed using the same type of liquid material. However, the liquid material is appropriately selected according to the characteristics of each TFT, and the film quality is determined using different liquid materials. A plurality of different gate insulating films may be formed.
B.第2実施形態
上述した第1実施形態では、TFTを構成する絶縁膜を例に説明したが、以下に示す第2実施形態では、多層配線基板に形成される絶縁膜を例に説明を行う。
B. Second Embodiment In the first embodiment described above, the insulating film constituting the TFT has been described as an example. In the second embodiment described below, an insulating film formed on a multilayer wiring board will be described as an example.
図4は、多層配線基板の製造プロセスを示す図である。
まず、基板51上に吐出される導電性インクなどを高精度に制御するために、基板51の表面に撥インク処理(撥液処理)を施す。具体的には、ポリイミドからなる基板51をIPAにて洗浄後、波長254nmの紫外線を10mW/cm2の強度で10分間照射して基板洗浄(紫外線照射洗浄)する。この基板51に撥液処理を施すために、ヘキサデカフルオロ1、1、2、2、テトラヒドロデシルトリエトキシシラン0.1gと基板51を容積10リットルの密閉容器に入れて摂氏120度で2時間保持する。これにより、基板51上に撥液性の単分子膜が形成される。その後、単分子膜に局所的に紫外線などを照射して配線を形成すべき領域の撥液膜を除去する。基板全面に撥液膜が形成されると、配線層57が形成できないため、全面に形成された撥液膜に局所的にUV光を照射し、配線形成すべき領域の撥液膜を除去することで、配線層57を形成すべき領域を除いた領域にのみ撥液膜を形成する。
FIG. 4 is a diagram showing a manufacturing process of the multilayer wiring board.
First, in order to control the conductive ink discharged on the
次に、上記撥液処理が行われた基板51に、配線形成用の導電性インクを液滴吐出法により連続吐出する。導電性インクとしては、例えば直径10nm程度の金微粒子をトルエン中に分散させた金微粒子分散液(真空冶金社製、商品名「パーフェクトゴールド」)をトルエンで希釈し、その粘度が3[mPa・s]となるように調整した液体が用いられる。次いで、加熱処理等を行うことにより、導電膜からなる第一層目(下層)の配線パターン(配線層)57を形成する(図4(a)参照)。
Next, conductive ink for wiring formation is continuously ejected onto the
次に、層間絶縁膜を形成するにあたり、前処理として一層目の配線パターン57が形成された基板51に波長256nmの紫外線を10[mW/cm2]の強度で5分間照射する。この紫外線は層間絶縁膜を形成する領域だけに照射する。これにより、基板51の表面及び一層目の配線パターン57上が親インク性となる。
そして、一層目の配線パターン57の所定箇所に、層間絶縁膜を形成するための液体材料を液滴吐出法を用いて配置する。具体的には、図5に示すように、層間絶縁膜58を形成するための液体材料を、一層目の配線パターン57と、後に形成される二層目の配線パターン56とが重なる領域に、局所的に配置する。上記層間絶縁膜を形成するための液体材料としては、例えば、市販のポリイミドワニス(デュポン社製、製品名「パイルML」)を溶剤(N−メチル−2−ピロリドン)で希釈して、粘度が20[mPa・s]となるように調整したものを用いることができる。
Next, when forming the interlayer insulating film, the
Then, a liquid material for forming an interlayer insulating film is disposed at a predetermined position of the first-
次いで、この基板51を摂氏400度で30分間熱処理し、溶剤の除去とポリイミドの硬化を行なう。このような工程を何度か繰り返し実行することにより、所望の膜厚を有する層間絶縁膜58を基板51上に局所的に形成する(図4(b)参照)。
Next, the
このように形成した層間絶縁膜58の上に、二層目の配線パターン56を形成する(図4(c)参照)。なお、二層目の配線パターン56を形成する際の各工程については、一層目の各工程と同様に説明することができるため割愛する。
A
以上説明したように、本実施形態によれば、各層間絶縁膜は下層(第一層)に位置する配線パターンと上層(第二層)に位置する配線パターンとが重なる領域に局所的に形成される。よって、上述した第1実施形態と同様、層間絶縁膜形成用の液体材料の使用量を最小限に抑えることが可能となる。なお、上記例では配線パターンを2層形成した場合について説明したが、上述した一連の工程を必要な回数だけ繰り返し、3層以上形成しても良いのはもちろんである。 As described above, according to the present embodiment, each interlayer insulating film is locally formed in a region where the wiring pattern located in the lower layer (first layer) and the wiring pattern located in the upper layer (second layer) overlap. Is done. Therefore, as in the first embodiment described above, the amount of liquid material used for forming the interlayer insulating film can be minimized. In the above example, the case where two layers of wiring patterns are formed has been described, but it is needless to say that the above-described series of steps may be repeated as many times as necessary to form three or more layers.
C.第3実施形態
上述した第1実施形態及び第2実施形態では、液滴吐出法を用いて各絶縁膜を形成したが、液体材料を用いた他の方法(例えば、スピンレス法やディップコーティング法)によって形成しても良い。
C. Third Embodiment In the first and second embodiments described above, each insulating film is formed using a droplet discharge method, but other methods using a liquid material (for example, a spinless method or a dip coating method). May be formed.
図6は、スピンレス法を用いた絶縁膜の形成方法を説明するための図である。
ノズルヘッド500は、絶縁膜形成用の液体材料を吐出するものであり、図示せぬ保持部材によって固着支持されている。このノズルヘッド500の突出部510は、基板610の表面と隙間Gを保って互いに平行になるように配置されている。この突出部510には、基板610のY方向の長さ(幅)よりもわずかに小さな長さに設定された吐出口(図示略)が設けられ、図示せぬコントローラからの指示に従ってX方向に搬送される基板610の表面に絶縁膜形成用の液体材料を吐出する。このような構成を有するノズルヘッド500を用いることにより、基板610の所定箇所に局所的に絶縁膜を形成しても良い。なお、図6ではノズルヘッド500の吐出口が下に向いている場合を例示したが、上記液体材料の物性や流動特性に応じて吐出口を上に向け、該吐出口と対抗する位置に基板表面が下向きに基板を配置し、この状態で基板610と吐出口510を相対的に移動させながら基板610の表面に液体材料を吐出するようにしても良い。
FIG. 6 is a diagram for explaining a method of forming an insulating film using a spinless method.
The
以上、スピンレス法を用いて絶縁膜を形成する方法について説明したが、ディップコーティング法によって絶縁膜を形成しても良い。ディップコーティング法を用いて絶縁膜を形成する際には、前処理として絶縁膜を形成すべき領域を親液性とし、絶縁膜を形成すべきでない領域を撥液性とする処理を施す。かかる前処理を施した基板を絶縁膜形成用の液体材料に浸漬し、これを引き上げて乾燥等することで基板上に絶縁膜を形成する。このように、ディップコーティング法を用いて基板上の所定領域に局所的に絶縁膜を形成しても良い。 Although the method for forming an insulating film using the spinless method has been described above, the insulating film may be formed by a dip coating method. When the insulating film is formed by using the dip coating method, as a pretreatment, a region where the insulating film is to be formed is made lyophilic and a region where the insulating film is not to be formed is made liquid repellent. The substrate subjected to such pretreatment is immersed in a liquid material for forming an insulating film, and this is pulled up and dried to form an insulating film on the substrate. As described above, an insulating film may be locally formed in a predetermined region on the substrate by using a dip coating method.
D.第4実施形態
図7は、第4実施形態に係る電気光学装置の一種である有機EL装置100の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量、上述したゲート絶縁膜320を有するTFT111〜114を備えて構成される。一方、駆動回路領域に形成された各駆動回路101、102は、上述したゲート絶縁膜320を有する複数のTFT(図示略)を備えて構成されている。駆動回路101からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路102からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
D. Fourth Embodiment FIG. 7 is a connection diagram of an
A pixel circuit formed in each pixel region includes a light emitting layer OELD capable of emitting light by an electroluminescence effect, a storage capacitor for storing a current for driving the light emitting layer OELD, and the
E.第5の実施形態
図8は、第5実施形態に係る電子デバイスを例示した図である。
図8(a)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話430は、電気光学装置(表示パネル)100、アンテナ部431、音声出力部432、音声入力部433及び操作部434を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図8(b)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ440は、電気光学装置(表示パネル)100、受像部441、操作部442及び音声入力部443を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
E. Fifth Embodiment FIG. 8 is a diagram illustrating an electronic device according to a fifth embodiment.
FIG. 8A shows a mobile phone manufactured by the manufacturing method of the present invention. The
図8(c)は、本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ450は、電気光学装置(表示パネル)100、カメラ部451及び操作部452を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
FIG. 8C shows an example of a portable personal computer on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The
図8(d)は、本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ460は、電気光学装置(表示パネル)100、バンド部461及び光学系収納部462を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図8(e)は、本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター470は、電気光学装置(光変調器)100、光源472、合成光学系473、ミラー474、475を筐体471内に備えている。本発明は、例えば光変調器100における画素回路及び駆動回路が配されている基板の製造に適用される。図8(f)は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター480は、電気光学装置(画像表示源)100及び光学系481を筐体482内に備え、画像をスクリーン483に表示可能になっている。本発明は、例えば画像表示源100における画素回路及び駆動回路が配されている基板の製造に適用される。
FIG. 8D shows an example of a head mounted display on which a semiconductor device or the like manufactured by the manufacturing method of the present invention is mounted. The head mounted
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した各実施形態では、絶縁膜としてゲート絶縁膜や層間絶縁膜を例示したが、他のあらゆる固体膜に適用可能である。また、上述した実施形態では、回路素子の一例としてTFT(薄膜トランジスタ)を例示したが、他の回路素子に適用しても良いのはもちろんである。 The present invention is not limited to the above example and can be applied to the manufacture of all electronic devices. For example, the present invention can also be applied to a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, an electric bulletin board, a display for advertisement announcement, an IC card, and the like. The present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the gist of the present invention. For example, in each of the embodiments described above, the gate insulating film and the interlayer insulating film are exemplified as the insulating film, but the present invention can be applied to any other solid film. In the above-described embodiment, a TFT (thin film transistor) is illustrated as an example of a circuit element. However, it is needless to say that the present invention may be applied to other circuit elements.
110、51、610・・・基板、310・・・半導体膜、320・・・ゲート絶縁膜、210・・・ゲート電極、224・・・ソース領域、225・・・ドレイン領域、226・・・チャネル領域、224−1、225−1・・・電極取り出し部、56、57・・・配線パターン、58・・・層間絶縁膜。 110, 51, 610 ... substrate, 310 ... semiconductor film, 320 ... gate insulating film, 210 ... gate electrode, 224 ... source region, 225 ... drain region, 226 ... Channel region, 224-1, 225-1 ... electrode extraction part, 56, 57 ... wiring pattern, 58 ... interlayer insulating film.
Claims (12)
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備えた半導体装置であって、
前記ゲート絶縁膜は、前記半導体膜の少なくともチャネル領域と重なる領域に、局所的に形成されていることを特徴とする半導体装置。 A semiconductor film having a channel region formed on a substrate;
A gate insulating film formed on the semiconductor film;
A semiconductor device comprising a gate electrode formed on the gate insulating film,
The semiconductor device is characterized in that the gate insulating film is locally formed in a region overlapping at least a channel region of the semiconductor film.
前記半導体膜には前記チャネル領域を挟むソース領域及びドレイン領域が形成されており、
前記ソース領域における電極取り出し部及び前記ドレイン領域における電極取り出し部には、いずれも前記ゲート絶縁膜が形成されていないことを特徴とする半導体装置。 The semiconductor device according to claim 2,
A source region and a drain region sandwiching the channel region are formed in the semiconductor film,
The semiconductor device is characterized in that the gate insulating film is not formed in any of the electrode extraction portion in the source region and the electrode extraction portion in the drain region.
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート絶縁膜上に形成された前記ゲート電極を覆う層間絶縁膜とを備えた半導体装置であって、
前記層間絶縁膜は、前記ゲート電極と重なる領域に、局所的に形成されていることを特徴とする半導体装置。 A semiconductor film having a channel region formed on a substrate;
A gate insulating film formed on the semiconductor film;
A gate electrode formed on the gate insulating film;
A semiconductor device comprising an interlayer insulating film covering the gate electrode formed on the gate insulating film,
The semiconductor device, wherein the interlayer insulating film is locally formed in a region overlapping with the gate electrode.
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程とを含み、
前記ゲート絶縁膜の形成工程では、前記半導体膜の少なくともチャネル領域と重なる領域に、当該ゲート絶縁膜を局所的に形成することを特徴とする半導体装置の製造方法。 Forming a semiconductor film including a portion to be a channel region on a substrate;
Forming a gate insulating film on the semiconductor film;
Forming a gate electrode on the gate insulating film,
In the step of forming the gate insulating film, the gate insulating film is locally formed in a region overlapping with at least the channel region of the semiconductor film.
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極を覆う層間絶縁膜を形成する工程とを含み、
前記層間絶縁膜を形成する工程では、前記ゲート電極と重なる領域に、当該層間絶縁膜を局所的に形成することを特徴とする半導体装置の製造方法。
Forming a semiconductor film including a portion to be a channel region on a substrate;
Forming a gate insulating film on the semiconductor film;
Forming a gate electrode on the gate insulating film;
Forming an interlayer insulating film covering the gate electrode on the gate insulating film,
In the step of forming the interlayer insulating film, the interlayer insulating film is locally formed in a region overlapping with the gate electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271491A JP2006086434A (en) | 2004-09-17 | 2004-09-17 | Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004271491A JP2006086434A (en) | 2004-09-17 | 2004-09-17 | Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006086434A true JP2006086434A (en) | 2006-03-30 |
Family
ID=36164667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004271491A Pending JP2006086434A (en) | 2004-09-17 | 2004-09-17 | Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006086434A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188381A (en) * | 2008-02-05 | 2009-08-20 | Toppoly Optoelectronics Corp | Double-active-layer structure with polysilicon layer and microcrystalline silicon layer, method for manufacturing the same, and apparatus using the structure |
-
2004
- 2004-09-17 JP JP2004271491A patent/JP2006086434A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009188381A (en) * | 2008-02-05 | 2009-08-20 | Toppoly Optoelectronics Corp | Double-active-layer structure with polysilicon layer and microcrystalline silicon layer, method for manufacturing the same, and apparatus using the structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6677785B2 (en) | Video camera | |
JP5315317B2 (en) | apparatus | |
US7226819B2 (en) | Methods for forming wiring and manufacturing thin film transistor and droplet discharging method | |
US7868957B2 (en) | Thin film transistor, display device and liquid crystal display device and method for manufacturing the same | |
US8158517B2 (en) | Method for manufacturing wiring substrate, thin film transistor, display device and television device | |
KR101072412B1 (en) | Display device method for manufacturing the same and television apparatus | |
JP4969041B2 (en) | Method for manufacturing display device | |
US7968461B2 (en) | Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method | |
JP4652120B2 (en) | Semiconductor device manufacturing apparatus and pattern forming method | |
JP4666999B2 (en) | Wiring and thin film transistor manufacturing method | |
US7405713B2 (en) | Light emitting device and electronic equipment using the same | |
JP4482931B2 (en) | Manufacturing method of semiconductor device | |
JP4393968B2 (en) | Wiring manufacturing method and semiconductor device manufacturing method | |
JP4877868B2 (en) | Method for manufacturing display device | |
JP5201791B2 (en) | Display device and electronic device | |
JP4583904B2 (en) | Method for manufacturing display device | |
JP2006086434A (en) | Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device | |
JP4877867B2 (en) | Method for manufacturing display device | |
JP5142455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
JP2006237477A (en) | Process for fabricating semiconductor device, electrooptical device and electronic apparatus | |
JP2006140336A (en) | Fabrication process of thin film semiconductor device | |
JP2006086437A (en) | Method of forming gate insulating film, semiconductor apparatus, electro-optical device and electronic device | |
JP2006100757A (en) | Semiconductor device, manufacturing method of semiconductor device, electro-optical device, and electronic device |