JP2006140336A - Fabrication process of thin film semiconductor device - Google Patents
Fabrication process of thin film semiconductor device Download PDFInfo
- Publication number
- JP2006140336A JP2006140336A JP2004329093A JP2004329093A JP2006140336A JP 2006140336 A JP2006140336 A JP 2006140336A JP 2004329093 A JP2004329093 A JP 2004329093A JP 2004329093 A JP2004329093 A JP 2004329093A JP 2006140336 A JP2006140336 A JP 2006140336A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- semiconductor film
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、薄膜半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a thin film semiconductor device.
薄膜トランジスタ(TFT)は、導電膜、絶縁膜、及び半導体膜等の薄膜で構成され、かかる薄膜の形成にはCVD(Chemical Vapor Deposition)法やスパッタ法が利用されるのが一般的である。
ところで、TFTの電気的特性を向上するためには半導体膜を薄く形成する必要がある。かかる半導体膜の薄膜化を実現するために、従来はCVD法などを利用していた(例えば、下記特許文献1参照)。
A thin film transistor (TFT) is composed of a thin film such as a conductive film, an insulating film, and a semiconductor film, and a CVD (Chemical Vapor Deposition) method or a sputtering method is generally used to form such a thin film.
By the way, in order to improve the electrical characteristics of the TFT, it is necessary to form a thin semiconductor film. In order to realize such a thin semiconductor film, a CVD method or the like has been conventionally used (see, for example,
しかしながら、CVD法を用いて薄膜を形成する装置は非常に高価であり、スループットも低いといった問題がある。さらに、CVD法を用いて薄膜を形成するためには、レジスト材を用いてマスクパターン等を形成する必要があり、製造コストが高くなるといった問題もある。 However, an apparatus for forming a thin film using the CVD method is very expensive and has a problem of low throughput. Furthermore, in order to form a thin film by using the CVD method, it is necessary to form a mask pattern or the like using a resist material, and there is a problem that the manufacturing cost increases.
本発明は、以上説明した事情を鑑みてなされたものであり、製造コストを抑えつつ半導体膜などを薄膜化することができる薄膜半導体装置の製造技術を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a manufacturing technique of a thin film semiconductor device capable of reducing the thickness of a semiconductor film or the like while suppressing manufacturing costs.
上記目的を達成するため、本発明に係る薄膜半導体装置の製造方法は、半導体膜を形成するための液体材料を液滴にして基板上に配置し、該液体材料の固形分濃度が前記液滴全体で略同時に飽和濃度に達するように乾燥させて島状の半導体膜を形成する工程と、前記半導体膜のうち、少なくともチャネル領域となる部分を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを含むことを特徴とする。 In order to achieve the above object, a method of manufacturing a thin film semiconductor device according to the present invention comprises placing a liquid material for forming a semiconductor film on a substrate as a droplet, and the solid content concentration of the liquid material is the droplet. A step of forming an island-shaped semiconductor film by drying so as to reach a saturation concentration almost simultaneously as a whole, a step of forming a gate insulating film covering at least a portion of the semiconductor film serving as a channel region, and the gate insulation Forming a gate electrode on the film.
かかる構成によれば、薄膜半導体装置を構成する半導体膜を液体材料から形成するため、CVD法を用いて薄膜を形成する場合等と比較して製造コストを抑えることができるとともに、スループットを高くすることができる。 According to such a configuration, since the semiconductor film constituting the thin film semiconductor device is formed from a liquid material, the manufacturing cost can be suppressed and the throughput can be increased as compared with the case where the thin film is formed using the CVD method. be able to.
ここで、前記ゲート絶縁膜を形成する工程では、当該ゲート絶縁膜を形成するための液体材料を液滴にして前記半導体膜上に配置し、該液体材料の固形分濃度が前記液滴全体で略同時に飽和濃度に達するように乾燥させることにより、前記半導体膜のうち、少なくともチャネル領域となる部分を覆うゲート絶縁膜を形成するようにしても良い。このように、半導体膜とともにゲート絶縁膜も液体材料から形成することでゲート絶縁膜の膜厚をほぼ一定にすることができる。 Here, in the step of forming the gate insulating film, a liquid material for forming the gate insulating film is disposed on the semiconductor film as a droplet, and the solid content concentration of the liquid material is the entire droplet. A gate insulating film may be formed so as to cover at least a portion to be a channel region of the semiconductor film by drying so as to reach a saturation concentration substantially at the same time. Thus, the gate insulating film can be made substantially constant by forming the gate insulating film from the liquid material together with the semiconductor film.
また、前記ゲート絶縁膜は、前記半導体膜よりも大きな径を有し、かつ、前記半導体膜全体を覆う態様が好ましく、さらに、前記半導体膜の径は、4〜10μmに設定する態様が好ましい。 The gate insulating film preferably has a larger diameter than the semiconductor film and covers the entire semiconductor film, and the semiconductor film preferably has a diameter of 4 to 10 μm.
また、本発明に係る薄膜半導体装置は、第1導電領域と、第2導電領域と、チャネル領域とを有する略円形状の半導体膜と、少なくとも前記チャネル領域を覆うゲート絶縁膜と、前記ゲート絶縁膜上に形成された略矩形状のゲート電極とを具備することを特徴とする。 The thin film semiconductor device according to the present invention includes a substantially circular semiconductor film having a first conductive region, a second conductive region, and a channel region, a gate insulating film covering at least the channel region, and the gate insulation. And a substantially rectangular gate electrode formed on the film.
上記構成にあっては、前記ゲート絶縁膜は、前記半導体膜よりも大きな径を有し、かつ、前記半導体膜全体を覆う絶縁膜である態様が好ましく、前記半導体膜の径は、4〜10μmに設定されている態様が好ましい。 In the above configuration, it is preferable that the gate insulating film has a larger diameter than the semiconductor film and is an insulating film that covers the entire semiconductor film, and the diameter of the semiconductor film is 4 to 10 μm. The aspect set to is preferable.
かかる特徴を有する薄膜半導体装置を電気光学装置や電子デバイスに適用しても良い。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子等を備えた装置であって、上記薄膜半導体装置を駆動回路等に適用した装置をいう。また、電子デバイスとは、本発明に係る薄膜半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。 A thin film semiconductor device having such characteristics may be applied to an electro-optical device or an electronic device. Here, the electro-optical device is, for example, a device including a liquid crystal element, an electrophoretic element having a dispersion medium in which electrophoretic particles are dispersed, an EL element, and the like, and the thin film semiconductor device is applied to a drive circuit or the like. Refers to the device. The electronic device refers to a general device having a certain function provided with the thin film semiconductor device according to the present invention, and includes, for example, an electro-optical device and a memory. The configuration is not particularly limited, but for example, an IC card, a mobile phone, a video camera, a personal computer, a head-mounted display, a rear-type or front-type projector, a fax machine with a display function, a digital camera finder, a portable TV, A DSP device, PDA, electronic notebook, electronic bulletin board, advertising display, etc. are included.
以下、本発明に係る実施形態を説明する前に、まず、本発明の基本原理について説明する。 Before describing embodiments according to the present invention, the basic principle of the present invention will be described first.
<基本原理>
図1は、本発明に関わる液滴の特徴的な乾燥過程を模式的に示した図である。
図1に示す膜形成方法においては、液体材料を液滴Lにして基板上に塗布(配置)し、所定の乾燥条件(後述)で乾燥させることにより、乾燥膜(薄膜)を形成する。ここで、図2は液滴の一般的な乾燥過程を模式的に示した図である。一般に基板上に配置された液滴Lは縁部(図2の点線部分参照)において乾燥の進行が速い。このため、乾燥の初期段階においては液滴の縁部で液体が急速に蒸発し、固形分濃度が上昇する傾向にある。このとき、液滴の縁部における固形分濃度が飽和濃度に達すると、その縁部において固形分が局所的に析出する。すると、この析出した固形分によって液滴の縁部がピン止めされたような状態が生ずる(以下、「ピニング」)。この結果、それ以降の乾燥に伴う液滴の収縮(外形の収縮)が抑制された乾燥膜M2が形成される(図2参照)。
<Basic principle>
FIG. 1 is a diagram schematically showing a characteristic drying process of droplets according to the present invention.
In the film forming method shown in FIG. 1, a liquid film is applied (arranged) as droplets L on a substrate and dried under predetermined drying conditions (described later) to form a dry film (thin film). Here, FIG. 2 is a diagram schematically showing a general drying process of droplets. In general, the droplet L arranged on the substrate is rapidly dried at the edge (see the dotted line portion in FIG. 2). For this reason, in the initial stage of drying, the liquid rapidly evaporates at the edge of the droplet, and the solid concentration tends to increase. At this time, when the solid content concentration at the edge of the droplet reaches the saturation concentration, the solid content locally precipitates at the edge. Then, a state in which the edge portion of the droplet is pinned by the precipitated solid content is generated (hereinafter, “pinning”). As a result, a dry film M2 in which the contraction of the droplets (contraction of the outer shape) accompanying the subsequent drying is suppressed is formed (see FIG. 2).
これに対し、本発明では、液体材料の固形分濃度が液滴の全体で略同時に飽和濃度に達するように液滴に対する乾燥条件(基板の加熱条件など)を定め、乾燥時にピニングが生じないように液滴を収縮させる(以下、「ディピニング」)。
具体的には、上記乾燥条件を定めることにより、図1に示すように液滴内で中央部から縁部に向かう流れと縁部から中央部に向かう流れとを含む対流を持続的に形成し、縁部における局所的な固形分濃度の上昇を抑制することで液滴内の固形分濃度の均一化を図る。その後、液滴全体の固形分濃度が略同時に飽和濃度に達すると、液滴全体において概ね一斉に析出が開始し、略円形状の乾燥膜M1が形成される(図1参照)。以下、ディピニング現象を利用した実施の形態について図面を参照しながら説明する。
On the other hand, in the present invention, drying conditions (such as substrate heating conditions) for the droplets are determined so that the solid content concentration of the liquid material reaches the saturated concentration almost simultaneously throughout the droplets, so that pinning does not occur during drying. The droplet is contracted (hereinafter “depinning”).
Specifically, by defining the above drying conditions, a convection including a flow from the center to the edge and a flow from the edge to the center is continuously formed in the droplet as shown in FIG. The solid content concentration in the droplet is made uniform by suppressing the local solid content concentration increase at the edge. Thereafter, when the solid content concentration of the entire droplet reaches the saturation concentration almost simultaneously, precipitation starts almost simultaneously in the entire droplet, and a substantially circular dry film M1 is formed (see FIG. 1). Hereinafter, embodiments using the depinning phenomenon will be described with reference to the drawings.
A.第1実施形態
図3〜図5は、第1実施形態に係るTFT(薄膜半導体装置)の製造プロセスを示す図であり、図4(a)〜図4(c)は、それぞれ図3(a)〜図3(c)のA−A’線視断面図である。
A. First Embodiment FIGS. 3 to 5 are views showing a manufacturing process of a TFT (thin film semiconductor device) according to the first embodiment. FIGS. 4 (a) to 4 (c) are respectively the same as FIG. ) To FIG. 3C are sectional views taken along line AA ′.
A−1.半導体膜の形成
まず、ガラス基板などの基板10に対してシクロペンタシランを含む液体シリコン等の液体材料(以下、半導体材料)を液滴吐出法(インクジェット法)にて塗布した後、半導体材料の固形分濃度が液滴全体で略同時に飽和濃度に達するように(言い換えれば、ディピニング現象が生ずるように)乾燥条件を定めて乾燥させることにより、島状(ここでは略円形状)の半導体膜11を形成する(図3(a)、図4(a)参照)。より詳細には、半導体膜11の膜厚が40〜100nm程度、かつ、半導体膜11の径R1が4〜10μm程度に収まるように乾燥条件等を定める。一般に、TFTの電気的特性は半導体膜11の膜厚が薄いほど良くなるが、一定以上薄くなると、結晶性が低下したりソース・ドレイン領域の抵抗が高くなるといった問題を生じる。このような問題を未然に防止するために、本実施形態では、半導体膜11の膜厚が40〜100nm程度、かつ、半導体膜11の径R1が4〜10μm程度に収まるように乾燥条件等を定めている。なお、具体的な乾燥条件については、半導体材料の材質や固形分濃度、液滴の乾燥速度等に基づいて決定すれば良い。また、半導体膜11を形成する前に、基板10にTEOS(テトラエトキシラン)や酸素ガスなどを原料とする厚さ約200〜500nmのシリコン酸化膜からなる下地絶縁膜を形成しても良い。
A-1. Formation of Semiconductor Film First, a liquid material such as liquid silicon containing cyclopentasilane (hereinafter referred to as a semiconductor material) is applied to a
A−2.ゲート絶縁膜の形成
次に、上記の如く形成された半導体膜11の全面を覆うようなゲート絶縁膜12を形成する(図3(b)、図4(b)参照)。具体的には、ペルヒドロポリシラザンを有機溶媒(例えば10%キシレン溶液)で溶解した液体材料を液滴吐出法(インクジェット法)にて半導体膜11の全面を覆うように塗布(配置)した後、上記と同様、ディピニング現象が生ずるように乾燥条件を定めて乾燥させることにより、島状(ここでは略円形状)のゲート絶縁膜12を形成する。より具体的には、略円形状の半導体膜11の径R1よりも大きな径R2を有し、かつ、半導体膜11の全面を覆うようなゲート絶縁膜12を形成する(図3(b)、図4(b)参照)。なお、乾燥条件を適宜設定する代わりに(あるいは加えて)、液体材料の材質や塗布量等を適宜設定しても良い。
A-2. Formation of Gate Insulating Film Next, a
A−3.ゲート電極の形成
次に、半導体膜11を覆うゲート絶縁膜12の上に略矩形状のゲート電極13を形成する(図3(c)、図4(c)参照)。具体的には、ゲートタンタル、クロム、アルミニウム等の金属薄膜をスパッタリング法により形成した後、所望する形状(本実施形態では略矩形状)にパターニングすることによって上記ゲート電極13を形成する。なお、ゲート電極13の形成に際しては、スパッタリング法の代わりに液滴吐出方法やCVD法などを用いても良い。
A-3. Formation of Gate Electrode Next, a substantially
A−4.ソース・ドレイン領域の形成
その後、ゲート電極13をマスクとして不純物イオン(リンイオンなど)Iの打ち込みを行うことにより、不純物イオンを半導体膜11に導入する(図5(d)参照)。これにより、不純物の濃度が高いソース領域(第1導電領域)11s、ドレイン領域(第2導電領域)11dが自己整合的に形成されるとともに、ソース領域11sとドレイン領域11dの間にはチャネル領域11cが形成される。
A-4. Formation of Source / Drain Region After that, impurity ions (such as phosphorus ions) I are implanted using the
A−5.層間絶縁膜の形成
そして、ゲート電極13が形成された基板10の上にシリコン酸化窒化膜やシリコン酸化膜等のシリコンを含む層間絶縁膜14を形成した後(図5(e)参照)、フォトリソグラフィ等によってパターニングして所定のソース電極位置、ドレイン電極位置にコンタクトホールを形成する。なお、層間絶縁膜14はスピンコート法などを用いて形成すれば良い。
A-5. Formation of Interlayer Insulating Film After an
A−6.電極の形成
続いて、層間絶縁膜14の上にアルミニウム膜、クロム膜、タンタル膜などの導電膜(例えば、厚さ200nm〜800nm)を形成した後、ソース電極及びドレイン電極の形成位置にパターニング用マスク(図示略)等を形成してパターニングを行うことにより、ソース電極15s、ドレイン電極15dを形成する(図5(f)参照)。以上説明した一連の工程が実行されることにより、良好な電気的特性を有するTFTが形成される。
A-6. Formation of Electrode Subsequently, after forming a conductive film such as an aluminum film, a chromium film, or a tantalum film on the interlayer insulating film 14 (for example, a thickness of 200 nm to 800 nm), patterning is performed at the formation position of the source electrode and the drain electrode. A
以上説明したように、本実施形態によれば、TFTを構成する半導体膜を液体材料から形成するため、CVD法を用いて薄膜を形成する場合等と比較して製造コストを抑えることができるとともに、スループットを高くすることができる。
また、半導体膜とゲート絶縁膜を共に液体材料から形成することでゲート絶縁膜の膜厚をほぼ一定にすることができる。
As described above, according to this embodiment, since the semiconductor film constituting the TFT is formed from a liquid material, the manufacturing cost can be reduced compared to the case where a thin film is formed using the CVD method. , Throughput can be increased.
Further, by forming both the semiconductor film and the gate insulating film from a liquid material, the thickness of the gate insulating film can be made substantially constant.
なお、上述した実施例では、略円形状の半導体膜11の径R1よりも大きな径R2を有し、かつ、半導体膜11の全面を覆うようなゲート絶縁膜12を形成したが(図3、図4参照)、図6に示すように、半導体膜11のチャネル領域(半導体膜11におけるゲート電極13と対向する領域)を覆うようなゲート絶縁膜12’を形成しても良い。
In the embodiment described above, the
また、上述した実施例では、略円形状の半導体膜11を形成する場合について例示したが、例えば上記半導体材料を液滴吐出法にて移動させながら連続塗布することによって略楕円形状の半導体膜11を形成したり、略直線状の半導体膜11を形成するようにしても良い。要は、ディピニング現象を利用して半導体膜11を形成すれば良く、半導体膜11の形状をどのように設定するかは任意である。もちろん、これは半導体膜11に限る趣旨ではなく、略楕円形状のゲート絶縁膜12を形成したり、略直線状のゲート絶縁膜12を形成しても良い。
In the above-described embodiment, the case where the substantially
B.第2実施形態
上述した実施形態では、液滴吐出法(インクジェット法)を用いて半導体膜11等を形成したが、液体材料を用いた他の方法(例えば、スピンレス法やディップコーティング法、スピンコート法)によって形成しても良い。或いは、液体材料を用いた成膜方法とCVD法やスパッタ法などの組み合わせでもよい。図7は、スピンレス法を用いた半導体膜11の形成方法を説明するための図である。
B. Second Embodiment In the above-described embodiments, the
ノズルヘッド500は、半導体材料を吐出するものであり、図示せぬ保持部材によって固着支持されている。このノズルヘッド500の突出部510は、基板610の表面と隙間Gを保って互いに平行になるように配置されている。この突出部510には、基板610のY方向の長さ(幅)よりもわずかに小さな長さに設定された吐出口(図示略)が設けられ、図示せぬコントローラからの指示に従ってX方向に搬送される基板610の表面に半導体材料を吐出(塗布)し、これにより半導体膜を形成する。なお、図7ではノズルヘッド500の吐出口が下に向いている場合を例示したが、上記半導体材料の物性や流動特性に応じて吐出口を上に向け、この状態で基板610の表面に半導体材料を吐出するようにしても良い。
The
以上、スピンレス法を用いて半導体膜を形成する方法について説明したが、ディップコーティング法や液滴吐出法によって半導体膜を形成しても良い。ディップコーティング法を含めて、半導体材料を用いて半導体膜を形成する際には、前処理として半導体膜を形成すべき領域を親液性とする処理を施すのが望ましい。このような処理として例えば酸素プラズマやUV照射などの処理がある。かかる前処理を施した基板を半導体材料に浸漬し、これを引き上げて乾燥等することで基板上に半導体材料を塗布するようにしても良い。なお、半導体膜の形成に際しては同一種類の塗布法を用いても良いが、異なる種類の塗布法を適宜組み合わせて用いても良い。たとえば、半導体材料を基板に複数回塗布する際には、少なくとも1回は液滴吐出法によって塗布したり、少なくとも最初の1回はスピンレス法によって塗布したり、少なくとも最初の1回はスピンコート法によって塗布するようにしても良い。 Although the method for forming a semiconductor film using the spinless method has been described above, the semiconductor film may be formed by a dip coating method or a droplet discharge method. When a semiconductor film is formed using a semiconductor material including a dip coating method, it is desirable to perform a treatment for making a region where the semiconductor film is to be formed lyophilic as a pretreatment. Examples of such processing include processing such as oxygen plasma and UV irradiation. The substrate that has been subjected to such pretreatment may be immersed in a semiconductor material, and then pulled up and dried to apply the semiconductor material onto the substrate. In forming the semiconductor film, the same type of coating method may be used, but different types of coating methods may be used in appropriate combination. For example, when the semiconductor material is applied to the substrate a plurality of times, it is applied at least once by the droplet discharge method, at least the first time by the spinless method, or at least the first time by the spin coating method. May be applied.
C.第3実施形態
図8は、第3実施形態に係る電気光学装置の一種である有機EL表示装置100の接続図を示す。
各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層OELD、それを駆動するための電流を記憶する保持容量、本発明に係るTFT111〜114を備えて構成される。一方、駆動回路領域に形成された各駆動回路101、102は、本発明に係るTFTを複数備えて構成されている。駆動回路101からは、走査線Vsel及び発光制御線Vgpが対応する各画素回路に供給され、駆動回路102からは、データ線Idataおよび電源線Vddが対応する各画素回路に供給されている。走査線Vselとデータ線Idataとを制御することにより、対応する各発光部OELDによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。
C. Third Embodiment FIG. 8 is a connection diagram of an organic
A pixel circuit formed in each pixel region includes a light emitting layer OELD that can emit light by an electroluminescence effect, a storage capacitor that stores a current for driving the light emitting layer OELD, and
D.第4実施形態
図9は、第4実施形態に係る電子デバイスを例示した図である。
図9(a)は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話330は、電気光学装置(表示パネル)100、アンテナ部331、音声出力部332、音声入力部333及び操作部334を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図9(b)は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ340は、電気光学装置(表示パネル)100、受像部341、操作部342及び音声入力部343を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
D. Fourth Embodiment FIG. 9 is a diagram illustrating an electronic device according to a fourth embodiment.
FIG. 9A shows a mobile phone manufactured by the manufacturing method of the present invention. The
図9(c)は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ250は、電気光学装置(表示パネル)100、カメラ部351及び操作部352を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。
FIG. 9C shows an example of a portable personal computer manufactured by the manufacturing method of the present invention. The computer 250 includes an electro-optical device (display panel) 100, a
図9(d)は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ360は、電気光学装置(表示パネル)100、バンド部361及び光学系収納部362を備えている。本発明は、例えば表示パネル100における画素回路及び駆動回路が配されている基板の製造に適用される。図9(e)は、本発明の製造方法によって製造されるリア型プロジェクターの例であり、当該プロジェクター370は、電気光学装置(光変調器)100、光源372、合成光学系373、ミラー374、375を筐体371内に備えている。本発明は、例えば光変調器100における画素回路及び駆動回路が配されている基板の製造に適用される。図9(f)は本発明の製造方法によって製造されるフロント型プロジェクターの例であり、当該プロジェクター380は、電気光学装置(画像表示源)100及び光学系381を筐体382内に備え、画像をスクリーン383に表示可能になっている。本発明は、例えば画像表示源100における画素回路及び駆動回路が配されている基板の製造に適用される。
FIG. 9D shows an example of a head mounted display manufactured by the manufacturing method of the present invention. The head mounted
上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ICカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。 The present invention is not limited to the above example and can be applied to the manufacture of all electronic devices. For example, the present invention can also be applied to a fax machine with a display function, a finder for a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, an electric bulletin board, a display for advertisement announcement, an IC card, and the like. The present invention is not limited to the above-described embodiments, and various modifications and changes can be made within the scope of the gist of the present invention.
10・・・基板、11・・・半導体膜、12,12’・・・ゲート絶縁膜、13・・・ゲート電極、14・・・層間絶縁膜、11s・・・ソース領域、11d・・・ドレイン領域、11c・・・チャネル領域、15s・・・ソース電極、15d・・・ドレイン電極。
DESCRIPTION OF
Claims (4)
前記半導体膜のうち、少なくともチャネル領域となる部分を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と
を含むことを特徴とする薄膜半導体装置の製造方法。 The liquid material for forming the semiconductor film is placed on the substrate as droplets, and dried so that the solid content concentration of the liquid material reaches the saturation concentration almost simultaneously in the entire droplet, thereby forming an island-shaped semiconductor film. Forming, and
Forming a gate insulating film covering at least a portion to be a channel region of the semiconductor film;
Forming a gate electrode on the gate insulating film. A method for manufacturing a thin film semiconductor device, comprising:
4. The method of manufacturing a thin film semiconductor device according to claim 1, wherein a diameter of the semiconductor film is set to 4 to 10 [mu] m.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004329093A JP2006140336A (en) | 2004-11-12 | 2004-11-12 | Fabrication process of thin film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004329093A JP2006140336A (en) | 2004-11-12 | 2004-11-12 | Fabrication process of thin film semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006140336A true JP2006140336A (en) | 2006-06-01 |
Family
ID=36620948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004329093A Pending JP2006140336A (en) | 2004-11-12 | 2004-11-12 | Fabrication process of thin film semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006140336A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034529A (en) * | 2006-07-27 | 2008-02-14 | Seiko Epson Corp | Organic transistor and its manufacturing method |
WO2010128642A1 (en) * | 2009-05-07 | 2010-11-11 | 国立大学法人北陸先端科学技術大学院大学 | Micropattern forming method, micropattern forming device, and circuit element |
JPWO2016067591A1 (en) * | 2014-10-28 | 2017-08-03 | 凸版印刷株式会社 | Thin film transistor array and manufacturing method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007397A2 (en) * | 2001-07-09 | 2003-01-23 | Plastic Logic Limited | Solution influenced alignment |
JP2003318191A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Device, its manufacturing method, electrooptical device, and electronic device |
JP2004241684A (en) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | Film formation method |
-
2004
- 2004-11-12 JP JP2004329093A patent/JP2006140336A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007397A2 (en) * | 2001-07-09 | 2003-01-23 | Plastic Logic Limited | Solution influenced alignment |
JP2003318191A (en) * | 2002-04-22 | 2003-11-07 | Seiko Epson Corp | Device, its manufacturing method, electrooptical device, and electronic device |
JP2004241684A (en) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | Film formation method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008034529A (en) * | 2006-07-27 | 2008-02-14 | Seiko Epson Corp | Organic transistor and its manufacturing method |
WO2010128642A1 (en) * | 2009-05-07 | 2010-11-11 | 国立大学法人北陸先端科学技術大学院大学 | Micropattern forming method, micropattern forming device, and circuit element |
JPWO2016067591A1 (en) * | 2014-10-28 | 2017-08-03 | 凸版印刷株式会社 | Thin film transistor array and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101216377B1 (en) | semiconductor device | |
US7989025B2 (en) | Film forming method, method for manufacturing organic electroluminescent device, organic electroluminescent device, and electronic apparatus | |
JP4497185B2 (en) | Manufacturing method of display device | |
US8902137B2 (en) | Light-emitting device with first and second gate signal lines and electronic equipment using the same | |
US7524734B2 (en) | Wiring substrate, electro-optic device, electric apparatus, method of manufacturing wiring substrate, method of manufacturing electro-optic device, and method of manufacturing electric apparatus | |
JP4682645B2 (en) | Semiconductor device manufacturing method and electronic apparatus | |
JP2007324033A (en) | Display device and its manufacturing method | |
JP3874003B2 (en) | Wiring pattern forming method and film pattern forming method | |
JP2006140336A (en) | Fabrication process of thin film semiconductor device | |
US7521299B2 (en) | Method of manufacturing transistor, method of manufacturing electro-optical device, and method of manufacturing electronic device | |
JP2006140335A (en) | Complementary transistor circuit, electro-optical device, electronic device, and fabrication process of complementary transistor | |
JP2006237477A (en) | Process for fabricating semiconductor device, electrooptical device and electronic apparatus | |
JP5201791B2 (en) | Display device and electronic device | |
JP2007281416A (en) | Metal wiring forming method and method of manufacturing active matrix substrate | |
JP2002280186A (en) | Light emitting device and method for producing it | |
JP5214174B2 (en) | Method for manufacturing organic electroluminescence device | |
JP5505733B2 (en) | Manufacturing method of semiconductor device | |
JP2007012672A (en) | Semiconductor device, its manufacturing method, electro-optical device and electronic apparatus | |
JP2006086437A (en) | Method of forming gate insulating film, semiconductor apparatus, electro-optical device and electronic device | |
JP5142455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE USING THE SAME | |
JP2006100757A (en) | Semiconductor device, manufacturing method of semiconductor device, electro-optical device, and electronic device | |
JP2006114527A (en) | Pattern forming method, wiring forming method, semiconductor device, tft device, electro-optical device and electronic unit | |
JP4915047B2 (en) | Manufacturing method of semiconductor device | |
JP2006086434A (en) | Multilevel wiring substrate, semiconductor apparatus, semiconductor substrate, method of manufacturing semiconductor apparatus, electro-optical device and electronic device | |
JP2006049174A (en) | Manufacturing method of electronic device and ink composition used for the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110318 |