JP2006080880A - Dielectric laminated filter and its manufacturing method - Google Patents
Dielectric laminated filter and its manufacturing method Download PDFInfo
- Publication number
- JP2006080880A JP2006080880A JP2004262505A JP2004262505A JP2006080880A JP 2006080880 A JP2006080880 A JP 2006080880A JP 2004262505 A JP2004262505 A JP 2004262505A JP 2004262505 A JP2004262505 A JP 2004262505A JP 2006080880 A JP2006080880 A JP 2006080880A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- pattern
- resonator
- patterns
- dielectric multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
本発明は、小型かつ薄型で、高周波無線機器に好適に用いられる誘電体積層フィルタおよびその製造方法に関する。 The present invention relates to a dielectric multilayer filter that is small and thin, and that is suitably used for high-frequency radio equipment, and a method for manufacturing the same.
近年の急速な情報技術の進歩および情報伝達量の増大に伴い、携帯電話、無線ＬＡＮなどの通信機器に使用される周波数は高周波側へ移行している。このような高周波の無線機器に好適に用いられるのが誘電体フィルタであり、その中でも小型かつ薄型化に好適なのが上記誘電体積層フィルタである。 With recent rapid progress in information technology and an increase in the amount of information transmitted, frequencies used for communication devices such as mobile phones and wireless LANs have shifted to the high frequency side. A dielectric filter is preferably used for such high-frequency radio equipment, and among them, the dielectric multilayer filter is suitable for miniaturization and thinning.
図９は、典型的な従来技術の誘電体積層フィルタ１０１の構造を示す分解斜視図である。この誘電体積層フィルタ１０１は、大略的に、４枚の誘電体シート１１１〜１１４が積層されて構成されている。１枚目の最上部の誘電体シート１１１において、その上面にはシールドパターン１１５が形成され、裏面にはパターン形成されていない。２枚目の誘電体シート１１２において、その上面には入出力容量パターン１２１，１２２および段間結合容量パターン１２３が形成され、裏面にはパターン形成されていない。３枚目の誘電体シート１１３において、その上面には共振器パターン１３１，１３２が形成され、裏面にはパターン形成されていない。４枚目の最下部の誘電体シート１１４において、その上面にはシールドパターン１４１が形成され、裏面にはパターン形成されていない。積層状態の各側面には、それぞれ電極１５１〜１５４が形成され、前記入出力容量パターン１２１，１２２にそれぞれ接続される電極１５１，１５２は入力端子となり、前記シールドパターン１１５，１４１にそれぞれ接続される電極１５３，１５４はＧＮＤ端子となる。 FIG. 9 is an exploded perspective view showing the structure of a typical prior art dielectric multilayer filter 101. The dielectric multilayer filter 101 is generally configured by laminating four dielectric sheets 111 to 114. In the first uppermost dielectric sheet 111, a shield pattern 115 is formed on the upper surface, and no pattern is formed on the back surface. In the second dielectric sheet 112, the input / output capacitance patterns 121 and 122 and the interstage coupling capacitance pattern 123 are formed on the upper surface, and the pattern is not formed on the rear surface. In the third dielectric sheet 113, resonator patterns 131 and 132 are formed on the upper surface, and no pattern is formed on the back surface. In the lowermost dielectric sheet 114 of the fourth sheet, a shield pattern 141 is formed on the top surface, and no pattern is formed on the back surface. Electrodes 151 to 154 are formed on the respective side surfaces in the laminated state, and the electrodes 151 and 152 connected to the input / output capacitance patterns 121 and 122 serve as input terminals and are connected to the shield patterns 115 and 141, respectively. The electrodes 153 and 154 serve as GND terminals.
そして、この誘電体積層フィルタ１０１の製造工程としては、たとえば特許文献１に示されているが、簡単に説明すると、図１０で示すように、グリーンシート化された各誘電体シート１１１〜１１４に、シールドパターン１１５，１４１、入出力容量パターン１２１，１２２、共振器パターン１３１，１３２および電極１５１〜１５４などの金属パターンを、金、銀、銅などの導電率の高い金属ペーストで印刷形成した後、積層し、一体焼成される。
しかしながら上述のように金属パターンを印刷後に焼成する方法では、誘電体シート１１１〜１１４の材料としてＬＴＣＣ（Low Temparature Co-fired Ceramic：低温焼成セラミック基板）を用いる必要がある。このＬＴＣＣの焼成温度は、１０００℃以下、たとえば９５０℃での焼成となる。ここで、セラミック基板は、焼成温度が高い程、誘電損失を小さくでき、作成したフィルタの挿入損失を小さくできる。したがって、上記従来技術の場合、セラミック基板における損失が大きくなり、フィルタの挿入損失が大きいという問題がある。 However, in the method of firing after printing a metal pattern as described above, it is necessary to use LTCC (Low Temparature Co-fired Ceramic) as a material for the dielectric sheets 111 to 114. The firing temperature of LTCC is 1000 ° C. or lower, for example, 950 ° C. Here, as the firing temperature of the ceramic substrate is higher, the dielectric loss can be reduced, and the insertion loss of the produced filter can be reduced. Therefore, in the case of the above prior art, there is a problem that the loss in the ceramic substrate increases and the insertion loss of the filter is large.
また、上述のように金属パターンを印刷後に焼成すると、焼成によって誘電体シートおよび各金属パターンはそれぞれ数十％程度収縮する。一方、印刷による厚みにもばらつきが生じる。したがって、上記従来技術では、フィルタ特性のばらつきが大きくなり、設計が困難になるという問題もある。 Further, when the metal pattern is fired after printing as described above, the dielectric sheet and each metal pattern shrink by several tens of percent due to firing. On the other hand, the thickness due to printing also varies. Therefore, in the above-described conventional technology, there is a problem that the variation in filter characteristics becomes large and the design becomes difficult.
本発明の目的は、挿入損失が小さく、かつ小型化を目的とした設計が容易な誘電体積層フィルタおよびその製造方法を提供することである。 An object of the present invention is to provide a dielectric multilayer filter that has a small insertion loss and can be easily designed for downsizing, and a method for manufacturing the same.
本発明の誘電体積層フィルタは、焼成後のセラミック基板に素子および配線をパターン形成したものを複数層積層して成る誘電体積層フィルタであって、第１のセラミック基板の一方の面に形成される入出力容量パターンおよび前記入出力容量パターン以外の残余の部分に形成されるシールドパターンと、前記第１のセラミック基板の他方の面に形成される複数の共振器パターンおよびそれを囲むシールドパターンと、第２のセラミック基板の一方の面に形成される段間結合容量パターンとを備え、前記第１のセラミック基板の他方の面と、前記第２のセラミック基板の他方の面とを接合して成ることを特徴とする。 The dielectric multilayer filter of the present invention is a dielectric multilayer filter formed by laminating a plurality of layers of elements and wiring patterns formed on a fired ceramic substrate, and is formed on one surface of a first ceramic substrate. An input / output capacitance pattern, a shield pattern formed in a remaining portion other than the input / output capacitance pattern, a plurality of resonator patterns formed on the other surface of the first ceramic substrate, and a shield pattern surrounding it An interstage coupling capacitance pattern formed on one surface of the second ceramic substrate, and joining the other surface of the first ceramic substrate and the other surface of the second ceramic substrate. It is characterized by comprising.
上記の構成によれば、焼成後のセラミック基板に素子および配線をパターン形成するので、セラミック基板を前記ＬＴＣＣなどに比べて高い温度で焼成することができ、誘電損失の小さいセラミック基板を共振器に用いることができる。これによって、作成したフィルタの挿入損失を小さくすることができる。 According to the above configuration, since the elements and wiring are patterned on the fired ceramic substrate, the ceramic substrate can be fired at a temperature higher than that of the LTCC or the like, and the ceramic substrate having a small dielectric loss is used as a resonator. Can be used. Thereby, the insertion loss of the created filter can be reduced.
また、焼成後のセラミック基板に素子および配線をパターン形成するので、収縮による影響はなく、基板厚を正確に設定することができるとともに、パターン形成を蒸着などによって行うことで、膜厚や位置精度を正確に制御することができる。これによって、フィルタ特性のばらつきが小さくなり、設計が容易になるとともに、電極形状を複雑にできるので、上述のように２枚の基板だけでフィルタに必要なパターンを形成することができ、さらに薄型化および小型化を図ることができる。 In addition, since the elements and wiring are pattern-formed on the fired ceramic substrate, there is no influence of shrinkage, the substrate thickness can be set accurately, and pattern formation is performed by vapor deposition, etc. Can be controlled accurately. As a result, the variation in filter characteristics is reduced, the design is facilitated, and the electrode shape can be complicated. As described above, the pattern required for the filter can be formed with only two substrates as described above. And miniaturization can be achieved.
また、本発明の誘電体積層フィルタは、前記第２のセラミック基板の他方の面に、前記第１のセラミック基板の他方の面に形成される共振器パターンおよびシールドパターンのうちの少なくとも一部分に対向する金属パターンを備え、前記金属パターンを共振器パターンおよびシールドパターンのうちの対応部分と接合することで、前記第１のセラミック基板の他方の面と前記第２のセラミック基板の他方の面とを接合して成ることを特徴とする。 In the dielectric multilayer filter of the present invention, the other surface of the second ceramic substrate faces at least a part of the resonator pattern and the shield pattern formed on the other surface of the first ceramic substrate. And bonding the metal pattern to a corresponding portion of the resonator pattern and the shield pattern, thereby connecting the other surface of the first ceramic substrate and the other surface of the second ceramic substrate. It is characterized by being joined.
上記の構成によれば、焼成後のセラミック基板にパターン形成したものを接合するにあたって、接合面となる第１のセラミック基板の他方の面に形成される共振器パターンおよびシールドパターンを利用し、対向する第２のセラミック基板の他方の面に、前記共振器パターンおよびシールドパターンの少なくとも一部分に対向する金属パターンを形成しておき、それら金属の接合によって前記第１のセラミック基板の他方の面と前記第２のセラミック基板の他方の面との接合を行う。すなわち、前記共振器パターンおよびシールドパターンにおける前記少なくとも一部分を、２枚のセラミック基板に分割形成する。共振器パターンおよびシールドパターンにおける抵抗、インダクタンス、容量などは、接合によって一体化された状態での厚みを前提として設計される。 According to said structure, when joining what was pattern-formed to the ceramic substrate after baking, using the resonator pattern and shield pattern which are formed in the other surface of the 1st ceramic substrate used as a joining surface, it opposes A metal pattern facing at least a part of the resonator pattern and the shield pattern is formed on the other surface of the second ceramic substrate, and the other surface of the first ceramic substrate is bonded to the other surface by bonding the metals. Bonding with the other surface of the second ceramic substrate is performed. That is, the at least part of the resonator pattern and the shield pattern is divided and formed on two ceramic substrates. The resistance, inductance, capacitance, etc. in the resonator pattern and the shield pattern are designed on the premise of the thickness in a state of being integrated by bonding.
前記金属パターンの接合は、たとえば導電ペーストを塗布した後、２枚のセラミック基板を貼り合せることによって実現され、或いは２枚のセラミック基板を密着させて金属パターン同士を密着させた状態で加熱し、金属を拡散させることによって実現される。前記金属パターンは、それぞれのセラミック基板に、たとえばメッキ、スパッタ、蒸着などによって強固に貼り付けられており、この金属パターンを利用して２枚の焼成後のセラミック基板を貼り合せることで積層構造を実現しても、強固に貼り合せを行うことができる。 The bonding of the metal patterns is realized by, for example, applying two conductive substrates after applying a conductive paste, or heating the two ceramic substrates in close contact with each other so that the metal patterns are in close contact with each other. This is realized by diffusing metal. The metal pattern is firmly attached to each ceramic substrate by, for example, plating, sputtering, vapor deposition, and the like. By using this metal pattern, two fired ceramic substrates are attached to form a laminated structure. Even if it realizes, it can bond firmly.
さらにまた、本発明の誘電体積層フィルタは、前記セラミック基板の少なくとも一方には、少なくともセリアを含有し、９０％以上が正方晶ジルコニア粒子で成る第１相と、前記第１相中に分散されるアルミナ粒子で成る第２相とを含むジルコニア−アルミナ複合セラミック基板焼結体を用いることを特徴とする。 Furthermore, in the dielectric multilayer filter according to the present invention, at least one of the ceramic substrates contains at least ceria and 90% or more of tetragonal zirconia particles are dispersed in the first phase. A zirconia-alumina composite ceramic substrate sintered body containing a second phase made of alumina particles is used.
上記の構成によれば、ジルコニア−アルミナ複合セラミック基板焼結体は、比誘電率が３０以上、誘電正接が０．０００１以下、破壊靭性値が、１８．５ＭＰａ・ｍ１／２であり、材料損失が小さいとともに、薄い板状に焼成しても割れにくい材料であり、製造し易いという利点を有する。前記ジルコニア−アルミナ複合セラミック基板の焼結温度は、１２００℃以上、１５００℃以下が好ましい。 According to the above configuration, the zirconia-alumina composite ceramic substrate sintered body has a relative dielectric constant of 30 or more, a dielectric loss tangent of 0.0001 or less, and a fracture toughness value of 18.5 MPa · m 1/2. The loss is small, and the material is difficult to break even when fired into a thin plate, and has the advantage of being easy to manufacture. The sintering temperature of the zirconia-alumina composite ceramic substrate is preferably 1200 ° C. or higher and 1500 ° C. or lower.
また、本発明の誘電体積層フィルタの製造方法は、セラミック基板を焼成し、焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成し、前記パターン形成されたセラミック基板を複数層積層して相互に固着して成ることを特徴とする。 The dielectric multilayer filter manufacturing method of the present invention includes firing a ceramic substrate, patterning at least one of an element, a wiring, and a shield on the fired ceramic substrate, and forming the patterned ceramic substrate into a plurality of layers. It is characterized by being laminated and fixed to each other.
上記の構成によれば、焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成するので、セラミック基板を前記ＬＴＣＣなどに比べて高い温度で焼成することができ、誘電損失の小さいセラミック基板を共振器に用いることができる。これによって、作成したフィルタの挿入損失を小さくすることができる。 According to the above configuration, since at least one of the element, wiring, and shield is patterned on the fired ceramic substrate, the ceramic substrate can be fired at a higher temperature than the LTCC and the like, and the dielectric loss is small. A ceramic substrate can be used for the resonator. Thereby, the insertion loss of the created filter can be reduced.
また、焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成するので、収縮による影響はなく、基板厚を正確に設定することができるとともに、パターン形成を蒸着などによって行うことで、膜厚や位置精度を正確に制御することができる。これによって、フィルタ特性のばらつきが小さくなり、設計が容易になるとともに、電極形状を複雑にできるので、少ない基板数でフィルタに必要なパターンを形成することができ、さらに薄型化および小型化を図ることができる。 In addition, since at least one of the element, wiring and shield is patterned on the fired ceramic substrate, there is no influence of shrinkage, the substrate thickness can be set accurately, and pattern formation is performed by vapor deposition or the like. The film thickness and position accuracy can be accurately controlled. As a result, the variation in filter characteristics is reduced, the design is facilitated, and the electrode shape can be complicated. Therefore, a pattern necessary for the filter can be formed with a small number of substrates, and further reduction in thickness and size can be achieved. be able to.
さらにまた、本発明の誘電体積層フィルタの製造方法は、前記セラミック基板間の接合を、接合面の対向部位に形成した金属パターン同士を接合することで実現することを特徴とする。 Furthermore, the method for manufacturing a dielectric multilayer filter according to the present invention is characterized in that the bonding between the ceramic substrates is realized by bonding metal patterns formed at opposing portions of the bonding surface.
上記の構成によれば、焼成後のセラミック基板にパターン形成したものを接合するにあたって、共振器パターンやシールドパターンなどの接合面に形成される金属パターンを利用し、対向するもう一方のセラミック基板側の接合面に、前記の金属パターンの少なくとも一部分に対向する金属パターンをダミーで形成しておき、それら金属の接合によってセラミック基板間の接合を行う。もちろん、前記共振器パターンやシールドパターンなどの本来の金属パターンにおける抵抗、インダクタンス、容量などは、接合によって増加する厚みを前提として設計される。 According to the above configuration, when bonding a pattern formed on a fired ceramic substrate, a metal pattern formed on a bonding surface such as a resonator pattern or a shield pattern is used to face another ceramic substrate A metal pattern opposite to at least a part of the metal pattern is formed as a dummy on the bonding surface, and the ceramic substrates are bonded by bonding the metals. Of course, the resistance, inductance, capacitance, etc. in the original metal pattern such as the resonator pattern and the shield pattern are designed on the premise that the thickness increases due to the junction.
前記金属の接合は、たとえば導電ペーストを塗布した後、２枚のセラミック基板を貼り合せることによって実現され、或いは２枚のセラミック基板を密着させて金属パターン同士を密着させた状態で加熱し、金属を拡散させることによって実現される。前記金属パターンは、それぞれのセラミック基板に、たとえばメッキ、スパッタ、蒸着などによって強固に貼り付けられており、この金属パターンを利用して２枚のセラミック基板を貼り合せることで、焼成後のセラミック基板を貼り合せることで積層構造を実現しても、強固に貼り合せを行うことができる。 The metal bonding is realized by, for example, applying two conductive substrates after applying a conductive paste, or by heating two metal substrates in a state where the two ceramic substrates are brought into close contact with each other and the metal patterns are brought into close contact with each other. It is realized by diffusing. The metal pattern is firmly attached to each ceramic substrate by, for example, plating, sputtering, vapor deposition, or the like, and the ceramic substrate after firing is obtained by attaching two ceramic substrates using the metal pattern. Even if a laminated structure is realized by bonding, the bonding can be performed firmly.
本発明の誘電体積層フィルタおよびその製造方法によれば、以上のように、焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成するので、セラミック基板を前記ＬＴＣＣなどに比べて高い温度で焼成することができ、誘電損失の小さいセラミック基板を共振器に用いることができる。これによって、作成したフィルタの挿入損失を小さくすることができる。また、焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成することで、収縮による影響はなく、基板厚を正確に設定することができるとともに、パターン形成を蒸着などによって行うことで、膜厚や位置精度を正確に制御することができる。これによって、フィルタ特性のばらつきが小さくなり、設計が容易になるとともに、電極形状を複雑にできるので、少ない基板数でフィルタに必要なパターンを形成することができ、さらに薄型化および小型化を図ることができる。 According to the dielectric multilayer filter and the manufacturing method thereof of the present invention, as described above, at least one of the element, the wiring, and the shield is formed on the fired ceramic substrate, so that the ceramic substrate is compared with the LTCC or the like. A ceramic substrate that can be fired at a high temperature and has a small dielectric loss can be used for the resonator. Thereby, the insertion loss of the created filter can be reduced. Also, by patterning at least one of the elements, wiring, and shield on the fired ceramic substrate, there is no influence of shrinkage, the substrate thickness can be set accurately, and pattern formation is performed by vapor deposition, etc. Thus, the film thickness and position accuracy can be accurately controlled. As a result, the variation in filter characteristics is reduced, the design is facilitated, and the electrode shape can be complicated. Therefore, a pattern necessary for the filter can be formed with a small number of substrates, and further reduction in thickness and size can be achieved. be able to.
［実施の形態１］
図１および図２は、本発明の実施の一形態に係る誘電体積層フィルタ１の構造を示す分解斜視図であり、図１は上方から見た図であり、図２は下方から見た図である。また、図３は、その誘電体積層フィルタ１の組立て状態を示す縦断面図である。注目すべきは、本発明の誘電体積層フィルタ１は、大略的に、焼成後、パターン形成された２枚のセラミック基板１０，２０が積層されて構成されていることである。前記セラミック基板１０，２０の厚さは、使用される周波数や該セラミック基板１０，２０の比誘電率等により異なるけれども、たとえば後述のように比誘電率３０の材料を用いて、５ＧＨｚ近傍で使用するフィルタの場合、０．１ｍｍ程度である。
[Embodiment 1]
1 and 2 are exploded perspective views showing the structure of a dielectric multilayer filter 1 according to an embodiment of the present invention. FIG. 1 is a view from above, and FIG. 2 is a view from below. It is. FIG. 3 is a longitudinal sectional view showing an assembled state of the dielectric multilayer filter 1. It should be noted that the dielectric multilayer filter 1 of the present invention is generally configured by laminating two patterned ceramic substrates 10 and 20 after firing. Although the thickness of the ceramic substrates 10 and 20 varies depending on the frequency used, the relative dielectric constant of the ceramic substrates 10 and 20, etc., for example, using a material with a relative dielectric constant of 30 as described later, it is used near 5 GHz In the case of a filter to be used, it is about 0.1 mm.
下層側の第１のセラミック基板１０の一方の面１１には、側端から延びる矩形状の入出力容量パターン１３ａ，１３ｂが相互に対称に、かつ対向して形成されるとともに、その入出力容量パターン１３ａ，１３ｂ以外の残余の部分に、該入出力容量パターン１３ａ，１３ｂと予め定める間隔を開けてシールドパターン１４が形成されている。一方、前記第１のセラミック基板１０の他方の面１２には、大略的にＪ字状の共振器パターン１５ａ，１５ｂが相互に対称に、かつ対向して形成されるとともに、その共振器パターン１５ａ，１５ｂを囲むシールドパターン１６ａ，１６ｂが形成されている。また、第１のセラミック基板１０の一方の対の側面には、表裏のシールドパターン１４と１６ａ，１６ｂとの間を接続するためのシールドパターン１７ａ，１７ｂが形成されている。さらにまた、第１のセラミック基板１０の他方の対の側面には、前記入出力容量パターン１３ａ，１３ｂから延びる電極パターン１８ａ，１８ｂが形成されている。 On one surface 11 of the first ceramic substrate 10 on the lower layer side, rectangular input / output capacitance patterns 13a and 13b extending from the side ends are formed symmetrically and facing each other, and the input / output capacitance thereof is also formed. A shield pattern 14 is formed in the remaining portions other than the patterns 13a and 13b with a predetermined interval from the input / output capacitance patterns 13a and 13b. On the other hand, substantially J-shaped resonator patterns 15a and 15b are formed on the other surface 12 of the first ceramic substrate 10 so as to be symmetrical to each other and face each other, and the resonator pattern 15a. , 15b are formed to surround the shield patterns 16a, 16b. In addition, shield patterns 17a and 17b for connecting the front and back shield patterns 14 and 16a and 16b are formed on one pair of side surfaces of the first ceramic substrate 10. Furthermore, electrode patterns 18 a and 18 b extending from the input / output capacitance patterns 13 a and 13 b are formed on the other pair of side surfaces of the first ceramic substrate 10.
これに対して、上層側の第２のセラミック基板２０の一方の面２１には、平板状の段間結合容量パターン２３が形成されており、この第２のセラミック基板２０の他方の面２２および側面には、パターン形成されていない。そして、第１のセラミック基板１０の他方の面１２と第２のセラミック基板２０の他方の面２２とを接合し、それらの接合面に形成される共振器パターン１５ａ，１５ｂおよびシールドパターン１６ａ，１６ｂ等の金属パターンのない部分に、エポキシ樹脂などの接着剤３０を塗布することで相互に固着している。前記金属パターン上に接着剤３０が付着すると、該接着剤３０の誘電率や材料損失がフィルタ特性に影響してしまうけれども、金属パターン以外の部分であれば、比較的影響が小さい状態でセラミック基板１０，２０を容易に接合することができる。 On the other hand, a flat interstage coupling capacitance pattern 23 is formed on one surface 21 of the second ceramic substrate 20 on the upper layer side, and the other surface 22 of the second ceramic substrate 20 and No pattern is formed on the side surface. Then, the other surface 12 of the first ceramic substrate 10 and the other surface 22 of the second ceramic substrate 20 are joined, and the resonator patterns 15a and 15b and shield patterns 16a and 16b formed on the joined surfaces. These are fixed to each other by applying an adhesive 30 such as an epoxy resin to a portion having no metal pattern. When the adhesive 30 adheres on the metal pattern, the dielectric constant and material loss of the adhesive 30 affect the filter characteristics. However, if the part is other than the metal pattern, the ceramic substrate is relatively insignificant. 10 and 20 can be easily joined.
前記第１のセラミック基板１０と第２のセラミック基板２０のとの少なくとも一方には、少なくともセリア（ＣｅＯ２）を含有し、９０％以上が正方晶ジルコニア粒子で成る第１相と、前記第１相中に分散されるアルミナ（Ａｌ２Ｏ３）粒子で成る第２相とを含むジルコニア−アルミナ複合セラミック基板焼結体が用いられる。上記ジルコニア−アルミナ複合セラミック基板焼結体については、特開２００３−５５０４４号公報に詳しく記載されている。そして、このジルコニア−アルミナ複合セラミック基板の焼結温度は、１２００℃以上、１５００℃以下である。 At least one of the first ceramic substrate 10 and the second ceramic substrate 20 contains a first phase containing at least ceria (CeO 2 ) and 90% or more of tetragonal zirconia particles; A zirconia-alumina composite ceramic substrate sintered body including a second phase composed of alumina (Al 2 O 3 ) particles dispersed in a phase is used. The zirconia-alumina composite ceramic substrate sintered body is described in detail in JP-A-2003-55044. And the sintering temperature of this zirconia-alumina composite ceramic substrate is 1200 degreeC or more and 1500 degrees C or less.
図４は、上述のように構成される誘電体積層フィルタ１の等価回路図である。入力端子Ｐ１（前記入出力容量パターン１３ａ）と１段目の共振器Ｒ１（共振器パターン１５ａ）とは入力容量Ｃｉｎを介して接続され、１段目の共振器Ｒ１と２段目の共振器Ｒ２（共振器パターン１５ｂ）との間は、段間結合容量Ｃｃ（段間結合容量パターン２３）および該共振器Ｒ１，Ｒ２間の電磁界結合で接続され、共振器Ｒ２と出力端子Ｐ２（前記入出力容量パターン１３ｂ）とは出力容量Ｃｏｕｔを介して接続されている。 FIG. 4 is an equivalent circuit diagram of the dielectric multilayer filter 1 configured as described above. The input terminal P1 (the input / output capacitance pattern 13a) and the first-stage resonator R1 (resonator pattern 15a) are connected via the input capacitance Cin, and the first-stage resonator R1 and the second-stage resonator. R2 (resonator pattern 15b) is connected by interstage coupling capacitance Cc (interstage coupling capacitance pattern 23) and electromagnetic coupling between resonators R1 and R2, and resonator R2 and output terminal P2 (front The input output capacity pattern 13b) is connected via an output capacity Cout.
図５は、上述のように構成される誘電体積層フィルタ１の通過特性を示すグラフである。共振器Ｒ１およびＲ２を結合する段間結合容量Ｃｃを適当な値にすることで、Ｒ１およびＲ２の電磁界結合と共振を生じるので、通過帯域（前記５ＧＨｚ程度）の近傍に減衰極を構成している。図５の例では、通過帯域の下側に減衰極を構成しているが、断間結合容量Ｃｃを調整することで、通過帯域の上側に減衰極を構成することも容易にできる。 FIG. 5 is a graph showing the pass characteristics of the dielectric multilayer filter 1 configured as described above. By setting the interstage coupling capacitance Cc for coupling the resonators R1 and R2 to an appropriate value, resonance with the electromagnetic coupling of R1 and R2 occurs, so an attenuation pole is formed in the vicinity of the passband (about 5 GHz). ing. In the example of FIG. 5, the attenuation pole is configured on the lower side of the pass band. However, the attenuation pole can be easily configured on the upper side of the pass band by adjusting the intermittent coupling capacitance Cc.
図６は、上述のように構成される誘電体積層フィルタ１の製造工程を説明するためのフローチャートである。本実施の形態では、前記のジルコニア−アルミナ複合セラミックの誘電体シートを前記０．１ｍｍ程度の薄い板状に形成し、上記の温度で焼成することで前記セラミック基板１０，２０を作成する。その後、それらのセラミック基板１０，２０の必要な面に、メッキ、スパッタ、蒸着等によって、金属膜が形成される。続いて、エッチングによって、前記入出力容量パターン１３ａ，１３ｂ、共振器パターン１５ａ，１５ｂ、シールドパターン１４；１６ａ，１６ｂ；１７ａ，１７ｂ、電極パターン１８ａ，１８ｂおよび段間結合容量パターン２３等のパターン形成が行われ、前記接着剤３０によって２枚のセラミック基板１０，２０が相互に積層されて接合される。 FIG. 6 is a flowchart for explaining a manufacturing process of the dielectric multilayer filter 1 configured as described above. In the present embodiment, the ceramic substrates 10 and 20 are formed by forming the dielectric sheet of the zirconia-alumina composite ceramic into a thin plate of about 0.1 mm and firing at the above temperature. Thereafter, a metal film is formed on necessary surfaces of the ceramic substrates 10 and 20 by plating, sputtering, vapor deposition, or the like. Subsequently, patterning of the input / output capacitance patterns 13a and 13b, the resonator patterns 15a and 15b, the shield pattern 14; 16a and 16b; 17a and 17b, the electrode patterns 18a and 18b, the interstage coupling capacitance pattern 23, and the like is performed by etching. The two ceramic substrates 10 and 20 are laminated and bonded together by the adhesive 30.
このように焼成後のセラミック基板１０，２０に、素子、配線およびシールドの少なくとも１つをパターン形成することで、従来は金属パターンと一体に焼成していたために、誘電体材料として材料損失の大きいＬＴＣＣを用いる必要があり、フィルタの挿入損失が大きかったのに対して、本発明では、高温で焼成した誘電損失の小さいセラミック基板を共振器に用いることができる。これによって、作成したフィルタの挿入損失を小さくすることができる。 In this way, by patterning at least one of the elements, wirings, and shields on the fired ceramic substrates 10 and 20, conventionally, the ceramic substrate is fired integrally with the metal pattern. In contrast to the necessity of using LTCC and the large insertion loss of the filter, in the present invention, a ceramic substrate having a low dielectric loss fired at a high temperature can be used for the resonator. Thereby, the insertion loss of the created filter can be reduced.
また、焼成後のセラミック基板１０，２０に、素子、配線およびシールドの少なくとも１つをパターン形成するので、セラミック基板１０，２０の収縮による影響はなく、基板厚を正確に設定することができるとともに、パターン形成を、前記メッキ、スパッタ、蒸着等によって行うことで、膜厚や位置精度を正確に制御することができる。これによって、フィルタ特性のばらつきが小さくなり、設計が容易になるとともに、電極形状を複雑にできるので、上述のように２枚のセラミック基板１０，２０だけでフィルタに必要なパターンを形成することができ、さらに薄型化および小型化を図ることができる。 In addition, since at least one of the elements, wirings, and shields is pattern-formed on the fired ceramic substrates 10 and 20, there is no influence of the shrinkage of the ceramic substrates 10 and 20, and the substrate thickness can be set accurately. By forming the pattern by the plating, sputtering, vapor deposition or the like, the film thickness and position accuracy can be accurately controlled. As a result, the variation in filter characteristics is reduced, the design is facilitated, and the electrode shape can be complicated. Therefore, a pattern necessary for the filter can be formed only by the two ceramic substrates 10 and 20 as described above. Further, it can be made thinner and smaller.
さらにまた、セラミック基板１０，２０に、前記ジルコニア−アルミナ複合セラミック基板焼結体を用いることで、該ジルコニア−アルミナ複合セラミック基板焼結体は、比誘電率が前記３０以上、誘電正接が０．０００１以下、破壊靭性値が、１８．５ＭＰａ・ｍ１／２であり、材料損失が小さいとともに、薄い板状に焼成しても割れにくい材料であり、製造し易いという利点を有する。前記ジルコニア−アルミナ複合セラミック基板の焼結温度は、１２００℃以上、１５００℃以下が好ましい。 Furthermore, by using the zirconia-alumina composite ceramic substrate sintered body for the ceramic substrates 10 and 20, the zirconia-alumina composite ceramic substrate sintered body has a relative dielectric constant of 30 or more and a dielectric loss tangent of 0. The fracture toughness value is 0001 MPa or less, 18.5 MPa · m 1/2 , the material loss is small, and the material is not easily broken even when fired into a thin plate, and has the advantage of being easy to manufacture. The sintering temperature of the zirconia-alumina composite ceramic substrate is preferably 1200 ° C. or higher and 1500 ° C. or lower.
［実施の形態２］
図７および図８は、本発明の実施の他の形態に係る誘電体積層フィルタ３１の構造を示す分解斜視図であり、図７は上方から見た図であり、図８は下方から見た図である。この誘電体積層フィルタ３１は、前述の誘電体積層フィルタ１に類似し、対応する部分には同一の参照符号を付して示し、その説明を省略する。この誘電体積層フィルタ３１でも、焼成後、パターン形成された２枚のセラミック基板１０，２０が積層されて構成される。そして、下層側の第１のセラミック基板１０の一方の面１１には、入出力容量パターン１３ａ，１３ｂおよびシールドパターン１４が形成され、側面には、シールドパターン１７ａ，１７ｂおよび電極パターン１８ａ，１８ｂが形成され、上層側の第２のセラミック基板２０の一方の面２１には、段間結合容量パターン２３が形成されている点は、上述の誘電体積層フィルタ１と同様である。
[Embodiment 2]
7 and 8 are exploded perspective views showing the structure of a dielectric multilayer filter 31 according to another embodiment of the present invention. FIG. 7 is a view seen from above, and FIG. 8 is seen from below. FIG. The dielectric multilayer filter 31 is similar to the dielectric multilayer filter 1 described above, and corresponding portions are denoted by the same reference numerals, and description thereof is omitted. The dielectric multilayer filter 31 is also configured by laminating two ceramic substrates 10 and 20 that are patterned after firing. Input / output capacitance patterns 13a and 13b and shield pattern 14 are formed on one surface 11 of first ceramic substrate 10 on the lower layer side, and shield patterns 17a and 17b and electrode patterns 18a and 18b are formed on the side surfaces. It is the same as the dielectric multilayer filter 1 described above in that an interstage coupling capacitance pattern 23 is formed on one surface 21 of the formed second ceramic substrate 20 on the upper layer side.
注目すべきは、この誘電体積層フィルタ３１では、前記第２のセラミック基板２０の他方の面２２にも、前記第１のセラミック基板１０の他方の面１２と同様の共振器パターン４５ａ，４５ｂおよびシールドパターン４６ａ，４６ｂが形成されていることである。これに対応して、前記第１のセラミック基板１０の他方の面１２における共振器パターン３５ａ，３５ｂおよびシールドパターン３６ａ，３６ｂは、薄膜に形成されている。 It should be noted that in this dielectric multilayer filter 31, resonator patterns 45 a and 45 b similar to those on the other surface 12 of the first ceramic substrate 10 are also formed on the other surface 22 of the second ceramic substrate 20. That is, shield patterns 46a and 46b are formed. Correspondingly, the resonator patterns 35a and 35b and the shield patterns 36a and 36b on the other surface 12 of the first ceramic substrate 10 are formed in a thin film.
前記誘電体積層フィルタ１と同一特性の場合、後述のように、２枚のセラミック基板１０，２０が導電ペーストによって接合されるとき、これらの共振器パターン４５ａ，４５ｂ；３５ａ，３５ｂ間およびシールドパターン４６ａ，４６ｂ；３６ａ，３６ｂ間に介在されるその導電ペーストの厚みも考慮して、共振器パターン４５ａ，４５ｂ；３５ａ，３５ｂおよびシールドパターン４６ａ，４６ｂ；３６ａ，３６ｂの膜厚が決定される。また、２枚のセラミック基板１０，２０が、共振器パターン４５ａ，４５ｂ；３５ａ，３５ｂおよびシールドパターン４６ａ，４６ｂ；３６ａ，３６ｂの金属を拡散させることによって接合されるとき、これらの共振器パターン４５ａ，４５ｂ；３５ａ，３５ｂおよびシールドパターン４６ａ，４６ｂ；３６ａ，３６ｂの膜厚は、前記共振器パターン１５ａ，１５ｂおよびシールドパターン１６ａ，１６ｂの膜厚の１／２に設定される。 In the case of the same characteristics as the dielectric multilayer filter 1, when the two ceramic substrates 10 and 20 are joined by a conductive paste as described later, between these resonator patterns 45a and 45b; 35a and 35b and the shield pattern In consideration of the thickness of the conductive paste interposed between 46a, 46b; 36a, 36b, the film thicknesses of the resonator patterns 45a, 45b; 35a, 35b and the shield patterns 46a, 46b; 36a, 36b are determined. Further, when the two ceramic substrates 10 and 20 are joined by diffusing the metal of the resonator patterns 45a and 45b; 35a and 35b and the shield patterns 46a and 46b; 36a and 36b, these resonator patterns 45a. 45b; 35a, 35b and shield patterns 46a, 46b; 36a, 36b are set to ½ the film thickness of the resonator patterns 15a, 15b and shield patterns 16a, 16b.
すなわち、前記共振器パターン１５ａ，１５ｂおよびシールドパターン１６ａ，１６ｂを成す金属膜が、２枚のセラミック基板１０，２０に分割形成され、前記メッキ、スパッタ、蒸着等によってセラミック基板１０，２０に強固に接合されるその金属同士を接合することで、前記接着剤３０を用いることなく、２枚のセラミック基板１０，２０を接合するものである。 That is, the metal films constituting the resonator patterns 15a and 15b and the shield patterns 16a and 16b are divided and formed on the two ceramic substrates 10 and 20, and are firmly attached to the ceramic substrates 10 and 20 by the plating, sputtering, vapor deposition, or the like. By joining the metals to be joined, the two ceramic substrates 10 and 20 are joined without using the adhesive 30.
良好なフィルタ特性は、適切な段間結合容量を共振器に接続したときに得られるが、第１のセラミック基板１０と第２のセラミック基板２０とを接合するときに、第１のセラミック基板１０の他方の面１２に形成された前記共振器パターン１５ａ，１５ｂおよびシールドパターン１６ａ，１６ｂを成す金属パターンと、第２のセラミック基板２０の他方の面２２との間にわずかな隙間が生じたり、金属パターンの上に接着剤が付着することで所望の段間結合容量が得られないことがある。そこで本実施形態のように、前記金属パターンを分割形成し、第１のセラミック基板１０の他方の面１２と第２のセラミック基板２０の他方の面２２とを接合すれば、それらの金属パターン同士が接触し、安定して所望の段間結合容量を得ることができる。その結果、安定して良好なフィルタ特性を得ることができる。 Good filter characteristics can be obtained when an appropriate interstage coupling capacitance is connected to the resonator. However, when the first ceramic substrate 10 and the second ceramic substrate 20 are joined, the first ceramic substrate 10 can be obtained. A slight gap is formed between the metal pattern forming the resonator patterns 15a and 15b and the shield patterns 16a and 16b formed on the other surface 12 of the second ceramic substrate 20, and the other surface 22 of the second ceramic substrate 20, A desired interstage coupling capacity may not be obtained due to adhesion of the adhesive on the metal pattern. Therefore, as in this embodiment, if the metal pattern is divided and the other surface 12 of the first ceramic substrate 10 and the other surface 22 of the second ceramic substrate 20 are joined, the metal patterns are connected to each other. Can contact each other and stably obtain a desired interstage coupling capacity. As a result, stable and good filter characteristics can be obtained.
前記共振器パターン４５ａ，４５ｂ；３５ａ，３５ｂおよびシールドパターン４６ａ，４６ｂ；３６ａ，３６ｂにおける抵抗、インダクタンス、容量などは、接合によって一体化された状態での厚みを前提として設計される。また、上述の説明では、セラミック基板１０の他方の面１２に形成される総ての金属パターンが２枚のセラミック基板１０，２０に分割形成されたけれども、たとえば厚みのばらつきが比較的許容できるシールドパターン１６ａ，１６ｂだけを分割形成するというように、セラミック基板１０，２０の接合のために、一部の金属パターンだけが分割形成されてもよい。 The resistance, inductance, capacitance, etc. in the resonator patterns 45a, 45b; 35a, 35b and the shield patterns 46a, 46b; 36a, 36b are designed on the premise of the thickness in an integrated state by bonding. In the above description, all the metal patterns formed on the other surface 12 of the ceramic substrate 10 are divided and formed on the two ceramic substrates 10 and 20. Only a part of the metal patterns may be divided and formed for joining the ceramic substrates 10 and 20 so that only the patterns 16a and 16b are formed.
前記金属パターンの接合は、たとえば銀ペーストのような導電性接着剤を塗布した後、２枚のセラミック基板１０，２０を貼り合せることによって実現され、これによって金属パターン同士の導通を確保しつつ、接合することができる。或いは、金属パターンの材料として金または錫などを用い、第１のセラミック基板１０の他方の面１２に第２のセラミック基板２０の他方の面２２を密着させて金属パターン同士を密着させた状態で加熱し、金属を拡散させることによって実現することができる。この場合、金属パターンの導通を確保しつつ、接着のための誘電体（接着剤や銀ペースト内のエポキシ樹脂など）を用いずに接合でき、設計が容易にできるという利点がある。 The bonding of the metal patterns is realized by, for example, applying two conductive substrates such as silver paste, and then bonding the two ceramic substrates 10 and 20, thereby ensuring conduction between the metal patterns, Can be joined. Alternatively, gold or tin or the like is used as a material for the metal pattern, and the other surface 22 of the second ceramic substrate 20 is brought into close contact with the other surface 12 of the first ceramic substrate 10 so that the metal patterns are brought into close contact with each other. It can be realized by heating and diffusing the metal. In this case, there is an advantage that the metal pattern can be connected without using a dielectric for adhesion (such as an adhesive or an epoxy resin in a silver paste) and the design can be facilitated while ensuring conduction.
１，３１ 誘電体積層フィルタ
１０，２０ セラミック基板
１１，２１ 一方の面
１２，２２ 他方の面
１３ａ，１３ｂ 入出力容量パターン
１４；１６ａ，１６ｂ；１７ａ，１７ｂ シールドパターン
１５ａ，１５ｂ 共振器パターン
１８ａ，１８ｂ 電極パターン
２３ 段間結合容量パターン
３０ 接着剤
３５ａ，３５ｂ；４５ａ，４５ｂ 共振器パターン
３６ａ，３６ｂ；４６ａ，４６ｂ シールドパターン
Ｒ１ １段目の共振器
Ｒ２ ２段目の共振器
Ｃｉｎ 入力容量
Ｃｃ 段間結合容量
Ｃｏｕｔ 出力容量
DESCRIPTION OF SYMBOLS 1,31 Dielectric multilayer filter 10, 20 Ceramic substrate 11, 21 One side 12, 22 The other side 13a, 13b Input / output capacitance pattern 14; 16a, 16b; 17a, 17b Shield pattern 15a, 15b Resonator pattern 18a, 18b Electrode pattern 23 Interstage coupling capacitance pattern 30 Adhesives 35a, 35b; 45a, 45b Resonator patterns 36a, 36b; 46a, 46b Shield pattern R1 First stage resonator R2 Second stage resonator Cin Input capacity Cc Stage Coupling capacitance Cout Output capacitance
Claims (5)
第１のセラミック基板の一方の面に形成される入出力容量パターンおよび前記入出力容量パターン以外の残余の部分に形成されるシールドパターンと、
前記第１のセラミック基板の他方の面に形成される複数の共振器パターンおよびそれを囲むシールドパターンと、
第２のセラミック基板の一方の面に形成される段間結合容量パターンとを備え、
前記第１のセラミック基板の他方の面と、前記第２のセラミック基板の他方の面とを接合して成ることを特徴とする誘電体積層フィルタ。 A dielectric multilayer filter formed by laminating a plurality of layers of elements and wiring patterns formed on a fired ceramic substrate,
An input / output capacitance pattern formed on one surface of the first ceramic substrate and a shield pattern formed on a remaining portion other than the input / output capacitance pattern;
A plurality of resonator patterns formed on the other surface of the first ceramic substrate and a shield pattern surrounding the resonator patterns;
An interstage coupling capacitance pattern formed on one surface of the second ceramic substrate,
A dielectric multilayer filter comprising the other surface of the first ceramic substrate and the other surface of the second ceramic substrate joined together.
前記金属パターンを共振器パターンおよびシールドパターンのうちの対応部分と接合することで、前記第１のセラミック基板の他方の面と前記第２のセラミック基板の他方の面とを接合して成ることを特徴とする請求項１記載の誘電体積層フィルタ。 A metal pattern facing at least a part of the resonator pattern and the shield pattern formed on the other surface of the first ceramic substrate is provided on the other surface of the second ceramic substrate,
Joining the other surface of the first ceramic substrate and the other surface of the second ceramic substrate by joining the metal pattern to a corresponding portion of the resonator pattern and the shield pattern. The dielectric multilayer filter according to claim 1, wherein:
焼成後のセラミック基板に素子、配線およびシールドの少なくとも１つをパターン形成し、
前記パターン形成されたセラミック基板を複数層積層して相互に固着して成ることを特徴とする誘電体積層フィルタの製造方法。 Firing the ceramic substrate,
Patterning at least one of an element, wiring, and shield on the fired ceramic substrate;
A method for manufacturing a dielectric multilayer filter, comprising: laminating a plurality of layers of the patterned ceramic substrates and fixing them to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262505A JP2006080880A (en) | 2004-09-09 | 2004-09-09 | Dielectric laminated filter and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004262505A JP2006080880A (en) | 2004-09-09 | 2004-09-09 | Dielectric laminated filter and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006080880A true JP2006080880A (en) | 2006-03-23 |
Family
ID=36159971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004262505A Pending JP2006080880A (en) | 2004-09-09 | 2004-09-09 | Dielectric laminated filter and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006080880A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038443A1 (en) * | 2006-09-28 | 2008-04-03 | Murata Manufacturing Co., Ltd. | Dielectric filter, chip element, and chip element manufacturing method |
| CN111864330A (en) * | 2020-08-18 | 2020-10-30 | 广东国华新材料科技股份有限公司 | Resonator, filter and metallization method for ceramic |
| CN115866936A (en) * | 2023-03-01 | 2023-03-28 | 四川斯艾普电子科技有限公司 | Method for realizing multilayer circuit board by adopting thick-film process |
-
2004
- 2004-09-09 JP JP2004262505A patent/JP2006080880A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008038443A1 (en) * | 2006-09-28 | 2008-04-03 | Murata Manufacturing Co., Ltd. | Dielectric filter, chip element, and chip element manufacturing method |
| US7656254B2 (en) | 2006-09-28 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Dielectric filter having electrodes jump-coupled to a flexion, a chip device having the dielectric filter and method of manufacturing the chip device |
| KR100990275B1 (en) * | 2006-09-28 | 2010-10-26 | 가부시키가이샤 무라타 세이사쿠쇼 | Dielectric filter, chip element, and chip element manufacturing method |
| CN111864330A (en) * | 2020-08-18 | 2020-10-30 | 广东国华新材料科技股份有限公司 | Resonator, filter and metallization method for ceramic |
| CN115866936A (en) * | 2023-03-01 | 2023-03-28 | 四川斯艾普电子科技有限公司 | Method for realizing multilayer circuit board by adopting thick-film process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110267166A1 (en) | Electronic component and method for making the same | |
| US9270003B2 (en) | Stripline assembly having first and second pre-fired ceramic substrates bonded to each other through a conductive bonding layer | |
| JP3147615B2 (en) | Non-reciprocal circuit element for high frequency | |
| JP2002246503A (en) | Electronic component and its manufacturing method | |
| JP2006080880A (en) | Dielectric laminated filter and its manufacturing method | |
| KR100287646B1 (en) | Microwave device with strip line structure and manufacturing method thereof | |
| JP2007088917A (en) | Transmission line, electronic component, and manufacturing method of the transmission line | |
| JP4501291B2 (en) | Dielectric filter and antenna duplexer and communication device using the same | |
| JPH05304404A (en) | Nonreversible circuit element | |
| JP2008041991A (en) | Multi-layered piezoelectric actuator element | |
| WO2016199629A1 (en) | Method for manufacturing ceramic multilayer substrate, method for manufacturing dc-dc converter, ceramic multilayer substrate, and dc-dc converter | |
| JPH08181514A (en) | Manufacture of high frequency use ceramics component | |
| JP2010062260A (en) | Laminated chip component and its manufacturing method | |
| KR20020095211A (en) | Dielectric filter, antenna duplexer | |
| KR100258661B1 (en) | Microwave device having stripline structure and manufacturing method thereof | |
| JP2012138429A (en) | Electronic component module and method for manufacturing the same | |
| JP2003347160A (en) | Multiple capacitor | |
| JP2004031855A (en) | Chip capacitor for high frequency | |
| JP2005051584A (en) | High-frequency laminate device, its fabricating method and communication device | |
| JP2001244707A (en) | Lumped constant type irreversible circuit component | |
| JP2008053543A (en) | Laminated chip component | |
| JP2003282357A (en) | Capacitor array | |
| JP2007295696A (en) | Stacked piezoelectric actuator element | |
| JP2000082606A (en) | Chip-type thermistor and its manufacture | |
| JPH07111406A (en) | Microwave irreversible circuit element and its manufacture |