JP2006080560A - Optical coupling power semiconductor device - Google Patents

Optical coupling power semiconductor device Download PDF

Info

Publication number
JP2006080560A
JP2006080560A JP2005317084A JP2005317084A JP2006080560A JP 2006080560 A JP2006080560 A JP 2006080560A JP 2005317084 A JP2005317084 A JP 2005317084A JP 2005317084 A JP2005317084 A JP 2005317084A JP 2006080560 A JP2006080560 A JP 2006080560A
Authority
JP
Japan
Prior art keywords
power semiconductor
optically coupled
semiconductor device
circuit
coupled power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005317084A
Other languages
Japanese (ja)
Inventor
Yoshitaka Sugawara
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Priority to JP2005317084A priority Critical patent/JP2006080560A/en
Publication of JP2006080560A publication Critical patent/JP2006080560A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Thyristors (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical coupling power semiconductor device suitable for constituting a power semiconductor device circuit which is small, lightweight, high speed and low loss. <P>SOLUTION: The optical coupling power semiconductor device comprises a bipolar type power semiconductor device, in which a plurality of a p-type layer 34 and n-type layers 33, 35 which consist of a wide-gap semiconductor material having substantially same band gap, are laminated in at least three-layers alternately, and a light receiving element. The power semiconductor device is equipped with a control terminal 16A which controls current flowing through the intermediate layer 34 among a plurality of layers 33, 34, 35. A recombination center which generates light according to the fed current, is included in at least one layer, for example the layer 34, of a plurality of layers 33, 34, 35. The light generated in the recombination center is emitted to the outside. The light receiving element generates the output according to the fed current of the power semiconductor device, when the light is received. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、パワー半導体素子と受光素子とを備えた光結合パワー半導体素子に関する。このような光結合パワー半導体素子は、前記パワー半導体素子を通して流れる通電電流の変化を前記受光素子で検知して前記通電電流を制御するのに用いられる。   The present invention relates to an optically coupled power semiconductor element including a power semiconductor element and a light receiving element. Such an optically coupled power semiconductor element is used to detect a change in energization current flowing through the power semiconductor element by the light receiving element and control the energization current.

通電電流の変化を検知して通電電流を制御するパワー半導体素子回路においては、パワー半導体素子を流れる通電電流の増加又は減少等の変化を検出して検出信号を出力する検出回路を有する。この検出信号を用いて、通電電流の異常な増加又は減少を抑制したり、短絡などの異常時に負荷やパワー半導体素子回路自体を保護するために電流を遮断するなどの制御が行われている。   A power semiconductor element circuit that detects a change in energization current and controls the energization current includes a detection circuit that detects a change such as an increase or decrease in the energization current flowing through the power semiconductor element and outputs a detection signal. Using this detection signal, control is performed such as suppressing an abnormal increase or decrease in the energization current, or interrupting the current in order to protect the load or the power semiconductor element circuit itself when an abnormality such as a short circuit occurs.

前記の制御においては通電電流を高い感度で検出する必要がある。検出回路の2つの従来例を図9の(a)及び(b)の回路図を参照して説明する。図9の(a)に示す第1の従来例では、太陽電池、燃料電池などの直流電源50に、制御素子としてのIGBT(Insulated gate bipolar transistor)51を経て負荷52が接続されている。IGBT51と電源50との間の電路59にCT等の検出用コイル53を設け、電路59を流れる電流の変化により検出用コイル53に誘起する電圧V1を検出信号として駆動回路55に入力する。駆動回路55は電圧V1に基づいてIGBT51を制御する。例えば負荷52で短絡事故が発生すると電路59を流れる電流が急増し、電流の急増により電圧V1も急増する。駆動回路55は電圧V1が所定値を超えると、IGBT51のゲート電圧を制御してIGBT51をオフにする。これにより、異常が発生したときの、電源50、IGBT51及び負荷52の損傷を防止する。   In the above control, it is necessary to detect the energization current with high sensitivity. Two conventional examples of the detection circuit will be described with reference to the circuit diagrams of FIGS. In the first conventional example shown in FIG. 9A, a load 52 is connected to a DC power source 50 such as a solar cell or a fuel cell via an IGBT (Insulated gate bipolar transistor) 51 as a control element. A detection coil 53 such as CT is provided in the electric circuit 59 between the IGBT 51 and the power supply 50, and the voltage V1 induced in the detection coil 53 due to a change in the current flowing through the electric circuit 59 is input to the drive circuit 55 as a detection signal. The drive circuit 55 controls the IGBT 51 based on the voltage V1. For example, when a short circuit accident occurs in the load 52, the current flowing through the electric circuit 59 increases rapidly, and the voltage V1 also increases rapidly due to the rapid increase in current. When the voltage V1 exceeds a predetermined value, the drive circuit 55 controls the gate voltage of the IGBT 51 to turn off the IGBT 51. This prevents damage to the power supply 50, the IGBT 51, and the load 52 when an abnormality occurs.

図9の(b)は第2の従来例の回路図を示す。図において、直流電源50に、制御素子としてのIGBT51及び抵抗54を介して負荷52が接続されている。負荷52を流れる電流は抵抗54で検出され、検出信号としての電圧V2が得られる。電圧V2は駆動回路55に入力され、前記第1の従来例と同様にIGBT51を制御する。
特開2000−233449号公報
FIG. 9B shows a circuit diagram of a second conventional example. In the figure, a load 52 is connected to a DC power source 50 via an IGBT 51 and a resistor 54 as control elements. The current flowing through the load 52 is detected by the resistor 54, and a voltage V2 as a detection signal is obtained. The voltage V2 is input to the drive circuit 55, and controls the IGBT 51 as in the first conventional example.
JP 2000-233449 A

第1の従来例の検出用コイル53を用いた検出回路では以下の問題を有する。通電電流が大きいパワー半導体素子回路の場合、電路59の電線は太いものが必要である。例えば、500A級のポリエチレン絶縁ビニールシースケーブル(通称CVケーブル)の直径は約35mmである。また1500A級のCVケーブルの直径は約65mmである。これらのCVケーブルを取り囲むように形成する検出用コイル53の直径は70mmから100mm程度の大型のものになり、重量も大きくなる。   The detection circuit using the detection coil 53 of the first conventional example has the following problems. In the case of a power semiconductor element circuit with a large energization current, the electric wire of the electric circuit 59 needs to be thick. For example, the diameter of a 500 A class polyethylene insulated vinyl sheath cable (commonly called CV cable) is about 35 mm. The diameter of the 1500A class CV cable is about 65 mm. The diameter of the detection coil 53 formed so as to surround these CV cables becomes a large one of about 70 mm to 100 mm, and the weight also increases.

このような大型の検出用コイル53の検出応答時間は1〜10マイクロ秒程度と比較的長く、IGBT51の電流の制御もこの分遅れる。この制御の遅れにより、短絡事故が発生したとき大電流が負荷52やIGBT51を流れ、これらに障害を与えるおそれがある。また電流変化の速度が遅い場合は検出用コイル53の検出出力のレベルが極めて低い。従って大きな電流変化があっても検出できないことがある。   The detection response time of such a large detection coil 53 is relatively long as about 1 to 10 microseconds, and the control of the current of the IGBT 51 is also delayed by this amount. Due to this control delay, when a short-circuit accident occurs, a large current may flow through the load 52 and the IGBT 51, which may cause a failure. When the current change rate is slow, the detection output level of the detection coil 53 is extremely low. Therefore, even if there is a large current change, it may not be detected.

第2の従来例の抵抗54を用いた検出回路では、通電電流の変化が緩やかな場合でも通電電流の変化を容易に検出できる。しかし通電電流が大きい場合、検出用の抵抗54で大きな電力損失が発生し発熱する。   In the detection circuit using the resistor 54 of the second conventional example, a change in the energization current can be easily detected even when the change in the energization current is moderate. However, when the energization current is large, a large power loss occurs in the detection resistor 54 and heat is generated.

例えば、常時の通電電流が500Aのパワー半導体素子回路で、0.002オームの抵抗を用いた場合500Wの電力損失が生じる。例えば負荷52で短絡事故等が発生し通電電流が1000Aに増大すると、電力損失は2kWに及ぶ。このように、抵抗54での電力損失が大きい点が問題であった。検出応答時間は1ミリ秒から速いものでも1マイクロ秒と比較的長く、IGBT51の制御にこの分の遅れが生じる。従って、短絡事故が発生したとき大電流が流れ抵抗54の破損やIGBT51や負荷52の破損を招くおそれがある。更に、発熱による抵抗54の破損を防ぐためには、熱容量の大きい大型の抵抗素子を用いたり、水冷など冷却手段を有する抵抗素子を用いる必要があるため、大型で重いものになり価格も高価になるという問題があった。   For example, in a power semiconductor element circuit with a normal energization current of 500 A, a power loss of 500 W occurs when a resistance of 0.002 ohm is used. For example, when a short circuit accident or the like occurs in the load 52 and the energizing current increases to 1000 A, the power loss reaches 2 kW. As described above, the problem is that the power loss at the resistor 54 is large. Even if the detection response time is as fast as 1 millisecond, it is relatively long as 1 microsecond, and this delay occurs in the control of the IGBT 51. Therefore, when a short circuit accident occurs, a large current flows, which may cause damage to the resistor 54 and damage to the IGBT 51 and the load 52. Furthermore, in order to prevent damage to the resistor 54 due to heat generation, it is necessary to use a large resistance element having a large heat capacity or a resistance element having a cooling means such as water cooling. There was a problem.

そこで、本発明の課題は、通電電流を検出用コイルや検出用抵抗を用いずに検出する、小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適した光結合パワー半導体素子を提供することにある。   Accordingly, an object of the present invention is to provide an optically coupled power semiconductor element suitable for constructing a small, lightweight, high-speed and low-loss power semiconductor element circuit that detects an energization current without using a detection coil or a detection resistor. Is to provide.

前記課題を解決するため、本発明の光結合パワー半導体素子は、
実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子を備え、
前記パワー半導体素子は、
前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、
前記複数層のうち少なくとも一つの層に、前記通電電流に応じて光を発生する再結合センターが含まれ、
前記再結合センターで発生した光が外部へ放射されるようになっており、
前記パワー半導体素子が外部へ放射した前記光を受けて、前記パワー半導体素子の前記通電電流に応じた出力を発生する受光素子を備えたことを特徴とする。
In order to solve the above problems, the optically coupled power semiconductor element of the present invention is:
A bipolar power semiconductor element in which a plurality of p-type layers and n-type layers made of a wide gap semiconductor material having substantially the same band gap are alternately stacked;
The power semiconductor element is
A control terminal that is electrically connected to a layer sandwiched between the plurality of layers and controls an energization current flowing through the element;
At least one of the plurality of layers includes a recombination center that generates light according to the energization current,
The light generated at the recombination center is radiated to the outside,
A light receiving element that receives the light emitted from the power semiconductor element to the outside and generates an output corresponding to the energization current of the power semiconductor element is provided.

本発明の光結合パワー半導体素子では、前記パワー半導体素子は、前記再結合センターがこの素子を通して流れる通電電流に応じて光を発生し、この光が外部へ放射されるようになっている。前記受光素子は、前記パワー半導体素子が外部へ放射した前記光を受けて、前記パワー半導体素子の前記通電電流に応じた出力を発生する。したがって、この光結合パワー半導体素子が適用されるパワー半導体素子回路は、前記受光素子が発生する出力により前記パワー半導体素子の制御端子を通して前記通電電流を制御すれば良い。これにより、パワー半導体素子回路の小型化、軽量化、高速化及び低損失化ができる。   In the optically coupled power semiconductor element of the present invention, the power semiconductor element generates light in response to an energizing current flowing through the element by the recombination center, and the light is emitted to the outside. The light receiving element receives the light emitted from the power semiconductor element to the outside, and generates an output corresponding to the energization current of the power semiconductor element. Therefore, the power semiconductor element circuit to which the optically coupled power semiconductor element is applied may control the energization current through the control terminal of the power semiconductor element by the output generated by the light receiving element. As a result, the power semiconductor element circuit can be reduced in size, weight, speed, and loss.

一実施形態の光結合パワー半導体素子は、前記パワー半導体素子が外部へ放射した前記光を前記受光素子に伝送する光ファイバを備えたことを特徴とする。   An optically coupled power semiconductor element according to an embodiment includes an optical fiber that transmits the light emitted from the power semiconductor element to the outside to the light receiving element.

一実施形態の光結合パワー半導体素子では、前記再結合センターはアクセプタとドナーとの対を含むことを特徴とする。   In one embodiment of the optically coupled power semiconductor device, the recombination center includes an acceptor / donor pair.

一実施形態の光結合パワー半導体素子では、前記パワー半導体素子は、この素子の表面側で前記再結合センターを含む前記層に対応する位置に、前記再結合センターで発生した光を外部へ放射する光放射窓を備えたことを特徴とする。   In one embodiment of the optically coupled power semiconductor element, the power semiconductor element radiates light generated at the recombination center to a position corresponding to the layer including the recombination center on the surface side of the element. A light emission window is provided.

一実施形態の光結合パワー半導体素子では、前記アクセプタとドナーは、それぞれドープされたアルミニウム原子、窒素原子からなることを特徴とする。   In the optically coupled power semiconductor device according to one embodiment, the acceptor and the donor are made of doped aluminum atoms and nitrogen atoms, respectively.

一実施形態の光結合パワー半導体素子では、前記アルミニウム原子及び窒素原子の濃度は、ともに1×1015atom/cm乃至1×1019atom/cmの範囲にあることを特徴とする。 In the optically coupled power semiconductor device of one embodiment, the concentration of the aluminum atom and the nitrogen atom is in the range of 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3 .

一実施形態の光結合パワー半導体素子では、前記再結合センターを含む前記層のうち前記光放射窓に対向する部分のみに前記再結合センターが含まれていることを特徴とする。   In the optically coupled power semiconductor device of one embodiment, the recombination center is included only in a portion of the layer including the recombination center that faces the light emission window.

一実施形態の光結合パワー半導体素子では、前記再結合センターを含む前記層がp型層であり、前記アルミニウム原子が前記窒素原子よりも多くドープされていることを特徴とする。   In one embodiment of the optically coupled power semiconductor device, the layer including the recombination center is a p-type layer, and the aluminum atoms are more doped than the nitrogen atoms.

一実施形態の光結合パワー半導体素子では、前記再結合センターを含む前記層がn型層であり、前記窒素原子が前記アルミニウム原子よりも多くドープされていることを特徴とする。   In one embodiment of the optically coupled power semiconductor device, the layer including the recombination center is an n-type layer, and the nitrogen atoms are more doped than the aluminum atoms.

一実施形態の光結合パワー半導体素子では、前記アルミニウム原子の濃度が1×1021atom/cm程度であり、前記窒素原子の濃度が1×1015atom/cm乃至1×1019atom/cmの範囲であることを特徴とする。 In one embodiment, the concentration of the aluminum atom is about 1 × 10 21 atoms / cm 3 and the concentration of the nitrogen atoms is 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm. It is characterized by being in the range of cm 3 .

一実施形態の光結合パワー半導体素子では、前記窒素原子の濃度が1×1021atom/cm程度であり、前記アルミニウム原子の濃度が1×1015atom/cm乃至1×1019atom/cmの範囲であることを特徴とする。 In the optically coupled power semiconductor device according to one embodiment, the concentration of the nitrogen atoms is about 1 × 10 21 atoms / cm 3 and the concentration of the aluminum atoms is 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm. It is characterized by being in the range of cm 3 .

前記光結合パワー半導体素子は、前記制御端子としてのゲートを有する絶縁ゲートバイポーラトランジスタであるのが望ましい。   The optically coupled power semiconductor element is preferably an insulated gate bipolar transistor having a gate as the control terminal.

前記光結合パワー半導体素子は、前記制御端子としてのPチャネルゲートと、前記再結合センターを含む前記層としてのP型バッファ層とを有するPチャネル絶縁ゲートバイポーラトランジスタであるのが望ましい。   The optically coupled power semiconductor element is preferably a P-channel insulated gate bipolar transistor having a P-channel gate as the control terminal and a P-type buffer layer as the layer including the recombination center.

前記光結合パワー半導体素子は、前記制御端子としてのゲートを有するゲートターンオフサイリスタであるのが望ましい。   The optically coupled power semiconductor element is preferably a gate turn-off thyristor having a gate as the control terminal.

前記光結合パワー半導体素子は、前記制御端子としてのアノードゲートを有するアノードゲート構造のゲートターンオフサイリスタであるのが望ましい。   The optically coupled power semiconductor device is preferably a gate turn-off thyristor having an anode gate structure having an anode gate as the control terminal.

本発明のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有する。   The power semiconductor element circuit of the present invention is formed of a light-emitting wide gap semiconductor material that is provided in an electric circuit connecting a power source and a load and controls the electric current of the electric circuit, and emits radiated light that changes in accordance with the electric current. A semiconductor control element, a light receiving element that detects radiated light of the semiconductor control element and outputs a detection signal, and the detection signal of the light receiving element is input, and a control signal corresponding to the detection signal is input to the gate of the semiconductor control element A gate drive circuit for applying and controlling a current applied to the semiconductor control element;

このパワー半導体素子回路によれば、半導体制御素子の通電電流に応じて変化する放射光を受光素子で検出し、受光素子の検出信号に基づいて半導体制御素子を制御するので、通電電流の変化と半導体制御素子の制御までの時間である制御の応答時間が短い。また光を用いて検出するので電気ノイズの影響を受けにくい。   According to this power semiconductor element circuit, since the light receiving element detects the radiated light that changes according to the energization current of the semiconductor control element, and controls the semiconductor control element based on the detection signal of the light receiving element, The control response time, which is the time until control of the semiconductor control element, is short. Moreover, since it detects using light, it is hard to receive the influence of an electrical noise.

本発明の他の観点のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する、シリコン基板上に設けた半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有する。   A power semiconductor element circuit according to another aspect of the present invention is formed of a light-emitting wide gap semiconductor material that is provided in an electric circuit connecting a power source and a load and controls the electric current of the electric circuit, and changes according to the electric current. A semiconductor control element provided on a silicon substrate that emits radiated light, a light receiving element that detects radiated light of the semiconductor control element and outputs a detection signal, and the detection signal of the light receiving element is input, and according to the detection signal And a gate driving circuit for applying a control signal to the gate of the semiconductor control element to control the energization current of the semiconductor control element.

本発明の他の観点のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、ワイドギャップ半導体材料で形成された半導体層の少なくとも1つの層が再結合センターを有し通電電流に応じて変化する放射光を発する、半導体バイポーラ制御素子、前記半導体バイポーラ制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体バイポーラ制御素子の通電電流を制御するゲート駆動回路を有する。   According to another aspect of the present invention, there is provided a power semiconductor element circuit in which at least one of semiconductor layers formed of a wide gap semiconductor material, which is provided in an electric circuit connecting a power source and a load and controls the electric current of the electric circuit, is regenerated. A semiconductor bipolar control element that has a coupling center and emits radiated light that changes in accordance with an energization current, a light receiving element that detects the radiated light of the semiconductor bipolar control element and outputs a detection signal, and the detection signal of the light receiving element And a gate driving circuit configured to apply a control signal corresponding to the detection signal to the gate of the semiconductor control element to control an energization current of the semiconductor bipolar control element.

また、前記パワー半導体素子回路では、前記再結合センターを、前記少なくとも1つの層の一部分に有するのが望ましい。   In the power semiconductor element circuit, it is preferable that the recombination center is provided in a part of the at least one layer.

また、前記パワー半導体素子回路では、前記電源が直流電源であるのが望ましい。   In the power semiconductor element circuit, the power source is preferably a DC power source.

また、前記パワー半導体素子回路では、前記受光素子が前記半導体制御素子のパッケージに内蔵されているのが望ましい。   In the power semiconductor element circuit, the light receiving element is preferably incorporated in a package of the semiconductor control element.

また、前記パワー半導体素子回路では、前記半導体制御素子の放射光を前記受光素子に伝送する光ファイバを更に備えるのが望ましい。   The power semiconductor element circuit preferably further includes an optical fiber that transmits the radiated light of the semiconductor control element to the light receiving element.

また、前記パワー半導体素子回路では、前記ゲート駆動回路は、前記通電電流が所定値を超えたことを判定する判定制御回路を有し、前記判定制御回路の判定出力をゲートに印加して前記半導体制御素子を制御するのが望ましい。   In the power semiconductor element circuit, the gate drive circuit has a determination control circuit that determines that the energization current exceeds a predetermined value, and applies the determination output of the determination control circuit to the gate to It is desirable to control the control element.

また、前記パワー半導体素子回路では、前記半導体制御素子は、ワイドギャップ半導体材料の炭化珪素により形成されているのが望ましい。   In the power semiconductor element circuit, the semiconductor control element is preferably formed of silicon carbide as a wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、炭化珪素を半導体材料とするp型層とn型層を有し、前記p型層とn型層の内の少なくとも1つの層が所定数のアルミニウム原子と窒素原子を含むのが望ましい。   In the power semiconductor element circuit, the semiconductor control element has a p-type layer and an n-type layer using silicon carbide as a semiconductor material, and at least one of the p-type layer and the n-type layer is a predetermined layer. It preferably contains a number of aluminum and nitrogen atoms.

また、前記パワー半導体素子回路では、前記半導体制御素子は、発光性ワイドギャップ半導体材料で形成された絶縁ゲートバイポーラトランジスタであるのが望ましい。   In the power semiconductor element circuit, the semiconductor control element is preferably an insulated gate bipolar transistor formed of a light-emitting wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、発光性ワイドギャップ半導体材料で形成されたゲートターンオフサイリスタであるのが望ましい。   In the power semiconductor element circuit, the semiconductor control element is preferably a gate turn-off thyristor formed of a light-emitting wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、アノードゲート構造のゲートターンオフサイリスタであるのが望ましい。   In the power semiconductor device circuit, the semiconductor control device is preferably a gate turn-off thyristor having an anode gate structure.

また、前記パワー半導体素子回路では、前記半導体制御素子は、ワイドギャップ半導体材料の窒化ガリウムにより形成されているのが望ましい。   In the power semiconductor element circuit, the semiconductor control element is preferably formed of gallium nitride, which is a wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、窒化ガリウムを半導体材料とするp型層とn型層を有し、前記n型層が所定数のシリコン原子による再結合センターを有するのが望ましい。   In the power semiconductor element circuit, the semiconductor control element has a p-type layer and an n-type layer made of gallium nitride as a semiconductor material, and the n-type layer has a recombination center by a predetermined number of silicon atoms. Is desirable.

また、前記パワー半導体素子回路では、前記再結合センターを、前記n型層の一部分に有するのが望ましい。   In the power semiconductor element circuit, it is preferable that the recombination center is provided in a part of the n-type layer.

本発明のインバータ装置は、直流電源の正及び負の両端子間に接続された、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有するパワー半導体素子回路と半導体制御素子との複数の直列接続体、前記直列接続体の接続点に接続された負荷、前記半導体制御素子を制御する制御回路、及び前記パワー半導体素子回路の半導体制御素子及び前記半導体制御素子にそれぞれ逆並列に接続されたフライホイールダイオードを有する。   An inverter device according to the present invention includes a semiconductor control element that is formed of a light-emitting wide gap semiconductor material connected between both positive and negative terminals of a DC power source, and emits radiated light that changes in accordance with an energization current. A light-receiving element that detects radiation of the element and outputs a detection signal; and the detection signal of the light-receiving element is input, and a control signal corresponding to the detection signal is applied to a gate of the semiconductor control element A plurality of series connection bodies of a power semiconductor element circuit and a semiconductor control element having a gate drive circuit for controlling the energization current of the load, a load connected to a connection point of the series connection body, a control circuit for controlling the semiconductor control element, And a flywheel diode connected to the semiconductor control element of the power semiconductor element circuit and the semiconductor control element in antiparallel.

本発明の他の観点のインバータ装置は、
直流電源の正及び負の端子間に接続された複数の、2つの半導体制御素子が直列接続された直列接続体、
前記直列接続体の接続点に接続された負荷、
前記半導体制御素子を制御する制御回路、及び
前記半導体制御素子にそれぞれ逆並列に接続されたフライホイールダイオード
を有するインバータ装置において、
前記直列接続体の2つの半導体制御素子の少なくとも一方が発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有するパワー半導体素子回路
であることを特徴とする。
An inverter device according to another aspect of the present invention includes:
A series connection body in which a plurality of two semiconductor control elements connected in series between the positive and negative terminals of the DC power supply are connected in series;
A load connected to a connection point of the series connection body;
In a control circuit for controlling the semiconductor control element, and an inverter device having flywheel diodes connected in antiparallel to the semiconductor control element,
At least one of the two semiconductor control elements of the serial connection body is formed of a light-emitting wide gap semiconductor material, a semiconductor control element that emits radiated light that changes in accordance with an energization current, and detects and detects the radiated light of the semiconductor control element A light receiving element that outputs a signal, and a gate drive that receives the detection signal of the light receiving element and applies a control signal corresponding to the detection signal to the gate of the semiconductor control element to control the energization current of the semiconductor control element A power semiconductor element circuit having a circuit.

以下、本発明の光結合パワー半導体素子の実施の形態を説明する。   Embodiments of the optically coupled power semiconductor device of the present invention will be described below.

パワー半導体素子回路に用いるパワー半導体素子(以下、適宜「半導体制御素子」または「バイポーラ半導体制御素子」という。)に適した材料として、炭化珪素(SiC)、ガリウムナイトライド(GaN)、ダイヤモンドなどのワイドギャップ半導体材料が知られている。ワイドギャップ半導体材料は、シリコン(Si)の半導体材料に比べて絶縁破壊電界と熱伝導率が高く、高い温度でも動作するという優れた物理的特性を有している。このため、ワイドギャップ半導体材料で形成したワイドギャップ半導体素子は高耐電圧かつ低損失であり、半導体素子で発生する損失が少ない。また発生した熱を放散しやすく、かなり高い温度になるまで電流を増加させることができるので、大電流を制御するパワー半導体素子回路の半導体素子に適している。   Examples of suitable materials for power semiconductor elements used in power semiconductor element circuits (hereinafter referred to as “semiconductor control elements” or “bipolar semiconductor control elements”) include silicon carbide (SiC), gallium nitride (GaN), and diamond. Wide gap semiconductor materials are known. Wide-gap semiconductor materials have superior physical properties that they have a higher dielectric breakdown field and higher thermal conductivity than silicon (Si) semiconductor materials and operate at high temperatures. For this reason, a wide gap semiconductor element formed of a wide gap semiconductor material has a high withstand voltage and low loss, and the loss generated in the semiconductor element is small. Further, since the generated heat can be easily dissipated and the current can be increased to a considerably high temperature, it is suitable for a semiconductor element of a power semiconductor element circuit for controlling a large current.

ワイドギャップ半導体材料において、接合を形成しているn型層とp型層のいずれか一方にキャリアの再結合センター(電子と正孔とが再結合して消滅する過程を促進させる不純物原子や複数不純物原子の複合体が存在する場所)を形成することにより、接合を通って電流を流すと光を発する発光性ワイドギャップ半導体素子を得ることができる。ワイドギャップ半導体材料を用いて発光性ワイドギャップのバイポーラ半導体制御素子を構成し、素子の一部に光の放射部を設けると、そこから光を放射させることができる。この光を受光素子で検出し、得られた検出出力から、通電電流の値やその変化を検出することができる。放射する光の強さはバイポーラ半導体制御素子を流れる電流にほぼ比例する。直線性のよい光電変換特性を有する受光素子を用いると、受光素子の検出出力は、バイポーラ半導体制御素子を流れる電流に比例する。従って、受光素子の検出出力でバイポーラ半導体制御素子の駆動回路を動作させるとバイポーラ半導体制御素子の通電電流を制御することができる。なお、再結合センターの数は多すぎると、必要とする放射光を確保する以上に電子や正孔を再結合させるために半導体素子のオン電圧が高くなり電力損失が大きくなってしまう。このため、再結合センターを形成する不純物原子等のドープ量を適正化したり、ドープする領域を半導体層の一部に局在化させたりするのが望ましい。例えば光の放射部に対向する半導体層の領域等に限定することもその一方法である。   In a wide-gap semiconductor material, either a n-type layer or a p-type layer forming a junction has a carrier recombination center (impurity atoms or a plurality By forming a region where a complex of impurity atoms is present, a light-emitting wide gap semiconductor element that emits light when a current is passed through the junction can be obtained. When a light emitting wide gap bipolar semiconductor control element is formed using a wide gap semiconductor material and a light emitting portion is provided in a part of the element, light can be emitted therefrom. This light is detected by the light receiving element, and the value of the energizing current and its change can be detected from the obtained detection output. The intensity of the emitted light is approximately proportional to the current flowing through the bipolar semiconductor control element. When a light receiving element having photoelectric conversion characteristics with good linearity is used, the detection output of the light receiving element is proportional to the current flowing through the bipolar semiconductor control element. Therefore, when the drive circuit of the bipolar semiconductor control element is operated by the detection output of the light receiving element, the energization current of the bipolar semiconductor control element can be controlled. Note that if the number of recombination centers is too large, the on-voltage of the semiconductor element becomes higher and the power loss becomes larger in order to recombine electrons and holes than securing the required radiated light. For this reason, it is desirable to optimize the doping amount of impurity atoms or the like forming the recombination center, or to localize the doped region in a part of the semiconductor layer. For example, it is also possible to limit to a region of the semiconductor layer facing the light emitting portion.

受光素子としては、Si半導体受光素子、ワイドギャップ半導体受光素子または光導電素子等を用いる。受光素子は、例えば一辺が数mm、厚さが1mm程度の略正方形の平板状であり、発光性ワイドギャップのバイポーラ半導体制御素子のパッケージ内に設ける。この構成により光バイポーラ半導体制御素子を作る。光バイポーラ半導体制御素子において、受光素子とバイポーラ半導体制御素子とは電気的に絶縁されており、受光素子の受光面をバイポーラ半導体制御素子の光放射部に対向させている。受光素子をバイポーラ半導体制御素子のパッケージ内に内蔵したことによるパッケージの容積の増加は、耐圧6kV級の素子で約3cm程度であり、重量の増加も100グラム程度である。光バイポーラ半導体制御素子の総合伝達効率は、バイポーラ半導体制御素子の発光効率、光が受光素子に集光される集光効率、及び受光素子に集光された光が電気に変換される光電変換効率の積で表され半導体材料により大きく変化するが、0.005〜2%程度である。例えば0.1%にするとバイポーラ半導体制御素子に流れる電流が500Aのとき、受光素子に発生する光電流は0.5A程度である。短絡事故などにより電流が例えば1000Aに増加しても受光素子に発生する光電流は1A程度である。受光素子には通常20〜30V以下の電圧を印加するので、受光素子で発生する電力損失は20〜30W程度である。 As the light receiving element, a Si semiconductor light receiving element, a wide gap semiconductor light receiving element, a photoconductive element, or the like is used. The light receiving element is, for example, a substantially square flat plate having a side of several mm and a thickness of about 1 mm, and is provided in a package of a light emitting wide gap bipolar semiconductor control element. This configuration makes an optical bipolar semiconductor control element. In the optical bipolar semiconductor control element, the light receiving element and the bipolar semiconductor control element are electrically insulated, and the light receiving surface of the light receiving element faces the light emitting portion of the bipolar semiconductor control element. The increase in the volume of the package due to the incorporation of the light receiving element in the package of the bipolar semiconductor control element is about 3 cm 3 for a 6 kV class device, and the increase in weight is about 100 grams. The total transmission efficiency of the optical bipolar semiconductor control element is the light emission efficiency of the bipolar semiconductor control element, the light collection efficiency at which the light is collected on the light receiving element, and the photoelectric conversion efficiency at which the light collected on the light receiving element is converted into electricity. However, it is about 0.005 to 2%. For example, when 0.1%, the photocurrent generated in the light receiving element is about 0.5 A when the current flowing through the bipolar semiconductor control element is 500 A. Even if the current increases to, for example, 1000 A due to a short circuit accident or the like, the photocurrent generated in the light receiving element is about 1 A. Since a voltage of 20 to 30 V or less is normally applied to the light receiving element, the power loss generated in the light receiving element is about 20 to 30 W.

受光素子の光電流はバイポーラ半導体制御素子を流れる電流に比例して増減するので、電流が緩やかに変化する場合でも検出できる。   Since the photocurrent of the light receiving element increases or decreases in proportion to the current flowing through the bipolar semiconductor control element, it can be detected even when the current changes slowly.

なお、本発明の他の好ましい実施形態としては、発光性ワイドギャップ半導体材料を用いたバイポーラ半導体制御素子の光を光ファイバを介して受光素子で検出する方法がある。例えばバイポーラ半導体制御素子のパッケージに、光ファイバを入射端がバイポーラ半導体制御素子の発光部に対向するように取り付ける。光ファイバの出射端には受光素子を取り付ける。この構成では前記の効果に加えてバイポーラ半導体制御素子と受光素子間の絶縁耐圧を容易に高くすることができる。   As another preferred embodiment of the present invention, there is a method of detecting light of a bipolar semiconductor control element using a light-emitting wide gap semiconductor material by a light receiving element through an optical fiber. For example, the optical fiber is attached to the package of the bipolar semiconductor control element so that the incident end faces the light emitting portion of the bipolar semiconductor control element. A light receiving element is attached to the exit end of the optical fiber. In this configuration, in addition to the above effect, the withstand voltage between the bipolar semiconductor control element and the light receiving element can be easily increased.

以下、本発明の好適な実施例について図1から図8を参照して説明する。
《第1実施例》
本発明の第1実施例の光結合パワー半導体素子を備えたパワー半導体素子回路を図1から図4を参照して説明する。
A preferred embodiment of the present invention will be described below with reference to FIGS.
<< First Example >>
A power semiconductor device circuit including an optically coupled power semiconductor device according to a first embodiment of the present invention will be described with reference to FIGS.

図1は本実施例のパワー半導体素子回路の回路図である。図において、太陽電池、燃料電池等の直流電源13に、パワー半導体素子回路の半導体制御素子としてのゲートターンオフサイリスタ(GTO)1を経て負荷14が接続されている。直流電源13は、交流電源の交流を整流装置により整流し平滑して得られる直流の電源であってもよい。GTO1は発光性ワイドギャップ半導体材料のSiCを用いて製作した発光性ワイドギャップのバイポーラ半導体制御素子であり、GTO1を流れる電流にほぼ比例する強さの光を放射する。矢印1Aで示す放射光は、図2を用いて後で詳細に説明する、GTO1のパッケージ内に設けられた受光素子2により受光される。受光素子2のカソード9Bは電源9cを介して電源13の負極Gに接続され、アノード2Aは判定制御回路7の入力端10に接続されている。GTO1の制御端子としてのゲート16にターンオン回路3及びターンオフ回路5が接続されている。ターンオン回路3は、GTO1のゲートと負極Gとの間に直列に接続された電源3Aとトランジスタ3Bと抵抗3Cを有する。トランジスタ3Bのゲート端子4にGTO1をオンにするための正のパルス信号が印加される。オフ回路5は、電源13の負極Gに正極が接続された直流電源5A、直流電源5Aの負極とGTO1のゲートとの間に直列に接続された抵抗5BとFET5Cを有する。FET5Cのソースと負極G間にはコンデンサ5Dが接続されている。FET5Cのゲート6にGTO1をオフにするための正のパルス信号が印加される。判定制御回路7は、出力端が前記ゲート6に接続されたコンパレータ8を有する。コンパレータ8の一方の入力端子11は基準電圧を発生する基準電源9に接続され、他方の入力端子10は受光素子2のアノード2Aに接続されている。入力端子10と負極G間に抵抗12が接続されている。   FIG. 1 is a circuit diagram of the power semiconductor element circuit of this embodiment. In the figure, a load 14 is connected to a DC power source 13 such as a solar cell or a fuel cell via a gate turn-off thyristor (GTO) 1 as a semiconductor control element of a power semiconductor element circuit. The direct current power source 13 may be a direct current power source obtained by rectifying and smoothing alternating current from an alternating current power source using a rectifier. GTO1 is a luminescent wide-gap bipolar semiconductor control element manufactured using SiC, which is a luminescent wide-gap semiconductor material, and emits light whose intensity is approximately proportional to the current flowing through GTO1. The emitted light indicated by the arrow 1A is received by the light receiving element 2 provided in the package of the GTO 1, which will be described in detail later with reference to FIG. The cathode 9B of the light receiving element 2 is connected to the negative electrode G of the power source 13 via the power source 9c, and the anode 2A is connected to the input terminal 10 of the determination control circuit 7. A turn-on circuit 3 and a turn-off circuit 5 are connected to a gate 16 as a control terminal of the GTO 1. The turn-on circuit 3 includes a power source 3A, a transistor 3B, and a resistor 3C connected in series between the gate of the GTO 1 and the negative electrode G. A positive pulse signal for turning on the GTO 1 is applied to the gate terminal 4 of the transistor 3B. The OFF circuit 5 includes a DC power source 5A having a positive electrode connected to the negative electrode G of the power source 13, and a resistor 5B and an FET 5C connected in series between the negative electrode of the DC power source 5A and the gate of the GTO 1. A capacitor 5D is connected between the source of the FET 5C and the negative electrode G. A positive pulse signal for turning off the GTO 1 is applied to the gate 6 of the FET 5C. The determination control circuit 7 has a comparator 8 whose output end is connected to the gate 6. One input terminal 11 of the comparator 8 is connected to a reference power source 9 that generates a reference voltage, and the other input terminal 10 is connected to the anode 2 A of the light receiving element 2. A resistor 12 is connected between the input terminal 10 and the negative electrode G.

次に本実施例のパワー半導体素子回路の動作を説明する。   Next, the operation of the power semiconductor element circuit of this embodiment will be described.

GTO1は、例えば耐電圧6kV、電流容量200AのSiC−GTOサイリスタであり、受光素子2はシリコンホトダイオードを用いている。GTO1をオンにするときは、ターンオン回路3の入力端子4に正のパルス信号を与える。これによりトランジスタ3Bをオンにすると、GTO1はオンになり所定の電流(例えば100A)が電源13から負荷14に流れる。オン状態のGTO1をオフにするときは、ターンオフ回路5の入力端子6に正のパルス信号を与えてFET5Cをオンにする。これによりGTO1のゲート16から直流電源5Aに電流がバイパスされて、GTO1の通電電流が遮断され負荷14の運転が停止する。通電中のGTO1の放射光は受光素子2で検出され、発生した光電流2Cが判定制御回路7の入力端子10から抵抗12を経て負極Gに流れる。入力端子10に生じた電圧はコンパレータ8で基準電源9の電圧と比較される。負荷14に短絡などの異常が発生したときは、GTO1に正常時を上回る大きな電流が流れ放射光の強度が増加する。その結果、受光素子2の光電流が増加してコンパレータ8の検出端子10の電圧も増加する。検出端子10の電圧がコンパレータ8の入力端子11の基準電圧よりも高くなるとコンパレータ8の出力がハイレベルとなり、ターンオフ回路5のFET5CがオンになってGTO1をオフにする。例えば150A程度の電流が流れた場合コンパレータ8の入力端子10の電圧が入力端子11の基準電圧を上回るように設定すると、150Aを超える電流が流れるとGTO1はオフとなり、電源13と負荷14の間を遮断する。これにより負荷14が破損したり、パワー半導体素子回路が破損するのを防止できる。   The GTO 1 is, for example, a SiC-GTO thyristor having a withstand voltage of 6 kV and a current capacity of 200 A, and the light receiving element 2 uses a silicon photodiode. When the GTO 1 is turned on, a positive pulse signal is given to the input terminal 4 of the turn-on circuit 3. As a result, when the transistor 3B is turned on, the GTO 1 is turned on and a predetermined current (for example, 100 A) flows from the power supply 13 to the load 14. When turning off the GTO 1 in the on state, a positive pulse signal is applied to the input terminal 6 of the turn-off circuit 5 to turn on the FET 5C. As a result, the current is bypassed from the gate 16 of the GTO 1 to the DC power source 5A, the energization current of the GTO 1 is cut off, and the operation of the load 14 is stopped. The radiated light of the GTO 1 being energized is detected by the light receiving element 2, and the generated photocurrent 2C flows from the input terminal 10 of the determination control circuit 7 to the negative electrode G through the resistor 12. The voltage generated at the input terminal 10 is compared with the voltage of the reference power supply 9 by the comparator 8. When an abnormality such as a short circuit occurs in the load 14, a large current exceeding the normal value flows through the GTO 1 and the intensity of the emitted light increases. As a result, the photocurrent of the light receiving element 2 increases and the voltage at the detection terminal 10 of the comparator 8 also increases. When the voltage of the detection terminal 10 becomes higher than the reference voltage of the input terminal 11 of the comparator 8, the output of the comparator 8 becomes high level, the FET 5C of the turn-off circuit 5 is turned on, and the GTO 1 is turned off. For example, when a current of about 150 A flows, if the voltage of the input terminal 10 of the comparator 8 is set to exceed the reference voltage of the input terminal 11, the GTO 1 is turned off when a current exceeding 150 A flows and the power supply 13 and the load 14 are connected. Shut off. This can prevent the load 14 from being damaged and the power semiconductor element circuit from being damaged.

なおGTO1のカソード13Aとアノード14A間に既知のスナバ回路を接続するのが望ましい。スナバ回路は、抵抗、コンデンサ、ダイオードなどを組み合わせたものが望ましい。   It is desirable to connect a known snubber circuit between the cathode 13A and the anode 14A of GTO1. The snubber circuit is preferably a combination of resistors, capacitors, diodes, and the like.

図2は、GTO1と受光素子2を1つのパッケージに収納した耐電圧6kV、電流容量200Aの光GTO素子100の断面図である。図において、アノード電極14Aに接続されている金属ベース3の中央部にGTO1が固定されている。GTO1の表面には、GTO1を電流が流れるとき光を放射する光放射窓19が設けられている。金属ベース3には、金属製のキャップ4が固定されている。キャップ4の内面には絶縁板2Dを介してホトダイオード2が、受光部2BをGTO1の光放射窓19に向けて取り付けられている。金属ベース3は2つの孔17、18を有している。孔17からカソード電極13Aが導出され、孔18からゲート電極16が導出されている。キャップ4は2つの孔10、11を有している。孔10から受光素子2のアノード電極2Aが導出され、孔11からカソード電極9Bが導出されている。孔10、11、17、18はいずれも既知の気密封止材で気密に封止されている。光GTO素子100、ターンオン回路3、ターンオフ回路5及び判定制御回路7でパワー半導体素子回路を構成している。   FIG. 2 is a cross-sectional view of an optical GTO element 100 having a withstand voltage of 6 kV and a current capacity of 200 A, in which the GTO 1 and the light receiving element 2 are housed in one package. In the figure, GTO 1 is fixed to the central portion of metal base 3 connected to anode electrode 14A. A light emission window 19 that emits light when a current flows through the GTO 1 is provided on the surface of the GTO 1. A metal cap 4 is fixed to the metal base 3. A photodiode 2 is attached to the inner surface of the cap 4 via an insulating plate 2D with the light receiving portion 2B facing the light emission window 19 of the GTO 1. The metal base 3 has two holes 17 and 18. A cathode electrode 13 A is led out from the hole 17, and a gate electrode 16 is led out from the hole 18. The cap 4 has two holes 10 and 11. The anode electrode 2A of the light receiving element 2 is led out from the hole 10, and the cathode electrode 9B is led out from the hole 11. The holes 10, 11, 17, 18 are all hermetically sealed with a known hermetic sealant. The optical GTO element 100, the turn-on circuit 3, the turn-off circuit 5, and the determination control circuit 7 constitute a power semiconductor element circuit.

光GTO素子100のパッケージ内において、GTO1のカソード20は、カソード電極13Aに2本の導線14B、14Cで接続されている。GTO1のゲート16Aは導線15でゲート電極16に接続されている。導線14B、14C、15の数は電流量に応じて増減すればよい。受光素子2のアノード7Aは導線6でアノード電極2Aに接続され、カソード9Aは導線28でカソード電極9Bに接続されている。GTO1と受光素子2は電気的に絶縁されている。GTO1の光放射窓19と受光素子2の受光部2Bとの間の距離は約1cmである。受光素子2のシリコンホトダイオードは、1辺が3mmの略正方形であり厚さは約0.5mmである。アノード電極14A、ゲート電極16及びカソード電極13Aはともに長さが約3cmである。前記のように、シリコンホトダイオードが小型であるので光GTO100の大きさは小さい。この光GTO100を、耐電圧6kV電流容量200AのSiC−GTOサイリスタと比較すると、光GTO100では重量が約100グラム増加し、容積が数パーセント増加した。図2に示すように、光GTO1では、アノード20の導線を取付けるためのパッドの一部を除去して光放射窓19を設けているので、発光効率は比較的低い。また光放射窓19と受光素子2の受光部2Bとの間を約1cm離して集光効率を低くしている。従って異常時に通電電流が200Aから瞬間的に1000Aに増加したときでも、受光素子2の光電流は120mA程度である。受光素子2の印加電圧が例えば10Vのとき電力損失は約1.2Wであり極めて低い値である。   In the package of the optical GTO element 100, the cathode 20 of the GTO 1 is connected to the cathode electrode 13A by two conducting wires 14B and 14C. The gate 16 A of GTO 1 is connected to the gate electrode 16 by a conducting wire 15. What is necessary is just to increase / decrease the number of conducting wire 14B, 14C, 15 according to electric current amount. The anode 7 </ b> A of the light receiving element 2 is connected to the anode electrode 2 </ b> A by a conducting wire 6, and the cathode 9 </ b> A is connected to the cathode electrode 9 </ b> B by a conducting wire 28. The GTO 1 and the light receiving element 2 are electrically insulated. The distance between the light emission window 19 of the GTO 1 and the light receiving part 2B of the light receiving element 2 is about 1 cm. The silicon photodiode of the light receiving element 2 has a substantially square shape with a side of 3 mm and a thickness of about 0.5 mm. The anode electrode 14A, the gate electrode 16 and the cathode electrode 13A are all about 3 cm in length. As described above, since the silicon photodiode is small, the size of the optical GTO 100 is small. When this optical GTO 100 was compared with a SiC-GTO thyristor having a withstand voltage of 6 kV and a current capacity of 200 A, the optical GTO 100 increased in weight by about 100 grams and increased in volume by several percent. As shown in FIG. 2, in the optical GTO 1, the light emission window 19 is provided by removing a part of the pad for attaching the conductor of the anode 20, so that the light emission efficiency is relatively low. In addition, the light collection efficiency is lowered by separating the light emission window 19 and the light receiving portion 2B of the light receiving element 2 by about 1 cm. Therefore, even when the energization current instantaneously increases from 200 A to 1000 A at the time of abnormality, the photocurrent of the light receiving element 2 is about 120 mA. When the applied voltage of the light receiving element 2 is 10 V, for example, the power loss is about 1.2 W, which is an extremely low value.

負荷14における短絡事故等により電流が急増してから、受光素子2が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。受光素子2の検出から判定制御回路7及び駆動回路23の動作によりGTO1がオフになるまでの時間は2〜3マイクロ秒であり極めて短時間である。発明者は、GTO1の通電電流が200Aを超えたときGTO1がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。その結果、短絡が発生して電流が約40%増加して約280Aになった時点で制御が働きGTO1はオフとなった。この実験結果から短絡電流を大幅に抑制することができることが判った。短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、低損失化が実現できる。このように本実施例によればパワー半導素子回路の小型化、軽量化に加えて高速・低損失化も実現できる。   The detection response time from when the current suddenly increases due to a short circuit accident or the like in the load 14 until the light receiving element 2 detects the rapid increase in current is 0.1 microsecond or less. The time from the detection of the light receiving element 2 until the GTO 1 is turned off by the operation of the determination control circuit 7 and the drive circuit 23 is 2 to 3 microseconds, which is an extremely short time. The inventor conducted an experiment to set a voltage of the reference power supply 9 of the determination control circuit 7 and generate a short circuit so that the GTO 1 is turned off when the energization current of the GTO 1 exceeds 200 A. As a result, when the short circuit occurred and the current increased by about 40% to reach about 280 A, the control worked and GTO 1 was turned off. From this experimental result, it was found that the short-circuit current can be greatly suppressed. Since the short-circuit current does not increase, each component of the power semiconductor element circuit may have a small power capacity, and the power semiconductor element circuit can be reduced in size, weight, and loss. As described above, according to the present embodiment, the power semiconductor element circuit can be reduced in size and weight, and at the same time, high speed and low loss can be realized.

発光性のワイドギャップバイポーラ半導体制御素子について以下に詳細に説明する。   The light-emitting wide gap bipolar semiconductor control element will be described in detail below.

従来のGTOなどのバイポーラ半導体制御素子では、オン電圧を低くして低損失にするために、接合を形成しているp型又はn型の半導体層内においてキャリアの再結合が出来るだけ生じないように構成している。すなわち各半導体層に再結合センターを出来るだけ含まないようにしている。これに対して、本発明の発光性ワイドギャップバイポーラ半導体制御素子では、前記従来のバイポーラ半導体制御素子とは逆に、バイポーラ半導体制御素子を形成する複数の半導体層の内の少なくとも一層にある程度の再結合センターが存在するように構成している。再結合センターは、少なくとも1つのSiC半導体層にアクセプタであるアルミニウムとドナーである窒素の原子をドープすることにより得られる。このようにすると、アルミニウム原子が作る不純物レベルに捕獲された正孔と、窒素原子が作る不純物レベルに捕獲された電子が再結合することにより光が発生する。半導体層に多数のアルミニウム原子と窒素原子をドープして多数の再結合センターを形成すると放射光の強さは大きくなる。しかし、再結合により、電子や正孔の流れが阻害されるのでバイポーラ制御素子のオン抵抗が高くなり従ってオン電圧も高くなる。その結果バイポーラ制御素子の電力損失が大きくなる。そこで、放射光の強さとオン抵抗の大きさを、実用性を考慮しつつ望ましい値に設定する必要がある。本実施例の発光性ワイドギャップバイポーラ半導体材料すなわちSiCでは、アルミニウム原子及び窒素原子の数をそれぞれ1×1015〜1×1019atom/cmの範囲にするのが望ましい。SiCの場合は、アルミニウムはp型不純物として働き、窒素はn型不純物として働く。そこで、再結合センターを有する半導体層がp型の場合は、アルミニウムを窒素より多くドープする必要がある。例えばアルミニウムを1×1021atom/cm程度まで増加させてもよい。また再結合センターを有する半導体層がn型の場合は、窒素をアルミニウムより多くドープする必要がある。例えば窒素を1×1021atom/cm程度まで増加させてもよい。 In a conventional bipolar semiconductor control element such as GTO, recombination of carriers does not occur as much as possible in a p-type or n-type semiconductor layer forming a junction in order to lower the on-voltage and reduce the loss. It is configured. That is, the recombination center is not included in each semiconductor layer as much as possible. On the other hand, in the light-emitting wide gap bipolar semiconductor control element of the present invention, contrary to the conventional bipolar semiconductor control element, a certain amount of re-growth is performed on at least one of the semiconductor layers forming the bipolar semiconductor control element. The connection center is configured to exist. The recombination center is obtained by doping at least one SiC semiconductor layer with atoms of aluminum as an acceptor and nitrogen as a donor. In this case, light is generated by recombination of holes captured at the impurity level formed by aluminum atoms and electrons captured at the impurity level formed by nitrogen atoms. When the semiconductor layer is doped with a large number of aluminum atoms and nitrogen atoms to form a large number of recombination centers, the intensity of the emitted light increases. However, since recombination inhibits the flow of electrons and holes, the on-resistance of the bipolar control element is increased, and thus the on-voltage is increased. As a result, the power loss of the bipolar control element increases. Therefore, it is necessary to set the intensity of the emitted light and the magnitude of the on-resistance to desirable values in consideration of practicality. In the light-emitting wide gap bipolar semiconductor material of this embodiment, that is, SiC, it is desirable that the numbers of aluminum atoms and nitrogen atoms are in the range of 1 × 10 15 to 1 × 10 19 atoms / cm 3 , respectively. In the case of SiC, aluminum serves as a p-type impurity and nitrogen serves as an n-type impurity. Therefore, when the semiconductor layer having a recombination center is p-type, it is necessary to dope aluminum more than nitrogen. For example, aluminum may be increased to about 1 × 10 21 atoms / cm 3 . Further, when the semiconductor layer having a recombination center is n-type, it is necessary to dope nitrogen more than aluminum. For example, nitrogen may be increased to about 1 × 10 21 atoms / cm 3 .

本実施例に用いている発光性のワイドギャップGTO1の詳細な構造を図3及び図4を参照して説明する。図3はGTO1の平面図であり、図4は、図3の一部のIV−IV断面図である。図2のGTO1は、図3のII−II断面図を示している。   A detailed structure of the light-emitting wide gap GTO 1 used in this embodiment will be described with reference to FIGS. FIG. 3 is a plan view of the GTO 1, and FIG. 4 is a sectional view taken along the line IV-IV in FIG. GTO1 of FIG. 2 has shown II-II sectional drawing of FIG.

図3及び図4において、GTO1は、図4の断面図に示すように、カソード電極31に厚さ約100μmのp型層32を形成し、その上に厚さ約70μmのn型層33を形成している。n型層33の上に再結合センターを有する厚さ約3μmのp型層34を形成する。p型層34の図において両端部にゲート電極16Aを形成する。p型層34の図において中央部に厚さ約2μmのn型層35を形成し、n型層35にアノード電極20を形成する。p型層34には、アルミニウム原子を3.5×1017atom/cm及び窒素原子を8×1016atom/cmの濃度でドープしている。これにより例えば100A/cmの電流密度で通電したとき、オン電圧は5.2Vと比較的低い値であった。またこの通電状態での放射光の強さは約16ミリワット(mW)であり、放射光の波長は約470ナノメータ(nm)であった。図2及び図3に示すように、GTO1の外周領域には電界を緩和するための既知のターミネーション領域37が形成されている。光放射窓の周囲はカソード電極20で取り囲まれており、光放射窓に対向するカソード電極のないp型層を電流が十分流れるようにしている。なお、p型層34の光放射窓にほぼ対向する部分以外はアルミニウムのみドープし窒素をドープしないようにした場合も実験したがオン電圧を低減する上で効果があった。
《第2実施例》
図5は、本発明の第2実施例の光結合パワー半導体素子を備えたパワー半導体素子回路の回路図である。図において、直流電源13に、パワー半導体素子としての光IGBT101を経て負荷14が接続されている。光IGBT101は、発光性ワイドギャップ半導体材料を用いて作ったバイポーラ半導体制御素子としてのpチャネルSiC絶縁ゲートバイポーラトランジスタ(IGBT)21と、受光素子22としてのシリコンホトダイオードが1つのパッケージ(図示省略)内に収納されている。パッケージ内の構成は図2に示す光GTO100の構成に類似であり、SiC−IGBT21の矢印21Aで示す放射光が受光素子22の受光部に入射するようになされている。受光素子22のカソードと電源13の負極との間に、直流電源103が、その正極がカソードに接続されるように接続されている。SiC−IGBT21のゲートには、SiC−IGBT21の通電を制御する駆動回路23の出力端23Aが接続されている。駆動回路23の入力端24には、SiC−IGBT21を外部の装置から制御する制御信号が入力される。受光素子22のアノードは判定制御回路7の抵抗12を経て入力端10に接続されている。判定制御回路7の回路構成は図1のものと同じであるので同じ動作をする。判定制御回路7の出力端7Aは駆動回路23の入力端23Bに接続されている。光IGBT101、駆動回路23、判定制御回路7でパワー半導体素子回路を構成している。
3 and 4, the GTO 1 has a p-type layer 32 having a thickness of about 100 μm formed on the cathode electrode 31 and an n-type layer 33 having a thickness of about 70 μm formed thereon as shown in the cross-sectional view of FIG. Forming. A p-type layer 34 having a recombination center and having a thickness of about 3 μm is formed on the n-type layer 33. In the figure of the p-type layer 34, gate electrodes 16A are formed at both ends. In the figure of the p-type layer 34, an n-type layer 35 having a thickness of about 2 μm is formed at the center, and the anode electrode 20 is formed on the n-type layer 35. The p-type layer 34 is doped with aluminum atoms at a concentration of 3.5 × 10 17 atoms / cm 3 and nitrogen atoms at a concentration of 8 × 10 16 atoms / cm 3 . Thus, for example, when the current was supplied at a current density of 100 A / cm 2 , the on-voltage was a relatively low value of 5.2V. The intensity of the emitted light in this energized state was about 16 milliwatts (mW), and the wavelength of the emitted light was about 470 nanometers (nm). As shown in FIGS. 2 and 3, a known termination region 37 for relaxing the electric field is formed in the outer peripheral region of the GTO 1. The periphery of the light emission window is surrounded by the cathode electrode 20 so that a sufficient current flows through the p-type layer without the cathode electrode facing the light emission window. Although an experiment was conducted in the case where only aluminum other than the portion of the p-type layer 34 substantially facing the light emission window was doped and nitrogen was not doped, there was an effect in reducing the on-voltage.
<< Second Embodiment >>
FIG. 5 is a circuit diagram of a power semiconductor device circuit including the optically coupled power semiconductor device according to the second embodiment of the present invention. In the figure, a load 14 is connected to a DC power source 13 via an optical IGBT 101 as a power semiconductor element. The optical IGBT 101 includes a p-channel SiC insulated gate bipolar transistor (IGBT) 21 as a bipolar semiconductor control element made of a light-emitting wide gap semiconductor material and a silicon photodiode as a light receiving element 22 in one package (not shown). It is stored in. The configuration in the package is similar to the configuration of the optical GTO 100 shown in FIG. 2, and the radiated light indicated by the arrow 21 </ b> A of the SiC-IGBT 21 enters the light receiving portion of the light receiving element 22. A DC power source 103 is connected between the cathode of the light receiving element 22 and the negative electrode of the power source 13 so that the positive electrode is connected to the cathode. The output terminal 23 </ b> A of the drive circuit 23 that controls energization of the SiC-IGBT 21 is connected to the gate of the SiC-IGBT 21. A control signal for controlling the SiC-IGBT 21 from an external device is input to the input terminal 24 of the drive circuit 23. The anode of the light receiving element 22 is connected to the input terminal 10 through the resistor 12 of the determination control circuit 7. Since the circuit configuration of the determination control circuit 7 is the same as that of FIG. 1, the same operation is performed. The output terminal 7A of the determination control circuit 7 is connected to the input terminal 23B of the drive circuit 23. The optical IGBT 101, the drive circuit 23, and the determination control circuit 7 constitute a power semiconductor element circuit.

負荷14の変動等によりSiC−IGBT21を流れる電流が増加すると、受光素子22を流れる矢印22Cで示す光電流が増加し、判定制御回路7の入力端10の電圧が増加する。入力端10の電圧が基準電源9の電圧より高くなると、コンパレータ8の出力端7Aがハイレベルとなる。その結果駆動回路23は、出力端23Aのレベルを低下させてSiC−IGBT21を流れる電流を減らすように制御する。負荷14を流れる電流が所定値より減少すると、前記と逆の動作をしてSiC−IGBT21を流れる電流を増加させる。これによって負荷14を流れる電流をほぼ一定の範囲に保つことができる。また負荷14に短絡事故等の異常が発生し大電流が流れたときは、SiC−IGBT21の電流を大幅に減らすかSiC−IGBT21をオフにして事故による損傷を防止する。本実施例のSiC−IGBT21の詳細な構成は図示を省略するが、p型バッファ半導体層にアルミニウム原子を1.6×1017atom/cm、窒素原子を6×1016atom/cmの濃度でドープしている。これにより、例えば100A/cmの電流密度で通電したとき、オン電圧は4.6Vと比較的低い値であった。この通電状態での放射光の強さは約8mWであり、波長は約470nmであった。 When the current flowing through the SiC-IGBT 21 increases due to fluctuations in the load 14 or the like, the photocurrent indicated by the arrow 22C flowing through the light receiving element 22 increases, and the voltage at the input terminal 10 of the determination control circuit 7 increases. When the voltage of the input terminal 10 becomes higher than the voltage of the reference power supply 9, the output terminal 7A of the comparator 8 becomes high level. As a result, the drive circuit 23 controls to reduce the current flowing through the SiC-IGBT 21 by lowering the level of the output end 23A. When the current flowing through the load 14 decreases below a predetermined value, the current flowing through the SiC-IGBT 21 is increased by performing the reverse operation. As a result, the current flowing through the load 14 can be kept in a substantially constant range. When an abnormality such as a short circuit accident occurs in the load 14 and a large current flows, the current of the SiC-IGBT 21 is significantly reduced or the SiC-IGBT 21 is turned off to prevent damage due to the accident. Although the detailed configuration of the SiC-IGBT 21 of this embodiment is not shown, the p-type buffer semiconductor layer has aluminum atoms of 1.6 × 10 17 atoms / cm 3 and nitrogen atoms of 6 × 10 16 atoms / cm 3 . Doped by concentration. Accordingly, for example, when the current was supplied at a current density of 100 A / cm 2 , the on-voltage was a relatively low value of 4.6V. The intensity of the emitted light in this energized state was about 8 mW, and the wavelength was about 470 nm.

本実施例の具体例では、IGBT21として、耐電圧6kV、電流容量100AのSiC−pチャネルIGBTを用い、受光素子22としてシリコンホトダイオードを用いる。通常の使用状態では、駆動回路23の入力端子24に駆動信号を入力する。これによりIGBT21のゲートに負電圧が印加され、IGBT21はオンになる。IGBT21をオフにするときは、前記駆動信号のレベルを零にするか、場合によっては逆極性の駆動信号を印加する。これによりIGBT21をオフにして負荷14を流れる電流を遮断することができる。前記具体例では、負荷14に短絡事故が発生して電流が例えば800Aにまで増加したとしても、受光素子22を流れる電流は90mA程度である。直流電源103の電圧が10Vとすれば、受光素子22の電力損失は0.9W程度と極めて少なく、IGBT21と同じパッケージ内に収納しても問題はない。   In a specific example of the present embodiment, a SiC-p channel IGBT having a withstand voltage of 6 kV and a current capacity of 100 A is used as the IGBT 21, and a silicon photodiode is used as the light receiving element 22. In a normal use state, a drive signal is input to the input terminal 24 of the drive circuit 23. As a result, a negative voltage is applied to the gate of the IGBT 21, and the IGBT 21 is turned on. When the IGBT 21 is turned off, the level of the drive signal is set to zero, or a drive signal having a reverse polarity is applied depending on the case. As a result, the current flowing through the load 14 can be cut off by turning off the IGBT 21. In the specific example, even if a short circuit accident occurs in the load 14 and the current increases to, for example, 800 A, the current flowing through the light receiving element 22 is about 90 mA. If the voltage of the DC power supply 103 is 10 V, the power loss of the light receiving element 22 is extremely low at about 0.9 W, and there is no problem even if it is housed in the same package as the IGBT 21.

負荷14における短絡事故等により電流が急増してから、受光素子22が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。受光素子22の検出から判定制御回路7及び駆動回路23の動作によりIGBT21がオフになるまでの時間は約1マイクロ秒であり極めて短時間である。発明者は、IGBT21の通電電流が100Aを超えたときIGBT21がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。その結果、短絡が発生して電流が約50%増加して約150Aになった時点で制御が働きIGBT21はオフとなった。この実験結果から短絡電流を大幅に抑制することができることが判った。短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、高速・低損失化が実現できる。
《第3実施例》
図6は第3実施例の光結合パワー半導体素子を備えた9kVのパワー半導体素子回路40の回路図である。図において、パワー半導体素子としてのGTO41のアノード電極49Aは、負荷14と判定制御回路48の一方の入力端子に接続され、カソード電極49Bは電源13の負極に接続されている。直流電源13にGTO41を経て負荷14が接続されている。本実施例に用いるGTO41は、発光性ワイドギャップ半導体材料であるSiCを用いたゲートターンオフサイリスタ(GTO)である。GTO41は図7の断面図に示すように、n型基板を用いn型のベース領域にゲートを設けたアノードゲート構造のSiC−GTOである。図7において、片面にカソード電極49Bを有する厚さ約250μmのn型SiC基板36の他方の面に、厚さ約95μmのp型層37を形成している。p型層37の上に再結合センターを有する厚さ約3μmのn型層38を形成している。n型層38の中央部に厚さ約2μmのp型層を形成し、その上にアノード電極49Aを設けている。n型層38の両端部に制御端子としてのゲート電極49Cを設けている。
The detection response time from when the current suddenly increases due to a short circuit accident or the like in the load 14 until the light receiving element 22 detects the rapid increase in current is 0.1 microsecond or less. The time from detection of the light receiving element 22 until the IGBT 21 is turned off by the operation of the determination control circuit 7 and the drive circuit 23 is about 1 microsecond, which is an extremely short time. The inventor conducted an experiment in which the voltage of the reference power supply 9 of the determination control circuit 7 is set and a short circuit is generated at the load 14 so that the IGBT 21 is turned off when the energization current of the IGBT 21 exceeds 100A. As a result, when the short circuit occurred and the current increased by about 50% to about 150 A, the control was activated and the IGBT 21 was turned off. From this experimental result, it was found that the short-circuit current can be greatly suppressed. Since the short-circuit current does not increase, each component of the power semiconductor element circuit may have a small power capacity, and the power semiconductor element circuit can be reduced in size, weight, speed and loss.
<< Third embodiment >>
FIG. 6 is a circuit diagram of a 9 kV power semiconductor device circuit 40 including the optically coupled power semiconductor device of the third embodiment. In the figure, the anode electrode 49A of the GTO 41 as the power semiconductor element is connected to one input terminal of the load 14 and the determination control circuit 48, and the cathode electrode 49B is connected to the negative electrode of the power source 13. A load 14 is connected to the DC power source 13 via the GTO 41. The GTO 41 used in this embodiment is a gate turn-off thyristor (GTO) using SiC, which is a light-emitting wide gap semiconductor material. As shown in the cross-sectional view of FIG. 7, the GTO 41 is an SiC-GTO having an anode gate structure in which an n-type substrate is used and a gate is provided in an n-type base region. In FIG. 7, a p-type layer 37 having a thickness of about 95 μm is formed on the other surface of an n-type SiC substrate 36 having a thickness of about 250 μm having a cathode electrode 49B on one side. An n-type layer 38 having a recombination center and having a thickness of about 3 μm is formed on the p-type layer 37. A p-type layer having a thickness of about 2 μm is formed at the center of the n-type layer 38, and an anode electrode 49A is provided thereon. Gate electrodes 49C as control terminals are provided at both ends of the n-type layer 38.

このSiC−GTOは、ベース領域であるn型層38にアルミニウム原子を8×1016atom/cm及び窒素原子を2.8×1017atom/cmの濃度でドープしている。100A/cmの電流密度で通電したときのオン電圧は4.1Vと比較的低い値であった。またこの通電状態での放射光の強さは13mWであり、放射光の波長は約470nmであった。 In this SiC-GTO, the n-type layer 38 which is a base region is doped with aluminum atoms at a concentration of 8 × 10 16 atoms / cm 3 and nitrogen atoms at a concentration of 2.8 × 10 17 atoms / cm 3 . The on-state voltage when energized at a current density of 100 A / cm 2 was a relatively low value of 4.1V. The intensity of the emitted light in this energized state was 13 mW, and the wavelength of the emitted light was about 470 nm.

本実施例では、GTO41の発光部に光ファイバ43の一方の端部を配置し、光ファイバの他方の端部にフォトダイオード等の受光素子42が配置されている。これにより、GTO41の放射光は光ファイバ43を通って受光素子42に入射する。GTO41と受光素子42の間が光ファイバ43によって電気的に隔離されているので、電源13、負荷14及びGTO41を含む回路が高電圧であっても、受光素子42及び判定制御回路48は前記高電圧の影響を少なくできる。又受光素子42をGTO41より離して設けることができるので装置製作にあたり自由度が大きくなる。外部の装置からGTO41をオンにするときは、ターンオン回路44の入力端子45に正のパルス電圧を印加し、GTO41をオフにするときは、同様にターンオフ回路46の入力端子47に正のパルスを印加する。GTO41を流れる電流が増加し、放射光の強さが増加すると、光ファイバ43を経て受光素子42に入射する入射光の強さも増加する。入射光の強さに実質的に比例する受光素子42の検出電流は、判定制御回路48に印加され基準電源9の出力電流と比較される。受光素子42の入射光の強さが増加して、受光素子42を流れる電流が所定電流値を超えると、判定制御回路48の出力端48Aの出力信号がターンオフ回路46に印加されGTO41をオフにする。基準電源9の出力電流は任意に変えることができ、この出力電流を加減することにより前記の所定電流値を所望の値に設定することができる。これにより、GTO41の電流を制御することができる。本実施例は電源13の電圧が9kV以上、負荷14を流れる電流が200A以上のパワー半導体回路により適している。またアノードゲート構造のGTOサイリスタはSiCのn型基板を用いているのでSiCのp型基板を用いる第1実施例のものに比べて、オン抵抗が5分の1以下になる。従って通電時のGTO41の電力損失は非常に少ない。GTO41のヒートシンクも小型のものでよく、小型、軽量のパワー半導体素子回路が実現できる。   In the present embodiment, one end of the optical fiber 43 is disposed at the light emitting portion of the GTO 41, and a light receiving element 42 such as a photodiode is disposed at the other end of the optical fiber. Thereby, the radiated light of the GTO 41 enters the light receiving element 42 through the optical fiber 43. Since the GTO 41 and the light receiving element 42 are electrically isolated by the optical fiber 43, the light receiving element 42 and the determination control circuit 48 are not connected to the high power even if the circuit including the power supply 13, the load 14, and the GTO 41 is at a high voltage. The influence of voltage can be reduced. Further, since the light receiving element 42 can be provided away from the GTO 41, the degree of freedom in manufacturing the apparatus is increased. When the GTO 41 is turned on from an external device, a positive pulse voltage is applied to the input terminal 45 of the turn-on circuit 44, and when the GTO 41 is turned off, a positive pulse is similarly applied to the input terminal 47 of the turn-off circuit 46. Apply. When the current flowing through the GTO 41 increases and the intensity of radiated light increases, the intensity of incident light incident on the light receiving element 42 via the optical fiber 43 also increases. The detection current of the light receiving element 42 that is substantially proportional to the intensity of the incident light is applied to the determination control circuit 48 and compared with the output current of the reference power supply 9. When the intensity of the incident light of the light receiving element 42 increases and the current flowing through the light receiving element 42 exceeds a predetermined current value, the output signal of the output terminal 48A of the determination control circuit 48 is applied to the turn-off circuit 46 to turn off the GTO 41. To do. The output current of the reference power supply 9 can be arbitrarily changed, and the predetermined current value can be set to a desired value by adjusting the output current. Thereby, the current of GTO 41 can be controlled. This embodiment is more suitable for a power semiconductor circuit in which the voltage of the power supply 13 is 9 kV or higher and the current flowing through the load 14 is 200 A or higher. Further, since the GTO thyristor having an anode gate structure uses a SiC n-type substrate, the on-resistance is reduced to 1/5 or less as compared with the first embodiment using a SiC p-type substrate. Therefore, the power loss of the GTO 41 during energization is very small. The heat sink of GTO 41 may be small, and a small and light power semiconductor element circuit can be realized.

負荷14における短絡事故等により電流が急増してから、受光素子42が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。受光素子42の検出から判定制御回路7及び駆動回路23の動作によりGTO41がオフになるまでの時間は2〜3マイクロ秒であり極めて短時間である。発明者は、GTO41の通電電流が400Aを超えたときGTO41がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。その結果、短絡が発生して電流が約40%増加して約560Aになった時点で制御が働きGTO41はオフとなった。この実験結果から短絡電流を大幅に抑制することができることが判った。短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、高速・低損失化が実現できる。なお、n型ベース層において光放射窓に対向する部分(図7の38A)のみアルミニウムと窒素をドープし、それ以外は窒素のみをドープすることにより放射光強度を確保しつつ、オン抵抗を更に低減する上で効果があった。
《第4実施例》
図8は、前記パワー半導体素子回路を用いたインバータ装置のブロック図である。本実施例ではインバータ装置の制御回路の一部に例えば前記第3実施例のパワー半導体素子回路40を用いている。パワー半導体素子回路40の代わりに、前記第1又は第2実施例のパワー半導体素子回路を用いてもよい。図8において、例えば、直流電源13の正極側に接続された制御回路は、前記第3実施例のパワー半導体素子回路40であり、それぞれのGTO41には既知のPWM制御回路を含む制御回路74やフライホイールダイオード41Aを接続している。直流電源13の電圧があまり高くないときは、GTO41とシリコンホトダイオード42との間の光の伝達に光ファイバ43を用いず両者を近づけて配置して、GTO41の光を直接ホトダイオード42に入射してもよい。直流電源13の負極側の半導体制御素子には、発光性ではないアノードゲートGTO72を用いている。アノードゲートGTO72の代わりに正極側と同じパワー半導体素子回路40を用いてもよいが、発光性のGTO41はアノードゲートGTO72よりオン電圧が大きいのでその分電力損失が大きくなる点と、GTO41の方がコストが高い点で不利になる。制御装置73はインバータのスイッチング素子の既知のPWM制御回路等と同様のものでよい。
The detection response time from when the current suddenly increases due to a short circuit accident or the like in the load 14 until the light receiving element 42 detects the rapid increase in current is 0.1 microsecond or less. The time from the detection of the light receiving element 42 until the GTO 41 is turned off by the operation of the determination control circuit 7 and the drive circuit 23 is 2 to 3 microseconds, which is an extremely short time. The inventor conducted an experiment to set a voltage of the reference power supply 9 of the determination control circuit 7 and generate a short circuit so that the GTO 41 is turned off when the energization current of the GTO 41 exceeds 400A. As a result, when the short circuit occurred and the current increased by about 40% to about 560 A, the control was activated and the GTO 41 was turned off. From this experimental result, it was found that the short-circuit current can be greatly suppressed. Since the short-circuit current does not increase, each component of the power semiconductor element circuit may have a small power capacity, and the power semiconductor element circuit can be reduced in size, weight, speed and loss. In the n-type base layer, only the portion facing the light emission window (38A in FIG. 7) is doped with aluminum and nitrogen, and the other is doped with nitrogen alone to secure the emitted light intensity and further increase the on-resistance. It was effective in reducing.
<< 4th Example >>
FIG. 8 is a block diagram of an inverter device using the power semiconductor element circuit. In this embodiment, for example, the power semiconductor element circuit 40 of the third embodiment is used as a part of the control circuit of the inverter device. Instead of the power semiconductor element circuit 40, the power semiconductor element circuit of the first or second embodiment may be used. In FIG. 8, for example, the control circuit connected to the positive side of the DC power supply 13 is the power semiconductor element circuit 40 of the third embodiment, and each GTO 41 includes a control circuit 74 including a known PWM control circuit, A flywheel diode 41A is connected. When the voltage of the DC power supply 13 is not so high, the optical fiber 43 is not used for the transmission of light between the GTO 41 and the silicon photodiode 42, and both are arranged close to each other, and the light of the GTO 41 is directly incident on the photodiode 42. Also good. A non-luminous anode gate GTO 72 is used for the semiconductor control element on the negative electrode side of the DC power supply 13. The same power semiconductor element circuit 40 as that on the positive electrode side may be used in place of the anode gate GTO 72. However, since the light emitting GTO 41 has a higher on-voltage than the anode gate GTO 72, the power loss is increased accordingly. It is disadvantageous in terms of high cost. The control device 73 may be the same as a known PWM control circuit of the switching element of the inverter.

本実施例によればGTO41を流れる通電電流に実質的に比例する放射光をホトダイオード42で受けて前記通電電流を検出し、検出した電流を基準電源9の電流に重畳して判定制御回路48に印加する。これにより、PWM制御回路を介してGTO41の通電パルス幅を制御し、GTO41の通電電流を制御することができ、小型・軽量かつ低損失のインバータ装置を得ることができる。また、ホトダイオードの検出電流を用いて、通電パルスの幅だけでなく通電パルスの高さも制御することにより、供給電流を増減できる小型・軽量・低損失のインバータ装置を得ることもできる。   According to the present embodiment, the photodiode 42 receives the radiated light substantially proportional to the energizing current flowing through the GTO 41 to detect the energizing current, and superimposes the detected current on the current of the reference power source 9 to the determination control circuit 48. Apply. Thereby, the energization pulse width of the GTO 41 can be controlled via the PWM control circuit, the energization current of the GTO 41 can be controlled, and a small, light and low-loss inverter device can be obtained. Further, by using the detection current of the photodiode to control not only the width of the energization pulse but also the height of the energization pulse, it is possible to obtain a small, light, and low loss inverter device that can increase or decrease the supply current.

以上、本発明の光結合パワー半導体素子を備えたパワー半導体素子回路の4つの実施例について説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。例えばワイドギャップ半導体材料を用いたGTO−サイリスタ及びIGBTは、エミッタスイッチサイリスタや静電誘導サイリスタ等の他のワイドギャップ半導体バイポーラ制御素子でもよく、更にSi基板の上に積層された複数のワイドギャップ半導体層で形成されたバイポーラ制御素子でもよい。また前記GTO−サイリスタやIGBTは、Siやワイドギャップ半導体材料で形成されたMOSFET等のユニポーラ素子と、ワイドギャップ半導体材料で形成されたバイポーラ制御素子を組み合わせたハイブリッド素子でもよい。例えばワイドギャップ半導体材料を用いたバイポーラトランジスタのエミッタとコレクタ間に、Si−MOSFETを接続したハイブリッド構成の素子等でも良い。   Although the four embodiments of the power semiconductor device circuit including the optically coupled power semiconductor device of the present invention have been described above, the present invention covers more application ranges or derivative structures. For example, GTO-thyristors and IGBTs using wide gap semiconductor materials may be other wide gap semiconductor bipolar control elements such as emitter switch thyristors and electrostatic induction thyristors, and a plurality of wide gap semiconductors stacked on a Si substrate. It may be a bipolar control element formed of layers. The GTO-thyristor and IGBT may be a hybrid element in which a unipolar element such as a MOSFET formed of Si or a wide gap semiconductor material and a bipolar control element formed of a wide gap semiconductor material are combined. For example, an element having a hybrid structure in which a Si-MOSFET is connected between an emitter and a collector of a bipolar transistor using a wide gap semiconductor material may be used.

ワイドギャップ半導体GTOサイリスタは、ワイドギャップ半導体材料の窒化ガリウム(GaN)を用いて形成してもよい。窒化ガリウムのGTOサイリスタ(GaN−GTO)は、実施例3の図7に示すようなアノードゲート構造にするのが望ましく、n型及びp型の各半導体層の厚さや不純物濃度も図7のものとほぼ同じにすればよい。GaN−GTOでは、p型不純物としては亜鉛(Zn)、n型不純物としてはシリコン(Si)が適している。n型ベース(図7のn型層38)に2.8×1017atom/cmの濃度のSi原子をドープすると、Si原子による再結合センターが形成され、発光性GaN−GTOが得られる。放射光の波長は約470nmであり、同じ通電電流のときの放射光の強さはSiC−GTOより強い。GaN−GTOの耐電圧は1200V(電流75A)であり、SiC−GTOよりは低い。図6のパワー半導体素子回路40において、SiCのGTO41の代わりにGaN−GTOを用いることにより、第3実施例と同じような効果を有するパワー半導体素子回路2を得ることができる。 The wide gap semiconductor GTO thyristor may be formed using gallium nitride (GaN), which is a wide gap semiconductor material. The gallium nitride GTO thyristor (GaN-GTO) preferably has an anode gate structure as shown in FIG. 7 of the third embodiment, and the thickness and impurity concentration of each of the n-type and p-type semiconductor layers are as shown in FIG. Should be almost the same. In GaN-GTO, zinc (Zn) is suitable as the p-type impurity, and silicon (Si) is suitable as the n-type impurity. When the n-type base (n-type layer 38 in FIG. 7) is doped with Si atoms at a concentration of 2.8 × 10 17 atoms / cm 3, a recombination center is formed by Si atoms, and a luminescent GaN-GTO is obtained. . The wavelength of the emitted light is about 470 nm, and the intensity of the emitted light at the same energizing current is stronger than that of SiC-GTO. The withstand voltage of GaN-GTO is 1200V (current 75A), which is lower than that of SiC-GTO. In the power semiconductor element circuit 40 of FIG. 6, by using GaN-GTO instead of SiC GTO 41, the power semiconductor element circuit 2 having the same effect as the third embodiment can be obtained.

受光素子は、Siホトダイオード以外の、ホトトランジスタやCdS光導電素子等でもよく、SiCホトダイオード等のワイドギャップ半導体材料を用いた受光素子でもよい。   The light receiving element may be a phototransistor, a CdS photoconductive element, or the like other than the Si photodiode, or a light receiving element using a wide gap semiconductor material such as a SiC photodiode.

本発明の第1実施例の光結合パワー半導体素子を備えたパワー半導体素子回路の回路図である。1 is a circuit diagram of a power semiconductor element circuit including an optically coupled power semiconductor element according to a first embodiment of the present invention. 第1実施例のパワー半導体素子回路に用いる、パワー半導体素子と受光素子を含むパッケージの断面図である。It is sectional drawing of the package containing a power semiconductor element and a light receiving element used for the power semiconductor element circuit of 1st Example. 第1実施例の光結合パワー半導体素子としてのGTO1の平面図である。It is a top view of GTO1 as an optical coupling power semiconductor element of 1st Example. 図3のGTO1のIV−IV断面図である。It is IV-IV sectional drawing of GTO1 of FIG. 本発明の第2実施例の光結合パワー半導体素子を備えたパワー半導体素子回路の回路図である。It is a circuit diagram of the power semiconductor element circuit provided with the optical coupling power semiconductor element of 2nd Example of this invention. 本発明の第3実施例の光結合パワー半導体素子を備えたパワー半導体素子回路の回路図である。It is a circuit diagram of the power semiconductor element circuit provided with the optical coupling power semiconductor element of 3rd Example of this invention. 第3実施例の光結合パワー半導体素子としてのSiC−GTOの断面図である。It is sectional drawing of SiC-GTO as an optical coupling power semiconductor element of 3rd Example. 前記パワー半導体素子回路を備えたインバータ装置の回路図である。It is a circuit diagram of the inverter apparatus provided with the said power semiconductor element circuit. (a)は第1の従来例のパワー半導体素子回路の回路図、(b)は第2の従来例のパワー半導体素子回路の回路図である。(A) is a circuit diagram of a power semiconductor element circuit of a first conventional example, and (b) is a circuit diagram of a power semiconductor element circuit of a second conventional example.

符号の説明Explanation of symbols

1 半導体制御素子
2 受光素子
2A アノード電極
3 ターンオン回路
5 ターンオフ回路
7 判定回路
8 コンパレータ
9 基準電源
9A カソード
9B カソード電極
13 直流電源
13A カソード
14 負荷
14A アノード電極
16 ゲート電極
19 光放射窓
21 絶縁ゲートバイポーラトランジスタ(IGBT)
22 受光素子
23 駆動回路
31 カソード電極
32、34 n型層
33、35 p型層
37 ターミネーション領域
41 光GTO
42 受光素子
43 光ファイバ
44 ターンオン回路
46 ターンオフ回路
48 判定回路
72 アノードゲートGTO
73 制御装置
100 光GTO素子
101 光IGBT
DESCRIPTION OF SYMBOLS 1 Semiconductor control element 2 Light receiving element 2A Anode electrode 3 Turn-on circuit 5 Turn-off circuit 7 Judgment circuit 8 Comparator 9 Reference power supply 9A Cathode 9B Cathode electrode 13 DC power supply 13A Cathode 14 Load 14A Anode electrode 16 Gate electrode 19 Light emission window 21 Insulated gate bipolar Transistor (IGBT)
22 Photodetector 23 Drive circuit 31 Cathode electrode 32, 34 n-type layer 33, 35 p-type layer 37 termination region 41 optical GTO
42 Photodetector 43 Optical fiber 44 Turn-on circuit 46 Turn-off circuit 48 Judgment circuit 72 Anode gate GTO
73 Control Device 100 Optical GTO Element 101 Optical IGBT

Claims (15)

実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子を備え、
前記パワー半導体素子は、
前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、
前記複数層のうち少なくとも一つの層に、前記通電電流に応じて光を発生する再結合センターが含まれ、
前記再結合センターで発生した光が外部へ放射されるようになっており、
前記パワー半導体素子が外部へ放射した前記光を受けて、前記パワー半導体素子の前記通電電流に応じた出力を発生する受光素子を備えたことを特徴とする光結合パワー半導体素子。
A bipolar power semiconductor element in which a plurality of p-type layers and n-type layers made of a wide gap semiconductor material having substantially the same band gap are alternately stacked;
The power semiconductor element is
A control terminal that is electrically connected to a layer sandwiched between the plurality of layers and controls an energization current flowing through the element;
At least one of the plurality of layers includes a recombination center that generates light according to the energization current,
The light generated at the recombination center is radiated to the outside,
An optically coupled power semiconductor element, comprising: a light receiving element that receives the light radiated to the outside by the power semiconductor element and generates an output corresponding to the energization current of the power semiconductor element.
請求項1に記載の光結合パワー半導体素子において、
前記パワー半導体素子が外部へ放射した前記光を前記受光素子に伝送する光ファイバを備えたことを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 1,
An optically coupled power semiconductor element comprising an optical fiber that transmits the light emitted from the power semiconductor element to the outside to the light receiving element.
請求項1に記載の光結合パワー半導体素子において、
前記再結合センターはアクセプタとドナーとの対を含むことを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 1,
The recombination center includes a pair of an acceptor and a donor.
請求項3に記載の光結合パワー半導体素子において、
前記パワー半導体素子は、この素子の表面側で前記再結合センターを含む前記層に対応する位置に、前記再結合センターで発生した光を外部へ放射する光放射窓を備えたことを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 3,
The power semiconductor element includes a light emission window that radiates light generated at the recombination center to the outside at a position corresponding to the layer including the recombination center on the surface side of the element. Optically coupled power semiconductor element.
請求項3に記載の光結合パワー半導体素子において、
前記アクセプタとドナーは、それぞれドープされたアルミニウム原子、窒素原子からなることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 3,
The acceptor and donor are made of doped aluminum atom and nitrogen atom, respectively.
請求項5に記載の光結合パワー半導体素子において、
前記アルミニウム原子及び窒素原子の濃度は、ともに1×1015atom/cm乃至1×1019atom/cmの範囲にあることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 5,
The concentration of the aluminum atom and nitrogen atom is in the range of 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3 , respectively.
請求項4に記載の光結合パワー半導体素子において、
前記再結合センターを含む前記層のうち前記光放射窓に対向する部分のみに前記再結合センターが含まれていることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 4,
The optical coupling power semiconductor element, wherein the recombination center is included only in a portion of the layer including the recombination center facing the light emission window.
請求項5に記載の光結合パワー半導体素子において、
前記再結合センターを含む前記層がp型層であり、前記アルミニウム原子が前記窒素原子よりも多くドープされていることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 5,
The optically coupled power semiconductor device, wherein the layer including the recombination center is a p-type layer, and the aluminum atoms are more doped than the nitrogen atoms.
請求項5に記載の光結合パワー半導体素子において、
前記再結合センターを含む前記層がn型層であり、前記窒素原子が前記アルミニウム原子よりも多くドープされていることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 5,
The optically coupled power semiconductor device, wherein the layer including the recombination center is an n-type layer, and the nitrogen atoms are more doped than the aluminum atoms.
請求項8に記載の光結合パワー半導体素子において、
前記アルミニウム原子の濃度が1×1021atom/cm程度であり、前記窒素原子の濃度が1×1015atom/cm乃至1×1019atom/cmの範囲であることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 8,
The concentration of the aluminum atoms is about 1 × 10 21 atoms / cm 3 , and the concentration of the nitrogen atoms is in a range of 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3. Optically coupled power semiconductor element.
請求項9に記載の光結合パワー半導体素子において、
前記窒素原子の濃度が1×1021atom/cm程度であり、前記アルミニウム原子の濃度が1×1015atom/cm乃至1×1019atom/cmの範囲であることを特徴とする光結合パワー半導体素子。
The optically coupled power semiconductor device according to claim 9,
The nitrogen atom concentration is about 1 × 10 21 atoms / cm 3 , and the aluminum atom concentration is in the range of 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3. Optically coupled power semiconductor element.
前記制御端子としてのゲートを有する絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載の光結合パワー半導体素子。   2. The optically coupled power semiconductor device according to claim 1, wherein the optically coupled power semiconductor device is an insulated gate bipolar transistor having a gate as the control terminal. 前記制御端子としてのPチャネルゲートと、前記再結合センターを含む前記層としてのP型バッファ層とを有するPチャネル絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載の光結合パワー半導体素子。   2. The optically coupled power semiconductor device according to claim 1, which is a P-channel insulated gate bipolar transistor having a P-channel gate as the control terminal and a P-type buffer layer as the layer including the recombination center. . 前記制御端子としてのゲートを有するゲートターンオフサイリスタであることを特徴とする請求項1記載の光結合パワー半導体素子。   2. The optically coupled power semiconductor device according to claim 1, which is a gate turn-off thyristor having a gate as the control terminal. 前記制御端子としてのアノードゲートを有するアノードゲート構造のゲートターンオフサイリスタであることを特徴とする請求項1記載の光結合パワー半導体素子。
2. The optically coupled power semiconductor element according to claim 1, wherein the optically coupled power semiconductor element is a gate turn-off thyristor having an anode gate structure having an anode gate as the control terminal.
JP2005317084A 2005-10-31 2005-10-31 Optical coupling power semiconductor device Pending JP2006080560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005317084A JP2006080560A (en) 2005-10-31 2005-10-31 Optical coupling power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005317084A JP2006080560A (en) 2005-10-31 2005-10-31 Optical coupling power semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001128218A Division JP3754628B2 (en) 2001-04-25 2001-04-25 Power semiconductor element circuit and inverter device using the same

Publications (1)

Publication Number Publication Date
JP2006080560A true JP2006080560A (en) 2006-03-23

Family

ID=36159704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005317084A Pending JP2006080560A (en) 2005-10-31 2005-10-31 Optical coupling power semiconductor device

Country Status (1)

Country Link
JP (1) JP2006080560A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007149846A2 (en) * 2006-06-19 2007-12-27 Semisouth Laboratories, Inc. Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
US8183124B2 (en) 2006-06-19 2012-05-22 Ss Sc Ip, Llc Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
TWI578674B (en) * 2014-06-18 2017-04-11 富士通股份有限公司 Power supply circuit and power factor correction circuit
US11591544B2 (en) 2020-11-25 2023-02-28 Akagera Medicines, Inc. Ionizable cationic lipids
JP2023513773A (en) * 2020-02-14 2023-04-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Ceramic carrier substrates and power modules
US12028974B2 (en) 2020-02-14 2024-07-02 Robert Bosch Gmbh Ceramic carrier substrate and power module

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827121A (en) * 1981-08-26 1983-02-17 Hitachi Ltd Optical transmission line
JPH01165222A (en) * 1987-12-21 1989-06-29 Mitsubishi Electric Corp Driving circuit for semiconductor switching element
JPH01189977A (en) * 1988-01-25 1989-07-31 Nec Corp Semiconductor optical memory
JPH0475971U (en) * 1990-11-14 1992-07-02
JPH0555555A (en) * 1991-08-22 1993-03-05 Sony Corp Laser thyristor
JPH05196980A (en) * 1991-11-18 1993-08-06 Ricoh Co Ltd Optical exclusive or computing element
JPH07131067A (en) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd Method for manufacturing silicon carbide wafer and method for manufacturing silicon carbide light emitting diode element
JPH07335940A (en) * 1994-06-14 1995-12-22 Toshiba Corp Compound semiconductor light emitting device
JPH1027899A (en) * 1996-07-11 1998-01-27 Fuji Electric Co Ltd Voltage drive-type silicon carbide thyristor
JP2000233449A (en) * 1999-02-17 2000-08-29 Marubeni Plax Kk Current detector of high frequency welder
JP2001068726A (en) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd Light-emitting thyristor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827121A (en) * 1981-08-26 1983-02-17 Hitachi Ltd Optical transmission line
JPH01165222A (en) * 1987-12-21 1989-06-29 Mitsubishi Electric Corp Driving circuit for semiconductor switching element
JPH01189977A (en) * 1988-01-25 1989-07-31 Nec Corp Semiconductor optical memory
JPH0475971U (en) * 1990-11-14 1992-07-02
JPH0555555A (en) * 1991-08-22 1993-03-05 Sony Corp Laser thyristor
JPH05196980A (en) * 1991-11-18 1993-08-06 Ricoh Co Ltd Optical exclusive or computing element
JPH07131067A (en) * 1993-11-08 1995-05-19 Sanyo Electric Co Ltd Method for manufacturing silicon carbide wafer and method for manufacturing silicon carbide light emitting diode element
JPH07335940A (en) * 1994-06-14 1995-12-22 Toshiba Corp Compound semiconductor light emitting device
JPH1027899A (en) * 1996-07-11 1998-01-27 Fuji Electric Co Ltd Voltage drive-type silicon carbide thyristor
JP2000233449A (en) * 1999-02-17 2000-08-29 Marubeni Plax Kk Current detector of high frequency welder
JP2001068726A (en) * 1999-08-25 2001-03-16 Nippon Sheet Glass Co Ltd Light-emitting thyristor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455328B2 (en) 2006-06-19 2013-06-04 Power Integrations, Inc. Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
WO2007149846A2 (en) * 2006-06-19 2007-12-27 Semisouth Laboratories, Inc. Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
JP2009542004A (en) * 2006-06-19 2009-11-26 セミサウス ラボラトリーズ インコーポレイテッド Optically controlled silicon carbide and related wide bandgap transistors and thyristors
US8183124B2 (en) 2006-06-19 2012-05-22 Ss Sc Ip, Llc Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
US8193537B2 (en) 2006-06-19 2012-06-05 Ss Sc Ip, Llc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
AU2007261051B2 (en) * 2006-06-19 2013-05-30 Power Integrations, Inc. Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
WO2007149846A3 (en) * 2006-06-19 2008-06-12 Semisouth Lab Inc Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
US8592826B2 (en) 2006-06-19 2013-11-26 Michael S. Mazzola Silicon carbide and related wide-bandgap transistors on semi insulating epitaxy
US8853710B2 (en) 2006-06-19 2014-10-07 Power Integrations, Inc. Optically controlled silicon carbide and related wide-bandgap transistors and thyristors
TWI578674B (en) * 2014-06-18 2017-04-11 富士通股份有限公司 Power supply circuit and power factor correction circuit
US9647527B2 (en) 2014-06-18 2017-05-09 Fujitsu Limited Power supply circuit and power factor correction circuit
JP2023513773A (en) * 2020-02-14 2023-04-03 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング Ceramic carrier substrates and power modules
US12028974B2 (en) 2020-02-14 2024-07-02 Robert Bosch Gmbh Ceramic carrier substrate and power module
US11591544B2 (en) 2020-11-25 2023-02-28 Akagera Medicines, Inc. Ionizable cationic lipids

Similar Documents

Publication Publication Date Title
JP4741630B2 (en) Operation method of semiconductor device
US20220367443A1 (en) Semiconductor device having a semiconductor channel region and a semiconductor auxiliary region
JP2008294452A5 (en)
JP6580545B2 (en) Electrical assembly including a semiconductor switching device and a clamp diode
US4791470A (en) Reverse conducting gate turn-off thyristor device
JP3600802B2 (en) Current limiting device
JP3754628B2 (en) Power semiconductor element circuit and inverter device using the same
JP2006080560A (en) Optical coupling power semiconductor device
US20060145298A1 (en) Semiconductor device
JP4537936B2 (en) Power semiconductor element
JP2002325427A5 (en)
US4595939A (en) Radiation-controllable thyristor with multiple, non-concentric amplified stages
JP6715736B2 (en) Semiconductor device and power converter
US8461620B2 (en) Laser pumping of thyristors for fast high current rise-times
JP2023074722A (en) Semiconductor device and power conversion device
JP2005151779A (en) High-frequency power supply unit
JP4128993B2 (en) Grid interconnection device and method for detecting abnormality of rectifying element included in the grid interconnection device
CN116491058B (en) Module comprising switchable bypass device
US20230170404A1 (en) Semiconductor device and electric power conversion device
US20230411503A1 (en) Module comprising a switchable bypass device
US9159820B2 (en) Buried gate static induction thyristor
Sharma Power electronics
JPS596771A (en) Gate turn-off thyristor
JPS6086862A (en) Photo-driven type semiconductor control rectifier

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727