JP4537936B2 - Power semiconductor element - Google Patents

Power semiconductor element Download PDF

Info

Publication number
JP4537936B2
JP4537936B2 JP2005317067A JP2005317067A JP4537936B2 JP 4537936 B2 JP4537936 B2 JP 4537936B2 JP 2005317067 A JP2005317067 A JP 2005317067A JP 2005317067 A JP2005317067 A JP 2005317067A JP 4537936 B2 JP4537936 B2 JP 4537936B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
power semiconductor
semiconductor device
circuit
current
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005317067A
Other languages
Japanese (ja)
Other versions
JP2006121095A (en )
Inventor
良孝 菅原
Original Assignee
関西電力株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明はパワー半導体素子に関し、より詳しくは、通電電流の変化を検知して通電電流を制御するパワー半導体素子回路を構成するのに用いられるパワー半導体素子に関する。 The present invention relates to power semiconductor devices and, more particularly, to a power semiconductor device used to construct the power semiconductor device circuit for controlling the energization current by detecting a change in electric current.

通電電流の変化を検知して通電電流を制御するパワー半導体素子回路においては、パワー半導体素子を流れる通電電流の増加又は減少等の変化を検出して検出信号を出力する検出回路を有する。 In the power semiconductor device circuit for controlling the energization current by detecting a change in the energizing current has a detection circuit for outputting a detection to the detection signal an increase or change in a decrease in electric current flowing through the power semiconductor device. この検出信号を用いて、通電電流の異常な増加又は減少を抑制したり、短絡などの異常時に負荷やパワー半導体素子回路自体を保護するために電流を遮断するなどの制御が行われている。 Using this detection signal, it suppresses abnormal increase or decrease in applied current, the control such as to cut off the current in order to protect when abnormality such as a short circuit load and the power semiconductor element circuit itself has been performed.

前記の制御においては通電電流を高い感度で検出する必要がある。 It is necessary to detect with high sensitivity the energization current in the control of the. 検出回路の2つの従来例を図9の(a)及び(b)の回路図を参照して説明する。 Two conventional example of the detection circuit with reference to the circuit diagram of (a) and (b) of FIG. 9 will be described. 図9の(a)に示す第1の従来例では、太陽電池、燃料電池などの直流電源50に、制御素子としてのIGBT(Insulated gate bipolar transistor)51を経て負荷52が接続されている。 In the first conventional example shown in FIG. 9 (a), a solar cell, a DC power source 50 such as a fuel cell, the load 52 is connected via the IGBT (Insulated gate bipolar transistor) 51 as a control element. IGBT51と電源50との間の電路59にCT等の検出用コイル53を設け、電路59を流れる電流の変化により検出用コイル53に誘起する電圧V1を検出信号として駆動回路55に入力する。 The path 59 between the IGBT51 and power source 50 is provided a detecting coil 53 CT, etc., and inputs the voltage V1 induced in the detection coil 53 by the change in the current flowing through the path 59 to the drive circuit 55 as a detection signal. 駆動回路55は電圧V1に基づいてIGBT51を制御する。 Drive circuit 55 controls the IGBT51 based on the voltage V1. 例えば負荷52で短絡事故が発生すると電路59を流れる電流が急増し、電流の急増により電圧V1も急増する。 For example, short circuit at the load 52 is generated the current through the electrical path 59 is increased rapidly, the voltage V1 also increases rapidly by surge currents. 駆動回路55は電圧V1が所定値を超えると、IGBT51のゲート電圧を制御してIGBT51をオフにする。 Driving circuit 55 when the voltage V1 exceeds a predetermined value, turn off the IGBT 51 by controlling the gate voltage of the IGBT 51. これにより、異常が発生したときの、電源50、IGBT51及び負荷52の損傷を防止する。 Accordingly, abnormalities of when they occur, to prevent damage to the power source 50, IGBT 51 and the load 52.

図9の(b)は第2の従来例の回路図を示す。 (B) in FIG. 9 shows a circuit diagram of a second conventional example. 図において、直流電源50に、制御素子としてのIGBT51及び抵抗54を介して負荷52が接続されている。 In the figure, the DC power supply 50, the load 52 via the IGBT51 and a resistor 54 as a control element is connected. 負荷52を流れる電流は抵抗54で検出され、検出信号としての電圧V2が得られる。 Current flowing through the load 52 is detected by the resistor 54, the voltage V2 of the detection signal is obtained. 電圧V2は駆動回路55に入力され、前記第1の従来例と同様にIGBT51を制御する。 The voltage V2 is input to the drive circuit 55, for controlling the first conventional example similar to the IGBT 51.
特開2000−233449号公報 JP 2000-233449 JP

第1の従来例の検出用コイル53を用いた検出回路では以下の問題を有する。 The detection circuit using the detection coil 53 of the first conventional example has the following problems. 通電電流が大きいパワー半導体素子回路の場合、電路59の電線は太いものが必要である。 For energizing current is large power semiconductor device circuit, wire path 59 is necessary thick ones. 例えば、500A級のポリエチレン絶縁ビニールシースケーブル(通称CVケーブル)の直径は約35mmである。 For example, the diameter of 500A grade polyethylene insulated vinyl sheath cable (commonly known as CV cable) is about 35 mm. また1500A級のCVケーブルの直径は約65mmである。 The diameter of the 1500A-class CV cable is about 65mm. これらのCVケーブルを取り囲むように形成する検出用コイル53の直径は70mmから100mm程度の大型のものになり、重量も大きくなる。 The diameter of the detection coil 53 is formed so as to surround these CV cables becomes a thing of 70mm of 100mm about large, the weight also increases.

このような大型の検出用コイル53の検出応答時間は1〜10マイクロ秒程度と比較的長く、IGBT51の電流の制御もこの分遅れる。 Such detection response time of a large detection coil 53 is relatively long and about 1 to 10 microseconds, control of the current of the IGBT51 also behind this amount. この制御の遅れにより、短絡事故が発生したとき大電流が負荷52やIGBT51を流れ、これらに障害を与えるおそれがある。 The delay in this control, a large current when the short circuit occurs flows load 52 and IGBT 51, which may provide these to failure. また電流変化の速度が遅い場合は検出用コイル53の検出出力のレベルが極めて低い。 Further if the speed of the current change is slow very low detection output level of the detection coil 53. 従って大きな電流変化があっても検出できないことがある。 Therefore it may not be detected even if there is a large change in current.

第2の従来例の抵抗54を用いた検出回路では、通電電流の変化が緩やかな場合でも通電電流の変化を容易に検出できる。 In the detection circuit using a second conventional example of the resistor 54 can be easily detected change in electric current, even if the change of the energizing current is gradual. しかし通電電流が大きい場合、検出用の抵抗54で大きな電力損失が発生し発熱する。 However, when energization current is large, a large power loss at the resistor 54 for detection is generated heat.

例えば、常時の通電電流が500Aのパワー半導体素子回路で、0.002オームの抵抗を用いた場合500Wの電力損失が生じる。 For example, in the power semiconductor device circuit always applied current is 500A, occurs 500W power loss when using a 0.002 ohm resistor. 例えば負荷52で短絡事故等が発生し通電電流が1000Aに増大すると、電力損失は2kWに及ぶ。 For example, when a short circuit accident or the like in load 52 is energized current occurs increases 1000A, power loss spans 2 kW. このように、抵抗54での電力損失が大きい点が問題であった。 Thus, the point is large power loss in the resistor 54 has been a problem. 検出応答時間は1ミリ秒から速いものでも1マイクロ秒と比較的長く、IGBT51の制御にこの分の遅れが生じる。 Detection response time is relatively long and 1 even 1 microsecond but fast millisecond, occurs this amount of delay in the control of the IGBT 51. 従って、短絡事故が発生したとき大電流が流れ抵抗54の破損やIGBT51や負荷52の破損を招くおそれがある。 Therefore, there could result in damage to damage or IGBT51 and load 52 of a large current flows the resistor 54 when the short-circuit failure has occurred. 更に、発熱による抵抗54の破損を防ぐためには、熱容量の大きい大型の抵抗素子を用いたり、水冷など冷却手段を有する抵抗素子を用いる必要があるため、大型で重いものになり価格も高価になるという問題があった。 Furthermore, in order to prevent damage to the resistor 54 due to heat generation, it is necessary to use or using a large large resistance element in heat capacity, a resistance element having a cooling means such as water cooling, also becomes expensive price becomes heavy large there is a problem in that.

そこで、本発明の課題は、通電電流を検出用コイルや検出用抵抗を用いずに検出する、小型、軽量、高速かつ低損失のパワー半導体素子回路を構成するのに適したパワー半導体素子を提供することにある。 An object of the present invention, provides detected without using the detecting coil and the detection resistor energizing current, small size, light weight, a power semiconductor device suitable for constituting a power semiconductor device circuit of the high-speed and low-loss It is to.

前記課題を解決するため、本発明のパワー半導体素子は、 To solve the above problems, the power semiconductor device of the present invention,
実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子であって、 Substantially at least three layers alternately and a p-type layer and the n-type layer made of wide-gap semiconductor material having the same band gap, a bipolar power semiconductor device in a plurality of layers laminated,
このパワー半導体素子の外周領域には電界を緩和するためのターミネーションが形成され、 This is the peripheral region of the power semiconductor device termination for mitigating electric field is formed,
前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、 Are electrically connected to the layer sandwiched between the middle of the plurality of layers comprises a control terminal for controlling the electric current flowing through the device,
前記複数層のうち少なくとも一つの層内の上記外周領域から離れた領域に、前記通電電流に応じて光を発生する再結合センターが局在化されて含まれ、 The region away from the outer peripheral region in at least one layer of said multiple layers, recombination centers for generating light in response to the energizing current is included are localized,
この素子の表面側で前記再結合センターを含む前記層に対応する位置に、前記再結合センターで発生した光を通過する光放射窓を備え、 At positions corresponding to the layer containing the recombination centers at the surface side of the device, provided with a light emission window for passing the light generated by the recombination centers,
前記再結合センターを含む前記層のうち前記光放射窓に対向する部分のみに前記再結合センターが含まれ、 Said include recombination centers only in a portion opposed to the light emission window of said layer comprising said recombination centers,
前記再結合センターで発生した光が前記光放射窓を通過して外部へ放射されるようになっていることを特徴とする。 Characterized in that the light generated by the recombination centers are adapted to be emitted to the outside through the light emission window.

本発明のパワー半導体素子では、前記再結合センターがこの素子を通して流れる通電電流に応じて光を発生し、この光が前記光放射窓を通過して外部へ放射されるようになっている。 In the power semiconductor device of the present invention, the recombination center is adapted to the flow through the device generates light in response to electric current, the light is emitted to the outside through the light emission window. したがって、このパワー半導体素子が適用されるパワー半導体素子回路は、このパワー半導体素子の放射光を受光素子で検出することによって電流を検出し、その検出出力により前記パワー半導体素子の制御端子を通して前記通電電流を制御すれば良い。 Accordingly, the power semiconductor device circuit the power semiconductor element is applied, and detects the current by detecting the emitted light of the power semiconductor element in the light receiving element, the current through the control terminal of the power semiconductor element by the detection output it is sufficient to control the current. これにより、パワー半導体素子回路の小型化、軽量化、高速化及び低損失化ができる。 Accordingly, miniaturization of the power semiconductor device circuit, weight reduction, it is faster and low loss.

一実施形態のパワー半導体素子では、前記再結合センターはアクセプタとドナーとの対を含むことを特徴とする。 In the power semiconductor device of one embodiment, the recombination center is characterized in that it comprises a pair of acceptor and donor.

一実施形態のパワー半導体素子では、前記アクセプタとドナーは、それぞれドープされたアルミニウム原子、窒素原子からなることを特徴とする。 In the power semiconductor device of one embodiment, the acceptor and the donor are each doped aluminum atoms, characterized by comprising the nitrogen atom.

一実施形態のパワー半導体素子では、前記アクセプタとドナーは、それぞれドープされた亜鉛原子、シリコン原子からなることを特徴とする。 In the power semiconductor device of one embodiment, the acceptor and the donor are each doped zinc atom, characterized in that it consists of silicon atoms.

一実施形態のパワー半導体素子では、前記アルミニウム原子及び窒素原子の濃度は、ともに1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲にあることを特徴とする。 In one power semiconductor elements of the embodiment, the concentration of the aluminum atom and a nitrogen atom, characterized in that the range of both 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 .

一実施形態のパワー半導体素子では、前記再結合センターを含む前記層がp型層であり、前記アルミニウム原子が前記窒素原子よりも多くドープされていることを特徴とする。 In one power semiconductor elements of the embodiment, the layer containing the recombination center is p-type layer, wherein the aluminum atoms are more doped than the nitrogen atom.

一実施形態のパワー半導体素子では、前記再結合センターを含む前記層がn型層であり、前記窒素原子が前記アルミニウム原子よりも多くドープされていることを特徴とする。 In one power semiconductor elements of the embodiment, the layer containing the recombination centers is an n-type layer, wherein the nitrogen atoms are more doped than the aluminum atoms.

一実施形態のパワー半導体素子では、前記アルミニウム原子の濃度が1×10 21 atom/cm 程度であり、前記窒素原子の濃度が1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲であることを特徴とする。 In the power semiconductor device of one embodiment, the concentration of aluminum atoms is about 1 × 10 21 atom / cm 3 , the concentration of the nitrogen atoms is 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 characterized in that it is in the range of.

一実施形態のパワー半導体素子では、前記窒素原子の濃度が1×10 21 atom/cm 程度であり、前記アルミニウム原子の濃度が1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲であることを特徴とする。 In one power semiconductor elements of the embodiment, the concentration of nitrogen atoms is about 1 × 10 21 atom / cm 3 , the concentration of the aluminum atom is 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 characterized in that it is in the range of.

前記パワー半導体素子は、前記制御端子としてのゲートを有する絶縁ゲートバイポーラトランジスタであるのが望ましい。 The power semiconductor element is desirably insulated gate bipolar transistor having a gate as the control terminal.

前記パワー半導体素子は、前記制御端子としてのゲートと、前記再結合センターを含む前記層としてのP型バッファ層とを有するPチャネル絶縁ゲートバイポーラトランジスタであるのが望ましい。 The power semiconductor device includes a gate as the control terminal, wherein is preferably a P-channel insulated gate bipolar transistor having a P-type buffer layer as the layer containing a recombination center.

前記パワー半導体素子は、前記制御端子としてのゲートを有するゲートターンオフサイリスタであるのが望ましい。 The power semiconductor element is preferably a gate turn-off thyristor with a gate as the control terminal.

前記パワー半導体素子は、前記制御端子としてのアノードゲートを有するアノードゲート構造のゲートターンオフサイリスタであるのが望ましい。 The power semiconductor element is preferably a gate turn-off thyristor of the anode-gate structure having an anode gate as the control terminal.

本発明のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有する。 Power semiconductor device circuit of the present invention controls the current of the path provided on the electric path connecting the power supply and the load and is formed of a luminescent wide gap semiconductor material, it emits radiation that varies in response to the energizing current semiconductor control element, the semiconductor control photodetector outputs the detected detection signal radiation elements, and wherein the detection signal of the light receiving element is input, the control signal corresponding to the detection signal to the gate of the semiconductor control element It applied to a gate driver circuit for controlling the energizing current of the semiconductor control element.

このパワー半導体素子回路によれば、半導体制御素子の通電電流に応じて変化する放射光を受光素子で検出し、受光素子の検出信号に基づいて半導体制御素子を制御するので、通電電流の変化と半導体制御素子の制御までの時間である制御の応答時間が短い。 According to the power semiconductor device circuit, the radiation changes according to the electric current of the semiconductor control element detected by the light receiving element, and controls the semiconductor control element based on a detection signal of the light receiving element, the change in electric current and the response time of the control which is the time until the control of the semiconductor control element is short. また光を用いて検出するので電気ノイズの影響を受けにくい。 The less susceptible to electrical noise and detects using light.

本発明の他の観点のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する、シリコン基板上に設けた半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有する。 Another aspect of the power semiconductor device circuit of the present invention controls the current of the path provided on the electric path connecting the power supply and the load and is formed of a luminescent wide-gap semiconductor material varies depending on the energizing current emits radiation, semiconductor control element provided on a silicon substrate, the semiconductor control photodetector outputs the detected detection signal radiation element, and the detection signal of the light receiving element is input, depending on the detection signal the control signal is applied to the gate of the semiconductor control element with a gate driver circuit for controlling the energizing current of the semiconductor control element.

本発明の他の観点のパワー半導体素子回路は、電源と負荷とを接続する電路に設けられて前記電路の電流を制御する、ワイドギャップ半導体材料で形成された半導体層の少なくとも1つの層が再結合センターを有し通電電流に応じて変化する放射光を発する、半導体バイポーラ制御素子、前記半導体バイポーラ制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体バイポーラ制御素子の通電電流を制御するゲート駆動回路を有する。 Another aspect of the power semiconductor device circuit of the present invention controls the current of the path provided on the electric path connecting the power supply and a load and at least one layer of the semiconductor layer formed by the wide-gap semiconductor material is re has binding centers emit radiation which varies depending on the electric current, the semiconductor bipolar control element, wherein the semiconductor bipolar control light receiving element and outputs the detected detection signal radiation element, and the detection signal of the light receiving element is inputted, has a gate drive circuit for controlling the current supplied to the control signal corresponding to the detection signal the semiconductor bipolar control device is applied to the gate of the semiconductor control element.

また、前記パワー半導体素子回路では、前記再結合センターを、前記少なくとも1つの層の一部分に有するのが望ましい。 Further, in the power semiconductor device circuit, the recombination center, the to have a portion of at least one layer is desirable.

また、前記パワー半導体素子回路では、前記電源が直流電源であるのが望ましい。 Further, in the power semiconductor device circuit, the power supply is preferably a DC power supply.

また、前記パワー半導体素子回路では、前記受光素子が前記半導体制御素子のパッケージに内蔵されているのが望ましい。 Further, in the power semiconductor device circuit is desirably the light receiving element is incorporated in a package of the semiconductor control element.

また、前記パワー半導体素子回路では、前記半導体制御素子の放射光を前記受光素子に伝送する光ファイバを更に備えるのが望ましい。 Further, in the power semiconductor device circuit further comprises desirably an optical fiber for transmitting radiation of the semiconductor control element to the light receiving element.

また、前記パワー半導体素子回路では、前記ゲート駆動回路は、前記通電電流が所定値を超えたことを判定する判定制御回路を有し、前記判定制御回路の判定出力をゲートに印加して前記半導体制御素子を制御するのが望ましい。 Further, in the power semiconductor device circuit, the gate drive circuit, the energizing current has a determination control circuit that exceeds a predetermined value, said applying the determined output of the determination control circuit to the gate semiconductor it is desirable to control the control element.

また、前記パワー半導体素子回路では、前記半導体制御素子は、ワイドギャップ半導体材料の炭化珪素により形成されているのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element, what is formed by the silicon carbide of the wide-gap semiconductor material is desirable.

また、前記パワー半導体素子回路では、前記半導体制御素子は、炭化珪素を半導体材料とするp型層とn型層を有し、前記p型層とn型層の内の少なくとも1つの層が所定数のアルミニウム原子と窒素原子を含むのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element has a p-type layer and the n-type layer of silicon carbide semiconductor material, at least one layer of said p-type layer and the n-type layer is given desirably includes a number of aluminum atoms and nitrogen atoms.

また、前記パワー半導体素子回路では、前記半導体制御素子は、発光性ワイドギャップ半導体材料で形成された絶縁ゲートバイポーラトランジスタであるのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element is desirably an insulated gate bipolar transistor formed by the luminescent wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、発光性ワイドギャップ半導体材料で形成されたゲートターンオフサイリスタであるのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element is preferably a gate turn-off thyristor which is formed by the luminescent wide gap semiconductor material.

また、前記パワー半導体素子回路では、前記半導体制御素子は、アノードゲート構造のゲートターンオフサイリスタであるのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element is preferably a gate turn-off thyristor of the anode-gate structure.

また、前記パワー半導体素子回路では、前記半導体制御素子は、ワイドギャップ半導体材料の窒化ガリウムにより形成されているのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element, what is formed by the gallium nitride of the wide-gap semiconductor material is desirable.

また、前記パワー半導体素子回路では、前記半導体制御素子は、窒化ガリウムを半導体材料とするp型層とn型層を有し、前記n型層が所定数のシリコン原子による再結合センターを有するのが望ましい。 Further, in the power semiconductor device circuit, said semiconductor control element has a p-type layer and the n-type layer of gallium nitride semiconductor material, for the n-type layer has a recombination center by a predetermined number of silicon atoms It is desirable

また、前記パワー半導体素子回路では、前記再結合センターを、前記n型層の一部分に有するのが望ましい。 Further, in the power semiconductor device circuit, the recombination centers, it is desirable to have a portion of the n-type layer.

本発明のインバータ装置は、直流電源の正及び負の両端子間に接続された、発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有するパワー半導体素子回路と半導体制御素子との複数の直列接続体、前記直列接続体の接続点に接続された負荷、前記半導体制御素子を制御する制御回路、及び前記パワー半導体素子回路の半導体制御素子及び前記半導体制御素子にそれぞれ逆並列に接続されたフライホイールダイオードを有する。 The inverter device of the present invention is connected between the positive DC power supply and the negative of the both terminals, are formed in the luminescent wide-gap semiconductor material, a semiconductor control element which emits radiation changes according to electric current, said semiconductor control receiving element which outputs the detected detection signal radiation element, and the detection signal of the light receiving element is input, the control signal corresponding to the detected signal is applied to the gate of the semiconductor control element and the semiconductor control element a plurality of series connection, the series connection of the load connected to the connection point, the control circuit for controlling the semiconductor control element of the power semiconductor device circuit and a semiconductor control element with a gate driver circuit for controlling the current supplied, and a semiconductor control element and the flywheel diode connected in antiparallel to each of the semiconductor control element of the power semiconductor device circuit.

本発明の他の観点のインバータ装置は、 Another aspect of the inverter device of the present invention,
直流電源の正及び負の端子間に接続された複数の、2つの半導体制御素子が直列接続された直列接続体、 Series connection of plural connected between positive DC power source and the negative terminal, the two semiconductor control element are connected in series,
前記直列接続体の接続点に接続された負荷、 The load connected to the connection point of the series connection,
前記半導体制御素子を制御する制御回路、及び 前記半導体制御素子にそれぞれ逆並列に接続されたフライホイールダイオード を有するインバータ装置において、 In the inverter device having a control circuit, and a flywheel diode connected in antiparallel to each of the semiconductor control element for controlling the semiconductor control element,
前記直列接続体の2つの半導体制御素子の少なくとも一方が発光性ワイドギャップ半導体材料で形成され、通電電流に応じて変化する放射光を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力する受光素子、及び前記受光素子の前記検出信号が入力され、前記検出信号に応じた制御信号を前記半導体制御素子のゲートに印加して前記半導体制御素子の通電電流を制御するゲート駆動回路を有するパワー半導体素子回路であることを特徴とする。 Wherein at least one of the two semiconductor control element of the series connection body is formed in a luminescent wide-gap semiconductor material, a semiconductor control element which emits radiation changes according to electric current, detected by detecting the emitted light of said semiconductor control element receiving element for outputting a signal, and the detection signal of the light receiving element is input, the gate drive to control the energization current of the semiconductor control element a control signal is applied to the gate of the semiconductor control element in accordance with the detection signal characterized in that it is a power semiconductor device circuit having a circuit.

以下、本発明のパワー半導体素子の実施の形態を説明する。 Hereinafter, an embodiment of the power semiconductor device of the present invention.

パワー半導体素子回路に用いるパワー半導体素子(以下、適宜「半導体制御素子」または「バイポーラ半導体制御素子」という。)に適した材料として、炭化珪素(SiC)、ガリウムナイトライド(GaN)、ダイヤモンドなどのワイドギャップ半導体材料が知られている。 Power semiconductor element used in the power semiconductor device circuit (hereinafter, as "the semiconductor control element" or as "bipolar semiconductor control element".) Suitable materials, silicon carbide (SiC), gallium nitride (GaN), such as a diamond wide-gap semiconductor material has been known. ワイドギャップ半導体材料は、シリコン(Si)の半導体材料に比べて絶縁破壊電界と熱伝導率が高く、高い温度でも動作するという優れた物理的特性を有している。 Wide-gap semiconductor material has excellent physical properties that the dielectric breakdown electric field and thermal conductivity than the semiconductor material of silicon (Si) is high, operates at high temperatures. このため、ワイドギャップ半導体材料で形成したワイドギャップ半導体素子は高耐電圧かつ低損失であり、半導体素子で発生する損失が少ない。 Therefore, wide-gap semiconductor element formed using a wide-gap semiconductor material is a high withstand voltage and low loss, less loss generated in the semiconductor element. また発生した熱を放散しやすく、かなり高い温度になるまで電流を増加させることができるので、大電流を制御するパワー半導体素子回路の半導体素子に適している。 The easily dissipate the heat generated, it is possible to increase the current to a very high temperature, it is suitable for the semiconductor elements of the power semiconductor device circuit for controlling a large current.

ワイドギャップ半導体材料において、接合を形成しているn型層とp型層のいずれか一方にキャリアの再結合センター(電子と正孔とが再結合して消滅する過程を促進させる不純物原子や複数不純物原子の複合体が存在する場所)を形成することにより、接合を通って電流を流すと光を発する発光性ワイドギャップ半導体素子を得ることができる。 In the wide-gap semiconductor material, recombination centers (electrons and holes and impurity atoms and a plurality of accelerating the process of recombination and extinguishment of the carrier to one of the n-type layer and the p-type layer forming a junction by forming location) complexes of the impurity atoms are present, when a current flows through the junction can be obtained luminescent wide gap semiconductor device that emits light. ワイドギャップ半導体材料を用いて発光性ワイドギャップのバイポーラ半導体制御素子を構成し、素子の一部に光の放射部を設けると、そこから光を放射させることができる。 Constitute a bipolar semiconductor control element luminescent wide gap using wide-gap semiconductor material, providing a radiating portion of the light in a part of the element, it is possible to emit light therefrom. この光を受光素子で検出し、得られた検出出力から、通電電流の値やその変化を検出することができる。 The light detected by the light receiving element, from the resulting detection output, it is possible to detect the value or the change of the energizing current. 放射する光の強さはバイポーラ半導体制御素子を流れる電流にほぼ比例する。 The intensity of the radiation light is substantially proportional to the current through the bipolar semiconductor control element. 直線性のよい光電変換特性を有する受光素子を用いると、受光素子の検出出力は、バイポーラ半導体制御素子を流れる電流に比例する。 With the light-receiving element having a good photoelectric conversion characteristics linearity, the detection output of the light receiving element is proportional to the current flowing in the bipolar semiconductor control element. 従って、受光素子の検出出力でバイポーラ半導体制御素子の駆動回路を動作させるとバイポーラ半導体制御素子の通電電流を制御することができる。 Therefore, when operating the drive circuit of the bipolar semiconductor control element in the detection output of the light receiving element can be controlled energization current of the bipolar semiconductor control element. なお、再結合センターの数は多すぎると、必要とする放射光を確保する以上に電子や正孔を再結合させるために半導体素子のオン電圧が高くなり電力損失が大きくなってしまう。 The number of recombination centers is too large, the power becomes high on-voltage of the semiconductor device in order to recombine electrons and holes than to ensure radiation requiring loss increases. このため、再結合センターを形成する不純物原子等のドープ量を適正化したり、ドープする領域を半導体層の一部に局在化させたりするのが望ましい。 Therefore, it can optimize the doping amount of impurity atoms or the like to form a recombination center, it is desirable or to localize the doped region in a portion of the semiconductor layer. 例えば光の放射部に対向する半導体層の領域等に限定することもその一方法である。 For example it is also one way that to limit a region of the semiconductor layer or the like which faces the radiating portion of the light.

受光素子としては、Si半導体受光素子、ワイドギャップ半導体受光素子または光導電素子等を用いる。 The light-receiving element, Si semiconductor photodetector, using wide-gap semiconductor light-receiving element or a photoconductive element. 受光素子は、例えば一辺が数mm、厚さが1mm程度の略正方形の平板状であり、発光性ワイドギャップのバイポーラ半導体制御素子のパッケージ内に設ける。 Light receiving element, for example a side of several mm, a flat substantially square of about 1mm thick, is provided in the package of the bipolar semiconductor control element luminescent wide gap. この構成により光バイポーラ半導体制御素子を作る。 Creating light bipolar semiconductor control element by this arrangement. 光バイポーラ半導体制御素子において、受光素子とバイポーラ半導体制御素子とは電気的に絶縁されており、受光素子の受光面をバイポーラ半導体制御素子の光放射部に対向させている。 In the optical bipolar semiconductor control element, the light receiving element and a bipolar semiconductor control element are electrically insulated, and are opposed to the light receiving surface of the light receiving element in the light emitting portion of the bipolar semiconductor control element. 受光素子をバイポーラ半導体制御素子のパッケージ内に内蔵したことによるパッケージの容積の増加は、耐圧6kV級の素子で約3cm 程度であり、重量の増加も100グラム程度である。 Increase in package volume due to the built-in light receiving elements in a package of a bipolar semiconductor control element is about 3 cm 3 about a device having a breakdown voltage 6kV grade, is also 100 g of about an increase in weight. 光バイポーラ半導体制御素子の総合伝達効率は、バイポーラ半導体制御素子の発光効率、光が受光素子に集光される集光効率、及び受光素子に集光された光が電気に変換される光電変換効率の積で表され半導体材料により大きく変化するが、0.005〜2%程度である。 Overall transmission efficiency of the optical bipolar semiconductor control element, luminous efficiency, light collection efficiency is converged on the light receiving element, and a photoelectric conversion efficiency focused light is converted into electrical receiving element of the bipolar semiconductor control element It varies greatly depending represented semiconductor material of the product, but is about from 0.005 to 2%. 例えば0.1%にするとバイポーラ半導体制御素子に流れる電流が500Aのとき、受光素子に発生する光電流は0.5A程度である。 When the current flowing through the bipolar semiconductor control element is 500A for example, to 0.1%, the photocurrent generated in the light receiving element is about 0.5A. 短絡事故などにより電流が例えば1000Aに増加しても受光素子に発生する光電流は1A程度である。 Photocurrent be increased current example, 1000A by short circuit accident occurs in the light receiving element is about 1A. 受光素子には通常20〜30V以下の電圧を印加するので、受光素子で発生する電力損失は20〜30W程度である。 Since normally applying a voltage below 20~30V the light receiving element, power loss generated by the light receiving element is about 20~30W.

受光素子の光電流はバイポーラ半導体制御素子を流れる電流に比例して増減するので、電流が緩やかに変化する場合でも検出できる。 Since the photocurrent of the light receiving element is increased or decreased in proportion to the current flowing through the bipolar semiconductor control element can be detected even if the current changes gradually.

なお、本発明の他の好ましい実施形態としては、発光性ワイドギャップ半導体材料を用いたバイポーラ半導体制御素子の光を光ファイバを介して受光素子で検出する方法がある。 As another preferred embodiment of the present invention is a method of detecting in a light-receiving element the light of the bipolar semiconductor control element using a light emitting wide-gap semiconductor material via the optical fiber. 例えばバイポーラ半導体制御素子のパッケージに、光ファイバを入射端がバイポーラ半導体制御素子の発光部に対向するように取り付ける。 For example the package bipolar semiconductor control element, attached to the entrance end of the optical fiber is opposed to the light emitting portion of the bipolar semiconductor control element. 光ファイバの出射端には受光素子を取り付ける。 The exit end of the optical fiber mounting the light receiving element. この構成では前記の効果に加えてバイポーラ半導体制御素子と受光素子間の絶縁耐圧を容易に高くすることができる。 This configuration can easily increase the withstand voltage between the bipolar semiconductor control element and the light receiving element in addition to the above effects.

以下、本発明の好適な実施例について図1から図8を参照して説明する。 Hereinafter, a description will be given of a preferred embodiment with reference to FIG. 1 to FIG. 8 of the present invention.
《第1実施例》 "The first embodiment"
本発明の第1実施例のパワー半導体素子を備えたパワー半導体素子回路を図1から図4を参照して説明する。 The power semiconductor device circuit having a power semiconductor device of the first embodiment of the present invention with reference to FIGS. 1-4 will be described.

図1は本実施例のパワー半導体素子回路の回路図である。 Figure 1 is a circuit diagram of a power semiconductor device circuit according to the present embodiment. 図において、太陽電池、燃料電池等の直流電源13に、パワー半導体素子回路の半導体制御素子としてのゲートターンオフサイリスタ(GTO)1を経て負荷14が接続されている。 In the figure, the DC power source 13 such as a solar cell, fuel cell, a gate turn-off thyristor (GTO) 1 through the load 14 as a semiconductor control element of the power semiconductor device circuit is connected. 直流電源13は、交流電源の交流を整流装置により整流し平滑して得られる直流の電源であってもよい。 DC power source 13 rectifies the rectifier AC of the AC power supply may be a power supply of DC obtained by smoothing. GTO1は発光性ワイドギャップ半導体材料のSiCを用いて製作した発光性ワイドギャップのバイポーラ半導体制御素子であり、GTO1を流れる電流にほぼ比例する強さの光を放射する。 GTO1 is bipolar semiconductor control element luminescent wide gap fabricated using SiC luminescent wide gap semiconductor material, emits light of substantially proportional to the intensity of the current flowing through the GTO1. 矢印1Aで示す放射光は、図2を用いて後で詳細に説明する、GTO1のパッケージ内に設けられた受光素子2により受光される。 Radiation indicated by arrows 1A will be described in detail later with reference to FIG. 2, it is received by the light receiving element 2 provided in the package of GTO1. 受光素子2のカソード9Bは電源9cを介して電源13の負極Gに接続され、アノード2Aは判定制御回路7の入力端10に接続されている。 Cathode 9B of the photodetector 2 is connected to the negative electrode G of the power source 13 through the power supply 9c, anode 2A is connected to the input terminal 10 of the judgment control circuit 7. GTO1の制御端子としてのゲート16にターンオン回路3及びターンオフ回路5が接続されている。 Turn-on circuit 3 and the turn-off circuit 5 to the gate 16 as a control terminal of the GTO1 is connected. ターンオン回路3は、GTO1のゲートと負極Gとの間に直列に接続された電源3Aとトランジスタ3Bと抵抗3Cを有する。 Turn-on circuit 3 has a power supply 3A and the transistor 3B and a resistor 3C connected in series between the gate and the negative electrode G of the GTO1. トランジスタ3Bのゲート端子4にGTO1をオンにするための正のパルス信号が印加される。 Positive pulse signal for turning on the GTO1 the gate terminal 4 of the transistor 3B is applied. オフ回路5は、電源13の負極Gに正極が接続された直流電源5A、直流電源5Aの負極とGTO1のゲートとの間に直列に接続された抵抗5BとFET5Cを有する。 Off circuit 5 includes a DC power source 5A having an anode connected to the negative electrode G of the power source 13, a resistor 5B and FET5C connected in series between the negative electrode and the gate of the GTO1 of the DC power source 5A. FET5Cのソースと負極G間にはコンデンサ5Dが接続されている。 Between the source and the negative electrode G of FET5C connected capacitor 5D is. FET5Cのゲート6にGTO1をオフにするための正のパルス信号が印加される。 Positive pulse signal for turning off the GTO1 the gate 6 of FET5C is applied. 判定制御回路7は、出力端が前記ゲート6に接続されたコンパレータ8を有する。 Judgment control circuit 7 includes a comparator 8 having an output connected to the gate 6. コンパレータ8の一方の入力端子11は基準電圧を発生する基準電源9に接続され、他方の入力端子10は受光素子2のアノード2Aに接続されている。 One input terminal 11 of the comparator 8 is connected to a reference power source 9 for generating a reference voltage, the other input terminal 10 is connected to the anode 2A of the light receiving element 2. 入力端子10と負極G間に抵抗12が接続されている。 Resistor 12 is connected between the input terminal 10 and the negative electrode G.

次に本実施例のパワー半導体素子回路の動作を説明する。 Next will be described the operation of the power semiconductor device circuit according to the present embodiment.

GTO1は、例えば耐電圧6kV、電流容量200AのSiC−GTOサイリスタであり、受光素子2はシリコンホトダイオードを用いている。 GTO1, for example withstand voltage 6kV, a SiC-GTO thyristor current capacity 200A, light-receiving element 2 is a silicon photodiode. GTO1をオンにするときは、ターンオン回路3の入力端子4に正のパルス信号を与える。 When turning the GTO1 is the input terminal 4 of the turn-on circuit 3 gives a positive pulse signal. これによりトランジスタ3Bをオンにすると、GTO1はオンになり所定の電流(例えば100A)が電源13から負荷14に流れる。 If thereby turning on transistor 3B, GTO1 the predetermined current turned on (e.g., 100A) flows from the power source 13 to the load 14. オン状態のGTO1をオフにするときは、ターンオフ回路5の入力端子6に正のパルス信号を与えてFET5Cをオンにする。 To turn off the GTO1 ON, turn on the FET5C the input terminal 6 of the turn-off circuit 5 gives a positive pulse signal. これによりGTO1のゲート16から直流電源5Aに電流がバイパスされて、GTO1の通電電流が遮断され負荷14の運転が停止する。 Thus the gate 16 of the GTO1 is current bypass to the DC power source 5A, is de-energized current GTO1 operation load 14 is stopped. 通電中のGTO1の放射光は受光素子2で検出され、発生した光電流2Cが判定制御回路7の入力端子10から抵抗12を経て負極Gに流れる。 Radiation GTO1 in current is detected by the light receiving element 2, it flows from the input terminal 10 of the photocurrent 2C generated determination control circuit 7 via a resistor 12 to the negative electrode G. 入力端子10に生じた電圧はコンパレータ8で基準電源9の電圧と比較される。 Voltage generated at the input terminal 10 is compared with the voltage of the reference power supply 9 by a comparator 8. 負荷14に短絡などの異常が発生したときは、GTO1に正常時を上回る大きな電流が流れ放射光の強度が増加する。 When abnormality such as a short circuit in the load 14 occurs, a large current flows intensity of the emitted light is increased above the normal to GTO1. その結果、受光素子2の光電流が増加してコンパレータ8の検出端子10の電圧も増加する。 As a result, increases the voltage of the detection terminal 10 of the comparator 8 photocurrent of the light receiving element 2 is increased. 検出端子10の電圧がコンパレータ8の入力端子11の基準電圧よりも高くなるとコンパレータ8の出力がハイレベルとなり、ターンオフ回路5のFET5CがオンになってGTO1をオフにする。 Voltage detection terminal 10 is output becomes higher than the reference voltage input terminal 11 of the comparator 8 the comparator 8 becomes a high level, FETs 5c of the turn-off circuit 5 to turn off the GTO1 is turned on. 例えば150A程度の電流が流れた場合コンパレータ8の入力端子10の電圧が入力端子11の基準電圧を上回るように設定すると、150Aを超える電流が流れるとGTO1はオフとなり、電源13と負荷14の間を遮断する。 For example, when the voltage of the input terminal 10 when the comparator 8 150A about current flows is set to exceed the reference voltage input terminal 11, the current flows more than 150A GTO1 is turned off, while the power supply 13 and the load 14 to cut off the. これにより負荷14が破損したり、パワー半導体素子回路が破損するのを防止できる。 Thus the load 14 is damaged, it is possible to prevent the power semiconductor device circuit is broken.

なおGTO1のカソード13Aとアノード14A間に既知のスナバ回路を接続するのが望ましい。 Incidentally it is desirable to connect the known snubber circuit between the cathode 13A and the anode 14A of the GTO1. スナバ回路は、抵抗、コンデンサ、ダイオードなどを組み合わせたものが望ましい。 Snubber circuits, resistors, capacitors, a combination of such diode is desirable.

図2は、GTO1と受光素子2を1つのパッケージに収納した耐電圧6kV、電流容量200Aの光GTO素子100の断面図である。 Figure 2 is a withstand voltage 6kV accommodating the GTO1 and the light receiving element 2 in one package, a cross-sectional view of the optical GTO element 100 of the current capacity 200A. 図において、アノード電極14Aに接続されている金属ベース3の中央部にGTO1が固定されている。 In FIG, GTO1 the central portion of the metal base 3, which is connected to the anode electrode 14A is fixed. GTO1の表面には、GTO1を電流が流れるとき光を放射する光放射窓19が設けられている。 On the surface of the GTO1, light emission window 19 for emitting light is provided when the current flows to GTO1. 金属ベース3には、金属製のキャップ4が固定されている。 The metal base 3, a metal cap 4 is secured. キャップ4の内面には絶縁板2Dを介してホトダイオード2が、受光部2BをGTO1の光放射窓19に向けて取り付けられている。 The inner surface of the cap 4 is photodiode 2 via the insulating plate 2D, it is attached toward the light receiving portion 2B to the light emission window 19 of the GTO1. 金属ベース3は2つの孔17、18を有している。 The metal base 3 has two holes 17 and 18. 孔17からカソード電極13Aが導出され、孔18からゲート電極16が導出されている。 A cathode electrode 13A is derived from the hole 17, the gate electrode 16 is led out from the hole 18. キャップ4は2つの孔10、11を有している。 Cap 4 has two holes 10, 11. 孔10から受光素子2のアノード電極2Aが導出され、孔11からカソード電極9Bが導出されている。 The anode electrode 2A of the light receiving element 2 from the hole 10 is derived, the cathode electrode 9B is derived from the hole 11. 孔10、11、17、18はいずれも既知の気密封止材で気密に封止されている。 Holes 10,11,17,18 Both are hermetically sealed in a known hermetic sealing material. 光GTO素子100、ターンオン回路3、ターンオフ回路5及び判定制御回路7でパワー半導体素子回路を構成している。 Light GTO element 100, turn-on circuit 3 constitutes a power semiconductor device circuit turn-off circuit 5 and the determination control circuit 7.

光GTO素子100のパッケージ内において、GTO1のカソード20は、カソード電極13Aに2本の導線14B、14Cで接続されている。 In the package of the optical GTO element 100, the cathode 20 of the GTO1 is two conductors 14B to the cathode electrode 13A, are connected by 14C. GTO1のゲート16Aは導線15でゲート電極16に接続されている。 The gate 16A of GTO1 is connected to the gate electrode 16 by lead 15. 導線14B、14C、15の数は電流量に応じて増減すればよい。 Conductors 14B, 14C, 15 number of may be increased or decreased according to the amount of current. 受光素子2のアノード7Aは導線6でアノード電極2Aに接続され、カソード9Aは導線28でカソード電極9Bに接続されている。 The anode 7A of the light receiving element 2 are connected by conductors 6 to the anode electrode 2A, cathode 9A is connected to the cathode electrode 9B in wire 28. GTO1と受光素子2は電気的に絶縁されている。 GTO1 and the light receiving element 2 are electrically insulated. GTO1の光放射窓19と受光素子2の受光部2Bとの間の距離は約1cmである。 The distance between the light emission window 19 and the light receiving portion 2B of the light receiving element 2 of the GTO1 is about 1 cm. 受光素子2のシリコンホトダイオードは、1辺が3mmの略正方形であり厚さは約0.5mmである。 Silicon photodiodes of the light receiving element 2, one side is thick substantially square 3mm is about 0.5 mm. アノード電極14A、ゲート電極16及びカソード電極13Aはともに長さが約3cmである。 The anode electrode 14A, the gate electrode 16 and the cathode electrode 13A are both length about 3 cm. 前記のように、シリコンホトダイオードが小型であるので光GTO100の大きさは小さい。 As described above, the silicon photodiode is the size of the light GTO100 because small is small. この光GTO100を、耐電圧6kV電流容量200AのSiC−GTOサイリスタと比較すると、光GTO100では重量が約100グラム増加し、容積が数パーセント増加した。 The light GTO 100, when compared to the SiC-GTO thyristor having a withstand voltage of 6kV current capacity 200A, the optical GTO 100 weight increases about 100 grams, and the volume was increased a few percent. 図2に示すように、光GTO1では、アノード20の導線を取付けるためのパッドの一部を除去して光放射窓19を設けているので、発光効率は比較的低い。 As shown in FIG. 2, the optical GTO1, because by removing a portion of the pad for attaching the conductor of the anode 20 is provided with a light emission window 19, light emission efficiency is relatively low. また光放射窓19と受光素子2の受光部2Bとの間を約1cm離して集光効率を低くしている。 Also it has low collection efficiency between the light emission window 19 and the light receiving portion 2B of the light receiving element 2 a distance of about 1 cm. 従って異常時に通電電流が200Aから瞬間的に1000Aに増加したときでも、受光素子2の光電流は120mA程度である。 Thus even when the energizing current at the time of abnormality is increased momentarily 1000A from 200A, the photocurrent of the light receiving element 2 is about 120 mA. 受光素子2の印加電圧が例えば10Vのとき電力損失は約1.2Wであり極めて低い値である。 Power loss when the applied voltage of the light receiving element 2 is for example 10V is very low of about 1.2 W.

負荷14における短絡事故等により電流が急増してから、受光素子2が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。 From the current is rapidly increased by a short circuit accident or the like in the load 14, the detection response time to the light receiving element 2 detects the surge current is less than 0.1 microseconds. 受光素子2の検出から判定制御回路7及び駆動回路23の動作によりGTO1がオフになるまでの時間は2〜3マイクロ秒であり極めて短時間である。 Time operated by GTO1 the light receiving element 2 of determination from the detection control circuit 7 and the drive circuit 23 to turn off is short quite a few microseconds. 発明者は、GTO1の通電電流が200Aを超えたときGTO1がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。 Inventors, GTO1 when current supplied GTO1 exceeds 200A is so turned off, an experiment was conducted by setting the voltage of the reference power source 9 of the judgment control circuit 7 to generate a short circuit in the load 14. その結果、短絡が発生して電流が約40%増加して約280Aになった時点で制御が働きGTO1はオフとなった。 As a result, control at the time when the short circuit current generated was about 40% increased by approximately 280A is GTO1 works turned off. この実験結果から短絡電流を大幅に抑制することができることが判った。 It has been found that it is possible to greatly suppress the short-circuit current from the experimental results. 短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、低損失化が実現できる。 Each component of the power semiconductor device circuit because the short-circuit current does not increase the well have a smaller power capacity, miniaturization of the power semiconductor device circuit, light weight, low loss can be realized. このように本実施例によればパワー半導素子回路の小型化、軽量化に加えて高速・低損失化も実現できる。 Thus miniaturization of the power semiconductor device circuit according to this embodiment, high-speed, low loss, in addition to the weight reduction can be achieved.

発光性のワイドギャップバイポーラ半導体制御素子について以下に詳細に説明する。 It will be described in detail below the wide-gap bipolar semiconductor control element luminescent.

従来のGTOなどのバイポーラ半導体制御素子では、オン電圧を低くして低損失にするために、接合を形成しているp型又はn型の半導体層内においてキャリアの再結合が出来るだけ生じないように構成している。 The bipolar semiconductor control element, such as a conventional GTO, to lower the on-voltage to the low loss, so that no only recombination of carriers can be in the p-type or n-type semiconductor layer of forming a junction It is configured to. すなわち各半導体層に再結合センターを出来るだけ含まないようにしている。 That is, so as not to include as possible recombination centers in the semiconductor layers. これに対して、本発明の発光性ワイドギャップバイポーラ半導体制御素子では、前記従来のバイポーラ半導体制御素子とは逆に、バイポーラ半導体制御素子を形成する複数の半導体層の内の少なくとも一層にある程度の再結合センターが存在するように構成している。 In contrast, the luminescent wide-gap bipolar semiconductor control element of the present invention, the contrary to the conventional bipolar semiconductor control element, re certain in at least one layer of the plurality of semiconductor layers forming a bipolar semiconductor control element It is configured such that binding center exists. 再結合センターは、少なくとも1つのSiC半導体層にアクセプタであるアルミニウムとドナーである窒素の原子をドープすることにより得られる。 Recombination centers are obtained by doping nitrogen atoms is aluminum and the donor is an acceptor to at least one of SiC semiconductor layer. このようにすると、アルミニウム原子が作る不純物レベルに捕獲された正孔と、窒素原子が作る不純物レベルに捕獲された電子が再結合することにより光が発生する。 In this way, light is generated by the positive holes trapped in the impurity level of the aluminum atoms making, electrons trapped in the impurity level to make the nitrogen atoms recombine. 半導体層に多数のアルミニウム原子と窒素原子をドープして多数の再結合センターを形成すると放射光の強さは大きくなる。 When forming multiple recombination centers by doping a number of aluminum atoms and nitrogen atoms in the semiconductor layer strength of the emitted light increases. しかし、再結合により、電子や正孔の流れが阻害されるのでバイポーラ制御素子のオン抵抗が高くなり従ってオン電圧も高くなる。 However, recombination, because the flow of electrons and holes are inhibited on resistance of the bipolar control element is thus the ON voltage becomes higher and higher. その結果バイポーラ制御素子の電力損失が大きくなる。 As a result the power loss of the bipolar control element increases. そこで、放射光の強さとオン抵抗の大きさを、実用性を考慮しつつ望ましい値に設定する必要がある。 Therefore, the strength and the on-resistance the magnitude of the emitted light, it is necessary to set to a desired value while considering the practicality. 本実施例の発光性ワイドギャップバイポーラ半導体材料すなわちSiCでは、アルミニウム原子及び窒素原子の数をそれぞれ1×10 15 〜1×10 19 atom/cm の範囲にするのが望ましい。 In luminescent wide-gap bipolar semiconductor material or SiC in this embodiment, it is desirable to the number of aluminum atoms and nitrogen atoms in the ranges of 1 × 10 15 ~1 × 10 19 atom / cm 3. SiCの場合は、アルミニウムはp型不純物として働き、窒素はn型不純物として働く。 For SiC, aluminum acts as a p-type impurity, nitrogen acts as an n-type impurity. そこで、再結合センターを有する半導体層がp型の場合は、アルミニウムを窒素より多くドープする必要がある。 Therefore, when a semiconductor layer having a recombination center is p-type, it is necessary to increase the aluminum than nitrogen doping. 例えばアルミニウムを1×10 21 atom/cm 程度まで増加させてもよい。 For example, aluminum may be allowed to increase to about 1 × 10 21 atom / cm 3 . また再結合センターを有する半導体層がn型の場合は、窒素をアルミニウムより多くドープする必要がある。 In the case the semiconductor layer with a recombination center is n-type, nitrogen has to be more than the aluminum-doped. 例えば窒素を1×10 21 atom/cm 程度まで増加させてもよい。 For example, nitrogen may be allowed to increase to about 1 × 10 21 atom / cm 3 .

本実施例に用いている発光性のワイドギャップGTO1の詳細な構造を図3及び図4を参照して説明する。 The detailed structure of the wide gap GTO1 luminescent be described with reference to FIGS. 3 and 4 is used in this embodiment. 図3はGTO1の平面図であり、図4は、図3の一部のIV−IV断面図である。 Figure 3 is a plan view of GTO1, FIG. 4 is a IV-IV cross-sectional view of a portion of FIG. 図2のGTO1は、図3のII−II断面図を示している。 GTO1 of Figure 2 shows a sectional view taken along line II-II of FIG.

図3及び図4において、GTO1は、図4の断面図に示すように、カソード電極31に厚さ約100μmのp型層32を形成し、その上に厚さ約70μmのn型層33を形成している。 3 and 4, GTO1, as shown in the sectional view of FIG. 4, the p-type layer 32 having a thickness of about 100μm was formed on the cathode electrode 31, the n-type layer 33 having a thickness of about 70μm on the It is formed. n型層33の上に再結合センターを有する厚さ約3μmのp型層34を形成する。 Forming a p-type layer 34 having a thickness of about 3μm having recombination centers on the n-type layer 33. p型層34の図において両端部にゲート電極16Aを形成する。 Forming a gate electrode 16A at both end portions in the figures of the p-type layer 34. p型層34の図において中央部に厚さ約2μmのn型層35を形成し、n型層35にアノード電極20を形成する。 The n-type layer 35 having a thickness of about 2μm is formed in the central portion in the figures of the p-type layer 34 to form the anode electrode 20 to the n-type layer 35. p型層34には、アルミニウム原子を3.5×10 17 atom/cm 及び窒素原子を8×10 16 atom/cm の濃度でドープしている。 The p-type layer 34 is doped with aluminum atoms 3.5 × 10 17 atom / cm 3 and the nitrogen atom at a concentration of 8 × 10 16 atom / cm 3 . これにより例えば100A/cm の電流密度で通電したとき、オン電圧は5.2Vと比較的低い値であった。 Thus when energized at a current density of for example 100A / cm 2, on-voltage was relatively low value of 5.2V. またこの通電状態での放射光の強さは約16ミリワット(mW)であり、放射光の波長は約470ナノメータ(nm)であった。 The intensity of the emitted light in this energized state is about 16 milliwatts (mW), the wavelength of the emitted light was about 470 nanometers (nm). 図2及び図3に示すように、GTO1の外周領域には電界を緩和するための既知のターミネーション領域37が形成されている。 As shown in FIGS. 2 and 3, the known termination region 37 is formed to relax the electric field in the peripheral region of the GTO1. 光放射窓の周囲はカソード電極20で取り囲まれており、光放射窓に対向するカソード電極のないp型層を電流が十分流れるようにしている。 Ambient light emission window is surrounded by the cathode electrode 20, the p-type layer without the cathode electrode facing the light emission window current is to flow sufficiently. なお、p型層34の光放射窓にほぼ対向する部分以外はアルミニウムのみドープし窒素をドープしないようにした場合も実験したがオン電圧を低減する上で効果があった。 Even if other than the portion substantially opposite to the light emission window of the p-type layer 34 which was not doped with only aluminum doped nitrogen was experiments was effective in reducing the on-voltage.

《第2実施例》 "The second embodiment"
図5は、本発明の第2実施例のパワー半導体素子を備えたパワー半導体素子回路の回路図である。 Figure 5 is a circuit diagram of a power semiconductor device circuit having a power semiconductor element of the second embodiment of the present invention. 図において、直流電源13に、パワー半導体素子としての光IGBT101を経て負荷14が接続されている。 In the figure, the DC power supply 13, the load 14 through the optical IGBT101 as the power semiconductor element is connected. 光IGBT101は、発光性ワイドギャップ半導体材料を用いて作ったバイポーラ半導体制御素子としてのpチャネルSiC絶縁ゲートバイポーラトランジスタ(IGBT)21と、受光素子22としてのシリコンホトダイオードが1つのパッケージ(図示省略)内に収納されている。 Light IGBT101 is luminescent and p-channel SiC insulated gate bipolar transistor (IGBT) 21 as a bipolar semiconductor control element made using the wide-gap semiconductor material, silicon photodiodes one package as a light receiving element 22 (not shown) in It is housed in. パッケージ内の構成は図2に示す光GTO100の構成に類似であり、SiC−IGBT21の矢印21Aで示す放射光が受光素子22の受光部に入射するようになされている。 Structure of the package is similar to the configuration of the optical GTO100 shown in FIG. 2, the emitted light shown by the SiC-IGBT 21 of arrows 21A are made to be incident on the light receiving portion of the photodetector 22. 受光素子22のカソードと電源13の負極との間に、直流電源103が、その正極がカソードに接続されるように接続されている。 Between the negative electrode of the cathode and the power supply 13 of the light receiving element 22, the DC power supply 103, the positive electrode is connected to be connected to the cathode. SiC−IGBT21のゲートには、SiC−IGBT21の通電を制御する駆動回路23の出力端23Aが接続されている。 The SiC-IGBT 21 of the gate has an output terminal 23A of the drive circuit 23 for controlling the energization of the SiC-IGBT 21 are connected. 駆動回路23の入力端24には、SiC−IGBT21を外部の装置から制御する制御信号が入力される。 The input end 24 of the drive circuit 23, a control signal for controlling the SiC-IGBT 21 from an external device is input. 受光素子22のアノードは判定制御回路7の抵抗12を経て入力端10に接続されている。 The anode of the light receiving element 22 is connected to the input terminal 10 through a resistor 12 of determined control circuit 7. 判定制御回路7の回路構成は図1のものと同じであるので同じ動作をする。 The circuit configuration of the judgment control circuit 7 performs the same operation is the same as that of FIG. 判定制御回路7の出力端7Aは駆動回路23の入力端23Bに接続されている。 Output end 7A of the judgment control circuit 7 is connected to the input terminal 23B of the drive circuit 23. 光IGBT101、駆動回路23、判定制御回路7でパワー半導体素子回路を構成している。 Light IGBT101, drive circuit 23, the determination control circuit 7 constitute a power semiconductor device circuit.

負荷14の変動等によりSiC−IGBT21を流れる電流が増加すると、受光素子22を流れる矢印22Cで示す光電流が増加し、判定制御回路7の入力端10の電圧が増加する。 When the current through the SiC-IGBT 21 due to fluctuations in the load 14 or the like is increased, the photocurrent indicated by the arrow 22C through the light receiving element 22 is increased, the voltage at the input terminal 10 of the judgment control circuit 7 is increased. 入力端10の電圧が基準電源9の電圧より高くなると、コンパレータ8の出力端7Aがハイレベルとなる。 When the voltage at the input terminal 10 is higher than the voltage of the reference power source 9, an output terminal 7A of the comparator 8 becomes a high level. その結果駆動回路23は、出力端23Aのレベルを低下させてSiC−IGBT21を流れる電流を減らすように制御する。 As a result the driving circuit 23 reduces the level of the output terminal 23A is controlled to reduce the current through the SiC-IGBT 21 in. 負荷14を流れる電流が所定値より減少すると、前記と逆の動作をしてSiC−IGBT21を流れる電流を増加させる。 When the current flowing through the load 14 decreases below a predetermined value, and the reverse operation to increase the current through the SiC-IGBT 21. これによって負荷14を流れる電流をほぼ一定の範囲に保つことができる。 This makes it possible to keep the current flowing through the load 14 substantially within a certain range. また負荷14に短絡事故等の異常が発生し大電流が流れたときは、SiC−IGBT21の電流を大幅に減らすかSiC−IGBT21をオフにして事故による損傷を防止する。 Also, when abnormality such as short circuit in the load 14 is large current flows occur prevents accidental damage to turn off or SiC-IGBT 21 greatly reduce the SiC-IGBT 21 of the current. 本実施例のSiC−IGBT21の詳細な構成は図示を省略するが、p型バッファ半導体層にアルミニウム原子を1.6×10 17 atom/cm 、窒素原子を6×10 16 atom/cm の濃度でドープしている。 Detailed structure of SiC-IGBT 21 of this embodiment is not shown is, p-type aluminum atoms 1.6 × buffer semiconductor layer 10 17 atom / cm 3, the nitrogen atom of 6 × 10 16 atom / cm 3 It is doped with concentration. これにより、例えば100A/cm の電流密度で通電したとき、オン電圧は4.6Vと比較的低い値であった。 Thus, for example, when energized with a current density of 100A / cm 2, on-voltage was relatively low value of 4.6 V. この通電状態での放射光の強さは約8mWであり、波長は約470nmであった。 The strength of the emitted light in this energized state is about 8 mW, wavelength was about 470 nm.

本実施例の具体例では、IGBT21として、耐電圧6kV、電流容量100AのSiC−pチャネルIGBTを用い、受光素子22としてシリコンホトダイオードを用いる。 In embodiments of the present embodiment, as IGBT 21, the withstand voltage 6kV, using SiC-p-channel IGBT current capacity 100A, a silicon photodiode as the light receiving element 22. 通常の使用状態では、駆動回路23の入力端子24に駆動信号を入力する。 In normal use, and inputs a drive signal to the input terminal 24 of the driver circuit 23. これによりIGBT21のゲートに負電圧が印加され、IGBT21はオンになる。 Thus a negative voltage is applied to the IGBT 21 of the gate, IGBT 21 is turned on. IGBT21をオフにするときは、前記駆動信号のレベルを零にするか、場合によっては逆極性の駆動信号を印加する。 To turn off the IGBT21, either to zero the level of the drive signal, as the case applies the driving signals of opposite polarity. これによりIGBT21をオフにして負荷14を流れる電流を遮断することができる。 Thus it is possible to cut off the current flowing through the load 14 by turning off the IGBT 21. 前記具体例では、負荷14に短絡事故が発生して電流が例えば800Aにまで増加したとしても、受光素子22を流れる電流は90mA程度である。 In the embodiment, even when increased to the current example 800A and short circuit in the load 14 occurs, the current flowing through the light-receiving element 22 is about 90 mA. 直流電源103の電圧が10Vとすれば、受光素子22の電力損失は0.9W程度と極めて少なく、IGBT21と同じパッケージ内に収納しても問題はない。 If the voltage of the DC power supply 103 and 10V, the power loss of the light receiving element 22 is extremely small as about 0.9 W, there is no problem even if housed in the same package as the IGBT 21.

負荷14における短絡事故等により電流が急増してから、受光素子22が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。 From the current is rapidly increased by a short circuit accident or the like in the load 14, the detection response time to the light receiving element 22 detects the sudden increase in current is less than 0.1 microseconds. 受光素子22の検出から判定制御回路7及び駆動回路23の動作によりIGBT21がオフになるまでの時間は約1マイクロ秒であり極めて短時間である。 Time operated by IGBT21 of detection from the judgment control circuit 7 and the drive circuit 23 of the light receiving element 22 until turned off is about 1 and microseconds very short time. 発明者は、IGBT21の通電電流が100Aを超えたときIGBT21がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。 Inventors, IGBT 21 when the IGBT 21 of the energizing current exceeds the 100A is so turned off, an experiment was conducted by setting the voltage of the reference power source 9 of the judgment control circuit 7 to generate a short circuit in the load 14. その結果、短絡が発生して電流が約50%増加して約150Aになった時点で制御が働きIGBT21はオフとなった。 Consequently, IGBT 21 work control at the time when the short circuit was about 150A increases current of about 50% occurred turned off. この実験結果から短絡電流を大幅に抑制することができることが判った。 It has been found that it is possible to greatly suppress the short-circuit current from the experimental results. 短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、高速・低損失化が実現できる。 Each component of the power semiconductor device circuit because the short-circuit current does not increase the well have a smaller power capacity, miniaturization of the power semiconductor device circuit, light weight, high speed and low loss can be realized.

なお、既述のように、再結合センターの数は多すぎると、必要とする放射光を確保する以上に電子や正孔を再結合させるために半導体素子のオン電圧が高くなり電力損失が大きくなってしまう。 In addition, as described above, the number of recombination centers is too much, the higher the ON voltage of the semiconductor device in order to recombine electrons and holes than to ensure radiation that requires power loss is large turn into. このため、再結合センターを形成する不純物原子等のドープ量を適正化したり、ドープする領域を半導体層の一部に局在化させたりするのが望ましい。 Therefore, it can optimize the doping amount of impurity atoms or the like to form a recombination center, it is desirable or to localize the doped region in a portion of the semiconductor layer. 例えば光の放射部に対向する半導体層の領域等に限定することもその一方法である。 For example it is also one way that to limit a region of the semiconductor layer or the like which faces the radiating portion of the light.

《第3実施例》 "Third Embodiment"
図6は第3実施例のパワー半導体素子を備えた9kVのパワー半導体素子回路40の回路図である。 6 is a circuit diagram of a power semiconductor device circuit 40 of 9kV having a power semiconductor element of the third embodiment. 図において、パワー半導体素子としてのGTO41のアノード電極49Aは、負荷14と判定制御回路48の一方の入力端子に接続され、カソード電極49Bは電源13の負極に接続されている。 In the figure, the anode electrode 49A of GTO41 as the power semiconductor element is connected to one input terminal of the load 14 and the determination control circuit 48, the cathode electrode 49B is connected to the negative pole of the power source 13. 直流電源13にGTO41を経て負荷14が接続されている。 Load 14 through GTO41 the DC power supply 13 is connected. 本実施例に用いるGTO41は、発光性ワイドギャップ半導体材料であるSiCを用いたゲートターンオフサイリスタ(GTO)である。 GTO41 used in this embodiment is a gate turn-off thyristor using SiC is a luminescent wide-gap semiconductor material (GTO). GTO41は図7の断面図に示すように、n型基板を用いn型のベース領域にゲートを設けたアノードゲート構造のSiC−GTOである。 GTO41, as shown in the sectional view of FIG. 7, a SiC-GTO anode gate structure in which a gate in the n-type base region an n-type substrate. 図7において、片面にカソード電極49Bを有する厚さ約250μmのn型SiC基板36の他方の面に、厚さ約95μmのp型層37を形成している。 7, on the other surface of the n-type SiC substrate 36 having a thickness of about 250μm with a cathode electrode 49B on one side, to form a p-type layer 37 having a thickness of about 95 .mu.m. p型層37の上に再結合センターを有する厚さ約3μmのn型層38を形成している。 Forming a n-type layer 38 having a thickness of about 3μm having recombination centers on the p-type layer 37. n型層38の中央部に厚さ約2μmのp型層を形成し、その上にアノード電極49Aを設けている。 n-type layer 38 and p-type layer having a thickness of about 2μm is formed in a central portion of, and the anode electrode 49A provided thereon. n型層38の両端部に制御端子としてのゲート電極49Cを設けている。 At both ends of the n-type layer 38 is provided a gate electrode 49C as a control terminal.

このSiC−GTOは、ベース領域であるn型層38にアルミニウム原子を8×10 16 atom/cm 及び窒素原子を2.8×10 17 atom/cm の濃度でドープしている。 The SiC-GTO is doped at a concentration of aluminum atoms 8 × 10 16 atom / cm 3 and the nitrogen atom 2.8 × 10 17 atom / cm 3 to n-type layer 38 serving as the base region. 100A/cm の電流密度で通電したときのオン電圧は4.1Vと比較的低い値であった。 ON voltage when energized at a current density of 100A / cm 2 was relatively low value of 4.1 V. またこの通電状態での放射光の強さは13mWであり、放射光の波長は約470nmであった。 The intensity of the emitted light in this energized state is 13 mW, wavelength of the emitted light was about 470 nm.

本実施例では、GTO41の発光部に光ファイバ43の一方の端部を配置し、光ファイバの他方の端部にフォトダイオード等の受光素子42が配置されている。 In this embodiment, one end of the optical fiber 43 is disposed in the light emitting portion of GTO41, the light receiving element 42 such as a photodiode is disposed on the other end of the optical fiber. これにより、GTO41の放射光は光ファイバ43を通って受光素子42に入射する。 Thus, radiation GTO41 enters the light receiving element 42 through the optical fiber 43. GTO41と受光素子42の間が光ファイバ43によって電気的に隔離されているので、電源13、負荷14及びGTO41を含む回路が高電圧であっても、受光素子42及び判定制御回路48は前記高電圧の影響を少なくできる。 GTO41 and since between the light receiving element 42 are electrically isolated by an optical fiber 43, the power supply 13, a circuit including a load 14 and GTO41 even with high voltage, the light receiving element 42 and the determination control circuit 48 the high It can reduce the influence of voltage. 又受光素子42をGTO41より離して設けることができるので装置製作にあたり自由度が大きくなる。 Further increases flexibility Upon device fabrication since the light receiving element 42 may be provided apart from GTO41. 外部の装置からGTO41をオンにするときは、ターンオン回路44の入力端子45に正のパルス電圧を印加し、GTO41をオフにするときは、同様にターンオフ回路46の入力端子47に正のパルスを印加する。 When the external device to select the GTO41 is a positive pulse voltage is applied to the input terminal 45 of the turn-on circuit 44, when to turn off GTO41, a positive pulse to the input terminal 47 similarly turn-off circuit 46 applied to. GTO41を流れる電流が増加し、放射光の強さが増加すると、光ファイバ43を経て受光素子42に入射する入射光の強さも増加する。 Current through GTO41 increases and the intensity of emitted light increases, so does the intensity of light incident on the light-receiving element 42 via the optical fiber 43. 入射光の強さに実質的に比例する受光素子42の検出電流は、判定制御回路48に印加され基準電源9の出力電流と比較される。 Detection current of the light receiving element 42 which is substantially proportional to the intensity of the incident light is applied to the determination control circuit 48 is compared with the output current of the reference power source 9. 受光素子42の入射光の強さが増加して、受光素子42を流れる電流が所定電流値を超えると、判定制御回路48の出力端48Aの出力信号がターンオフ回路46に印加されGTO41をオフにする。 Increases the strength of the incident light of the light receiving element 42, the current flowing through the light receiving element 42 exceeds a predetermined current value, the output signal of the output terminal 48A of the determination control circuit 48 is applied to the turn-off circuit 46 to clear the GTO41 to. 基準電源9の出力電流は任意に変えることができ、この出力電流を加減することにより前記の所定電流値を所望の値に設定することができる。 The output current of the reference power source 9 can be varied arbitrarily, a predetermined current value of the by adding or subtracting the output current can be set to a desired value. これにより、GTO41の電流を制御することができる。 Thus, it is possible to control the current of GTO41. 本実施例は電源13の電圧が9kV以上、負荷14を流れる電流が200A以上のパワー半導体回路により適している。 This example over-voltage of the power source 13 is 9 kV, the current flowing through the load 14 is more suitable than the power semiconductor circuit 200A. またアノードゲート構造のGTOサイリスタはSiCのn型基板を用いているのでSiCのp型基板を用いる第1実施例のものに比べて、オン抵抗が5分の1以下になる。 The GTO thyristor of the anode-gate structure because of the use of n-type substrate of SiC in comparison with that of the first embodiment using the p-type substrate of SiC, on-resistance becomes 1/5 or less. 従って通電時のGTO41の電力損失は非常に少ない。 Thus the power loss GTO41 during energization is very small. GTO41のヒートシンクも小型のものでよく、小型、軽量のパワー半導体素子回路が実現できる。 GTO41 heat sink also be of small size, compact, power semiconductor device circuit lightweight can be realized.

負荷14における短絡事故等により電流が急増してから、受光素子42が電流の急増を検出するまでの検出応答時間は0.1マイクロ秒以下である。 From the current is rapidly increased by a short circuit accident or the like in the load 14, the detection response time to the light receiving element 42 detects a surge current is less than 0.1 microseconds. 受光素子42の検出から判定制御回路7及び駆動回路23の動作によりGTO41がオフになるまでの時間は2〜3マイクロ秒であり極めて短時間である。 Time operated by GTO41 detection from the judgment control circuit 7 and the drive circuit 23 of the light receiving element 42 to turn off is 2-3 and microseconds very short time. 発明者は、GTO41の通電電流が400Aを超えたときGTO41がオフとなるように、判定制御回路7の基準電源9の電圧を設定して負荷14で短絡を発生させる実験を行った。 Inventor, current supplied GTO41 is such that the GTO41 when exceeded 400A turned off, an experiment was conducted by setting the voltage of the reference power source 9 of the judgment control circuit 7 to generate a short circuit in the load 14. その結果、短絡が発生して電流が約40%増加して約560Aになった時点で制御が働きGTO41はオフとなった。 As a result, control at the time when the short circuit current generated was about 40% increased by approximately 560A is GTO41 works turned off. この実験結果から短絡電流を大幅に抑制することができることが判った。 It has been found that it is possible to greatly suppress the short-circuit current from the experimental results. 短絡電流が大きくならないのでパワー半導体素子回路の各構成部品は電力容量の小さいものでよく、パワー半導体素子回路の小型化、軽量化、高速・低損失化が実現できる。 Each component of the power semiconductor device circuit because the short-circuit current does not increase the well have a smaller power capacity, miniaturization of the power semiconductor device circuit, light weight, high speed and low loss can be realized. なお、n型ベース層において光放射窓に対向する部分(図7の38A)のみアルミニウムと窒素をドープし、それ以外は窒素のみをドープすることにより放射光強度を確保しつつ、オン抵抗を更に低減する上で効果があった。 Incidentally, the opposing portions (38A in FIG. 7) only aluminum and nitrogen doped optical emission window in the n-type base layer, otherwise while ensuring the emitted light intensity by doping only nitrogen, the on-resistance further It was effective in reducing.

《第4実施例》 "Fourth Embodiment"
図8は、前記パワー半導体素子回路を用いたインバータ装置のブロック図である。 Figure 8 is a block diagram of an inverter device using the power semiconductor device circuit. 本実施例ではインバータ装置の制御回路の一部に例えば前記第3実施例のパワー半導体素子回路40を用いている。 In the present embodiment uses a power semiconductor element circuit 40 of a part, for example, the third embodiment of the control circuit of the inverter device. パワー半導体素子回路40の代わりに、前記第1又は第2実施例のパワー半導体素子回路を用いてもよい。 Instead of the power semiconductor device circuit 40, it may be used power semiconductor device circuit of the first or second embodiment. 図8において、例えば、直流電源13の正極側に接続された制御回路は、前記第3実施例のパワー半導体素子回路40であり、それぞれのGTO41には既知のPWM制御回路を含む制御回路74やフライホイールダイオード41Aを接続している。 8, for example, a control circuit connected to the positive electrode side of the DC power supply 13 is a power semiconductor device circuit 40 of the third embodiment, each of GTO41 Ya control circuit 74 containing known PWM control circuit connecting the flywheel diode 41A. 直流電源13の電圧があまり高くないときは、GTO41とシリコンホトダイオード42との間の光の伝達に光ファイバ43を用いず両者を近づけて配置して、GTO41の光を直接ホトダイオード42に入射してもよい。 When the voltage of the DC power supply 13 is not so high, and arranged close to each other without using an optical fiber 43 for transmission of light between the GTO41 silicon photodiode 42, and directly enters the photodiode 42 the light of GTO41 it may be. 直流電源13の負極側の半導体制御素子には、発光性ではないアノードゲートGTO72を用いている。 The semiconductor control element on the negative electrode side of the DC power source 13 uses an anode-gate GTO72 not luminescent. アノードゲートGTO72の代わりに正極側と同じパワー半導体素子回路40を用いてもよいが、発光性のGTO41はアノードゲートGTO72よりオン電圧が大きいのでその分電力損失が大きくなる点と、GTO41の方がコストが高い点で不利になる。 Instead of the anode gate GTO72 may use the same power semiconductor device circuit 40 and the positive electrode side, but the emission of GTO41 has a large turn-on voltage than the anode gate GTO72 and that correspondingly the power loss increases, the direction of GTO41 cost is disadvantageous in high regard. 制御装置73はインバータのスイッチング素子の既知のPWM制御回路等と同様のものでよい。 The controller 73 may be similar to the known PWM control circuit of a switching element such as an inverter.

本実施例によればGTO41を流れる通電電流に実質的に比例する放射光をホトダイオード42で受けて前記通電電流を検出し、検出した電流を基準電源9の電流に重畳して判定制御回路48に印加する。 The electric current flowing through GTO41 according to this embodiment receives the radiation is substantially proportional with the photodiode 42 detects the energizing current, the determination control circuit 48 superimposes the detected current to the current of the reference power supply 9 applied to. これにより、PWM制御回路を介してGTO41の通電パルス幅を制御し、GTO41の通電電流を制御することができ、小型・軽量かつ低損失のインバータ装置を得ることができる。 Thus, by controlling the energizing pulse width of GTO41 through the PWM control circuit can control the current supplied GTO41, it is possible to obtain the inverter device smaller, lighter and low loss. また、ホトダイオードの検出電流を用いて、通電パルスの幅だけでなく通電パルスの高さも制御することにより、供給電流を増減できる小型・軽量・低損失のインバータ装置を得ることもできる。 Moreover, using the detection current of the photodiode, by controlling the height of the energizing pulse as well width of energizing pulses, it is possible to obtain an inverter system for a small, lightweight and low loss can increase or decrease the supply current.

以上、本発明のパワー半導体素子を備えたパワー半導体素子回路の4つの実施例について説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。 Having described four embodiments of a power semiconductor device circuit having a power semiconductor element of the present invention, the present invention is intended to cover the more coverage or derivative structure. 例えばワイドギャップ半導体材料を用いたGTO−サイリスタ及びIGBTは、エミッタスイッチサイリスタや静電誘導サイリスタ等の他のワイドギャップ半導体バイポーラ制御素子でもよく、更にSi基板の上に積層された複数のワイドギャップ半導体層で形成されたバイポーラ制御素子でもよい。 For example GTO- thyristors and IGBT using wide-gap semiconductor material, an emitter switch thyristor and may be other wide-gap semiconductor bipolar control element such as a static induction thyristor, further plurality of wide-gap semiconductor stacked on the Si substrate or a bipolar control element formed by a layer. また前記GTO−サイリスタやIGBTは、Siやワイドギャップ半導体材料で形成されたMOSFET等のユニポーラ素子と、ワイドギャップ半導体材料で形成されたバイポーラ制御素子を組み合わせたハイブリッド素子でもよい。 Also the GTO- thyristor or IGBT includes a unipolar element such as MOSFET formed by Si or a wide-gap semiconductor material, or a hybrid device that combines the bipolar control element formed by wide-gap semiconductor material. 例えばワイドギャップ半導体材料を用いたバイポーラトランジスタのエミッタとコレクタ間に、Si−MOSFETを接続したハイブリッド構成の素子等でも良い。 For example between the emitter and collector of the bipolar transistor using a wide-gap semiconductor material may be a device such as the hybrid configuration of connecting the Si-MOSFET.

ワイドギャップ半導体GTOサイリスタは、ワイドギャップ半導体材料の窒化ガリウム(GaN)を用いて形成してもよい。 Wide-gap semiconductor GTO thyristor may be formed using a gallium nitride (GaN) of wide-gap semiconductor material. 窒化ガリウムのGTOサイリスタ(GaN−GTO)は、実施例3の図7に示すようなアノードゲート構造にするのが望ましく、n型及びp型の各半導体層の厚さや不純物濃度も図7のものとほぼ同じにすればよい。 Gallium nitride GTO thyristor (GaN-GTO) is desirably to the anode gate structure as shown in FIG. 7 of the third embodiment, those thickness and impurity concentration of the n-type and p-type semiconductor layers also in FIG. 7 If it is sufficient to almost the same. GaN−GTOでは、p型不純物としては亜鉛(Zn)、n型不純物としてはシリコン(Si)が適している。 In GaN-GTO, zinc as the p-type impurity (Zn), silicon (Si) is suitable as an n-type impurity. n型ベース(図7のn型層38)に2.8×10 17 atom/cm の濃度のSi原子をドープすると、Si原子による再結合センターが形成され、発光性GaN−GTOが得られる。 When n-type base doped with Si atoms at a concentration of 2.8 × 10 17 atom / cm 3 to (n-type layer 38 in FIG. 7), the recombination center is formed by Si atoms, luminescent GaN-GTO can be obtained . 放射光の波長は約470nmであり、同じ通電電流のときの放射光の強さはSiC−GTOより強い。 Wavelength of the emitted light is about 470 nm, the intensity of the emitted light when the same electric current is stronger than SiC-GTO. GaN−GTOの耐電圧は1200V(電流75A)であり、SiC−GTOよりは低い。 Withstand voltage of GaN-GTO is 1200 V (current 75A), lower than the SiC-GTO. 図6のパワー半導体素子回路40において、SiCのGTO41の代わりにGaN−GTOを用いることにより、第3実施例と同じような効果を有するパワー半導体素子回路2を得ることができる。 In the power semiconductor device circuit 40 of FIG. 6, by using the GaN-GTO instead of GTO41 of SiC, it is possible to obtain a power semiconductor device circuit 2 having the same effect as the third embodiment.

受光素子は、Siホトダイオード以外の、ホトトランジスタやCdS光導電素子等でもよく、SiCホトダイオード等のワイドギャップ半導体材料を用いた受光素子でもよい。 Light receiving element other than Si photodiode, may be a phototransistor or CdS photoconductive element or the like, or a light receiving element using wide-gap semiconductor material such as SiC photodiode.

本発明の第1実施例のパワー半導体素子を備えたパワー半導体素子回路の回路図である。 It is a circuit diagram of a power semiconductor device circuit having a power semiconductor device of the first embodiment of the present invention. 第1実施例のパワー半導体素子回路に用いる、パワー半導体素子と受光素子を含むパッケージの断面図である。 Used in the power semiconductor device circuit of the first embodiment, a cross-sectional view of a package including the power semiconductor element light receiving element. 第1実施例のパワー半導体素子としてのGTO1の平面図である。 It is a plan view of the GTO1 as the power semiconductor device of the first embodiment. 図3のGTO1のIV−IV断面図である。 It is a sectional view taken along line IV-IV in GTO1 in FIG. 本発明の第2実施例のパワー半導体素子を備えたパワー半導体素子回路の回路図である。 It is a circuit diagram of a power semiconductor device circuit having a power semiconductor element of the second embodiment of the present invention. 本発明の第3実施例のパワー半導体素子を備えたパワー半導体素子回路の回路図である。 It is a circuit diagram of a power semiconductor device circuit having a power semiconductor element of the third embodiment of the present invention. 第3実施例のパワー半導体素子としてのSiC−GTOの断面図である。 It is a cross-sectional view of the SiC-GTO as the power semiconductor element of the third embodiment. 前記パワー半導体素子回路を備えたインバータ装置の回路図である。 It is a circuit diagram of an inverter device provided with the power semiconductor device circuit. (a)は第1の従来例のパワー半導体素子回路の回路図、(b)は第2の従来例のパワー半導体素子回路の回路図である。 (A) is a circuit diagram of a power semiconductor device circuit of the first conventional example is a circuit diagram of (b) the power semiconductor device circuit according to a second conventional example.

1 半導体制御素子 2 受光素子 2A アノード電極 3 ターンオン回路 5 ターンオフ回路 7 判定回路 8 コンパレータ 9 基準電源 9A カソード 9B カソード電極 13 直流電源 13A カソード 14 負荷 14A アノード電極 16 ゲート電極 19 光放射窓 21 絶縁ゲートバイポーラトランジスタ(IGBT) 1 semiconductor control element 2 receiving element 2A anode electrode 3 turn-on circuit 5 turn-off circuit 7 judging circuit 8 comparator 9 reference power supply 9A cathode 9B cathode electrode 13 a DC power source 13A cathode 14 loads 14A anode electrode 16 gate electrode 19 light-emitting window 21 insulated gate bipolar transistor (IGBT)
22 受光素子 23 駆動回路 31 カソード電極 32、34 n型層 33、35 p型層 37 ターミネーション領域 41 光GTO 22 light-receiving element 23 driving circuit 31 cathode electrode 32, 34 n-type layer 33 and 35 p-type layer 37 termination region 41 light GTO
42 受光素子 43 光ファイバ 44 ターンオン回路 46 ターンオフ回路 48 判定回路 72 アノードゲートGTO 42 light-receiving element 43 optical fibers 44 turn-on circuit 46 turn-off circuit 48 the decision circuit 72 the anode gate GTO
73 制御装置 100 光GTO素子 101 光IGBT 73 controller 100 optical GTO element 101 light IGBT

Claims (13)

  1. 実質的に同じバンドギャップを有するワイドギャップ半導体材料からなるp型層とn型層とが少なくとも三層交互に、複数層積層されたバイポーラ型のパワー半導体素子であって、 Substantially at least three layers alternately and a p-type layer and the n-type layer made of wide-gap semiconductor material having the same band gap, a bipolar power semiconductor device in a plurality of layers laminated,
    このパワー半導体素子の外周領域には電界を緩和するためのターミネーションが形成され、 This is the peripheral region of the power semiconductor device termination for mitigating electric field is formed,
    前記複数層のうち中間に挟まれた層に電気的に接続されてこの素子を通して流れる通電電流を制御する制御端子を備え、 Are electrically connected to the layer sandwiched between the middle of the plurality of layers comprises a control terminal for controlling the electric current flowing through the device,
    前記複数層のうち少なくとも一つの層内の上記外周領域から離れた領域に、前記通電電流に応じて光を発生する再結合センターが局在化されて含まれ、 The region away from the outer peripheral region in at least one layer of said multiple layers, recombination centers for generating light in response to the energizing current is included are localized,
    この素子の表面側で前記再結合センターを含む前記層に対応する位置に、前記再結合センターで発生した光を通過する光放射窓を備え、 At positions corresponding to the layer containing the recombination centers at the surface side of the device, provided with a light emission window for passing the light generated by the recombination centers,
    前記再結合センターを含む前記層のうち前記光放射窓に対向する部分のみに前記再結合センターが含まれ、 Said include recombination centers only in a portion opposed to the light emission window of said layer comprising said recombination centers,
    前記再結合センターで発生した光が前記光放射窓を通過して外部へ放射されるようになっていることを特徴とするパワー半導体素子。 Power semiconductor device, wherein the light generated by the recombination centers are adapted to be emitted to the outside through the light emission window.
  2. 請求項1に記載のパワー半導体素子において、 In the power semiconductor device according to claim 1,
    前記再結合センターはアクセプタとドナーとの対を含むことを特徴とするパワー半導体素子。 The power semiconductor element and the recombination centers, characterized in that it comprises a pair of acceptor and donor.
  3. 請求項2に記載のパワー半導体素子において、 In the power semiconductor device according to claim 2,
    前記アクセプタとドナーは、それぞれドープされたアルミニウム原子、窒素原子からなることを特徴とするパワー半導体素子。 The acceptor and donor, the power semiconductor device characterized respectively doped aluminum atom, that of nitrogen atom.
  4. 請求項2に記載のパワー半導体素子において、 In the power semiconductor device according to claim 2,
    前記アクセプタとドナーは、それぞれドープされた亜鉛原子、シリコン原子からなることを特徴とするパワー半導体素子。 The acceptor and the donor are each doped zinc atom, a power semiconductor device characterized by comprising a silicon atom.
  5. 請求項に記載のパワー半導体素子において、 In the power semiconductor device according to claim 3,
    前記アルミニウム原子及び窒素原子の濃度は、ともに1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲にあることを特徴とするパワー半導体素子。 The concentration of the aluminum atom and a nitrogen atom, a power semiconductor device, characterized in that both in the range of 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 .
  6. 請求項に記載のパワー半導体素子において、 In the power semiconductor device according to claim 3,
    前記再結合センターを含む前記層がp型層であり、前記アルミニウム原子が前記窒素原子よりも多くドープされていることを特徴とするパワー半導体素子。 Wherein said layer comprising a recombination center is a p-type layer, a power semiconductor element, wherein the aluminum atoms are more doped than the nitrogen atom.
  7. 請求項に記載のパワー半導体素子において、 In the power semiconductor device according to claim 3,
    前記再結合センターを含む前記層がn型層であり、前記窒素原子が前記アルミニウム原子よりも多くドープされていることを特徴とするパワー半導体素子。 Wherein said layer comprising a recombination center is an n-type layer, a power semiconductor element, wherein the nitrogen atoms are more doped than the aluminum atoms.
  8. 請求項に記載のパワー半導体素子において、 In the power semiconductor device according to claim 6,
    前記アルミニウム原子の濃度が1×10 21 atom/cm 程度であり、前記窒素原子の濃度が1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲であることを特徴とするパワー半導体素子。 The concentration of aluminum atoms is about 1 × 10 21 atom / cm 3 , wherein the concentration of said nitrogen atoms is in the range of 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 power semiconductor element.
  9. 請求項に記載のパワー半導体素子において、 In the power semiconductor device according to claim 7,
    前記窒素原子の濃度が1×10 21 atom/cm 程度であり、前記アルミニウム原子の濃度が1×10 15 atom/cm 乃至1×10 19 atom/cm の範囲であることを特徴とするパワー半導体素子。 The concentration of the nitrogen atoms is about 1 × 10 21 atom / cm 3 , wherein the concentration of the aluminum atoms is in the range of 1 × 10 15 atom / cm 3 to 1 × 10 19 atom / cm 3 power semiconductor element.
  10. 前記制御端子としてのゲートを有する絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載のパワー半導体素子。 The power semiconductor device according to claim 1, characterized in that the insulated gate bipolar transistor having a gate as the control terminal.
  11. 前記制御端子としてのゲートと、前記再結合センターを含む前記層としてのP型バッファ層とを有するPチャネル絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1記載のパワー半導体素子。 A gate as the control terminal, a power semiconductor device according to claim 1, characterized in that the P-channel insulated gate bipolar transistor having a P-type buffer layer as the layer containing the recombination centers.
  12. 前記制御端子としてのゲートを有するゲートターンオフサイリスタであることを特徴とする請求項1記載のパワー半導体素子。 The power semiconductor device according to claim 1, characterized in that the gate turn-off thyristor with a gate as the control terminal.
  13. 前記制御端子としてのアノードゲートを有するアノードゲート構造のゲートターンオフサイリスタであることを特徴とする請求項1記載のパワー半導体素子。 The power semiconductor device according to claim 1, characterized in that the gate turn-off thyristor of the anode-gate structure having an anode gate as the control terminal.
JP2005317067A 2005-10-31 2005-10-31 Power semiconductor element Expired - Fee Related JP4537936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005317067A JP4537936B2 (en) 2005-10-31 2005-10-31 Power semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005317067A JP4537936B2 (en) 2005-10-31 2005-10-31 Power semiconductor element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001128218 Division

Publications (2)

Publication Number Publication Date
JP2006121095A true JP2006121095A (en) 2006-05-11
JP4537936B2 true JP4537936B2 (en) 2010-09-08

Family

ID=36538613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005317067A Expired - Fee Related JP4537936B2 (en) 2005-10-31 2005-10-31 Power semiconductor element

Country Status (1)

Country Link
JP (1) JP4537936B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429368A (en) * 1990-05-24 1992-01-31 Sharp Corp Field effect transistor using silicon carbide and its manufacturing method
JPH07254732A (en) * 1994-03-15 1995-10-03 Toshiba Corp Semiconductor light emitting device
JPH08153890A (en) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd Light emitting thyristor and self-scanning light emitting device
JPH10190052A (en) * 1996-12-20 1998-07-21 Sharp Corp Semiconductor light emitting element
JP2001320042A (en) * 2000-05-02 2001-11-16 Furukawa Electric Co Ltd:The Garium nitride transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429368A (en) * 1990-05-24 1992-01-31 Sharp Corp Field effect transistor using silicon carbide and its manufacturing method
JPH07254732A (en) * 1994-03-15 1995-10-03 Toshiba Corp Semiconductor light emitting device
JPH08153890A (en) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd Light emitting thyristor and self-scanning light emitting device
JPH10190052A (en) * 1996-12-20 1998-07-21 Sharp Corp Semiconductor light emitting element
JP2001320042A (en) * 2000-05-02 2001-11-16 Furukawa Electric Co Ltd:The Garium nitride transistor

Also Published As

Publication number Publication date Type
JP2006121095A (en) 2006-05-11 application

Similar Documents

Publication Publication Date Title
US5123746A (en) Bridge type power converter with improved efficiency
US5946178A (en) Protective circuit for series-connected power semiconductors
US5859772A (en) Parallel connection of controllable semiconductor components
US6952335B2 (en) Solid-state DC circuit breaker
US5274541A (en) Parallel circuit module including a diode and an IGBT
US6028779A (en) Power inverter device
Shepherd et al. Power electronics and motor control
US6268990B1 (en) Semiconductor protection device and power converting system
US4016593A (en) Bidirectional photothyristor device
US5859446A (en) Diode and power converting apparatus
US5910738A (en) Driving circuit for driving a semiconductor device at high speed and method of operating the same
US20090206812A1 (en) Power switching circuit improved to reduce loss due to reverse recovery current
JP2001245479A (en) Power semiconductor module
US20150349176A1 (en) High voltage solar panel
US20140313797A1 (en) Power electronic module
WO2010025758A1 (en) Device having a converter
US20060014054A1 (en) Stable power supplying apparatus
US3566211A (en) Thyristor-type semiconductor device with auxiliary starting electrodes
JPH09186315A (en) Semiconductor device
US6154477A (en) On-board laser-triggered multi-layer semiconductor power switch
JPH07234162A (en) Temperature detector for power converter
US20080043500A1 (en) Snubber Circuit and Power Semiconductor Device Having Snubber Circuit
US20050285228A1 (en) Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device
JP2000089841A (en) Solar generator
CN1242604A (en) Semiconductor protective device and power conversion device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100618

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees