JP2006078859A - Substrate for display device and display device using the substrate - Google Patents

Substrate for display device and display device using the substrate Download PDF

Info

Publication number
JP2006078859A
JP2006078859A JP2004263923A JP2004263923A JP2006078859A JP 2006078859 A JP2006078859 A JP 2006078859A JP 2004263923 A JP2004263923 A JP 2004263923A JP 2004263923 A JP2004263923 A JP 2004263923A JP 2006078859 A JP2006078859 A JP 2006078859A
Authority
JP
Japan
Prior art keywords
wiring
substrate
bank
display device
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004263923A
Other languages
Japanese (ja)
Inventor
Hironori Kaneko
浩規 金子
Takuya Takahashi
卓也 高橋
Etsuko Nishimura
悦子 西村
Makoto Abe
阿部  誠
Takaaki Suzuki
孝明 鈴木
Yoshitaka Tsutsui
義隆 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Future Vision Inc
Original Assignee
Future Vision Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Future Vision Inc filed Critical Future Vision Inc
Priority to JP2004263923A priority Critical patent/JP2006078859A/en
Publication of JP2006078859A publication Critical patent/JP2006078859A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an insulating substrate where the wiring of a narrow width and a thick film is formed in an optional plane shape, and a liquid crystal display device of low power consumption and a high aperture ratio using the insulating substrate. <P>SOLUTION: A bank 2 is provided on the substrate 1. The surface of the bank 2 is liquid-repellent to wiring material ink and the surface of the substrate 1 is lyophilic to the wiring material ink 3. By turning the wiring to at least one of the gate wiring and data wiring of a liquid crystal panel, the liquid crystal display device in which the wiring of the narrow width and the thick film is provided, the aperture ratio is high and power consumption is low can be provided. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、表示装置用の基板およびこの基板を用いた表示装置に係り、特にインクジェット法を用いて形成した薄膜配線を有する液晶パネル等の表示装置用の基板に好適なものである。 The present invention relates to a substrate for a display device and a display device using the substrate, and is particularly suitable for a substrate for a display device such as a liquid crystal panel having a thin film wiring formed using an ink jet method.

画素ごとに点灯を制御するアクティブ方式のフラットパネル型表示装置では、薄膜トランジスタ等のスイッチング素子(以下、薄膜トランジスタで説明)とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を絶縁基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線とは、上記行および列に対応してマトリクス状に交差配置される。これらの配線は、所謂薄膜配線と称される。そして、この各薄膜配線(ゲート配線とデータ配線)の交差部のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線を有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。   In an active type flat panel display device that controls lighting for each pixel, a switching element such as a thin film transistor (hereinafter referred to as a thin film transistor) and a large number of pixels each having a pixel electrode driven by the thin film transistor are arranged on an insulating substrate. Arranged in rows and columns in a matrix. A plurality of gate wirings for supplying scanning signals for selecting a plurality of thin film transistors arranged in a matrix for each row, and a plurality of data wirings for supplying display data to the thin film transistors connected to the selected gate wirings And they are arranged in a matrix corresponding to the columns. These wirings are called so-called thin film wirings. A pixel is arranged at each intersection of each thin film wiring (gate wiring and data wiring). Some display devices have a thin film wiring necessary for the display method of the display device in addition to the gate wiring and the data wiring. The following description can be similarly applied to such a thin film wiring.

上記のゲート配線やデータ配線は、ホトリソグラフィー(以下ホトリソと略記する)手法で形成するのが一般的であったが、近年、インクジェットを用いた配線形成方法が提案された。このインクジェットを用いた配線技術は、例えば「非特許文献1」に記載されている。また、「特許文献1」には、基板面にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
「日経エレクトロニクス」(2002.6.17発行、67頁から78頁) 特開2000−353594号公報
The gate wiring and data wiring are generally formed by photolithography (hereinafter abbreviated as photolithography), but recently, a wiring forming method using an ink jet has been proposed. The wiring technique using the ink jet is described in, for example, “Non-Patent Document 1”. Further, “Patent Document 1” discloses a film forming technique for forming a thin film by forming a groove on a substrate surface with a bank and filling the groove with a thin film material solution by an ink jet method.
“Nikkei Electronics” (issued 2002.6.17, pages 67 to 78) JP 2000-353594 A

表示装置を構成する絶縁基板上に、特に幅の狭い薄膜配線を形成する場合には、上記の非特許文献1の78頁に記載されるように、配線形成部を親液化したり、あるいは配線形成部に溝を設けるといった絶縁基板側を事前処理している。 When forming a thin film wiring having a narrow width on an insulating substrate constituting a display device, as described on page 78 of Non-Patent Document 1, the wiring forming portion is made lyophilic or wiring is formed. The insulating substrate side, such as providing a groove in the formation portion, is pretreated.

上記の従来技術において、絶縁基板の配線形成部を親液化するものでは、配線材料インクを多く盛り込むことが難しいため、十分な膜厚の薄膜配線を形成することが困難である。そのため、配線の低抵抗化やゲート配線とデータ配線の交差容量の低減は難しく、画面サイズの拡大化を制限する要因の一つとなっている。また、絶縁基板の配線形成部に溝を設けるものでは、配線材料インクを流し込むために別途配線幅より大きい穴を必要とするため、配線のレイアウトが制約されて基板面での配線占有率が高くなる。その結果、高精細な回路配線を実現し、高開口率による低消費電力の液晶パネルで構成した表示装置を得ることが困難である。 In the above-described conventional technology, it is difficult to form a thin film wiring having a sufficient film thickness because it is difficult to incorporate a large amount of wiring material ink if the wiring forming portion of the insulating substrate is made lyophilic. For this reason, it is difficult to reduce the resistance of the wiring and to reduce the cross capacitance between the gate wiring and the data wiring, which is one of the factors that limit the enlargement of the screen size. In addition, in the case where a groove is provided in the wiring forming portion of the insulating substrate, a hole larger than the wiring width is required for pouring the wiring material ink, so that the wiring layout is restricted and the wiring occupation ratio on the substrate surface is high. Become. As a result, it is difficult to obtain a display device that realizes high-definition circuit wiring and is configured with a low power consumption liquid crystal panel with a high aperture ratio.

本発明の目的は、幅が狭くかつ膜厚が厚い薄膜配線を任意のレイアウトで形成した表示装置用の絶縁基板を提供することにある。また、本発明の他の目的は線幅が狭くかつ膜厚が厚い薄膜配線を形成して低抵抗、低容量および高開口率による低消費電力の液晶パネルで構成した表示装置を提供することにある。 An object of the present invention is to provide an insulating substrate for a display device in which a thin film wiring having a narrow width and a large film thickness is formed in an arbitrary layout. Another object of the present invention is to provide a display device comprising a liquid crystal panel having a low resistance, a low capacity, and a low power consumption by forming a thin film wiring having a narrow line width and a large film thickness. is there.

上記本発明の目的を達成するために、本発明は、少なくとも絶縁基板とこの絶縁基板上に直接に、あるいは層間絶縁膜上に薄膜配線形成用のバンクを形成する。このバンクは、絶縁材料で構成され、形成される薄膜配線の延在方向両側に沿って、該薄膜配線を形成する配線材料インクに接する側壁を持つ。 In order to achieve the above object of the present invention, the present invention forms at least an insulating substrate and a bank for forming a thin film wiring directly on the insulating substrate or on an interlayer insulating film. This bank is made of an insulating material and has side walls in contact with the wiring material ink for forming the thin film wiring along both sides of the extending direction of the formed thin film wiring.

そして、配線材料インクに接する絶縁基板または層間絶縁膜の表面(側壁)を親液性とし、樹脂バンクの少なくとも配線材料インクに接する表面に撥液性を持たせる。また、前記バンクの配線材料インクと接する部分(配線材料インクと対面するバンクの側壁の壁面)は順テーパーでかつテーパー角度が45度以上、望ましくは垂直、さらに望ましくは逆テーパーであることが好ましい。後述するが、順テーパーとは上記壁面が絶縁基板または層間絶縁膜の表面から見て上向きであることを意味する。したがって、逆テーパーとは上記壁面が下向きであることを意味する。   Then, the surface (side wall) of the insulating substrate or interlayer insulating film in contact with the wiring material ink is made lyophilic, and at least the surface of the resin bank in contact with the wiring material ink is made lyophobic. The portion of the bank in contact with the wiring material ink (the wall of the side wall of the bank facing the wiring material ink) is forward tapered and has a taper angle of 45 degrees or more, preferably vertical, and more preferably reverse taper. . As will be described later, the forward taper means that the wall surface is upward when viewed from the surface of the insulating substrate or interlayer insulating film. Therefore, the reverse taper means that the wall surface is downward.

また、上記本発明の他の目的を達成するために、上記の絶縁基板を液晶パネルの一方の基板として用い、そのゲート配線またはデータ配線の少なくとも一方を上記のバンクを用いた薄膜配線とする。   In order to achieve another object of the present invention, the insulating substrate is used as one substrate of a liquid crystal panel, and at least one of the gate wiring or the data wiring is a thin film wiring using the bank.

こうすることで線幅が狭くかつ膜厚が厚い薄膜配線を形成した表示装置用の絶縁基板が得られ、高開口率で、低消費電力の液晶パネルで構成した表示装置を実現できる。 By doing so, an insulating substrate for a display device in which a thin film wiring having a narrow line width and a large film thickness is formed, and a display device constituted by a liquid crystal panel having a high aperture ratio and low power consumption can be realized.

以下、本発明の表示装置用の基板およびこの基板を用いた液晶表示装置の実施の形態について、図面を参照して詳細に説明する。 Embodiments of a display device substrate and a liquid crystal display device using the substrate according to the present invention will be described below in detail with reference to the drawings.

図1は、本発明による表示装置用基板の実施例1を説明する液晶パネルの一方の基板(第1の絶縁基板、薄膜トランジスタ基板(TFT基板とも言う。一般的にはガラス基板))の1画素付近の平面図である。図1には、画素の構成要素の中のゲート配線8、データ配線10、透明画素電極40、薄膜トランジスタ(TFT)12を示してある。また、図2は、図1のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板(第2の絶縁基板、CF基板とも言う。一般的にはガラス基板)と共に示す断面図である。 FIG. 1 shows one pixel of one substrate of a liquid crystal panel (first insulating substrate, thin film transistor substrate (also referred to as a TFT substrate, generally a glass substrate)) for explaining a first embodiment of a substrate for a display device according to the present invention. FIG. FIG. 1 shows a gate wiring 8, a data wiring 10, a transparent pixel electrode 40, and a thin film transistor (TFT) 12 among the components of the pixel. 2 shows a cross section taken along line HH ′ in FIG. 1 together with a color filter substrate (also referred to as a second insulating substrate or a CF substrate, generally a glass substrate) which is the other substrate. FIG.

液晶パネルは、TFT基板42とCF基板43を有する。TFT基板42は、ガラス基板1の内面に絶縁材で形成したバンク2、ゲート配線8、窒化シリコン(SiN)膜20、真性半導体21bとN型半導体21aからなる半導体層21、データ配線10、保護膜23、ITOを好適とする透明画素電極40、TFT基板配向膜24を有する。薄膜トランジスタ12はゲート配線8から延びるゲート電極8a、半導体層21、データ配線10から延びるドレイン電極10aおよびソース電極10bで構成される。なお、ドレイン電極10aとソース電極10bとは表示動作中に入れ替わるが、ここでは混乱をさけるため、上記のように固定した表記で説明する。 The liquid crystal panel has a TFT substrate 42 and a CF substrate 43. The TFT substrate 42 includes a bank 2 formed of an insulating material on the inner surface of the glass substrate 1, a gate wiring 8, a silicon nitride (SiN) film 20, a semiconductor layer 21 composed of an intrinsic semiconductor 21b and an N-type semiconductor 21a, a data wiring 10, and protection. A film 23, a transparent pixel electrode 40 preferably made of ITO, and a TFT substrate alignment film 24 are included. The thin film transistor 12 includes a gate electrode 8a extending from the gate wiring 8, a semiconductor layer 21, a drain electrode 10a extending from the data wiring 10, and a source electrode 10b. Note that the drain electrode 10a and the source electrode 10b are interchanged during the display operation, but here, in order to avoid confusion, description will be made with the notation fixed as described above.

CF基板43は、ガラス基板25の内面にブラックマトリクス27で区画したカラーフィルタ26を有し、その上層に保護膜28、透明画素電極41、CF基板配向膜29を有する。そして、このCF基板43をTFT基板42に貼り合せ、その貼り合せ間隙に液晶層30を挟持し、TFT基板42の外面に偏光板31を積層し、CF基板43の外面に偏光板32を積層して構成される。 The CF substrate 43 has a color filter 26 partitioned by a black matrix 27 on the inner surface of the glass substrate 25, and a protective film 28, a transparent pixel electrode 41, and a CF substrate alignment film 29 on the upper layer. The CF substrate 43 is bonded to the TFT substrate 42, the liquid crystal layer 30 is sandwiched between the bonding gaps, the polarizing plate 31 is stacked on the outer surface of the TFT substrate 42, and the polarizing plate 32 is stacked on the outer surface of the CF substrate 43. Configured.

TFT基板42のガラス基板1には、図1に示したように、互いに平行な複数のゲート配線8(走査信号線または水平信号線とも称する)とゲート配線8と交差して形成された互いに平行なデータ配線10(映像信号線または垂直信号線とも称する)が形成されている。隣接する2本のゲート配線8、8と隣接する2本のデータ配線10、10で囲まれた領域が一画素領域である。 On the glass substrate 1 of the TFT substrate 42, as shown in FIG. 1, a plurality of gate wirings 8 (also referred to as scanning signal lines or horizontal signal lines) parallel to each other and the gate wirings 8 formed so as to intersect with each other are parallel to each other. Data wiring 10 (also referred to as a video signal line or a vertical signal line) is formed. An area surrounded by two adjacent data lines 10 and 10 adjacent to two adjacent gate lines 8 and 8 is one pixel area.

実施例1の液晶パネルは、本発明の表示パネル用の基板をゲート配線8に適用したものである。ゲート配線8は次の工程により作製できる。先ず、TFT基板42を構成するガラス基板1の表面を感光性樹脂との密着性を向上するためにHMDS(ヘキサメチルジシラザン)処理する。これに、スピンコート法を用いてバンク2となる感光性樹脂(ここでは、ポジ型アクリル系感光性樹脂)を厚さ500nmで塗布する。なおここで、感光性樹脂はネガ型を用いても良い。 The liquid crystal panel of Example 1 is obtained by applying the display panel substrate of the present invention to the gate wiring 8. The gate wiring 8 can be manufactured by the following process. First, the surface of the glass substrate 1 constituting the TFT substrate 42 is treated with HMDS (hexamethyldisilazane) in order to improve the adhesion with the photosensitive resin. A photosensitive resin (in this case, a positive acrylic photosensitive resin) to be the bank 2 is applied to this with a thickness of 500 nm using a spin coating method. Here, the photosensitive resin may be a negative type.

次に、ホトマスクを用いた選択パターン露光により配線パターンを露光し、現像して露光部分の感光性樹脂を溶解して除去する。その後、焼成することでバンク2の形成が完了する。次いで、酸素プラズマ処理により現像溶解した部分の、感光性樹脂の残渣を取り除きTFT基板を構成するガラス基板1の露出部を親液化した後、フッ素系ガス(SF6)を用いたプラズマ処理により、該ガラス基板1の親液性を保ったままバンク2の表面に撥液性を付与する。ここで用いるフッ素系ガスはCF4等でも良い。この工程により薄膜配線形成のためのバンクが得られる。 Next, the wiring pattern is exposed by selective pattern exposure using a photomask and developed to dissolve and remove the photosensitive resin in the exposed portion. Thereafter, the formation of the bank 2 is completed by firing. Next, after removing the photosensitive resin residue of the portion developed and dissolved by the oxygen plasma treatment to make the exposed portion of the glass substrate 1 constituting the TFT substrate lyophilic, the plasma treatment using a fluorine-based gas (SF6) Liquid repellency is imparted to the surface of the bank 2 while maintaining the lyophilicity of the glass substrate 1. The fluorine-based gas used here may be CF4 or the like. By this step, a bank for forming a thin film wiring is obtained.

図3は、本発明の実施例1の表示パネル用基板に形成したバンクの説明図であり、図3(a)は断面図、図3(b)は平面図である。ガラス基板1は配線材料インクを用いて配線を形成するための下地であり、バンク2はガラス基板1上に形成された配線材料インクの濡れ広がりを制限するための土手である。このバンク2で構成される溝に配線材料インクを滴下して薄膜配線を形成する。また、バンク2のテーパー部とガラス基板1(ガラス内面)とで囲まれる範囲(図中点線で示す)を以降の説明で配線形成部4と記す。バンク2のテーパー部(配線材料インクと対向する壁面)は順テーパで、基板面とのなす角度は45度未満(ここでは、約30度)とした。 3A and 3B are explanatory diagrams of the bank formed on the display panel substrate according to the first embodiment of the present invention. FIG. 3A is a cross-sectional view and FIG. 3B is a plan view. The glass substrate 1 is a base for forming wiring using wiring material ink, and the bank 2 is a bank for limiting the wetting and spreading of the wiring material ink formed on the glass substrate 1. A thin film wiring is formed by dripping wiring material ink into the groove formed by the bank 2. Further, a range (indicated by a dotted line in the figure) surrounded by the taper portion of the bank 2 and the glass substrate 1 (glass inner surface) is referred to as a wiring forming portion 4 in the following description. The tapered portion of the bank 2 (wall surface facing the wiring material ink) is a forward taper, and the angle formed with the substrate surface is less than 45 degrees (here, about 30 degrees).

前記した形成工程では、バンク2の形成後に撥液性を付与したが、予め撥液性を有する感光性樹脂をバンク2として用いた場合にはフッ素系ガスによるプラズマ処理で撥液性を付与する工程は必要ない。またガラス基板1は配線材料インクに対して親液性を示す他の無機材料や有機材料で形成されているもの、または撥液性の高い材料の表層のみをUV露光処理や酸素プラズマ処理やフッ酸(HF)処理等の表面処理で親液化したものでも良い。 In the above-described forming step, liquid repellency was imparted after the bank 2 was formed, but when a photosensitive resin having liquid repellency was used as the bank 2 in advance, the liquid repellency was imparted by plasma treatment with a fluorine-based gas. No process is necessary. Further, the glass substrate 1 is formed of another inorganic material or organic material that is lyophilic with respect to the wiring material ink, or only the surface layer of a material with high liquid repellency is subjected to UV exposure treatment, oxygen plasma treatment, or fluorine. It may be lyophilic by surface treatment such as acid (HF) treatment.

続いて、インクジェット法を用いた薄膜配線の作製方法を説明する。図4は、ガラス基板1に配線材料インク3をインクジェット装置のノズルから吐出し、滴下した際の濡れ広がりの説明図であり、図4(a)は配線材料インクの滴下直後の様子を示す平面図(図4(a−1))および図4(a−1)のA−A’線に沿った断面図(図4(a−2))である。また、図4(b)は配線材料インクの滴下後に濡れ広がったときの様子を示す平面図(図4(b−1))および図4(b−1)の線B-B'に沿った断面図(図4(b−2))である。 Next, a method for manufacturing a thin film wiring using an ink jet method will be described. FIG. 4 is an explanatory diagram of the wetting and spreading when the wiring material ink 3 is discharged from the nozzle of the ink jet apparatus onto the glass substrate 1, and FIG. 4 (a) is a plan view showing the state immediately after the wiring material ink is dropped. It is sectional drawing (FIG. 4 (a-2)) along the AA 'line of a figure (FIG. 4 (a-1)) and FIG. 4 (a-1). 4 (b) is a plan view (FIG. 4 (b-1)) showing a state when the wiring material ink is spread after dripping and along the line BB 'in FIG. 4 (b-1). It is sectional drawing (FIG.4 (b-2)).

図4において、ガラス基板1とバンク2により構成された配線形成部4に、Ag微粒子50wt%含有した配線材料インクを体積4plで吐出し、幅20μmのゲート配線8を形成する。4plで吐出された配線材料インク3の液滴直径は約20μmであるが、ガラス基板1に着弾した時に幅約30μmとなり、図4(a)に示すように、液滴は幅20μmの配線形成部からはみ出す。しかし、バンク2は配線材料インク3に対して撥液性を有し、ガラス基板1は配線材料インク3に対し親液性を有するため、図4(b)に示すように、その濡れ性の違いによって配線材料インク3は配線形成部4(図3)に保持、収納される。 In FIG. 4, a wiring material ink containing 50 wt% of Ag fine particles is discharged in a volume of 4 pl to a wiring forming portion 4 constituted by a glass substrate 1 and a bank 2 to form a gate wiring 8 having a width of 20 μm. The droplet diameter of the wiring material ink 3 ejected at 4 pl is about 20 μm, but when landed on the glass substrate 1, the width becomes about 30 μm. As shown in FIG. 4A, the droplet forms a wiring with a width of 20 μm. Protrude from the club. However, since the bank 2 has liquid repellency with respect to the wiring material ink 3 and the glass substrate 1 has lyophilicity with respect to the wiring material ink 3, as shown in FIG. Due to the difference, the wiring material ink 3 is held and stored in the wiring forming portion 4 (FIG. 3).

同様に、配線形成部4上で当該バンクの延長方向に沿って位置をずらしながら配線材料インク3の吐出を繰り返すことで(図示せず)、ずれて着弾した配線材料インク同士が配線形成部でつながり、着弾径より幅の狭い配線形成部に配線材料インクが充填される。 Similarly, by repeating the ejection of the wiring material ink 3 while shifting the position along the extending direction of the bank on the wiring forming unit 4 (not shown), the wiring material inks that have landed in a shifted manner are formed at the wiring forming unit. The wiring material ink is filled in the wiring forming portion that is connected and narrower than the landing diameter.

配線材料インクとしては、Agの他にCu、Auやこれらの合金等を含有するものでも良く、インクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、プラズマ耐性の向上やマイグレーションの抑制のためにNiやCo等の配線材料インクを前述のAgやCu配線のキャップメタルとして積層してゲート配線8を形成しても良い。 In addition to Ag, the wiring material ink may contain Cu, Au, alloys thereof, etc., and the form of the ink is one in which metal fine particles are dispersed in a solvent, a metal complex, or a combination thereof. Things can be used. Further, in order to improve plasma resistance and suppress migration, a wiring material ink such as Ni or Co may be laminated as a cap metal for the Ag or Cu wiring described above to form the gate wiring 8.

インクジェット法では、配線材料インク3中の金属含有量や配線形成部に盛り込み可能なインク体積に応じて吐出ピッチや吐出回数を最適化することで、任意の膜厚の配線を形成可能である。盛り込み可能な配線材料インクの体積とは、配線材料インク3がバンク2となす接触角によって保持できる体積と、バンク2の厚さで保持できる体積とを加えたものである。 In the ink jet method, it is possible to form a wiring with an arbitrary film thickness by optimizing the discharge pitch and the number of discharges according to the metal content in the wiring material ink 3 and the ink volume that can be included in the wiring forming portion. The volume of wiring material ink that can be included is the sum of the volume that can be held by the contact angle that the wiring material ink 3 makes with the bank 2 and the volume that can be held by the thickness of the bank 2.

実施例1のガラス基板1ではバンク2の厚さ分だけ保持できるインクの量が増加するため、膜厚の厚い配線を形成可能である。また、実施例1のガラス基板1では配線材料インク3を流し込むための大面積の親液部を必要とせず、薄膜配線を自由にレイアウトすることができる。また、実施例1の配線形成用基板にインクジェット法を用いて配線を形成する際に、配線材料インクの着弾径よりも幅の広い配線を形成可能であることは言うまでもない。 In the glass substrate 1 of the first embodiment, the amount of ink that can be held by the thickness of the bank 2 increases, so that a thick wiring can be formed. In addition, the glass substrate 1 of Example 1 does not require a large-area lyophilic part for pouring the wiring material ink 3, and the thin film wiring can be freely laid out. Needless to say, when the wiring is formed on the wiring forming substrate of Example 1 using the ink jet method, a wiring having a width wider than the landing diameter of the wiring material ink can be formed.

配線材料インク3をノズルから吐出して滴下し、配線形成部に濡れ広がらせた後、該ガラス基板を焼成し、配線材料インク3に含まれる溶媒、樹脂成分を蒸発させ、Ag粒子同士を融着させる。さらに、このようなインクジェット装置のノズルからのインクの吐出と焼成工程を繰り返すことで、例えば膜厚500nmを持つゲート配線8の形成が完了する。なお、1回のインクジェットの吐出、焼成工程で必要膜厚が得られる場合にはこれらの工程を繰り返す必要はない。 After the wiring material ink 3 is ejected and dropped from the nozzle and spreads on the wiring forming portion, the glass substrate is baked to evaporate the solvent and the resin component contained in the wiring material ink 3 and melt the Ag particles. Put on. Further, by repeating the ink ejection from the nozzle of the ink jet apparatus and the baking process, the formation of the gate wiring 8 having a film thickness of, for example, 500 nm is completed. Note that these steps do not need to be repeated when the required film thickness can be obtained by a single inkjet discharge and firing step.

次に、プラズマCVD装置にてゲート絶縁層20となるSiN膜、真性半導体(非晶質Si)21bとN型半導体(非晶質Si)21aからなる半導体層21を成膜する。例えば、ゲート絶縁層20の膜厚は350nm、真性半導体とN型半導体の膜厚はそれぞれ140nm、40nmとする。ここで、ホトリソ工程を用いて、半導体層21(真性半導体とN型半導体の積層)をエッチング(SF6ガス使用)でパターン加工する。 Next, a SiN film to be the gate insulating layer 20 and a semiconductor layer 21 made of an intrinsic semiconductor (amorphous Si) 21b and an N-type semiconductor (amorphous Si) 21a are formed by a plasma CVD apparatus. For example, the gate insulating layer 20 has a thickness of 350 nm, and the intrinsic semiconductor and the N-type semiconductor have a thickness of 140 nm and 40 nm, respectively. Here, using the photolithography process, the semiconductor layer 21 (stack of the intrinsic semiconductor and the N-type semiconductor) is patterned by etching (using SF6 gas).

続いて、DCスパッタ法にて例えばクロム(Cr)を300nmの膜厚に成膜する。成膜したCr膜にホトリソ工程、エッチング工程によりデータ配線10(図1、図2)を形成する。次に、形成したデータ配線パターンをマスクとして、N型半導体21aをドライエッチング(SF6 ガス使用)でパターン加工する。さらに、プラズマCVD装置を用いてSiNの保護膜23を350nmの厚さで成膜する。ホトリソ工程により保護膜23をドライエッチング(SF6ガス使用)し、スポット上にデータ配線10を露出させるスルーホールを形成する。 Subsequently, for example, chromium (Cr) is formed to a thickness of 300 nm by DC sputtering. Data wiring 10 (FIGS. 1 and 2) is formed on the formed Cr film by a photolithography process and an etching process. Next, using the formed data wiring pattern as a mask, the N-type semiconductor 21a is patterned by dry etching (using SF6 gas). Further, a protective film 23 of SiN is formed with a thickness of 350 nm using a plasma CVD apparatus. The protective film 23 is dry-etched (using SF6 gas) by a photolithography process to form a through hole that exposes the data wiring 10 on the spot.

ここで、スパッタターゲットにIn2O3−SnO2を用いたDCスパッタ装置で、スズ添加酸化インジウム(ITO)透明画素電極40を厚さ150nmにスパッタ成膜する。ホトリソ工程を施し、透明画素電極40をエッチングして所定パターンを作製する。こうして、液晶表示装置のTFT基板が作製される。 Here, a tin-added indium oxide (ITO) transparent pixel electrode 40 is sputtered to a thickness of 150 nm by a DC sputtering apparatus using In2O3-SnO2 as a sputtering target. A photolithography process is performed, and the transparent pixel electrode 40 is etched to produce a predetermined pattern. Thus, a TFT substrate of the liquid crystal display device is manufactured.

一方、対向基板であるCF基板43は、ガラス基板25上にスパッタ法によりCr膜を形成後、ホトリソ工程、エッチング工程を経てブラックマトリクス27を形成する。続いて赤の色料を分散したレジストをスピンコートで1.5μmの厚さで塗布し、ホトリソ工程によりカラーフィルタ26の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青3色のカラーフィルタ26を形成する。 On the other hand, the CF substrate 43 as the counter substrate forms a black matrix 27 through a photolithography process and an etching process after a Cr film is formed on the glass substrate 25 by sputtering. Subsequently, a resist in which a red colorant is dispersed is applied by spin coating to a thickness of 1.5 μm, and red of the color filter 26 is formed by a photolithography process. By repeating the same process for green and blue, a color filter 26 of three colors red, green and blue is formed.

さらに、アクリル樹脂による保護膜28を厚さ2μmで形成後、ITO膜を厚さ150nmにスパッタ成膜することで共通透明電極41が形成される。こうして、対向基板が作製される。カラーフィルタの赤、緑、青はホト工程によらず、インクジェット法や各種印刷法で形成しても良い。 Further, after forming the protective film 28 made of acrylic resin with a thickness of 2 μm, the ITO film is sputtered to a thickness of 150 nm to form the common transparent electrode 41. In this way, a counter substrate is manufactured. The red, green, and blue color filters may be formed by an ink jet method or various printing methods regardless of the photo process.

以上の工程で作製したTFT基板42およびCF基板43にはさらに、配向膜24、配向膜29を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散後、TFT基板42とCF基板43を貼り合わせ、液晶層30を封入する。そして、偏光板31、32の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。 Further, the alignment film 24 and the alignment film 29 are applied to the TFT substrate 42 and the CF substrate 43 manufactured in the above-described steps. After the alignment control ability is imparted by rubbing or the like and the spacer beads are dispersed, the TFT substrate 42 and the CF substrate 43 are bonded. The liquid crystal layer 30 is sealed by bonding. Then, a liquid crystal panel is completed through a process of attaching the polarizing plates 31 and 32. A peripheral circuit or the like is connected to the liquid crystal panel, and a liquid crystal display device is assembled by installing a backlight and integrating with a case.

実施例1の液晶パネルのゲート配線8はガラス基板1に形成したバンク2を利用したインクジェット法を用いて形成されたものであり、幅が狭く膜厚が厚い配線が形成されている。そのため、画素領域の高開口率化、ゲート配線8の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。また同じく、ガラス基板に形成した保護膜20上にバンクを設けて、データ配線10を形成しても前述のゲート配線8の場合と同様の効果が得られる。 The gate wiring 8 of the liquid crystal panel of Example 1 is formed using an ink jet method using the bank 2 formed on the glass substrate 1, and a wiring having a small width and a large film thickness is formed. Therefore, it is possible to realize a high aperture ratio in the pixel region, a low resistance and a low capacity of the gate wiring 8, and a liquid crystal display device with a high aperture ratio and low power consumption can be provided. Similarly, even when the bank is provided on the protective film 20 formed on the glass substrate and the data wiring 10 is formed, the same effect as in the case of the gate wiring 8 described above can be obtained.

図5は、本発明の実施例2の表示パネル用基板に形成したバンクを説明する断面図である。前述の実施例1のガラス基板1と、このガラス基板1に設けたバンク2のテーパー部のなす角度が45度未満(約30度)であったが、実施例2では、図5(a)に示すように、順テーパーで少なくとも45度以上(ここでは、約60度)に形成したものである。図5(b)に示すようにテーパー部の壁面が直線でない場合でも、バンク2がガラス基板1と接している部分の接線と当該ガラス基板とのなす角度をテーパー角とする。 FIG. 5 is a cross-sectional view illustrating a bank formed on a display panel substrate according to Embodiment 2 of the present invention. The angle formed by the glass substrate 1 of Example 1 described above and the taper portion of the bank 2 provided on the glass substrate 1 was less than 45 degrees (about 30 degrees). In Example 2, FIG. As shown in FIG. 4, the taper is forward tapered and formed at least 45 degrees or more (here, about 60 degrees). Even if the wall surface of the tapered portion is not a straight line as shown in FIG. 5B, the angle formed by the tangent of the portion where the bank 2 is in contact with the glass substrate 1 and the glass substrate is defined as the taper angle.

図6は、本発明の実施例2のガラス基板に配線材料インクを滴下した際の濡れ広がりを説明する図であり、図6(a)は平面図、図6(b)は図6(a)のC−C’線に沿った断面図である。実施例2において、ガラス基板1にインクジェット法を用いて配線を形成した場合、図6(a)および図6(b)に示すように、インクジェット装置のノズルから吐出されたインク滴が着弾した配線材料インク3が配線形成部(図3で説明した配線形成部4と同様の領域)を濡れ広がる際に、該ガラス基板1とバンク2とのエッジに沿ってさらに塗れ広がる効果がある。このエッジ部を濡れ広がる効果は、系のエネルギー(配線材料インク3、ガラス基板1、バンクテーパー部5および雰囲気(空気)の界面エネルギーの総和)を減少させ、より安定な状態になるように、配線材料インク3がその形状を変化させることに起因する。 FIGS. 6A and 6B are diagrams illustrating wetting and spreading when the wiring material ink is dropped on the glass substrate of Example 2 of the present invention, FIG. 6A is a plan view, and FIG. 6B is FIG. It is sectional drawing in alignment with CC 'line | wire of (). In Example 2, when the wiring is formed on the glass substrate 1 using the inkjet method, as shown in FIG. 6A and FIG. 6B, the wiring on which the ink droplets ejected from the nozzles of the inkjet device landed. When the material ink 3 wets and spreads in the wiring forming portion (the same region as the wiring forming portion 4 described in FIG. 3), there is an effect that the material ink 3 spreads further along the edges of the glass substrate 1 and the bank 2. The effect of spreading this edge portion by wetting reduces the system energy (the sum of the interfacial energy of the wiring material ink 3, the glass substrate 1, the bank taper portion 5 and the atmosphere (air)), so that it becomes a more stable state. This is because the wiring material ink 3 changes its shape.

図7は、本発明の実施例2の配線形成用基板に撥液処理した際のプラズマ密度を示す断面図である。図7に示すように、バンク2の形成後にフッ素系プラズマ6により撥液性を付与する場合には、45度以上の角度を持つバンクテーパー部5ではバンク2上面と比べて、単位面積当たりのフッ素系プラズマ6の密度が低くなるため、バンクテーパー部5の撥液性も低くなる。そのため、配線材料インク3の着弾後の濡れ広がりがさらに良好になる。 FIG. 7 is a cross-sectional view showing the plasma density when the wiring forming substrate of Example 2 of the present invention is subjected to a liquid repellent treatment. As shown in FIG. 7, when the liquid repellency is imparted by the fluorine-based plasma 6 after the bank 2 is formed, the bank taper portion 5 having an angle of 45 degrees or more per unit area compared to the upper surface of the bank 2. Since the density of the fluorine-based plasma 6 is lowered, the liquid repellency of the bank taper portion 5 is also lowered. Therefore, wetting and spreading after landing of the wiring material ink 3 is further improved.

したがって、実施例2のガラス基板のバンクに連続して配線材料インクを吐出し配線形成する際に、前述の実施例1よりも隣り合って着弾した配線材料インク同士がより良好に接続し、断線などの不良を低減する効果がある。   Therefore, when the wiring material ink is continuously ejected to the bank of the glass substrate of Example 2 to form the wiring, the wiring material inks landed adjacent to each other more than the above-described Example 1 are connected more favorably, and the wire breaks. There is an effect of reducing defects such as.

図8は、本発明の実施例2におけるガラス基板に備えたバンクの他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。図8に示すように、幅広部と絞り部で構成されるような配線を形成する場合に、バンク2の幅広部にのみ適量の配線材料インク3を吐出すれば(図8(a))、その良好な濡れ広がりによって絞り部にも配線材料インク3を濡れ広げることができ(図8(b))、連続した薄膜配線を得ることができる。 FIG. 8 is a plan view showing wetting and spreading when the wiring material ink is dropped on another example of the bank provided on the glass substrate in Example 2 of the present invention. As shown in FIG. 8, when forming a wiring composed of a wide portion and a narrowed portion, if an appropriate amount of wiring material ink 3 is ejected only to the wide portion of the bank 2 (FIG. 8A), Due to the good wetting and spreading, the wiring material ink 3 can be spread evenly on the narrowed portion (FIG. 8B), and a continuous thin film wiring can be obtained.

図9A、図9Bは、本発明の実施例2におけるガラス基板に備えたバンクのさらに他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。図9A(a)または図9A(b)に示すように、ゲート配線にゲート電極用の突起やデータ配線にドレイン電極となる突起部を設ける配線形成においても、当該突起部に配線材料インクを直接吐出しなくても良好な濡れ広がりによって図9B(a)または図9B(b)に示すように配線材料インクを充填することができる。 9A and 9B are plan views showing wetting and spreading when the wiring material ink is dropped on yet another example of the bank provided on the glass substrate in Example 2 of the present invention. As shown in FIG. 9A (a) or 9A (b), even in wiring formation in which a gate wiring protrusion is provided on a gate wiring and a protrusion serving as a drain electrode is provided on a data wiring, wiring material ink is directly applied to the protrusion. Even if it is not discharged, the wiring material ink can be filled as shown in FIG. 9B (a) or FIG. 9B (b) by good wetting and spreading.

図10A、図10Bは、本発明の実施例2におけるガラス基板に備えたバンクのさらにまた他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。図10A(a)、図10A(b)に示すように、配線形成部の片端や配線中に配線材料インクの着弾径よりも大きなインク吐出領域を設けたバンクの場合、同一箇所に複数回吐出することで、その良好な濡れ広がりにより図10B(a)、図10(b)に示すように幅の狭い配線を形成することができる。いずれの場合においても、インクジェット装置のヘッドとステージの位置精度や吐出の安定性が低くても、細線部のある配線を形成可能である。 10A and 10B are plan views showing wetting spread when the wiring material ink is dropped on yet another example of the bank provided on the glass substrate in the second embodiment of the present invention. As shown in FIG. 10A (a) and FIG. 10A (b), in the case of a bank in which an ink discharge area larger than the landing diameter of the wiring material ink is provided in one end of the wiring forming portion or in the wiring, the ink is discharged a plurality of times at the same location. By doing so, a narrow wiring can be formed as shown in FIGS. 10B (a) and 10 (b) due to the good wetting and spreading. In any case, even if the positional accuracy of the head and stage of the ink jet apparatus and the ejection stability are low, it is possible to form a wiring with a thin line portion.

図11は、本発明の実施例3の配線形成基板の実施例3の説明図であり、前述の実施例1、および2の配線形成用基板のガラス基板1とバンク2のなす角度を、図11(a)または図11(b)に示すように、実質90度で形成したものである。また、図12は、本発明の実施例3における配線形成用基板に配線材料インクを滴下した際の濡れ広がりを説明する図で、図12(a)は平面図、図12(b)は図12(a)のD−D’線に沿った断面図である。   FIG. 11 is an explanatory diagram of Example 3 of the wiring formation substrate of Example 3 of the present invention, and shows the angle formed by the glass substrate 1 and the bank 2 of the wiring formation substrate of Examples 1 and 2 described above. As shown in FIG. 11 (a) or FIG. 11 (b), it is formed at substantially 90 degrees. FIGS. 12A and 12B are diagrams illustrating wetting and spreading when the wiring material ink is dropped on the wiring forming substrate according to the third embodiment of the present invention. FIG. 12A is a plan view, and FIG. It is sectional drawing which followed the DD 'line of 12 (a).

実施例3では、バンク2のエッジ部に配線材料が寄ることで、前述の実施例1および実施例2よりも系のエネルギー(配線材料インク3、ガラス基板1、バンクテーパー部5および雰囲気(空気)の界面エネルギーの総和)を減少させられる。そのため、図12の平面図(a)、およびそのD−D’断面図(b)に示すように、配線材料インク3がガラス基板1およびバンク2のエッジを濡れ広がる効果が高くなる。またさらに、バンク2の形成後にフッ素系プラズマ処理により撥液性を付与する場合には、バンクの垂直部分は回り込んでくるプラズマによって撥液化される。そのためバンク2上面と比べて、単位面積当たりのプラズマ密度が低くなり、その撥液性も低くなる。そのためインク着弾後の濡れ広がりがさらに良好になる。 In the third embodiment, the wiring material approaches the edge portion of the bank 2, so that the system energy (the wiring material ink 3, the glass substrate 1, the bank taper portion 5, and the atmosphere (air) is higher than in the first and second embodiments. ) Of the interfacial energy). Therefore, as shown in the plan view (a) of FIG. 12 and the D-D ′ sectional view (b) thereof, the effect that the wiring material ink 3 spreads the edges of the glass substrate 1 and the bank 2 is increased. Furthermore, when liquid repellency is imparted by fluorine-based plasma treatment after the bank 2 is formed, the vertical portion of the bank is made liquid repellent by the plasma that wraps around. Therefore, compared with the upper surface of the bank 2, the plasma density per unit area is lowered, and the liquid repellency is also lowered. Therefore, wetting and spreading after ink landing is further improved.

したがって、実施例3のガラス基板に設けたバンク(の溝)に連続して配線材料インクを吐出し配線形成する際に、前述の実施例1および実施例2よりも、隣あった着弾インク同士がより良好に接続し、断線などの不良を低減する効果がある。 Therefore, when the wiring material ink is continuously discharged to the bank (groove) provided on the glass substrate of Example 3 to form a wiring, the adjacent landing inks are more adjacent to each other than in the above-described Example 1 and Example 2. Has the effect of connecting better and reducing defects such as disconnection.

図13は、本発明の実施例4を説明する断面図である。前述の実施例1〜実施例3のガラス基板1とバンク2とのテーパー部を、図13(a)または図13(b)に示すように、逆テーパーとしたものである。ここで逆テーパーとは、バンク2の上部Eが下部Fよりも配線形成部側にせり出している状態を言う。なお、図13(b)に示すようにバンク下部Fにおける接線が基板となす角度が90度以下の場合も、バンク2の上部Eが下部Fよりも配線形成部側にせり出している場合は逆テーパーに含む。バンク2の逆テーパーはネガ型の感光性樹脂を用いた方が作製しやすいが、ポジ型の感光性樹脂を用いて作製したものでも良い。 FIG. 13 is a cross-sectional view for explaining a fourth embodiment of the present invention. The taper portion between the glass substrate 1 and the bank 2 in the above-described first to third embodiments is reversely tapered as shown in FIG. 13 (a) or FIG. 13 (b). Here, the reverse taper means a state in which the upper part E of the bank 2 protrudes from the lower part F to the wiring forming part side. As shown in FIG. 13B, the case where the angle formed by the tangent line in the bank lower part F and the substrate is 90 degrees or less is reversed when the upper part E of the bank 2 protrudes from the lower part F to the wiring forming part side. Including taper. The reverse taper of the bank 2 is easier to produce by using a negative photosensitive resin, but may be produced by using a positive photosensitive resin.

また、図14は、実施例4におけるガラス基板に配線材料インクを滴下した際の濡れ広がりを説明する図であり、図14(a)平面図、図14(b)は図14(a)のG−G’線に沿った断面図を示す。   FIGS. 14A and 14B are diagrams for explaining the wetting and spreading when the wiring material ink is dropped on the glass substrate in Example 4. FIG. 14A is a plan view, and FIG. 14B is a diagram of FIG. Sectional drawing along a GG 'line | wire is shown.

実施例4では、バンク2のエッジ部に配線材料インク3が寄ることで、前述の実施例1〜実施例3よりも系のエネルギー(配線材料インク3、ガラス基板1、バンクテーパー部5および雰囲気(空気)の界面エネルギーの総和)を減少させられる。そのため、図14(a)、および図14(b)に示すように、配線材料インク3がTFTガラス基板1およびバンク2のエッジを濡れ広がる効果が高くなる。また、バンク2の形成後にフッ素系プラズマ処理により撥液性を付与する場合には、バンク2の逆テーパー部では、わずかに回り込んでくるプラズマによってのみ撥液化されるので、バンク2上面と比べて、単位面積当たりのプラズマ密度が低く、その撥液性も実施例3よりもさらに付与されにくい。そのため配線材料インクの着弾後の濡れ広がりがさらに良好になる。 In the fourth embodiment, the wiring material ink 3 approaches the edge portion of the bank 2, so that the system energy (the wiring material ink 3, the glass substrate 1, the bank taper portion 5, and the atmosphere is higher than in the first to third embodiments. (Sum of interface energy of (air)) can be reduced. Therefore, as shown in FIGS. 14A and 14B, the effect that the wiring material ink 3 spreads the edges of the TFT glass substrate 1 and the bank 2 is increased. In addition, when liquid repellency is imparted by fluorine-based plasma treatment after the bank 2 is formed, the reverse taper portion of the bank 2 is made liquid repellent only by plasma that slightly wraps around. Thus, the plasma density per unit area is low, and its liquid repellency is more difficult to be imparted than in Example 3. Therefore, wetting and spreading after landing of the wiring material ink is further improved.

したがって、実施例4のガラス基板に連続して配線材料インクを吐出し配線形成する際に、前述の実施例1〜実施例3よりも、隣あった着弾インク同士がより良好に接続し、断線などの不良を低減する効果がある。 Accordingly, when the wiring material ink is continuously discharged onto the glass substrate of Example 4 to form a wiring, the adjacent landing inks are more favorably connected to each other than the above-described Examples 1 to 3, and disconnection occurs. There is an effect of reducing defects such as.

以上の実施例では、バンクに撥液性、基板に親液性を持たせたものであったが、その配線形成部の幅が配線材料インクの着弾直径に比べて広い場合や、配線材料インクの着弾時に配線形成部から配線材料インクのはみ出しを許容できる用途においては、バンクが撥液性、基板が親液性、基板が親液性という特性を持たなくても、バンクと基板の形状によって配線形成部を濡れ広がり配線形成可能であることは言うまでもない。   In the above embodiment, the bank has liquid repellency and the substrate has lyophilicity. However, when the width of the wiring forming portion is wider than the landing diameter of the wiring material ink, In applications where wiring material ink can be allowed to protrude from the wiring forming portion when the ball is landed, even if the bank does not have liquid repellency, the substrate is lyophilic, and the substrate is not lyophilic, it depends on the shape of the bank and the substrate. Needless to say, the wiring forming portion can be spread and the wiring can be formed.

図15は、本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図15にはバックライトの図示は省略してある。TFT基板42には、ゲート配線10、データ配線8がマトリクス状に設けられ、表示領域ARを構成している。なお、図15には、カラーフィルタ基板(CF基板)側に形成する共通透明電極(対向電極)7も示してある。ゲート配線10はゲート配線駆動回路(走査信号線駆動回路)50で駆動される。また、データ配線8はデータ配線駆動回路(映像信号線駆動回路)60で駆動される。   FIG. 15 is a block diagram illustrating a configuration example of a liquid crystal display device in which wiring of a TFT substrate for a liquid crystal panel to which the present invention is applied and peripheral circuits are connected. Note that the backlight is not shown in FIG. On the TFT substrate 42, the gate lines 10 and the data lines 8 are provided in a matrix form, and constitute a display area AR. FIG. 15 also shows a common transparent electrode (counter electrode) 7 formed on the color filter substrate (CF substrate) side. The gate wiring 10 is driven by a gate wiring driving circuit (scanning signal line driving circuit) 50. The data wiring 8 is driven by a data wiring driving circuit (video signal line driving circuit) 60.

ゲート配線駆動回路50とデータ配線駆動回路60には、表示制御回路80からのタイミング信号、表示データ信号が供給されるとともに、電源回路70から所要の電圧が印加される。表示制御回路80は外部信号源90から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。CF基板に有する共通透明電極7には、TFT基板42に設けた接続端子Vcomを介して共通電極電圧が供給される。 A timing signal and a display data signal from the display control circuit 80 are supplied to the gate line driving circuit 50 and the data line driving circuit 60, and a required voltage is applied from the power supply circuit 70. The display control circuit 80 receives the display signal from the external signal source 90 and generates the timing signal and the display data signal. A common electrode voltage is supplied to the common transparent electrode 7 provided on the CF substrate via a connection terminal Vcom provided on the TFT substrate 42.

以上説明したガラス基板は液晶パネル用のTFT基板の配線形成のみに適用されるものではなく、有機EL、その他の同様な表示装置のパネルや他の電子装置の配線形成にも適用可能である。 The glass substrate described above is not only applied to the wiring formation of a TFT substrate for a liquid crystal panel, but can also be applied to the wiring formation of organic EL and other similar display device panels and other electronic devices.

本発明による表示装置用基板の実施例1を説明する液晶パネルの一方の基板の1画素付近の平面図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of the vicinity of one pixel of one substrate of a liquid crystal panel for explaining Embodiment 1 of a display device substrate according to the present invention. 図1のH−H’に沿って切断した断面を他方の基板であるカラーフィルタ基板と共に示す断面図である。It is sectional drawing which shows the cross section cut | disconnected along H-H 'of FIG. 1 with the color filter board | substrate which is the other board | substrate. 本発明の実施例1の表示パネル用基板に形成したバンクの説明図である。It is explanatory drawing of the bank formed in the board | substrate for display panels of Example 1 of this invention. ガラス基板に配線材料インクをインクジェット装置のノズルから吐出し、滴下した際の濡れ広がりの説明図である。It is explanatory drawing of the wetting spread when wiring material ink is discharged from the nozzle of an inkjet apparatus on a glass substrate, and is dripped. 本発明の実施例2の表示パネル用基板に形成したバンクを説明する断面図である。It is sectional drawing explaining the bank formed in the board | substrate for display panels of Example 2 of this invention. 本発明の実施例2のガラス基板に配線材料インクを滴下した際の濡れ広がりを説明する図である。It is a figure explaining the wetting spread when wiring material ink is dripped at the glass substrate of Example 2 of this invention. 本発明の実施例2の配線形成用基板に撥液処理した際のプラズマ密度を示す断面図である。It is sectional drawing which shows the plasma density at the time of carrying out the liquid repellent process to the wiring formation board | substrate of Example 2 of this invention. 本発明の実施例2におけるガラス基板に備えたバンクの他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。It is a top view which shows the wetting spread when wiring material ink is dripped at the other example of the bank with which the glass substrate in Example 2 of this invention was equipped. 本発明の実施例2におけるガラス基板に備えたバンクのさらに他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。It is a top view which shows the wetting spread when wiring material ink is dripped at the further another example of the bank with which the glass substrate in Example 2 of this invention was equipped. 本発明の実施例2におけるガラス基板に備えたバンクのさらに他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。It is a top view which shows the wetting spread when wiring material ink is dripped at the further another example of the bank with which the glass substrate in Example 2 of this invention was equipped. 本発明の実施例2におけるガラス基板に備えたバンクのさらにまた他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。It is a top view which shows the wetting spread at the time of dripping wiring material ink to the further another example of the bank with which the glass substrate in Example 2 of this invention was equipped. 本発明の実施例2におけるガラス基板に備えたバンクのさらにまた他例に配線材料インクを滴下した際の濡れ広がりを示す平面図である。It is a top view which shows the wetting spread at the time of dripping wiring material ink to the further another example of the bank with which the glass substrate in Example 2 of this invention was equipped. 本発明の実施例3の配線形成基板の実施例3の説明図である。It is explanatory drawing of Example 3 of the wiring formation board | substrate of Example 3 of this invention. 本発明の実施例3における配線形成用基板に配線材料インクを滴下した際の濡れ広がりを説明する図である。It is a figure explaining the wetting spread when wiring material ink is dripped at the wiring formation board | substrate in Example 3 of this invention. 本発明の実施例4を説明する断面図である。It is sectional drawing explaining Example 4 of this invention. 本発明の実施例4におけるガラス基板に配線材料インクを滴下した際の濡れ広がりを説明する図である。It is a figure explaining the wetting spread when wiring material ink is dripped at the glass substrate in Example 4 of this invention. 本発明を適用した液晶パネル用のTFT基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。It is a block diagram explaining the structural example of the liquid crystal display device which connected the wiring and peripheral circuit of the TFT substrate for liquid crystal panels to which this invention was applied.

符号の説明Explanation of symbols

1・・・・ガラス基板(薄膜トランジスタ基板側)、2・・・・バンク、3・・・・配線材料インク、4・・・・配線形成部、5・・・・バンクテーパー部、6・・・・フッ素系プラズマ、8・・・・ゲート配線、10・・・・データ配線、12・・・・薄膜トランジスタ(TFT)、20・・・・SiN膜、21・・・・半導体層、21a・・・・n型半導体、21b・・・・真性半導体、23・・・・保護膜、24・・・・配向膜、25・・・・ガラス基板(カラーフィルタ基板側)、26・・・・カラーフィルタ、27・・・・ブラックマトリクス、28・・・・保護膜、29・・・・配向膜、30・・・・液晶層、31…偏光板(薄膜トランジスタ基板側)、32・・・・偏光板(カラーフィルタ基板側)、40・・・・透明画素電極、41・・・・共通透明電極(対向電極)、42・・・・TFT基板、43・・・・CF基板。


DESCRIPTION OF SYMBOLS 1 ... Glass substrate (thin-film transistor substrate side) 2, ... Bank, 3 ... Wiring material ink, 4 ... Wiring formation part, 5 ... Bank taper part, 6 ... ··· Fluorine-based plasma, 8 ··· Gate wiring, 10 ··· Data wiring, 12 ··· Thin film transistor (TFT), 20 ··· SiN film, 21 ··· Semiconductor layer, 21a · ... n-type semiconductor, 21b .... intrinsic semiconductor, 23 ... protective film, 24 ... alignment film, 25 ... glass substrate (color filter substrate side), 26 ... Color filter 27 ... Black matrix 28 ... Protective film 29 ... Orientation film 30 ... Liquid crystal layer 31 ... Polarizing plate (thin film transistor substrate side) 32 ... Polarizing plate (color filter substrate side), 40 ... Transparent pixel electrode , 41 ... common transparent electrode (counter electrode), 42 ... TFT substrate, 43 ... CF substrate.


Claims (11)

絶縁基板上に直接又は該絶縁基板に成膜した層間絶縁層上に、配線材料インクの塗布で形成した薄膜配線を有する表示装置用基板であって、
前記絶縁基板上又は前記層間絶縁層上に形成した前記薄膜配線の両側に沿って、該薄膜配線を形成する前記配線材料インクに接する側壁を持つバンクを有することを特徴とする表示装置用基板。
A substrate for a display device having a thin film wiring formed by applying a wiring material ink directly on an insulating substrate or on an interlayer insulating layer formed on the insulating substrate,
A display device substrate comprising a bank having a side wall in contact with the wiring material ink for forming the thin film wiring along both sides of the thin film wiring formed on the insulating substrate or the interlayer insulating layer.
前記樹脂バンクが前記配線材料インクと接する部分は順テーパーで、かつ前記基板に対して45度以上の角度で形成されることを特徴とする請求項1に記載の表示装置用基板。   2. The display device substrate according to claim 1, wherein a portion of the resin bank in contact with the wiring material ink has a forward taper and an angle of 45 degrees or more with respect to the substrate. 前記バンクの前記配線材料インクと接する前記側壁の表面が前記絶縁基板に対して大略垂直であることを特徴とする請求項1に記載の表示装置用基板。   The display device substrate according to claim 1, wherein a surface of the side wall of the bank in contact with the wiring material ink is substantially perpendicular to the insulating substrate. 前記バンクが前記配線材料インクと接する前記側壁の表面が逆テーパーであることを特徴とする請求項1に記載の配線形成用基板。   2. The wiring forming substrate according to claim 1, wherein a surface of the side wall where the bank is in contact with the wiring material ink has a reverse taper. 前記側壁を持つバンクの表面が前記配線材料インクに対して撥液性を有し、前記基板の表面が配線材料インクに対して親液性を有することを特徴とする請求項1乃至4の何れかに記載の表示装置用基板。   The surface of the bank having the side wall has liquid repellency with respect to the wiring material ink, and the surface of the substrate has lyophilicity with respect to the wiring material ink. A substrate for a display device according to claim 1. 一方向に延在し該一方向と直交する他方向に並設された複数のゲート配線と該複数のゲート配線に交差して前記他方向に延在し前記一方向に並設された複数のデータ配線と前記複数のゲート配線と前記複数のデータ配線の各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置した第1の絶縁基板と、前記第1の絶縁基板に間隙を持って貼り合せた第2の絶縁基板と、前記第1の絶縁基板と前記第2の絶縁基板の前記貼り合せ間隙に封入した液晶層を有する液晶パネルを備えた表示装置であって、
前記複数のゲート配線と前記複数のデータ配線の少なくとも一方の薄膜配線が、前記絶縁基板上又は前記層間絶縁層上に形成した該薄膜配線の両側に沿って、該薄膜配線を形成する前記配線材料インクに接する側壁を持つバンクを有することを特徴とする表示装置。
A plurality of gate wirings extending in one direction and arranged in parallel in the other direction orthogonal to the one direction, and a plurality of gate wirings extending in the other direction intersecting the plurality of gate wirings and arranged in parallel in the one direction A first insulating substrate in which a plurality of pixels each having a thin film transistor and a pixel electrode formed at each intersection of the data wiring, the plurality of gate wirings, and the plurality of data wirings are arranged in a matrix; and the first insulating substrate And a liquid crystal panel having a liquid crystal layer sealed in the bonding gap between the first insulating substrate and the second insulating substrate. ,
The wiring material for forming at least one thin film wiring of the plurality of gate wirings and the plurality of data wirings along both sides of the thin film wiring formed on the insulating substrate or the interlayer insulating layer A display device comprising a bank having a sidewall in contact with ink.
前記ゲート配線は前記絶縁基板上に直接形成されていることを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, wherein the gate wiring is directly formed on the insulating substrate. 前記ゲート配線を覆う少なくとも一層の絶縁膜を有し、前記データ配線は前記絶縁膜上に形成されていることを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, further comprising at least one insulating film covering the gate wiring, wherein the data wiring is formed on the insulating film. 前記第2の絶縁基板の内面に対向電極と複数色のカラーフィルタを有することを特徴とする請求項6に記載の液晶表示装置。   The liquid crystal display device according to claim 6, further comprising a counter electrode and a plurality of color filters on an inner surface of the second insulating substrate. 前記第1の絶縁基板と前記第2の絶縁基板の前記貼り合せ内面の前記液晶層との界面に配向膜を有することを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, further comprising an alignment film at an interface between the first insulating substrate and the liquid crystal layer on the bonded inner surface of the second insulating substrate. 前記第1の絶縁基板と前記第2の絶縁基板の各外面に偏光板を有することを特徴とする請求項6に記載の表示装置。


The display device according to claim 6, further comprising a polarizing plate on each outer surface of the first insulating substrate and the second insulating substrate.


JP2004263923A 2004-09-10 2004-09-10 Substrate for display device and display device using the substrate Pending JP2006078859A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004263923A JP2006078859A (en) 2004-09-10 2004-09-10 Substrate for display device and display device using the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004263923A JP2006078859A (en) 2004-09-10 2004-09-10 Substrate for display device and display device using the substrate

Publications (1)

Publication Number Publication Date
JP2006078859A true JP2006078859A (en) 2006-03-23

Family

ID=36158350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263923A Pending JP2006078859A (en) 2004-09-10 2004-09-10 Substrate for display device and display device using the substrate

Country Status (1)

Country Link
JP (1) JP2006078859A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034780A1 (en) * 2007-09-10 2009-03-19 Fujifilm Corporation Color filter, process for producing the color filter, and liquid crystal display device
JP2009086617A (en) * 2007-09-10 2009-04-23 Fujifilm Corp Color filter and method for producing the same, and liquid crystal display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133194A (en) * 1996-10-31 1998-05-22 Seiko Epson Corp Color filters, liquid crystal display device and its production
JP2000353594A (en) * 1998-03-17 2000-12-19 Seiko Epson Corp Board for patterning thin film
JP2001291584A (en) * 2000-04-07 2001-10-19 Seiko Epson Corp Manufacturing method of optoelectronic device component
JP2002015866A (en) * 2000-06-30 2002-01-18 Seiko Epson Corp Method of manufacturing organic electroluminescent display
JP2002062422A (en) * 2000-08-14 2002-02-28 Canon Inc Optical device, method for manufacturing the same and liquid crystal device
JP2003315829A (en) * 2002-04-22 2003-11-06 Seiko Epson Corp Production method of device, device and electronic appliance
JP2004241770A (en) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd Method of manufacturing conductive layer and method of manufacturing semiconductor device
JP2005012179A (en) * 2003-05-16 2005-01-13 Seiko Epson Corp Method of forming thin film pattern, device, its manufacturing method, electrooptic device, electronic equipment, and method of manufacturing active matrix substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133194A (en) * 1996-10-31 1998-05-22 Seiko Epson Corp Color filters, liquid crystal display device and its production
JP2000353594A (en) * 1998-03-17 2000-12-19 Seiko Epson Corp Board for patterning thin film
JP2001291584A (en) * 2000-04-07 2001-10-19 Seiko Epson Corp Manufacturing method of optoelectronic device component
JP2002015866A (en) * 2000-06-30 2002-01-18 Seiko Epson Corp Method of manufacturing organic electroluminescent display
JP2002062422A (en) * 2000-08-14 2002-02-28 Canon Inc Optical device, method for manufacturing the same and liquid crystal device
JP2003315829A (en) * 2002-04-22 2003-11-06 Seiko Epson Corp Production method of device, device and electronic appliance
JP2004241770A (en) * 2003-01-17 2004-08-26 Semiconductor Energy Lab Co Ltd Method of manufacturing conductive layer and method of manufacturing semiconductor device
JP2005012179A (en) * 2003-05-16 2005-01-13 Seiko Epson Corp Method of forming thin film pattern, device, its manufacturing method, electrooptic device, electronic equipment, and method of manufacturing active matrix substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034780A1 (en) * 2007-09-10 2009-03-19 Fujifilm Corporation Color filter, process for producing the color filter, and liquid crystal display device
JP2009086617A (en) * 2007-09-10 2009-04-23 Fujifilm Corp Color filter and method for producing the same, and liquid crystal display device

Similar Documents

Publication Publication Date Title
JP5061562B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
US7767504B2 (en) Methods for forming film patterns by disposing a liquid within a plural-level partition structure
JP2008276243A (en) Method for forming color filter, method for forming light emitting element layer, method for manufacturing color display device comprising them, or color display device
JP2005174906A (en) Electro-optical device and electronic apparatus
US7799407B2 (en) Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
US20050253884A1 (en) Droplet ejecting apparatus, electro-optic device, electronic apparatus, and droplet ejecting method
JP2004295093A (en) Manufacturing method for electrooptical panel and manufacturing method for electronic equipment, electrooptical panel, electrooptical apparatus and electronic equipment
JP2006178208A (en) Substrate for display device, and its manufacturing method
JP4380552B2 (en) Active matrix substrate manufacturing method, active matrix substrate, electro-optical device, and electronic apparatus
US7691562B2 (en) Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate
JP4235921B2 (en) Liquid crystal display panel manufacturing method and liquid crystal display panel
KR100716217B1 (en) Method of manufacturing active matrix substrate
US20230157080A1 (en) Display panel, manufacturing method thereof, and display device
JP2006212555A (en) Method for forming film pattern, its device, its manufacturing method, electro-optical device and electronic equipment
JP4014588B2 (en) Substrate for display device and display device using the substrate
JP4792228B2 (en) Display device
JP2006078859A (en) Substrate for display device and display device using the substrate
JP4572814B2 (en) Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
JP3967347B2 (en) Wiring forming substrate and display device using the same
JP2005085877A (en) Method of manufacturing device, device, and electronic apparatus
JP4643956B2 (en) Manufacturing method of display device
JP2006221059A (en) Substrate for display device and image display device using the same
JP2008065012A (en) Liquid crystal display panel
JP2007189130A (en) Device, manufacturing method thereof, wiring forming method, electrooptic device, and electronic appliance
JP2007140323A (en) Method for forforming film pattern, method for manufacturing electrooptical device, electrooptical device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206