JP2006073988A - 固体撮像装置及びその制御方法 - Google Patents
固体撮像装置及びその制御方法 Download PDFInfo
- Publication number
- JP2006073988A JP2006073988A JP2005069031A JP2005069031A JP2006073988A JP 2006073988 A JP2006073988 A JP 2006073988A JP 2005069031 A JP2005069031 A JP 2005069031A JP 2005069031 A JP2005069031 A JP 2005069031A JP 2006073988 A JP2006073988 A JP 2006073988A
- Authority
- JP
- Japan
- Prior art keywords
- output
- shift register
- vertical
- vertical shift
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】実質的な情報電荷の転送段数を低減した固体撮像装置を提供する。
【解決手段】複数の転送電極14−1〜14−3を含み、転送電極14−1〜14−3に交差する複数の垂直シフトレジスタと、これらの垂直シフトレジスタからの出力に各ビットが対応付けられ、情報電荷を水平方向へ転送する水平シフトレジスタとを備え、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1の出力ゲート電極16及び第2の出力ゲート電極18と、複数の垂直シフトレジスタの各列で共通となり、第1の出力ゲート電極16及び第2の出力ゲート電極18より出力側に配置された第3の出力ゲート電極30とが垂直シフトレジスタと水平シフトレジスタとの接続部に配置され、垂直クロックパルスとは独立に制御される出力制御クロックを第3の出力ゲート電極30に対して印加可能である固体撮像装置により上記課題を解決できる。
【選択図】図3
【解決手段】複数の転送電極14−1〜14−3を含み、転送電極14−1〜14−3に交差する複数の垂直シフトレジスタと、これらの垂直シフトレジスタからの出力に各ビットが対応付けられ、情報電荷を水平方向へ転送する水平シフトレジスタとを備え、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1の出力ゲート電極16及び第2の出力ゲート電極18と、複数の垂直シフトレジスタの各列で共通となり、第1の出力ゲート電極16及び第2の出力ゲート電極18より出力側に配置された第3の出力ゲート電極30とが垂直シフトレジスタと水平シフトレジスタとの接続部に配置され、垂直クロックパルスとは独立に制御される出力制御クロックを第3の出力ゲート電極30に対して印加可能である固体撮像装置により上記課題を解決できる。
【選択図】図3
Description
本発明は、CCD固体撮像素子及びその制御方法に関し、特に情報電荷の転送の高速化に関する。
図9は、フレーム転送方式のCCD固体撮像素子を含む固体撮像装置の構成図である。フレーム転送方式のCCD固体撮像素子2は、撮像部2i、蓄積部2s、水平転送部2h及び出力部2dを含んで構成される。撮像部2iは、外部からの光を受けて、その入射光の強度に応じた量の情報電荷を生成する受光画素を備える。撮像部2iには、クロックパルス生成部4から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。情報電荷は垂直クロックパルスの印加によって蓄積部2sへ高速に転送される。蓄積部2sにはクロックパルス生成部4から垂直クロックパルス及び出力制御クロックが入力される。蓄積部2sでは、垂直クロックパルス及び出力制御クロックが印加されることによって、情報電荷が保持されると共に、水平転送部2hへ転送される。水平転送部2hにはクロックパルス生成部4から水平クロックパルスが入力される。水平転送部2hでは、水平クロックパルスを受けて、1画素単位で情報電荷が出力部2dへ転送される。出力部2dは1画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。
図10に蓄積部2s及び水平転送部2hの内部構造の一部の平面図を示す。蓄積部2sは互いに平行に延伸された垂直シフトレジスタを複数含んで構成される。垂直シフトレジスタは以下のように形成される。N型半導体基板内にP型拡散層であるPウェル(PW)が形成され、その上にN型拡散層であるNウェルが形成される。また、垂直シフトレジスタの延伸方向に沿ってP型の不純物が添加された分離領域10が所定の間隔をもって互いに平行に設けられる。Nウェルは、隣接する分離領域10によって電気的に区画される。分離領域10に挟まれた領域が情報電荷の転送経路であるチャネル領域12となる。分離領域10は、隣接するチャネル領域の間にポテンシャル障壁を形成し、各チャネル領域12を電気的に分離する。さらに、半導体基板の表面上には絶縁膜が成膜される。この絶縁膜を介してチャネル領域12の延伸方向に直交するように、ポリシリコン膜からなる複数の転送電極14が互いに平行に配置される。隣接する3つの転送電極14−1,14−2,14−3の組が1つの画素に相当する。撮像部2iの垂直シフトレジスタも同様に構成することができ、蓄積部2sの各垂直シフトレジスタと連続するように配設される。
第1の出力ゲート電極16は、奇数列のチャネル領域12から離れ、偶数列のチャネル領域12に近づくように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第2の出力ゲート電極18は、第1の出力ゲート電極16とは逆に、奇数列のチャネル領域12に近づき、偶数列のチャネル領域12から離れるように蛇行して、分離領域10上で第1の出力ゲート電極16と絶縁膜を介して交差するように配置される。第3の出力ゲート電極20は、第1の出力ゲート電極16及び第2の出力ゲート電極18よりもさらに出力側に配置される。出力ゲート電極20は、奇数列で第1の出力ゲート電極16に近接し、偶数列で第2の出力ゲート電極18と絶縁膜を介して重なり合うように配置される。
水平転送部2hは、蓄積部2sの垂直シフトレジスタから出力される情報電荷を受けて転送する水平シフトレジスタを含んで構成される。水平シフトレジスタは、チャネル領域22及び水平転送電極24−1,24−2から構成される。チャネル領域22は、蓄積部2sの垂直シフトレジスタから延伸された分離領域10と蓄積部2sと対向して設けられたP型拡散層である水平分離領域26とにより垂直シフトレジスタの延伸方向に対して直交する方向に区画される。垂直シフトレジスタのチャネル領域12と水平シフトレジスタのチャネル領域22は延伸された分離領域10の間隙を介して接続される。第1の水平転送電極24−1は、出力ゲート電極20と水平分離領域26との間を跨るように、垂直シフトレジスタのチャネル領域12と連続するように絶縁膜を介して半導体基板上に配置される。第1の水平転送電極24−1は、絶縁膜を介して出力ゲート電極20の近傍まで延伸される。第2の水平転送電極24−2は、第1の水平転送電極24−1の間隙を覆い、その一部が第1の水平転送電極24−1と絶縁膜を介して重なり合うようにしてチャネル領域22と交差するように配置される。
転送電極14−1〜14−3には、それぞれ垂直クロックパルスφ1〜φ3が印加される。また、第1の出力ゲート電極16及び第2の出力ゲート電極18には、それぞれ出力制御クロックTG1及びTG2が印加される。さらに、第3の出力ゲート電極20には、転送電極14−1に印加される垂直クロックパルスφ1が印加される。
図11に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックTG1,TG2のタイミングチャートを示す。また、図12に、図11の各時刻に対応する転送電極14−1〜14−3及び第1〜第4の出力ゲート電極16,18,20下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合の異色の情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。
上記従来技術のCCD固体撮像素子では、図12に示したように、奇数列と偶数列との情報電荷が同時に水平シフトレジスタへ出力されることがないように何れか一方の列に蓄積されている情報電荷を出力側とは逆の方向へ一旦戻すようにパルスの制御を行っている。すなわち、実質的に蓄積部2sにおける垂直シフトレジスタの転送段数が増加したのと等価となる。なお、図12において黒丸(ドット)で示した位置において情報電荷の移動が起こっている。例えば、時刻t1から最初の時刻FHにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ緑(G)の情報電荷が転送出力されるまでに、図12に示した垂直シフトレジスタの情報電荷は合計21回の実質的な転送段階を経ることとなる。また、時刻t15から二回目の時刻FHにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ青(B)の情報電荷が転送出力されるまでに、図12に示した垂直シフトレジスタの情報電荷は合計10回の実質的な転送段階を経ることとなる。
およそ最大飽和量の情報電荷が蓄積される場合、このように情報電荷の移動が起こる度に、移動先となるポテンシャル井戸において電子−正孔の再結合が発生する。従って、実質的な転送段数が増加すると電子−正孔再結合による情報電荷の減少が頻繁に発生することとなり、最終的に水平転送部2hへ出力される情報電荷量が減少してしまう。さらに、出力信号の線形性が悪化すると共に、信号の飽和出力が低下してしまう要因となる。
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも一つを解決すべく、情報電荷の実質的な転送回数を低減した固体撮像装置及びその制御方法を提供することを目的とする。
本発明は、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1及び第2の出力ゲート電極と、複数の垂直シフトレジスタの各列で共通となり、第1及び第2の出力ゲート電極より出力側に配置された第3の出力ゲート電極と、を垂直シフトレジスタと水平シフトレジスタとの接続部に備え、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを第3の出力ゲート電極に対して印加可能であることを特徴とする。
ここで、第1及び第2の出力ゲート電極に対して、第3の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能とすることが好適である。
第1〜第3の出力ゲート電極に加えてさらに出力ゲート電極を配置することも好適である。このとき、増設された出力ゲート電極に印加される出力制御クロックは、転送電極に印加される垂直クロックパルス及び他の出力ゲート電極に印加される出力制御クロックとは独立に制御されるようにすることが好適である。
また、本発明は、上記本発明における固体撮像装置の制御方法であって、複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに1ビットずらし、第1の期間に、垂直シフトレジスタの奇数列から水平シフトレジスタの奇数列のビットに情報電荷を出力させ、第1の期間の後に、垂直シフトレジスタの偶数列から水平シフトレジスタの偶数列のビットに情報電荷を出力させることを特徴とする。
ここで、複数の垂直シフトレジスタを多相の垂直クロックパルスで共通に駆動することが好適である。
本発明をより一般化すると、水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、複数の垂直シフトレジスタの各列で共通である複数の前段出力ゲート電極と、複数の垂直シフトレジスタの各列で共通であり、前記複数の前段出力ゲート電極より出力側に配置され、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを印加可能である後段出力ゲート電極と、を垂直シフトレジスタと水平シフトレジスタとの接続領域に備え、隣接する所定数の垂直シフトレジスタを1組とし、前記前段出力ゲート電極に印加される電圧の作用によって、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。
前記前段出力ゲート電極をn(ただし、nは2以上の整数)本備える場合、隣接するn列の垂直シフトレジスタを1組とし、前記前段出力ゲート電極に印加される電圧の作用によって、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする。
本発明によれば、CCD固体撮像素子における情報電荷の転送回数を減少させることができ、これによって情報電荷量の減少を防ぐことができる。
<第1の実施の形態>
本発明の第1の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。図1に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、図9に示した従来のCCD固体撮像素子と同様に、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。撮像部6iには、図2に示すように、奇数列に赤(R)と緑(G)の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置され、偶数列に青(B)と緑(G)の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置される。各受光画素は、外部からの光を受けてその波長成分の強度に応じた情報電荷を生成する。撮像部6iには、クロックパルス生成部8から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。撮像時に生成された情報電荷は、この垂直クロックパルスを制御することによって蓄積部6sへ高速に転送される。蓄積部6sにはクロックパルス生成部8から垂直クロックパルス及び出力制御クロックが入力される。本実施の形態では、蓄積部6sが垂直クロックパルスとは独立に制御される少なくとも3相の出力制御クロックによって制御されることに特徴を有する。これら垂直クロックパルス及び出力制御クロックを制御することによって、蓄積部6sに情報電荷が保持されると共に、水平転送部6hへ転送される。水平転送部6hにはクロックパルス生成部8から水平クロックパルスが入力される。水平転送部6hでは、水平クロックパルスを受けて、1画素単位で情報電荷が出力部6dへ転送される。出力部6dは1画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。
本発明の第1の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。図1に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、図9に示した従来のCCD固体撮像素子と同様に、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。撮像部6iには、図2に示すように、奇数列に赤(R)と緑(G)の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置され、偶数列に青(B)と緑(G)の波長領域を透過するカラーフィルタが垂直シフトレジスタの転送方向に沿って各受光画素に対応付けられて交互に配置される。各受光画素は、外部からの光を受けてその波長成分の強度に応じた情報電荷を生成する。撮像部6iには、クロックパルス生成部8から垂直クロックパルスが入力され、この垂直クロックパルスの変化に応じて撮像及び情報電荷の転送が行われる。撮像時に生成された情報電荷は、この垂直クロックパルスを制御することによって蓄積部6sへ高速に転送される。蓄積部6sにはクロックパルス生成部8から垂直クロックパルス及び出力制御クロックが入力される。本実施の形態では、蓄積部6sが垂直クロックパルスとは独立に制御される少なくとも3相の出力制御クロックによって制御されることに特徴を有する。これら垂直クロックパルス及び出力制御クロックを制御することによって、蓄積部6sに情報電荷が保持されると共に、水平転送部6hへ転送される。水平転送部6hにはクロックパルス生成部8から水平クロックパルスが入力される。水平転送部6hでは、水平クロックパルスを受けて、1画素単位で情報電荷が出力部6dへ転送される。出力部6dは1画素毎の情報電荷量を電圧値に変換し、その電圧値の変化がCCD出力とされる。
図3は、本実施の形態におけるCCD固体撮像素子の主要部である蓄積部6s及び水平転送部6hの内部構造の平面図である。図3において、上記従来技術と同様の構成部については同一の符号を付している。
本実施の形態におけるCCD固体撮像素子の蓄積部6s及び水平転送部6hの構成は上記従来技術とほぼ同様であるが、第3の出力ゲート電極30に垂直クロックパルスφ1〜φ3及び出力制御クロックTG1,TG2とは独立に制御可能な出力制御クロックTG3が印加されている点で相違する。なお、本実施の形態における第3の出力ゲート電極30は従来の第3の出力ゲート電極20と同様に形成することができる。
図4に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックTG1,TG2,TG3のタイミングチャートを示す。また、図5に、図4の各時刻に対応する転送電極14−1〜14−3及び第1〜第4の出力ゲート電極16,18,30下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷は異なるハッチングを用いることによって区別して示している。各転送電極14−1〜14−3及び出力ゲート電極16,18,30は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。
時刻t1〜t12では、奇数列の緑(G)の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部6hへ転送・出力される。時刻t1〜t9では、従来の固体撮像装置における時刻t1〜t9同様に制御が行われる。時刻t10では、垂直クロックパルスφ2,φ3及び出力制御クロックTG2,TG3をハイレベル(H)とし、垂直クロックパルスφ1及び出力制御クロックTG1をローレベル(L)とする。これによって、奇数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸40に赤(R)に対応する情報電荷を保持し、偶数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸41に緑(G)に対応する情報電荷を保持し、及び、偶数列の転送電極14−2及び出力ゲート電極18下に形成されるポテンシャル井戸42に青(B)に対応する情報電荷を保持しつつ、出力ゲート電極30下に形成されるポテンシャル井戸43へ奇数列の緑(G)に対応する情報電荷を移動させることができる。時刻t11では、垂直クロックパルスφ2,φ3及び出力制御クロックTG3をハイレベル(H)に維持し、垂直クロックパルスφ1及び出力制御クロックTG1,TG2をローレベル(L)とする。また、時刻t12では、垂直クロックパルスφ2,φ3、出力制御クロックTG3及び奇数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS1をハイレベル(H)とし、垂直クロックパルスφ1及び出力制御クロックTG1,TG2をローレベル(L)とする。これによって、奇数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸40、偶数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸41、偶数列の転送電極14−2に形成されるポテンシャル井戸42に情報電荷を保持したまま、奇数列の緑(G)に対応する情報電荷を水平転送電極24−1,24−2下に形成されるポテンシャル井戸44に出力することができる。時刻FHでは、水平転送電極24−1,24−2下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t1から一回目の時刻FHにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ情報電荷が出力されるまでに、図5に示した垂直シフトレジスタの情報電荷は実質的に17回の転送段階を経ることとなる。なお、図5において黒丸(ドット)で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックTG1,TG2とは独立に制御される出力制御クロックTG3を新たに加えることによって、実質的な転送段階を従来の21回から17回に減少させることができる。
時刻t13〜t18では、偶数列の青(B)の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部6hへ転送・出力される。時刻t13では、垂直クロックパルスφ3及び出力制御クロックTG2のみハイレベル(H)とし、垂直クロックパルスφ1,φ2及び出力制御クロックTG1,TG3をローレベル(L)とする。これによって、奇数列の転送電極14−3下に形成されるポテンシャル井戸45に赤(R)に対応する情報電荷を保持し、偶数列の転送電極14−3下に形成されるポテンシャル井戸46に緑(G)に対応する情報電荷を保持しつつ、偶数列の出力ゲート電極18下に形成されるポテンシャル井戸47に青(B)に対応する情報電荷を纏める。時刻t14では、新たに出力制御クロックTG1,TG3をハイレベル(H)とし、時刻t15では、出力制御クロックTG2をローレベル(L)とする。これによって、偶数列の青(B)の情報電荷を出力ゲート電極16,30下に形成されるポテンシャル井戸48に移動させる。時刻t16では、垂直クロックパルスφ3及び出力制御クロック,TG1,TG3をハイレベル(H)に維持しつつ、垂直クロックパルスφ2をハイレベル(H)とする。これによって、奇数列の赤(R)の波長に対応する情報電荷及び偶数列の緑(G)の波長に対応する情報電荷を転送電極14−2,14−3下に形成されたポテンシャル井戸49,50にそれぞれ退避させる。時刻t17,t18では、垂直クロックパルスφ2,φ3をハイレベル(H)に維持しつつ、出力制御クロックTG2をローレベル(L)とし、続いて偶数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS2をハイレベル(H)とする。これによって、偶数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸49、偶数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸50に情報電荷を保持したまま、偶数列の青(B)に対応する情報電荷を水平転送電極24−1,24−2下に形成されるポテンシャル井戸51に出力することができる。時刻FHでは、水平転送電極24−1,24−2下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t13から2回目の時刻FHにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図5に示した垂直シフトレジスタの情報電荷は実質的に4回の転送段階を経ることとなる。このように、出力制御クロックTG1,TG2とは独立に制御される出力制御クロックTG3を新たに加えることによって、実質的な転送段階を従来の11回から4回に減少させることができる。
このように奇数列と偶数列とが交互に水平シフトレジスタに出力されるように垂直転送を行うことによって、カラー撮像を行った場合に異なる波長成分に対応する情報電荷の混合を防ぐと共に、水平シフトレジスタのビット数を少なくしている。
およそ最大飽和量の情報電荷が蓄積される場合、情報電荷の転送が起こる度にポテンシャル井戸では電子−正孔の再結合が発生し、そこに蓄積された情報電荷が減少する。本実施の形態によれば、実質的な転送段数を低減することによって、情報電荷の劣化を抑制することができる。また、奇数列と偶数列における実質的な転送段数の差を小さくすることができる。
また、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
なお、従来ではCCD固体撮像素子の小型化の要請が高く、出力制御クロックの増加はチップのピン数の増大やクロックパルス生成回路の複雑化及び大型化を招き困難であった。しかしながら、近年のCCD固体撮像素子の高解像度化に伴ってチップサイズが増大しており、出力制御クロックを増加させたとしてもピン数の増大やクロックパルス生成回路の複雑化及び大型化は大きな問題とならなくなってきている。
また、本実施の形態では、垂直クロックパルスφ1,φ2,φ3とは独立に制御可能な出力制御クロックを3相とすることによって実質的な転送段階を減少させている。さらに、垂直クロックパルスφ1,φ2,φ3とは独立に制御可能な出力制御クロックを4相とすることによって実質的な転送段階をさらに減少させることもできる。
出力制御クロックを4相とする場合、図6に示すように、蓄積部6sの最終段の転送電極14−2を第4の出力ゲート電極32とする。また、クロックパルス生成部8は、垂直クロックパルスφ1,φ2,φ3とは独立に制御可能な4相の出力制御クロックTG1〜TG4を生成できるものとする。第4の出力ゲート電極32に、垂直クロックパルスφ1,φ2,φ3とは独立に制御可能な出力制御クロックTG4を印加することによって実質的な転送段階を減少させることができる。
図7に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックTG1,TG2,TG3,TG4のタイミングチャートを示す。また、図8に、図7の各時刻に対応する転送電極14−1〜14−3及び第1〜第4の出力ゲート電極16,18,30,32下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。なお、異なる波長成分に対応する情報電荷は異なるハッチングを用いることによって区別して示している。各転送電極14−1〜14−3及び出力ゲート電極16,18,30,32は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。
時刻t1〜t12では、奇数列の緑(G)の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部6hへ転送・出力される。時刻t1〜t7では、従来の固体撮像装置における時刻t1〜t7同様に制御が行われる。時刻t8では、垂直クロックパルスφ2,φ3及び出力制御クロックTG1,TG2をハイレベル(H)に維持したまま、垂直クロックパルスφ1及び出力制御クロックTG4をローレベル(L)とする。時刻t9では、垂直クロックパルスφ2,φ3及び出力制御クロックTG2をハイレベル(H)に維持したまま出力制御クロックTG1をローレベル(L)とする。時刻t10では、垂直クロックパルスφ2,φ3及び出力制御クロックTG2をハイレベル(H)に維持し、出力制御クロックTG3,TG4をハイレベル(H)に変更する。時刻t11では、垂直クロックパルスφ2,φ3及び出力制御クロックTG3,TG4をハイレベル(H)に維持し、出力制御クロックTG2をローレベル(L)に変更する。時刻t12では、垂直クロックパルスφ2,φ3、出力制御クロックTG4及び奇数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS1をハイレベル(H)とし、垂直クロックパルスφ1及び出力制御クロックTG1,TG2をローレベル(L)とする。これによって、奇数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸52に赤(R)に対応する情報電荷を保持し、偶数列の転送電極14−2及び14−3下に形成されるポテンシャル井戸53に緑(G)に対応する情報電荷を保持し、及び、偶数列の出力ゲート電極16,18,32下に形成されるポテンシャル井戸54に青(B)に対応する情報電荷を保持しつつ、出力ゲート電極16,18,30下に形成されるポテンシャル井戸55を利用して奇数列の緑(G)に対応する情報電荷を水平シフトレジスタへ転送出力させることができる。時刻FHでは、水平転送電極24−1,24−2下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t1から1回目の時刻FHにおいて垂直シフトレジスタの奇数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図8に示した垂直シフトレジスタの情報電荷は実質的に15回の転送段階を経ることとなる。なお、図5において黒丸(ドット)で示した位置において情報電荷の移動が起こっている。このように、出力制御クロックTG1,TG2とは独立に制御される出力制御クロックTG3,TG4を新たに加えることによって、実質的な転送段階を従来の21回から15回に減少させることができる。
時刻t13〜t17では、偶数列の青(B)の波長成分に対応する情報電荷、すなわち水平シフトレジスタに最も近い情報電荷、が水平転送部6hへ転送・出力される。時刻t13では、垂直クロックパルスφ2,φ3及び出力制御クロックTG2のみハイレベル(H)とし、垂直クロックパルスφ1及び出力制御クロックTG1,TG3,TG4をローレベル(L)とする。時刻t14では、垂直クロックパルスφ2,φ3及び出力制御クロックTG2をハイレベル(H)に維持しつつ、出力制御クロックTG1,TG3をハイレベル(H)に変更する。時刻t15では、垂直クロックパルスφ2,φ3及び出力制御クロックTG1,TG3をハイレベル(H)に維持しつつ、出力制御クロックTG2をローレベル(L)に変更する。時刻t16では、垂直クロックパルスφ2,φ3及び出力制御クロックTG3をハイレベル(H)に維持しつつ、出力制御クロックTG1をローレベル(L)に変更する。時刻t17では、垂直クロックパルスφ2,φ3をハイレベル(H)に維持しつつ、偶数列に繋がる水平転送電極24−1,24−2に印加される水平クロックパルスHS2をハイレベル(H)に変更する。これによって、奇数列の転送電極14−3下に形成されるポテンシャル井戸52に赤(R)に対応する情報電荷を保持し、偶数列の転送電極14−3下に形成されるポテンシャル井戸53に緑(G)に対応する情報電荷を保持しつつ、偶数列の出力ゲート電極18下に形成されるポテンシャル井戸54を利用して青(B)に対応する情報電荷を水平シフトレジスタへ転送出力できる。時刻FHでは、水平転送電極24−1,24−2下に形成されたポテンシャル井戸に転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t13から2回目の時刻FHにおいて垂直シフトレジスタの偶数列から水平シフトレジスタへ情報電荷が転送出力されるまでに、図8に示した垂直シフトレジスタの情報電荷は実質的に2回の転送段階を経ることとなる。このように、出力制御クロックTG1,TG2とは独立に制御される出力制御クロックTG3,TG4を新たに加えることによって、実質的な転送段階を従来の11回から2回に減少させることができる。
<第2の実施の形態>
第2の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。本実施の形態では、連続する3つの垂直シフトレジスタを1組として、各組から1つの垂直シフトレジスタを順に選択して情報電荷を出力する。図13に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、第1の実施の形態と同様に、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。クロックパルス生成部8からは、蓄積部6sに対して出力制御クロックTG1〜TG4が入力される。
第2の実施の形態におけるCCD固体撮像素子及びその制御方法について図を参照して以下に説明する。本実施の形態では、連続する3つの垂直シフトレジスタを1組として、各組から1つの垂直シフトレジスタを順に選択して情報電荷を出力する。図13に、本実施の形態における固体撮像装置の構成を示す。本実施の形態におけるCCD固体撮像素子は、第1の実施の形態と同様に、撮像部6i、蓄積部6s、水平転送部6h及び出力部6dを含んで構成される。クロックパルス生成部8からは、蓄積部6sに対して出力制御クロックTG1〜TG4が入力される。
図14は、本実施の形態におけるCCD固体撮像素子の主要部である蓄積部6s及び水平転送部6hの内部構造の平面図である。図14において、上記従来技術と同様の構成部については同一の符号を付している。
本実施の形態では、4つの出力ゲート電極が垂直シフトレジスタと水平シフトレジスタとの境界領域に配置される。第1の出力ゲート電極60は、3n+1列のチャネル領域12に最も近づき、3n+2列では中間位置、3n+3列のチャネル領域12から最も離れるように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第2の出力ゲート電極62は、3n+1列では中間位置、3n+2列のチャネル領域12から最も離れ、3n+3列のチャネル領域12に最も近づくように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第3の出力ゲート電極64は、3n+1列のチャネル領域12から最も離れ、3n+2列のチャネル領域12に最も近づき、3n+3列では中間位置となるように蛇行して垂直シフトレジスタの出力側に転送電極14に並列に配置される。第1〜第3の出力ゲート電極60,62,64は、分離領域10上で絶縁膜を介して互いに交差するように配置される。これら第1〜第3の出力ゲート電極が前段出力ゲート電極となる。第4の出力ゲート電極66は、第1〜第3の出力ゲート電極60,62,64よりもさらに出力側に配置される。出力ゲート電極66は、3n+1列では第3の出力ゲート電極64に近接し、3n+2列では第2の出力ゲート電極62に近接し、3n+3列では第1の出力ゲート電極60と近接する。出力ゲート電極66は、第1〜第3の出力ゲート電極60,62,64とは絶縁膜を介して配置される。第4の出力ゲート電極が後段出力ゲート電極となる。ここで、nは0又は1以上の整数である。
なお、上記第1の実施の形態では、第1及び第2の出力ゲート電極16,18が前段出力ゲート電極に相当し、第3の出力ゲート電極30が後段出力ゲート電極に相当する。
CCD固体撮像素子の蓄積部6s及び水平転送部6hの構成は第1の実施の形態とほぼ同様であるが、第1〜第4の出力ゲート電極60,62,64,66に垂直クロックパルスφ1〜φ3とはそれぞれ独立に制御可能な出力制御クロックTG1〜TG4が印加されている点で相違する。
図15に、情報電荷を垂直転送する際の垂直クロックパルスφ1〜φ3及び出力制御クロックTG1〜TG4のタイミングチャートを示す。また、図16に、図15の各時刻に対応する転送電極14−1〜14−3及び第1〜第4の出力ゲート電極60,62,64,66下のポテンシャル井戸の形成状況及び情報電荷の転送の様子を示す。各転送電極14−1〜14−3及び出力ゲート電極60,62,64,66は、印加されるクロックパルスがハイレベル(H)のときにオンし、ローレベル(L)のときにオフするものとする。
時刻t1〜t9では、3n+1列の情報電荷が水平転送部6hへ転送・出力される。時刻t1〜t3では、各列の情報電荷が転送電極14−2に転送される。時刻t4では、垂直クロックパルスφ2,φ3及び出力制御クロックTG1,TG2,TG3をハイレベル(H)とし、垂直クロックパルスφ1及び出力制御クロックTG4をローレベル(L)とする。これによって、水平シフトレジスタとの境界にある情報電荷は転送電極14−2及び出力ゲート電極60,62,64下に形成されたポテンシャル井戸に保持される。時刻t5では、垂直クロックパルスφ2がローレベルに変更される。これによって、水平シフトレジスタとの境界にある情報電荷は出力ゲート電極60,62,64下に形成されたポテンシャル井戸に転送される。時刻t6では、垂直クロックパルスφ3及び出力制御クロックTG3をハイレベル(H)とし、垂直クロックパルスφ1,φ2及び出力制御クロックTG1,TG2,TG4をローレベル(L)とする。これによって、3n+1列の情報電荷は出力ゲート電極66に隣接するポテンシャル井戸に保持され、3n+2列の情報電荷は出力ゲート電極66から出力ゲート電極60分だけ離れたポテンシャル井戸に保持され、3n+3列の情報電荷は転送電極14−2に隣接するポテンシャル井戸に保持される。
時刻t7では、垂直クロックパルスφ3及び出力制御クロックTG1,TG3,TG4をハイレベル(H)とする。また、時刻t8では出力制御クロックTG3がローレベル(L)に変更され、時刻t9では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+1列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS1がハイレベル(H)とされているので、3n+1列から情報電荷が水平シフトレジスタへ転送される。一方、3n+2列及び3n+3列の情報電荷は出力ゲート電極64下のポテンシャル井戸から出力ゲート電極60下のポテンシャル井戸へ移動される。時刻FHでは、3n+1列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t10〜t13では、3n+2列の情報電荷が水平転送部6hへ転送・出力される。時刻t10では、3n+2列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS2がハイレベル(H)とされる。時刻t11では、垂直クロックパルスφ3及び出力制御クロックTG1がハイレベル(H)に維持されつつ、出力制御クロックTG2,TG4がハイレベル(H)に変更される。また、時刻t12では出力制御クロックTG1がローレベル(L)に変更され、時刻t13では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+2列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS2がハイレベル(H)とされているので、3n+2列から情報電荷が水平シフトレジスタへ転送される。一方、3n+3列の情報電荷は出力ゲート電極60下のポテンシャル井戸から出力ゲート電極62下のポテンシャル井戸へ移動される。時刻FHでは、3n+2列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t14〜t17では、3n+3列の情報電荷が水平転送部6hへ転送・出力される。時刻t14では、3n+3列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS3がハイレベル(H)とされる。時刻t15では、垂直クロックパルスφ3及び出力制御クロックTG2がハイレベル(H)に維持されつつ、出力制御クロックTG4がハイレベル(H)に変更される。また、時刻t16では出力制御クロックTG2がローレベル(L)に変更され、時刻t17では出力制御クロックTG4がローレベル(L)に変更される。ここで、3n+3列に接続された水平シフトレジスタの水平転送電極に印加される水平クロックパルスHS3がハイレベル(H)とされているので、3n+3列から情報電荷が水平シフトレジスタへ転送される。時刻FHでは、3n+3列の垂直シフトレジスタから水平シフトレジスタへ転送された情報電荷が水平シフトレジスタに沿って水平転送される。
時刻t18,t19では、垂直クロックパルスφ1がハイレベル(H)にされた後、垂直クロックパルスφ3がローレベル(L)にされる。これによって、各列において、転送電極14−3下のポテンシャル井戸に保持されていた情報電荷が転送電極14−2下のポテンシャル井戸に転送される。
このように3つの前段出力ゲート電極60,62,64と1つの後段出力ゲート電極66とを備えることによって、3列の垂直シフトレジスタを1組として、各組から1つの垂直シフトレジスタを順に選択して情報電荷を出力させることができる。なお、同様に、前段出力ゲート電極をn本設けると共に後段出力ゲート電極を1本設け、各出力ゲート電極に垂直クロックパルスとそれぞれ独立に制御可能な出力制御クロックを印加可能とすることによって、n列の垂直シフトレジスタから垂直シフトレジスタを1つずつ順に選択して情報電荷を出力させることができる。
また、本実施の形態によれば、実質的な転送段数が低減される。これによって、情報電荷の劣化を抑制することができる。また、各列における実質的な転送段数の差を小さくすることができる。さらに、情報電荷の減少に伴う出力信号の線形性の悪化も防ぐことができると共に、信号の飽和出力を増加させることができる。
2 固体撮像素子、2d 出力部、2i 撮像部、2h 水平転送部、2s 蓄積部、4 クロックパルス生成部、6d 出力部、6i 撮像部、6h 水平転送部、6s 蓄積部、8 クロックパルス生成部、10 分離領域、12 チャネル領域、14 転送電極、16 第1の出力ゲート電極、18 第2の出力ゲート電極、20 第3の出力ゲート電極、22 チャネル領域、24 水平転送電極、26 水平分離領域、30 第3の出力ゲート電極、32 第4の出力ゲート電極、40〜55 ポテンシャル井戸、60,62,64 前段出力ゲート電極(第1〜第3の出力ゲート電極)、66 後段出力ゲート電極(第4の出力ゲート電極)。
Claims (6)
- 水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、
これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、
この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、
複数の垂直シフトレジスタの各列で共通となり、奇数列と偶数列とで配列順序が逆転する第1及び第2の出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通となり、第1及び第2の出力ゲート電極より出力側に配置された第3の出力ゲート電極と、
を垂直シフトレジスタと水平シフトレジスタとの接続部に備え、
転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを第3の出力ゲート電極に対して印加可能であることを特徴とする固体撮像装置。 - 請求項1に記載の固体撮像装置において、
第1及び第2の出力ゲート電極に対して、第3の出力ゲート電極に対して印加される出力制御クロックとは独立に制御される出力制御クロックを印加可能であることを特徴とする固体撮像装置。 - 請求項1又は2に記載の固体撮像装置の制御方法であって、
複数の垂直シフトレジスタにおいて情報電荷の蓄積位置を奇数列と偶数列とで互いに1ビットずらし、第1の期間に、垂直シフトレジスタの奇数列から水平シフトレジスタの奇数列のビットに情報電荷を出力させ、第1の期間の後に、垂直シフトレジスタの偶数列から水平シフトレジスタの偶数列のビットに情報電荷を出力させることを特徴とする固体撮像装置の制御方法。 - 請求項3に記載の固体撮像装置の制御方法において、
複数の垂直シフトレジスタを多相の垂直クロックパルスで共通に駆動することを特徴とする固体撮像装置の制御方法。 - 水平方向に延伸されて所定の間隔をもって配置された複数の転送電極を含み、複数の転送電極に交差する垂直方向の列として配置され、転送電極に印加される転送クロックパルスを制御することで外部から入射された光に応答して生成された情報電荷を垂直方向へ転送する複数の垂直シフトレジスタと、
これら複数の垂直シフトレジスタからの出力に各ビットが対応付けられ、垂直シフトレジスタから出力された情報電荷を水平方向へ転送する水平シフトレジスタと、
この水平シフトレジスタから順次転送出力される情報電荷を出力信号として出力する出力部と、を備えた固体撮像装置であって、
複数の垂直シフトレジスタの各列で共通である複数の前段出力ゲート電極と、
複数の垂直シフトレジスタの各列で共通であり、前記複数の前段出力ゲート電極より出力側に配置され、転送電極に印加される垂直クロックパルスとは独立に制御される出力制御クロックを印加可能である後段出力ゲート電極と、
を垂直シフトレジスタと水平シフトレジスタとの接続領域に備え、
隣接する所定数の垂直シフトレジスタを1組とし、前記前段出力ゲート電極に印加される電圧の作用によって、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。 - 請求項5に記載の固体撮像装置において、
前記前段出力ゲート電極をn(ただし、nは2以上の整数)本備え、
隣接するn列の垂直シフトレジスタを1組とし、1組の垂直シフトレジスタ群のうちのいずれか1つの垂直シフトレジスタから情報電荷を選択的に前記後段出力ゲート電極へ転送することを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005069031A JP2006073988A (ja) | 2004-08-06 | 2005-03-11 | 固体撮像装置及びその制御方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230462 | 2004-08-06 | ||
JP2005069031A JP2006073988A (ja) | 2004-08-06 | 2005-03-11 | 固体撮像装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006073988A true JP2006073988A (ja) | 2006-03-16 |
Family
ID=36154226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005069031A Withdrawn JP2006073988A (ja) | 2004-08-06 | 2005-03-11 | 固体撮像装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006073988A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842165B1 (ko) * | 2006-04-26 | 2008-06-27 | 산요덴키가부시키가이샤 | 고체 촬상 소자의 구동 방법 |
-
2005
- 2005-03-11 JP JP2005069031A patent/JP2006073988A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100842165B1 (ko) * | 2006-04-26 | 2008-06-27 | 산요덴키가부시키가이샤 | 고체 촬상 소자의 구동 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4968227B2 (ja) | イメージセンサ及びその駆動方法 | |
CN101873443B (zh) | 固态成像装置、驱动其的方法和摄像机系统 | |
KR100347507B1 (ko) | Ccd고체촬상소자및그구동방법 | |
US7148524B2 (en) | Solid-state imaging device and method for driving the same | |
KR100842165B1 (ko) | 고체 촬상 소자의 구동 방법 | |
JP2006073988A (ja) | 固体撮像装置及びその制御方法 | |
JP2007294734A (ja) | 固体撮像素子 | |
JP2006128600A (ja) | 固体撮像装置及びその制御方法 | |
JP4178638B2 (ja) | 固体撮像素子及びその駆動方法 | |
WO2011048726A1 (ja) | 固体撮像素子、固体撮像装置及び固体撮像素子の駆動方法並びにカメラ装置 | |
JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2007036860A (ja) | 電荷結合素子の駆動装置及び電荷結合素子の駆動方法 | |
JP4295703B2 (ja) | 固体撮像装置の駆動方法及び固体撮像装置 | |
JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP2006157624A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
US20060028570A1 (en) | Solid state image capturing device and control method thereof | |
JP4423451B2 (ja) | 固体撮像装置 | |
JPS63184363A (ja) | 固体撮像装置 | |
JP5044184B2 (ja) | 固体撮像素子の駆動装置及び駆動方法 | |
JP2005286933A (ja) | 固体撮像装置 | |
JPH0433143B2 (ja) | ||
JP2010021969A (ja) | 固体撮像装置 | |
US20070024732A1 (en) | Driving device and driving method for solid state imaging element | |
JPH0799610A (ja) | 固体撮像素子 | |
JP2005354580A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080123 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100702 |