JP2006067152A - 画像処理装置 - Google Patents

Abstract

【課題】
画像処理装置における装置制御部の処理効率の低下問題や、システムバスの伝送帯域の負荷問題を解決する。
【解決手段】
少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、システムバスとローカルバスとの間に介在して、装置制御部から制御コードを受け付け、ローカルバスを通じて画像処理部を制御する画像処理制御部とを備えた。
【選択図】図１

Description

本発明は、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置に関するものである。

従来、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置、例えば複合機、コピー機、プリンタ装置などの構成は、装置制御部と画像処理部とが共通のバスに接続された構成となっており、装置制御部は、画像処理部の各構成ブロック、すなわち画像読取部、コーデック、印字出力部などに対する制御コードを、制御シーケンスに従って送信すると共に、それらの各構成ブロックが接続された画像メモリに入出力する画像データを伝送する際には、システムバスを駆動するバスマスタとなる必要があったので、装置制御部の処理効率が低下するという問題があった。
更にシステムバスには、装置制御部のプログラム実行に伴う処理コードやデータ伝送以外に、画像処理部の各構成ブロックが入出力する画像データも伝送されるので、システムバスの伝送帯域が圧迫されるという問題もあった。これを解決するためには、システムバスのデータ幅を拡大したり、バスクロックを高速にしたりする必要があるが、それにより回路面積の増大や、消費電力の増加を引き起こしていた。

このような問題に関連する画像処理装置の構成の例を、以下の特許文献に見ることができる。特許文献１に開示されている画像処理装置の構成では、システムバスの外に、コーデック、プリンタ用画像処理回路などの画像処理装置と、ページメモリとを接続するローカルバスが設けられている。また、特許文献２に開示されている画像形成装置では、プリント画像処理回路とコーデックとを接続するローカルバスが設けられている。
特開２００４−９６３１２号公報 特開２００２−２１８１１７号公報

上記の特許文献１では、コーデック、プリンタ用画像処理回路などの画像処理部と、ページメモリとがローカルバスで接続されており、そのローカルバスにより画像データを伝送することにより、システムバスの伝送負荷が低減されることになる。しかしながら、ＭＰＵが、コーデック、プリンタ用画像処理回路などの制御コードを、システムバスを通じて制御シーケンスに同期させながら送信する必要があり、そのために制御プログラムが複雑になるという問題がある。更に、ページメモリをローカルバスに直接接続している構成となっているが、安価で大容量のＳＤＲＡＭをページメモリに利用しようとすれば、ＳＤＲＡＭではアドレスマルチプレクス等の特殊なアクセスが要求されるため、ローカルバスの構成が複雑になるという問題もある。
また、特許文献２では、画像メモリがシステムバスに接続されており、そのためにシステムバスによって画像データが伝送されることになり、システムバスの伝送帯域の問題が解決されない。

本発明は、上記の問題点を解決し、装置制御部を接続するシステムバスと、画像処理部を接続するローカルバスとを完全に分離した構成として、装置制御部の処理効率の低下を防止すると共に、システムバスの伝送帯域が圧迫されないようにした画像処理装置を提供することを目的としている。

上記目的のために、本発明の請求項１で提案している画像処理装置では、システムバスを備え、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置であって、少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、上記システムバスと上記ローカルバスとの間に介在して、上記装置制御部から制御コードを受け付け、上記ローカルバスを通じて上記画像処理部を制御する画像処理制御部とを備えている。

また、請求項２で提案している画像処理装置は、請求項１において、上記画像処理制御部が、上記画像処理部が入出力する画像データを蓄積する画像メモリを有するものである。
そして、請求項３で提案している画像処理装置は、請求項１、２のいずれかにおいて、上記システムバスには、外部と通信する通信部を接続しているものである。

請求項１〜３によれば、画像処理制御部がシステムバスと上記ローカルバスとの間に介在して、装置制御部から制御コードを受け付け、ローカルバスを通じて画像処理部を制御するので、装置制御部が直接的に画像処理部を制御しなくて済む。従って、その処理効率の低下が防止され、ローカルバスによって画像処理部が入出力する画像データがシステムバスによって伝送されないため、その伝送帯域が画像データによって圧迫されることが起きない。
更に、画像処理装置の機能を変更したシリーズ展開をする場合でも、設計時に置き換え変更が必要となる画像処理部の構成要素はシステムバスに接続されていないので、システムバスに接続される装置制御部などを一切変更せず、そのまま利用することができ、開発期間が短縮される。

また、特に請求項２によれば、画像処理制御部が画像データを蓄積する画像メモリを有しており、そのアクセスを行うため、画像処理部が直接的に画像メモリをアクセスする必要がなくなり、画像処理部の構成が簡単になる。
特に請求項３によれば、システムバスには、外部と通信する通信部を接続しているので、装置処理部は、ローカルバスを介さず容易に外部と通信できる。

以下、本発明による画像処理装置をファクシミリ複合機の例について説明する。もちろん、本発明は、単機能な、複写機、プリンタ装置、スキャナ装置などにも適用可能である。

図１は、本発明を適用したファクシミリ複合機Ｆの構成を示すブロック図である。
この複合機Ｆの構成要素のうち、装置制御部としてのＭＰＵ１１、制御用プログラムを格納したフラッシュメモリ１２、ワークエリアとなるＳＤＲＡＭ１３、設定記憶用としてバッテリＢＴでバックアップされたＳＲＡＭ、操作表示用のインターフェイスであるパネル／ＬＣＤ１５、モデム２３ａとＮＣＵ２３ｂとを有する回線通信部２３、ネットワークインターフェイス２４はいずれも、システムバスＳＢＵＳに接続されている。これらの構成要素は、従来の公知な複合機と同様なので、詳細な説明は省略する。そして、以下では、実施例で画像処理部と位置づけられる構成要素について説明する。

まず、画像処理回路１７には、制御コードレジスタ１７ａとローカルメモリ１７ｂと、図示しない処理部とを設け、原稿読み取り用のＣＣＤユニット１６から階調を有する画像データを受け付け、その処理部によって、シェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理を実行し、更に黒白の２値画像データに変換する２進化処理も実行するようにしている。それらの画像処理では、制御コードレジスタ１７ａに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ１７ｂをフレームバッファとして利用し、１枚の画像を形成する多値の全画素データが処理される。

メモリコントロール部１８には、制御コードレジスタ１８ａとローカルメモリ１８ｂと、図示しない処理部とを設け、画像処理回路１７の処理した２値画像データを受け付け、その処理部によって、印字方向と用紙方向とを合わせるための画像回転処理や、複数の画像データを１枚の画像データに合成するＮｉｎ１処理などを実行するようにしている。それらの画像処理では、制御コードレジスタ１８ａに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ１８ｂをフレームバッファとして利用し、１枚の画像を形成する２値の全画素データが処理される。

プリンタコントロール１９には、制御コードレジスタ１９ａと、図示しない処理部とを設け、メモリコントロール部から、印字すべき画像データを逐次受け付け、その処理部によって、プリンタ１９ｂを制御して画像データを印字出力するようにしている。ここで、制御レジスタには、制御コードとして印字濃度や解像度などのパラメータを設定し、また、ジャムや紙切れなどのステータスを、そこから読み出せるようにしている。

ＣＯＤＥＣ２０では、２値画像データから例えばＭＨ、ＭＲ、ＭＭＲ、ＪＢＩＧ形式など所定形式の画像データに変換するエンコードをパイプ処理するようにしている。そのためには、ＣＯＤＥＣ２０にローカルメモリを設け、それをラインバッファとして利用するようにしてもよい。また、エンコードとは逆方向のデコードも可能である

システムコントロールＩＣ２１は、システムバスＳＢＵＳとローカルバスＩＢＵＳとの間に介在し、実施例で画像処理部と位置づけられる上記の画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９のそれぞれを制御する画像処理制御部として機能するようにしている。すなわち、システムコントロールＩＣ２１は、複合機Ｆの装置制御部であるＭＰＵ１１から制御コードを受け付け、ローカルバスＩＢＵＳを通じてメモリコントロール部１８、プリンタコントロール１９のそれぞれを制御する。また、システムコントロールＩＣ２１には、画像メモリ２２としてＳＤＲＡＭを接続し、その画像メモリ２２には、ＣＯＤＥＣ２０によってエンコードされた所定形式の画像ファイルを蓄積するようにもしている。

図２は、そのシステムコントロールＩＣ２１の構成を示すブロック図である。図中、複数のレジスタＲ０〜Ｒｎによって構成されたレジスタファイル２１ａは、ＭＰＵ１１がシステムバスＳＢＵＳを通じてアクセスできるインターフェイスとして機能するものである。そのために、レジスタＲ０〜Ｒｎのそれぞれを、システムバスＳＢＵＳによってアクセスされるメモリ空間における所定のアドレス、またはアドレス範囲に割り当てている。

またＳＤＲＡＭＣ２１ｂは、画像メモリ２２を制御するＳＤＲＡＭコントローラを示している。このＳＤＲＡＭＣ２１ｂでは、画像メモリ２２にマルチプレクスされたアドレスや、ＣＳ信号、ＲＡＳ信号、ＣＡＳ信号など供給して、そのデータの書き込みや読み出しを制御するようにしている。
ＤＭＡＣ２１ｃは、ローカルバスＩＢＵＳをアクセスするバスマスタとして機能するダイレクトメモリアクセスコントローラで、ローカルバスＩＢＵＳを通じて、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９のそれぞれに、ＣＳ信号またはアドレスなどを与えて、制御コードをそれらの制御レジスタ１７ａ〜１９ａに伝送したり、ＣＯＤＥＣ２０を介して、メモリコントロール部１８のローカルメモリ１８ｂに対して、画像データを入出力したりするようにしている。
ＩＮＴＣ２１ｄは、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９のそれぞれから割り込みを受け付け、その割り込みを集約してＭＰＵ１１に伝送する割り込みコントローラとして機能するもので、それらの処理の終了などをＤＭＡＣ２１ｃやＭＰＵ１１に通知するようにしている。

更にシステムコントロールＩＣ２１では、レジスタファイル２１ａとＤＭＡＣ２１ｃとの間に伝送バッファとして機能するＦＩＦＯ２１ｅを、レジスタファイル２１ａとＳＤＲＡＭＣ２１ｂとの間に同様なＦＩＦＯ２１ｆを、ＳＤＲＡＭＣ２１ｂとＤＭＡＣ２１ｃとの間に同様なＦＩＦＯ２１ｇを介在させ、それらによって、データ伝送を非同期化して性能向上を図っている。

図３は、システムバスＳＢＵＳによってアクセスされるＭＰＵ１１のメモリ空間Ｓを概念的に示すメモリマップである。このメモリ空間Ｓには、フラッシュメモリ１２、ＳＤＲＡＭ１３、ＳＲＡＭ１４、パネル／ＬＣＤ１５、回線通信部２３やＮＩＣ２４、システムコントロールＩＣ２１をアドレスの下位側から上位側に向かって領域Ａ１〜Ａ６に配置し、ＭＰＵ１１がそれらを自由にアクセスできるようにしている。つまり、ＭＰＵ１１は、領域Ａ１の制御プログラムを実行し、その過程では、領域Ａ２のワークエリアや領域Ａ３の設定を参照し、また領域Ａ３〜Ａ５に配置されたパネル／ＬＣＤ１５、回線通信部２３やＮＩＣ２４、システムコントロールＩＣ２１のそれぞれの図示しない制御レジスタや更にシステムコントロールＩＣ２１のレジスタＲ０〜Ｒｎをアクセスして、それらを制御するようになっている。

本発明の重要な構成要素であるシステムコントロールＩＣ２１についてのアクセスを更に説明すれば、領域Ａ６１には、ローカルバスＩＢＵＳでアクセスされる領域をアクセスするためにシステムコントロールＩＣ２１のレジスタファイル２１ａの一部を割り当て、ＭＰＵ１１が、その割り当てられたレジスタＲｉ〜Ｒｊに対する制御コードの書き込み、ステータスの読み出しを行うことにより、システムコントロールＩＣ２１自体と、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９とを制御するようにしている。

すなわち、ＭＰＵ１１によって、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９に対する制御コードがシステムコントロールＩＣ２１のレジスタＲ０〜Ｒｉのいずれかに書き込まれれば、その際のアドレスと制御コードとがＦＩＦＯ２１ｅに一時的にバッファされたのち、ＤＭＡＣ２１ｃからローカルバスＩＢＵＳに出力され、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９の制御レジスタ１７ａ〜１９ａ中の対応するものに書き込まれるようになっている。またプリンタコントロール１９からステータスを読み出すために、ＭＰＵ１１が所定のレジスタＲｉ’の読み出しを試みたときには、その際のアドレスがＦＩＦＯ２１ｅに一時的にバッファされたのち、ＤＭＡＣ２１ｃからローカルバスＩＢＵＳに出力され、そのステータスの読み出しが行われる。そして、そのステータスがレジスタＲｉ’に準備されるまで、ＭＰＵ１１のアクセスにウエイトを挿入するように、システムコントロールＩＣ２１でＭＰＵ１１を制御すれば、そのアクセスが容易になる。なお、システムコントロールＩＣ２１のローカルバスＩＢＵＳに対するアドレスの出力では、アドレス信号そのものを出力するようにしてもよいし、あるいはそれをデコードしたＣＳ信号を出力するようにしてもよい。

また、領域Ａ６２には、処理ソフトウェアからはその領域が画像メモリ２２に割り当てられているかのように見えるように、画像メモリ２２の読み出し、書き込みに対応するレジスタＲｉ＋１〜Ｒｎを割り当てている。
より詳細には、ＭＰＵ１１が画像メモリ２２に書き込みを試みたときには、そのアドレス、データの両者は、レジスタＲｉ＋１〜Ｒｎ中のそれぞれ対応するものに書き込まれ、ＦＩＦＯ２１ｆを介してＳＤＲＡＭＣ２１ｂに伝送され、ＳＤＲＡＭＣ２１ｂによって画像メモリ２２の対応したアドレス位置に書き込まれるようになっている。
一方、ＭＰＵ１１が画像メモリ２２から読み出しを試みたときには、そのアドレスは、レジスタＲｉ＋１〜Ｒｎ中の対応するものに書き込まれ、ＦＩＦＯ２１ｆを介してＳＤＲＡＭＣ２１ｂに伝送される。ＳＤＲＡＭＣ２１ｂは、それを受けると画像メモリ２２の対応したアドレス位置からデータを読み出し、そのデータがＦＩＦＯ２１ｆを介してレジスタＲｉ＋１〜Ｒｎ中の対応するものに伝送され、ＭＰＵ１１によって読み出されるようになっている。

ついで、複合機Ｆの動作での基本的なデータフローを、図１を参照しつつ説明する。
まず、複合機Ｆへの画像データの入力として、原稿画像を読み取る場合には、読み取り処理に必要な制御コードがＭＰＵ１１からシステムバスＳＢＵＳを介してシステムコントロールＩＣ２１に伝送され、更にシステムコントロールＩＣ２１によって、ローカルバスＩＢＵＳを介して、画像処理回路１７の制御レジスタ１７ａやメモリコントロール部１８の制御レジスタ１８ａに書き込まれる。そして、ＣＣＤユニット１６で読み取られた画像データは、画像処理回路１７でシェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理をされ、更に黒白の２値画像データに変換され、メモリコントロール部１８のローカルメモリに格納される。そして、その２値画像データは、ＣＯＤＥＣ２０によって、所定のファイル形式の画像データにエンコードされ、システムコントロールＩＣ２１によって、ローカルバスＩＢＵＳを介して伝送されて、画像メモリ２２に蓄積される。

なお、複合機Ｆへの画像データの入力として、回線通信部２３、ネットワークインターフェイス２４などによって外部から画像データを受信する場合には、ＭＰＵ１１によって、システムバスＳＢＵＳを介してシステムコントロールＩＣ２１に伝送され、同様に画像メモリ２２に蓄積される。

また、複合機Ｆから画像データの出力として、印字出力を行う場合には、印字出力に必要な制御コードがＭＰＵ１１からシステムバスＳＢＵＳを介してシステムコントロールＩＣ２１に伝送され、更にシステムコントロールＩＣ２１によって、ローカルバスＩＢＵＳを介して、メモリコントロール部１８の制御レジスタ１８ａやプリンタコントロール１９の制御レジスタ１９ａに書き込まれる。そして、画像メモリ２２から、印字出力されるべき画像データが読み出され、システムコントロールＩＣ２１によって、ローカルバスＩＢＵＳを介してＣＯＤＥＣ２０伝送されて、そこで２値画像データにデコードされて、メモリコントロール部１８のローカルメモリに格納される。その後、その画像データは、メモリコントロール部１８で画像の回転処理などをされ、プリンタコントロール１９にシリアル通信によって伝送されて、プリンタ１９ｂから印字出力される。

なお、複合機Ｆから画像データの出力として、回線通信部２３、ネットワークインターフェイス２４などによって外部に画像データを送信する場合には、画像メモリ２２から、送信されるべき画像データが読み出され、ＭＰＵ１１によってシステムバスＳＢＵＳを介して回線通信部２３、ネットワークインターフェイス２４などに伝送されて、そこから外部に送信される。

上記実施例では、黒白画像の読み取りと、黒白印字出力とに対応した複合機Ｆについて説明したが、本発明はカラー画像の読み取りと、カラー印字出力とに対応した複合機Ｆ２にも、カラー画像の読み取りと、黒白印字出力とに対応した複合機Ｆ３にも容易に適用できる。

図４は、カラー画像の読み取りと、カラー印字出力とに対応した複合機Ｆ２の例について、その構成を示す図面である。図において、上述の複合機Ｆと同等の構成要素には、同一の参照符号を付けて、その説明を省略し、以下では新たな構成要素や機能が顕著に異なる構成要素に関して説明する。ここで、ＵＳＢ Ｉ／Ｆ２５は、ＵＳＢケーブルを介して外部機器と接続するためのインターフェイスである。

そして、画像処理回路１７では、原稿読み取り用のカラー対応のＣＣＤユニット１６から階調を有するＲＧＢ形式画像データを受け付け、その処理部によって、シェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理を実行するようにしている。それらの画像処理では、制御コードレジスタ１７ａに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ１７ｂをフレームバッファとして利用し、１枚の画像を形成する多値の全ＲＧＢ形式画素データが処理される。

入力色変換部２６には、制御コードレジスタ２６ａとローカルメモリ２６ｂと、図示しない処理部とを設け、画像処理回路１７の処理した多値のＲＧＢ画像データを受け付け、ＲＧＢ色空間から、ｓＲＧＢ色空間に、更にＹＣＣ形式に変換する色空間処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ２６ａに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ２６ｂをラインバッファとして利用する。

メモリコントロール部１８では、印字方向と用紙方向とを合わせるための画像回転処理や、複数の画像データを１枚の画像データに合成するＮｉｎ１処理などを実行するようにしている。それらの画像処理では、制御コードレジスタ１８ａに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ１８ｂをフレームバッファとして利用し、１枚の画像を形成する２値のＹＣＣ形式全画素データが処理される。

出力色変換部２７には、制御コードレジスタ２７ａとローカルメモリ２７ｂと、図示しない処理部とを設け、メモリコントロール部１８からＹＣＣ形式の画像データを受け付け、ＹＣＣ形式からＹＭＣＫ形式に色空間変換し、更に印字用の２値ＹＭＣＫのスクリーン画像を生成する処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ２７ａに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ２７ｂをラインバッファとして利用する。

また、プリンタコントロール１９や、カラープリンタ１９ａは、２値ＹＭＣＫの画素データを受け付けて、カラー印字出力するようにしている。

そして、ＪＰＥＧＣＯＤＥＣ２０では、ＹＣＣ形式の画像データとＪＰＥＧ形式の画像データとの間で相互に形式変換する処理を、パイプ処理として実行するようにしている。そのためには、ＪＰＥＧＣＯＤＥＣ２０にローカルメモリを設け、それをラインバッファとして利用するようにしてもよい。

図５は、カラー画像の読み取りと、黒白印字出力とに対応した複合機Ｆ３の例について、その構成を示す図面である。図において、上述の複合機Ｆ〜Ｆ２と同等の構成要素には、同一の参照符号を付けて、その説明を省略し、以下では新たな構成要素や機能が顕著に異なる構成要素に関して説明する。

この複合機Ｆ３では、画像処理回路１７、入力色変換部２６、メモリコントロール部１８の構成は、上記複合機Ｆ２と同様である。

そして、出力色変換部２７には、制御コードレジスタ２７ａとローカルメモリ２７ｂと、図示しない処理部とを設け、メモリコントロール部１８からＹＣＣ形式の画像データを受け付け、ＹＣＣ形式からＫ空間に色空間変換し、更に印字用の２値Ｋのスクリーン画像を生成する処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ２７ａに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ２７ｂをラインバッファとして利用する。

なお、プリンタコントロール１９や、カラープリンタ１９ａは、２値Ｋの画素データを受け付けて、黒白で印字出力するようにしており、これは上記複合機Ｆと同様の構成である。

以上の説明から理解されるように、本発明では、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９等への制御コードを、システムコントロールＩＣ２１のレジスタＲ０〜Ｒｉに書き込めば、その制御コードは、ＦＩＦＯ２１ｅに一時的にバッファされたのち、対象とされる画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９等に伝送されるようにしている。従って、制御ソフトウェアでは、ローカルバスＩＢＵＳと非同期に、それらの制御コードをシステムコントロールＩＣ２１に書き込めるので、処理効率が向上する。
また、画像メモリ２２と、ＣＯＤＥＣ２０との間で伝送される画像データはシステムバスＳＢＵＳを介して伝送されないので、ＭＰＵ１１がその伝送を直接的に制御する必要はなく、ＭＰＵ１１の負荷もシステムバスＳＢＵＳの負荷も軽減される。また、システムバスＳＢＵＳを３２ビット、ローカルバスＩＢＵＳを１６ビットのデータ幅とするような構成上の最適化も容易である。その場合には、システムコントロールＩＣのレジスタファイル２１ａによって、データ幅の調整を行うようにする。

また、実際の製品シリーズ開発では、システムバスＳＢＵＳに接続される構成要素をプラットフォームとして準備し、各製品それぞれの仕様に合わせて、画像処理回路１７、メモリコントロール部１８、プリンタコントロール１９などの画像処理部と記憶容量が異なる画像メモリ２２とを選択して組み込むようにできるので、短い開発期間で製品シリーズ開発が可能になるという効果もある。更に、通信の仕様に合わせて、回線通信部２３、ネットワークインターフェイス２４、ＵＳＢインターフェイス２５等を選択して組み込むようにしてもよい。

本発明を適用した複合機（画像処理装置）の基本的なブロック図。 システムコントロールＩＣ（画像処理制御部）の基本的なブロック図。 装置制御部（ＭＰＵ）のメモリ空間を示すメモリマップ。 本発明を適用した外の複合機（画像処理装置）の基本的なブロック図。 本発明を適用した外の複合機（画像処理装置）の基本的なブロック図。

符号の説明

１１ ＭＰＵ（装置制御部）
１７ 画像処理回路（画像処理部）
１８ メモリコントロール部（画像処理部）
１９ プリンタコントロール（画像処理部）
２０ ＣＯＤＥＣ（画像処理部）
２１ システムコントロールＩＣ（画像処理制御部）
２２ 画像メモリ
２６ 入力色変換部（画像処理制御部）
２７ 出力色変換部（画像処理制御部）

Claims (3)

1. システムバスを備え、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置であって、
   少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、
   上記システムバスと上記ローカルバスとの間に介在して、上記装置制御部から制御コードを受け付け、上記ローカルバスを通じて上記画像処理部を制御する画像処理制御部とを備えた画像処理装置。
2. 請求項１において、
   上記画像処理制御部は、上記画像処理部が入出力する画像データを蓄積する画像メモリを有している、画像処理装置。
3. 請求項１、２のいずれかにおいて、上記システムバスには、外部と通信する通信部を接続している、画像処理装置。

Images