JP2006067152A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2006067152A JP2006067152A JP2004246193A JP2004246193A JP2006067152A JP 2006067152 A JP2006067152 A JP 2006067152A JP 2004246193 A JP2004246193 A JP 2004246193A JP 2004246193 A JP2004246193 A JP 2004246193A JP 2006067152 A JP2006067152 A JP 2006067152A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- control
- image
- memory
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
【課題】
画像処理装置における装置制御部の処理効率の低下問題や、システムバスの伝送帯域の負荷問題を解決する。
【解決手段】
少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、システムバスとローカルバスとの間に介在して、装置制御部から制御コードを受け付け、ローカルバスを通じて画像処理部を制御する画像処理制御部とを備えた。
【選択図】図1
画像処理装置における装置制御部の処理効率の低下問題や、システムバスの伝送帯域の負荷問題を解決する。
【解決手段】
少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、システムバスとローカルバスとの間に介在して、装置制御部から制御コードを受け付け、ローカルバスを通じて画像処理部を制御する画像処理制御部とを備えた。
【選択図】図1
Description
本発明は、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置に関するものである。
従来、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置、例えば複合機、コピー機、プリンタ装置などの構成は、装置制御部と画像処理部とが共通のバスに接続された構成となっており、装置制御部は、画像処理部の各構成ブロック、すなわち画像読取部、コーデック、印字出力部などに対する制御コードを、制御シーケンスに従って送信すると共に、それらの各構成ブロックが接続された画像メモリに入出力する画像データを伝送する際には、システムバスを駆動するバスマスタとなる必要があったので、装置制御部の処理効率が低下するという問題があった。
更にシステムバスには、装置制御部のプログラム実行に伴う処理コードやデータ伝送以外に、画像処理部の各構成ブロックが入出力する画像データも伝送されるので、システムバスの伝送帯域が圧迫されるという問題もあった。これを解決するためには、システムバスのデータ幅を拡大したり、バスクロックを高速にしたりする必要があるが、それにより回路面積の増大や、消費電力の増加を引き起こしていた。
更にシステムバスには、装置制御部のプログラム実行に伴う処理コードやデータ伝送以外に、画像処理部の各構成ブロックが入出力する画像データも伝送されるので、システムバスの伝送帯域が圧迫されるという問題もあった。これを解決するためには、システムバスのデータ幅を拡大したり、バスクロックを高速にしたりする必要があるが、それにより回路面積の増大や、消費電力の増加を引き起こしていた。
このような問題に関連する画像処理装置の構成の例を、以下の特許文献に見ることができる。特許文献1に開示されている画像処理装置の構成では、システムバスの外に、コーデック、プリンタ用画像処理回路などの画像処理装置と、ページメモリとを接続するローカルバスが設けられている。また、特許文献2に開示されている画像形成装置では、プリント画像処理回路とコーデックとを接続するローカルバスが設けられている。
特開2004−96312号公報
特開2002−218117号公報
上記の特許文献1では、コーデック、プリンタ用画像処理回路などの画像処理部と、ページメモリとがローカルバスで接続されており、そのローカルバスにより画像データを伝送することにより、システムバスの伝送負荷が低減されることになる。しかしながら、MPUが、コーデック、プリンタ用画像処理回路などの制御コードを、システムバスを通じて制御シーケンスに同期させながら送信する必要があり、そのために制御プログラムが複雑になるという問題がある。更に、ページメモリをローカルバスに直接接続している構成となっているが、安価で大容量のSDRAMをページメモリに利用しようとすれば、SDRAMではアドレスマルチプレクス等の特殊なアクセスが要求されるため、ローカルバスの構成が複雑になるという問題もある。
また、特許文献2では、画像メモリがシステムバスに接続されており、そのためにシステムバスによって画像データが伝送されることになり、システムバスの伝送帯域の問題が解決されない。
また、特許文献2では、画像メモリがシステムバスに接続されており、そのためにシステムバスによって画像データが伝送されることになり、システムバスの伝送帯域の問題が解決されない。
本発明は、上記の問題点を解決し、装置制御部を接続するシステムバスと、画像処理部を接続するローカルバスとを完全に分離した構成として、装置制御部の処理効率の低下を防止すると共に、システムバスの伝送帯域が圧迫されないようにした画像処理装置を提供することを目的としている。
上記目的のために、本発明の請求項1で提案している画像処理装置では、システムバスを備え、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置であって、少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、上記システムバスと上記ローカルバスとの間に介在して、上記装置制御部から制御コードを受け付け、上記ローカルバスを通じて上記画像処理部を制御する画像処理制御部とを備えている。
また、請求項2で提案している画像処理装置は、請求項1において、上記画像処理制御部が、上記画像処理部が入出力する画像データを蓄積する画像メモリを有するものである。
そして、請求項3で提案している画像処理装置は、請求項1、2のいずれかにおいて、上記システムバスには、外部と通信する通信部を接続しているものである。
そして、請求項3で提案している画像処理装置は、請求項1、2のいずれかにおいて、上記システムバスには、外部と通信する通信部を接続しているものである。
請求項1〜3によれば、画像処理制御部がシステムバスと上記ローカルバスとの間に介在して、装置制御部から制御コードを受け付け、ローカルバスを通じて画像処理部を制御するので、装置制御部が直接的に画像処理部を制御しなくて済む。従って、その処理効率の低下が防止され、ローカルバスによって画像処理部が入出力する画像データがシステムバスによって伝送されないため、その伝送帯域が画像データによって圧迫されることが起きない。
更に、画像処理装置の機能を変更したシリーズ展開をする場合でも、設計時に置き換え変更が必要となる画像処理部の構成要素はシステムバスに接続されていないので、システムバスに接続される装置制御部などを一切変更せず、そのまま利用することができ、開発期間が短縮される。
更に、画像処理装置の機能を変更したシリーズ展開をする場合でも、設計時に置き換え変更が必要となる画像処理部の構成要素はシステムバスに接続されていないので、システムバスに接続される装置制御部などを一切変更せず、そのまま利用することができ、開発期間が短縮される。
また、特に請求項2によれば、画像処理制御部が画像データを蓄積する画像メモリを有しており、そのアクセスを行うため、画像処理部が直接的に画像メモリをアクセスする必要がなくなり、画像処理部の構成が簡単になる。
特に請求項3によれば、システムバスには、外部と通信する通信部を接続しているので、装置処理部は、ローカルバスを介さず容易に外部と通信できる。
特に請求項3によれば、システムバスには、外部と通信する通信部を接続しているので、装置処理部は、ローカルバスを介さず容易に外部と通信できる。
以下、本発明による画像処理装置をファクシミリ複合機の例について説明する。もちろん、本発明は、単機能な、複写機、プリンタ装置、スキャナ装置などにも適用可能である。
図1は、本発明を適用したファクシミリ複合機Fの構成を示すブロック図である。
この複合機Fの構成要素のうち、装置制御部としてのMPU11、制御用プログラムを格納したフラッシュメモリ12、ワークエリアとなるSDRAM13、設定記憶用としてバッテリBTでバックアップされたSRAM、操作表示用のインターフェイスであるパネル/LCD15、モデム23aとNCU23bとを有する回線通信部23、ネットワークインターフェイス24はいずれも、システムバスSBUSに接続されている。これらの構成要素は、従来の公知な複合機と同様なので、詳細な説明は省略する。そして、以下では、実施例で画像処理部と位置づけられる構成要素について説明する。
この複合機Fの構成要素のうち、装置制御部としてのMPU11、制御用プログラムを格納したフラッシュメモリ12、ワークエリアとなるSDRAM13、設定記憶用としてバッテリBTでバックアップされたSRAM、操作表示用のインターフェイスであるパネル/LCD15、モデム23aとNCU23bとを有する回線通信部23、ネットワークインターフェイス24はいずれも、システムバスSBUSに接続されている。これらの構成要素は、従来の公知な複合機と同様なので、詳細な説明は省略する。そして、以下では、実施例で画像処理部と位置づけられる構成要素について説明する。
まず、画像処理回路17には、制御コードレジスタ17aとローカルメモリ17bと、図示しない処理部とを設け、原稿読み取り用のCCDユニット16から階調を有する画像データを受け付け、その処理部によって、シェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理を実行し、更に黒白の2値画像データに変換する2進化処理も実行するようにしている。それらの画像処理では、制御コードレジスタ17aに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ17bをフレームバッファとして利用し、1枚の画像を形成する多値の全画素データが処理される。
メモリコントロール部18には、制御コードレジスタ18aとローカルメモリ18bと、図示しない処理部とを設け、画像処理回路17の処理した2値画像データを受け付け、その処理部によって、印字方向と用紙方向とを合わせるための画像回転処理や、複数の画像データを1枚の画像データに合成するNin1処理などを実行するようにしている。それらの画像処理では、制御コードレジスタ18aに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ18bをフレームバッファとして利用し、1枚の画像を形成する2値の全画素データが処理される。
プリンタコントロール19には、制御コードレジスタ19aと、図示しない処理部とを設け、メモリコントロール部から、印字すべき画像データを逐次受け付け、その処理部によって、プリンタ19bを制御して画像データを印字出力するようにしている。ここで、制御レジスタには、制御コードとして印字濃度や解像度などのパラメータを設定し、また、ジャムや紙切れなどのステータスを、そこから読み出せるようにしている。
CODEC20では、2値画像データから例えばMH、MR、MMR、JBIG形式など所定形式の画像データに変換するエンコードをパイプ処理するようにしている。そのためには、CODEC20にローカルメモリを設け、それをラインバッファとして利用するようにしてもよい。また、エンコードとは逆方向のデコードも可能である
システムコントロールIC21は、システムバスSBUSとローカルバスIBUSとの間に介在し、実施例で画像処理部と位置づけられる上記の画像処理回路17、メモリコントロール部18、プリンタコントロール19のそれぞれを制御する画像処理制御部として機能するようにしている。すなわち、システムコントロールIC21は、複合機Fの装置制御部であるMPU11から制御コードを受け付け、ローカルバスIBUSを通じてメモリコントロール部18、プリンタコントロール19のそれぞれを制御する。また、システムコントロールIC21には、画像メモリ22としてSDRAMを接続し、その画像メモリ22には、CODEC20によってエンコードされた所定形式の画像ファイルを蓄積するようにもしている。
図2は、そのシステムコントロールIC21の構成を示すブロック図である。図中、複数のレジスタR0〜Rnによって構成されたレジスタファイル21aは、MPU11がシステムバスSBUSを通じてアクセスできるインターフェイスとして機能するものである。そのために、レジスタR0〜Rnのそれぞれを、システムバスSBUSによってアクセスされるメモリ空間における所定のアドレス、またはアドレス範囲に割り当てている。
またSDRAMC21bは、画像メモリ22を制御するSDRAMコントローラを示している。このSDRAMC21bでは、画像メモリ22にマルチプレクスされたアドレスや、CS信号、RAS信号、CAS信号など供給して、そのデータの書き込みや読み出しを制御するようにしている。
DMAC21cは、ローカルバスIBUSをアクセスするバスマスタとして機能するダイレクトメモリアクセスコントローラで、ローカルバスIBUSを通じて、画像処理回路17、メモリコントロール部18、プリンタコントロール19のそれぞれに、CS信号またはアドレスなどを与えて、制御コードをそれらの制御レジスタ17a〜19aに伝送したり、CODEC20を介して、メモリコントロール部18のローカルメモリ18bに対して、画像データを入出力したりするようにしている。
INTC21dは、画像処理回路17、メモリコントロール部18、プリンタコントロール19のそれぞれから割り込みを受け付け、その割り込みを集約してMPU11に伝送する割り込みコントローラとして機能するもので、それらの処理の終了などをDMAC21cやMPU11に通知するようにしている。
DMAC21cは、ローカルバスIBUSをアクセスするバスマスタとして機能するダイレクトメモリアクセスコントローラで、ローカルバスIBUSを通じて、画像処理回路17、メモリコントロール部18、プリンタコントロール19のそれぞれに、CS信号またはアドレスなどを与えて、制御コードをそれらの制御レジスタ17a〜19aに伝送したり、CODEC20を介して、メモリコントロール部18のローカルメモリ18bに対して、画像データを入出力したりするようにしている。
INTC21dは、画像処理回路17、メモリコントロール部18、プリンタコントロール19のそれぞれから割り込みを受け付け、その割り込みを集約してMPU11に伝送する割り込みコントローラとして機能するもので、それらの処理の終了などをDMAC21cやMPU11に通知するようにしている。
更にシステムコントロールIC21では、レジスタファイル21aとDMAC21cとの間に伝送バッファとして機能するFIFO21eを、レジスタファイル21aとSDRAMC21bとの間に同様なFIFO21fを、SDRAMC21bとDMAC21cとの間に同様なFIFO21gを介在させ、それらによって、データ伝送を非同期化して性能向上を図っている。
図3は、システムバスSBUSによってアクセスされるMPU11のメモリ空間Sを概念的に示すメモリマップである。このメモリ空間Sには、フラッシュメモリ12、SDRAM13、SRAM14、パネル/LCD15、回線通信部23やNIC24、システムコントロールIC21をアドレスの下位側から上位側に向かって領域A1〜A6に配置し、MPU11がそれらを自由にアクセスできるようにしている。つまり、MPU11は、領域A1の制御プログラムを実行し、その過程では、領域A2のワークエリアや領域A3の設定を参照し、また領域A3〜A5に配置されたパネル/LCD15、回線通信部23やNIC24、システムコントロールIC21のそれぞれの図示しない制御レジスタや更にシステムコントロールIC21のレジスタR0〜Rnをアクセスして、それらを制御するようになっている。
本発明の重要な構成要素であるシステムコントロールIC21についてのアクセスを更に説明すれば、領域A61には、ローカルバスIBUSでアクセスされる領域をアクセスするためにシステムコントロールIC21のレジスタファイル21aの一部を割り当て、MPU11が、その割り当てられたレジスタRi〜Rjに対する制御コードの書き込み、ステータスの読み出しを行うことにより、システムコントロールIC21自体と、画像処理回路17、メモリコントロール部18、プリンタコントロール19とを制御するようにしている。
すなわち、MPU11によって、画像処理回路17、メモリコントロール部18、プリンタコントロール19に対する制御コードがシステムコントロールIC21のレジスタR0〜Riのいずれかに書き込まれれば、その際のアドレスと制御コードとがFIFO21eに一時的にバッファされたのち、DMAC21cからローカルバスIBUSに出力され、画像処理回路17、メモリコントロール部18、プリンタコントロール19の制御レジスタ17a〜19a中の対応するものに書き込まれるようになっている。またプリンタコントロール19からステータスを読み出すために、MPU11が所定のレジスタRi’の読み出しを試みたときには、その際のアドレスがFIFO21eに一時的にバッファされたのち、DMAC21cからローカルバスIBUSに出力され、そのステータスの読み出しが行われる。そして、そのステータスがレジスタRi’に準備されるまで、MPU11のアクセスにウエイトを挿入するように、システムコントロールIC21でMPU11を制御すれば、そのアクセスが容易になる。なお、システムコントロールIC21のローカルバスIBUSに対するアドレスの出力では、アドレス信号そのものを出力するようにしてもよいし、あるいはそれをデコードしたCS信号を出力するようにしてもよい。
また、領域A62には、処理ソフトウェアからはその領域が画像メモリ22に割り当てられているかのように見えるように、画像メモリ22の読み出し、書き込みに対応するレジスタRi+1〜Rnを割り当てている。
より詳細には、MPU11が画像メモリ22に書き込みを試みたときには、そのアドレス、データの両者は、レジスタRi+1〜Rn中のそれぞれ対応するものに書き込まれ、FIFO21fを介してSDRAMC21bに伝送され、SDRAMC21bによって画像メモリ22の対応したアドレス位置に書き込まれるようになっている。
一方、MPU11が画像メモリ22から読み出しを試みたときには、そのアドレスは、レジスタRi+1〜Rn中の対応するものに書き込まれ、FIFO21fを介してSDRAMC21bに伝送される。SDRAMC21bは、それを受けると画像メモリ22の対応したアドレス位置からデータを読み出し、そのデータがFIFO21fを介してレジスタRi+1〜Rn中の対応するものに伝送され、MPU11によって読み出されるようになっている。
より詳細には、MPU11が画像メモリ22に書き込みを試みたときには、そのアドレス、データの両者は、レジスタRi+1〜Rn中のそれぞれ対応するものに書き込まれ、FIFO21fを介してSDRAMC21bに伝送され、SDRAMC21bによって画像メモリ22の対応したアドレス位置に書き込まれるようになっている。
一方、MPU11が画像メモリ22から読み出しを試みたときには、そのアドレスは、レジスタRi+1〜Rn中の対応するものに書き込まれ、FIFO21fを介してSDRAMC21bに伝送される。SDRAMC21bは、それを受けると画像メモリ22の対応したアドレス位置からデータを読み出し、そのデータがFIFO21fを介してレジスタRi+1〜Rn中の対応するものに伝送され、MPU11によって読み出されるようになっている。
ついで、複合機Fの動作での基本的なデータフローを、図1を参照しつつ説明する。
まず、複合機Fへの画像データの入力として、原稿画像を読み取る場合には、読み取り処理に必要な制御コードがMPU11からシステムバスSBUSを介してシステムコントロールIC21に伝送され、更にシステムコントロールIC21によって、ローカルバスIBUSを介して、画像処理回路17の制御レジスタ17aやメモリコントロール部18の制御レジスタ18aに書き込まれる。そして、CCDユニット16で読み取られた画像データは、画像処理回路17でシェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理をされ、更に黒白の2値画像データに変換され、メモリコントロール部18のローカルメモリに格納される。そして、その2値画像データは、CODEC20によって、所定のファイル形式の画像データにエンコードされ、システムコントロールIC21によって、ローカルバスIBUSを介して伝送されて、画像メモリ22に蓄積される。
まず、複合機Fへの画像データの入力として、原稿画像を読み取る場合には、読み取り処理に必要な制御コードがMPU11からシステムバスSBUSを介してシステムコントロールIC21に伝送され、更にシステムコントロールIC21によって、ローカルバスIBUSを介して、画像処理回路17の制御レジスタ17aやメモリコントロール部18の制御レジスタ18aに書き込まれる。そして、CCDユニット16で読み取られた画像データは、画像処理回路17でシェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理をされ、更に黒白の2値画像データに変換され、メモリコントロール部18のローカルメモリに格納される。そして、その2値画像データは、CODEC20によって、所定のファイル形式の画像データにエンコードされ、システムコントロールIC21によって、ローカルバスIBUSを介して伝送されて、画像メモリ22に蓄積される。
なお、複合機Fへの画像データの入力として、回線通信部23、ネットワークインターフェイス24などによって外部から画像データを受信する場合には、MPU11によって、システムバスSBUSを介してシステムコントロールIC21に伝送され、同様に画像メモリ22に蓄積される。
また、複合機Fから画像データの出力として、印字出力を行う場合には、印字出力に必要な制御コードがMPU11からシステムバスSBUSを介してシステムコントロールIC21に伝送され、更にシステムコントロールIC21によって、ローカルバスIBUSを介して、メモリコントロール部18の制御レジスタ18aやプリンタコントロール19の制御レジスタ19aに書き込まれる。そして、画像メモリ22から、印字出力されるべき画像データが読み出され、システムコントロールIC21によって、ローカルバスIBUSを介してCODEC20伝送されて、そこで2値画像データにデコードされて、メモリコントロール部18のローカルメモリに格納される。その後、その画像データは、メモリコントロール部18で画像の回転処理などをされ、プリンタコントロール19にシリアル通信によって伝送されて、プリンタ19bから印字出力される。
なお、複合機Fから画像データの出力として、回線通信部23、ネットワークインターフェイス24などによって外部に画像データを送信する場合には、画像メモリ22から、送信されるべき画像データが読み出され、MPU11によってシステムバスSBUSを介して回線通信部23、ネットワークインターフェイス24などに伝送されて、そこから外部に送信される。
上記実施例では、黒白画像の読み取りと、黒白印字出力とに対応した複合機Fについて説明したが、本発明はカラー画像の読み取りと、カラー印字出力とに対応した複合機F2にも、カラー画像の読み取りと、黒白印字出力とに対応した複合機F3にも容易に適用できる。
図4は、カラー画像の読み取りと、カラー印字出力とに対応した複合機F2の例について、その構成を示す図面である。図において、上述の複合機Fと同等の構成要素には、同一の参照符号を付けて、その説明を省略し、以下では新たな構成要素や機能が顕著に異なる構成要素に関して説明する。ここで、USB I/F25は、USBケーブルを介して外部機器と接続するためのインターフェイスである。
そして、画像処理回路17では、原稿読み取り用のカラー対応のCCDユニット16から階調を有するRGB形式画像データを受け付け、その処理部によって、シェーディング補正処理、γ補正処理、エッジ強調処理などの画像処理を実行するようにしている。それらの画像処理では、制御コードレジスタ17aに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ17bをフレームバッファとして利用し、1枚の画像を形成する多値の全RGB形式画素データが処理される。
入力色変換部26には、制御コードレジスタ26aとローカルメモリ26bと、図示しない処理部とを設け、画像処理回路17の処理した多値のRGB画像データを受け付け、RGB色空間から、sRGB色空間に、更にYCC形式に変換する色空間処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ26aに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ26bをラインバッファとして利用する。
メモリコントロール部18では、印字方向と用紙方向とを合わせるための画像回転処理や、複数の画像データを1枚の画像データに合成するNin1処理などを実行するようにしている。それらの画像処理では、制御コードレジスタ18aに書き込まれた制御コードにおけるパラメータ設定に基づいて、ローカルメモリ18bをフレームバッファとして利用し、1枚の画像を形成する2値のYCC形式全画素データが処理される。
出力色変換部27には、制御コードレジスタ27aとローカルメモリ27bと、図示しない処理部とを設け、メモリコントロール部18からYCC形式の画像データを受け付け、YCC形式からYMCK形式に色空間変換し、更に印字用の2値YMCKのスクリーン画像を生成する処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ27aに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ27bをラインバッファとして利用する。
また、プリンタコントロール19や、カラープリンタ19aは、2値YMCKの画素データを受け付けて、カラー印字出力するようにしている。
そして、JPEGCODEC20では、YCC形式の画像データとJPEG形式の画像データとの間で相互に形式変換する処理を、パイプ処理として実行するようにしている。そのためには、JPEGCODEC20にローカルメモリを設け、それをラインバッファとして利用するようにしてもよい。
図5は、カラー画像の読み取りと、黒白印字出力とに対応した複合機F3の例について、その構成を示す図面である。図において、上述の複合機F〜F2と同等の構成要素には、同一の参照符号を付けて、その説明を省略し、以下では新たな構成要素や機能が顕著に異なる構成要素に関して説明する。
この複合機F3では、画像処理回路17、入力色変換部26、メモリコントロール部18の構成は、上記複合機F2と同様である。
そして、出力色変換部27には、制御コードレジスタ27aとローカルメモリ27bと、図示しない処理部とを設け、メモリコントロール部18からYCC形式の画像データを受け付け、YCC形式からK空間に色空間変換し、更に印字用の2値Kのスクリーン画像を生成する処理を、パイプ処理として実行するようにしている。そのパイプ処理では、制御コードレジスタ27aに書き込まれた制御コードにおけるパラメータ設定に基づいて処理を実行し、その際にローカルメモリ27bをラインバッファとして利用する。
なお、プリンタコントロール19や、カラープリンタ19aは、2値Kの画素データを受け付けて、黒白で印字出力するようにしており、これは上記複合機Fと同様の構成である。
以上の説明から理解されるように、本発明では、画像処理回路17、メモリコントロール部18、プリンタコントロール19等への制御コードを、システムコントロールIC21のレジスタR0〜Riに書き込めば、その制御コードは、FIFO21eに一時的にバッファされたのち、対象とされる画像処理回路17、メモリコントロール部18、プリンタコントロール19等に伝送されるようにしている。従って、制御ソフトウェアでは、ローカルバスIBUSと非同期に、それらの制御コードをシステムコントロールIC21に書き込めるので、処理効率が向上する。
また、画像メモリ22と、CODEC20との間で伝送される画像データはシステムバスSBUSを介して伝送されないので、MPU11がその伝送を直接的に制御する必要はなく、MPU11の負荷もシステムバスSBUSの負荷も軽減される。また、システムバスSBUSを32ビット、ローカルバスIBUSを16ビットのデータ幅とするような構成上の最適化も容易である。その場合には、システムコントロールICのレジスタファイル21aによって、データ幅の調整を行うようにする。
また、画像メモリ22と、CODEC20との間で伝送される画像データはシステムバスSBUSを介して伝送されないので、MPU11がその伝送を直接的に制御する必要はなく、MPU11の負荷もシステムバスSBUSの負荷も軽減される。また、システムバスSBUSを32ビット、ローカルバスIBUSを16ビットのデータ幅とするような構成上の最適化も容易である。その場合には、システムコントロールICのレジスタファイル21aによって、データ幅の調整を行うようにする。
また、実際の製品シリーズ開発では、システムバスSBUSに接続される構成要素をプラットフォームとして準備し、各製品それぞれの仕様に合わせて、画像処理回路17、メモリコントロール部18、プリンタコントロール19などの画像処理部と記憶容量が異なる画像メモリ22とを選択して組み込むようにできるので、短い開発期間で製品シリーズ開発が可能になるという効果もある。更に、通信の仕様に合わせて、回線通信部23、ネットワークインターフェイス24、USBインターフェイス25等を選択して組み込むようにしてもよい。
11 MPU(装置制御部)
17 画像処理回路(画像処理部)
18 メモリコントロール部(画像処理部)
19 プリンタコントロール(画像処理部)
20 CODEC(画像処理部)
21 システムコントロールIC(画像処理制御部)
22 画像メモリ
26 入力色変換部(画像処理制御部)
27 出力色変換部(画像処理制御部)
17 画像処理回路(画像処理部)
18 メモリコントロール部(画像処理部)
19 プリンタコントロール(画像処理部)
20 CODEC(画像処理部)
21 システムコントロールIC(画像処理制御部)
22 画像メモリ
26 入力色変換部(画像処理制御部)
27 出力色変換部(画像処理制御部)
Claims (3)
- システムバスを備え、装置の全体制御を行う装置制御部と、その装置制御部と連動して画像処理を行う画像処理部とを有した画像処理装置であって、
少なくとも上記画像処理部が入出力する画像データと上記画像処理部に対する制御コードとを伝送するローカルバスと、
上記システムバスと上記ローカルバスとの間に介在して、上記装置制御部から制御コードを受け付け、上記ローカルバスを通じて上記画像処理部を制御する画像処理制御部とを備えた画像処理装置。 - 請求項1において、
上記画像処理制御部は、上記画像処理部が入出力する画像データを蓄積する画像メモリを有している、画像処理装置。 - 請求項1、2のいずれかにおいて、上記システムバスには、外部と通信する通信部を接続している、画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246193A JP2006067152A (ja) | 2004-08-26 | 2004-08-26 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004246193A JP2006067152A (ja) | 2004-08-26 | 2004-08-26 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006067152A true JP2006067152A (ja) | 2006-03-09 |
Family
ID=36113249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004246193A Pending JP2006067152A (ja) | 2004-08-26 | 2004-08-26 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006067152A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020148906A (ja) * | 2019-03-13 | 2020-09-17 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
-
2004
- 2004-08-26 JP JP2004246193A patent/JP2006067152A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020148906A (ja) * | 2019-03-13 | 2020-09-17 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
JP7256660B2 (ja) | 2019-03-13 | 2023-04-12 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001169022A (ja) | 画像処理装置 | |
US8605301B2 (en) | Image processing apparatus, image processing system, and computer program product | |
JP2006262078A (ja) | 画像処理装置 | |
US8089656B2 (en) | Image processing apparatus, image forming apparatus, and image processing method | |
JP4378197B2 (ja) | 画像情報装置 | |
JP2006067152A (ja) | 画像処理装置 | |
JP2004299387A (ja) | 電子装置、画像形成装置、画像データ変換方法 | |
JP4065550B2 (ja) | 画像入出力制御装置、画像処理装置、画像入出力制御装置における画像処理方法、及び画像処理装置における画像処理方法 | |
JP5326882B2 (ja) | 画像処理装置 | |
JP4405871B2 (ja) | 取り外し可能な外部メモリを備えた画像形成装置およびその制御方法 | |
US20050134877A1 (en) | Color image processing device and color image processing method | |
JP2010016541A (ja) | 画像形成装置 | |
US20180213103A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
JP2019134286A (ja) | 符号化装置、符号化方法および符号化プログラム | |
JP5202265B2 (ja) | 画像処理装置、プログラム及び画像処理装置の制御方法 | |
JP2941836B2 (ja) | 画像処理装置 | |
JP3912372B2 (ja) | カラー画像処理装置 | |
JP2007043551A (ja) | 画像処理装置、画像形成装置及び画像処理方法 | |
JP2006033087A (ja) | 画像処理装置およびその方法 | |
JP2005123719A (ja) | 画像処理プログラム、画像処理装置 | |
JP2001186355A (ja) | 画像処理装置 | |
JP2005117422A (ja) | 通信装置 | |
JP2002051220A (ja) | 画像処理装置 | |
JP2007221520A (ja) | 画像処理装置、画像処理方法および画像処理プログラム | |
JP2005094643A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |