JP2006066689A - Semiconductor device, and flattening method of bump electrode - Google Patents

Semiconductor device, and flattening method of bump electrode Download PDF

Info

Publication number
JP2006066689A
JP2006066689A JP2004248160A JP2004248160A JP2006066689A JP 2006066689 A JP2006066689 A JP 2006066689A JP 2004248160 A JP2004248160 A JP 2004248160A JP 2004248160 A JP2004248160 A JP 2004248160A JP 2006066689 A JP2006066689 A JP 2006066689A
Authority
JP
Japan
Prior art keywords
bump electrode
bump
electrode
semiconductor element
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004248160A
Other languages
Japanese (ja)
Inventor
Shintaro Takahashi
晋太郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
Original Assignee
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Display Corp filed Critical Kyocera Display Corp
Priority to JP2004248160A priority Critical patent/JP2006066689A/en
Publication of JP2006066689A publication Critical patent/JP2006066689A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having flat bump electrodes, and a method of flattening the bump electrode. <P>SOLUTION: The method of flattening the bump electrode 101 includes a step of applying ultrasonic vibration in the horizontal direction while the semiconductor device 100 having a plurality of bump electrodes 101 is pressed against a flat stage 202. Then the bump electrode 101 is flattened by rubbing it against the stage 202. The semiconductor device 100 having the flat bump electrodes 101 is thus obtained. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、半導体素子及びバンプ電極の平坦化方法に関し、特に平坦なバンプ電極を有する半導体素子及びバンプ電極の平坦化方法に関する。   The present invention relates to a semiconductor element and a bump electrode flattening method, and more particularly to a semiconductor element having a flat bump electrode and a bump electrode flattening method.

近年、電子機器の小型化、高性能化、高機能化に伴い、半導体素子をプリント配線板等の実装基板上に実装する実装方法は、より高密度なものが要求されている。この要求に対して、バンプ電極を設けた半導体素子を、フェイスダウンの状態で実装基板に位置合わせし、バンプ電極と実装基板側の電極とを接続する、フリップチップによる実装が広く採用されている。   In recent years, with the miniaturization, high performance, and high functionality of electronic devices, a mounting method for mounting a semiconductor element on a mounting substrate such as a printed wiring board is required to have a higher density. In response to this requirement, flip chip mounting is widely adopted in which a semiconductor element provided with a bump electrode is aligned with a mounting substrate in a face-down state, and the bump electrode and the mounting substrate side electrode are connected. .

この方式では、QFP(Quad Flat Package)などの形態でパッケージングした場合に比べ、実装基板上の占有面積が小さくなるため、実装基板上の実装密度を向上させることができる。フリップチップによる実装としては、例えば、COG(Chip On Glass)方式、COF(Chip On Film)方式などが知られている。   In this method, since the occupied area on the mounting substrate is reduced as compared with the case of packaging in a form such as QFP (Quad Flat Package), the mounting density on the mounting substrate can be improved. As the flip-chip mounting, for example, a COG (Chip On Glass) system, a COF (Chip On Film) system, and the like are known.

一般に、例えば、COG方式の実装は、半導体素子に設けられたバンプ電極と実装基板側の電極との間に異方性導電フィルム(Anisotropic Conductive Film:ACF)を介在させて、加熱圧着することにより行われている。   In general, for example, COG mounting is performed by thermocompression bonding with an anisotropic conductive film (ACF) interposed between a bump electrode provided on a semiconductor element and an electrode on the mounting substrate side. Has been done.

異方性導電フィルムは、絶縁性の接着材の中に金属粒子などの導電粒子を所定量含有したものである。この異方性導電フィルムを実装基板の電極上に配置し、その上に半導体素子のバンプ電極と実装基板の電極とを位置合わせした状態で半導体素子を載置し、押圧するとともに加熱する。これにより、バンプ電極と実装基板の電極とが電気的に接続されるとともに、隣接電極間の絶縁性を確保して、半導体素子と実装基板とが固着される。   The anisotropic conductive film contains a predetermined amount of conductive particles such as metal particles in an insulating adhesive. The anisotropic conductive film is placed on the electrode of the mounting substrate, and the semiconductor element is placed on the bump electrode of the semiconductor element and the electrode of the mounting substrate on the electrode, and pressed and heated. As a result, the bump electrode and the electrode of the mounting substrate are electrically connected, and insulation between adjacent electrodes is secured, and the semiconductor element and the mounting substrate are fixed.

異方性導電フィルムによる接続の信頼性を向上するためには、導電粒子の粒子径を隣接電極間隔よりも小さくすることで隣接電極間の絶縁性を確保し、導電粒子の含有量をこの導電粒子同士が接触しない程度とし、かつ、導電粒子を電極上に確実に存在させることが必要である(例えば、特許文献1参照)。
特開2002−270641号公報
In order to improve the reliability of the connection using the anisotropic conductive film, the conductive particles are made smaller than the distance between the adjacent electrodes to ensure the insulation between the adjacent electrodes, and the conductive particle content can be reduced. It is necessary that the particles do not come into contact with each other and that the conductive particles are surely present on the electrode (see, for example, Patent Document 1).
JP 2002-270641 A

近年、高精細化、画素数の増大化が求められている液晶技術の分野でも、例えば、液晶表示に係る電圧切替えを制御するドライバICの実装方式として、上記の方式が用いられている。画素数の増加によりドライバICのバンプ電極の数が増加すると、バンプ電極間のピッチは狭くなる。それに伴って、バンプ電極の接続面積が減少するために、異方性導電フィルム内の導電粒子の数を増加することが必要となる。   In the field of liquid crystal technology in which high definition and an increase in the number of pixels are required in recent years, for example, the above method is used as a method for mounting a driver IC that controls voltage switching related to liquid crystal display. When the number of bump electrodes of the driver IC increases due to the increase in the number of pixels, the pitch between the bump electrodes becomes narrower. Accordingly, since the connection area of the bump electrode decreases, it is necessary to increase the number of conductive particles in the anisotropic conductive film.

しかし、これにより、ドライバICのバンプ電極間に導電粒子が多くなり、バンプ電極間でショートしてしまう可能性が高くなる。例えば、異方性導電フィルムが接着された実装基板の上にバンプ電極が形成されたドライバICを加熱圧着するとき、熱により異方性導電フィルムの粘度が減少し、バンプ電極間のスペースに数多くの導電粒子が流れ込む。この時、バンプ電極間の間隔が狭い場合は、数個の導電粒子が互いに接触し、バンプ電極間でショートが起こる。   However, this increases the conductive particles between the bump electrodes of the driver IC and increases the possibility of shorting between the bump electrodes. For example, when a driver IC having bump electrodes formed on a mounting substrate to which an anisotropic conductive film is bonded is heat-pressed, the viscosity of the anisotropic conductive film decreases due to heat, and there are many spaces between the bump electrodes. Of conductive particles flow in. At this time, if the interval between the bump electrodes is narrow, several conductive particles come into contact with each other, causing a short circuit between the bump electrodes.

このため、バンプ電極間の間隔が狭くなる場合、異方性導電フィルム内の導電粒子の粒子径がより小さいものを用いる。このようにすることで、隣接電極間の絶縁性を確保し、また、導電に関与する導電粒子の数を増加させることができる。   For this reason, when the space | interval between bump electrodes becomes narrow, the thing with a smaller particle diameter of the electrically-conductive particle in an anisotropic conductive film is used. By doing in this way, the insulation between adjacent electrodes can be ensured and the number of conductive particles involved in conduction can be increased.

しかし、一般に、Auで形成された各バンプ電極の高さにはばらつきがある。例えば、1チップ内に設計値が縦35μm×横35μm×高さ15μmのバンプ電極を形成する場合、各バンプ電極の高さには4μm程度のばらつきが生じる。このようなバンプ電極を有するドライバICをCOG方式でフェイスダウン実装すると、高さのばらつきがあるバンプ電極が実装基板の電極に対向することとなる。このため、両電極間に介在させる異方性導電フィルム中の導電粒子への押圧力が、高さの違うバンプ電極間で異なる。すなわち、実装時に加圧不均一が発生し、接触不良の原因となる。   However, generally, the height of each bump electrode formed of Au varies. For example, when a bump electrode having a design value of 35 μm in length × 35 μm in width × 15 μm in height is formed in one chip, the height of each bump electrode has a variation of about 4 μm. When a driver IC having such a bump electrode is face-down mounted by the COG method, the bump electrode having a variation in height is opposed to the electrode of the mounting substrate. For this reason, the pressing force to the conductive particles in the anisotropic conductive film interposed between both electrodes differs between bump electrodes having different heights. That is, pressure non-uniformity occurs during mounting, causing contact failure.

また、バンプ電極の表面には凹凸が存在し、2μm程度のばらつきがある。このため、バンプ電極と実装基板側電極との間に介在させる異方性導電フィルム中の導電粒子への押圧力が、凹部と凸部とでは微妙に異なることとなる。また、小さい導電粒子を用いる場合、導電粒子がつぶれない部分ができてしまい、電気的接続が不安定になる。   Further, the bump electrode surface is uneven and has a variation of about 2 μm. For this reason, the pressing force to the conductive particles in the anisotropic conductive film interposed between the bump electrode and the mounting substrate side electrode is slightly different between the concave portion and the convex portion. In addition, when small conductive particles are used, a portion where the conductive particles are not crushed is formed, and the electrical connection becomes unstable.

上記のように、加圧不足部分では正常加圧部分と比較すると、両電極間で圧縮される導電粒子の割合が少なくなる。これによって、電極と導電粒子との接触度合いが比較的弱くなる、あるいは非接触状態となる場合もある。このような場合、その部分における電気抵抗が高くなり、両電極間の十分な導通性が確保されない。   As described above, the proportion of the conductive particles compressed between both electrodes is reduced in the insufficiently pressurized portion compared to the normal pressurized portion. As a result, the degree of contact between the electrode and the conductive particles may be relatively weak or may be in a non-contact state. In such a case, the electrical resistance at that portion becomes high, and sufficient electrical conductivity between the two electrodes is not ensured.

本発明は、このような事情を背景としてなされたものであり、本発明の目的は、半導体素子のバンプ電極と、バンプ電極と相対して接続される実装基板側電極との導通性を十分に確保できるように、実装に用いられるバンプ電極の平坦性を向上させることにある。   The present invention has been made against the background of such circumstances, and the object of the present invention is to sufficiently provide electrical continuity between the bump electrode of the semiconductor element and the mounting substrate side electrode connected to the bump electrode. The purpose is to improve the flatness of the bump electrode used for mounting.

本発明にかかる半導体素子は、複数のバンプ電極を有する半導体素子であって、前記バンプ電極の表面粗さが1μm以下であり、前記バンプ電極の高さの差が1μm以下であることを特徴とする。これによって、良好な導通を確保することができる。また、半導体素子と実装基板の接続不良を抑制することができる。   The semiconductor element according to the present invention is a semiconductor element having a plurality of bump electrodes, wherein the bump electrode has a surface roughness of 1 μm or less, and a height difference of the bump electrodes is 1 μm or less. To do. Thereby, good conduction can be ensured. In addition, poor connection between the semiconductor element and the mounting substrate can be suppressed.

前記バンプ電極の表面粗さが0.5μm以下であることが好ましい。これによって、さらに良好な導通を確保することができる。   The bump electrode preferably has a surface roughness of 0.5 μm or less. As a result, even better conduction can be ensured.

さらに、前記バンプ電極の高さの差が0.5μm以下であることが好ましい。これによって、さらに半導体素子と実装基板の接続不良を抑制することができる。   Furthermore, the height difference of the bump electrodes is preferably 0.5 μm or less. As a result, connection failure between the semiconductor element and the mounting substrate can be further suppressed.

本発明にかかる半導体素子は、複数のバンプ電極を有する半導体素子であって、前記バンプ電極は、平坦なステージに押圧された状態で超音波振動が印加され、該ステージに擦り付けられることによって、前記バンプ電極が平坦化されているものである。これによって、平坦性が向上したバンプ電極を備えた半導体素子を提供することができる。   The semiconductor element according to the present invention is a semiconductor element having a plurality of bump electrodes, wherein the bump electrodes are pressed against a flat stage and are subjected to ultrasonic vibration and rubbed against the stage. The bump electrode is flattened. As a result, a semiconductor element including a bump electrode with improved flatness can be provided.

本発明にかかるバンプ電極の平坦化方法は、複数のバンプ電極を有する半導体素子のバンプ電極を平坦化するバンプ電極の平坦化方法であって、前記バンプ電極を平坦なステージに押圧した状態で超音波振動させ、前記バンプ電極を前記ステージに擦り付けることにより、前記バンプ電極の表面粗さを1μm以下とするとともに、前記バンプ電極の高さの差を1μm以下とすることを特徴とする。これによって、バンプ電極を平坦化することができる。   A bump electrode flattening method according to the present invention is a bump electrode flattening method for flattening a bump electrode of a semiconductor element having a plurality of bump electrodes, wherein the bump electrode is pressed against a flat stage in an ultra-high state. The surface roughness of the bump electrode is set to 1 μm or less and the difference in height of the bump electrode is set to 1 μm or less by oscillating the sound wave and rubbing the bump electrode against the stage. Thereby, the bump electrode can be flattened.

本発明により、平坦なバンプ電極を有する半導体素子及びバンプ電極の平坦化方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor element having a flat bump electrode and a bump electrode flattening method.

以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。尚、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。   Hereinafter, embodiments to which the present invention can be applied will be described. The following description is to describe the embodiment of the present invention, and the present invention is not limited to the following embodiment. For clarity of explanation, the following description and drawings are omitted and simplified as appropriate. Moreover, those skilled in the art can easily change, add, and convert each element of the following embodiments within the scope of the present invention. In addition, in each drawing, the same code | symbol is attached | subjected to the same element and the duplication description is abbreviate | omitted as needed for clarification of description.

本発明の実施形態について、図1を参照して説明する。図1は半導体素子100に設けられたバンプ電極101の構成を示す概略図である。図1に示すように、半導体基板100aの表面にはAlなどからなる配線電極102が形成されている。配線電極102は、半導体素子100に複数設けられている配線層のうち、露出している電極を示している。この配線電極102の上には、配線電極102の一部の表面を露出するための開口部を有するパッシベーション層103が設けられている。   An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a schematic view showing a configuration of a bump electrode 101 provided in the semiconductor element 100. As shown in FIG. 1, a wiring electrode 102 made of Al or the like is formed on the surface of a semiconductor substrate 100a. The wiring electrode 102 indicates an exposed electrode among a plurality of wiring layers provided in the semiconductor element 100. A passivation layer 103 having an opening for exposing a part of the surface of the wiring electrode 102 is provided on the wiring electrode 102.

配線電極102は、露出している部分に設けられたバンプ下地金属層104を介して、Auなどで形成されたバンプ電極101と電気的に接続されている。バンプ電極101の表面の凹凸は平坦化されており、また、各バンプ電極101の高さは略均一になっている。このバンプ電極101の平坦化方法については後述する。   The wiring electrode 102 is electrically connected to the bump electrode 101 made of Au or the like via a bump base metal layer 104 provided on the exposed portion. Irregularities on the surface of the bump electrode 101 are flattened, and the height of each bump electrode 101 is substantially uniform. A method for planarizing the bump electrode 101 will be described later.

バンプ電極101は、例えば、電界メッキ法を用いてパッシベーション層103から突出するように形成される。バンプ電極101のサイズは、例えば、高さが15μm、幅が35μm、ピッチが50μmである。   The bump electrode 101 is formed so as to protrude from the passivation layer 103 using, for example, an electroplating method. The bump electrode 101 has, for example, a height of 15 μm, a width of 35 μm, and a pitch of 50 μm.

次に、図2を参照して、本実施形態に係る半導体素子100のバンプ電極101と実装基板106との接続構造について説明する。図2に示すように、半導体素子100は、異方性導電フィルム105を介して、実装基板106にフェイスダウン実装される。   Next, a connection structure between the bump electrode 101 and the mounting substrate 106 of the semiconductor element 100 according to the present embodiment will be described with reference to FIG. As shown in FIG. 2, the semiconductor element 100 is mounted face-down on the mounting substrate 106 via an anisotropic conductive film 105.

実装基板106にはITOなどで形成された実装基板側配線電極107が設けられている。実装基板側配線電極107の上には、絶縁樹脂108が設けられている。絶縁樹脂108が設けられていない実装基板側配線電極107の一部が、半導体素子100に設けられたバンプ電極101と電気的に接続される接続電極109となる。   The mounting substrate 106 is provided with a mounting substrate side wiring electrode 107 made of ITO or the like. An insulating resin 108 is provided on the mounting board side wiring electrode 107. A part of the mounting substrate side wiring electrode 107 on which the insulating resin 108 is not provided becomes a connection electrode 109 that is electrically connected to the bump electrode 101 provided on the semiconductor element 100.

実装基板106の接続電極109上に異方性導電フィルム105を配置する。その上に半導体素子100のバンプ電極101と実装基板106の接続電極109とを位置合わせした状態で半導体素子100を載置し、押圧するとともに加熱する。これにより、実装基板106と半導体素子100とは熱硬化した異方性導電フィルム105によって固着されるとともに、バンプ電極101と実装基板106の接続電極109とは異方性導電フィルム105中に含まれる導電粒子110を介して導通する。   An anisotropic conductive film 105 is disposed on the connection electrode 109 of the mounting substrate 106. The semiconductor element 100 is placed on the bump electrode 101 of the semiconductor element 100 and the connection electrode 109 of the mounting substrate 106 in alignment with each other, and is pressed and heated. Thereby, the mounting substrate 106 and the semiconductor element 100 are fixed by the thermally cured anisotropic conductive film 105, and the bump electrode 101 and the connection electrode 109 of the mounting substrate 106 are included in the anisotropic conductive film 105. Conduction is performed through the conductive particles 110.

このような構成の接続の適用例としては、例えば、実装基板106としてガラス基板を用いたCOG(Chip On Glass)、あるいはフィルム基板を用いたCOF(Chip On Film)などを挙げることができる。   As an application example of the connection having such a configuration, for example, COG (Chip On Glass) using a glass substrate as the mounting substrate 106, COF (Chip On Film) using a film substrate, or the like can be given.

上記COG、COFの構成で、異方性導電フィルム105を使用する場合には、バンプ電極101の平坦性を向上させることにより、実装時の導電粒子のつぶれ形状を適性化することができ、接続不良を抑制することができる。   When the anisotropic conductive film 105 is used with the above-described configuration of COG and COF, by improving the flatness of the bump electrode 101, the collapsed shape of the conductive particles at the time of mounting can be optimized, and the connection Defects can be suppressed.

ここで、図3を参照して本発明の実施形態にかかるバンプ電極101の平坦方法について説明する。図3は、超音波振動装置200の構成を示す概略図である。   Here, a method for flattening the bump electrode 101 according to the embodiment of the present invention will be described with reference to FIG. FIG. 3 is a schematic diagram showing the configuration of the ultrasonic vibration device 200.

本実施形態にかかるバンプ電極101の平坦化には、一例として図3に示す超音波振動装置200を用いる。図3に示すように、超音波振動装置200は、半導体素子100を吸着保持し、超音波振動させるヘッド201と、半導体素子100のバンプ電極101が接触した状態でバンプ電極101の平坦化が行われる平坦なステージ202とを備える。   For example, an ultrasonic vibration device 200 shown in FIG. 3 is used for planarizing the bump electrode 101 according to the present embodiment. As shown in FIG. 3, the ultrasonic vibration device 200 performs planarization of the bump electrode 101 in a state where the head 201 that sucks and holds the semiconductor element 100 and vibrates ultrasonically and the bump electrode 101 of the semiconductor element 100 are in contact with each other. And a flat stage 202.

ここでは、ヘッド201に両持ち支持のホーン203を用いた例を示す。このヘッド201は、超音波振動子204と振動伝達用のホーン203とを接続したトランスデューサ205を備えている。トランスデューサ205は、ステンレス鋼やアルミなどの金属材からなる保持部材206の下部に水平に連結支持されている。また、ホーン203には吸着ツール207が鉛直に取付けられている。   Here, an example in which a horn 203 that is both-side supported is used for the head 201 is shown. The head 201 includes a transducer 205 in which an ultrasonic transducer 204 and a vibration transmitting horn 203 are connected. The transducer 205 is connected and supported horizontally at a lower portion of a holding member 206 made of a metal material such as stainless steel or aluminum. Further, a suction tool 207 is vertically attached to the horn 203.

ホーン203は、アルミニウムやチタンなどの合金、または、焼入れされた鉄などのような音響特性の優れた素材が用いられる。また、ホーン203は、超音波振動子204の共振周波数の少なくとも1波長以上の長さを有する、棒状の部材である。   The horn 203 is made of a material having excellent acoustic characteristics such as an alloy such as aluminum or titanium, or hardened iron. The horn 203 is a rod-shaped member having a length of at least one wavelength of the resonance frequency of the ultrasonic transducer 204.

ホーン203の最大振幅点に相当する位置に、吸着ツール連結部が設けられ吸着ツール207が取り付けられる。また、ホーン203の振動の節(振動しない点)に相当する位置に保持部材206との連結を行う保持連結部208を備える。ホーン203と保持連結部208は単一ボディとして一体に形成される。   At a position corresponding to the maximum amplitude point of the horn 203, a suction tool connecting portion is provided and a suction tool 207 is attached. In addition, a holding connecting portion 208 for connecting to the holding member 206 is provided at a position corresponding to a vibration node (a point where the horn 203 does not vibrate). The horn 203 and the holding connecting portion 208 are integrally formed as a single body.

吸着ツール207は、ホーン203に、上下に突出するよう挿入されて上下一対のボルト(不図示)で上下方向に幅広く締め込み固定される。吸着ツール207の下端部には、下向きに開口した吸着孔(不図示)が設けられる。吸着ツール207の下端部は、ホーン203の下面よりわずかに(1mm程度)突出される。   The suction tool 207 is inserted into the horn 203 so as to protrude vertically, and is fastened and fixed widely by a pair of upper and lower bolts (not shown). A suction hole (not shown) opened downward is provided at the lower end of the suction tool 207. The lower end of the suction tool 207 protrudes slightly (about 1 mm) from the lower surface of the horn 203.

保持部材206の下部には、下向きに開放された逆U字状の凹部が形成されている。この凹部にトランスデューサ205を下方からはめ込んだ状態で、保持連結部208と保持部材206とをボルト209で締付け、固定する。これによって、トランスデューサ205は、保持部材206に対して水平に固定される。   In the lower part of the holding member 206, an inverted U-shaped recess opened downward is formed. In a state where the transducer 205 is fitted into the concave portion from below, the holding connecting portion 208 and the holding member 206 are fastened and fixed with bolts 209. As a result, the transducer 205 is fixed horizontally with respect to the holding member 206.

保持部材206は、固有音響インピーダンスが異なる材質、例えばアクリル板等の樹脂材からなるスペーサ210を介してヘッド本体211に連結されている。保持部材206とヘッド本体211との間に介在された固有音響インピーダンスの異なるスペーサ210によってトランスデューサ205の振動は反射される。これによって、保持部材206とヘッド本体211との間での微小な振動によるトランスデューサ205の振動特性への影響が少なくなる。   The holding member 206 is connected to the head body 211 via a spacer 210 made of a material having a different specific acoustic impedance, for example, a resin material such as an acrylic plate. The vibration of the transducer 205 is reflected by a spacer 210 having a different specific acoustic impedance that is interposed between the holding member 206 and the head body 211. As a result, the influence of the minute vibration between the holding member 206 and the head body 211 on the vibration characteristics of the transducer 205 is reduced.

保持部材206には、吸引パイプ212が吸着ツール207の上端に装着されている。この吸引パイプ212は真空装置(不図示)に接続されており、半導体素子を吸着ツール207の下端部の吸着孔で吸着する。   A suction pipe 212 is attached to the holding member 206 at the upper end of the suction tool 207. The suction pipe 212 is connected to a vacuum device (not shown) and sucks the semiconductor element through the suction hole at the lower end of the suction tool 207.

次に、上述した構成を有する超音波振動装置200を用いて、半導体素子100のバンプ電極101の平坦化方法について説明する。   Next, a method for planarizing the bump electrode 101 of the semiconductor element 100 using the ultrasonic vibration device 200 having the above-described configuration will be described.

まず、ヘッド201における吸着ツール207の下端部にバンプ電極101を下側にして、半導体素子100を吸着保持させる。このとき、吸引パイプ212は真空装置によって吸引されており、半導体素子100によって吸着ツール207の下端部の吸着孔が塞がれると、ツール内の真空通路および吸引パイプ212内が負圧になる。そして、吸着孔と真空装置との間に、外気と遮断された真空通路が形成され、十分な負圧によって半導体素子100は確実に吸着ツール207に吸着保持される。   First, the semiconductor element 100 is held by suction with the bump electrode 101 on the lower side of the suction tool 207 in the head 201. At this time, the suction pipe 212 is sucked by the vacuum device, and when the suction hole at the lower end of the suction tool 207 is closed by the semiconductor element 100, the vacuum passage in the tool and the suction pipe 212 are negatively charged. A vacuum passage that is blocked from outside air is formed between the suction hole and the vacuum device, and the semiconductor element 100 is securely held by the suction tool 207 by a sufficient negative pressure.

そして、半導体素子100を保持したヘッド201はステージ202上に移動し、下降する。吸着ツール207の下端に保持した半導体素子100のバンプ電極101をステージ202に適度な荷重で押圧するとともに、トランスデューサ205が駆動されて吸着ツール207に水平方向の超音波振動(図中矢印方向)が伝達される。これによって、この超音波振動が半導体素子100に印加され、平坦なステージ202にバンプ電極101は擦り付けられる。そして、ステージ202とバンプ電極101の間に発生する摩擦力により、バンプ電極101の表面のみが軟化し、平坦化を行うことができる。すなわち、バンプ電極101の表面凹凸及び、バンプ電極の高さのばらつきを少なくすることができる。   Then, the head 201 holding the semiconductor element 100 moves on the stage 202 and descends. The bump electrode 101 of the semiconductor element 100 held at the lower end of the suction tool 207 is pressed against the stage 202 with an appropriate load, and the transducer 205 is driven to cause horizontal ultrasonic vibration (in the direction of the arrow in the figure) to the suction tool 207. Communicated. As a result, this ultrasonic vibration is applied to the semiconductor element 100, and the bump electrode 101 is rubbed against the flat stage 202. Then, only the surface of the bump electrode 101 is softened by the frictional force generated between the stage 202 and the bump electrode 101, and planarization can be performed. That is, the unevenness of the surface of the bump electrode 101 and the variation in the height of the bump electrode can be reduced.

バンプ電極101の高さばらつきが少なくなることによって、実装基板106の接続電極109と、半導体素子100のバンプ電極101とを異方性導電フィルム105によって接続するときに、異方性導電フィルム105中の導電粒子110にかかる圧力が均一になり、接続不良を抑制することができる。   The variation in height of the bump electrode 101 is reduced, so that when the connection electrode 109 of the mounting substrate 106 and the bump electrode 101 of the semiconductor element 100 are connected by the anisotropic conductive film 105, The pressure applied to the conductive particles 110 becomes uniform, and connection failure can be suppressed.

また、この超音波振動を用いた平坦化処理にかかる時間は、0.2〜1.0sであり、バンプ電極101の平坦化処理にかかる時間を短くすることができる。また、低圧で平坦化処理を行うことが可能であるため、バンプ電極101の表面のみを確実に処理することができる。   Further, the time required for the flattening process using the ultrasonic vibration is 0.2 to 1.0 s, and the time required for the flattening process of the bump electrode 101 can be shortened. Further, since the planarization process can be performed at a low pressure, only the surface of the bump electrode 101 can be reliably processed.

近年、ファインピッチ化に伴い、バンプ電極101の面積はより小さくなり、また、バンプ電極101間のピッチも狭くなっている。例えば、バンプ電極101のピッチは100μmから50μmになっている。この場合、異方性導電フィルム105に含まれる導電粒子110の粒子径は、4μmから3μmにする必要がある。   In recent years, with the fine pitch, the area of the bump electrodes 101 has become smaller and the pitch between the bump electrodes 101 has also become narrower. For example, the pitch of the bump electrodes 101 is 100 μm to 50 μm. In this case, the particle diameter of the conductive particles 110 included in the anisotropic conductive film 105 needs to be 4 μm to 3 μm.

本発明にかかるバンプ電極101の平坦化方法を用いることによって、バンプ電極101の表面の凹凸を平坦にすることができる。したがって、小さい粒子径の導電粒子110を用いた場合でも、実装時の導電粒子110の形状にばらつきが生じることがなく、接続の信頼性を向上させることができる。バンプ電極101の表面凹凸は、1μm以下であることが好ましい。より好ましくは、0.5μm以下である。これによって、さらに接続不良を抑制することができる。   By using the method for planarizing the bump electrode 101 according to the present invention, the unevenness on the surface of the bump electrode 101 can be planarized. Therefore, even when the conductive particles 110 having a small particle diameter are used, there is no variation in the shape of the conductive particles 110 during mounting, and the connection reliability can be improved. It is preferable that the surface unevenness of the bump electrode 101 is 1 μm or less. More preferably, it is 0.5 μm or less. This further suppresses connection failures.

本実施形態では、超音波振動子204の振動周波数を40〜100kHz、1バンプあたりの押し付け圧力を20〜30g、振動振幅を3〜5μmとした。従来、バンプ電極101の高さが15μmの設計値では、±2μmのばらつきが生じていた。すなわち、複数のバンプ電極のうち、最も高さの高いバンプ電極と最も高さの低いバンプ電極で高さの差が4μmであった。しかし、本発明かかるバンプ電極の平坦化方法を用いることによって、バンプ電極101の高さのばらつきを±0.25μmにすることができた。すなわち、複数のバンプ電極のうち、最も高さの高いバンプ電極と最も高さの低いバンプ電極で高さの差を0.5μmとすることができた。また、バンプ表面の凹凸は、2μmから0.5μmに小さくすることができた。   In the present embodiment, the vibration frequency of the ultrasonic vibrator 204 is 40 to 100 kHz, the pressing pressure per bump is 20 to 30 g, and the vibration amplitude is 3 to 5 μm. Conventionally, when the height of the bump electrode 101 is 15 μm, a variation of ± 2 μm has occurred. That is, among the plurality of bump electrodes, the height difference between the highest bump electrode and the lowest bump electrode was 4 μm. However, by using the bump electrode flattening method according to the present invention, the variation in the height of the bump electrode 101 could be ± 0.25 μm. That is, among the plurality of bump electrodes, the difference in height between the highest bump electrode and the lowest bump electrode could be 0.5 μm. Further, the bump surface irregularities could be reduced from 2 μm to 0.5 μm.

また、ここでは両持ち支持のホーン203を使用した例を示したが、片持ち支持のホーンを使用してもかまわない。但し、よりバンプ電極の高さをそろえるためには、両持ち支持のホーンを用いることが好ましい。   In addition, although an example in which the horn 203 with both ends is used is shown here, a horn with a cantilever may be used. However, in order to make the height of the bump electrodes more uniform, it is preferable to use a horn that supports both ends.

本実施形態にかかる半導体素子のバンプ電極の構成を示す模式図である。It is a schematic diagram which shows the structure of the bump electrode of the semiconductor element concerning this embodiment. 本実施形態にかかる半導体素子と実装基板の接続の構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the connection of the semiconductor element concerning this embodiment, and a mounting board | substrate. 本実施形態にかかるバンプ電極の平坦化に用いる超音波振動装置の構成を示す模式図である。It is a schematic diagram which shows the structure of the ultrasonic vibration apparatus used for planarization of the bump electrode concerning this embodiment.

符号の説明Explanation of symbols

100 半導体素子
101 バンプ電極
102 配線電極
103 パッシベーション層
104 バンプ下地金属層
105 異方性導電フィルム
107 実装基板側配線電極
108 絶縁樹脂
109 接続電極
110 導電粒子
200 超音波振動装置
201 ヘッド
202 ステージ
203 ホーン
204 超音波振動子
205 トランスデューサ
206 保持部材
207 吸着ツール
208 保持連結部
209 ボルト
210 スペーサ
211 ヘッド本体
212 吸引パイプ
100 Semiconductor element 101 Bump electrode 102 Wiring electrode 103 Passivation layer 104 Bump foundation metal layer 105 Anisotropic conductive film 107 Mounting substrate side wiring electrode 108 Insulating resin 109 Connection electrode 110 Conductive particle 200 Ultrasonic vibration device 201 Head 202 Stage 203 Horn 204 Ultrasonic vibrator 205 Transducer 206 Holding member 207 Suction tool 208 Holding connecting portion 209 Bolt 210 Spacer 211 Head body 212 Suction pipe

Claims (5)

複数のバンプ電極を有する半導体素子であって、
前記バンプ電極の表面粗さが1μm以下であり、前記バンプ電極の高さの差が1μm以下であることを特徴とする半導体素子。
A semiconductor element having a plurality of bump electrodes,
A semiconductor element, wherein the bump electrode has a surface roughness of 1 μm or less, and a height difference of the bump electrodes is 1 μm or less.
前記バンプ電極の表面粗さが0.5μm以下である請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein the bump electrode has a surface roughness of 0.5 μm or less. 前記バンプ電極の高さの差が0.5μm以下である請求項1または2に記載の半導体素子。   The semiconductor element according to claim 1, wherein a difference in height between the bump electrodes is 0.5 μm or less. 複数のバンプ電極を有する半導体素子であって、
前記バンプ電極は、平坦なステージに押圧された状態で超音波振動が印加され、該ステージに擦り付けられることによって、前記バンプ電極が平坦化されていることを特徴とする半導体素子。
A semiconductor element having a plurality of bump electrodes,
A semiconductor element, wherein the bump electrode is flattened by being applied with ultrasonic vibration while being pressed against a flat stage and being rubbed against the stage.
複数のバンプ電極を有する半導体素子のバンプ電極を平坦化するバンプ電極の平坦化方法であって、
前記バンプ電極を平坦なステージに押圧した状態で超音波振動させ、前記バンプ電極を前記ステージに擦り付けることにより、前記バンプ電極の表面粗さを1μm以下にするとともに、前記バンプ電極の高さの差を1μm以下とすることを特徴とするバンプ電極の平坦化方法。
A bump electrode planarizing method for planarizing a bump electrode of a semiconductor element having a plurality of bump electrodes,
The bump electrode is ultrasonically vibrated in a state of being pressed against a flat stage, and the bump electrode is rubbed against the stage, thereby reducing the surface roughness of the bump electrode to 1 μm or less and the difference in height of the bump electrode. The bump electrode flattening method is characterized in that the thickness is 1 μm or less.
JP2004248160A 2004-08-27 2004-08-27 Semiconductor device, and flattening method of bump electrode Pending JP2006066689A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004248160A JP2006066689A (en) 2004-08-27 2004-08-27 Semiconductor device, and flattening method of bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248160A JP2006066689A (en) 2004-08-27 2004-08-27 Semiconductor device, and flattening method of bump electrode

Publications (1)

Publication Number Publication Date
JP2006066689A true JP2006066689A (en) 2006-03-09

Family

ID=36112884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248160A Pending JP2006066689A (en) 2004-08-27 2004-08-27 Semiconductor device, and flattening method of bump electrode

Country Status (1)

Country Link
JP (1) JP2006066689A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529693A (en) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Method for reducing solder pad shape difference by planarization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529693A (en) * 2013-06-24 2016-09-23 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. Method for reducing solder pad shape difference by planarization

Similar Documents

Publication Publication Date Title
KR100384314B1 (en) Method and device for mounting electronic component on circuit board
US7523775B2 (en) Bonding apparatus and method of bonding for a semiconductor chip
JP2009517861A (en) Connection method between electronic components using ultrasonic vibration (METHOD FORBONDINGBETWEEN ELECTRICAL DEVICESINGULTRASONICVIBRATION)
JPWO2008139668A1 (en) Electronic component mounting apparatus and electronic component mounting method
JP2007073817A (en) Semiconductor device manufacturing method
JP2006066689A (en) Semiconductor device, and flattening method of bump electrode
JP2743058B2 (en) Method and apparatus for removing microspheres
JP4491321B2 (en) Ultrasonic mounting method and ultrasonic mounting apparatus used therefor
JP2007173706A (en) Method for manufacturing display
JPH1174315A (en) Device and method of bonding
JP3347911B2 (en) Semiconductor device mounting method
KR20060017213A (en) A junction method of a chip bump and a substrate pad using underfill resin and supersonic
KR100877264B1 (en) Semiconductor device having electrode for low pressure bonding and Semiconductor package using the same
JP2005093581A (en) Method of ultrasonic flip chip mounting
JP2005286049A (en) Ultrasonic wave flip-chip bonding method and bonding device
JP2006319211A (en) Packaging structure of semiconductor chip
JP2002299374A (en) Semiconductor device and its manufacturing method
JP2000208907A (en) Mounting method for electronic component
JP2000243772A (en) Bump electrode forming method
JP2006186127A (en) Apparatus and method of manufacturing semiconductor device
JP2004221293A (en) Semiconductor device and its manufacturing method
JP4216831B2 (en) Board connection structure
JP2001077154A (en) Mounting method and mounting structure of semiconductor chip, and chip-integrated liquid crystal display module
JP2001185580A (en) Method for mounting electronic component to circuit board
JP2007103735A (en) Semiconductor device