JP2006066632A - Circuit board and its inspection method - Google Patents
Circuit board and its inspection method Download PDFInfo
- Publication number
- JP2006066632A JP2006066632A JP2004247215A JP2004247215A JP2006066632A JP 2006066632 A JP2006066632 A JP 2006066632A JP 2004247215 A JP2004247215 A JP 2004247215A JP 2004247215 A JP2004247215 A JP 2004247215A JP 2006066632 A JP2006066632 A JP 2006066632A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- insulating layer
- layer
- circuit board
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、絶縁材の表面に導体層を形成してなる基材の表面に所定の導体パターンを形
成した後、更に、その表面に絶縁体を塗布して絶縁層を形成してその表面に導体層を形成
した、所謂、ジャンパ構造を備えた回路基板(プリント配線板)と、かかる回路基板の検
査方法に関する。
In the present invention, after a predetermined conductor pattern is formed on the surface of a base material formed by forming a conductor layer on the surface of an insulating material, an insulator is further applied to the surface to form an insulating layer. The present invention relates to a circuit board (printed wiring board) having a so-called jumper structure in which a conductor layer is formed, and a method for inspecting the circuit board.
従来、例えば、その片面又は両面に銅箔が形成されたガラスエポキシ基板、紙フェノー
ル基板等、所謂、絶縁基板(基材)において、その表面の銅箔をエッチングなどにより取
り除いて導体(又は、回路)パターンを形成し、その表面に更に、ソルダレジスト(半田
レジスト)などを含む絶縁体を塗布して絶縁層を形成し、その表面に導電性の塗料を用い
て導電パターン(ジャンパ)を形成する印刷回路基板は、既に例えば、以下の特許文献1
により知られている。
Conventionally, for example, in a so-called insulating substrate (base material) such as a glass epoxy substrate or a paper phenol substrate on which one side or both sides of a copper foil is formed, the copper foil on the surface is removed by etching or the like (or a circuit) ) A pattern is formed, and further an insulator including a solder resist (solder resist) is applied to the surface to form an insulating layer, and a conductive pattern (jumper) is formed on the surface using a conductive paint. The printed circuit board has already been disclosed, for example, in Patent Document 1 below.
Is known by.
また、上記の導電パターン(ジャンパ)を形成する際、絶縁層の印刷ズレや工程抜けを
チェックする方法として、当該絶縁層を形成する絶縁インクの色を変えることにより、そ
の検査を容易にする構造や方法が、以下の特許文献2により、既に知られている。
すなわち、上記特許文献2においても指摘されるように、銅箔回路パターンの上に印刷
抵抗体等の印刷電子素子又は導電パターンを形成する場合、その高密度化を図るため、銅
箔回路部分の上に半田レジスト層や絶縁層を介して印刷電子素子や導体パターン(所謂、
ジャンパ)を形成する場合がある。その場合、この形成した半田レジスト層や絶縁層の厚
みが薄かったりすると、上記銅箔回路パターンと印刷電子素子や導電パターンとの間で短
絡が生じる恐れがある。そこで、この絶縁層を多層化し、もって、この絶縁層の厚みを確
保することが行なわれているが、しかしながら、この絶縁層を複数の層で形成した場合に
は、そのための印刷工程が増大するだけではなく、更には、形成された絶縁層の形成状態
を確認する必要がある。
That is, as pointed out in Patent Document 2, when a printed electronic element such as a printed resistor or a conductive pattern is formed on a copper foil circuit pattern, in order to increase the density, Printed electronic elements and conductor patterns (so-called, via a solder resist layer and an insulating layer)
A jumper) may be formed. In that case, if the thickness of the formed solder resist layer or insulating layer is thin, a short circuit may occur between the copper foil circuit pattern and the printed electronic element or conductive pattern. In view of this, the insulating layer is formed in multiple layers, so that the thickness of the insulating layer is ensured. However, when the insulating layer is formed of a plurality of layers, the number of printing steps for that increase. Furthermore, it is necessary to confirm the formation state of the formed insulating layer.
そこで、上記の特許文献2においては、特に、上記絶縁層の各層の印刷ズレや抜けを、
所謂、目視によって検査することを容易にするため、印刷塗布する絶縁層の一部を透明性
の部材で形成すると共に、他の絶縁層の部材についても、互いに区別可能な色を有する材
料とした印刷回路基板が提案されている。
Therefore, in the above-mentioned Patent Document 2, in particular, printing misalignment or omission of each layer of the insulating layer,
In order to facilitate inspection by so-called visual inspection, a part of the insulating layer to be printed is formed of a transparent member, and other insulating layer members are also made of materials having colors that are distinguishable from each other. Printed circuit boards have been proposed.
しかしながら、上記の特許文献2により知られる印刷回路基板では、目視による検査を
可能にするため、形成される絶縁層の各層に多少の印刷ズレが生じることを前提としてい
る。そのため、これら複数の層が高密度化を図るために高精度で各層の上に形成された場
合には(特に、有色の層の下に形成された層との間で)、その目視による検査が困難にな
るという問題があった。また、目視による検査だけでは、形成される絶縁層の抜けを含め
、特に、形成された絶縁層の電気的な特性、即ち、形成された絶縁層の各層における厚さ
を含む形成状態にも起因する絶縁性などについて、これを確実に確認することは困難であ
った。加えて、形成された絶縁層の各層を、透明を含めて互いに区別可能な色にし、かつ
、それらを塗布する順序を確実に制御することは、プリント配線板の製造工程での絶縁イ
ンクの管理を複雑にし、更には、その絶縁特性にも影響を与えてしまうことから、実際の
製造工程で採用することは困難を生じることが多い。
However, in the printed circuit board known from the above-mentioned Patent Document 2, it is premised that some printing deviation occurs in each layer of the insulating layer to be formed in order to enable visual inspection. Therefore, when these multiple layers are formed on each layer with high accuracy in order to increase the density (especially between the layers formed below the colored layer), visual inspection thereof is performed. There was a problem that became difficult. In addition, only by visual inspection, including the missing of the formed insulating layer, in particular, due to the electrical characteristics of the formed insulating layer, that is, the formation state including the thickness of each layer of the formed insulating layer. It has been difficult to reliably confirm the insulation properties. In addition, it is possible to control the insulating ink in the manufacturing process of the printed wiring board by making each layer of the formed insulating layer a color that can be distinguished from each other including transparent and surely controlling the order of applying them. In addition, since it also affects the insulation characteristics, it is often difficult to adopt it in an actual manufacturing process.
そこで、本発明では、上述した従来技術における問題点に鑑み、回路基板の導体パター
ン上に複数の絶縁層を形成し、その表面に形成される導体層(所謂、ジャンパ)を備えて
なるプリント配線基板において、複数の絶縁層の形成抜けを含め、従来の目視による検査
だけでは困難な、例えば、その電気的な特性である絶縁特性等を含めて、前記複数の絶縁
層の形成を確実に確認することを可能にすることが可能な回路基板と、かかる回路基板の
ための検査方法を提供することをその目的とする。
Therefore, in the present invention, in view of the above-described problems in the prior art, a printed wiring comprising a plurality of insulating layers formed on a conductor pattern of a circuit board and a conductor layer (so-called jumper) formed on the surface thereof. Confirmation of the formation of multiple insulation layers on a substrate, including the formation of multiple insulation layers, including the insulation characteristics that are difficult to achieve by conventional visual inspection alone, such as the insulation properties. It is an object of the present invention to provide a circuit board capable of making it possible and an inspection method for such a circuit board.
すなわち、上述した本発明の目的を達成するため、本発明によって提供されるのは、ま
ず、絶縁基板と、前記絶縁基板の少なくとも一方の表面に形成された導体パターンとを備
えると共に、更に、前記絶縁基板の表面上に形成した前記導体パターンの一部の表面には
絶縁層を形成ししてなる回路基板であって、更に、前記絶縁基板の表面に形成された前記導体パタ
ーン及び前記絶縁層とは独立して、前記絶縁基板の一部に、前記複数の絶縁層の形成を確
認するための確認マークを備え、前記確認マークは、前記絶縁層の形成と対応して、それぞれの表面に絶縁層が個別に形成される所定形状の導体層を備え、その間を電気的に接続して構成される回路基板が提供される。
That is, in order to achieve the above-described object of the present invention, the present invention provides an insulating substrate and a conductor pattern formed on at least one surface of the insulating substrate. A circuit board in which an insulating layer is formed on a part of the surface of the conductor pattern formed on the surface of the insulating substrate, and further the conductor pattern and the insulating layer formed on the surface of the insulating substrate. Independently, a confirmation mark for confirming formation of the plurality of insulating layers is provided on a part of the insulating substrate, and the confirmation mark is formed on each surface corresponding to the formation of the insulating layer. A circuit board is provided that includes a conductor layer having a predetermined shape in which an insulating layer is individually formed and is electrically connected therebetween.
また、本発明によれば、絶縁基板と、前記絶縁基板の少なくとも一方の表面に形成された導体パターンとを備えると共に、更に、前記絶縁基板の表面上に形成した前記導体パターンの一部の表面には絶縁層を形成し、当該絶縁層の表面に導体層を形成してなる回路基板であって、前記絶縁層は複数の層から形成されており、更に、前記絶縁基板の表面に形成された前記導体パターン及び前記絶縁層とは独立して、前記絶縁基板の一部に、前記複数の絶縁層の形成を確認するための確認マークを備えており、前記確認マークは、前記複数の絶縁層の形成と対応して、それぞれの表面に絶縁層が個別に形成される所定形状の導体層を、複数備え、その間を電気的に接続して構成されている回路基板が提供される。 According to the present invention, there is provided an insulating substrate and a conductor pattern formed on at least one surface of the insulating substrate, and further, a part of the surface of the conductor pattern formed on the surface of the insulating substrate. Is a circuit board formed by forming an insulating layer and forming a conductor layer on the surface of the insulating layer, wherein the insulating layer is formed of a plurality of layers and further formed on the surface of the insulating substrate. Independently of the conductor pattern and the insulating layer, a confirmation mark for confirming the formation of the plurality of insulating layers is provided on a part of the insulating substrate, and the confirmation mark includes the plurality of insulating layers. Corresponding to the formation of the layers, there is provided a circuit board that includes a plurality of conductor layers having a predetermined shape, each of which has an insulating layer individually formed on each surface, and is electrically connected therebetween.
なお、本発明によれば、前記に記載した回路基板において、前記確認マークは、前記複
数の絶縁層の形成と対応して、それぞれの表面に絶縁層が個別に形成される所定形状の導
体層を、複数備え、その間を電気的に接続して構成されており、又は、前記確認マークは
、その捨て基板部分に形成している。
According to the present invention, in the circuit board described above, the confirmation mark is a conductor layer having a predetermined shape in which an insulating layer is individually formed on each surface corresponding to the formation of the plurality of insulating layers. Are provided and are electrically connected to each other, or the confirmation mark is formed on the discarded substrate portion.
更に、本発明によれば、前記に記載した回路基板のための検査方法であって、前記導体
パターン及び前記絶縁層とは独立して前記絶縁基板の一部に形成された前記確認マークの
表面に、前記複数の絶縁層の形成に対応してそれぞれの表面に絶縁層を個別に形成した後
、検査端子を接触してその電気的特性を計測することにより、前記導体パターンの一部に
形成された前記複数の絶縁層の電気的特性を検査する回路基板のための検査方法が提供さ
れる。
Furthermore, according to the present invention, there is provided an inspection method for a circuit board as described above, wherein the surface of the confirmation mark formed on a part of the insulating substrate independently of the conductor pattern and the insulating layer. In addition, after forming the insulating layers individually on the respective surfaces in correspondence with the formation of the plurality of insulating layers, the contact terminals are contacted and the electrical characteristics are measured to form a part of the conductor pattern. An inspection method for a circuit board for inspecting electrical characteristics of the plurality of insulating layers is provided.
なお、本発明によれば、前記に記載した回路基板のための検査方法において、前記複数
の絶縁層の電気的特性を検査する方法が導体パターンの回路導通チェックと同時に検査し
てもよい。
According to the present invention, in the inspection method for a circuit board described above, the method for inspecting the electrical characteristics of the plurality of insulating layers may be inspected simultaneously with the circuit continuity check of the conductor pattern.
すなわち、上記の本発明によれば、上述した回路基板の一部に形成される確認マークを
利用することにより、ジャンパ構造を形成するために導体パターンの上に形成される複数
の絶縁層について、目視による検査だけでは困難な電気的な特性である絶縁特性をも含め
、上述の検査方法によって、確実にかつ自動的に、そして、効率良く検査することが可能
となる。
That is, according to the present invention described above, by using the confirmation mark formed on a part of the circuit board described above, a plurality of insulating layers formed on the conductor pattern to form a jumper structure, With the above-described inspection method, it is possible to inspect reliably, automatically, and efficiently, including the insulation characteristic that is an electrical characteristic that is difficult only by visual inspection.
以下、本発明の実施の形態について、添付の図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
まず、添付の図1は、本発明の一実施の形態になる回路基板(又は、プリント配線板と
も言う)を形成するために用いられる基材である、その片面又は両面に銅箔(例えば、厚
さ35μm程度)などの導電層が形成された、ガラスエポキシ基板、紙フェノール基板等
、所謂、絶縁基板(基材)100が示されている。なお、この図からも明らかなように、
この絶縁基板(基材)100では、以下に詳述するように、図の破線により取り囲まれた
内部において、その片面又は両面に付着された金属箔を所定のパターンで、例えば、エッ
チングすること等によって除去し、所望の回路(導体)パターンを形成する。更には、そ
の表面の回路(導体)パターンの一部の表面には、例えばソルダレジストを含み、絶縁体
(絶縁インク)を印刷・塗布することにより絶縁層を形成すると共に、その表面に導体層
(所謂、ジャンパ)を形成し、もって、所謂、ジャンパ構造を有するプリント配線板を形
成する。
First, attached FIG. 1 is a base material used for forming a circuit board (or a printed wiring board) according to an embodiment of the present invention, and a copper foil (for example, A so-called insulating substrate (base material) 100 such as a glass epoxy substrate, a paper phenol substrate, or the like on which a conductive layer having a thickness of about 35 μm is formed is shown. As is clear from this figure,
In this insulating substrate (base material) 100, as will be described in detail below, the metal foil attached to one or both surfaces thereof is etched in a predetermined pattern, for example, in the inside surrounded by the broken line in the figure, etc. To form a desired circuit (conductor) pattern. Furthermore, a part of the surface of the circuit (conductor) pattern on the surface includes, for example, a solder resist, and an insulating layer is formed by printing and applying an insulator (insulating ink), and the conductor layer is formed on the surface. (So-called jumper) is formed, and thus a printed wiring board having a so-called jumper structure is formed.
なお、所望の回路(導体)パターンが形成された絶縁基板(基材)100は、図の破線
部分で切断されてプリント配線板(製品)200、200となるものである。一方、上記
破線の外側の部分は、上記絶縁基板(基材)100を保持するためのフレーム部を形成す
ると共に、上記プリント配線板の上に素子が実装された後に取り除かれるものであり、一
般に、捨て基板(製品部以外で除去される部分)150と呼ばれるものである。なお、図
の破線部分のプリント配線板200、200は同一形状でなく、互いに異なる形状のプリ
ント配線板の組み合わせでもよい。
The insulating substrate (base material) 100 on which a desired circuit (conductor) pattern is formed is cut into broken printed wiring boards (products) 200 and 200 in the drawing. On the other hand, the portion outside the broken line forms a frame portion for holding the insulating substrate (base material) 100 and is removed after an element is mounted on the printed wiring board. This is called a discarded substrate (a portion to be removed except for the product portion) 150. In addition, the printed
そして、本発明によれば、上記絶縁基板(基材)100の表面の一部には、以下に詳述
する確認マーク300が形成されている。なお、この確認マーク300は、上記の図1に
も示すように、例えば、上記基材100の捨て基板150と呼ばれる部分に形成してもよ
く、又は、図に点線で示すように、上記破線で示したプリント配線板(製品)200、2
00の内部に形成されてもよい。なお、プリント配線板200内部に形成される場合、こ
の確認マーク300は、製品に実用的に形成される導体パターンや絶縁層等とは、例えば
、電気的にも物理的にも、独立して形成されることとなる。
And according to this invention, the
It may be formed inside 00. When formed inside the printed
また、上記確認マーク300のパターン形状の一例を、添付の図2に示す。これらの図
からも明らかなように、確認マーク300は、例えば、上記基材100の一部(例えば、
上記捨て基板150と呼ばれる部分)に、エッチングなどにより余分の銅箔を取り除くこ
とにより、複数(この場合には3個)の円形のランド301、302、303を形成する
と共に、その間を細い導体路304、304により電気的に接続することにより構成され
ている。なお、より具体的に、本例では、例えば、ランド301及び303を、径1.6
φとし、他方、ランド302を、径1.3φとして形成している。また、導体路304の
幅は、例えば、0.3mmとしている。そして、上記の大径(1.6φ)のランド301
及び303の表面上は、後にも述べるが、上記プリント配線板(製品)200、200の
内部にソルダレジストなどの絶縁体を塗布して絶縁層を形成する際に、同時に、当該絶縁
層が、例えば径1.3φの外域部分に形成されることとなる。
An example of the pattern shape of the
Excess copper foil is removed by etching or the like in the portion called the discard substrate 150) to form a plurality of (in this case, three)
On the other hand, the
And 303, the surface of the printed wiring board (product) 200, 200 is coated with an insulator such as a solder resist to form an insulating layer. For example, it will be formed in the outer region with a diameter of 1.3φ.
次に、添付の図3により、上記に説明した絶縁基板(基材)100を用いて、プリント
配線板200、200を形成すると共に、形成したソルダレジストなどの絶縁層の電気的
特性である絶縁特性を検査する方法を含めたプリント配線板の製造方法について説明する
。
Next, referring to FIG. 3 attached, the printed
この図3において、まず、上記の絶縁基板(基材)100を得るため、その片面又は両
面に銅箔が形成・付着された、ガラスエポキシ基板や紙フェノール基板等の大面積の材料
を切断し、所定の大きさ形状の材料を得(工程S10)、さらに、その端面を処理する(
工程S11)。続いて、その片面又は両面に形成された銅箔上に、上記プリント配線板2
00を形成するための導電パターンと共に、上記確認マーク300(ランド301、30
2、303と導体路304)を形成するため、エッチング用レジストのパターン印刷を施
し(工程S12)、その後、エッチング処理により余分な銅箔を取り除いて絶縁基板上に
所望の導体パターンを形成し、これにより、上記の図1にも示した絶縁基板(基材)10
0を得る。さらに、必要に応じて、ソルダレジストをその表面に印刷するためのレジスト
印刷を行なう(工程S13)。
In FIG. 3, first, in order to obtain the insulating substrate (base material) 100, a large-area material such as a glass epoxy substrate or a paper phenol substrate on which a copper foil is formed and attached on one side or both sides thereof is cut. Then, a material having a predetermined size and shape is obtained (step S10), and the end face is further processed (step S10).
Step S11). Subsequently, the printed wiring board 2 is formed on the copper foil formed on one side or both sides.
Along with the conductive pattern for forming 00, the confirmation mark 300 (
2 and 303 and the conductor path 304), a pattern printing of an etching resist is performed (step S12), and then an unnecessary copper foil is removed by an etching process to form a desired conductor pattern on the insulating substrate. As a result, the insulating substrate (base material) 10 shown in FIG.
Get 0. Further, if necessary, resist printing for printing a solder resist on the surface is performed (step S13).
続いて、銅箔回路部分の上にソルダレジスト層を介して導体パターン(所謂、ジャンパ
)を形成するための複数層の絶縁層を形成するため、アンダーコート印刷I(工程S14
)及びアンダーコート印刷II(工程S15)からなるアンダーコート印刷を行なう。なお
、この時、本発明では、上記確認マーク300を利用しながら上記のアンダーコート印刷
を行なうこととなる。
Subsequently, undercoat printing I (step S14) is performed in order to form a plurality of insulating layers for forming a conductor pattern (so-called jumper) via a solder resist layer on the copper foil circuit portion.
) And undercoat printing II (step S15). At this time, in the present invention, the undercoat printing is performed using the
ここで、添付の図4の一部拡大断面図により、上記絶縁基板(基材)100上に形成さ
れるプリント配線板200のジャンパ構造について説明する。このジャンパ構造とは、絶
縁基板(基材)100上にエッチングによって形成された(残された)導体パターンであ
る銅箔201、202、203において、図の中央部に示す導体パターンの一部202を
越えて、その両側の導体パターン201と203とを電気的に接続する構造である。具体
的には、まず、ソルダレジスト層204が、上記導体パターン202を含めてプリント配
線板の表面に形成される。なお、図中の符号204は、上記レジスト印刷(工程S13)
により形成されたソルダレジスト層を示している。なお、ソルダレジスト膜204を絶縁
層数として計数(カウント)することも出来る。更に、以下にも説明するように、アンダ
ーコート印刷により形成される第1の絶縁層205及び第2の絶縁層206が、その表面
に、順次、形成される。その後、その表面には、両側の導体パターン201と203を覆
うように導体層207が導電性ペーストで形成され、更に、その上にオーバーコート20
8を形成し、もって、ジャンパ構造が完成される。なお、これら絶縁層や導体層の印刷に
は、例えば、スクリーン印刷などの一般の印刷技術を採用することにより実現することが
出来る。
Here, a jumper structure of the printed
The soldering resist layer formed by is shown. The solder resist
8 is formed, thereby completing the jumper structure. The insulating layer and the conductor layer can be printed by adopting a general printing technique such as screen printing, for example.
ここで、再び、図3に戻り、上記ソルダレジスト層204の表面には、第1の絶縁層2
05を形成するためのアンダーコート印刷Iが行なわれ(工程S14)る。そして、この
印刷が行なわれると同時に、さらに、上記確認マーク300の上にも、アンダーコート印
刷Iが行なわれる。すなわち、本例では、添付の図5(A)に示すように、上記確認マー
ク300を構成する一方の円形のランド301上にも、上記アンダーコート印刷Iが行な
われる(符号305を参照)。また、同様にして、第2の絶縁層206を形成するための
アンダーコート印刷IIが行なわれる(工程S15)と同時に、上記確認マーク300の他
方の円形のランド303の上にも行なわれる。本例では、添付の図5(B)に示すように
、上記確認マーク300を構成する他方にある円形のランド303上に、上記アンダーコ
ート印刷IIが行なわれる(符号306を参照)。なお、こられ確認マーク300上へのア
ンダーコート印刷は、上記アンダーコート印刷I及びIIを実行すると同時に、上記確認マ
ーク300の位置に対応した部分に所定の形状(なお、本例では、径1.3φの円形)で
印刷することによって実現される。
Here, returning to FIG. 3 again, the surface of the solder resist
Undercoat printing I for forming 05 is performed (step S14). At the same time as this printing is performed, undercoat printing I is also performed on the
さらに、導電性ペーストを所定の形状で印刷することにより(工程S16)、例えば、
上記図4において符号207で示すように、中央部の導体パターン202を越えてその両
側の導体パターン201と203とを電気的に接続する、所謂、ジャンパ構造が形成され
ることとなる。なお、実際のプリント配線板の製造方法では、本発明とは直接的には関連
しないが、その後、形成した導体層207を被覆するようにオーバーコートを印刷し(工
程S17:上記図4の符号208を参照)、更に、その外形を加工するためにプレス加工
を行なう(工程S18)。
Furthermore, by printing the conductive paste in a predetermined shape (step S16), for example,
As shown by the
その後、以上のようにして完成したプリント配線板は(但し、上記絶縁基材100から
切り離された状態、あるいは、未だ切り離されずに上記捨て基板150と一緒の状態でも
よい)、上記のアンダーコート印刷I(工程S14)及びアンダーコート印刷II(工程S
15)においてその表面にアンダーコート層(絶縁層)305、306が形成された上記
の確認マーク300を利用して、その電気的特性が検査を含めて、同時に同一チェック装
置で回路導通チェックが行なわれる(工程S19)。
Thereafter, the printed wiring board completed as described above (however, it may be separated from the insulating
15) Using the above-mentioned
より具体的には、この時、上記確認マーク300を利用することによれば、例えば、図
5(A)及び(B)にも示すように、確認マーク300を構成する近傍に個別に形成する
円形のランド301及び303と、それぞれの表面上に個別に印刷・形成されたアンダー
コートI層305及びアンダーコートII層306とを目視により比較して印刷パターンと
プリント配線板上の回路パターンとのズレを確認することが出来る。すなわち、上記確認
マーク300の円形のランド301又は303の中心と、アンダーコートI層305又は
アンダーコートII層306の中心とが一致していれば良く、これらの位置がズレている場
合には、印刷パターンとプリント配線板上の回路パターンとの間にズレが生じていること
となる。なお、このランド301又は303の形状としては、上記のズレが生じているか
否か、及び/又は、そのズレがどの方向に生じているかを判定する場合には、特に、円形
に形成することが好ましい。
More specifically, at this time, if the
加えて、上記の確認マーク300を利用することによれば、添付の図6(A)及び(B
)に示すように、上記確認マーク300の円形のランド301、302、303の表面に
、チェック装置(例えば、オープン/ショートチェッカ)の検査端子401、402、4
03を接触することにより、上述した目視によるチェックに依存することなく、自動的に
、近傍の別々の円形ランド301、303に形成したアンダーコートI層305及びアン
ダーコートII層306についての電気的な特性、即ち、その絶縁性能を、電気的に、かつ
、自動的にチェックすることが可能となる。なお、上記の検査端子401、402、40
3は、上記回路導通チェック(工程S19)において、プリント配線板200又は絶縁基
材100の上に形成された上記確認マーク300と対応する位置であって、それぞれ、上
記確認マーク300の円形のランド301、302、303の形成位置に対応した位置(
中心位置が好ましい)に予め配置されており、例えば、完成したプリント配線板200又
は絶縁基材100が検査位置に導入されると同時に、それらとの接触が自動的に行なわれ
る。
In addition, according to the use of the
), Check
03, the electrical characteristics of the
Reference numeral 3 denotes a position corresponding to the
For example, the completed printed
上記の説明からも明らかなように、上記の確認マーク300と、上記検査端子401、
402、403を備えたチェッカとによれば、それら検査端子401、402、403間
の抵抗値を測定することによって、プリント配線板200上の導体パターンである回路部
分の一部の上に(又は、飛び越えて)ジャンパ構造の導体層207を形成するために印刷
・形成された複数の絶縁層であるアンダーコートI層305及びアンダーコートII層30
6の絶縁特性を計測することが可能となる。すなわち、検査端子401と402との間の
抵抗値を計測することにより、上記アンダーコートI層305からなる第1の絶縁層の絶
縁特性が、他方、検査端子402と403との間の抵抗値を計測することにより、上記ア
ンダーコートII層306からなる第2の絶縁層の絶縁特性が分かることとなる。すなわち
、これら複数の絶縁層に関して、その形成の欠陥(工程の抜けを含む)や、ジャンパ構造
を形成するために十分な厚さで形成されたか否かを、目視によらず、自動的に、かつ、確
実にチェックすることが可能となる。
As is clear from the above description, the
According to the checker provided with 402, 403, by measuring the resistance value between the
6 can be measured. That is, by measuring the resistance value between the
なお、本例では、上記の回路導通チェック(工程S19)が実行された後、製品として
(上記絶縁基材100から切り離された状態、あるいは、未だ切り離されずに上記捨て基
板150と一緒の状態でもよい)出荷されることとなる(工程S20)。
In this example, after the above-described circuit continuity check (step S19) is executed, the product (in a state where it is separated from the insulating
なお、以上に詳述した説明では、確認マーク300は、例えば、3個の円形のランド3
01、302、303を形成すると共に、その間を細い導体路304、304により電気
的に接続することにより構成として説明した。すなわち、プリント配線板200上にジャ
ンパ構造を形成するための2層の絶縁層である、アンダーコートI層305及びアンダー
コートII層306に対応して、2個のランド301、303を形成すると共に、上記検査
端子を接触するためのランド302を加え、3個としている。換言すれば、これらランド
の形成数は、(検査対象となる絶縁層の数)+(端子接触用ランド)=3として表すこと
が出来る。
In the above detailed description, the
The configuration has been described by forming 01, 302, and 303 and electrically connecting them between the
しかしながら、本発明は、上記の実施の形態に限定されることなく、例えば、ランドの
形成数を上記の検査対象となる絶縁層の数(ランドの形成数=検査対象となる絶縁層の数
)として、具体的には、上記の例では、2個の円形のランド301、303とし、その間
に形成される細い導体路304の一部を、上記検査端子との接触のために使用してもよい
。または、添付の図7に示すように、アンダーコートI層305及びアンダーコートII層306を形成するランド301、303を並べて配置し、その一方の端部に、検査端子を接触するためのランド302を形成してもよく、更には、それらを単一のランドとして形成し、その一部に、プリント配線板200での絶縁層の形成に対応して絶縁層を形成し、残りの部分を検査端子を接触するために使用することも可能である。
However, the present invention is not limited to the above-described embodiment. For example, the number of land formations is the number of insulating layers to be inspected (the number of land formations = the number of insulating layers to be inspected). Specifically, in the above example, two
また、上記の実施の形態では、上記確認マーク300を構成するランド301、303
(ランド302を含む)について、特に、その形状を円形として説明したが、本発明では
それのみに限定されることなく、その他、例えば、四角形、三角形等の多角形、その他の
形状でもよい。しかしながら、特に、上記ランド301、303の形状については、上記
プリント配線板(製品)200の内部にソルダレジストを塗布する際、同時に、その表面
にもソルダレジストが塗布されることから、上記プリント配線板(製品)200内のソル
ダレジストのズレを目視により検査する場合(すなわち、どちらの方向にどの程度ズレて
いるかを確認する)に都合がよく、より円形に近い形状であることが好ましい。
In the above embodiment, the
In particular, the shape (including the land 302) has been described as a circular shape, but in the present invention, the shape is not limited thereto, and other shapes such as a polygon such as a quadrangle and a triangle may be used. However, in particular, with respect to the shape of the
100 絶縁基板(基材)
200 プリント配線板
201、202、203 銅箔(導体パターン)
205 第1の絶縁層(アンダーコートI)
206 第2の絶縁層(アンダーコートII)
207 導体層
300 確認マーク
301、302、303 ランド
305 アンダーコートI層
306 アンダーコートII層
401、402、403 検査端子。
100 Insulating substrate (base material)
200 Printed
205 First insulating layer (undercoat I)
206 Second insulating layer (undercoat II)
207
Claims (5)
ると共に、更に、前記絶縁基板の表面上に形成した前記導体パターンの一部の表面には絶
縁層を形成してなる回路基板であって、更に、前記絶縁基板の表面に形成された前記導体パターン及び前記絶縁層とは独立して、前記絶縁基板の一部に、前記絶縁層の形成を確認するための確認マークを備え、前記確認マークは、前記の絶縁層の形成と対応して、それぞれの表面に絶縁層が個別に形成される所定形状の導体層を備え、その間を電気的に接続して構成されていることを特徴とする回路基板。 An insulating substrate and a conductor pattern formed on at least one surface of the insulating substrate; and an insulating layer is formed on a part of the surface of the conductor pattern formed on the surface of the insulating substrate. And a confirmation for confirming the formation of the insulating layer on a part of the insulating substrate independently of the conductor pattern and the insulating layer formed on the surface of the insulating substrate. Corresponding to the formation of the insulating layer, the confirmation mark includes a conductor layer having a predetermined shape on which the insulating layer is individually formed, and is electrically connected therebetween. A circuit board characterized by the above.
ると共に、更に、前記絶縁基板の表面上に形成した前記導体パターンの一部の表面には絶
縁層を形成し、当該絶縁層の表面に導体層を形成してなる回路基板であって、前記絶縁層
は複数の層から形成されており、更に、前記絶縁基板の表面に形成された前記導体パター
ン及び前記絶縁層とは独立して、前記絶縁基板の一部に、前記複数の絶縁層の形成を確認
するための確認マークを備えており、前記確認マークは、前記複数の絶縁層の形成
と対応して、それぞれの表面に絶縁層が個別に形成される所定形状の導体層を、複数備え
、その間を電気的に接続して構成されていることを特徴とする回路基板。 In addition to providing an insulating substrate and a conductor pattern formed on at least one surface of the insulating substrate, and further forming an insulating layer on a part of the surface of the conductor pattern formed on the surface of the insulating substrate, A circuit board formed by forming a conductor layer on the surface of the insulating layer, wherein the insulating layer is formed of a plurality of layers, and further, the conductor pattern and the insulating layer formed on the surface of the insulating substrate Independently, a confirmation mark for confirming the formation of the plurality of insulating layers is provided on a part of the insulating substrate, the confirmation mark corresponding to the formation of the plurality of insulating layers, A circuit board comprising a plurality of conductor layers having a predetermined shape, each having an insulating layer formed individually on each surface, and electrically connected therebetween.
板部分に形成したことを特徴とする回路基板。 3. The circuit board according to claim 1, wherein the confirmation mark is formed on a discarded board portion.
ーン及び前記絶縁層とは独立して前記絶縁基板の一部に形成された前記確認マークの表面
に、前記複数の絶縁層の形成に対応してそれぞれの表面に絶縁層を個別に形成した後、検
査端子を接触してその電気的特性を計測することにより、前記導体パターンの一部に形成
された前記複数の絶縁層の電気的特性を検査することを特徴とする回路基板のための検査
方法。 The inspection method for a circuit board according to any one of claims 1 to 3, wherein the surface of the confirmation mark is formed on a part of the insulating substrate independently of the conductor pattern and the insulating layer. In addition, after forming the insulating layers individually on the respective surfaces in correspondence with the formation of the plurality of insulating layers, the contact terminals are contacted and the electrical characteristics are measured to form a part of the conductor pattern. An inspection method for a circuit board, comprising: inspecting electrical characteristics of the plurality of insulating layers.
特性を検査する方法が導体パターンの回路導通チェックと同時に検査することを特徴とす
る回路基板のための検査方法。
5. The inspection method for a circuit board according to claim 4, wherein the method for inspecting the electrical characteristics of the plurality of insulating layers is performed simultaneously with the circuit continuity check of the conductor pattern. Inspection method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004247215A JP2006066632A (en) | 2004-08-26 | 2004-08-26 | Circuit board and its inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004247215A JP2006066632A (en) | 2004-08-26 | 2004-08-26 | Circuit board and its inspection method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006066632A true JP2006066632A (en) | 2006-03-09 |
Family
ID=36112833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004247215A Pending JP2006066632A (en) | 2004-08-26 | 2004-08-26 | Circuit board and its inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006066632A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101298514B1 (en) * | 2012-07-18 | 2013-08-22 | 대덕지디에스 주식회사 | Method for detecting reinforcement of fpcb |
-
2004
- 2004-08-26 JP JP2004247215A patent/JP2006066632A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101298514B1 (en) * | 2012-07-18 | 2013-08-22 | 대덕지디에스 주식회사 | Method for detecting reinforcement of fpcb |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222530B2 (en) | Wired circuit board assembly sheet | |
JP2010165780A (en) | Method of manufacturing thin film resistance element | |
JP5528273B2 (en) | Wiring circuit board, wiring circuit board assembly sheet, and method for manufacturing the same | |
JP4605608B2 (en) | Printed circuit board that can identify manufacturing information | |
JP6099902B2 (en) | Wiring board manufacturing method | |
JP2006066632A (en) | Circuit board and its inspection method | |
JP2009021401A (en) | Printed wiring board and inspecting method for printed wiring board | |
JP2008028213A (en) | Circuit board and inspection method therefor | |
JPH02198186A (en) | Method of inspecting printed circuit board shielding layer and inspecting means thereof | |
JP5690678B2 (en) | Wiring board for electronic component inspection apparatus and manufacturing method thereof | |
JPH0745923A (en) | Flexible printed wiring board and composite board | |
JP3395216B2 (en) | Printed wiring board inspection jig | |
JPH07243985A (en) | Accuracy confirming method for printed wiring board | |
US6518512B2 (en) | Structure for inspecting electrical component alignment | |
CN107509315A (en) | A kind of oily wire jumper preparation method of PCB silver | |
JP2007073755A (en) | Method of manufacturing chip resistor | |
JPH0537100A (en) | Printed wiring board and checking of marking printing in printed wiring board | |
JPH08340163A (en) | Printed-wiring board | |
JP2008270671A (en) | Printed wiring board unit and solder inspection method | |
JPH05283840A (en) | Printed board and its inspection | |
JP2000124579A (en) | Manufacture of printed circuit board | |
JP2002181871A (en) | Inspection device for printed circuit board | |
JP2004045194A (en) | Inspection method for printed wiring board | |
JPH09214080A (en) | Printed wiring board | |
JPH0441580Y2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |