JP2006054298A - 積層型半導体装置の製造方法および製造装置 - Google Patents

積層型半導体装置の製造方法および製造装置 Download PDF

Info

Publication number
JP2006054298A
JP2006054298A JP2004234461A JP2004234461A JP2006054298A JP 2006054298 A JP2006054298 A JP 2006054298A JP 2004234461 A JP2004234461 A JP 2004234461A JP 2004234461 A JP2004234461 A JP 2004234461A JP 2006054298 A JP2006054298 A JP 2006054298A
Authority
JP
Japan
Prior art keywords
stacked
chips
chip
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004234461A
Other languages
English (en)
Other versions
JP4406335B2 (ja
Inventor
Atsushi Yoshimura
村 淳 芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004234461A priority Critical patent/JP4406335B2/ja
Priority to TW094126989A priority patent/TWI267185B/zh
Priority to US11/200,037 priority patent/US7871856B2/en
Publication of JP2006054298A publication Critical patent/JP2006054298A/ja
Application granted granted Critical
Publication of JP4406335B2 publication Critical patent/JP4406335B2/ja
Priority to US12/926,774 priority patent/US20110079629A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 積層構造の半導体チップの積層段間の配線の際に受ける熱の影響を当該チップ以外のかかる熱量を減少させ、半導体装置の信頼性を向上させることのできる積層型半導体装置の製造方法および製造装置を提供する。
【解決手段】 積層型半導体装置の製造方法は、支持基板上に半導体チップを複数段積層した積層チップを複数個配置し、各積層チップ単位で加熱を行いながら各積層チップにおける各段の半導体チップと前記支持基板間をワイヤで接続し、各積層チップの樹脂封止を行い、各積層チップごとに分離する、ことを特徴とする。積層型半導体装置の製造装置は、半導体チップを複数段積層した積層チップが複数個配置された支持基板の下方に、前記積層チップに対応して設けられた分割ヒータブロックと、この分割ヒータブロックをワイヤボンディング作業が行われる前記積層チップに対応して選択的に伝熱を行わせるようにしている。
【選択図】 図３

Description

本発明は、半導体チップを複数積層した積層型半導体装置の製造方法およびこの製造方法を実現する積層型半導体装置の製造装置に関するものである。
昨今の半導体装置に対する多機能化の要請から、１パッケージ内に複数の半導体チップを多段に積層して接着剤等で固定し、必要な層間の配線を行って少ない占有面積で高機能を実現する積層型半導体装置技術が一般的となっている。
積層型半導体装置は、例えば特開２００２−２９４７２３号公報（特許文献１）に記載されている。最下段の基板は上下貫通スルーホール（ビアともいう）が形成された支持基板であり、この例の場合、２つの半導体チップの裏面どうし合わせて放熱性接着剤を介して積層化し、上側の半導体チップと支持基板の間はワイヤによって接続される。
このような技術を応用して３層以上の多数段の積層型半導体装置を形成することが可能である。
このような多数段の積層型半導体装置で各積層段の半導体チップと支持基板間でワイヤボンディングを行う場合、各積層段のボンディングを同時に行うことは物理的に不可能であるので、積層段ごとにワイヤボンディングが行われることになる。この接続を行う場合、接続を短時間で信頼性の高いものにするために、接続箇所の温度を上昇させる必要がある。このため、加熱が必要となり、この加熱は一般に加熱対象である積層チップをボンディングヒータで加熱するようにしている。
また、積層型半導体装置の製造にあたっては大きな支持基板に複数の積層構造をマトリックス状に形成し、完成後切り離すようにしている。
ところが、従来の加熱は支持基板全体を加熱するものであるので、連続加熱を避けるために、カム機構等を用いて積層チップを１つ作成するごとに支持基板全体を加熱するような工夫が行われているが、それでも各積層チップはマトリックスにおける総数分だけの加熱を受けることになる。
以上のように、従来は上述したような全体加熱を行うことにより、特に積層中の最下段のチップはワイヤボンディングの回数分及びマトリックスフレーム単位での熱履歴を受けることになる。この多数の熱履歴によって、積層状態を保持している接着剤が劣化し、その半導体装置を基板へ実装する際に剥離が生ずるという問題がある。
特開２０００−２９４７２３号公報
本発明は、積層構造の半導体チップの積層段間の配線の際に受ける熱の影響を当該チップ以外のかかる熱量を減少させ、半導体装置の信頼性を向上させることのできる積層型半導体装置の製造方法および製造装置を提供することを目的とする。
半導体チップを数段積層し、ワイヤボンディングにてチップと基板との電気的接続を行うマトリックスフレームを用いた積層型パッケージを形成する際、ヒータを半導体チップの全面について加熱するのではなく、ボンディング対象チップのみを局部的に加熱しているので、１チップあたりの熱履歴が軽減され、チップ−基板間及び下層チップ−上層チップ間の接着剤劣化を防止することが可能となる。
以下、図面を参照して本発明の実施の形態のいくつかを詳細に説明する。
図１は本発明に適用される積層型半導体装置１００の構成を示す断面図である。
裏面にバンプなどの接続電極１１を有する支持基板１の上には、接着材層２を介して第１の半導体チップ３が搭載され、その上には接着剤層４を介して第１の半導体チップよりも小さい第２の半導体チップ５が搭載されている。また、第２の半導体チップの上にはスペーサ６が搭載され、その上には第１の半導体チップ３よりも小さく第２の半導体チップよりも大きい第３の半導体チップ８が接着剤層７を介して搭載され、さらにその上に第３の半導体チップよりも小さい第４の半導体チップが接着剤層９を介して搭載されている。このような積層構造において、第１の半導体チップ３よりも第２の半導体チップ５が小さく、第３の半導体チップよりも第４の半導体チップが小さいのはワイヤボンディングを容易に行うためである。すなわち、第１〜第４の半導体チップの電極と支持基板１上の電極とはそれぞれワイヤ１３、１４、１５、１６により接続されているが、各チップ上の電極位置が水平方向および垂直方向でずれ、かつ交差しないようにするためである。ワイヤボンディングが行われるのは、配線の信頼性が高いことと配線のフレキシビリティが高いことによる。
また、スペーサ６を用いるのは、このスペーサ６を設けることにより、第２の半導体チップ６よりも大きな第３の半導体チップ８を積層させることを可能にするためである。
このような積層型半導体装置は、各段の半導体チップの下面に接着層を形成しておき、所定の位置で積み重ねて固着し、この積層体を支持基板上にダイボンディングすることにより基板上に固定する。ダイボンディングは例えば１５０℃ １秒の条件で行われるが、基板の反り等を引き起こさないように、オーブン中で同じ温度で１時間程度のキュアが行われる。
ワイヤボンディング工程では例えば１７５℃で１５分程度の加熱が行われる。
そして、ワイヤボンディング終了後全体が樹脂封止され、封止樹脂体１２が形成される。そして、チップごとに分離するダイシングが行われて、積層型半導体装置が完成する。
図２は本願発明にかかる積層型半導体装置の製造方法の一実施例を示す斜視図である。図２に示すように、大きな支持基板１の上に積層チップ２０がマトリクス状に多数形成されており、その下方には、積層チップに対応して分割されたヒータ３０が設けられている。図２においては、積層チップは３×３の９個のマトリクスとなっているが、基板の大きさ、チップの大きさ等を勘案して適宜個数を選択することができる。
なお、使用されるヒータは例えばセラミックヒータや赤外線ヒータであり、その制御方式もパルス制御方式のもの、電圧電流制御方式のもの等あらゆる市場に入手できるものを使用することができる。
分割されたヒータ３０の各ブロック部分はそれぞれ独立温度制御を行うことができるようになっている。したがって、図３に示すように、現在ワイヤボンディング作業が積層チップ２１について行われていたときに加熱対象ヒータは積層チップ２１の直下にあるヒータブロック３１が加熱されるが、ワイヤボンディング作業が隣の積層チップ２２に移行すると、加熱されるヒータブロックもその直下にあるヒータブロック３２に移る。次に加熱されるヒータブロックは積層チップ２３に対応したヒータブロック３３へ順次移動する。このような移動は支持基板全体について行われ、すべての積層チップにつきワイヤボンディングが行われる。
この加熱の際、図４のパターンＡのように対象ヒータブロックの通電をＯＮ／ＯＦＦしてもよいが、温度の立ち上がりを早くするため、図４のパターンＢのように作業開始時から全ヒータブロックに低電流を通電して作業温度よりは低い所定の予熱温度に達するようにしておき、ワイヤボンディングを行うときに高電流の通電により作業温度以上に上昇させて対象積層チップへの加熱を行うようにすることができる。
このようなヒータブロックごとの温度管理は作業の進捗状況に合わせて容易に制御することができる。
このようなヒータブロックの分割はこの実施例のように１つの積層チップを対象にするのみでなく、マトリクスの行または列単位で加熱を行うようにしてもよい。
図５は本発明にかかる半導体装置の製造方法の他の実施例を示す概念図である。この実施例では、図２に示した分割ヒータブロックをカム機構により選択的に上下させて、ワイヤボンディング対象の積層チップの直下に接触させるようにしている。すなわち、各分割ヒータブロック３０はそれぞれ上下に可動となっており、その下には従動ローラ４０が取り付けられている。各従動ローラ４０は一つのヒータブロックに対応する部分が高く形成されたカムプレート５０の上に載っており、このカムプレート５０はその側方に設けられたシリンダ６０に連結されてシリンダの伸縮方向に移動可能となっている。したがって、ワイヤボンディングを行う積層チップの直下にカムプレートの高い部分５１が位置するようにシリンダ６０を制御することにより、当該積層チップのみを加熱することができる。
このように、対象積層チップに機械的にヒータを近接させるようにすることにより、複雑なヒータ毎の温度管理を行う必要がなくなる。
図６は本発明による効果を示すグラフであって、１７５℃でのワイヤボンディングを繰り返し、最後にモールドを行った場合、これによる熱履歴の増加と、積層チップの接着剤の引っ張り強度（ＭＰａ）との関係を示している。これによれば、従来の全面加熱の場合には３段積層から硬化が著しく脆くなるのに対し、本発明の場合には５段積層となっても硬化がそれほど進まないことが分かる。なお、ここではワイヤボンディングを行わず、積層だけを行った場合についても比較例として示している。この値は本願発明による場合と全く同じ値を示しており、本願発明を適用した場合には従来の全面加熱による脆化の影響を受けていないことが分かる。
図７は本発明による効果を示す他のグラフである。２６０℃でのリフローを行った場合のワイヤボンディング段数と接着剤の剥離率との関係を示している。従来はワイヤボンディング回数が増加するにしたがって剥離率が大きく上昇しているのに対し、本発明では剥離は全く見られない。これは図６において材料の脆化が進んでいないことが貢献しているものと考えられる。
本発明が適用される積層型半導体装置の断面図である。 本発明にかかる製造方法で用いられる分割ヒータブロックを示す斜視図である。 本発明にかかる製造方法における分割ヒータブロックの加熱制御を説明する斜視図である。 本発明にかかる製造装置における分割ヒータブロックの温度制御パターンを説明するグラフである。 本発明にかかる製造装置におけるカムを利用した分割ヒータブロックの上下機構を説明する説明図である。 本発明の製造方法による効果を示すグラフである。 本発明の製造方法による効果を示すグラフである。
符号の説明
１ 支持基板，
２、４，７，９ 接着材，
３、５，８，１０ チップ、
６ スペーサ、
１２ 樹脂封止体
１３，１４，１５，１６ ワイヤ、
２０、２１，２２，２３ 積層チップ
３０．３１，３２，３３ 分割ヒータブロック
４０ 従動ローラ
５０ カムプレート
６０ シリンダ

Claims (5)

  1. 支持基板上に半導体チップを複数段積層した積層チップを複数個配置し、
    各積層チップ単位で加熱を行いながら各積層チップにおける各段の半導体チップと前記支持基板間をワイヤで接続し、
    各積層チップの樹脂封止を行い、
    各積層チップごとに分離する、積層型半導体装置の製造方法。
  2. 前記積層チップ単位の加熱は、積層チップに対応して設けられた分割ヒータブロックによりおこなわれることを特徴とする請求項１に記載の積層型半導体装置の製造方法。
  3. 前記分割ヒータブロックをワイヤボンディング対象積層チップに対応して選択的に加熱することを特徴とする請求項２に記載の積層型半導体装置の製造方法。
  4. 前記分割ヒータブロックをワイヤボンディング対象積層チップに対応して選択的に近接させることを特徴とする請求項２に記載の積層型半導体装置の製造方法。
  5. 半導体チップを複数段積層した積層チップが複数個配置された支持基板の下方に、前記積層チップに対応して設けられた分割ヒータブロックと、
    この分割ヒータブロックをワイヤボンディング作業が行われる前記積層チップに対応して選択的に伝熱を行わせるようにした、積層型半導体装置の製造装置。
JP2004234461A 2004-08-11 2004-08-11 積層型半導体装置の製造方法および製造装置 Expired - Fee Related JP4406335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004234461A JP4406335B2 (ja) 2004-08-11 2004-08-11 積層型半導体装置の製造方法および製造装置
TW094126989A TWI267185B (en) 2004-08-11 2005-08-09 Method and apparatus for manufacturing stacked-type semiconductor device
US11/200,037 US7871856B2 (en) 2004-08-11 2005-08-10 Method and apparatus for manufacturing stacked-type semiconductor device
US12/926,774 US20110079629A1 (en) 2004-08-11 2010-12-08 Method and apparatus for manufacturing stacked-type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234461A JP4406335B2 (ja) 2004-08-11 2004-08-11 積層型半導体装置の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JP2006054298A true JP2006054298A (ja) 2006-02-23
JP4406335B2 JP4406335B2 (ja) 2010-01-27

Family

ID=35908877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234461A Expired - Fee Related JP4406335B2 (ja) 2004-08-11 2004-08-11 積層型半導体装置の製造方法および製造装置

Country Status (3)

Country Link
US (2) US7871856B2 (ja)
JP (1) JP4406335B2 (ja)
TW (1) TWI267185B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102199A1 (ja) * 2006-03-07 2007-09-13 Solana Techno Corporation マトリックスヒータ
WO2014064796A1 (ja) * 2012-10-25 2014-05-01 富士機械製造株式会社 印刷装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035864A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージ
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
WO2009022991A1 (en) * 2007-08-14 2009-02-19 Agency For Science, Technology And Research Die package and method for manufacturing the die package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120679B2 (ja) * 1988-07-04 1995-12-20 株式会社新川 半導体装置の製造装置
JP3089392B2 (ja) * 1995-07-13 2000-09-18 株式会社新川 ボンデイング装置
US6071759A (en) 1996-07-15 2000-06-06 Matsushita Electronics Corporation Method for manufacturing semiconductor apparatus
JP4075204B2 (ja) 1999-04-09 2008-04-16 松下電器産業株式会社 積層型半導体装置
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
JP4360742B2 (ja) 2000-06-22 2009-11-11 Ｎｅｃエレクトロニクス株式会社 ボンディング装置
JP2002294723A (ja) 2001-03-30 2002-10-09 Watanabe Pipe コンクリート基礎石用補強材
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
JP2003179092A (ja) 2001-12-10 2003-06-27 Nitto Denko Corp 半導体装置の製造方法及びそれに用いるワイヤボンディング装置
JP4705748B2 (ja) * 2003-05-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102199A1 (ja) * 2006-03-07 2007-09-13 Solana Techno Corporation マトリックスヒータ
WO2014064796A1 (ja) * 2012-10-25 2014-05-01 富士機械製造株式会社 印刷装置

Also Published As

Publication number Publication date
US20060038275A1 (en) 2006-02-23
TW200620622A (en) 2006-06-16
US20110079629A1 (en) 2011-04-07
TWI267185B (en) 2006-11-21
US7871856B2 (en) 2011-01-18
JP4406335B2 (ja) 2010-01-27

Similar Documents

Publication Publication Date Title
JP6600715B2 (ja) 半導体チップボンディング装置及び半導体チップボンディング方法
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
US20110079629A1 (en) Method and apparatus for manufacturing stacked-type semiconductor device
WO2018062482A1 (ja) 半導体装置の製造方法および実装装置
US11664344B2 (en) Mounting apparatus
CN110024095B (zh) 半导体装置的制造方法以及封装装置
JP6602022B2 (ja) 実装装置および実装方法
JP6802583B2 (ja) 実装装置および半導体装置の製造方法
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
KR101619455B1 (ko) 적층형 반도체 패키지의 제조방법
JP5892686B2 (ja) 圧着装置および温度制御方法
JP2004235411A (ja) 電子部品のボンディング方法及び装置
JP7398612B2 (ja) 半導体デバイス製造システムおよび半導体デバイス製造方法
JP2018137262A (ja) 実装装置および実装方法
JP2020074384A (ja) 実装装置および実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees