JP2006054235A - 電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 - Google Patents
電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 Download PDFInfo
- Publication number
- JP2006054235A JP2006054235A JP2004233115A JP2004233115A JP2006054235A JP 2006054235 A JP2006054235 A JP 2006054235A JP 2004233115 A JP2004233115 A JP 2004233115A JP 2004233115 A JP2004233115 A JP 2004233115A JP 2006054235 A JP2006054235 A JP 2006054235A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- conductor
- separated
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる電源ライン分離方法を提供する。
【解決手段】 電源分離された回路ブロックAと回路ブロックBとの間の電源ライン(ドレンイ側)11および12を、複数の抵抗器Rで接続する。また、同様に、電源ライン(ソース側)21および22を、複数の抵抗器Rで接続する。また、各抵抗器Rの接続点に対応して、信号伝播素子B1およびB2を配置する。そして、回路ブロックAおよび回路ブロックB間で伝達される所定の信号を前記信号伝播素子B1、B2を経由して伝達する。
【選択図】 図1
【解決手段】 電源分離された回路ブロックAと回路ブロックBとの間の電源ライン(ドレンイ側)11および12を、複数の抵抗器Rで接続する。また、同様に、電源ライン(ソース側)21および22を、複数の抵抗器Rで接続する。また、各抵抗器Rの接続点に対応して、信号伝播素子B1およびB2を配置する。そして、回路ブロックAおよび回路ブロックB間で伝達される所定の信号を前記信号伝播素子B1、B2を経由して伝達する。
【選択図】 図1
Description
本発明は、電源系が分離された回路ブロック間で信号を安定して伝播させることができる、電源ライン分離方法、および該電源ライン分離方法を使用した集積回路に関するものである。
LSIなどのIC(集積回路)回路は、通常は複数の回路ブロックから構成されており、回路ブロック間の電源接続においては、以下の相反する要求がある。
第1の要求として、電源ノイズにより性能低下する回路ブロックの電源系を、ノイズ発生源の電源系から分離させることにより、性能低下を防止したい。
第2の要求として、静電ノイズ等の外乱ノイズに対し誤動作させないためには、電源分離は好ましくない。
このように、複数の回路ブロックで構成されるIC(集積回路)においては、こうした、相反する要求を両立させることが求められている。
このように、複数の回路ブロックで構成されるIC(集積回路)においては、こうした、相反する要求を両立させることが求められている。
このような要求を実現する方法としては、電源を分離した上で、以下に示す方法などが使用されている。
第1の方法として、ブロック間の信号にローパスフィルタを挿入する。
第2の方法として、ブロック間の信号がクロック信号である場合、予め高い周波数でブロック間を伝播させ、各ブロック内で分周してから使用する。
第1の方法として、ブロック間の信号にローパスフィルタを挿入する。
第2の方法として、ブロック間の信号がクロック信号である場合、予め高い周波数でブロック間を伝播させ、各ブロック内で分周してから使用する。
上記、第1の方法および第2の方法などが提案されているが、それぞれ以下に示すような問題がある。
第1の問題点として、伝播させる信号が高い周波数である場合にローパスフィルタでノイズを除去できない。
第2の問題点として、高い周波数でブロック間を伝播させようとした場合、各ブロックが必要とする周波数が、元々が高いと、クロックの生成が困難であるケースが多い。
第1の問題点として、伝播させる信号が高い周波数である場合にローパスフィルタでノイズを除去できない。
第2の問題点として、高い周波数でブロック間を伝播させようとした場合、各ブロックが必要とする周波数が、元々が高いと、クロックの生成が困難であるケースが多い。
なお、このような電源ノイズの問題に関連するいくつかの先行する発明が開示されている。例えば、静かなパワーレールと雑音の多いパワーレールの部分分離および部分結合を行う新規のパワーレール結合方法が開示されている(例えば、特許文献1参照)。この先行する発明は、共通バスに結合した8進バッファラインドライバ等の多重出力バッファー回路に適用することを意図している。この先行発明で課題としているのは、内蔵する出力バッファーに起因する電源ノイズに対する対処であり、本発明で対処しようとしている外乱ノイズに対する誤動作防止とは目的が異なる。
また、半導体装置に関し、既存の接合容量を使用してフィルタ回路を構成し、デジタル回路からアナログ回路へノイズが伝搬しないようにする発明が開示されている(例えば、特許文献2参照)。この先行する発明は、デジタル回路で発生した電源ノイズをアナログ回路に伝播させないことが目的であり、そのための電源フィルタ(特に容量)の実現方法に関するものである。本発明では、「デジタル回路で発生した電源ノイズをアナログ回路に伝播させない」ために、電源分離は前提としているが、積極的な容量構成を前提としたものではない。また、本発明では、電源分離されたブロック内にバッファー(信号伝播素子)が存在することが必須となるが、上記先行発明には、その記述がない。
また、チップサイズが小型化しても、高速スイッチング動作による伝搬ノイズを十分に低減することが可能な半導体回路を提供する発明が開示されている(例えば、特許文献3参照)。この先行発明は、デジタル回路で発生した電源ノイズをアナログ回路に伝播させないことを目的とし、そのための電源フィルタ(特に抵抗)の付加方法に関する発明である。本発明では、電源分離されたブロック内にバッファー(信号伝播素子)が存在することが必須となるが、上記先行発明には、その記述がない。
特許第3124141号明細書
特開平9−64276号公報
特許第3258284号明細書
本発明はこのような問題を解決するためになされたもので、その目的は、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができる、電源ライン分離方法、および該電源ライン分離方法を使用した集積回路を提供することにある。
本発明は上記課題を解決するためになされたものであり、本発明の電源ライン分離方法は、複数の電源分離された回路ブロックを有する電子回路において、前記電源分離された回路ブロック間の電源ラインを、回路ブロック内の電源ラインの導電体よりも相対的に高抵抗の導電体で接続する手順と、前記電源ライン分離された回路ブロック間を接続する高抵抗の導電体の途中に、前記電源分離された回路ブロック間で伝達される所定の信号に対応する信号伝播素子を配置する手順とを含むことを特徴とする。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
また、本発明の電源ライン分離方法は、前記電源分離された回路ブロック間の電源ラインを、複数個の抵抗器を介して接続する手順と、前記抵抗器の接続点に対応させて前記信号伝播素子を配置する手順とを含むことを特徴とする。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
また、本発明の集積回路は、上記電源ライン分離方法を使用して形成されたことを特徴とする。
これにより、電源ラインにノイズが印加された場合に、該電源ノイズによる誤動作を抑制する効果が高い集積回路を提供することができる。
これにより、電源ラインにノイズが印加された場合に、該電源ノイズによる誤動作を抑制する効果が高い集積回路を提供することができる。
本発明の電源ライン分離方法においては、電源分離された回路ブロック間の電源ライン(例えば、ドレンイおよびソース(グランド)など)を、回路ブロック内の電源よりも相対的に高抵抗の導電体で接続する。また、高抵抗の導電体の途中に、電源分離された回路ブロック間で伝達される信号(例えば、クロック信号など)を伝達する信号伝播素子(バッファー素子)を配置する。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
これにより、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
また、本発明の電源ライン分離方法は、電源分離された回路ブロック間の電源ライン(例えば、ドレンイおよびソース(グランド)など)を、複数個の抵抗器を介して接続し、各抵抗器の接続点に信号伝播素子(バッファー素子)を配置する。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
これにより、電源にノイズが印加された場合に、伝播させる信号の周波数によらず、電源ノイズによる誤動作の抑制効果が期待でき、従来のようにローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵することなく、電源分離された回路ブロック間で信号を安定して伝播させることができる。
また、本発明の集積回路は、上記電源ライン分離方法を使用して形成されるので、これにより、電源ラインにノイズが印加された場合に、電源ノイズによる誤動作を抑制する効果が高い集積回路を提供することができる。
次に本発明を実施するための最良の形態について図面を参照して説明する。
図1は、本発明の信号伝播方法を使用したLSI(大規模集積回路)の回路構成例を示す図である。図1において、回路ブロックAと回路ブロックBの電源系(電源ライン)は分離されており、回路ブロックAには、電源系として、ドレイン電圧VddAを供給する導電体11と、ソース電圧(グランド電圧)VssAを供給する導電体21が設けられている。
また、回路ブロックBには、電源系(電源ライン)として、ドレイン電圧VddBを供給する導電体12と、ソース電圧VssBを供給する導電体22が設けられている。
そして、ドレイン電圧の導電体11(回路ブロックA)と導電体12(回路ブロックB)とは、従来の例ではそのまま直接接続されているのであるが、本発明の場合には、これを導電体13と導電体14により分割している。また、導電体11と導電体13の間と、導電体13と導電体14の間と、導電体14と導電体12の間に抵抗器Rを挿入している。そして、導電体13の電圧をVddC、導電体14の電圧をVddDとする。すなわち、ドレンイ電圧VddAとVddBとを抵抗器Rで分圧する形になっている。
例えば、回路ブロックAのドレンイ電圧VddAが回路ブロックBのドレンイ電圧VddBの電圧よりも高い場合には、電圧差(ドレンイ電圧VddA―VddB)を抵抗器Rで分圧し、それにドレンイ電圧VddBを加算したものが導電体13と導電体14の電圧となる。
すなわち、VddA>VddBの場合は、次のようになる。
「VddC=(VddA−VddB)×(2R/3R)+VddB」
「VddD=(VddA−VddB)×(1R/3R)+VddB」
「VddC=(VddA−VddB)×(2R/3R)+VddB」
「VddD=(VddA−VddB)×(1R/3R)+VddB」
同様にして、ソース電圧の導電体21(回路ブロックA)と導電体22(回路ブロックB)とは、従来の例ではそのまま直接接続されているのであるが、本発明の場合には、これを導電体23と導電体24により分割している。また、導電体21と導電体23の間と、導電体23と導電体24の間と、導電体24と導電体22の間に抵抗器Rを挿入している。そして、導電体13の電圧をVssC、導電体24の電圧をVssDとする。
また、分割された導電体13と導電体23に対応して、信号伝播素子(例えば、バッファゲート)B1を設ける。この信号伝播素子B1に供給されるドレンイ電圧はVddCであり、ソース電圧はVssCである。
同様にして、分割された導電体14と導電体24に対応して、信号伝播素子(例えば、バッファゲート)B2を設ける。この信号伝播素子B2に供給されるドレンイ電圧はVddDであり、ソース電圧はVssDである。
回路ブロックA内の信号伝播素子B0と、信号伝播素子B1と、信号伝播素子B2と、回路ブロックB内の信号伝播素子B3とはカスケード接続されており、回路ブロックAから回路ブロックBに送られる信号C0(例えば、論理“H”入力)は、信号伝播素子B0→B1→B2→B3の経路で伝達され、信号C4として回路ブロックBで受け取られる。
図1に示す回路構成とすることで、雷サージ、静電ノイズ等の外乱ノイズが電源系(VddA、VddB、VssA、VssB)に印加された場合、それぞれの電源(ドレンイ電圧)、グランド(ソース電圧)は、ノイズの影響を受けて電源電圧変動を引き起こし、このノイズによってVddC、VddD、VssC、VssDも電源電圧変動を受けるが、信号伝播素子(B1、B2)の一つあたりの電源電圧変動幅は、抵抗器Rによる抵抗分割により緩和され、伝播素子は誤動作し難くなる。
図2は、本発明の電源ライン分離方法によるノイズ抑制効果について説明するための図であり、回路ブロックAのドレンイ電圧VddA(通常3V)に3Vのノイズが印加(重畳)された例を示している。
この場合、抵抗器Rの分圧効果により、VddC、VddDについては、以下のようになる。
「VddC=(VddA−VddB)×(2R/3R)+VddB、
=(6−3)×(2/3)+3=5[V]」
「VddD=(VddA−VddB)×(1R/3R)+VddB、
=(6−3)×(1/3)+3=4[V]」
「VddC=(VddA−VddB)×(2R/3R)+VddB、
=(6−3)×(2/3)+3=5[V]」
「VddD=(VddA−VddB)×(1R/3R)+VddB、
=(6−3)×(1/3)+3=4[V]」
また、論理“H”の信号C1、C2、C3、C4もノイズの影響を受けて変動し、信号C1は6V、信号C2は5V、信号C3は4Vに変動する。しかし、信号伝播素子B1、B2から見ると、入力レシオ(入力電圧/電源電圧)の変化はなく、誤動作が生じることはない。
なお、抵抗器Rの抵抗値は十分に小さいことが望ましいが、実際には、R=0Ωでは、電源分離したことにならないため、Rは電源ノイズによる性能低下が許容できる範囲で大きくすることになる。すると、VddAとC1、VddCとC2、VddDとC3の間に周波数特性差に起因する電位差を生じることになる。しかし、その電位差は、本発明による方法によらないで電源分離した場合(従来の場合)よりも、大幅に小さくすることができる。
なお、図1に示す例では、抵抗器Rを集中定数として記載したが、一般的には電源信号ラインの線幅を狭くして分布定数として実現することもできる。また、図1に示す例では、電源(ドレンイ側)、グランド(ソース側)の両方を分離したケースを記載したが、片方のみ分離した場合も、分離した側、若しくは両側を同様に抵抗分割して伝播素子を配置することも有効になる。また、図1に示す例では、ドレンイ電圧およびソース電圧の電源ラインをそれぞれ3箇所で分割し、2つの信号伝播素子B1、B2を使用する例を示しているが、電源ラインの分割箇所は2箇所であってもよいし、4箇所以上であってもよい。なお、分割箇所の数に対応して信号伝播素子を配置する(例えば、分割箇所が4箇所の場合は3つの信号伝播素子を使用)。
また、図3は、具体的な回路例を示す図であり、信号伝播素子B1の部分の回路ブロックを示したものである。図3(a)に示す信号伝播素子B1は、図3(b)に示すように、PMOSトランジスタとNMOSトランジスタから構成されるインバータを2段接続し、信号伝播用のバッファゲートとして構成できる。また、図3は、ウエハー上の回路配置の例を示したものである。
以上、本発明の実施の形態について説明したが、本発明の電源ライン分離方法、および該電源ライン分離方法を使用した集積回路は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明においては、伝播させる信号の周波数によらず電源ノイズによる誤動作の抑制効果を期待でき、ローパスフィルタや、高周波クロック生成回路等の特殊回路をLSI内部に内蔵せずに、電源分離された回路ブロック間で信号を安定して伝播させることができるので、本発明は電源ライン分離方法、および該電源ライン分離方法を使用した集積回路等に有用である。
A…回路ブロック、B…回路ブロック、11、12、13、14…導電体、21、22、23、24…導電体、B0、B1、B2、B3…信号伝播素子、R…抵抗器、VddA、VddB、VddC、VddD…ドレンイ電圧、VssA、VssB、VssC、VssD…ソース電圧
Claims (3)
- 複数の電源分離された回路ブロックを有する電子回路において、前記電源分離された回路ブロック間の電源ラインを、回路ブロック内の電源ラインの導電体よりも相対的に高抵抗の導電体で接続する手順と、
前記電源ライン分離された回路ブロック間を接続する高抵抗の導電体の途中に、前記電源分離された回路ブロック間で伝達される所定の信号に対応する信号伝播素子を配置する手順と
を含むことを特徴とする電源ライン分離方法。 - 前記電源分離された回路ブロック間の電源ラインを、複数個の抵抗器を介して接続する手順と、
前記抵抗器の接続点に対応させて前記信号伝播素子を配置する手順と
を含むことを特徴とする請求項1に記載の電源ライン分離方法。 - 請求項1または請求項2に記載の電源ライン分離方法を使用して形成されたことを特徴とする集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233115A JP2006054235A (ja) | 2004-08-10 | 2004-08-10 | 電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233115A JP2006054235A (ja) | 2004-08-10 | 2004-08-10 | 電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006054235A true JP2006054235A (ja) | 2006-02-23 |
Family
ID=36031531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004233115A Pending JP2006054235A (ja) | 2004-08-10 | 2004-08-10 | 電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006054235A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8030797B2 (en) | 2007-09-07 | 2011-10-04 | Nec Corporation | Apparatus, circuit and method of wiring for supplying power |
-
2004
- 2004-08-10 JP JP2004233115A patent/JP2006054235A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8030797B2 (en) | 2007-09-07 | 2011-10-04 | Nec Corporation | Apparatus, circuit and method of wiring for supplying power |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7423472B2 (en) | Power switching circuit | |
CN106257668B (zh) | 半导体器件 | |
US5019724A (en) | Noise tolerant input buffer | |
US20110221516A1 (en) | Information technology equipment | |
KR20140046023A (ko) | 조밀하고 견고한 레벨 시프터 레이아웃 설계 | |
JP3612313B2 (ja) | 半導体集積回路装置 | |
TW202036577A (zh) | 位準移位電路與顯示面板 | |
JP2019215881A (ja) | 半導体集積回路及び半導体集積回路のクロック供給方法 | |
US6260181B1 (en) | Integrated circuit and the design method thereof | |
US20040120087A1 (en) | Semiconductor device including a plurality of power domains | |
JPH09275191A (ja) | 半導体集積回路及びそれを使用した回路装置 | |
JP3267479B2 (ja) | 半導体集積回路装置 | |
JP2006054235A (ja) | 電源ライン分離方法、および該電源ライン分離方法を使用した集積回路 | |
EP0651511A2 (en) | Semiconductor device having CMOS circuit and bipolar circuit mixed | |
US8653853B1 (en) | Differential interfaces for power domain crossings | |
JP2011096879A (ja) | 半導体集積回路 | |
JP5254596B2 (ja) | 半導体集積回路および電子回路 | |
US6999739B2 (en) | Stacked FET receiver method and apparatus | |
US6414539B1 (en) | AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage | |
US20060273350A1 (en) | Semiconductor integrated circuit | |
US20090189643A1 (en) | Constant voltage generating device | |
CN109861684B (zh) | 跨电位的电平移位电路 | |
US7403042B2 (en) | Flip-flop, integrated circuit, and flip-flop resetting method | |
JPH06311022A (ja) | 半導体論理回路装置 | |
JP2019179840A (ja) | 半導体装置 |