JP2006054216A - Light emitting diode chip and chip type light emitting element comprising it - Google Patents

Light emitting diode chip and chip type light emitting element comprising it Download PDF

Info

Publication number
JP2006054216A
JP2006054216A JP2004232652A JP2004232652A JP2006054216A JP 2006054216 A JP2006054216 A JP 2006054216A JP 2004232652 A JP2004232652 A JP 2004232652A JP 2004232652 A JP2004232652 A JP 2004232652A JP 2006054216 A JP2006054216 A JP 2006054216A
Authority
JP
Japan
Prior art keywords
light emitting
active layer
layer
chip
cladding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004232652A
Other languages
Japanese (ja)
Other versions
JP4571458B2 (en
Inventor
Hiromoto Ishinaga
宏基 石長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004232652A priority Critical patent/JP4571458B2/en
Publication of JP2006054216A publication Critical patent/JP2006054216A/en
Application granted granted Critical
Publication of JP4571458B2 publication Critical patent/JP4571458B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light emitting diode chip capable of taking out emitted light efficiently when it is employed in a chip type light emitting element. <P>SOLUTION: The light emitting diode chip 4 comprises a lower clad layer 12, an active layer 13, a current interruption layer 15, and an upper clad layer formed sequentially on a semiconductor substrate 11. The current interruption layer 15 is formed in the region of the LED chip 4 from the central part to one side face thereof while avoiding the vicinity of three other side faces of the LED chip 4 (noninterruption region 16). <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、携帯電話機のキーの照明用光源などに用いられる側面発光型のチップ型発光素子およびそれに用いられる発光ダイオードチップに関する。   The present invention relates to a side-emitting chip type light emitting device used for a light source for illumination of a key of a cellular phone and a light emitting diode chip used therefor.

たとえば、携帯電話機には、実装基板の表面に平行な方向に光を発する、いわゆる側面発光型のチップ型発光素子が用いられている。
図５は、従来の側面発光型のチップ型発光素子３０の図解的な断面図である。このチップ型発光素子３０は、ほぼ直方体の形状を有しており、絶縁性基板２１と、この絶縁性基板２１の一方表面に配された発光ダイオード（ＬＥＤ）チップ２４およびリフレクタケース２７とを備えている。絶縁性基板２１の他方表面（リフレクタケース２７側とは反対側の表面）は、チップ型発光素子３０を実装基板に接合するための実装面となっている。 For example, a so-called side-emitting chip type light emitting element that emits light in a direction parallel to the surface of a mounting substrate is used for a mobile phone.
FIG. 5 is a schematic cross-sectional view of a conventional side-emitting chip type light emitting device 30. The chip-type light emitting element 30 has a substantially rectangular parallelepiped shape, and includes an insulating substrate 21, and a light emitting diode (LED) chip 24 and a reflector case 27 disposed on one surface of the insulating substrate 21. ing. The other surface (the surface opposite to the reflector case 27 side) of the insulating substrate 21 is a mounting surface for bonding the chip light emitting element 30 to the mounting substrate.

絶縁性基板２１の上記一方表面には、内部電極２２Ａが形成されている。ＬＥＤチップ２４の一対の平行な面には、ｐ側電極２４ｐおよびｎ側電極２４ｎがそれぞれ形成されている。ＬＥＤチップ２４は、ｎ側電極２４ｎが形成された面で内部電極２２Ａにダイボンディングされている。ＬＥＤチップ２４のｐ側電極２４ｐは、ボンディングワイヤ２５を介して、内部電極２２Ａとは別の他の内部電極（図示せず）に電気接続されている。   An internal electrode 22 </ b> A is formed on the one surface of the insulating substrate 21. A p-side electrode 24p and an n-side electrode 24n are formed on a pair of parallel surfaces of the LED chip 24, respectively. The LED chip 24 is die-bonded to the internal electrode 22A on the surface on which the n-side electrode 24n is formed. The p-side electrode 24p of the LED chip 24 is electrically connected to another internal electrode (not shown) different from the internal electrode 22A through the bonding wire 25.

内部電極２２Ａ、およびボンディングワイヤ２５が接続された他の内部電極からは、絶縁性基板２１の端面を介して、絶縁性基板２１の実装面へ配線が延設されている（図示せず）。
リフレクタケース２７は、ＬＥＤチップ２４の上面（ｐ側電極２４ｐが形成されている面）および側面の１つに対向する方向を覆っている。リフレクタケース２７の内表面は、ＬＥＤチップ２４からの光を反射する反射面をなしている。絶縁性基板２１とリフレクタケース２７との間の空間を埋めるように、透光性樹脂２８が配されている。 From the internal electrode 22A and other internal electrodes to which the bonding wires 25 are connected, wiring is extended to the mounting surface of the insulating substrate 21 via the end surface of the insulating substrate 21 (not shown).
The reflector case 27 covers the direction facing the upper surface (the surface on which the p-side electrode 24p is formed) and one of the side surfaces of the LED chip 24. The inner surface of the reflector case 27 forms a reflection surface that reflects light from the LED chip 24. A translucent resin 28 is disposed so as to fill a space between the insulating substrate 21 and the reflector case 27.

ＬＥＤチップ２４は、絶縁性基板２１にほぼ平行に配された半導体基板３１、ならびに半導体基板３１の上（絶縁性基板２１側とは反対側）に順に積層された下クラッド層３２、活性層３３、および上クラッド層３４を含んでいる。
半導体基板３１は、ＧａＡｓ化合物半導体からなる。下クラッド層３２および上クラッド層３４は、Ａｌy1Ｇａ(1-y1)Ａｓ（たとえば、ｙ１＝０．２）の組成を有する化合物半導体からなり、活性層３３は、Ａｌy2Ｇａy3Ｉｎ(1-y2-y3)Ｐ（たとえば、ｙ２＝０．１、ｙ３＝０．２）の組成を有する化合物半導体からなる。 The LED chip 24 includes a semiconductor substrate 31 disposed substantially parallel to the insulating substrate 21, a lower cladding layer 32, and an active layer 33 sequentially stacked on the semiconductor substrate 31 (on the side opposite to the insulating substrate 21 side). , And an upper cladding layer 34.
The semiconductor substrate 31 is made of a GaAs compound semiconductor. The lower cladding layer 32 and the upper cladding layer 34 are made of a compound semiconductor having a composition of Al y1 Ga (1-y1) As (for example, y1 = 0.2), and the active layer 33 is made of Al y2 Ga y3 In (1 -y2-y3) It is made of a compound semiconductor having a composition of P (for example, y2 = 0.1, y3 = 0.2).

ｎ側電極２４ｎとｐ側電極２４ｐとの間に通電すると、活性層３３内で電子と正孔とが再結合して発光する。下クラッド層３２、上クラッド層３４、および活性層３３を上述のような組成とすることにより、下クラッド層３２および上クラッド層３４のバンドギャップエネルギーは、活性層３３のバンドギャップエネルギーより大きくなり、キャリアは活性層３３内に閉じ込められる。   When energized between the n-side electrode 24n and the p-side electrode 24p, electrons and holes are recombined in the active layer 33 to emit light. By setting the lower cladding layer 32, the upper cladding layer 34, and the active layer 33 as described above, the band gap energy of the lower cladding layer 32 and the upper cladding layer 34 becomes larger than the band gap energy of the active layer 33. , Carriers are confined in the active layer 33.

このようにして発生した光は、チップ型発光素子３０の側面のうち、リフレクタケース２７に遮られていない面から外部に取り出される。
下記特許文献１，２には、内部の特定の領域に電流が集中しないようにして、発光領域が広くされたＬＥＤチップが開示されている。
特開平７−１５０３８ 特開平１０−２７０７５２ The light thus generated is extracted to the outside from the side of the chip type light emitting element 30 that is not blocked by the reflector case 27.
Patent Documents 1 and 2 below disclose LED chips having a wide light-emitting region so that current is not concentrated in a specific region inside.
JP-A-7-15038 JP-A-10-270752

ところが、ＧａＡｓからなる半導体基板３１は、活性層３３が発する光に対して不透明であり、ＬＥＤチップ２４は主として活性層３３（ｐ側電極２４ｐ）が形成されている側の面から半導体基板３１にほぼ垂直な方向（図５に矢印Ｅで示す。）に光を発する。この方向には、リフレクタケース２７が配されているため、ＬＥＤチップ２４から発せられた光の大部分は、リフレクタケース２７の内表面などでいったん反射されてから、チップ型発光素子３０の外部へと取り出される。   However, the semiconductor substrate 31 made of GaAs is opaque to the light emitted from the active layer 33, and the LED chip 24 is mainly applied to the semiconductor substrate 31 from the surface on which the active layer 33 (p-side electrode 24p) is formed. Light is emitted in a substantially vertical direction (indicated by arrow E in FIG. 5). Since the reflector case 27 is arranged in this direction, most of the light emitted from the LED chip 24 is once reflected on the inner surface of the reflector case 27 and the like, and then to the outside of the chip-type light emitting element 30. Is taken out.

同様に、ＬＥＤチップ２４の側面方向のうち、リフレクタケース２７が配されている方向に発せられた光も、リフレクタケース２７の内表面などでいったん反射されてから、チップ型発光素子３０の外部へと取り出される。
そのため、ＬＥＤチップ２４の発光量の割に、チップ型発光素子３０の光量をさほど増大することができないという問題があった。換言すれば、チップ型発光素子３０の光量を増大させるためには、ＬＥＤチップ２４に大きな電流を流さなければならなかった。 Similarly, the light emitted in the direction in which the reflector case 27 is arranged in the side surface direction of the LED chip 24 is once reflected by the inner surface of the reflector case 27 and the like, and then to the outside of the chip-type light emitting element 30. It is taken out.
For this reason, there is a problem that the amount of light emitted from the chip-type light emitting element 30 cannot be increased as much as the amount of light emitted from the LED chip 24. In other words, in order to increase the light amount of the chip-type light emitting element 30, a large current must be passed through the LED chip 24.

そこで、この発明の目的は、発光ダイオードチップから発せられた光を効率よく外部に取り出すことができる側面発光型のチップ型発光素子を提供することである。
この発明の他の目的は、チップ型発光素子に用いられたとき、発せられた光を効率よく外部に取り出すことができる発光ダイオードチップを提供することである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a side light emitting chip light emitting element that can efficiently extract light emitted from a light emitting diode chip to the outside.
Another object of the present invention is to provide a light emitting diode chip that can efficiently extract emitted light to the outside when used in a chip type light emitting device.

上記の課題を解決するための請求項１記載の発明は、半導体基板（１１）上に形成された下クラッド層（１２）と、この下クラッド層の上に形成された活性層（１３）と、この活性層の上に形成された上クラッド層（１４）と、上記下クラッド層、活性層、および上クラッド層の積層方向に沿って見下ろす平面視において、上記活性層の周縁部に設定した非遮断領域（１６，１９）以外の領域において当該活性層に重なるように設けられ、上記活性層への電流の供給を制限する電流遮断層（１５，１７）とを含むことを特徴とする発光ダイオードチップ（４，１８）である。   The invention according to claim 1 for solving the above-mentioned problem is characterized in that a lower cladding layer (12) formed on a semiconductor substrate (11) and an active layer (13) formed on the lower cladding layer. The upper clad layer (14) formed on the active layer and the lower clad layer, the active layer, and the upper clad layer are set at the periphery of the active layer in a plan view looking down along the stacking direction. A light emission including a current blocking layer (15, 17) provided so as to overlap the active layer in a region other than the non-blocking region (16, 19) and restricting the supply of current to the active layer. It is a diode chip (4, 18).

なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下、この項において同じ。
電流遮断層は、たとえば、絶縁性を有した酸化物から構成されるものであってもよい。活性層は、発光ダイオード（ＬＥＤ）チップの側面に至る領域にまで（側面に露出するように）設けられていることが好ましい。 The alphanumeric characters in parentheses indicate corresponding components in the embodiments described later. The same applies hereinafter.
The current blocking layer may be made of, for example, an insulating oxide. The active layer is preferably provided up to a region reaching the side surface of the light emitting diode (LED) chip (so as to be exposed on the side surface).

この発明によれば、電流は、電流遮断層を横切って流れることができない。このため、電流は、活性層のうち非遮断領域に対応する領域でのみ、活性層を横切って流れることができ、この領域が発光する。したがって、活性層は、その周縁部の一部が発光する。
このため、ＬＥＤチップの側面のうち、非遮断領域が近接する領域が発光し、活性層に垂直な方向へ放出される光の量が少なくなる。したがって、チップ型発光素子において、絶縁性基板と活性層とがほぼ平行になるようにＬＥＤチップが配されている場合、チップ型発光素子の主たる発光方向は、絶縁性基板に平行な方向、すなわち、素子側方方向となるようにできる。 According to the invention, no current can flow across the current blocking layer. For this reason, current can flow across the active layer only in the region corresponding to the non-blocking region in the active layer, and this region emits light. Therefore, the active layer emits a part of the peripheral edge.
For this reason, among the side surfaces of the LED chip, the region close to the non-blocking region emits light, and the amount of light emitted in the direction perpendicular to the active layer is reduced. Therefore, in the chip type light emitting device, when the LED chip is arranged so that the insulating substrate and the active layer are substantially parallel, the main light emitting direction of the chip type light emitting device is a direction parallel to the insulating substrate, that is, The element can be in the lateral direction.

チップ型発光素子は、側面の一部が開放されるようにリフレクタケースが設けられたものとすることができる。以下、チップ型発光素子の側面のうち、このような開放された面を「開放面」という。
ＬＥＤチップの側面のうち、非遮断領域が近接して配された面が、開放面に対向するようにすると、ＬＥＤチップの主たる発光方向とチップ型発光素子の主たる発光方向とが一致するようにできる。この場合、ＬＥＤチップから発せられた光の大部分は、リフレクタケースに反射されることなく、直接チップ型発光素子の外部へと取り出される。したがって、このようなチップ型発光素子は、ＬＥＤチップから発せられた光を効率的に取り出すことができる。すなわち、ＬＥＤチップに与えられる電気エネルギーに対するチップ型発光素子から発せられる光のエネルギーの割合を向上させることができる。 The chip-type light emitting element may be provided with a reflector case so that a part of the side surface is opened. Hereinafter, of the side surfaces of the chip-type light emitting element, such an open surface is referred to as an “open surface”.
Among the side surfaces of the LED chip, when the surface in which the non-blocking region is disposed close to the open surface, the main light emitting direction of the LED chip and the main light emitting direction of the chip-type light emitting element coincide with each other. it can. In this case, most of the light emitted from the LED chip is extracted directly to the outside of the chip-type light emitting element without being reflected by the reflector case. Therefore, such a chip-type light emitting device can efficiently extract the light emitted from the LED chip. That is, the ratio of the energy of light emitted from the chip-type light emitting element to the electrical energy given to the LED chip can be improved.

電流遮断層は、１枚のみ設けられていてもよく、２枚以上設けられていてもよい。
請求項２記載の発明は、上記電流遮断層が、上記活性層に隣接して積層されていることを特徴とする請求項１記載の発光ダイオードチップである。
電流遮断層を活性層に隣接して設けることにより、活性層の非遮断領域の位置、すなわち、活性層が発光する領域を正確に定めることができる。 Only one current blocking layer may be provided, or two or more current blocking layers may be provided.
The invention according to claim 2 is the light-emitting diode chip according to claim 1, wherein the current blocking layer is laminated adjacent to the active layer.
By providing the current blocking layer adjacent to the active layer, the position of the non-blocking region of the active layer, that is, the region where the active layer emits light can be accurately determined.

電流遮断層は、活性層の下面（下クラッド層と活性層との間）に設けられていてもよく、活性層の上面（活性層と上クラッド層との間）に設けられていてもよく、それらの双方に設けられていてもよい。
請求項３記載の発明は、上記下クラッド層、活性層、および上クラッド層が、III族元素としてアルミニウムを含むIII-V族化合物半導体からなり、上記下クラッド層および上クラッド層におけるアルミニウムの混晶比が、上記活性層におけるアルミニウムの混晶比の２倍より大きいことを特徴とする請求項１または２記載の発光ダイオードチップである。 The current blocking layer may be provided on the lower surface of the active layer (between the lower cladding layer and the active layer), or may be provided on the upper surface of the active layer (between the active layer and the upper cladding layer). , Both of them may be provided.
According to a third aspect of the present invention, the lower cladding layer, the active layer, and the upper cladding layer are made of a III-V group compound semiconductor containing aluminum as a group III element, and aluminum is mixed in the lower cladding layer and the upper cladding layer. 3. The light emitting diode chip according to claim 1, wherein the crystal ratio is larger than twice the mixed crystal ratio of aluminum in the active layer.

III族元素としてアルミニウム（Ａｌ）を含むIII-V族化合物半導体では、アルミニウムの混晶比（以下、単に「Ａｌ混晶比」という。）が高くなるほど、屈折率は低くなる。このため、下クラッド層および上クラッド層におけるＡｌ混晶比を、活性層におけるＡｌ混晶比より高くすることにより、下クラッド層および上クラッド層の屈折率は、活性層の屈折率より低くなる。   In a group III-V compound semiconductor containing aluminum (Al) as a group III element, the refractive index decreases as the mixed crystal ratio of aluminum (hereinafter simply referred to as “Al mixed crystal ratio”) increases. Therefore, by making the Al mixed crystal ratio in the lower cladding layer and the upper cladding layer higher than the Al mixed crystal ratio in the active layer, the refractive index of the lower cladding layer and the upper cladding layer becomes lower than the refractive index of the active layer. .

下クラッド層および上クラッド層におけるＡｌ混晶比を、本発明のように、活性層におけるＡｌ混晶比の２倍より大きくすることにより、下クラッド層および上クラッド層の屈折率と活性層の屈折率との差を大きく（たとえば、０．１より大きく）することができる。これにより、活性層で発生した光の大部分は、活性層内（下クラッド層と上クラッド層との間）に閉じ込められ、活性層に沿う面内の方向に進み、そして、ＬＥＤチップの側面から外部に放出されるようになる。   By making the Al mixed crystal ratio in the lower cladding layer and the upper cladding layer larger than twice the Al mixed crystal ratio in the active layer as in the present invention, the refractive index of the lower cladding layer and the upper cladding layer and the active layer The difference from the refractive index can be increased (for example, greater than 0.1). As a result, most of the light generated in the active layer is confined in the active layer (between the lower cladding layer and the upper cladding layer), travels in the direction along the active layer, and the side surface of the LED chip. Will be released to the outside.

このため、このようなＬＥＤチップを、チップ型発光素子において、活性層が絶縁性基板とほぼ平行になるように絶縁性基板上に配すると、ＬＥＤチップから側方へ発せられた光は、絶縁性基板に平行に、すなわち、チップ型発光素子の側面から放出される。したがって、このようなＬＥＤチップが側面発光型のチップ型発光素子に用いられたとき、ＬＥＤチップの主たる光の放出方向と、チップ型発光素子の主たる光の放出方向とが一致するので、ＬＥＤチップから発せられた光を効率よくチップ型発光素子の外部に取り出すことができる。   For this reason, when such an LED chip is arranged on an insulating substrate in a chip-type light emitting device so that the active layer is substantially parallel to the insulating substrate, the light emitted from the LED chip to the side is insulated. The light is emitted in parallel with the conductive substrate, that is, from the side surface of the chip-type light emitting device. Therefore, when such an LED chip is used for a side-emitting chip type light emitting device, the main light emission direction of the LED chip coincides with the main light emission direction of the chip type light emitting device. It is possible to efficiently extract the light emitted from the outside of the chip type light emitting device.

下クラッド層および上クラッド層の屈折率と活性層の屈折率との差は、下クラッド層および上クラッド層のＡｌ混晶比を通常のＬＥＤチップにおけるものより大きくして、バンドギャップエネルギーを大きく（ワイドギャップ化）することによって大きくしてもよい。
請求項４記載の発明は、絶縁性基板（１）と、この絶縁性基板の一方表面に形成された内部電極（２Ａ，２Ｂ）と、この絶縁性基板の他方表面に形成され、上記内部電極に電気接続された外部電極（３Ａ，３Ｂ）と、上記内部電極に電気接続され、上記絶縁性基板と上記活性層とがほぼ平行になるように配された請求項１ないし３のいずれかに記載の発光ダイオードチップとを備えたことを特徴とするチップ型発光素子（１０）である。 The difference between the refractive index of the lower cladding layer and the upper cladding layer and the refractive index of the active layer is that the Al mixed crystal ratio of the lower cladding layer and the upper cladding layer is made larger than that in a normal LED chip, and the band gap energy is increased. You may enlarge by making (a wide gap).
The invention according to claim 4 is an insulating substrate (1), an internal electrode (2A, 2B) formed on one surface of the insulating substrate, and the internal electrode formed on the other surface of the insulating substrate. The external electrode (3A, 3B) electrically connected to the internal electrode and the internal electrode, and the insulating substrate and the active layer are arranged so as to be substantially parallel to each other. A chip-type light emitting device (10) comprising the light emitting diode chip described above.

このチップ型発光素子は、外部電極を介して、実装基板（配線基板）に対して、絶縁性基板と実装基板とがほぼ平行になるように接続できる。この場合、チップ型発光素子は、実装基板に対してほぼ平行に光を放出できる。
このような構成のチップ型発光素子により、請求項１ないし３のいずれかに記載のＬＥＤチップと同様の効果を奏することができる。 This chip-type light emitting element can be connected via an external electrode so that the insulating substrate and the mounting substrate are substantially parallel to the mounting substrate (wiring substrate). In this case, the chip-type light emitting device can emit light substantially parallel to the mounting substrate.
The chip-type light emitting device having such a configuration can provide the same effects as those of the LED chip according to any one of claims 1 to 3.

以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の一実施形態に係る側面発光型のチップ型発光素子１０の構造を示す図解的な斜視図である。このチップ型発光素子１０は、平面視においてほぼ矩形の絶縁性基板１と、この絶縁性基板１の一方表面を覆うように配置されたリフレクタケース７とを備えており、全体が偏平な直方体形状に構成されている。絶縁性基板１のリフレクタケース７側とは反対側の表面は、チップ型発光素子１０を実装基板に接合するための実装面となっている。この実装面には、絶縁性基板１の一対の対向する端面付近に一対の外部電極３Ａ，３Ｂが形成されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic perspective view showing the structure of a side-emitting chip type light emitting device 10 according to an embodiment of the present invention. The chip-type light emitting element 10 includes a substantially rectangular insulating substrate 1 in a plan view and a reflector case 7 disposed so as to cover one surface of the insulating substrate 1, and has a flat rectangular shape as a whole. It is configured. The surface of the insulating substrate 1 opposite to the reflector case 7 is a mounting surface for joining the chip-type light emitting element 10 to the mounting substrate. On the mounting surface, a pair of external electrodes 3A and 3B are formed in the vicinity of a pair of opposing end surfaces of the insulating substrate 1.

絶縁性基板１の上記一方表面には、外部電極３Ａ，３Ｂにそれぞれ対応した一対の内部電極２Ａ，２Ｂが形成されている。これらのうちの一方の内部電極２Ａに、たとえば、銀ペーストを用いて、ＬＥＤチップ４がダイボンディングされている。ＬＥＤチップ４は、ほぼ直方体の形状を有しており、ＬＥＤチップ４の側面は、チップ型発光素子１０の対応する側面とほぼ平行になるように配されている。   On the one surface of the insulating substrate 1, a pair of internal electrodes 2A and 2B corresponding to the external electrodes 3A and 3B are formed. The LED chip 4 is die-bonded to one of the internal electrodes 2A using, for example, a silver paste. The LED chip 4 has a substantially rectangular parallelepiped shape, and the side surface of the LED chip 4 is arranged to be substantially parallel to the corresponding side surface of the chip-type light emitting element 10.

ＬＥＤチップ４において、ダイボンディングされている面の反対側の面には、ボンディングワイヤ５が電気接続されており、ボンディングワイヤ５は、内部電極２Ｂに電気接続されている。
内部電極２Ａ，２Ｂと外部電極３Ａ，３Ｂとは、絶縁性基板１の一対の端面に形成された２分の１スルーホール６Ａ，６Ｂの内壁面に被着された導体膜を介して、それぞれ電気接続されている。以上のような構成により、外部電極３Ａと外部電極３Ｂとの間に通電することにより、ＬＥＤチップ４が発光する。 In the LED chip 4, a bonding wire 5 is electrically connected to the surface opposite to the die-bonded surface, and the bonding wire 5 is electrically connected to the internal electrode 2 </ b> B.
The internal electrodes 2A, 2B and the external electrodes 3A, 3B are respectively connected via conductor films attached to the inner wall surfaces of the half through holes 6A, 6B formed on the pair of end surfaces of the insulating substrate 1. Electrical connection. With the configuration as described above, the LED chip 4 emits light when energized between the external electrode 3A and the external electrode 3B.

リフレクタケース７は、断面Ｌ字形に形成されていて、ＬＥＤチップ４の上面（ボンディングワイヤ５が接続されている側の面）および側面の１つに対向する方向を覆うように配されている。チップ型発光素子１０の側面のうち、リフレクタケース７で遮られていない他の三面は、開放面１０Ａ，１０Ｂ，１０Ｃとなっている。
リフレクタケース７の内表面は、ＬＥＤチップ４からの光を反射する反射面をなしている。リフレクタケース７と絶縁性基板１との間の空間を埋めるように、透光性樹脂が配されている（透光性樹脂によるチップ型発光素子１０の稜を図１に二点鎖線で示す。）。透光性樹脂は、たとえば、エポキシ樹脂からなる。 The reflector case 7 is formed to have an L-shaped cross section and is disposed so as to cover the upper surface of the LED chip 4 (the surface on the side to which the bonding wires 5 are connected) and the direction facing one of the side surfaces. Of the side surfaces of the chip-type light emitting device 10, the other three surfaces not blocked by the reflector case 7 are open surfaces 10A, 10B, and 10C.
The inner surface of the reflector case 7 forms a reflection surface that reflects light from the LED chip 4. A translucent resin is arranged so as to fill a space between the reflector case 7 and the insulating substrate 1 (the ridge of the chip-type light emitting element 10 made of the translucent resin is shown by a two-dot chain line in FIG. 1. ). The translucent resin is made of, for example, an epoxy resin.

図２は、ＬＥＤチップ４の図解的な断面図である。
ＬＥＤチップ４は、半導体基板１１の一方表面に下クラッド層（ｎクラッド層）１２、活性層１３、電流遮断層１５、および上クラッド層（ｐクラッド層）１４が順に積層されてなる。半導体基板１１は、絶縁性基板１（図１参照）にほぼ平行に配されている。したがって、活性層１３は、絶縁性基板１にほぼ平行に配されている。 FIG. 2 is a schematic cross-sectional view of the LED chip 4.
The LED chip 4 is formed by laminating a lower clad layer (n clad layer) 12, an active layer 13, a current blocking layer 15, and an upper clad layer (p clad layer) 14 in this order on one surface of a semiconductor substrate 11. The semiconductor substrate 11 is arranged substantially parallel to the insulating substrate 1 (see FIG. 1). Therefore, the active layer 13 is disposed substantially parallel to the insulating substrate 1.

半導体基板１１の下面（下クラッド層１２が形成されている面とは反対側の面）にはｎ側電極４ｎが形成されており、ＬＥＤチップ４はこのｎ側電極４ｎを介して内部電極２Ａにダイボンディングされている。上クラッド層１４の上には、ｐ側電極４ｐが形成されており、ボンディングワイヤ５は、このｐ側電極４ｐに接続されている。
半導体基板１１は、ＧａＡｓからなる。下クラッド層１２および上クラッド層１４の組成は、Ａｌx1Ｇａ(1-x1)Ａｓであり、Ａｌ混晶比ｘ１は、たとえば、０．２８程度である。下クラッド層１２は、不純物の導入によりｎ型半導体にされており、上クラッド層１４は、不純物の導入によりｐ型半導体にされている。 An n-side electrode 4n is formed on the lower surface of the semiconductor substrate 11 (the surface opposite to the surface on which the lower cladding layer 12 is formed), and the LED chip 4 is connected to the internal electrode 2A via the n-side electrode 4n. It is die-bonded to. A p-side electrode 4p is formed on the upper cladding layer 14, and the bonding wire 5 is connected to the p-side electrode 4p.
The semiconductor substrate 11 is made of GaAs. The composition of the lower cladding layer 12 and the upper cladding layer 14 is Al x1 Ga (1-x1) As, and the Al mixed crystal ratio x1 is, for example, about 0.28. The lower cladding layer 12 is made an n-type semiconductor by introducing impurities, and the upper cladding layer 14 is made a p-type semiconductor by introducing impurities.

活性層１３の組成は、Ａｌx2Ｇａx3Ｉｎ(1-x2-x3)Ｐであり、Ａｌ混晶比ｘ２は、たとえば、０．１２程度であり、Ｇａ混晶比ｘ３は、たとえば、０．２程度である。したがって、下クラッド層１２および上クラッド層１４におけるＡｌ混晶比ｘ１と、活性層１３におけるＡｌ混晶比ｘ２との差は、０．１６程度である。
電流遮断層１５は、絶縁性を有する酸化物からなる。下クラッド層１２、活性層１３、および上クラッド層１４の積層方向に沿って見下ろす平面視において、電流遮断層１５は、活性層１３の周縁部に設定した非遮断領域１６を回避した全て領域において、活性層１３と重なるように設けられている。 The composition of the active layer 13 is Al x2 Ga x3 In (1-x2-x3) P, the Al mixed crystal ratio x2 is, for example, about 0.12, and the Ga mixed crystal ratio x3 is, for example, 0.8. It is about 2. Therefore, the difference between the Al mixed crystal ratio x1 in the lower cladding layer 12 and the upper cladding layer 14 and the Al mixed crystal ratio x2 in the active layer 13 is about 0.16.
The current blocking layer 15 is made of an insulating oxide. In a plan view looking down along the stacking direction of the lower cladding layer 12, the active layer 13, and the upper cladding layer 14, the current blocking layer 15 is in all regions avoiding the non-blocking region 16 set at the peripheral portion of the active layer 13. The active layer 13 is provided so as to overlap.

ＬＥＤチップ４において、ｐ側電極４ｐとｎ側電極４ｎとの間に通電すると、活性層１３内で電子と正孔とが再結合して発光する。この際、電流は電流遮断層１５を横切って流れることはできず、活性層１３のうち、非遮断領域１６のみが発光する。
Ａｌ混晶比ｘ１，ｘ２を上記のような値とすることにより、下クラッド層１２および上クラッド層１４は、バンドギャップエネルギーに関して、ワイドギャップ化される。活性層１３のバンドギャップエネルギーは、下クラッド層１２および上クラッド層１４のバンドギャップエネルギーより小さく、これにより、キャリアは活性層１３内に閉じ込められるようになっている。 When the LED chip 4 is energized between the p-side electrode 4p and the n-side electrode 4n, electrons and holes are recombined in the active layer 13 to emit light. At this time, current cannot flow across the current blocking layer 15, and only the non-blocking region 16 of the active layer 13 emits light.
By setting the Al mixed crystal ratios x1 and x2 as described above, the lower cladding layer 12 and the upper cladding layer 14 are wide-gap with respect to the band gap energy. The band gap energy of the active layer 13 is smaller than the band gap energy of the lower cladding layer 12 and the upper cladding layer 14, so that carriers are confined in the active layer 13.

ＡｌＧａＡｓ系やＡｌＧａＩｎＰ系のように、III族元素としてＡｌを含むIII-V族化合物半導体では、Ａｌの混晶比が高くなるほど屈折率は低くなる。このため、ＬＥＤチップ４において、下クラッド層１２および上クラッド層１４の屈折率は、活性層１３の屈折率より低くなっている。下クラッド層１２および上クラッド層１４の屈折率と、活性層１３の屈折率との差は、たとえば、０．３程度となっている。   In a III-V group compound semiconductor containing Al as a group III element, such as an AlGaAs type or AlGaInP type, the refractive index decreases as the mixed crystal ratio of Al increases. For this reason, in the LED chip 4, the refractive indexes of the lower cladding layer 12 and the upper cladding layer 14 are lower than the refractive index of the active layer 13. The difference between the refractive index of the lower cladding layer 12 and the upper cladding layer 14 and the refractive index of the active layer 13 is, for example, about 0.3.

このように、下クラッド層１２および上クラッド層１４の屈折率が活性層１３の屈折率より低く、かつ、下クラッド層１２および上クラッド層１４の屈折率と活性層１３の屈折率との差が大きい場合は、活性層１３（非遮断領域１６）で発生した光の大部分は、活性層１３に垂直な方向に関して、活性層１３内（下クラッド層１２と上クラッド層１４との間）に閉じ込められる。このような光は、活性層１３と平行な方向に進み、ＬＥＤチップ４の側面から、ＬＥＤチップ４の外部へと放出される。   Thus, the refractive index of the lower cladding layer 12 and the upper cladding layer 14 is lower than the refractive index of the active layer 13, and the difference between the refractive index of the lower cladding layer 12 and the upper cladding layer 14 and the refractive index of the active layer 13. Is large, most of the light generated in the active layer 13 (non-blocking region 16) is in the active layer 13 (between the lower cladding layer 12 and the upper cladding layer 14) in the direction perpendicular to the active layer 13. Trapped in. Such light travels in a direction parallel to the active layer 13 and is emitted from the side surface of the LED chip 4 to the outside of the LED chip 4.

ＬＥＤチップ４は、活性層１３が絶縁性基板１とほぼ平行になるように配されているので、ＬＥＤチップ４から発せられた光は、主として絶縁性基板１に平行に進む。
図３は、ＬＥＤチップ４における電流遮断層１５の配置を示す図解的な斜視図である。図３では、上クラッド層１４およびｐ側電極４ｐを取り除いて示している。
電流遮断層１５は、ＬＥＤチップ４の中央部からリフレクタケース７に対向する側面に至る領域に形成されており、この側面から露出するように設けられている。電流遮断層１５は、ＬＥＤチップ４の側面のうち、チップ型発光素子１０の開放面１０Ａ，１０Ｂ，１０Ｃ（図３に、開放面１０Ａ，１０Ｂ，１０Ｃが配されている方向を、それぞれ矢印Ａ，Ｂ，Ｃで示す。）に対向する側面の近傍を回避した領域に形成されている。 Since the LED chip 4 is arranged so that the active layer 13 is substantially parallel to the insulating substrate 1, the light emitted from the LED chip 4 travels mainly in parallel to the insulating substrate 1.
FIG. 3 is a schematic perspective view showing the arrangement of the current blocking layer 15 in the LED chip 4. In FIG. 3, the upper cladding layer 14 and the p-side electrode 4p are removed.
The current blocking layer 15 is formed in a region extending from the central portion of the LED chip 4 to the side surface facing the reflector case 7, and is provided so as to be exposed from this side surface. The current blocking layer 15 is formed of open surfaces 10A, 10B, and 10C of the chip-type light emitting element 10 among the side surfaces of the LED chip 4 (the direction in which the open surfaces 10A, 10B, and 10C are arranged in FIG. , B, and C.) are formed in a region that avoids the vicinity of the side surface opposite to each other.

すなわち、活性層１３のうち、ＬＥＤチップ４の３つの側面の近傍が非遮断領域１６となっており、ＬＥＤチップ４において、この３つの側面の近傍が発光する。この３つの側面は、チップ型発光素子１０の開放面１０Ａ，１０Ｂ，１０Ｃに対向しているので、ＬＥＤチップ４から発せられた光は、効率よくチップ型発光素子１０の外部に取り出される。
また、上述のように、活性層１３で発生した光は主として活性層１３に沿う面内の方向に進むので、光は、チップ型発光素子１０の開放面１０Ａ，１０Ｂ，１０Ｃを指向して進む。このため、チップ型発光素子１０において、ＬＥＤチップ４から発せられた光は、大部分リフレクタケース７で反射されることなく、直接チップ型発光素子１０の外部に取り出される。 That is, in the active layer 13, the vicinity of the three side surfaces of the LED chip 4 is the non-blocking region 16, and the LED chip 4 emits light near the three side surfaces. Since these three side faces the open surfaces 10A, 10B, and 10C of the chip type light emitting element 10, the light emitted from the LED chip 4 is efficiently extracted outside the chip type light emitting element 10.
Further, as described above, the light generated in the active layer 13 travels mainly in an in-plane direction along the active layer 13, so that the light travels toward the open surfaces 10A, 10B, 10C of the chip-type light emitting element 10. . For this reason, in the chip-type light emitting element 10, the light emitted from the LED chip 4 is directly reflected outside the chip-type light emitting element 10 without being reflected by the reflector case 7.

したがって、チップ型発光素子１０において、ＬＥＤチップ４から発せられた光を効率よく外部に取り出すことができる。また、このようなＬＥＤチップ４は、チップ型発光素子１０に用いられたとき、活性層１３から発せられた光を効率よく外部に取り出すことができる。すなわち、ＬＥＤチップ４に与えられた電気エネルギーに対するチップ型発光素子１０から発せられる光のエネルギーの割合を高くすることができる。   Therefore, in the chip-type light emitting element 10, the light emitted from the LED chip 4 can be efficiently extracted to the outside. Moreover, when such LED chip 4 is used for the chip-type light emitting device 10, it can efficiently extract the light emitted from the active layer 13 to the outside. That is, the ratio of the energy of light emitted from the chip-type light emitting element 10 to the electrical energy applied to the LED chip 4 can be increased.

電流遮断層１５は、活性層１３に隣接して設けられているので、活性層１３の非遮断領域１６を正確に定めることができる。
活性層１３におけるＡｌ混晶比ｘ２に対する下クラッド層１２および上クラッド層１４におけるＡｌ混晶比ｘ１の比は、２．０より大きいと上述のような光を閉じ込める効果を奏することができる。この場合、下クラッド層１２および上クラッド層１４におけるＡｌ混晶比ｘ１は、０．２より大きく、かつ０．３以下とすることができ、活性層１３のＡｌ混晶比ｘ２は、０．１より大きく、かつ０．２以下とすることができる。活性層１３におけるＡｌ混晶比ｘ２に対する下クラッド層１２および上クラッド層１４におけるＡｌ混晶比ｘ１の比は、２．３以上であることが好ましい。 Since the current blocking layer 15 is provided adjacent to the active layer 13, the non-blocking region 16 of the active layer 13 can be accurately determined.
When the ratio of the Al mixed crystal ratio x1 in the lower cladding layer 12 and the upper cladding layer 14 to the Al mixed crystal ratio x2 in the active layer 13 is larger than 2.0, the above-described effect of confining light can be obtained. In this case, the Al mixed crystal ratio x1 in the lower clad layer 12 and the upper clad layer 14 can be larger than 0.2 and 0.3 or less, and the Al mixed crystal ratio x2 in the active layer 13 is 0.00. It can be greater than 1 and 0.2 or less. The ratio of the Al mixed crystal ratio x1 in the lower cladding layer 12 and the upper cladding layer 14 to the Al mixed crystal ratio x2 in the active layer 13 is preferably 2.3 or more.

図４は、上記の実施形態の変形例に係るＬＥＤチップ４における電流遮断層の配置を示す図解的な斜視図である。図４において、図３に示す各部に対応する部分には、図３と同じ参照符号を付して説明を省略する。
このＬＥＤチップ１８は、半導体基板１１の上に下クラッド層１２、活性層１３、電流遮断層１７が順に積層されてなる。電流遮断層１７の上には、さらに、上クラッド層、ボンディングワイヤを接続するためのｐ側電極が形成されている（図４では、図示せず）。 FIG. 4 is a schematic perspective view showing the arrangement of current blocking layers in the LED chip 4 according to a modification of the above embodiment. 4, parts corresponding to those shown in FIG. 3 are denoted by the same reference numerals as those in FIG.
In this LED chip 18, a lower clad layer 12, an active layer 13, and a current blocking layer 17 are sequentially laminated on a semiconductor substrate 11. A p-side electrode for connecting the upper cladding layer and the bonding wire is further formed on the current blocking layer 17 (not shown in FIG. 4).

電流遮断層１７は、ＬＥＤチップ１８の側面のうち、チップ型発光素子１０の開放面１０Ａに対向する側面の近傍（非遮断領域１９）を回避した領域に形成されている。電流遮断層１７は、下クラッド層１２、活性層１３、および上クラッド層の積層方向に沿って見下ろす平面視において、非遮断領域１９を回避した全て領域で、活性層１３と重なるように設けられている。   The current blocking layer 17 is formed in a region that avoids the vicinity (non-blocking region 19) of the side surface of the LED chip 18 that faces the open surface 10 </ b> A of the chip light emitting element 10. The current blocking layer 17 is provided so as to overlap the active layer 13 in all regions avoiding the non-blocking region 19 in a plan view looking down along the stacking direction of the lower cladding layer 12, the active layer 13, and the upper cladding layer. ing.

以上のような構成により、活性層１３で生じた光は、主として非遮断領域１９が配された側面から放出される。この光の放出方向は、チップ型発光素子１０の開放面１０Ａを指向している。
この場合でも、ＬＥＤチップ１８の発光領域は、ＬＥＤチップ１８の側面近傍に集中しているので、光を効率よく外部に取り出すことができる。 With the above configuration, light generated in the active layer 13 is emitted mainly from the side surface where the non-blocking region 19 is disposed. The light emission direction is directed to the open surface 10 </ b> A of the chip type light emitting device 10.
Even in this case, the light emitting area of the LED chip 18 is concentrated in the vicinity of the side surface of the LED chip 18, so that the light can be efficiently extracted to the outside.

また、このようなＬＥＤチップ１８は、リフレクタケースが、チップ型発光素子の側面のうち、３面を覆うように（１面のみを開放するように）構成されている場合にも、好適に用いることができる。この場合、ＬＥＤチップ１８の主たる発光方向が、チップ型発光素子の開放された１側面を指向するようにＬＥＤチップ１８を配することより、ＬＥＤチップ１８から発せられた光を効率よく外部に取り出すことができる。このようなＬＥＤチップ１８が採用されたチップ型発光素子は、高い指向性を有して光を放出することができる。   Moreover, such an LED chip 18 is also preferably used when the reflector case is configured to cover three of the side surfaces of the chip-type light emitting device (only one surface is opened). be able to. In this case, by arranging the LED chip 18 so that the main light emitting direction of the LED chip 18 is directed to one open side surface of the chip-type light emitting element, the light emitted from the LED chip 18 is efficiently extracted to the outside. be able to. A chip-type light emitting device employing such an LED chip 18 can emit light with high directivity.

この発明の一実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施することもできる。たとえば、以上の実施形態において、電流遮断層１５，１７は、活性層１３の上面（上クラッド層１４側）に設けられているが、活性層１３の下面（半導体基板１１側）に設けられていてもよい。また、電流遮断層１５は、活性層１３の上面および下面の双方に設けられていてもよい。   The description of one embodiment of the present invention is as described above, but the present invention can be implemented in other forms. For example, in the above embodiment, the current blocking layers 15 and 17 are provided on the upper surface of the active layer 13 (on the upper cladding layer 14 side), but are provided on the lower surface of the active layer 13 (on the semiconductor substrate 11 side). May be. The current blocking layer 15 may be provided on both the upper surface and the lower surface of the active layer 13.

電流遮断層１５，１７は、必ずしも活性層３に隣接して設けられている必要はなく、たとえば、上クラッド層１４の上面に設けられていてもよい。その場合、ｐ側電極４ｐは、上クラッド層１４に接するように配置することができる。
活性層１３の組成は、Ａｌx4Ｇａ(1-x4)Ａｓであってもよく、この場合、Ａｌ混晶比ｘ４は、たとえば、０．１より大きく、かつ０．３以下とすることができる。 The current blocking layers 15 and 17 are not necessarily provided adjacent to the active layer 3, and may be provided on the upper surface of the upper cladding layer 14, for example. In that case, the p-side electrode 4p can be disposed so as to be in contact with the upper cladding layer 14.
The composition of the active layer 13 may be Al x4 Ga (1-x4) As. In this case, the Al mixed crystal ratio x4 can be, for example, larger than 0.1 and not larger than 0.3. .

ＬＥＤチップ４（１８）から上方に放たれる光が少ない場合は、リフレクタケース７は、たとえば、ＬＥＤチップ４（１８）の側方のみを覆い、ＬＥＤチップ４（１８）の上面を覆わないような形状にすることができる。これにより、チップ型発光素子１０を薄型化できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。 When the amount of light emitted upward from the LED chip 4 (18) is small, the reflector case 7 covers, for example, only the side of the LED chip 4 (18) and does not cover the upper surface of the LED chip 4 (18). Can be made into any shape. Thereby, the chip-type light emitting element 10 can be reduced in thickness.
In addition, various modifications can be made within the scope of the matters described in the claims.

本発明の一実施形態に係る側面発光型のチップ型発光素子の構造を示す図解的な斜視図である。1 is a schematic perspective view showing a structure of a side light emitting chip type light emitting device according to an embodiment of the present invention. 図１に示すＬＥＤチップの構造を示す図解的な断面図である。FIG. 2 is a schematic cross-sectional view showing the structure of the LED chip shown in FIG. 1. 図１に示すＬＥＤチップにおける電流遮断層の配置を示す図解的な斜視図である。FIG. 2 is a schematic perspective view showing an arrangement of current blocking layers in the LED chip shown in FIG. 1. 図３に示すＬＥＤチップの変形例に係るＬＥＤチップにおける電流遮断層の配置を示す図解的な斜視図である。FIG. 4 is a schematic perspective view showing an arrangement of current blocking layers in an LED chip according to a modification of the LED chip shown in FIG. 3. 従来の側面発光型のチップ型発光素子の図解的な断面図である。FIG. 6 is a schematic cross-sectional view of a conventional side-emitting chip type light emitting device.

符号の説明Explanation of symbols

１ 絶縁性基板
２Ａ，２Ｂ 内部電極
３Ａ，３Ｂ 外部電極
４，１８ 発光ダイオード（ＬＥＤ）チップ
１０ チップ型発光素子
７ リフレクタケース
１１ 半導体基板
１２ 下クラッド層
１３ 活性層
１４ 上クラッド層
１５，１７ 電流遮断層
１６，１９ 非遮断領域 DESCRIPTION OF SYMBOLS 1 Insulating board | substrate 2A, 2B Internal electrode 3A, 3B External electrode 4,18 Light emitting diode (LED) chip 10 Chip-type light emitting element 7 Reflector case 11 Semiconductor substrate 12 Lower clad layer 13 Active layer 14 Upper clad layer 15, 17 Current interruption | blocking Layers 16, 19 Non-blocking area

Claims (4)

半導体基板上に形成された下クラッド層と、
この下クラッド層の上に形成された活性層と、
この活性層の上に形成された上クラッド層と、
上記下クラッド層、活性層、および上クラッド層の積層方向に沿って見下ろす平面視において、上記活性層の周縁部に設定した非遮断領域以外の領域において当該活性層に重なるように設けられ、上記活性層への電流の供給を制限する電流遮断層とを含むことを特徴とする発光ダイオードチップ。 A lower cladding layer formed on a semiconductor substrate;
An active layer formed on the lower cladding layer;
An upper cladding layer formed on the active layer;
In a plan view looking down along the stacking direction of the lower cladding layer, the active layer, and the upper cladding layer, the active layer is provided so as to overlap the active layer in a region other than the non-blocking region set at the peripheral edge of the active layer, A light-emitting diode chip comprising: a current blocking layer for restricting current supply to the active layer. 上記電流遮断層が、上記活性層に隣接して積層されていることを特徴とする請求項１記載の発光ダイオードチップ。   2. The light emitting diode chip according to claim 1, wherein the current blocking layer is laminated adjacent to the active layer. 上記下クラッド層、活性層、および上クラッド層が、III族元素としてアルミニウムを含むIII-V族化合物半導体からなり、
上記下クラッド層および上クラッド層におけるアルミニウムの混晶比が、上記活性層におけるアルミニウムの混晶比の２倍より大きいことを特徴とする請求項１または２記載の発光ダイオードチップ。 The lower cladding layer, the active layer, and the upper cladding layer are made of a III-V group compound semiconductor containing aluminum as a group III element,
3. The light-emitting diode chip according to claim 1, wherein a mixed crystal ratio of aluminum in the lower cladding layer and the upper cladding layer is larger than twice a mixed crystal ratio of aluminum in the active layer. 絶縁性基板と、
この絶縁性基板の一方表面に形成された内部電極と、
この絶縁性基板の他方表面に形成され、上記内部電極に電気接続された外部電極と、
上記内部電極に電気接続され、上記絶縁性基板と上記活性層とがほぼ平行になるように配された請求項１ないし３のいずれかに記載の発光ダイオードチップとを備えたことを特徴とするチップ型発光素子。 An insulating substrate;
An internal electrode formed on one surface of the insulating substrate;
An external electrode formed on the other surface of the insulating substrate and electrically connected to the internal electrode;
4. The light emitting diode chip according to claim 1, wherein the light emitting diode chip is electrically connected to the internal electrode, and the insulating substrate and the active layer are arranged substantially parallel to each other. Chip-type light emitting device.
JP2004232652A 2004-08-09 2004-08-09 Chip-type light emitting device with light emitting diode chip Expired - Fee Related JP4571458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004232652A JP4571458B2 (en) 2004-08-09 2004-08-09 Chip-type light emitting device with light emitting diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004232652A JP4571458B2 (en) 2004-08-09 2004-08-09 Chip-type light emitting device with light emitting diode chip

Publications (2)

Publication Number Publication Date
JP2006054216A true JP2006054216A (en) 2006-02-23
JP4571458B2 JP4571458B2 (en) 2010-10-27

Family

ID=36031514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004232652A Expired - Fee Related JP4571458B2 (en) 2004-08-09 2004-08-09 Chip-type light emitting device with light emitting diode chip

Country Status (1)

Country Link
JP (1) JP4571458B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315640A (en) * 1992-05-07 1993-11-26 Oki Electric Ind Co Ltd End emission type light-emitting diode and manufacture thereof
JPH0974221A (en) * 1995-09-05 1997-03-18 Sharp Corp Semiconductor light emitting element
JPH10270752A (en) * 1997-03-21 1998-10-09 Sharp Corp Semiconductor light-emitting device
JP2000315825A (en) * 1999-04-30 2000-11-14 Rohm Co Ltd Chip-type semiconductor light emitting element
JP2001358367A (en) * 2000-06-13 2001-12-26 Rohm Co Ltd Chip type light emitting element
JP2003524901A (en) * 2000-02-24 2003-08-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor structural element for emitting electromagnetic radiation and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315640A (en) * 1992-05-07 1993-11-26 Oki Electric Ind Co Ltd End emission type light-emitting diode and manufacture thereof
JPH0974221A (en) * 1995-09-05 1997-03-18 Sharp Corp Semiconductor light emitting element
JPH10270752A (en) * 1997-03-21 1998-10-09 Sharp Corp Semiconductor light-emitting device
JP2000315825A (en) * 1999-04-30 2000-11-14 Rohm Co Ltd Chip-type semiconductor light emitting element
JP2003524901A (en) * 2000-02-24 2003-08-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor structural element for emitting electromagnetic radiation and method of manufacturing the same
JP2001358367A (en) * 2000-06-13 2001-12-26 Rohm Co Ltd Chip type light emitting element

Also Published As

Publication number Publication date
JP4571458B2 (en) 2010-10-27

Similar Documents

Publication Publication Date Title
KR100631832B1 (en) White light emitting device and its manufacturing method
JP4123830B2 (en) LED chip
US9123865B2 (en) Semiconductor light emitting element
JP5541261B2 (en) Group III nitride semiconductor light emitting device
JP5235878B2 (en) Semiconductor light emitting device
WO2011068161A1 (en) Semiconductor light emitting element, electronic apparatus, and light emitting device
US11799266B2 (en) Semiconductor light-emitting device
JP2014130967A (en) Light emitting device
JP2010147321A (en) Light-emitting device
JP4946663B2 (en) Semiconductor light emitting device
JP2000124506A (en) Semiconductor light-emitting element
JP5141086B2 (en) Semiconductor light emitting device
JP5428684B2 (en) Semiconductor light emitting device
KR101753750B1 (en) Semiconductor light emitting device
US20180108809A1 (en) Light emitting device
JP2012212846A (en) Group iii nitride semiconductor light-emitting element
JP4571458B2 (en) Chip-type light emitting device with light emitting diode chip
KR20170077094A (en) Semiconductor light emitting device
JP7105568B2 (en) Semiconductor light-emitting element and light-emitting device
JP2009238845A (en) Light-emitting module and method of manufacturing the same
JP2006054217A (en) Light emitting diode chip and chip type light emitting element comprising it
JP2013251400A (en) Semiconductor light-emitting device
KR101984932B1 (en) Light Emitting Diode of Polygon having Acute Angle and Obtuse Angle and Lighting Module
JP2009238848A (en) Light-emitting device
KR20210129971A (en) micro LED

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees