JP7105568B2 - Semiconductor light-emitting element and light-emitting device - Google Patents
Semiconductor light-emitting element and light-emitting device Download PDFInfo
- Publication number
- JP7105568B2 JP7105568B2 JP2018011944A JP2018011944A JP7105568B2 JP 7105568 B2 JP7105568 B2 JP 7105568B2 JP 2018011944 A JP2018011944 A JP 2018011944A JP 2018011944 A JP2018011944 A JP 2018011944A JP 7105568 B2 JP7105568 B2 JP 7105568B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- electrode
- emitting device
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
本発明は、半導体発光素子およびこれを備える発光デバイスに関する。 The present invention relates to a semiconductor light emitting element and a light emitting device having the same.
半導体素子の実装形態の一つとして、フリップチップボンディングが知られている。
たとえば、特許文献1は、導電部材を有する配線基板と、配線基板上にフリップチップボンディングされた発光素子とを備える、発光装置を開示している。
2. Description of the Related Art Flip-chip bonding is known as one form of mounting semiconductor elements.
For example,
フリップチップボンディングによれば、発光素子で発生した熱を、たとえば熱抵抗の大きなサファイア基板等を介さず、電極から実装基板へ直接逃がすことができる。そのため、主として、照明等の高輝度や大電流駆動が求められるデバイスに採用される。この種のデバイスに採用される場合、とりわけ高輝度が必要とされるものに対しては、通常、基板の表面側(エピタキシャル層側)にミラー層が配置され、当該ミラー層で反射した光が基板の裏面側から取り出される。電極が障害とならず、光を効率よく取り出すことができるためである。また、放熱を担う電極に関しては、素子の表面領域いっぱいに可能な限り大きく形成することで、放熱性の向上が図られている。 According to flip-chip bonding, heat generated by the light-emitting element can be released directly from the electrode to the mounting substrate without passing through, for example, a sapphire substrate having high thermal resistance. Therefore, it is mainly used for devices that require high brightness and large current drive, such as lighting. When used in this type of device, for devices that require particularly high brightness, a mirror layer is usually arranged on the surface side (epitaxial layer side) of the substrate, and the light reflected by the mirror layer is It is taken out from the back side of the substrate. This is because the electrodes do not become an obstacle and the light can be extracted efficiently. In addition, the heat dissipation property is improved by forming the electrodes responsible for heat dissipation as large as possible over the surface area of the element.
一方、近年注目されているウェアラブル機器のような小型デバイスにおいて、実装基板に直接ボンディング可能なチップ・サイズ・パッケージ(CSP)の要求が高まっており、発光素子も例外ではない。
しかしながら、従来のフリップチップボンディング用の発光素子の構造では、光の取り出し方向が実装基板のボンディング面に対して反対側の基板裏面である。そのため、光の取り出し方向に制約がある場合、発光素子だけを、他の半導体素子のボンディング面とは反対側の面にボンディングしなければならない状況が生じる。つまり、実装基板の両面に素子が配置されることになり、デバイスへの実装性が非常に悪くなる。
On the other hand, for small devices such as wearable devices, which have been attracting attention in recent years, there is an increasing demand for chip size packages (CSP) that can be directly bonded to mounting substrates, and light emitting elements are no exception.
However, in the structure of the conventional light-emitting element for flip-chip bonding, the direction of light extraction is the back surface of the substrate opposite to the bonding surface of the mounting substrate. Therefore, when there is a restriction on the light extraction direction, a situation arises in which only the light emitting element must be bonded to the surface opposite to the bonding surface of the other semiconductor element. In other words, the elements are arranged on both sides of the mounting board, and the mountability to the device becomes very poor.
本発明の目的は、チップ・サイズ・パッケージ(CSP)からなり、電極側(基板の表面側)から光を取り出すことができるフリップチップボンディング用の半導体発光素子およびこれを備える発光デバイスを提供することである。 An object of the present invention is to provide a semiconductor light-emitting element for flip-chip bonding which is composed of a chip size package (CSP) and can extract light from the electrode side (the surface side of the substrate), and a light-emitting device having the same. is.
本発明の一実施形態に係る半導体発光素子は、透光性の基板と、前記基板の表面に順に積層されたn型半導体層、発光層およびp型半導体層を含む半導体積層構造と、前記半導体積層構造の表面側に配置され、前記p型半導体層に電気的に接続されたp側電極と、前記半導体積層構造の表面側において、前記p側電極との間に前記発光層からの光を取り出すための光取り出し領域を空けて配置され、前記n型半導体層に電気的に接続されたn側電極と、少なくとも前記光取り出し領域に対向するように前記基板の裏面に形成されたミラー層とを含む、チップ・サイズ・パッケージ(CSP)からなる。 A semiconductor light-emitting device according to an embodiment of the present invention comprises a translucent substrate, a semiconductor multilayer structure including an n-type semiconductor layer, a light-emitting layer and a p-type semiconductor layer which are sequentially laminated on a surface of the substrate; A p-side electrode arranged on the surface side of the multilayer structure and electrically connected to the p-type semiconductor layer and the p-side electrode on the surface side of the semiconductor multilayer structure are arranged to transmit light from the light emitting layer. an n-side electrode electrically connected to the n-type semiconductor layer and arranged with a light extraction region for light extraction; and a mirror layer formed on the back surface of the substrate so as to face at least the light extraction region. It consists of a chip size package (CSP), including
この構成によれば、発光層で発生した光を基板裏面のミラー層で反射させることによって、半導体積層構造側から取り出すことができる。しかも、p側電極およびn側電極が光の障害物に極力ならないよう、これらの電極間に光取り出し領域が設けられているため、比較的十分な光取り出し効率を実現することができる。
これにより、当該半導体発光素子を実装基板にフリップチップボンディングしたときに、実装基板のボンディング面(半導体発光素子に対向する面)側に光を取り出すことができる。したがって、たとえば、当該半導体発光素子とは異なる他の半導体素子(たとえば、スイッチング素子、センサ素子、受動素子等)が実装基板の一方面に配置され、かつ、光の取り出し方向が実装基板の他方面側という制約がある場合でも、当該半導体発光素子を、他の半導体素子と同じように実装基板の一方面に配置することができる。その結果、全ての半導体素子を実装基板の一方面側に配置することができるので、実装基板のデバイスへの実装性を損なうことを防止することができる。
According to this configuration, the light generated in the light-emitting layer can be extracted from the semiconductor laminated structure side by reflecting it on the mirror layer on the back surface of the substrate. Moreover, since the light extraction region is provided between the p-side electrode and the n-side electrode so as not to obstruct light as much as possible, a relatively sufficient light extraction efficiency can be achieved.
As a result, when the semiconductor light emitting device is flip-chip bonded to the mounting substrate, light can be extracted to the bonding surface (the surface facing the semiconductor light emitting device) of the mounting substrate. Therefore, for example, other semiconductor elements (e.g., switching elements, sensor elements, passive elements, etc.) different from the semiconductor light emitting element are arranged on one surface of the mounting substrate, and the light extraction direction is the other surface of the mounting substrate. Even if there is a restriction on the side, the semiconductor light emitting device can be arranged on one side of the mounting board in the same manner as other semiconductor devices. As a result, all the semiconductor elements can be arranged on one surface side of the mounting board, so that it is possible to prevent deterioration in the mountability of the mounting board to the device.
本発明の一実施形態に係る半導体発光素子では、前記半導体積層構造は、前記p型半導体層から前記発光層を介して前記n型半導体層に至る壁面を有するメサ構造部と、前記メサ構造部の周囲に配置され、前記n型半導体層が露出する上面を有する低段部とを含み、前記光取り出し領域は、前記メサ構造部の上面領域を含んでいてもよい。
本発明の一実施形態に係る半導体発光素子では、前記p側電極は、前記メサ構造部の前記上面に配置されており、前記n側電極は、前記低段部の前記上面に配置されていてもよい。
In the semiconductor light emitting device according to one embodiment of the present invention, the semiconductor laminated structure includes a mesa structure portion having a wall surface extending from the p-type semiconductor layer through the light emitting layer to the n-type semiconductor layer, and the mesa structure portion. and a low stepped portion having an upper surface where the n-type semiconductor layer is exposed, and the light extraction region may include an upper surface region of the mesa structure.
In the semiconductor light emitting device according to one embodiment of the present invention, the p-side electrode is arranged on the upper surface of the mesa structure portion, and the n-side electrode is arranged on the upper surface of the low step portion. good too.
本発明の一実施形態に係る半導体発光素子では、前記半導体積層構造は、平面視において、互いに対向する第1端面および第2端面を有する四角形状に形成されており、前記メサ構造部は、前記第1端面との間に前記n側電極用の電極領域が空くように、前記第2端面側に片寄って形成されており、前記n側電極は、前記電極領域の上面に配置されており、前記p側電極は、前記メサ構造部の前記上面において前記第2端面寄りに配置されていてもよい。 In a semiconductor light emitting device according to an embodiment of the present invention, the semiconductor laminated structure is formed in a quadrangular shape having a first end surface and a second end surface facing each other in a plan view, and the mesa structure portion includes the The electrode region for the n-side electrode is formed to be biased toward the second end face so that the electrode region for the n-side electrode is empty between the first end face, and the n-side electrode is arranged on the upper surface of the electrode region, The p-side electrode may be arranged closer to the second end surface on the upper surface of the mesa structure.
本発明の一実施形態に係る半導体発光素子では、前記n側電極および前記p側電極は、それぞれ、前記半導体積層構造の前記第1端面側の端部および前記第2端面側の端部に1つずつ配置されていてもよい。
本発明の一実施形態に係る半導体発光素子では、前記半導体積層構造の前記第1端面側の端部に、複数の前記n側電極が前記第1端面に沿って間隔を空けて配列されており、前記半導体積層構造の前記第2端面側の端部に、複数の前記p側電極が前記第2端面に沿って間隔を空けて配列されていてもよい。
In the semiconductor light emitting device according to one embodiment of the present invention, the n-side electrode and the p-side electrode are provided at the first end surface side end portion and the second end surface side end portion of the semiconductor multilayer structure, respectively. They may be arranged one by one.
In the semiconductor light emitting device according to one embodiment of the present invention, the plurality of n-side electrodes are arranged at intervals along the first end face at the end portion of the semiconductor multilayer structure on the first end face side. A plurality of the p-side electrodes may be arranged at intervals along the second end face at the end of the semiconductor multilayer structure on the second end face side.
本発明の一実施形態に係る半導体発光素子では、前記半導体積層構造は、平面視において、互いに対向する第1端面および第2端面を有する四角形状に形成されており、前記メサ構造部は、前記第1端面との間に前記n側電極用の第1電極領域が空くように、かつ、前記第2端面との間に前記p側電極用の第2電極領域が空くように、前記半導体積層構造の中央部に形成されており、前記メサ構造部の前記上面、前記壁面および前記第2電極領域の上面を覆うように絶縁膜が形成されており、前記n側電極は、前記第1電極領域の上面に配置されており、前記p側電極は、前記第2電極領域の前記上面に前記絶縁膜を介して配置されており、前記絶縁膜上に形成され、前記p側電極と前記メサ構造部の前記上面に露出する前記p型半導体層とを接続する配線膜をさらに含んでいてもよい。 In a semiconductor light emitting device according to an embodiment of the present invention, the semiconductor laminated structure is formed in a quadrangular shape having a first end surface and a second end surface facing each other in a plan view, and the mesa structure portion includes the The semiconductor lamination is arranged such that the first electrode region for the n-side electrode is spaced between itself and the first end surface, and the second electrode region for the p-side electrode is spaced between it and the second end face. An insulating film is formed so as to cover the upper surface and the wall surface of the mesa structure and the upper surface of the second electrode region, and the n-side electrode is formed in a central portion of the structure. The p-side electrode is arranged on the upper surface of the second electrode region with the insulating film interposed therebetween, the p-side electrode and the mesa are formed on the insulating film. A wiring film may be further included for connecting the p-type semiconductor layer exposed to the upper surface of the structural portion.
本発明の一実施形態に係る半導体発光素子では、前記配線膜は、透明電極膜を含み、当該透明電極膜は、前記メサ構造部の前記上面の中央部において、前記絶縁膜の開口を介して前記p型半導体層に接続されていてもよい。
透明電極膜を使用することによって、当該透明電極膜のコンタクト領域からも光を取り出すことができるので、光の取り出し効率の低下を抑制することができる。
In the semiconductor light emitting device according to one embodiment of the present invention, the wiring film includes a transparent electrode film, and the transparent electrode film is disposed in the central portion of the upper surface of the mesa structure through the opening of the insulating film. It may be connected to the p-type semiconductor layer.
By using a transparent electrode film, it is possible to extract light from the contact region of the transparent electrode film as well, so that a decrease in light extraction efficiency can be suppressed.
本発明の一実施形態に係る半導体発光素子では、前記基板は、サファイア基板を含んでいてもよい。
本発明の一実施形態に係る発光デバイスは、一方面および他方面を有し、当該一方面から他方面に向かって光が透過可能な光透過部を含む実装基板と、前記光取り出し領域が前記光透過部に対向するように、前記実装基板の前記一方面にフリップチップボンディングされた前記半導体発光素子とを含む。
In the semiconductor light emitting device according to one embodiment of the present invention, the substrate may include a sapphire substrate.
A light-emitting device according to an embodiment of the present invention includes a mounting substrate having one surface and the other surface and including a light transmitting portion through which light can be transmitted from the one surface to the other surface; and the semiconductor light emitting element flip-chip bonded to the one surface of the mounting substrate so as to face the light transmitting portion.
この構成によれば、実装基板の一方面上の半導体発光素子で発生する光を、光透過部を介して、実装基板の他方面側に取り出すことができる。
本発明の一実施形態に係る発光デバイスは、前記実装基板の前記一方面に配置され、前記半導体発光素子とは異なる機能を有する他の半導体素子をさらに含んでいてもよい。
この構成によれば、全ての半導体素子を実装基板の一方面側に配置することができるので、実装基板のデバイスへの実装性を損なうことを防止することができる。
According to this configuration, light generated by the semiconductor light emitting element on one surface of the mounting substrate can be extracted to the other surface of the mounting substrate through the light transmitting portion.
The light-emitting device according to one embodiment of the present invention may further include another semiconductor element arranged on the one surface of the mounting substrate and having a function different from that of the semiconductor light-emitting element.
According to this configuration, all the semiconductor elements can be arranged on one surface side of the mounting board, so that it is possible to prevent deterioration in the mountability of the mounting board to the device.
本発明の一実施形態に係る発光デバイスでは、前記実装基板は、不透明な板材で構成されており、前記光透過部は、前記不透明な板材に貫通して形成された開口を含んでいてもよい。
本発明の一実施形態に係る発光デバイスは、前記実装基板の前記他方面に、前記開口を覆うように形成された凸状のレンズをさらに含んでいてもよい。
In the light-emitting device according to one embodiment of the present invention, the mounting substrate may be made of an opaque plate material, and the light transmission part may include an opening penetrating through the opaque plate material. .
The light emitting device according to one embodiment of the present invention may further include a convex lens formed on the other surface of the mounting substrate so as to cover the opening.
これにより、実装基板の他方面側に取り出される光を散乱させることができる。
本発明の一実施形態に係る発光デバイスでは、前記実装基板は、透明な板材で構成されており、前記光透過部は、前記透明な板材における前記光取り出し領域に対向する部分を含んでいてもよい。
この構成によれば、実装基板の全体が光透過性であるため、実装基板に対して半導体発光素子が位置ずれしてボンディングされても、半導体発光素子からの光を確実に取り出すことができる。
As a result, the light extracted to the other side of the mounting substrate can be scattered.
In the light-emitting device according to one embodiment of the present invention, the mounting substrate is made of a transparent plate material, and the light transmitting portion includes a portion of the transparent plate material facing the light extraction region. good.
According to this configuration, since the entire mounting substrate is light transmissive, light from the semiconductor light emitting element can be reliably extracted even if the semiconductor light emitting element is bonded to the mounting substrate while being displaced from the mounting substrate.
本発明の一実施形態に係る発光デバイスでは、前記実装基板は、前記光透過部と一体的に形成された凸状のレンズ部を前記他方面に有していてもよい。
本発明の一実施形態に係る発光デバイスは、前記半導体発光素子を覆うように前記実装基板の前記一方面側に形成された封止樹脂をさらに含んでいてもよい。
In the light-emitting device according to one embodiment of the present invention, the mounting substrate may have, on the other surface, a convex lens portion integrally formed with the light transmitting portion.
The light-emitting device according to one embodiment of the present invention may further include a sealing resin formed on the one surface side of the mounting substrate so as to cover the semiconductor light-emitting element.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体発光素子1の模式的な平面図である。図2は、図1のII-II断面を示す断面図である。なお、図1および図2は、半導体発光素子1を模式的に示すものであって、各構成要素同士の大きさの比率は、必ずしも実際のものと一致しているわけではない。
Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view of a semiconductor
半導体発光素子1は、チップ・サイズ・パッケージ(CSP)からなる発光素子であって、基板2と、n型窒化物半導体層3と、発光層4と、p型窒化物半導体層5と、n側電極6と、p側電極7と、ミラー層8とを含む。n型窒化物半導体層3、発光層4およびp型窒化物半導体層5は、窒化物半導体積層構造9を構成している。
基板2は、たとえば、発光層4の発光波長λ(たとえば420nm~570nm)の光を透過させる透光性材料(たとえば、サファイア、GaN、SiC等)からなり、平面視長方形状に形成されている。基板2の厚さは、たとえば、40μm~600μmである。基板2では、図2における上面が表面2Aであり、図2における下面が裏面2Bである。この実施形態では、基板2の表面2A側、つまり、基板2に対して窒化物半導体積層構造9側は、光が取り出される光取出し面となっている。
A semiconductor
The
窒化物半導体積層構造9は、n型窒化物半導体層3、発光層4およびp型窒化物半導体層5を含む。n型窒化物半導体層3は発光層4に対して基板2側に配置されており、p型窒化物半導体層5は発光層4に対してn型窒化物半導体層3の反対側に配置されている。こうして、発光層4が、n型窒化物半導体層3およびp型窒化物半導体層5によって挟持されていて、ダブルヘテロ接合が形成されている。発光層4には、n型窒化物半導体層3から電子が注入され、p型窒化物半導体層5から正孔が注入される。これらが発光層4で再結合することによって、光が発生するようになっている。
Nitride
また、窒化物半導体積層構造9は、基板2と同様に、平面視長方形状に形成されており、互いに対向する一対の短辺に沿う第1短端面9Aおよび第2短端面9B、ならびに互いに対向する一対の長辺に沿う第1長端面9Cおよび第2長端面9Dを有している。また、窒化物半導体積層構造9は、互いに対角関係となる第1角部9Eおよび第2角部9F、ならびに互いに対角関係となる第3角部9Gおよび第4角部9Hを有している。第1短端面9Aの各端部に、第1角部9Eおよび第3角部9Gが配置され、第2短端面9Bの各端部に、第2角部9Fおよび第4角部9Hが配置されている。
Further, similarly to the
この実施形態では、窒化物半導体積層構造9は、基板2上に、いわゆるエピタキシャル成長(たとえば、気相エピタキシャル成長(VPE:Vapor Phase Epitaxy)、液相エピタキシャル成長(LPE:Liquid Phase Epitaxy)、固相エピタキシャル成長(SPE:Solid Phase Epitaxy)、分子線エピタキシャル成長(MBE:Molecular Beam Epitaxy)等)で、n型窒化物半導体層3、発光層4およびp型窒化物半導体層5をこの順で積層することによって形成されている。
In this embodiment, the nitride
n型窒化物半導体層3は、基板2上に積層されている。n型窒化物半導体層3は、この実施形態では、発光層4の発光波長λに対して透明なIII-V族窒化物半導体からなる。n型窒化物半導体層3の厚さは、たとえば、1.5μm~15μmであってもよい。
より具体的には、n型窒化物半導体層3は、n型GaNコンタクト層を含んでいてもよい。n型GaNコンタクト層は、たとえばn型不純物としてのシリコンがドーピングされたn型GaN層からなる。n型GaNコンタクト層のn型不純物濃度は、たとえば1×1018cm-3程度であってもよい。n型GaNコンタクト層の厚さは、たとえば1.5μm~15μmであってもよい。なお、n型GaNコンタクト層と基板2との間に、アンドープ(不純物無添加)のGaN層(たとえば、1.5μm~10μm厚さ)がさらに介在していてもよい。
The n-type
More specifically, n-type
発光層4は、たとえばInGaPを含むMQW(multiple-quantum well)構造(多重量子井戸構造)を有しており、電子と正孔とが再結合することによって光が発生し、その発生した光を増幅させるための層である。発光層4の厚さは、たとえば、7nm~150nmであってもよい。
より具体的には、発光層4は、InGaN層からなる量子井戸層(たとえば2nm厚)とAlInGaN層からなる障壁層(たとえば8nm厚)とを交互に複数周期繰り返し積層して構成された多重量子井戸(MQW:Multiple-Quantum Well)構造を有していてもよい。
The
More specifically, the light-emitting
p型窒化物半導体層5は、発光層4上に形成されている。p型窒化物半導体層5は、この実施形態では、発光層4の発光波長λに対して透明なIII-V族窒化物半導体からなる。p型窒化物半導体層5の厚さは、たとえば、0.05μm~0.3μmであってもよい。
より具体的には、p型窒化物半導体層5は、発光層4上に形成されたp型AlGaN電子阻止層と、p型AlGaN電子阻止層上に形成されたp型GaNコンタクト層とを含んでいてもよい。
A p-type
More specifically, the p-type
p型AlGaN電子阻止層は、たとえばp型不純物としてのマグネシウムがドーピングされたp型AlGaN層からなる。p型AlGaN電子阻止層のp型不純物濃度は、たとえば3×1019cm-3程度であってもよい。p型AlGaN電子阻止層の厚さは、たとえば1.5nm~30nmであってもよい。
p型GaNコンタクト層は、たとえばp型不純物としてのマグネシウムがドーピングされたp型GaN層からなる。p型GaNコンタクト層は、p型AlGaN電子阻止層のp型不純物濃度よりも大きいp型不純物濃度を有していてもよい。p型GaNコンタクト層のp型不純物濃度は、たとえば1×1020cm-3程度であってもよい。p型GaNコンタクト層の厚さは、たとえば10nm~100nmであってもよい。
The p-type AlGaN electron blocking layer is composed of a p-type AlGaN layer doped with magnesium as a p-type impurity, for example. The p-type impurity concentration of the p-type AlGaN electron blocking layer may be, for example, approximately 3×10 19 cm −3 . The thickness of the p-type AlGaN electron blocking layer may be, for example, 1.5 nm to 30 nm.
The p-type GaN contact layer is composed of a p-type GaN layer doped with magnesium as a p-type impurity, for example. The p-type GaN contact layer may have a p-type impurity concentration higher than that of the p-type AlGaN electron blocking layer. The p-type impurity concentration of the p-type GaN contact layer may be, for example, approximately 1×10 20 cm −3 . The thickness of the p-type GaN contact layer may be, for example, 10 nm to 100 nm.
窒化物半導体積層構造9は、その一部が除去されることによって、メサ構造部10を形成している。
より具体的には、窒化物半導体積層構造9の表面から、p型窒化物半導体層5、発光層4およびn型窒化物半導体層3の一部が窒化物半導体積層構造9の全周に亘ってエッチング除去されることによって、p型窒化物半導体層5から発光層4を介してn型窒化物半導体層3に至る壁面11を有するメサ構造部10が形成されている。メサ構造部10の周囲には、n型窒化物半導体層3が露出する上面12Aを有する低段部12が、メサ構造部10の全周を取り囲むように形成されている。これにより、メサ構造部10の壁面11は、全周にわたって、窒化物半導体積層構造9の短端面9A,9Bおよび長端面9C,9Dに対して、内側に後退した位置に配置されている。
A portion of the nitride
More specifically, from the surface of nitride
この実施形態では、メサ構造部10は、窒化物半導体積層構造9の第1短端面9Aとの間にn側電極6用の電極領域13が空くように、第2短端面9B側に片寄って形成されている。つまり、窒化物半導体積層構造9においては、メサ構造部10から第1短端面9A側に選択的に、n型窒化物半導体層3の一部が引き出された引き出し部が形成されており、当該引き出し部の上面12Aが電極領域13を構成している。したがって、メサ構造部10の壁面11と、窒化物半導体積層構造9の短端面9A,9Bおよび長端面9C,9Dとの距離に関して、壁面11と短端面9Aとの距離が、壁面11と短端面9Bおよび長端面9C,9Dとの距離に比べて相対的に長くなっている。なお、壁面11と短端面9Bおよび長端面9C,9Dとの距離は、図1に示すように、互いに略同じであってもよい。
In this embodiment, the
また、この実施形態では、メサ構造部10は、図2に示すように、横断面視略四角形状に形成されているが、断面視略四角形状に限らず、たとえば台形状であってもよい。また、メサ構造部10は、平面視略四角形状に形成されている。
n側電極6は、電極領域13において、窒化物半導体積層構造9の各端面9A,9C,9Dから間隔を空けて1つ配置されている。n側電極6は、この実施形態では、第1短端面9Aに沿う長方形状に形成されている。電極領域13が、窒化物半導体積層構造9の長辺に沿う方向一方側(第1短端面9A側)の端部に形成されていることから、窒化物半導体積層構造9の上面スペースに関して、n側電極6は、当該第1短端面9A側の端部に配置されることとなる。
Further, in this embodiment, the
One n-
また、n側電極6は、この実施形態では、AuまたはAuを含む合金で構成されている。たとえば、n側電極6は、(基板2側)Ti/Au、Cr/Au、Cr/Pt/Au、TiN/Al/Auで示される積層構造であってもよい。
また、n側電極6は、メサ構造部10の上面10Aを基準にして、p側電極7の上面7Aと同じ高さ位置に上面6Aを有するように、上面10Aよりも上方に突出した突出部14を有している。p側電極7の上面7Aとn側電極の上面6Aとの高さを揃えることによって、半導体発光素子1をフリップチップボンディングしたときに、半導体発光素子1が傾くことを抑制することができる。たとえば、n側電極6の厚さは、1μm~20μmである。
Also, the n-
Further, the n-
p側電極7は、メサ構造部10の上面10Aにおいて、第2短端面9B寄りに、メサ構造部10の壁面11から間隔を空けて1つ配置されている。p側電極7は、この実施形態では、第2短端面9Bに沿う長方形状に形成されており、たとえば、n側電極6と線対称の関係であってもよい。
より具体的には、p側電極7は、窒化物半導体積層構造9の上面スペースに関して、窒化物半導体積層構造9の長辺に沿う方向においてn側電極6の反対側(第2短端面9B側)の端部に形成されている。これにより、メサ構造部10の上面10Aには、窒化物半導体積層構造9の短辺に沿う方向の長さと略同じ長さL1と、当該長さL1よりも大きい長さL2(幅)を有する光取り出し領域15が形成されている。光取り出し領域15は、p側電極7のような電極膜が形成されていない領域であり、メサ構造部10の上面10Aにおけるp型窒化物半導体層5の露出領域で構成されている。
One p-
More specifically, the p-
また、p側電極7は、この実施形態では、AuまたはAuを含む合金で構成されている。たとえば、p側電極7は、(基板2側)Ti/Au、Cr/Au、Cr/Pt/Au、TiN/Al/Auで示される積層構造であってもよい。また、p側電極7の厚さは、たとえば、1μm~20μmである。
ミラー層8は、基板2の裏面2Bに形成されている。ミラー層8は、少なくとも光取り出し領域15に対向している必要があり、この実施形態では、基板2の裏面2Bの全体に形成されている。これにより、発光層4からの光を反射させ、光取り出し領域15へ効率よく誘導することができる。ミラー層8は、この実施形態では、AgまたはAlを含む合金で構成されている。また、ミラー層8の厚さは、たとえば、10nm~200nmである。
Also, the p-
図3は、本発明の一実施形態に係る発光デバイス16(リストバンド)の模式的な斜視図である。図4は、図3の発光デバイス16の内部構造を模式的に示す図である。図5は、図4の内部構造と比較するための参考図である。
発光デバイス16は、身体に付けて持ち歩くことができるウェアラブルデバイスであって、この実施形態では、リストバンドとして構成されている。リストバンドとしての発光デバイス16は、リング状のバンド17と、バンド17の一方面17Aに形成されたディスプレイ18と、バンドの一方面17Aに形成された発光部19とを含む。
FIG. 3 is a schematic perspective view of a light emitting device 16 (wristband) according to one embodiment of the invention. FIG. 4 is a diagram schematically showing the internal structure of the
The
バンド17は、図4に示すように、たとえば、可撓性を有する板状の部材20,21(たとえば、樹脂製)の重ね合わせによって構成されており、一部区間において、部材20と部材21との間に空洞22が形成されている。
ディスプレイ18および発光部19は、部材20側の面17Aに形成されている。ディスプレイ18は、各種情報を表示することができ、たとえば、使用者の行動記録や健康記録等を、後述する半導体素子25で処理することによって表示してもよい。発光部19は、使用者に対して、何らかの情報を知らせるために、点滅、点灯、消灯する部分であってよい。バンド17の一方面17Aには、発光部19に対応する部分に開口23が形成されている。
As shown in FIG. 4, the
The
図3に示すように、バンド17の空洞22には、実装基板24が設けられている。実装基板24は、一方面24Aおよび他方面24Bを有しており、一方面24Aのランド28に、半導体発光素子1およびその他の半導体素子25がボンディングされている。半導体素子25は、たとえば、IC、スイッチング素子、センサ素子、受動素子等であってもよい。半導体発光素子1および半導体素子25は、それぞれ、実装基板24の一方面24Aのランド28にフリップチップボンディングされている。半導体発光素子1を例にとれば、実装基板24の一方面24Aに光取り出し領域15が対向するように、実装基板24にボンディングされている。実装基板24には、本発明の光透過部の一例としての開口26が、光取り出し領域15と対向する位置に選択的に形成されている。
As shown in FIG. 3 , a mounting
以上の構成によれば、半導体発光素子1では、図2に示すように、基板2の裏面2Bにミラー層8が形成されているため、発光層4で発生した光を当該ミラー層8で反射させることによって、窒化物半導体積層構造9側から取り出すことができる。しかも、p側電極7およびn側電極6が光の障害物に極力ならないよう、これらのn側電極6とp側電極7との間に光取り出し領域15が設けられているため、比較的十分な光取り出し効率を実現することができる。
According to the above configuration, in the semiconductor
これにより、図4に示す発光デバイス16では、半導体発光素子1を実装基板24にフリップチップボンディングしたときに、実装基板24のボンディング面(半導体発光素子1に対向する面24A)側に光を取り出し、開口23,26を介して外部に取り出すことができる。したがって、図4に示すように、実装基板24におけるダイボンディング面とは反対側の他方面24B側に光を取り出したい場合でも、半導体発光素子1を、他の半導体素子25と同じように実装基板24の一方面24Aに配置することができる。
As a result, in the
つまり、図5に示すように、基板の表面側にミラー層30を有し、基板の裏面2B側から光を取り出す態様の半導体発光素子27では、光取出し面が基板の裏面2Bである制約から、半導体発光素子27を、実装基板24の他方面24Bのランド29にボンディングしなければならず、他の半導体素子25と同じボンディング面に実装できなかった。その結果、実装基板24の両面24A,24Bに素子がボンディングされる構造となり、発光デバイスにおける実装性が非常に悪くなる。たとえば、図4と図5との比較から明らかなように、実装基板24のために広い空洞22が必要となる。また、部材20に実装基板24を固定する場合には、半導体発光素子27が障害となり、部材21に実装基板24を固定する場合には、半導体素子25が障害となる。
That is, as shown in FIG. 5, in the semiconductor
これに対して、半導体発光素子1を使用すれば、空洞22も小さく(薄く)できると共に、実装基板24のボンディング面とは反対側の他方面24Bをバンド17への固定面とすれば、実装基板24をバンド17に簡単に固定することもできる。よって、発光デバイス16を小型化できると共に、構造を簡易にすることができる。
図6~図11は、半導体発光素子1の変形例を示す図であって、主として、n側電極6およびp側電極7の配置形態、形状および電極領域13の形状の変形例を示す。
On the other hand, if the semiconductor
6 to 11 are diagrams showing modifications of the semiconductor
図1および図2に示す構造では、n側電極6およびp側電極7は、それぞれ、窒化物半導体積層構造9の第1短端面9Aおよび第2短端面9Bに沿う長方形状で、1つずつ形成されていた。
これに対し、図6に示すように、n側電極6は、第1短端面9Aの両端にある窒化物半導体積層構造9の角部9E,9Gに1つずつ、合計2つ形成されていてもよい。また、p側電極7も同様に、第2短端面9Bの両端にある窒化物半導体積層構造9の角部9F,9Hに1つずつ、合計2つ形成されていてもよい。
In the structure shown in FIGS. 1 and 2, each of the n-
On the other hand, as shown in FIG. 6, two n-
また、図7に示すように、複数(図7では5つずつ)のn側電極6およびp側電極7が、それぞれ、窒化物半導体積層構造9の第1短端面9Aおよび第2短端面9Bに沿って配列されていてもよい。
また、n側電極6およびp側電極7は、前述のように平面視四角形状である必要はなく、たとえば、平面視円形であってもよい。
Further, as shown in FIG. 7, a plurality of (five each in FIG. 7) n-
Further, the n-
たとえば、図8に示すように、n側電極6およびp側電極7は、それぞれ、窒化物半導体積層構造9の第1短端面9Aおよび第2短端面9Bに沿う方向に延びる楕円形状で、1つずつ形成されていてもよい。
また、図9に示すように、n側電極6は、円形状で、第1短端面9Aの両端にある窒化物半導体積層構造9の角部9E,9Gに1つずつ、合計2つ形成されていてもよい。また、p側電極7も同様に、円形状で、第2短端面9Bの両端にある窒化物半導体積層構造9の角部9F,9Hに1つずつ、合計2つ形成されていてもよい。
For example, as shown in FIG. 8, the n-
Also, as shown in FIG. 9, the n-
また、図10に示すように、円形の複数(図7では5つずつ)のn側電極6およびp側電極7が、それぞれ、窒化物半導体積層構造9の第1短端面9Aおよび第2短端面9Bに沿って配列されていてもよい。
また、図1および図2に示す構造では、窒化物半導体積層構造9の第1短端面9Aから一定幅の電極領域13が、第1短端面9Aに沿う方向(窒化物半導体積層構造9の短辺に沿う方向)の全体にわたって形成されていた。
Further, as shown in FIG. 10, a plurality (five each in FIG. 7) of circular n-
1 and 2, the
これに対し、図11に示すように、電極領域13は、窒化物半導体積層構造9の一つの角部(図11では、第1角部9E)のみに選択的に形成されていてもよい。この場合、電極領域13に面するメサ構造部10の壁面11は、図11に示すように、曲面であってもよい。
次に、図12~図18を参照して、図4の発光デバイス16の内部に設けられた実装基板24の複数の形態を説明する。
On the other hand, as shown in FIG. 11, the
Next, with reference to FIGS. 12 to 18, multiple forms of the mounting
まず、前述のように、実装基板24における光取り出し領域15との対向位置に開口26が形成されている場合、図12に示すように、実装基板24は、不透明な板材(たとえば、有色材料)で構成されていてもよい。実装基板24が不透明であっても、開口26を介して光を取り出すことができるためである。使用可能な有色材料基板としては、たとえば、ガラスエポキシ基板、シリコン基板、アクリル基板等が挙げられる。
First, as described above, when the
一方、実装基板24は、図13に示すように、透明材料からなっていてもよい。この場合、光は実装基板24本体を透過できるので、開口26が形成されず、実装基板24において光取り出し領域15に対向する部分(対向部31)が本発明の光透過部の一例として構成されていてもよい。使用可能な透明材料基板としては、たとえば、エポキシ基板、サファイア基板、ガラス基板、PET基板、アクリル基板等が挙げられる。また、透明材料基板は、蛍光体を含んでいてもよい。実装基板24の全体が光透過性であれば、実装基板24に対して半導体発光素子1が位置ずれしてボンディングされても、半導体発光素子1からの光を確実に取り出すことができる。
On the other hand, the mounting
また、図14および図15に示すように、実装基板24の一方面24A側には、たとえば透明材料からなる封止樹脂32が形成されていてもよい。この封止樹脂32は、半導体発光素子1および半導体素子25(図14および図15では図示を省略)を封止する。
また、図16に示すように、実装基板24として有色材料基板が使用される場合、実装基板24は、開口26を覆うように形成された凸状のレンズ33をさらに有していてもよい。レンズ33によって、取り出される光を集光させることができる。また、このレンズ33は、発光デバイス16の開口23を介して、部材20の外側に突出していてもよい。
Also, as shown in FIGS. 14 and 15, a sealing
Further, as shown in FIG. 16 , when a colored material substrate is used as the mounting
同様に、図17に示すように、実装基板24として透明材料基板が使用される場合、実装基板24は、対向部31と一体的に形成された凸状のレンズ部34をさらに有していてもよい。レンズ部34によって、取り出される光を集光させることができる。また、このレンズ部34は、発光デバイス16の開口23を介して、部材20の外側に突出していてもよい。
Similarly, as shown in FIG. 17, when a transparent material substrate is used as the mounting
また、図18に示すように、実装基板24上の封止樹脂32は、着色樹脂からなっていてもよい。使用可能な着色樹脂としては、たとえば、エポキシ、アクリル、シリコーン等が挙げられる。
図19は、本発明の他の実施形態に係る半導体発光素子41の模式的な平面図である。
図20は、図19のXX-XX断面を示す断面図である。以下では、図1および図2で示した半導体発光素子1とは異なる構成を主として説明し、共通する構成については、同一の参照符号を付し、説明を省略する。
Further, as shown in FIG. 18, the sealing
FIG. 19 is a schematic plan view of a semiconductor
20 is a cross-sectional view showing the XX-XX section of FIG. 19. FIG. In the following, configurations different from those of the semiconductor
図19および図20に示すように、半導体発光素子41では、メサ構造部42が、窒化物半導体積層構造9の第1短端面9Aとの間にn側電極6用の電極領域13が空くように、かつ、第2短端面9Bとの間にp側電極7用の第2電極領域43が空くように、窒化物半導体積層構造9の長辺に沿う方向の略中央部に形成されている。つまり、窒化物半導体積層構造9の長辺に沿う方向において、メサ構造部42の両側に、各短端面9A,9Bから一定幅の電極領域13,43が、各短端面9A,9Bに沿って形成されている。この実施形態では、電極領域13および第2電極領域43は、互いに同じ幅を有している。
As shown in FIGS. 19 and 20, in the semiconductor
メサ構造部42は、p型窒化物半導体層5から発光層4を介してn型窒化物半導体層3に至る壁面44を有している。この壁面44は、全周にわたって、窒化物半導体積層構造9の短端面9A,9Bおよび長端面9C,9Dに対して、内側に後退した位置に配置されている。
メサ構造部42の上面42A、壁面44、電極領域13および第2電極領域43を覆うように絶縁膜45が形成されている。絶縁膜45は、たとえば、酸化シリコン(SiO2)、窒化シリコン(SiN)等の絶縁材料からなる。絶縁膜45には、メサ構造部42の上面42A(p型窒化物半導体層5)の一部を露出させる開口46が形成されている。開口46は、たとえば、平面視円形であってもよい。また、絶縁膜45には、電極領域13(n型窒化物半導体層3)の一部を露出させる開口47が形成されている。
The
An insulating
絶縁膜45上には、配線膜48が形成されている。配線膜48は、絶縁膜45の開口46を介してp型窒化物半導体層5に接続されており、当該開口26から、第2電極領域43側の壁面44に沿って第2電極領域43上の領域まで延びている。この配線膜48は、たとえば、酸化亜鉛(ZnO)、酸化インジウム錫(ITO)等の透明電極膜からなる。透明電極膜を使用することによって、当該透明電極膜のコンタクト領域(この実施形態では、絶縁膜45の開口46部分)からも光を取り出すことができるので、光の取り出し効率の低下を抑制することができる。
A
そして、n側電極6は、絶縁膜45の開口47を介してn型窒化物半導体層3に接続され、p側電極7は、第2電極領域43上の領域で、配線膜48に接続されている。p側電極7は、配線膜48を介して、p型窒化物半導体層5に電気的に接続されることとなる。
この半導体発光素子41によれば、少なくとも、絶縁膜45の開口46上の領域が透明電極膜からなる配線膜48である。そのため、当該開口46が、本発明の光取り出し領域15の一例として機能する。したがって、発光層4で発生した光を当該ミラー層8で反射させることによって、絶縁膜45の開口46から取り出すことができる。
The n-
According to this semiconductor
これにより、図4に示す発光デバイス16において、半導体発光素子1に代えて半導体発光素子41を実装基板24にフリップチップボンディングしたときに、実装基板24のボンディング面側に光を取り出し、開口23,26を介して外部に取り出すことができる。
また、この半導体発光素子41では、光取り出し領域15の形状を、絶縁膜45に開口46を形成するときのマスクパターンを変更することで簡単に変えることができる。開口46の形状は、たとえば、図21に示す四角形状、図22に示す三角形状、図23に示す星形状等であってもよい。
As a result, in the
In addition, in the semiconductor
また、図示は省略するが、半導体発光素子41においても、図6~図11に示したn側電極6およびp側電極7のパターンを採用することができる。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体発光素子1,41が適用されるウェアラブルデバイス(発光デバイス)としては、図3に示したリストバンドの他、マイクロLED、アイウエア、コンタクトレンズ等を挙げることができる。
Although not shown, the patterns of the n-
Although the embodiments of the present invention have been described above, the present invention can also be implemented in other forms.
For example, wearable devices (light emitting devices) to which the semiconductor
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。 In addition, various design changes can be made within the scope of the matters described in the claims.
1 半導体発光素子
2 基板
2A 表面
2B 裏面
3 n型窒化物半導体層
4 発光層
5 p型窒化物半導体層
6 n側電極
7 p側電極
8 ミラー層
9 窒化物半導体積層構造
9A 第1短端面
9B 第2短端面
10 メサ構造部
10A 上面
11 壁面
12 低段部
12A 上面
13 電極領域
15 光取り出し領域
16 発光デバイス
24 実装基板
24A 一方面
24B 他方面
25 半導体素子
26 開口
31 対向部
32 封止樹脂
33 レンズ
34 レンズ部
41 半導体発光素子
42 メサ構造部
43 第2電極領域
44 壁面
45 絶縁膜
46 開口
48 配線膜
REFERENCE SIGNS
Claims (10)
前記基板の表面に順に積層されたn型半導体層、発光層およびp型半導体層を含み、平面視において、互いに対向する第1端面および第2端面を有する四角形状に形成され、かつ、前記p型半導体層から前記発光層を介して前記n型半導体層に至る壁面を有するメサ構造部と、前記メサ構造部の周囲に配置され、前記n型半導体層が露出する上面を有する低段部とを含む半導体積層構造と、
前記半導体積層構造の表面側に配置され、前記p型半導体層に電気的に接続されたp側電極と、
前記半導体積層構造の表面側において、前記p側電極との間に前記発光層からの光を取り出すための光取り出し領域を空けて配置され、前記n型半導体層に電気的に接続されたn側電極と、
少なくとも前記光取り出し領域に対向するように前記基板の裏面に形成されたミラー層とを含み、
前記メサ構造部は、前記第1端面との間に前記n側電極用の第1電極領域が空くように、かつ、前記第2端面との間に前記p側電極用の第2電極領域が空くように、前記半導体積層構造の中央部に形成されており、
前記光取り出し領域は、前記p型半導体層により形成された前記メサ構造部の上面領域を含み、
前記メサ構造部の上面、前記壁面および前記第2電極領域の上面を覆うように絶縁膜が形成されており、 前記n側電極は、前記第1電極領域の上面に配置されており、
前記p側電極は、前記第2電極領域の前記上面に前記絶縁膜を介して配置されており、
前記絶縁膜は、前記メサ構造部の前記上面の中央部において前記上面領域を、前記光取り出し領域およびコンタクト領域として露出させる開口を有しており、
前記絶縁膜上に形成され、前記p側電極と前記メサ構造部の前記上面に露出する前記p型半導体層とを接続する透明電極膜を含む配線膜をさらに含み、
前記透明電極膜は、前記光取り出し領域および前記コンタクト領域を覆うように形成され、前記絶縁膜の前記開口を介して前記p型半導体層に接続されている、チップ・サイズ・パッケージ(CSP)からなる半導体発光素子。 a translucent substrate;
The p a mesa structure portion having a wall surface extending from a type semiconductor layer to the n-type semiconductor layer through the light emitting layer; and a low step portion disposed around the mesa structure portion and having an upper surface exposing the n-type semiconductor layer. a semiconductor lamination structure comprising
a p-side electrode disposed on the surface side of the semiconductor multilayer structure and electrically connected to the p-type semiconductor layer;
an n-side electrically connected to the n-type semiconductor layer, disposed on the surface side of the semiconductor multilayer structure with a light extraction region for extracting light from the light-emitting layer between the p-side electrode and the p-side electrode; an electrode;
a mirror layer formed on the back surface of the substrate so as to face at least the light extraction region;
The mesa structure portion has a first electrode region for the n-side electrode between it and the first end face, and a second electrode region for the p-side electrode between it and the second end face. is formed in the central part of the semiconductor laminated structure so as to be empty,
the light extraction region includes an upper surface region of the mesa structure formed by the p-type semiconductor layer ;
an insulating film is formed to cover the upper surface of the mesa structure portion, the wall surface, and the upper surface of the second electrode region, the n-side electrode is arranged on the upper surface of the first electrode region;
The p-side electrode is arranged on the upper surface of the second electrode region via the insulating film,
the insulating film has an opening that exposes the upper surface region at a central portion of the upper surface of the mesa structure portion as the light extraction region and the contact region;
further comprising a wiring film formed on the insulating film and including a transparent electrode film that connects the p-side electrode and the p-type semiconductor layer exposed on the upper surface of the mesa structure ,
from a chip size package (CSP) , wherein the transparent electrode film is formed to cover the light extraction region and the contact region and is connected to the p-type semiconductor layer through the opening of the insulating film; A semiconductor light emitting device.
前記光取り出し領域が前記光透過部に対向するように、前記実装基板の前記一方面にフリップチップボンディングされた請求項1~3のいずれか一項に記載の半導体発光素子とを含む、発光デバイス。 a mounting substrate having one surface and the other surface and including a light transmitting portion through which light can be transmitted from the one surface to the other surface;
and the semiconductor light emitting element according to any one of claims 1 to 3 flip-chip bonded to the one surface of the mounting substrate such that the light extraction region faces the light transmitting portion. .
前記光透過部は、前記不透明な板材に貫通して形成された開口を含む、請求項4または5に記載の発光デバイス。 The mounting substrate is made of an opaque plate material,
The light-emitting device according to claim 4 or 5 , wherein the light transmission portion includes an opening penetrating through the opaque plate.
前記光透過部は、前記透明な板材における前記光取り出し領域に対向する部分を含む、請求項4または5に記載の発光デバイス。 The mounting substrate is made of a transparent plate material,
6. The light - emitting device according to claim 4 , wherein said light transmitting portion includes a portion of said transparent plate facing said light extraction region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018011944A JP7105568B2 (en) | 2018-01-26 | 2018-01-26 | Semiconductor light-emitting element and light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018011944A JP7105568B2 (en) | 2018-01-26 | 2018-01-26 | Semiconductor light-emitting element and light-emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019129299A JP2019129299A (en) | 2019-08-01 |
JP7105568B2 true JP7105568B2 (en) | 2022-07-25 |
Family
ID=67471368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018011944A Active JP7105568B2 (en) | 2018-01-26 | 2018-01-26 | Semiconductor light-emitting element and light-emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7105568B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021095717A1 (en) * | 2019-11-12 | 2021-05-20 | ソニー株式会社 | Semiconductor light emitting element and electronic apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049376A (en) | 1998-07-27 | 2000-02-18 | Sanyo Electric Co Ltd | Light emitting element |
JP2003258300A (en) | 2002-02-28 | 2003-09-12 | Rohm Co Ltd | Semiconductor light-emitting element and manufacturing method thereof |
JP2004031508A (en) | 2002-06-24 | 2004-01-29 | Nec Corp | Optoelectric composite module and light inputting/outputting device with its module as configuring element |
JP2004056109A (en) | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | Nitride semiconductor light emitting element, light emitting element, element laminate, and light emitting device using them |
JP2008235566A (en) | 2007-03-20 | 2008-10-02 | Toyoda Gosei Co Ltd | Display device |
JP2011211084A (en) | 2010-03-30 | 2011-10-20 | Sony Corp | Semiconductor light-emitting element and semiconductor light-emitting element array |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6599768B1 (en) * | 2002-08-20 | 2003-07-29 | United Epitaxy Co., Ltd. | Surface mounting method for high power light emitting diode |
-
2018
- 2018-01-26 JP JP2018011944A patent/JP7105568B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049376A (en) | 1998-07-27 | 2000-02-18 | Sanyo Electric Co Ltd | Light emitting element |
JP2003258300A (en) | 2002-02-28 | 2003-09-12 | Rohm Co Ltd | Semiconductor light-emitting element and manufacturing method thereof |
JP2004056109A (en) | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | Nitride semiconductor light emitting element, light emitting element, element laminate, and light emitting device using them |
JP2004031508A (en) | 2002-06-24 | 2004-01-29 | Nec Corp | Optoelectric composite module and light inputting/outputting device with its module as configuring element |
JP2008235566A (en) | 2007-03-20 | 2008-10-02 | Toyoda Gosei Co Ltd | Display device |
JP2011211084A (en) | 2010-03-30 | 2011-10-20 | Sony Corp | Semiconductor light-emitting element and semiconductor light-emitting element array |
Also Published As
Publication number | Publication date |
---|---|
JP2019129299A (en) | 2019-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9142729B2 (en) | Light emitting element | |
US7408203B2 (en) | Light emitting device and fabrication method thereof and light emitting system using the same | |
JP5864126B2 (en) | Light emitting device package | |
JP3896704B2 (en) | GaN compound semiconductor light emitting device | |
CN113594331A (en) | Light emitting element | |
US20200243722A1 (en) | Semiconductor light-emitting device | |
TW201505212A (en) | Semiconductor light emitting device and method for manufacturing same | |
JP4795293B2 (en) | Semiconductor light emitting device | |
JP6328497B2 (en) | Semiconductor light emitting device, package device, and light emitting panel device | |
JP2018510508A (en) | Optoelectronic semiconductor chip, optoelectronic semiconductor component, and production method of optoelectronic semiconductor chip | |
KR20120136814A (en) | A light emitting device package | |
JPH0997922A (en) | Light-emitting element | |
JP2018530924A (en) | Semiconductor device, semiconductor device package, and illumination system including the same | |
JP5950257B2 (en) | Light emitting device, light emitting device unit, and light emitting device package | |
JP5266349B2 (en) | Light emitting device | |
JP2014022607A (en) | Light-emitting element, light-emitting element unit and light-emitting element package | |
JP7105568B2 (en) | Semiconductor light-emitting element and light-emitting device | |
JP2020021964A (en) | Light-emitting element and light-emitting element package | |
JP2006190854A (en) | Light emitting diode | |
JP2015156484A (en) | Light emitting element | |
JP2017054902A (en) | Semiconductor light emitting device | |
JP2014150225A (en) | Semiconductor light-emitting element | |
JP2022141087A (en) | Light-emitting device | |
JP2009238845A (en) | Light-emitting module and method of manufacturing the same | |
JP6971456B2 (en) | Light emitting element and light emitting element package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7105568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |