JP2006049698A - Resin sealed semiconductor device - Google Patents

Resin sealed semiconductor device Download PDF

Info

Publication number
JP2006049698A
JP2006049698A JP2004230867A JP2004230867A JP2006049698A JP 2006049698 A JP2006049698 A JP 2006049698A JP 2004230867 A JP2004230867 A JP 2004230867A JP 2004230867 A JP2004230867 A JP 2004230867A JP 2006049698 A JP2006049698 A JP 2006049698A
Authority
JP
Japan
Prior art keywords
plating film
plating
lead
electroless
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004230867A
Other languages
Japanese (ja)
Inventor
Shinichi Hirose
伸一 広瀬
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004230867A priority Critical patent/JP2006049698A/en
Publication of JP2006049698A publication Critical patent/JP2006049698A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To gain both resin adhesiveness in an inner lead and resistance weldability in an outer lead, in a resin sealed semiconductor device formed by electrically connecting an IC chip to a plated lead frame and then sealing them with a mold resin. <P>SOLUTION: The IC chip 10 and the lead frame 20 electrically connected to each other are sealed with the mold resin 40. In the inner lead 21 and the outer lead 22, an electroless Ni-P plating film 20b and an Ni plating film 20c with roughened surface are provided in this order on a base material 20a. Consequently, the outermost surface of the plating film of the inner lead 21 is roughened for improving adhesiveness to the mold resin 40, and the outer lead 22 is provided with the electroless Ni-P plating film 20b having a low melting point where resistance welding is possible. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体素子とメッキ処理が施されたリードフレームとを互いに電気的に接続し、これらをモールド樹脂で封止してなる樹脂封止型半導体装置に関する。   The present invention relates to a resin-encapsulated semiconductor device in which a semiconductor element and a lead frame subjected to a plating process are electrically connected to each other and sealed with a mold resin.

この種の樹脂封止型半導体装置は、ワイヤなどによって互いに電気的に接続された半導体素子とリードフレームとがモールド樹脂で封止されてなるものである。このような樹脂封止型半導体装置において、リードフレームは、Ｓｎ−Ｐｂ、Ｓｎ−Ｂｉなどの外装メッキが施されているのが主流である。   In this type of resin-encapsulated semiconductor device, a semiconductor element and a lead frame that are electrically connected to each other by a wire or the like are sealed with a mold resin. In such a resin-encapsulated semiconductor device, the lead frame is mainly subjected to exterior plating such as Sn—Pb and Sn—Bi.

ここで、近年では、組み付け工程の簡略化およびコストダウンのために、あらかじめリードフレーム表面に、プリント基板へのはんだなどによる実装において、はんだとの濡れ性を高めるような仕様のメッキ（たとえばＮｉ／Ｐｄ／Ａｕ）を施しているリードフレーム（Ｐｒｅ Ｐｌａｔｅｄ Ｆｒａｍｅ、以下ＰＰＦと略記する）が採用されはじめている（たとえば、特許文献１参照）。   Here, in recent years, in order to simplify the assembly process and reduce the cost, plating having a specification that improves wettability with solder in advance on the surface of the lead frame by solder or the like on the printed circuit board (for example, Ni / Pd / Au) lead frames (Pre Plated Frame, hereinafter abbreviated as PPF) are beginning to be adopted (see, for example, Patent Document 1).

また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのメッキ表面を粗化する技術が提案されている（たとえば、特許文献２、特許文献３参照）。   On the other hand, in order to improve the adhesion between the lead frame and the mold resin in the resin-encapsulated semiconductor device, techniques for roughening the plating surface of the lead frame have been proposed (for example, Patent Document 2, Patent Document). 3).

このメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、（１）リードフレームにおけるモールド樹脂との接着面積が大きくなる、（２）モールド樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる、などの効果（つまり、アンカー効果）を期待するものである。   The technology for roughening the plating surface is as follows: (1) the adhesion area of the lead frame to the mold resin is increased by roughening the plating surface of the lead frame; and (2) the plating film with the roughened mold resin. The effect (that is, the anchor effect) such as being easy to bite into the unevenness of the film is expected.

そのことにより、リードフレームのモールド樹脂への密着性が向上し、リードフレームとモールド樹脂との間の剥離を防止することが可能となり、樹脂封止型半導体装置の信頼性が向上する。   As a result, the adhesion of the lead frame to the mold resin can be improved, and peeling between the lead frame and the mold resin can be prevented, thereby improving the reliability of the resin-encapsulated semiconductor device.

ここで、上記ＰＰＦにおけるメッキ構成は、下地側からＮｉ／Ｐｄ／Ａｕの３層構造であり、いずれも電気メッキとなっている。   Here, the plating structure in the PPF is a three-layer structure of Ni / Pd / Au from the base side, and both are electroplating.

通常の樹脂封止型半導体装置では、アウターリードをプリント基板などにはんだ付けするので前記の３層構造になっていればそのメッキ構成に大きな制約はないが、アウターリードをケースのターミナルと抵抗溶接にて接合するようなもの（以下、カスタムパッケージという）の場合には、メッキ構成に以下の制約が生じる。   In ordinary resin-encapsulated semiconductor devices, the outer leads are soldered to a printed circuit board and the like, so if the three-layer structure is used, the plating configuration is not greatly limited, but the outer leads are resistance-welded to the case terminals. In the case of bonding at the above (hereinafter referred to as a custom package), the following restrictions are imposed on the plating configuration.

通常の電気Ｎｉメッキ（純Ｎｉ）の融点は１４５０℃と比較的高く、抵抗溶接がしにくい。そのため溶接接合が必須であるカスタムパッケージでは、アウターリードの表面処理を融点の低い（たとえば８００℃程度）無電解Ｎｉ−Ｐメッキを行なっているのが普通である（たとえば、特許文献４参照）。   Ordinary electric Ni plating (pure Ni) has a relatively high melting point of 1450 ° C., and resistance welding is difficult. Therefore, in a custom package in which welding is essential, electroless Ni—P plating with a low melting point (for example, about 800 ° C.) is usually performed on the surface treatment of the outer lead (see, for example, Patent Document 4).

そこで、インナーリードにおける樹脂密着性とアウターリードにおける抵抗溶接性とを確保するためには、通常、最下層のメッキすなわち電気Ｎｉメッキを、粗化した無電解Ｎｉ−Ｐメッキに変えてやればよいのと考えられるが、無電解メッキの反応触媒であるＰはメッキ膜を平坦化する効果があるため、粗化ができない。つまり、樹脂の密着性に問題が出てくる。
特開平４−１１５５５８号公報 特開平６−２９４３９号公報 特開平１０−２７８７３号公報 特開平５−１６３５８２号公報 Therefore, in order to ensure the resin adhesion in the inner lead and the resistance weldability in the outer lead, the lowermost layer plating, that is, the electric Ni plating is usually changed to a rough electroless Ni-P plating. However, since P, which is a reaction catalyst for electroless plating, has the effect of flattening the plating film, it cannot be roughened. That is, a problem arises in the adhesion of the resin.
Japanese Patent Laid-Open No. 4-115558 Japanese Patent Laid-Open No. 6-29439 JP-A-10-27873 JP-A-5-163582

そこで、本発明者は、抵抗溶接における接合界面を無電解Ｎｉ−Ｐメッキにするために、リードフレームにおけるメッキ構成を、粗化Ｎｉ／無電解Ｎｉ−Ｐ／Ｐｄ／Ａｕの構成とすることを検討した。なお、ＰｄおよびＡｕの膜厚はナノオーダで非常に薄いので無視することができる。   In view of this, the present inventor has decided that the plating structure in the lead frame is a roughened Ni / electroless Ni—P / Pd / Au structure in order to make the joint interface in resistance welding electroless Ni—P plating. investigated. Note that the film thicknesses of Pd and Au are nano-order and very thin and can be ignored.

しかしながら、上述したように、無電解Ｎｉ−Ｐメッキは平坦化効果があるため、せっかく粗化した下地のＮｉメッキの凹凸が埋もれてしまい、適切な粗化形態を形成することができず、樹脂との密着性を確保できない。   However, as described above, since the electroless Ni-P plating has a flattening effect, the unevenness of the underlying Ni plating that has been roughened is buried, and an appropriate roughened form cannot be formed. Adhesion cannot be secured.

本発明は上記問題に鑑みてなされたものであり、半導体素子とメッキ処理が施されたリードフレームとを電気的に接続し、これらをモールド樹脂で封止してなる樹脂封止型半導体装置において、インナーリードにおける樹脂密着性とアウターリードにおける抵抗溶接性とを両立することを目的とする。   The present invention has been made in view of the above problems, and in a resin-encapsulated semiconductor device in which a semiconductor element and a lead frame that has been plated are electrically connected, and these are sealed with a mold resin. It aims at making resin adhesiveness in an inner lead and resistance weldability in an outer lead compatible.

上記目的を達成するため、請求項１に記載の発明では、半導体素子（１０）とメッキ処理が施されたリードフレーム（２０）とが互いに電気的に接続され、半導体素子（１０）およびリードフレーム（２０）がモールド樹脂（４０）で封止されてなる樹脂封止型半導体装置において、リードフレーム（２０）のうちモールド樹脂（４０）内に位置するインナーリード（２１）のメッキ膜の最表面は、モールド樹脂（４０）との密着性を向上させるために粗化された形状となっており、リードフレーム（２０）のうちモールド樹脂（４０）から突出するアウターリード（２２）には、抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜（２０ｂ）が設けられていることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the semiconductor element (10) and the lead frame (20) subjected to the plating process are electrically connected to each other, and the semiconductor element (10) and the lead frame are connected. In the resin-encapsulated semiconductor device in which (20) is sealed with a mold resin (40), the outermost surface of the plating film of the inner lead (21) located in the mold resin (40) of the lead frame (20) Has a roughened shape to improve the adhesion with the mold resin (40), and the outer lead (22) protruding from the mold resin (40) in the lead frame (20) has a resistance. An electroless Ni—P plating film (20b) for ensuring weldability is provided.

それによれば、インナーリード（２１）においてはその表面を構成するメッキ膜の最表面が粗化された形状となっているため、モールド樹脂（４０）との密着性を確保することができる。   Accordingly, in the inner lead (21), the outermost surface of the plating film constituting the surface thereof has a roughened shape, and thus it is possible to ensure adhesion with the mold resin (40).

また、外部の部材と抵抗溶接されるアウターリード（２２）には、比較的融点が低く抵抗溶接により溶融しやすい無電解Ｎｉ−Ｐ膜（２０ｂ）が設けられているため、抵抗溶接性を確保することができる。   In addition, the outer lead (22) that is resistance-welded to the external member is provided with an electroless Ni-P film (20b) that has a relatively low melting point and is easily melted by resistance welding, so that resistance weldability is ensured. can do.

よって、本発明によれば、半導体素子（１０）とメッキ処理が施されたリードフレーム（２０）とを電気的に接続し、これらをモールド樹脂（４０）で封止してなる樹脂封止型半導体装置において、インナーリード（２１）における樹脂密着性とアウターリード（２２）における抵抗溶接性とを両立することができる。   Therefore, according to the present invention, the resin-encapsulated mold is formed by electrically connecting the semiconductor element (10) and the lead frame (20) subjected to the plating process and sealing them with the mold resin (40). In the semiconductor device, it is possible to achieve both the resin adhesion in the inner lead (21) and the resistance weldability in the outer lead (22).

ここで、請求項２に記載の発明のように、請求項１に記載の樹脂封止型半導体装置においては、リードフレーム（２０）におけるインナーリード（２１）およびアウターリード（２２）では、メッキの下地である母材（２０ａ）上に順に無電解Ｎｉ−Ｐメッキ膜（２０ｂ）、Ｎｉメッキ膜（２０ｃ）が設けられており、インナーリード（２１）において、Ｎｉメッキ膜（２０ｃ）の表面が粗化された形状となっているものにできる。   Here, as in the invention according to claim 2, in the resin-encapsulated semiconductor device according to claim 1, the inner lead (21) and the outer lead (22) in the lead frame (20) are plated. An electroless Ni-P plating film (20b) and a Ni plating film (20c) are provided in this order on the base material (20a) as a base, and the surface of the Ni plating film (20c) is formed on the inner lead (21). It can be a roughened shape.

それにより、上記請求項１に記載の発明の構成を適切に実現することができ、また、同様の作用効果を実現することができる。   Thereby, the configuration of the invention according to the first aspect can be appropriately realized, and the same operation effect can be realized.

また、請求項３に記載の発明のように、請求項１に記載の樹脂封止型半導体装置においては、リードフレーム（２０）におけるインナーリード（２１）およびアウターリード（２２）では、メッキの下地である母材（２０ａ）上に無電解Ｎｉ−Ｐメッキ膜（２０ｂ）が設けられており、インナーリード（２１）において、無電解Ｎｉ−Ｐメッキ膜（２０ｂ）自身の表面が粗化された形状となっているものにできる。   In the resin-encapsulated semiconductor device according to the first aspect, the inner lead (21) and the outer lead (22) in the lead frame (20) have a plating base. An electroless Ni—P plating film (20b) is provided on the base material (20a), and the surface of the electroless Ni—P plating film (20b) itself is roughened in the inner lead (21). It can be made into a shape.

それにより、上記請求項１に記載の発明の構成を適切に実現することができ、また、同様の作用効果を実現することができる。   Thereby, the configuration of the invention according to the first aspect can be appropriately realized, and the same operation effect can be realized.

また、請求項４に記載の発明のように、請求項１に記載の樹脂封止型半導体装置においては、リードフレーム（２０）におけるインナーリード（２１）では、メッキの下地である母材（２０ａ）上に、表面が粗化されたＮｉメッキ膜（２０ｃ）が設けられることにより、インナーリード（２１）のメッキ膜の最表面が、前記粗化された形状となっているものにできる。   In the resin-encapsulated semiconductor device according to the first aspect of the present invention, the inner lead (21) of the lead frame (20) has a base material (20a) that is a base for plating. The Ni plating film (20c) whose surface is roughened is provided on the surface of the inner lead (21) so that the outermost surface of the plating film of the inner lead (21) has the roughened shape.

それにより、上記請求項１に記載の発明の構成を適切に実現することができ、また、同様の作用効果を実現することができる。   Thereby, the configuration of the invention according to the first aspect can be appropriately realized, and the same operation effect can be realized.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１において、（ａ）は本発明の第１実施形態に係る樹脂封止型半導体装置１００の概略断面構成を示す図であり、（ｂ）は（ａ）中のリードフレーム２０の断面構成を示す図である。 (First embodiment)
1A is a diagram showing a schematic cross-sectional configuration of the resin-encapsulated semiconductor device 100 according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional configuration of the lead frame 20 in FIG. FIG.

図１（ａ）に示されるように、本半導体装置１００は、大きくは、半導体素子としてのＩＣチップ１０とメッキ処理が施されたリードフレーム２０とが、ボンディングワイヤ３０を介して互いに電気的に接続され、これらＩＣチップ１０、リードフレーム２０およびボンディングワイヤ３０がモールド樹脂４０で封止されてなる。   As shown in FIG. 1A, the semiconductor device 100 is broadly configured such that an IC chip 10 as a semiconductor element and a lead frame 20 that has been plated are electrically connected to each other via bonding wires 30. The IC chip 10, the lead frame 20, and the bonding wire 30 are connected and sealed with a mold resin 40.

そして、図１（ａ）に示されるように、この半導体装置１００は、ケース２００上に搭載されて、リードフレーム２０の一部にてネジ２１０によりケース２００にネジ止めされ固定される。また、リードフレーム２０のアウターリード２２には、外部のターミナル２２０が抵抗溶接により接合されるようになっている。つまり、本半導体装置１００は上記カスタムパッケージとして構成されている。   As shown in FIG. 1A, the semiconductor device 100 is mounted on the case 200 and is fixed to the case 200 by screws 210 with a part of the lead frame 20. An external terminal 220 is joined to the outer lead 22 of the lead frame 20 by resistance welding. That is, the semiconductor device 100 is configured as the custom package.

ここで、ＩＣチップ１０は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ３０は、ワイヤボンディングにより形成された金（Ａｕ）やアルミニウム（Ａｌ）などからなるワイヤである。   Here, the IC chip 10 is formed by forming a transistor element or the like on a silicon semiconductor substrate using a well-known semiconductor manufacturing technique. The bonding wire 30 is a wire made of gold (Au), aluminum (Al), or the like formed by wire bonding.

このＩＣチップ１０は、リードフレーム２０におけるインナーリード２１上に搭載され、はんだまたは導電性接着剤などにより接合されている。ここで、インナーリード２１は、ＩＣチップ１０の放熱のためにリードフレーム２０における肉厚部分として構成されている。   The IC chip 10 is mounted on the inner lead 21 in the lead frame 20 and joined by solder or a conductive adhesive. Here, the inner lead 21 is configured as a thick portion in the lead frame 20 for heat dissipation of the IC chip 10.

なお、インナーリード２１上には、ＩＣチップ２０以外にも、場合によっては、チップコンデンサ等をはんだもしくは導電性接着剤で接合してもよい。また、半導体素子としてはＩＣチップ以外にも、半導体センサ素子などであってもよい。   In addition to the IC chip 20, a chip capacitor or the like may be bonded to the inner lead 21 with solder or a conductive adhesive in some cases. In addition to the IC chip, the semiconductor element may be a semiconductor sensor element.

そして、これらＩＣチップ１０、ボンディングワイヤ３０、およびリードフレーム２０におけるインナーリード２１はモールド樹脂４０により包み込まれるようにモールドされ封止されている。   The IC chip 10, the bonding wire 30, and the inner lead 21 in the lead frame 20 are molded and sealed so as to be encased in the mold resin 40.

このモールド樹脂４０は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂４０が、半導体装置１００の本体すなわちパッケージボディを構成している。   The mold resin 40 is formed by a transfer molding method using a mold using a mold material such as an epoxy resin used in a normal resin-encapsulated semiconductor device. The mold resin 40 constitutes the main body of the semiconductor device 100, that is, the package body.

ここで、リードフレーム２０のうちアウターリード２２は、モールド樹脂４０から突出し、上述したように、ターミナル２２０と抵抗溶接され、電気的・機械的に接合されるようになっている。   Here, the outer lead 22 of the lead frame 20 protrudes from the mold resin 40 and, as described above, is resistance-welded to the terminal 220 and joined electrically and mechanically.

なお、ターミナル２２０は、その表面が抵抗溶接の熱で溶融しやすいものを材料として構成されており、たとえば、ＳＰＣＣ（一般冷延鋼板）に無電解Ｎｉ−Ｐメッキが施されたものを採用できる。   The terminal 220 is made of a material whose surface is easily melted by the heat of resistance welding. For example, SPCC (general cold rolled steel sheet) having electroless Ni-P plating applied thereto can be adopted. .

本実施形態では、図１（ｂ）に示されるように、リードフレーム２０の全体すなわちリードフレーム２０におけるインナーリード２１およびアウターリード２２では、メッキの下地である母材２０ａ上に順に無電解Ｎｉ−Ｐメッキ膜２０ｂ、Ｎｉメッキ膜２０ｃ、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅが設けられているものである。   In the present embodiment, as shown in FIG. 1B, the entire lead frame 20, that is, the inner lead 21 and the outer lead 22 in the lead frame 20, are sequentially electroless Ni− on the base material 20a that is the base of the plating. A P plating film 20b, a Ni plating film 20c, a Pd plating film 20d, and an Au plating film 20e are provided.

これらメッキ膜２０ｂ〜２０ｅは、リードフレーム２０の素材板すなわち母材２０ａをエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成されるものである。   These plating films 20b to 20e are formed by patterning the material plate of the lead frame 20, that is, the base material 20a into a lead frame shape by etching or stamping, and then performing plating.

ここで、本実施形態では、インナーリード２１において、Ｎｉメッキ膜２０ｃの表面が粗化された形状となっている。それにより、このＮｉメッキ膜２０ｃの粗化形状を承継して、インナーリード２１のメッキ膜の最表面は、モールド樹脂４０との密着性を向上させるために粗化された形状となっている。   Here, in the present embodiment, the inner lead 21 has a roughened surface of the Ni plating film 20c. Thereby, the roughened shape of the Ni plating film 20c is inherited, and the outermost surface of the plated film of the inner lead 21 has a roughened shape in order to improve the adhesion to the mold resin 40.

なお、本実施形態では、アウターリード２２においても、インナーリード２１と同様に、Ｎｉメッキ膜２０ｃの表面が粗化された形状となっている。また、図１（ａ）においては、リードフレーム２０におけるＰｄメッキ膜２０ｄおよびＡｕメッキ膜２０ｅは省略してある。   In the present embodiment, the outer lead 22 also has a roughened surface of the Ni plating film 20c, like the inner lead 21. In FIG. 1A, the Pd plating film 20d and the Au plating film 20e in the lead frame 20 are omitted.

ここで、リードフレーム２０の母材２０ａは、Ｃｕ系もしくはＦｅ系の材料であり、その板厚は０．１ｍｍ〜１ｍｍ程度である。この母材２０ａの上に形成された無電解Ｎｉ−Ｐメッキ膜２０ｂは、無電解メッキ法により形成されたものであり、その膜厚は１μｍ〜７μｍ程度である。   Here, the base material 20a of the lead frame 20 is a Cu-based or Fe-based material, and the plate thickness is about 0.1 mm to 1 mm. The electroless Ni—P plating film 20b formed on the base material 20a is formed by an electroless plating method, and the film thickness is about 1 μm to 7 μm.

この無電解Ｎｉ−Ｐメッキ膜２０ｂは粗化する必要がないので、一般的な無電解Ｎｉ−Ｐメッキ浴、メッキ条件でメッキすればよい。メッキ浴には、通常、次亜リン酸ナトリウム（ＮａＨ2ＰＯ2）が還元剤として入っており、その中のＰがＮｉメッキ膜中に７〜１３％含有される。このことにより純Ｎｉ（１４５０℃）に比べて融点（たとえば、８００℃程度）が下がる。 Since the electroless Ni—P plating film 20b does not need to be roughened, it may be plated using a general electroless Ni—P plating bath and plating conditions. The plating bath normally contains sodium hypophosphite (NaH 2 PO 2 ) as a reducing agent, and P in the Ni plating film is contained in an amount of 7 to 13%. This lowers the melting point (for example, about 800 ° C.) compared to pure Ni (1450 ° C.).

その上に設けられる表面が粗化されたＮｉメッキ膜（以下、粗化Ｎｉメッキ膜という）２０ｃは、電気メッキ法もしくは無電解メッキ法によって形成されるもので、その膜厚は０．５μｍ〜２．５μｍ程度である。   A Ni plating film (hereinafter referred to as a rough Ni plating film) 20c having a rough surface provided thereon is formed by an electroplating method or an electroless plating method, and the film thickness is 0.5 μm to It is about 2.5 μm.

この粗化Ｎｉメッキ膜２０ｃの粗化レベルは、モールド樹脂４０との密着性を満足するために比表面積１．２以上とする。この比表面積とは、原子間力顕微鏡（ＡＦＭ、例：セイコーインスツルメンツ社製Ｎａｎｏｐｉｃｓ１０００）で測定した値である。測定面積１０μｍ×１０μｍの表面積をスキャンし、測定面積で割った値であり、樹脂密着性を表すのに最も適した特性値である。   The roughening level of the rough Ni plating film 20c is set to 1.2 or more in order to satisfy the adhesion with the mold resin 40. The specific surface area is a value measured with an atomic force microscope (AFM, for example, Nanopics 1000 manufactured by Seiko Instruments Inc.). This is a value obtained by scanning a surface area of a measurement area of 10 μm × 10 μm and dividing by a measurement area, and is a characteristic value most suitable for representing resin adhesion.

この粗化Ｎｉメッキ膜２０ｃの形成は、通常はコスト面より電気メッキ法で行なわれることが多いが、カスタムパッケージ用のリードフレームは、図１（ａ）に示されるように部分的に厚さの異なる異形材のものが多く、メッキ厚のムラを防ぐためやメッキ設備の関係より無電解メッキで行われる場合も多い。   The rough Ni plating film 20c is usually formed by electroplating from the viewpoint of cost, but the lead frame for a custom package is partially thick as shown in FIG. There are many different shaped materials, and in many cases, the electroless plating is performed in order to prevent uneven plating thickness or due to the relation of the plating equipment.

つまり、粗化Ｎｉメッキ膜２０ｃの形成を行うにあたっては、リードフレーム２０の形状やメッキ設備、ライン構成等の事情により電気メッキ法、無電解メッキ法を選択すればよい。   That is, in forming the rough Ni plating film 20c, an electroplating method or an electroless plating method may be selected depending on the shape of the lead frame 20, plating equipment, line configuration, and the like.

図１（ｂ）に示されるように、粗化Ｎｉメッキ膜２０ｃの表面は粗化されており、前述の比表面積の値を満足するように表面に凹凸を形成してある。この粗化メッキ膜２０ｃの粗化方法は公知である。   As shown in FIG. 1 (b), the surface of the rough Ni plating film 20c is roughened, and irregularities are formed on the surface so as to satisfy the above-mentioned value of the specific surface area. A roughening method of the rough plating film 20c is known.

たとえば、Ｎｉメッキのメッキ成膜時にメッキ条件や薬液成分を調整するなどにより粗化を行ってもよいし、メッキ前のリード母材またはメッキ後にサンドブラスト等による機械的粗化または薬品による化学的粗化により行ってもよい。   For example, roughening may be performed by adjusting plating conditions and chemical components during Ni plating plating, mechanical roughening by lead blasting before plating or sandblasting after plating, or chemical roughening by chemicals. You may carry out by conversion.

この粗化Ｎｉメッキ膜２０ｃの上に設けられるＰｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅは、電気メッキ法もしくは無電解メッキ法によって形成されるもので、その膜厚はともに、０．００２μｍ〜０．０２μｍ程度である。   The Pd plating film 20d and the Au plating film 20e provided on the rough Ni plating film 20c are formed by an electroplating method or an electroless plating method, and both have a film thickness of 0.002 μm to 0.00. It is about 02 μm.

最終的に、リードフレーム２０のメッキ膜は、無電解Ｎｉ−Ｐ／粗化Ｎｉ／Ｐｄ／Ａｕの４層構造となるが、場合によっては最表層のＡｕメッキ膜２０ｅの無い３層構造（Ｎｉ−Ｐ／粗化Ｎｉ／Ｐｄ）であってもよいし、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅの無い２層構造（Ｎｉ−Ｐ／粗化Ｎｉ）であってもよい。   Finally, the plating film of the lead frame 20 has a four-layer structure of electroless Ni—P / roughened Ni / Pd / Au, but in some cases, a three-layer structure (Ni) without the outermost Au plating film 20e. -P / roughened Ni / Pd) or a two-layer structure (Ni-P / roughened Ni) without the Pd plating film 20d and the Au plating film 20e.

具体的には、リードフレーム２０がＡｕワイヤボンドを打つものである場合にはＰｄ、Ａｕは基本的に必要であるが、それ以外、たとえばＡｌワイヤボンドを打つものである場合にはＰｄ、Ａｕは無くてもよい、ということを意味する。   Specifically, Pd and Au are basically required when the lead frame 20 is to punch Au wire bonds, but other than that, for example, when the lead frame 20 is to hit Al wire bonds, Pd and Au are used. Means you do n’t have to.

ところで、本実施形態によれば、半導体素子であるＩＣチップ１０とメッキ処理が施されたリードフレーム２０とが互いに電気的に接続され、ＩＣチップ１０およびリードフレーム２０がモールド樹脂４０で封止されてなる樹脂封止型半導体装置において、リードフレーム２０におけるインナーリード２１およびアウターリード２２では、メッキの下地である母材２０ａ上に順に無電解Ｎｉ−Ｐメッキ膜２０ｂ、Ｎｉメッキ膜２０ｃが設けられており、インナーリード２１において、Ｎｉメッキ膜２０ｃの表面が粗化された形状となっていることを特徴とする樹脂封止型半導体装置１００が提供される。   By the way, according to the present embodiment, the IC chip 10 that is a semiconductor element and the lead frame 20 that has been plated are electrically connected to each other, and the IC chip 10 and the lead frame 20 are sealed with the mold resin 40. In the resin-encapsulated semiconductor device, the inner lead 21 and the outer lead 22 in the lead frame 20 are provided with an electroless Ni-P plating film 20b and a Ni plating film 20c in this order on a base material 20a that is a base for plating. The resin-encapsulated semiconductor device 100 is provided in which the inner lead 21 has a roughened surface of the Ni plating film 20c.

つまり、本半導体装置１００では、リードフレーム２０のうちモールド樹脂４０内に位置するインナーリード２１のメッキ膜の最表面は、モールド樹脂４０との密着性を向上させるために粗化された形状となっており、リードフレーム２０のうちモールド樹脂４０から突出するアウターリード２２には、抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜２０ｂ、すなわち抵抗溶接可能な低い融点を持つ無電解Ｎｉ−Ｐメッキ膜２０ｂが設けられている構成となる。   That is, in the present semiconductor device 100, the outermost surface of the plating film of the inner lead 21 located in the mold resin 40 in the lead frame 20 has a roughened shape to improve the adhesion with the mold resin 40. The outer lead 22 protruding from the mold resin 40 of the lead frame 20 has an electroless Ni—P plating film 20b for ensuring resistance weldability, that is, electroless Ni—having a low melting point capable of resistance welding. The P plating film 20b is provided.

それによれば、インナーリード２１においては、その表面を構成するメッキ膜の最表面が粗化された形状となっているため、モールド樹脂４０との密着性を確保することができる。   According to this, in the inner lead 21, the outermost surface of the plating film constituting the surface has a roughened shape, so that the adhesion with the mold resin 40 can be ensured.

また、外部の部材すなわちターミナル２２０と抵抗溶接されるアウターリード２２には、比較的融点が低く抵抗溶接により溶融しやすい無電解Ｎｉ−Ｐ膜２０ｂが設けられているため、抵抗溶接性を確保することができる。   In addition, the outer lead 22, which is resistance welded to the external member, that is, the terminal 220, is provided with the electroless Ni-P film 20b having a relatively low melting point and easy to melt by resistance welding, so that resistance weldability is ensured. be able to.

本半導体装置１００におけるアウターリード２２とターミナル２２０との抵抗溶接について、図２を参照して具体的に述べる。図２は、本実施形態における抵抗溶接の方法を具体的に示す概略断面図である。   The resistance welding between the outer lead 22 and the terminal 220 in the semiconductor device 100 will be specifically described with reference to FIG. FIG. 2 is a schematic cross-sectional view specifically showing the resistance welding method in the present embodiment.

図２に示されるように、抵抗溶接機の例えばＣｕ−Ｗ合金からなる電極３１０、３２０によって、接合したいターミナル２２０およびアウターリード２２を挟み込み、圧力Ｐをかけた状態で電流Ｉを流し、そのジュール熱で両者２２、２２０を拡散接合するのが抵抗溶接である。   As shown in FIG. 2, a terminal 220 and an outer lead 22 to be joined are sandwiched by electrodes 310 and 320 made of, for example, a Cu-W alloy of a resistance welder, and a current I is applied while pressure P is applied. It is resistance welding to diffusely bond the two 22 and 220 with heat.

従来のリードフレームの表面に形成されていた純Ｎｉは融点が１４５０℃と高いので抵抗溶接による接合が困難であるのに対し、本実施形態のアウターリード２２では、融点が約８００℃と比較的低い無電解Ｎｉ−Ｐメッキ膜２０ｂがあるので抵抗溶接による接合が容易となる。   The pure Ni formed on the surface of the conventional lead frame has a high melting point of 1450 ° C. and is difficult to join by resistance welding, whereas the outer lead 22 of this embodiment has a melting point of about 800 ° C. Since there is a low electroless Ni—P plating film 20b, joining by resistance welding becomes easy.

電極３１０、３２０間に電流Ｉが流れると、まず、ターミナル２２０とアウターリード２２との間で発熱する。これは、両者２２、２２０は接触しているだけでその接触抵抗が高いためである。その熱は、粗化Ｎｉメッキ膜２０ｃを通って無電解Ｎｉ−Ｐメッキ膜２０ｂへ到達する。   When the current I flows between the electrodes 310 and 320, first, heat is generated between the terminal 220 and the outer lead 22. This is because both 22 and 220 are in contact with each other and have high contact resistance. The heat reaches the electroless Ni-P plating film 20b through the rough Ni plating film 20c.

無電解Ｎｉ−Ｐメッキ膜２０ｂは融点が低いのでその熱で溶融する。無電解Ｎｉ−Ｐメッキ膜２０ｂと粗化Ｎｉメッキ膜２０ｃは、同じＮｉであることより、両者は容易に相互拡散を起こす。その結果、無電解Ｎｉ−Ｐメッキ膜２０ｂと粗化Ｎｉメッキ膜２０ｃとが同一化し、溶融状態となりターミナル２２０との接合が完了する。   Since the electroless Ni-P plating film 20b has a low melting point, it is melted by the heat. Since the electroless Ni-P plating film 20b and the roughened Ni plating film 20c are the same Ni, they easily cause mutual diffusion. As a result, the electroless Ni—P plating film 20b and the roughened Ni plating film 20c become the same, and are in a molten state, thereby completing the joining with the terminal 220.

このような本実施形態における良好な抵抗溶接性を確保できるという効果について、より具体的に述べる。   The effect of ensuring good resistance weldability in this embodiment will be described more specifically.

従来の粗化Ｎｉ／Ｐｄ／Ａｕメッキのリードフレームと、本実施形態の無電解Ｎｉ−Ｐ／粗化Ｎｉ／Ｐｄ／Ａｕメッキのリードフレーム２０とを用いて抵抗溶接性の評価を行なった。各リードフレームの母材すなわちリード素材はＣｕである。   Resistance weldability was evaluated using a conventional roughed Ni / Pd / Au plated lead frame and the electroless Ni-P / roughened Ni / Pd / Au plated lead frame 20 of the present embodiment. The base material of each lead frame, that is, the lead material is Cu.

また、溶接の相手側であるターミナル２２０としては、材質がＳＰＣＣ（ー般冷延鋼板）、表面処理が無電解Ｎｉ−Ｐメッキ（膜厚１〜３μｍ）のものを用いた。   Moreover, as the terminal 220 which is the other side of welding, the material used was SPCC (general cold rolled steel plate) and the surface treatment was electroless Ni—P plating (film thickness 1 to 3 μm).

抵抗溶接の条件は、溶接電流が１．８ｋＡ（６０Ｈｚ）、通電時間が３０ｍｓ、加圧力が１２７Ｎとした。なお、判定規格は、「引き剥がし強度：４９Ｎ以上、破壊モード：母材破壊（接合界面剥がれは不可）」である。この判定規格は、実用レベルの接合性を満足するものである。   The resistance welding conditions were a welding current of 1.8 kA (60 Hz), an energization time of 30 ms, and a pressure of 127 N. The determination standard is “peeling strength: 49 N or more, failure mode: base material destruction (bonding interface peeling is not possible)”. This determination standard satisfies a practical level of bondability.

評価結果を表１に示す。   The evaluation results are shown in Table 1.

Figure 2006049698
従来の粗化Ｎｉ／Ｐｄ／Ａｕメッキのものは、ｎ＝１０で評価を行なった結果、引き剥がし強度は４０〜６０Ｎであり、破壊モードはいずれも接合界面剥がれであった。
Figure 2006049698
 As for the conventional rough Ni / Pd / Au plating, the evaluation was performed with n = 10. As a result, the peel strength was 40 to 60 N, and the fracture mode was peeling at the joint interface.

これに対し、本実施形態の無電解Ｎｉ−Ｐ／粗化Ｎｉ／Ｐｄ／Ａｕメッキのものは、同じくｎ＝１０で評価を行なった結果、引き剥がし強度は８０〜１１０Ｎであり、破壊モードはいずれも母材破壊であった。   On the other hand, the electroless Ni—P / roughened Ni / Pd / Au plating of this embodiment was evaluated with n = 10, and as a result, the peel strength was 80 to 110 N, and the failure mode was Both were destruction of the base material.

つまり、従来のリードフレームは実用レベルの規格を満足できなかったのに対し、本実施形態のリードフレーム２０は、同規格を満足しており、良好な抵抗溶接性を確保できていることがわかる。   That is, it can be seen that the conventional lead frame did not satisfy the standard of practical use level, whereas the lead frame 20 of the present embodiment satisfied the standard and secured good resistance weldability. .

また、本実施形態のリードフレーム２０では、インナーリード２１において粗化Ｎｉメッキ膜２０ｃの下地に無電解Ｎｉ−Ｐメッキ膜２０ｂを形成しているので、インナーリード２１の最表面の凹凸形状（つまり粗化形状）については、図１（ｂ）に示されるように確保されており、樹脂密着性が損なわれることはない。   Further, in the lead frame 20 of the present embodiment, since the electroless Ni—P plating film 20b is formed on the inner lead 21 on the base of the rough Ni plating film 20c, the uneven shape on the outermost surface of the inner lead 21 (that is, (Roughened shape) is secured as shown in FIG. 1B, and the resin adhesion is not impaired.

このように、本実施形態によれば、半導体素子１０とメッキ処理が施されたリードフレーム２０とを電気的に接続し、これらをモールド樹脂４０で封止してなる樹脂封止型半導体装置１００において、インナーリード２１における樹脂密着性とアウターリード２２における抵抗溶接性とを両立することができる。   As described above, according to the present embodiment, the resin-encapsulated semiconductor device 100 in which the semiconductor element 10 and the lead frame 20 that has been subjected to the plating process are electrically connected and sealed with the mold resin 40. Therefore, it is possible to achieve both the resin adhesion in the inner lead 21 and the resistance weldability in the outer lead 22.

また、本実施形態においては、上記図１（ａ）に示されるように、リードフレーム２０の肉厚部分のうちモールド樹脂４０よりはみ出た部分にて、ケース２００とネジ止めされるのであるが、この部分においてリードフレーム２０の表面が粗化されていることにより、より強固にネジ締めを行うことができる。   Further, in the present embodiment, as shown in FIG. 1A, the case 200 is screwed to the case 200 at a portion of the thick portion of the lead frame 20 that protrudes from the mold resin 40. Since the surface of the lead frame 20 is roughened in this portion, the screws can be tightened more firmly.

また、溶接接合に該当するアウターリード２２の部位を凹ませておいて、相手側のターミナル２２０との位置合わせを容易にするようにしてもよい。また、その際に、後加工で表層の粗化Ｎｉ／Ｐｄ／Ａｕを除去し、無電解Ｎｉ−Ｐメッキ膜２０ｂを露出させれば、アウターリード２２において、ターミナル２２０と無電解Ｎｉ−Ｐメッキ膜２０ｂとを直接接合することも可能となる。   Alternatively, the portion of the outer lead 22 corresponding to the welding connection may be recessed to facilitate alignment with the counterpart terminal 220. At that time, if the surface roughened Ni / Pd / Au is removed by post-processing and the electroless Ni—P plating film 20 b is exposed, the terminal 220 and the electroless Ni—P plating are formed on the outer lead 22. It is also possible to directly join the film 20b.

なお、本実施形態において、半導体素子であるＩＣチップ１０とリードフレーム２０との接続は、上記したボンディングワイヤ３０以外の接続形態であってもかまわない。   In the present embodiment, the connection between the IC chip 10 which is a semiconductor element and the lead frame 20 may be a connection form other than the bonding wire 30 described above.

［変形例］
次に、本実施形態のリードフレーム２０の種々の変形例について、図３、図４、図５、図６、図７を参照して述べる。図３は第１の変形例、図４は第２の変形例、図５は第３の変形例、図６は第４の変形例、図７は第５の変形例を示す概略断面図である
上記図１（ｂ）に示されるリードフレーム２０は、メッキの下地である母材２０ａ上に順に無電解Ｎｉ−Ｐメッキ膜２０ｂ、Ｎｉメッキ膜２０ｃ、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅが設けられているものであった。 [Modification]
Next, various modifications of the lead frame 20 of the present embodiment will be described with reference to FIGS. 3, 4, 5, 6, and 7. 3 is a first modification, FIG. 4 is a second modification, FIG. 5 is a third modification, FIG. 6 is a fourth modification, and FIG. 7 is a schematic cross-sectional view illustrating a fifth modification. The lead frame 20 shown in FIG. 1B has an electroless Ni—P plating film 20b, a Ni plating film 20c, a Pd plating film 20d, and an Au plating film 20e on a base material 20a that is a base for plating. It was provided.

それに対して、図３、図４に示されるように、母材２０ａと無電解Ｎｉ−Ｐメッキ膜２０ｂとの間に、通常の電気Ｎｉメッキ膜２０ｆを設けてもよい。   On the other hand, as shown in FIGS. 3 and 4, a normal electric Ni plating film 20f may be provided between the base material 20a and the electroless Ni—P plating film 20b.

これは、無電解メッキは、メッキ液にかかるコストが高いなど、そのメッキ形成の性格上コストが高くなる場合があることから、無電解Ｎｉ−Ｐメッキ膜２０ｂの厚さを抵抗溶接性を確保しつつ極力薄くするためである。   This is because electroless plating has a high cost for the plating solution, and the cost of plating formation may be high, so the resistance of the electroless Ni-P plating film 20b is ensured by resistance welding. In order to make it as thin as possible.

また、その際、図３に示されるように、通常の電気Ｎｉメッキ膜２０ｆは平坦なものでもよいが、図４に示されるように、粗化されたＮｉメッキ膜２０ｆであってもよい。その方が、リードフレーム２０の最表面の粗化形態がより強調されて樹脂密着性が更に高まることが期待できる。   At that time, the normal electric Ni plating film 20f may be flat as shown in FIG. 3, but may be a roughened Ni plating film 20f as shown in FIG. In that case, it can be expected that the roughened form of the outermost surface of the lead frame 20 is more emphasized and the resin adhesion is further enhanced.

さらに、図３、図４に示される各構成において、図５、図６に示されるように、無電解Ｎｉ−Ｐメッキ膜２０ｂと電気Ｎｉメッキ膜２０ｆとの位置関係が逆転していてもよい。この場合も、無電解Ｎｉ−Ｐメッキ膜２０ｂの厚さを抵抗溶接性を確保しつつ極力薄くすることができる。   Further, in each configuration shown in FIGS. 3 and 4, as shown in FIGS. 5 and 6, the positional relationship between the electroless Ni—P plating film 20b and the electric Ni plating film 20f may be reversed. . Also in this case, the thickness of the electroless Ni—P plating film 20b can be made as thin as possible while ensuring resistance weldability.

また、図７に示されるように、母材２０ａの表面をサンドブラストなどにより粗化した上で、この母材２０ａ上に順に無電解Ｎｉ−Ｐメッキ膜２０ｂ、Ｎｉメッキ膜２０ｃ、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅを形成した構造としてもよい。この場合も、リードフレーム２０の最表面の粗化形態がより強調されて樹脂密着性が更に高まることが期待できる。   Further, as shown in FIG. 7, the surface of the base material 20a is roughened by sandblasting or the like, and then the electroless Ni—P plating film 20b, the Ni plating film 20c, and the Pd plating film 20d are sequentially formed on the base material 20a. Alternatively, a structure in which an Au plating film 20e is formed may be employed. Also in this case, it can be expected that the roughened form of the outermost surface of the lead frame 20 is further emphasized and the resin adhesion is further enhanced.

（第２実施形態）
図８（ａ）〜（ｄ）は、本発明の第２実施形態に係る樹脂封止型半導体装置におけるリードフレーム２０の概略断面構成を示す図である。本実施形態は、上記図１に示される半導体装置においてリードフレーム２０を変形したものであり、上記第１実施形態との相違点を中心に述べる。 (Second Embodiment)
8A to 8D are diagrams showing a schematic cross-sectional configuration of the lead frame 20 in the resin-encapsulated semiconductor device according to the second embodiment of the present invention. In the present embodiment, the lead frame 20 is modified in the semiconductor device shown in FIG. 1, and the differences from the first embodiment will be mainly described.

上記第１実施形態では、インナーリード２１において、Ｎｉメッキ膜２０ｃの表面を粗化された形状とすることにより、この粗化Ｎｉメッキ膜２０ｃによって、インナーリード２１のメッキ膜の最表面を、モールド樹脂４０との密着性を向上させるために粗化された形状としていた。   In the first embodiment, in the inner lead 21, the surface of the Ni plating film 20c is roughened so that the outermost surface of the plating film of the inner lead 21 is molded by the rough Ni plating film 20c. In order to improve the adhesiveness with the resin 40, the shape was roughened.

それに対して、粗化Ｎｉメッキ膜２０ｃを設けずに、インナーリード２１のメッキ膜の最表面を、モールド樹脂４０との密着性を向上させるために粗化された形状とするものである。   On the other hand, the outermost surface of the plating film of the inner lead 21 is roughened in order to improve the adhesion with the mold resin 40 without providing the roughened Ni plating film 20c.

すなわち、図８に示されるように、本実施形態においては、リードフレーム２０におけるインナーリード２１およびアウターリード２２では、メッキの下地である母材２０ａ上に無電解Ｎｉ−Ｐメッキ膜２０ｂを設け、インナーリード２１において、無電解Ｎｉ−Ｐメッキ膜２０ｂ自身の表面を粗化された形状としている。   That is, as shown in FIG. 8, in the present embodiment, the inner lead 21 and the outer lead 22 in the lead frame 20 are provided with an electroless Ni—P plating film 20b on a base material 20a that is a base of plating, In the inner lead 21, the surface of the electroless Ni—P plating film 20b itself is roughened.

なお、本実施形態においては、図８（ｂ）、（ｃ）、（ｄ）に示されるように、インナーリード２１において、無電解Ｎｉ−Ｐメッキ膜２０ｂ自身の表面を粗化された形状としているが、アウターリード２２においても同様の粗化形状としてよいことはもちろんである。   In the present embodiment, as shown in FIGS. 8B, 8C, and 8D, the inner lead 21 has a roughened surface of the electroless Ni—P plating film 20b itself. Of course, the outer lead 22 may have the same rough shape.

さらに、アウターリード２２では、図８（ａ）に示されるように、無電解Ｎｉ−Ｐメッキ膜２０ｂ自身の表面が平坦であってもよく、この場合でもアウターリード２２における抵抗溶接性が確保できることは、上述の通りである。   Furthermore, in the outer lead 22, as shown in FIG. 8A, the surface of the electroless Ni—P plating film 20b itself may be flat. In this case, resistance weldability in the outer lead 22 can be ensured. Is as described above.

このように、無電解Ｎｉ−Ｐメッキ膜２０ｂ自身の表面を粗化された形状とすることは、図８（ｂ）に示されるように、母材２０ａの表面をサンドブラスト等による機械的粗化または薬品による化学的粗化により粗化し、その後、各メッキ膜２０ｂ、２０ｄ、２０ｅを形成することで実現できる。   Thus, the roughened shape of the surface of the electroless Ni—P plating film 20b itself means that the surface of the base material 20a is mechanically roughened by sandblasting or the like as shown in FIG. 8B. Or it can implement | achieve by roughening by the chemical roughening by a chemical | medical agent, and forming each plating film 20b, 20d, 20e after that.

また、明らかなことではあるが、母材２０ａの上に無電解Ｎｉ−Ｐメッキ膜２０ｂを形成した後に、図８（ｃ）に示されるように薬品による化学的粗化を行ったり、図８（ｄ）に示されるようにサンドブラスト等による機械的粗化を行うことで、無電解Ｎｉ−Ｐメッキ膜２０ｂ自身の表面を粗化された形状としてもよい。   Further, as is clear, after the electroless Ni—P plating film 20b is formed on the base material 20a, chemical roughening with chemicals is performed as shown in FIG. As shown in (d), the surface of the electroless Ni—P plating film 20b itself may be roughened by performing mechanical roughening by sandblasting or the like.

さらに、図９は、本実施形態の変形例としてのリードフレーム２０の概略断面構成を示す図であるが、この図９に示されるように、無電解Ｎｉ−Ｐメッキ工程をメッキ形成途上で切り上げて、あえて不完全なメッキ膜とすることにより、島状の無電解Ｎｉ−Ｐメッキ膜２０ｂを形成した場合にも、同様の粗化形態を形成することができる。   Further, FIG. 9 is a diagram showing a schematic cross-sectional configuration of a lead frame 20 as a modification of the present embodiment. As shown in FIG. 9, the electroless Ni—P plating process is rounded up during the plating formation. Thus, even if the island-shaped electroless Ni—P plating film 20b is formed by using an incomplete plating film, the same roughened form can be formed.

なお、図８および図９に示されるいずれの場合も、上記実施形態と同様に、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅは無いものであってもよい。つまり、本実施形態のリードフレーム２０のメッキ膜は、無電解Ｎｉ−Ｐ／Ｐｄ／Ａｕの３層構造、あるいは、無電解Ｎｉ−Ｐ／Ｐｄの２層構造、あるいは、無電解Ｎｉ−Ｐの１層構造となる。   In either case shown in FIGS. 8 and 9, the Pd plating film 20d and the Au plating film 20e may be omitted as in the above embodiment. That is, the plating film of the lead frame 20 of the present embodiment has a three-layer structure of electroless Ni—P / Pd / Au, a two-layer structure of electroless Ni—P / Pd, or an electroless Ni—P. It becomes a one-layer structure.

そして、本実施形態によれば、樹脂封止型半導体装置において、リードフレーム２０のうちモールド樹脂４０内に位置するインナーリード２１のメッキ膜の最表面は、モールド樹脂４０との密着性を向上させるために粗化された形状となっており、リードフレーム２０のうちモールド樹脂４０から突出するアウターリード２２には、抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜２０ｂが設けられている構成となる。   According to the present embodiment, in the resin-encapsulated semiconductor device, the outermost surface of the plating film of the inner lead 21 located in the mold resin 40 in the lead frame 20 improves the adhesion with the mold resin 40. Therefore, the outer lead 22 protruding from the mold resin 40 of the lead frame 20 is provided with an electroless Ni-P plating film 20b for ensuring resistance weldability. It becomes composition.

それによれば、上記第１実施形態と同様に、インナーリード２１においてはその表面を構成するメッキ膜の最表面が粗化された形状となっているため、モールド樹脂４０との密着性を確保することができ、また、アウターリード２２には、比較的融点が低く抵抗溶接により溶融しやすい無電解Ｎｉ−Ｐ膜２０ｂが設けられているため、抵抗溶接性を確保することができる。   According to this, as in the first embodiment, the inner lead 21 has a roughened shape on the outermost surface of the plating film constituting the surface thereof, so that the adhesion with the mold resin 40 is ensured. In addition, since the outer lead 22 is provided with the electroless Ni-P film 20b having a relatively low melting point and easy to melt by resistance welding, resistance weldability can be ensured.

よって、本実施形態によっても、半導体素子１０とメッキ処理が施されたリードフレーム２０とを電気的に接続し、これらをモールド樹脂４０で封止してなる樹脂封止型半導体装置１００において、インナーリード２１における樹脂密着性とアウターリード２２における抵抗溶接性とを両立することができる。   Therefore, also in this embodiment, in the resin-encapsulated semiconductor device 100 in which the semiconductor element 10 and the lead frame 20 subjected to the plating process are electrically connected and sealed with the mold resin 40, the inner It is possible to achieve both the resin adhesion in the lead 21 and the resistance weldability in the outer lead 22.

（第３実施形態）
図１０は、本発明の第３実施形態に係る樹脂封止型半導体装置１１０の概略断面構成を示す図である。上記第１実施形態との相違点を中心に述べる。 (Third embodiment)
FIG. 10 is a diagram showing a schematic cross-sectional configuration of a resin-encapsulated semiconductor device 110 according to the third embodiment of the present invention. The difference from the first embodiment will be mainly described.

上記第１実施形態では、リードフレーム２０の全体すなわちリードフレーム２０におけるインナーリード２１およびアウターリード２２において、母材２０ａ上に順に無電解Ｎｉ−Ｐメッキ膜２０ｂ、粗化Ｎｉメッキ膜２０ｃを設けることにより、インナーリード２１のメッキ膜の最表面を粗化形状とし、アウターリード２２には抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜２０ｂを設けた構成を実現していた（上記図１参照）。   In the first embodiment, the electroless Ni-P plating film 20b and the roughened Ni plating film 20c are sequentially provided on the base material 20a in the entire lead frame 20, that is, the inner leads 21 and the outer leads 22 in the lead frame 20. As a result, the outermost surface of the plating film of the inner lead 21 is roughened, and the outer lead 22 is provided with an electroless Ni-P plating film 20b for ensuring resistance weldability (see the above figure). 1).

それに対して、本実施形態の半導体装置１１０では、リードフレーム２０の全体を均一なメッキ構成とするのではなく、インナーリード２１とアウターリード２２とで部分的にメッキ構成を変えている。   On the other hand, in the semiconductor device 110 of this embodiment, the entire lead frame 20 is not made to have a uniform plating configuration, but the plating configuration is partially changed between the inner lead 21 and the outer lead 22.

すなわち、図１０に示されるように、本実施形態では、モールド樹脂４０と密着しなければならないインナーリード２１については、母材２０ａの上に粗化Ｎｉメッキ膜２０ｃ、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅが設けられた構成とし、抵抗溶接性を確保しなければならないアウターリード２２については、母材２０ａの上に無電解Ｎｉ−Ｐメッキ膜２０ｂを設けた構成としている。   That is, as shown in FIG. 10, in the present embodiment, the inner lead 21 that must be in close contact with the mold resin 40 has a rough Ni plating film 20c, Pd plating film 20d, and Au plating on the base material 20a. The outer lead 22 that is required to ensure resistance weldability is configured such that the electroless Ni—P plating film 20b is provided on the base material 20a.

なお、図１０では、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅは省略してあるが、上記実施形態と同様に、Ｐｄメッキ膜２０ｄ、Ａｕメッキ膜２０ｅは、必要に応じて無いものであってもよい。   In FIG. 10, the Pd plating film 20d and the Au plating film 20e are omitted. However, as in the above embodiment, the Pd plating film 20d and the Au plating film 20e may be omitted if necessary. Good.

つまり、本実施形態では、インナーリード２１については、粗化Ｎｉ／Ｐｄ／Ａｕ、または、粗化Ｎｉ／Ｐｄ、または、粗化Ｎｉのみのメッキ構成とし、アウターリード２２については、無電解Ｎｉ−Ｐの１層のメッキ構成とするというように、部分めっき（２色めっき）構成を採用している。   In other words, in the present embodiment, the inner lead 21 is plated with roughened Ni / Pd / Au, roughened Ni / Pd, or roughened Ni only, and the outer lead 22 is electroless Ni−. A partial plating (two-color plating) configuration is adopted, such as a P single-layer plating configuration.

なお、アウターリード２２について無電解Ｎｉ−Ｐメッキ膜２０ｂを設ける部位は、アウターリード２２の全体でなくてもよく、少なくともアウターリード２２のうちの抵抗溶接接合に用いられる部位であればよい。   The portion where the electroless Ni—P plating film 20 b is provided on the outer lead 22 may not be the entire outer lead 22, but may be at least a portion of the outer lead 22 used for resistance welding.

このように、本実施形態の樹脂封止型半導体装置１１０においては、インナーリード２１では、母材２０ａ上に粗化Ｎｉメッキ膜２０ｃが設けられることにより、インナーリード２１のメッキ膜の最表面が粗化された形状となっており、アウターリード２２には、抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜２０ｂが設けられた構成を実現できている。   As described above, in the resin-encapsulated semiconductor device 110 of the present embodiment, the inner lead 21 is provided with the rough Ni plating film 20c on the base material 20a, so that the outermost surface of the plating film of the inner lead 21 is formed. The outer lead 22 has a roughened shape, and a configuration in which an electroless Ni—P plating film 20b for ensuring resistance weldability is provided can be realized.

それによれば、上記第１実施形態と同様に、インナーリード２１においてはその表面を構成するメッキ膜の最表面が粗化された形状となっているため、モールド樹脂４０との密着性を確保することができ、また、アウターリード２２には、比較的融点が低く抵抗溶接により溶融しやすい無電解Ｎｉ−Ｐ膜２０ｂが設けられているため、抵抗溶接性を確保することができる。   According to this, as in the first embodiment, the inner lead 21 has a roughened shape on the outermost surface of the plating film constituting the surface thereof, so that the adhesion with the mold resin 40 is ensured. In addition, since the outer lead 22 is provided with the electroless Ni-P film 20b having a relatively low melting point and easily melted by resistance welding, resistance weldability can be ensured.

よって、本実施形態によっても、半導体素子１０とメッキ処理が施されたリードフレーム２０とを電気的に接続し、これらをモールド樹脂４０で封止してなる樹脂封止型半導体装置１００において、インナーリード２１における樹脂密着性とアウターリード２２における抵抗溶接性とを両立することができる。   Therefore, also in this embodiment, in the resin-encapsulated semiconductor device 100 in which the semiconductor element 10 and the lead frame 20 that has been subjected to the plating process are electrically connected and sealed with the mold resin 40, the inner It is possible to achieve both the resin adhesion in the lead 21 and the resistance weldability in the outer lead 22.

（第４実施形態）
図１１は、本発明の第４実施形態に係る樹脂封止型半導体装置１２０の概略断面構成を示す図である。本実施形態は、上記第３実施形態を変形したものであり、上記第３実施形態との相違点を中心に述べる。 (Fourth embodiment)
FIG. 11 is a diagram showing a schematic cross-sectional configuration of a resin-encapsulated semiconductor device 120 according to the fourth embodiment of the present invention. The present embodiment is a modification of the third embodiment, and the differences from the third embodiment will be mainly described.

上記第３実施形態では、粗化Ｎｉメッキ、無電解Ｎｉ−Ｐメッキの両方において部分メッキを行ったが、これら両方とも部分メッキをするのは、マスクの手間がかかるなど、コストアップとなる。   In the third embodiment, partial plating is performed in both roughed Ni plating and electroless Ni—P plating. However, partial plating of both of them increases the cost because it takes time for the mask.

そこで、本実施形態においては、無電解Ｎｉ−Ｐメッキは、リードフレーム２０の全面にて行ない、粗化Ｎｉメッキのみをインナーリード２１にて行なうという方法を用いている。   Therefore, in the present embodiment, a method is used in which the electroless Ni—P plating is performed on the entire surface of the lead frame 20 and only the rough Ni plating is performed on the inner lead 21.

そのため、本実施形態の半導体装置１２０では、図１１に示されるように、無電解Ｎｉ−Ｐメッキ膜２０ｂはリードフレーム２０の全体に設けられ、インナーリード２１は、無電解Ｎｉ−Ｐメッキ膜２０ｂの上に粗化Ｎｉメッキ膜２０ｃが設けられた形となっている。一方、アウターリード２２では、無電解Ｎｉ−Ｐメッキ膜２０ｂの１層のメッキ構成となっている。   Therefore, in the semiconductor device 120 of this embodiment, as shown in FIG. 11, the electroless Ni—P plating film 20b is provided on the entire lead frame 20, and the inner lead 21 is formed of the electroless Ni—P plating film 20b. A rough Ni plating film 20c is provided on the surface. On the other hand, the outer lead 22 has a single-layer plating structure of the electroless Ni-P plating film 20b.

そして、本実施形態によっても、上記第１実施形態と同様に、インナーリード２１においてはその表面を構成するメッキ膜の最表面が粗化された形状となっているため、モールド樹脂４０との密着性を確保することができ、また、アウターリード２２には、比較的融点が低く抵抗溶接により溶融しやすい無電解Ｎｉ−Ｐ膜２０ｂが設けられているため、抵抗溶接性を確保することができる。   Also in the present embodiment, as in the first embodiment, the inner lead 21 has a roughened shape on the outermost surface of the plating film constituting the surface thereof, so that it is in close contact with the mold resin 40. The outer lead 22 is provided with the electroless Ni-P film 20b having a relatively low melting point and easily melted by resistance welding, so that resistance weldability can be ensured. .

よって、本実施形態によっても、半導体素子１０とメッキ処理が施されたリードフレーム２０とを電気的に接続し、これらをモールド樹脂４０で封止してなる樹脂封止型半導体装置１００において、インナーリード２１における樹脂密着性とアウターリード２２における抵抗溶接性とを両立することができる。   Therefore, also in this embodiment, in the resin-encapsulated semiconductor device 100 in which the semiconductor element 10 and the lead frame 20 that has been subjected to the plating process are electrically connected and sealed with the mold resin 40, the inner It is possible to achieve both the resin adhesion in the lead 21 and the resistance weldability in the outer lead 22.

（ａ）は本発明の第１実施形態に係る樹脂封止型半導体装置の概略断面図であり、（ｂ）は（ａ）中のリードフレームの断面図である。(A) is a schematic sectional drawing of the resin-encapsulated semiconductor device which concerns on 1st Embodiment of this invention, (b) is sectional drawing of the lead frame in (a). 上記第１実施形態における抵抗溶接の方法を具体的に示す概略断面図である。It is a schematic sectional drawing which shows the resistance welding method in the said 1st Embodiment concretely. 上記第１実施形態における第１の変形例としてのリードフレームの概略断面図である。FIG. 6 is a schematic cross-sectional view of a lead frame as a first modification example in the first embodiment. 上記第１実施形態における第２の変形例としてのリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame as a 2nd modification in the said 1st Embodiment. 上記第１実施形態における第３の変形例としてのリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame as a 3rd modification in the said 1st Embodiment. 上記第１実施形態における第４の変形例としてのリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame as a 4th modification in the said 1st Embodiment. 上記第１実施形態における第５の変形例としてのリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame as a 5th modification in the said 1st Embodiment. 本発明の第２実施形態に係る樹脂封止型半導体装置におけるリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame in the resin-encapsulated semiconductor device which concerns on 2nd Embodiment of this invention. 上記第２実施形態における変形例としてのリードフレームの概略断面図である。It is a schematic sectional drawing of the lead frame as a modification in the said 2nd Embodiment. 本発明の第３実施形態に係る樹脂封止型半導体装置の概略断面図である。It is a schematic sectional drawing of the resin sealing type semiconductor device which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係る樹脂封止型半導体装置の概略断面図である。It is a schematic sectional drawing of the resin sealing type semiconductor device which concerns on 4th Embodiment of this invention.

符号の説明Explanation of symbols

１０…半導体素子としてのＩＣチップ、２０…リードフレーム、
２０ａ…リードフレームの母材、２０ｂ…無電解Ｎｉ−Ｐメッキ膜、
２０ｃ…粗化Ｎｉメッキ膜、２１…インナーリード、２２…アウターリード、
４０…モールド樹脂。 10 ... IC chip as a semiconductor element, 20 ... lead frame,
20a: Base material of lead frame, 20b: Electroless Ni-P plating film,
20c ... roughened Ni plating film, 21 ... inner lead, 22 ... outer lead,
40: Mold resin.

Claims (4)

半導体素子（１０）とメッキ処理が施されたリードフレーム（２０）とが互いに電気的に接続され、前記半導体素子（１０）および前記リードフレーム（２０）がモールド樹脂（４０）で封止されてなる樹脂封止型半導体装置において、
前記リードフレーム（２０）のうち前記モールド樹脂（４０）内に位置するインナーリード（２１）のメッキ膜の最表面は、前記モールド樹脂（４０）との密着性を向上させるために粗化された形状となっており、
前記リードフレーム（２０）のうち前記モールド樹脂（４０）から突出するアウターリード（２２）には、抵抗溶接性を確保するための無電解Ｎｉ−Ｐメッキ膜（２０ｂ）が設けられていることを特徴とする樹脂封止型半導体装置。 The semiconductor element (10) and the plated lead frame (20) are electrically connected to each other, and the semiconductor element (10) and the lead frame (20) are sealed with a mold resin (40). In the resin-encapsulated semiconductor device,
The outermost surface of the plating film of the inner lead (21) located in the mold resin (40) of the lead frame (20) was roughened to improve the adhesion with the mold resin (40). It has a shape
The outer lead (22) protruding from the mold resin (40) in the lead frame (20) is provided with an electroless Ni-P plating film (20b) for ensuring resistance weldability. A resin-encapsulated semiconductor device. 前記リードフレーム（２０）における前記インナーリード（２１）および前記アウターリード（２２）では、メッキの下地である母材（２０ａ）上に順に無電解Ｎｉ−Ｐメッキ膜（２０ｂ）、Ｎｉメッキ膜（２０ｃ）が設けられており、
前記インナーリード（２１）において、前記Ｎｉメッキ膜（２０ｃ）の表面が粗化された形状となっていることを特徴とする請求項１に記載の樹脂封止型半導体装置。 In the inner lead (21) and the outer lead (22) in the lead frame (20), an electroless Ni-P plating film (20b) and a Ni plating film ( 20c) is provided,
The resin-encapsulated semiconductor device according to claim 1, wherein the inner lead (21) has a roughened surface of the Ni plating film (20c). 前記リードフレーム（２０）における前記インナーリード（２１）および前記アウターリード（２２）では、メッキの下地である母材（２０ａ）上に無電解Ｎｉ−Ｐメッキ膜（２０ｂ）が設けられており、
前記インナーリード（２１）において、前記無電解Ｎｉ−Ｐメッキ膜（２０ｂ）自身の表面が粗化された形状となっていることを特徴とする請求項１に記載の樹脂封止型半導体装置。 In the inner lead (21) and the outer lead (22) in the lead frame (20), an electroless Ni-P plating film (20b) is provided on a base material (20a) as a base of plating,
The resin-encapsulated semiconductor device according to claim 1, wherein the inner lead (21) has a roughened surface of the electroless Ni-P plating film (20b) itself. 前記リードフレーム（２０）における前記インナーリード（２１）では、メッキの下地である母材（２０ａ）上に、表面が粗化されたＮｉメッキ膜（２０ｃ）が設けられることにより、前記インナーリード（２１）のメッキ膜の最表面が、前記粗化された形状となっていることを特徴とする請求項１に記載の樹脂封止型半導体装置。
In the inner lead (21) of the lead frame (20), a Ni plating film (20c) having a roughened surface is provided on a base material (20a) which is a base of plating, whereby the inner lead ( 21. The resin-encapsulated semiconductor device according to claim 1, wherein an outermost surface of the plating film of 21) has the roughened shape.
JP2004230867A 2004-08-06 2004-08-06 Resin sealed semiconductor device Pending JP2006049698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230867A JP2006049698A (en) 2004-08-06 2004-08-06 Resin sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230867A JP2006049698A (en) 2004-08-06 2004-08-06 Resin sealed semiconductor device

Publications (1)

Publication Number Publication Date
JP2006049698A true JP2006049698A (en) 2006-02-16

Family

ID=36027886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230867A Pending JP2006049698A (en) 2004-08-06 2004-08-06 Resin sealed semiconductor device

Country Status (1)

Country Link
JP (1) JP2006049698A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303492A (en) * 2005-04-15 2006-11-02 Samsung Techwin Co Ltd Lead frame for semiconductor package
JP2007258205A (en) * 2006-03-20 2007-10-04 Denso Corp Electronic device and its manufacturing method
JP2007287765A (en) * 2006-04-13 2007-11-01 Denso Corp Resin-sealed semiconductor device
JP2008028286A (en) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd Method for manufacturing semiconductor device
JP2011044748A (en) * 2010-11-29 2011-03-03 Sumitomo Metal Mining Co Ltd Method of manufacturing leadframe
EP2674973A1 (en) 2011-02-09 2013-12-18 Mitsubishi Electric Corporation Power semiconductor module
EP2695795A1 (en) 2011-04-07 2014-02-12 Mitsubishi Electric Corporation Molded module and electric power steering apparatus
JP2014086685A (en) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd Semiconductor element mounting substrate and manufacturing method of the same
JP2017130493A (en) * 2016-01-18 2017-07-27 新光電気工業株式会社 Lead frame, method for producing the same, and semiconductor device
WO2017179447A1 (en) * 2016-04-12 2017-10-19 古河電気工業株式会社 Lead frame material and method for producing same
WO2018154635A1 (en) * 2017-02-21 2018-08-30 三菱電機株式会社 Semiconductor device
JP2020129610A (en) * 2019-02-08 2020-08-27 富士電機株式会社 External connection portion of semiconductor module, semiconductor module, external connection terminal, and method of manufacturing external connection terminal of semiconductor module
US20210305111A1 (en) * 2018-09-06 2021-09-30 Mitsubishi Electric Corporation Semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149973A (en) * 1976-06-09 1977-12-13 Hitachi Ltd External lead of electronic parts
JPS5835949A (en) * 1981-08-28 1983-03-02 Hitachi Ltd Semiconductor device
JPS63157452A (en) * 1986-12-20 1988-06-30 Shinko Electric Ind Co Ltd Lead frame
JPH0280582A (en) * 1988-09-16 1990-03-20 Anritsu Corp Base material having black body film and production of base material fitted with black body film thereof
JPH0419822A (en) * 1990-05-14 1992-01-23 Fujitsu Ltd Production of magnetic recording medium
JPH07272263A (en) * 1994-02-10 1995-10-20 Fuji Electric Co Ltd Magnetic disk
JPH0935231A (en) * 1995-07-13 1997-02-07 Fuji Electric Co Ltd Magnetic recording medium and its production
JP2000077594A (en) * 1998-09-03 2000-03-14 Hitachi Cable Ltd Lead frame for semiconductor device
JP2002299538A (en) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd Lead frame and semiconductor package using the same
JP2003023132A (en) * 2001-07-10 2003-01-24 Sony Corp Lead frame, electronic circuit device and its manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52149973A (en) * 1976-06-09 1977-12-13 Hitachi Ltd External lead of electronic parts
JPS5835949A (en) * 1981-08-28 1983-03-02 Hitachi Ltd Semiconductor device
JPS63157452A (en) * 1986-12-20 1988-06-30 Shinko Electric Ind Co Ltd Lead frame
JPH0280582A (en) * 1988-09-16 1990-03-20 Anritsu Corp Base material having black body film and production of base material fitted with black body film thereof
JPH0419822A (en) * 1990-05-14 1992-01-23 Fujitsu Ltd Production of magnetic recording medium
JPH07272263A (en) * 1994-02-10 1995-10-20 Fuji Electric Co Ltd Magnetic disk
JPH0935231A (en) * 1995-07-13 1997-02-07 Fuji Electric Co Ltd Magnetic recording medium and its production
JP2000077594A (en) * 1998-09-03 2000-03-14 Hitachi Cable Ltd Lead frame for semiconductor device
JP2002299538A (en) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd Lead frame and semiconductor package using the same
JP2003023132A (en) * 2001-07-10 2003-01-24 Sony Corp Lead frame, electronic circuit device and its manufacturing method

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303492A (en) * 2005-04-15 2006-11-02 Samsung Techwin Co Ltd Lead frame for semiconductor package
JP2007258205A (en) * 2006-03-20 2007-10-04 Denso Corp Electronic device and its manufacturing method
JP2007287765A (en) * 2006-04-13 2007-11-01 Denso Corp Resin-sealed semiconductor device
JP2008028286A (en) * 2006-07-25 2008-02-07 Fuji Electric Holdings Co Ltd Method for manufacturing semiconductor device
JP2011044748A (en) * 2010-11-29 2011-03-03 Sumitomo Metal Mining Co Ltd Method of manufacturing leadframe
EP2674973A1 (en) 2011-02-09 2013-12-18 Mitsubishi Electric Corporation Power semiconductor module
EP2695795A1 (en) 2011-04-07 2014-02-12 Mitsubishi Electric Corporation Molded module and electric power steering apparatus
JP5705306B2 (en) * 2011-04-07 2015-04-22 三菱電機株式会社 Mold module used as power section of electric power steering apparatus, and electric power steering apparatus
US9123693B2 (en) 2011-04-07 2015-09-01 Mitsubishi Electric Corporation Mold module utilized as power unit of electric power steering apparatus and electric power steering apparatus
JP2014086685A (en) * 2012-10-26 2014-05-12 Sumitomo Metal Mining Co Ltd Semiconductor element mounting substrate and manufacturing method of the same
JP2017130493A (en) * 2016-01-18 2017-07-27 新光電気工業株式会社 Lead frame, method for producing the same, and semiconductor device
JPWO2017179447A1 (en) * 2016-04-12 2018-04-19 古河電気工業株式会社 Lead frame material and manufacturing method thereof
WO2017179447A1 (en) * 2016-04-12 2017-10-19 古河電気工業株式会社 Lead frame material and method for producing same
TWI751150B (en) * 2016-04-12 2022-01-01 日商古河電氣工業股份有限公司 Lead frame material and manufacturing method thereof
KR102232994B1 (en) * 2017-02-21 2021-03-26 미쓰비시덴키 가부시키가이샤 Semiconductor device
KR20190102082A (en) * 2017-02-21 2019-09-02 미쓰비시덴키 가부시키가이샤 Semiconductor devices
CN110392924A (en) * 2017-02-21 2019-10-29 三菱电机株式会社 Semiconductor device
JP6394810B1 (en) * 2017-02-21 2018-09-26 三菱電機株式会社 Semiconductor device
WO2018154635A1 (en) * 2017-02-21 2018-08-30 三菱電機株式会社 Semiconductor device
US11309231B2 (en) 2017-02-21 2022-04-19 Mitsubishi Electric Corporation Semiconductor device
CN110392924B (en) * 2017-02-21 2022-11-15 三菱电机株式会社 Semiconductor device with a plurality of semiconductor chips
US20210305111A1 (en) * 2018-09-06 2021-09-30 Mitsubishi Electric Corporation Semiconductor device
US11837516B2 (en) * 2018-09-06 2023-12-05 Mitsubishi Electric Corporation Semiconductor device
JP2020129610A (en) * 2019-02-08 2020-08-27 富士電機株式会社 External connection portion of semiconductor module, semiconductor module, external connection terminal, and method of manufacturing external connection terminal of semiconductor module
JP7354550B2 (en) 2019-02-08 2023-10-03 富士電機株式会社 External connection part of semiconductor module, semiconductor module, external connection terminal, and method for manufacturing external connection terminal of semiconductor module

Similar Documents

Publication Publication Date Title
KR100381302B1 (en) Semiconductor device and manufacturing method thereof
TWI364079B (en)
WO2007061112A1 (en) Circuit member, method for manufacturing circuit member, and semiconductor device comprising circuit member
US20060225918A1 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
JP3760075B2 (en) Lead frame for semiconductor packages
TWI225672B (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
TWI354354B (en)
JP2006222406A (en) Semiconductor device
JP2006049698A (en) Resin sealed semiconductor device
JP2001230360A (en) Semiconductor integrated circuit device and method of manufacturing the same
US7329944B2 (en) Leadframe for semiconductor device
JP2007258205A (en) Electronic device and its manufacturing method
US20040262719A1 (en) Lead frame for semiconductor packages
JP2000269269A (en) Semiconductor mounting substrate, semiconductor device and manufacture thereof
JP4662418B2 (en) Lead frame
JP4715772B2 (en) Semiconductor device
JPH0590465A (en) Semiconductor device
JP2006147918A (en) Semiconductor device
JPH10313087A (en) Electronic part lead material
TWI436465B (en) Wire bonding structure, method for bonding a wire and method for manufacturing a semiconductor package
JP4234518B2 (en) Semiconductor mounting substrate manufacturing method, semiconductor package manufacturing method, semiconductor mounting substrate and semiconductor package
JPH08316641A (en) Multilayer wiring board manufactured by collective connection method
JP3147189B2 (en) Lead frame and manufacturing method thereof
JP2006352175A (en) Semiconductor integrated circuit device
JP6623493B2 (en) Lead frame, semiconductor device, and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060906

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080902

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208