JP2006049417A - Semiconductor device, device and method for mounting the same, and electronic equipment - Google Patents

Semiconductor device, device and method for mounting the same, and electronic equipment Download PDF

Info

Publication number
JP2006049417A
JP2006049417A JP2004225394A JP2004225394A JP2006049417A JP 2006049417 A JP2006049417 A JP 2006049417A JP 2004225394 A JP2004225394 A JP 2004225394A JP 2004225394 A JP2004225394 A JP 2004225394A JP 2006049417 A JP2006049417 A JP 2006049417A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
mounting
pair
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004225394A
Other languages
Japanese (ja)
Other versions
JP4254650B2 (en
Inventor
Yoshihide Nishiyama
佳秀 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004225394A priority Critical patent/JP4254650B2/en
Publication of JP2006049417A publication Critical patent/JP2006049417A/en
Application granted granted Critical
Publication of JP4254650B2 publication Critical patent/JP4254650B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a device and a method for mounting semiconductor device by which the wet-leakage of a bonding agent caused when a semiconductor chip is heated and pressurized can be prevented at the time of mounting the semiconductor chip, and also to provide a semiconductor device and electronic equipment. <P>SOLUTION: The device for mounting semiconductor device mounts one of paired semiconductor chips arranged with their electrodes being faced to each other on the other semiconductor chip. The device is provided with a pair of pressing means which press the paired semiconductor chips by relatively moving upward and downward by pinching the chips between them, a semiconductor chip holding means provided to at least one of the paired pressing means, and an interval holding means which is inserted between the paired semiconductor chips to hold a prescribed interval between the chips at the time of pressing the semiconductor chips. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器に関する。   The present invention relates to a semiconductor device mounting apparatus and method, a semiconductor device, and an electronic apparatus.

携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化が進んでいる。これに伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そこで、プラスチック、セラミック等の従来のパッケージ型の半導体部品に代えて、小型の半導体部品(半導体装置)を多く用いることによる、フリップチップ実装等の高密度実装方法が提案されている。
また最近では、更なる電子機器の薄型化、小型化が要求されており、上記の半導体部品を実装するスペースも極めて制限されている。このため、例えば半導体チップ(半導体装置)においては、そのパッケージング方法が工夫され、現在ではCSP(Chip Scale Package)といわれる超小型のパッケージングを施す技術や、3次元実装技術が案出されている。CSP技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度実装を図ることができる。
ここで、3次元実装とは、一対の半導体チップの電極端子にバンプを形成し、位置合わせして一方の半導体チップを他方の半導体チップ上に実装し、実装した半導体チップ上にさらに、層間絶縁膜を介して半導体チップを複数積層する技術である。積層された半導体チップ間の導電は、各半導体チップ間に貫通電極を形成することにより、積層間の半導体チップ間の導通を図っている。
In the field of portable electronic devices such as mobile phones, notebook personal computers, and personal data assistance (PDA), devices are becoming smaller and lighter. Along with this, high-density mounting of semiconductor components and the like on a wiring board built in the electronic device has been promoted. Therefore, high-density mounting methods such as flip-chip mounting have been proposed by using many small semiconductor components (semiconductor devices) instead of conventional package-type semiconductor components such as plastic and ceramic.
In recent years, there has been a demand for further thinning and miniaturization of electronic devices, and the space for mounting the above-described semiconductor components is extremely limited. For this reason, for example, in a semiconductor chip (semiconductor device), the packaging method has been devised, and a technique for performing ultra-small packaging called CSP (Chip Scale Package) and a three-dimensional packaging technique have been devised. Yes. A semiconductor chip manufactured by using the CSP technology can be mounted at a high density because the mounting area may be approximately the same as the area of the semiconductor chip.
Here, three-dimensional mounting means forming bumps on the electrode terminals of a pair of semiconductor chips, aligning them, mounting one semiconductor chip on the other semiconductor chip, and further interlayer insulating on the mounted semiconductor chip. This is a technique in which a plurality of semiconductor chips are stacked via a film. The conduction between the stacked semiconductor chips is achieved by forming a through electrode between the semiconductor chips, thereby establishing conduction between the stacked semiconductor chips.

ところで、上述した3次元実装では、半導体チップ同士の接続を半導体チップのバンプ上に半田を形成し、熱によるハンダリフロー、又は超音波振動によって、上記半田を溶融し、半導体チップ同士を電気的に接続している。
このような3次元実装方法としては、相対向する半導体チップの半田を活性化させ、この相対向する半導体チップを位置合わせし、加圧により相対向する半導体チップを半田接合層を形成することなく積層接合し、全ての半導体チップの積層接合が完了した後に、半導体チップ群を一括して加熱して半田接合層を形成する方法が開示されている(例えば、特許文献1)。
特開2002−170919号公報
By the way, in the above-described three-dimensional mounting, solder is formed on the bumps of the semiconductor chip to connect the semiconductor chips, and the solder is melted by solder reflow or ultrasonic vibration by heat to electrically connect the semiconductor chips to each other. Connected.
As such a three-dimensional mounting method, the solder of the semiconductor chips facing each other is activated, the semiconductor chips facing each other are aligned, and the semiconductor chips facing each other by pressing are formed without forming a solder bonding layer. A method of forming a solder bonding layer by heating the semiconductor chip group collectively after the lamination bonding and the lamination bonding of all the semiconductor chips is completed is disclosed (for example, Patent Document 1).
JP 2002-170919 A

しかしながら、上記特許文献1の半導体チップの積層方法では、半導体チップの接合電極端子上に形成されたバンプに接着剤として半田を用いている。そして、半導体チップ間の電気的接続を確実に確保するため、半導体チップを加熱加圧することによって実装している。このとき、半導体チップの加熱加圧時に、余剰な圧力が半導体チップに加わってしまい、半田が接合部位より漏れ出してしまうという問題があった。これにより、半導体チップの隣接する電極間がショート等し、所望の電気的特性を有する半導体装置を得ることができないという問題があった。   However, in the semiconductor chip laminating method of Patent Document 1, solder is used as an adhesive for bumps formed on the bonding electrode terminals of the semiconductor chip. And in order to ensure electrical connection between semiconductor chips, the semiconductor chips are mounted by heating and pressing. At this time, when the semiconductor chip is heated and pressurized, excessive pressure is applied to the semiconductor chip, and there is a problem that the solder leaks out from the bonded portion. As a result, there is a problem that a semiconductor device having desired electrical characteristics cannot be obtained due to a short circuit between adjacent electrodes of the semiconductor chip.

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体チップの実装時に、半導体チップを加熱加圧することによる接着剤の濡れ出しを防止する半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器を提供することにある。   SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device mounting apparatus and mounting method for preventing adhesive wetting by heating and pressurizing the semiconductor chip during mounting of the semiconductor chip, An object is to provide a semiconductor device and an electronic device.

本発明は、上記課題を解決するために、電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体装置の実装装置であって、前記一対の半導体チップを間に挟んで相対的に上下移動することにより前記一対の半導体チップを押圧する一対の押圧手段と、前記一対の押圧手段のうちの少なくとも一方の押圧手段に設けられた前記半導体チップを保持する保持手段と、前記一対の半導体チップの押圧時に、前記一対の半導体チップの間に挿入されて所定間隔に保持する間隔保持手段と、を備えることを特徴とする。   In order to solve the above-described problem, the present invention provides a mounting apparatus for a semiconductor device in which one semiconductor chip is mounted on the other semiconductor chip among a pair of semiconductor chips in which electrodes are arranged to face each other. A pair of pressing means for pressing the pair of semiconductor chips by relatively moving up and down with the semiconductor chip interposed therebetween, and the semiconductor chip provided on at least one of the pair of pressing means And holding means for holding at a predetermined interval by being inserted between the pair of semiconductor chips when the pair of semiconductor chips are pressed.

この構成によれば、半導体チップの間に挿入されて所定間隔に保持する間隔保持手段を備えているため、実装時に半導体チップを押下しすぎた場合でも、一対の半導体チップ間に挿入した間隔保持手段がストッパーとなり、所定間隔以下には半導体チップを押圧することができない。従って、一対の半導体チップ間の接着剤が漏れ出さない最適な半導体チップ間の厚みを維持することができ、過剰な押圧が半導体チップにあった場合でも、突起電極の先端部に形成されている接着剤の漏れ出しを回避することができる。この結果、半導体チップに設けられる電極間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ間に挿入する間隔保持手段の厚みを調整することにより、一対の半導体チップ間隔を制御することができる。これにより、半導体パッケージの種々の目的(例えば、薄型化、小型化)に対応した積層型半導体装置を実現することができる。
According to this configuration, since it is provided with the interval holding means that is inserted between the semiconductor chips and held at a predetermined interval, even if the semiconductor chip is pressed down too much during mounting, the interval holding inserted between the pair of semiconductor chips is maintained. The means becomes a stopper, and the semiconductor chip cannot be pressed within a predetermined interval. Therefore, it is possible to maintain the optimum thickness between the semiconductor chips so that the adhesive between the pair of semiconductor chips does not leak out, and even if there is excessive pressing on the semiconductor chip, it is formed at the tip of the protruding electrode. It is possible to avoid leakage of the adhesive. As a result, a short circuit between electrodes provided on the semiconductor chip can be prevented, and a semiconductor device having desired electrical characteristics can be realized.
Further, the distance between the pair of semiconductor chips can be controlled by adjusting the thickness of the interval holding means inserted between the pair of semiconductor chips. As a result, it is possible to realize a stacked semiconductor device corresponding to various purposes (for example, reduction in thickness and size) of the semiconductor package.

また半導体装置の実装装置の前記間隔保持手段が、前記半導体チップの温度を制御する
温度制御手段を備えていることも好ましい。
一般的に、上記半導体チップの突起電極の先端部には、Cu等の半田を用いた接着剤が形成されている。そして、実装時の加熱により熱は半導体チップの厚み方向に伝導する。そのため、一対の突起電極同士を接合する前に、突起電極の先端部の接着剤と突起電極のCu等の金属とが化学反応を起こし、両突起電極の先端部においては、接着剤としての機能を消失させてしまう。本発明によれば、一対の半導体チップ間に設けられる間隔保持手段が温度制御手段を備えている。そのため、突起電極の厚み方向に伝導する熱に加えて、半導体チップの長さ方向からも熱が接着剤に伝導するため、熱を分散させて均一に接着剤に加えることができる。従って、接着剤と突起電極との電気的特性を維持した半導体装置を実現することができる。
It is also preferable that the interval holding means of the semiconductor device mounting apparatus includes a temperature control means for controlling the temperature of the semiconductor chip.
Generally, an adhesive using a solder such as Cu is formed at the tip of the protruding electrode of the semiconductor chip. And heat is conducted in the thickness direction of the semiconductor chip by the heating at the time of mounting. Therefore, before bonding the pair of protruding electrodes, the adhesive at the tip of the protruding electrode and a metal such as Cu of the protruding electrode cause a chemical reaction, and the tip of both protruding electrodes functions as an adhesive. Will disappear. According to the present invention, the interval holding means provided between the pair of semiconductor chips includes the temperature control means. Therefore, in addition to the heat conducted in the thickness direction of the protruding electrode, the heat is also conducted from the length direction of the semiconductor chip to the adhesive, so that the heat can be dispersed and uniformly applied to the adhesive. Therefore, a semiconductor device that maintains the electrical characteristics of the adhesive and the protruding electrode can be realized.

また、上記半導体装置の実装装置の前記間隔保持手段が、熱伝導性金属又はセラミック
スを含有して構成されていることも好ましい。
この構成によれば、温度制御手段から供給される熱を効率よく半導体チップに伝導させることができる。従って、半導体チップの突起電極の先端部に供給される熱を分散させて供給することができ、接着剤と突起電極との電気的特性を維持した半導体装置を実現することができる。
Moreover, it is also preferable that the said space | interval holding means of the mounting apparatus of the said semiconductor device is comprised including a heat conductive metal or ceramics.
According to this configuration, the heat supplied from the temperature control means can be efficiently conducted to the semiconductor chip. Therefore, heat supplied to the tip of the protruding electrode of the semiconductor chip can be distributed and supplied, and a semiconductor device that maintains the electrical characteristics of the adhesive and the protruding electrode can be realized.

また、上記半導体装置の実装装置の前記間隔保持手段が、前記半導体チップを構成する
平面視したときの平面形状の辺の数に対応して分割して設けられていることも好ましい。
この構成によれば、半導体チップの辺の全てに対して間隔保持手段を挿入することがで
きる。これにより、一対の半導体チップを押圧する場合に、間隔保持手段が挿入されてい
ないために、他の辺よりも過剰に圧力が作用することによる接着剤の漏れを防止すること
ができる。
It is also preferable that the interval holding means of the semiconductor device mounting apparatus is provided so as to be divided corresponding to the number of sides of the planar shape when the semiconductor chip is viewed in plan view.
According to this configuration, the interval holding means can be inserted into all the sides of the semiconductor chip. As a result, when the pair of semiconductor chips are pressed, since the gap holding means is not inserted, it is possible to prevent leakage of the adhesive due to excessive pressure acting on the other sides.

また、上記半導体装置の実装装置の前記間隔保持手段が、前記間隔保持手段の中央部に
前記半導体チップの全形よりも小さい開口部を有し、前記半導体チップの対角線及びこの
対角線の延長上に沿って分割されて設けられていることも好ましい。
この構成によれば、間隔保持手段が半導体チップの対角線及びこれの延長線上に沿って
二つに分割されている。従って、上記半導体チップの辺の全てに対して間隔保持手段を設
ける場合と比較して、間隔保持手段の数を削減することができる。また、挿入時の半導体
チップと間隔保持手段との接触面積を小さくすることができる。
Further, the interval holding means of the mounting apparatus for a semiconductor device has an opening smaller than the entire shape of the semiconductor chip at a central portion of the interval holding means, and the diagonal line of the semiconductor chip and an extension of the diagonal line It is also preferable that they are provided along the line.
According to this configuration, the interval holding means is divided into two along the diagonal line of the semiconductor chip and the extension line thereof. Therefore, the number of the interval holding means can be reduced as compared with the case where the interval holding means is provided for all the sides of the semiconductor chip. Further, the contact area between the semiconductor chip and the interval holding means at the time of insertion can be reduced.

また本発明は、前記一対の半導体チップ上にさらに少なくとも1以上の半導体チップを
実装する半導体装置の実装装置であって、前記間隔保持手段が、前記一対の半導体チップ
上に実装される前記半導体チップの数だけ設けられていることも好ましい。
半導体チップを複数積層する場合、実装するごと又は複数の半導体チップの実装が完了
した後に半導体チップ同士の接合を確保するため、加熱加圧が行われる。このとき、半導
体チップが2段、3段と積層されていくと、半導体チップ間の空間部に押圧による圧力が
作用し、接着剤の漏れ等が生じる。本発明の構成によれば、実装される半導体チップの間
に、間隔保持手段を挿入して実装し、実装終了後においても間隔保持手段を挿入した状態
を維持して、次の半導体チップを実装することができる。これにより、半導体チップ間の
全てを間隔保持手段により一定間隔に維持されるため、押圧時の漏れ等を回避することが
できる。
The present invention is also a semiconductor device mounting apparatus in which at least one or more semiconductor chips are further mounted on the pair of semiconductor chips, wherein the interval holding means is mounted on the pair of semiconductor chips. It is also preferable that the same number is provided.
When a plurality of semiconductor chips are stacked, heat and pressure are performed every time the semiconductor chips are mounted or after the mounting of the plurality of semiconductor chips is completed, in order to ensure the bonding between the semiconductor chips. At this time, when the semiconductor chips are stacked in two or three stages, pressure due to the pressure acts on the space between the semiconductor chips, and adhesive leakage or the like occurs. According to the configuration of the present invention, the interval holding unit is inserted and mounted between the semiconductor chips to be mounted, and the state where the interval holding unit is inserted is maintained after the mounting is completed, and the next semiconductor chip is mounted. can do. Thereby, since everything between semiconductor chips is maintained by the space | interval holding | maintenance means at a fixed space | interval, the leak at the time of a press etc. can be avoided.

本発明は、対向配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体チップの実装方法であって、前記一方の半導体チップと前記他方の半導体チップとを対向配置させる工程と、前記一方の半導体チップと前記他方の半導体チップとの間に間隔保持手段を挿入する工程と、前記一方の半導体チップを前記他方の半導体チップに押圧する工程と、を有することを特徴とする。
この方法によれば、半導体チップの間に挿入されて所定間隔に保持する間隔保持手段を備えているため、実装時に半導体チップを押下しすぎた場合でも、一対の半導体チップ間に挿入した間隔保持手段がストッパーとなり、所定間隔以下には半導体チップを押圧することができない。従って、一対の半導体チップ間の接着剤が漏れ出さない最適な半導体チップ間の厚みを維持することができ、過剰な押圧が半導体チップにあった場合でも、突起電極の先端部に形成されている接着剤の漏れ出しを回避することができる。この結果、半導体チップに設けられる電極間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ間に挿入する間隔保持手段の厚みを調整することにより、一対の半導体チップ間隔を制御することができる。これにより、半導体パッケージの種々の目的(例えば、薄型化、小型化)に対応した積層型半導体装置を実現することができる。
The present invention relates to a semiconductor chip mounting method for mounting one semiconductor chip on a semiconductor chip among a pair of semiconductor chips arranged to face each other, wherein the one semiconductor chip and the other semiconductor chip are arranged to face each other. A step of inserting a gap holding means between the one semiconductor chip and the other semiconductor chip, and a step of pressing the one semiconductor chip against the other semiconductor chip. And
According to this method, since the gap holding means is provided which is inserted between the semiconductor chips and held at a predetermined gap, even if the semiconductor chip is pressed too much during mounting, the gap holding between the pair of semiconductor chips is maintained. The means becomes a stopper, and the semiconductor chip cannot be pressed within a predetermined interval. Therefore, it is possible to maintain the optimum thickness between the semiconductor chips so that the adhesive between the pair of semiconductor chips does not leak out, and even if there is excessive pressing on the semiconductor chip, it is formed at the tip of the protruding electrode. It is possible to avoid leakage of the adhesive. As a result, a short circuit between electrodes provided on the semiconductor chip can be prevented, and a semiconductor device having desired electrical characteristics can be realized.
Further, the distance between the pair of semiconductor chips can be controlled by adjusting the thickness of the interval holding means inserted between the pair of semiconductor chips. As a result, it is possible to realize a stacked semiconductor device corresponding to various purposes (for example, reduction in thickness and size) of the semiconductor package.

また、上記半導体装置の実装方法は、前記間隔保持手段を前記一対の半導体チップの外
周部と前記電極との間の領域まで挿入することも好ましい。
この構成によれば、半導体チップの周縁部に形成される突起電極に影響を与えることな
く、間隔保持手段を一対の半導体チップ間に挿入することができる。影響としては、例え
ば、間隔保持手段が突起電極と接触することにより、突起電極の先端部に形成される接着
剤が間隔保持手段に付着し、接着剤の量を減少させ、半導体チップと突起電極との接着強
度を弱めてしまう場合等である。
In the semiconductor device mounting method, it is also preferable to insert the gap holding means up to a region between the outer peripheral portion of the pair of semiconductor chips and the electrode.
According to this configuration, the interval holding means can be inserted between the pair of semiconductor chips without affecting the protruding electrodes formed on the peripheral edge of the semiconductor chip. As an influence, for example, when the interval holding means comes into contact with the protruding electrode, the adhesive formed at the tip of the protruding electrode adheres to the interval holding means, reducing the amount of adhesive, and the semiconductor chip and the protruding electrode. This is a case where the adhesive strength is weakened.

また本発明は、前記一対の半導体チップ上にさらに少なくとも1以上の半導体チップを
実装する半導体装置の実装方法であって、前記間隔保持手段を、前記一対の半導体チップ
上に実装される前記半導体チップの間の全てに挿入することも好ましい。
半導体チップを複数積層する場合、実装するごと又は複数の半導体チップの実装が完了
した後に半導体チップ同士の接合を確保するため、加熱加圧が行われる。このとき、半導
体チップが2段、3段と積層されていくと、半導体チップ間の空間部に押圧による圧力が
作用し、接着剤の漏れ等が生じる。本発明の構成によれば、実装される半導体チップの間
に、間隔保持手段を挿入して実装し、実装終了後においても間隔保持手段を挿入した状態
を維持して、次の半導体チップを実装することができる。これにより、半導体チップ間の
全てを間隔保持手段により一定間隔に維持されるため、押圧時の漏れ等を回避することが
できる。
The present invention is also a mounting method of a semiconductor device in which at least one or more semiconductor chips are further mounted on the pair of semiconductor chips, wherein the interval holding means is mounted on the pair of semiconductor chips. It is also preferable to insert everything in between.
When a plurality of semiconductor chips are stacked, heat and pressure are performed every time the semiconductor chips are mounted or after the mounting of the plurality of semiconductor chips is completed, in order to ensure the bonding between the semiconductor chips. At this time, when the semiconductor chips are stacked in two or three stages, pressure due to the pressure acts on the space between the semiconductor chips, and adhesive leakage or the like occurs. According to the configuration of the present invention, the interval holding unit is inserted and mounted between the semiconductor chips to be mounted, and the state where the interval holding unit is inserted is maintained after the mounting is completed, and the next semiconductor chip is mounted. can do. Thereby, since everything between semiconductor chips is maintained by the space | interval holding | maintenance means at a fixed space | interval, the leak at the time of a press etc. can be avoided.

本発明は、上記半導体装置の実装方法により実装された半導体装置である。また、本発
明は、上記半導体装置を備える電子機器である。
本発明によれば、半導体チップの接着剤の漏れを防止し、高い歩留まりで生産性良く半
導体装置及び電子機器を製造することができる。
The present invention is a semiconductor device mounted by the above semiconductor device mounting method. Moreover, this invention is an electronic device provided with the said semiconductor device.
According to the present invention, it is possible to manufacture a semiconductor device and an electronic device with high yield and high productivity by preventing leakage of the adhesive of the semiconductor chip.

以下、本発明の最良の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさととするため、各層や各部材ごとに縮尺を適宜変更している。また、図1中に示すXYZ直交座標系は、X座標及びY座標が紙面に対して平行となるように設定され、Z軸が紙面に対して垂直となる方向に設定されている。さらに、図1等と図2(c)に示す半導体チップの貫通電極12の数は、発明の理解を容易とするために異ならせて図示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, an embodiment of the invention will be described with reference to the drawings. In addition, embodiment described below shows the one part aspect of this invention, and does not limit this invention. In each drawing used for the following description, the scale is appropriately changed for each layer and each member so that each layer and each member can be recognized on the drawing. Further, the XYZ orthogonal coordinate system shown in FIG. 1 is set so that the X coordinate and the Y coordinate are parallel to the paper surface, and the Z axis is set to a direction perpendicular to the paper surface. Further, the number of through-electrodes 12 of the semiconductor chip shown in FIG. 1 and the like and FIG. 2 (c) are shown differently for easy understanding of the invention.

[第1の実施の形態]
(半導体実装装置)
図1は本実施形態における半導体装置の実装装置(以下、半導体実装装置と称する)の外観構成を模式的に示す図である。図2(a)、(b)は本実施形態におけるスペーサー機構の上面図である。図2(c)は、半導体チップの実装面を模式的に示す図である。
半導体実装装置50は、図1に示すように、上加圧板14(押圧手段)とこの上加圧版14に対向配置された下加圧板16(押圧手段)と、半導体チップ間を所定間隔に保持するスペーサー機構とを備えている。
[First Embodiment]
(Semiconductor mounting equipment)
FIG. 1 is a diagram schematically showing an external configuration of a semiconductor device mounting apparatus (hereinafter referred to as a semiconductor mounting apparatus) in the present embodiment. 2A and 2B are top views of the spacer mechanism in the present embodiment. FIG. 2C is a diagram schematically showing the mounting surface of the semiconductor chip.
As shown in FIG. 1, the semiconductor mounting apparatus 50 has an upper pressure plate 14 (pressing means), a lower pressure plate 16 (pressing means) disposed opposite to the upper pressure plate 14, and a semiconductor chip at a predetermined interval. Holding spacer mechanism.

上加圧板14は、略直方体状に形成され、実装する半導体チップ30を吸着保持する吸着ツール(保持手段)と、吸着ツールによって吸着保持した半導体チップ30を加熱するヒータ等の加熱機構(図示省略)とを備えている。   The upper pressure plate 14 is formed in a substantially rectangular parallelepiped shape, and includes a suction tool (holding means) for sucking and holding the semiconductor chip 30 to be mounted, and a heating mechanism (not shown) such as a heater for heating the semiconductor chip 30 sucked and held by the suction tool. ).

吸着ツールは、上加圧板14の下面に円形状に開口された複数の開口部と、この開口部から上加圧板14内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ(図示省略)と開口部とが連通され、減圧ポンプを駆動することにより、貫通孔内部が真空引きされており、半導体チップ30を真空吸着することができるようになっている。ここで、吸着ツールを構成するノズル開口部は、直径が約6.5mmに形成されている。
加熱機構を構成するヒータは、上加圧板14の内部に設けられ、200〜450℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを260℃付近まで上昇させている。
The suction tool includes a plurality of openings that are opened in a circular shape on the lower surface of the upper pressure plate 14 and through holes that penetrate the inside of the upper pressure plate 14 from the openings. A vacuum pump (not shown) and the opening communicate with each other through the through-hole, and by driving the vacuum pump, the inside of the through-hole is evacuated and the semiconductor chip 30 can be vacuum-sucked. Yes. Here, the nozzle opening part which comprises an adsorption | suction tool is formed in the diameter of about 6.5 mm.
The heater which comprises a heating mechanism is provided in the inside of the upper pressurizing plate 14, and arbitrary temperature settings are possible in the temperature range of about 200-450 degreeC. In the present embodiment, the suction tool is raised to around 260 ° C. by the heater.

また、上加圧板14は、上下移動機構(図示省略)に接続されており、上下移動機構を駆動することによってZ軸方向に昇降移動することができるようになっている。
さらに、上下移動機構は、X−Y移動機構(図示省略)に接続されており、X−Y移動機構を駆動することによってX軸方向、Y軸方向への移動が可能となっている。従って、上下移動機構に接続されている上加圧板14は、X−Y移動機構の移動に伴って、X軸方向及びY軸方向に移動が可能となっている。このように、上加圧板14は、XYZ軸方向に移動自在に構築されている。
The upper pressure plate 14 is connected to a vertical movement mechanism (not shown), and can move up and down in the Z-axis direction by driving the vertical movement mechanism.
Further, the vertical movement mechanism is connected to an XY movement mechanism (not shown), and can be moved in the X-axis direction and the Y-axis direction by driving the XY movement mechanism. Accordingly, the upper pressure plate 14 connected to the vertical movement mechanism can be moved in the X-axis direction and the Y-axis direction in accordance with the movement of the XY movement mechanism. Thus, the upper pressure plate 14 is constructed to be movable in the XYZ axial directions.

下加圧板16は、上加圧板14と対向して設置され、略直方体状に形成されている。また上記上加圧板14と同様に、下加圧板16は、実装する半導体チップ30を吸着保持する吸着ツールと、吸着ツールによって吸着保持した半導体チップ30を加熱するヒータ等の加熱機構とを備えている。   The lower pressure plate 16 is installed facing the upper pressure plate 14 and is formed in a substantially rectangular parallelepiped shape. Similarly to the upper pressure plate 14, the lower pressure plate 16 includes a suction tool that sucks and holds the semiconductor chip 30 to be mounted, and a heating mechanism such as a heater that heats the semiconductor chip 30 sucked and held by the suction tool. Yes.

吸着ツールは、下加圧板16の上面に円形状に開口された複数の開口部と、この開口部から上加圧板14内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ(図示省略)と開口部とが連通されており、減圧ポンプを駆動することにより、貫通孔内部が真空引きされ、半導体チップ30を真空吸着することができるようになっている。吸着ツールを構成するノズル開口部は、直径が約6.5μmに形成されている。
加熱機構を構成するヒータは、上加圧板14の内部に設けられ、200〜450℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを260℃付近まで上昇させている。これにより、上加圧板14及び下加圧板16に挟持される一対の半導体チップを両(上下)方向から加熱することができるようになっている。
The suction tool is composed of a plurality of openings opened in a circular shape on the upper surface of the lower pressure plate 16 and through holes penetrating the inside of the upper pressure plate 14 from the openings. The pressure reducing pump (not shown) and the opening are communicated with each other through the through hole. By driving the pressure reducing pump, the inside of the through hole is evacuated and the semiconductor chip 30 can be vacuum-sucked. Yes. The nozzle opening constituting the suction tool has a diameter of about 6.5 μm.
The heater which comprises a heating mechanism is provided in the inside of the upper pressurizing plate 14, and arbitrary temperature settings are possible in the temperature range of about 200-450 degreeC. In the present embodiment, the suction tool is raised to around 260 ° C. by the heater. Thus, the pair of semiconductor chips sandwiched between the upper pressure plate 14 and the lower pressure plate 16 can be heated from both (up and down) directions.

次に、スペーサー機構について図1、図2(a)〜(c)を参照して詳細に説明する。
スペーサー機構は、図1、図2(a)に示すように、略直方体状から形成される下加圧板16に隣接して設置されている。具体的には、スペーサー機構は、下加圧板16に載置される半導体チップの平面形状の辺の数に対応して設けられている。従って、本実施形態においては、半導体チップは4辺からなる矩形状で構成されているため、4つのスペーサー機構が、半導体チップ30,40を囲むようにして半導体チップの平面形状の辺と平行に設置されている。
Next, the spacer mechanism will be described in detail with reference to FIGS. 1 and 2A to 2C.
As shown in FIGS. 1 and 2A, the spacer mechanism is installed adjacent to the lower pressure plate 16 formed in a substantially rectangular parallelepiped shape. Specifically, the spacer mechanism is provided corresponding to the number of sides of the planar shape of the semiconductor chip placed on the lower pressure plate 16. Therefore, in this embodiment, since the semiconductor chip is formed in a rectangular shape having four sides, the four spacer mechanisms are disposed in parallel to the planar side of the semiconductor chip so as to surround the semiconductor chips 30 and 40. ing.

スペーサー機構は、基台26と、スペーサー支持台34と、スペーサー支持台34上に設置されるスペーサー駆動モータ24とボールねじ28とスペーサー22(間隔保持手段)とを備えている。
基台26上には、基台26と同様の形状をしたスペーサー支持台34が載置されている。そして、基台26及びスペーサー支持台34の後方側面に、上下移動機構42が立設して取り付けられ、この上下移動機構42を駆動により、スペーサー支持台34のZ軸方向の昇降移動が可能となっている。
また、スペーサー支持台34上の後方には、スペーサー駆動モータ24が設置されている。そして、スペーサー駆動モータ24の前方には、ボールねじ28を介してスペーサー22が設置されている。
The spacer mechanism includes a base 26, a spacer support base 34, a spacer drive motor 24 installed on the spacer support base 34, a ball screw 28, and a spacer 22 (interval holding means).
A spacer support base 34 having the same shape as the base 26 is placed on the base 26. A vertical movement mechanism 42 is erected and attached to the rear side surfaces of the base 26 and the spacer support base 34. By driving the vertical movement mechanism 42, the spacer support base 34 can be moved up and down in the Z-axis direction. It has become.
A spacer drive motor 24 is installed behind the spacer support 34. A spacer 22 is installed in front of the spacer drive motor 24 via a ball screw 28.

スペーサー22は、熱伝導性金属若しくはセラミックス又はこれらを含有する材料から形成されている。熱伝導性金属としては、例えば、Au,Ag,Cu等の金属が挙げられる。
また、スペーサー22の各々は、図2(a)に示すように、台形形状に形成されるとともに、台形形状の平行に設けられる挿入側の一辺は、半導体チップ30の平面形状の辺よりも若干短く形成されている。一方、台形形状の平行でない対向する2辺は、挿入側に向かってテーパー状に形成されている。このように、スペーサー22の挿入側の一辺を半導体チップの挿入する領域に対応する辺より短く設定することにより、4つのスペーサを同時に半導体チップ30の挿入領域32に挿入した場合に、隣接するスペーサー22と接触させずに挿入領域32まで挿入することができるようになっている。また、スペーサー22の平行ではない対向する2辺をテーパー状とすることにより、平行に形成した場合と比較して、スペーサー22と挿入領域32との接触面積を大きくすることができるようになっている。
The spacer 22 is made of a heat conductive metal or ceramic or a material containing these. Examples of the thermally conductive metal include metals such as Au, Ag, and Cu.
Each of the spacers 22 is formed in a trapezoidal shape as shown in FIG. 2A, and one side of the insertion side provided in parallel with the trapezoidal shape is slightly larger than the side of the planar shape of the semiconductor chip 30. It is short. On the other hand, two opposing sides of the trapezoidal shape that are not parallel are tapered toward the insertion side. In this way, by setting one side of the insertion side of the spacer 22 to be shorter than the side corresponding to the region into which the semiconductor chip is inserted, when four spacers are simultaneously inserted into the insertion region 32 of the semiconductor chip 30, the adjacent spacers The insertion region 32 can be inserted without contacting the 22. Further, by forming the two opposite sides of the spacer 22 that are not parallel to each other in a tapered shape, the contact area between the spacer 22 and the insertion region 32 can be increased compared to the case where the spacers 22 are formed in parallel. Yes.

続けて、スぺーサー機構の動作について説明する。
まず、スペーサー機構のスぺーサー支持台に設置されるスペーサー駆動モータ24を駆動させ、スぺーサー駆動モータに接続されるボールねじ28を伸長させる。これにより、ボールねじ28の先端に接続されるスペーサー22は、Y軸方向に移動可能となる。具体的には、図2(b)、(c)に示すように、スペーサーは、半導体チップ30に設けられる貫通電極36と半導体チップ30の外周との間の挿入領域32に移動可能する。これにより、実装される1段目の半導体チップ30と半導体チップ40との間を所定間隔に維持できるようになっている。このときに、挿入するスペーサー22は、半導体チップ30の貫通電極36とは直接接触しない領域まで挿入することが好ましい。また、スペーサー支持台には、ヒータが内設されており、スペーサーが半導体チップ30,40間の挿入領域32に挿入した段階で、スペーサー22の先端部から、半導体チップ30の貫通電極12の先端部に形成される鉛フリー半田5(接着剤)に熱が伝導するようになっている。これにより、上加圧板14及び下加圧板16のヒータによるZ軸方向の熱伝導だけでなく、スペーサー22のヒータ46によるY軸方向からの熱伝導により上記接着材5を溶融することが可能となっている。
一方、上記スペーサー駆動モータを反転駆動させ、ボールねじ28を伸縮させることによって、スペーサーはY軸方向に移動可能となる。これにより、半導体チップ30,40間に挿入したスペーサー22をスペーサー支持台34に収納することができるようになっている。
Next, the operation of the spacer mechanism will be described.
First, the spacer drive motor 24 installed on the spacer support base of the spacer mechanism is driven, and the ball screw 28 connected to the spacer drive motor is extended. As a result, the spacer 22 connected to the tip of the ball screw 28 can move in the Y-axis direction. Specifically, as shown in FIGS. 2B and 2C, the spacer can move to the insertion region 32 between the through electrode 36 provided on the semiconductor chip 30 and the outer periphery of the semiconductor chip 30. As a result, the first semiconductor chip 30 and the semiconductor chip 40 to be mounted can be maintained at a predetermined interval. At this time, it is preferable that the spacer 22 to be inserted is inserted up to a region that is not in direct contact with the through electrode 36 of the semiconductor chip 30. In addition, a heater is provided in the spacer support base, and at the stage where the spacer is inserted into the insertion region 32 between the semiconductor chips 30 and 40, the tip of the through electrode 12 of the semiconductor chip 30 extends from the tip of the spacer 22. Heat is conducted to lead-free solder 5 (adhesive) formed on the part. Accordingly, the adhesive 5 can be melted not only by heat conduction in the Z-axis direction by the heaters of the upper pressure plate 14 and the lower pressure plate 16 but also by heat conduction from the Y-axis direction by the heater 46 of the spacer 22. It has become.
On the other hand, the spacer can be moved in the Y-axis direction by reversing the spacer drive motor and extending and retracting the ball screw 28. As a result, the spacer 22 inserted between the semiconductor chips 30 and 40 can be stored in the spacer support base 34.

このようにして、1段目の半導体チップの実装が終了すると、2段目の半導体チップの実装行程に移行する。まず、スペーサー機構の後方側面に立設される上下移動機構42を駆動させることによって、上下移動機構42に取り付けられているスペーサー支持台34をZ軸方向に上昇させる。具体的には、既に実装された1段目の半導体チップ30の実装面30a(図4(a)参照)と、挿入するスペーサー22の下面との高さが略同じとなる高さまでスペーサー22を上昇させる。これにより、2段目、3段目…とZ軸方向に半導体チップを実装する場合にも、実装する半導体チップの高さに合わせて、スペーサー22を挿入することができるようになっている。続けて、1段目の半導体チップの実装時のスペーサー22の動作と同様の動作により、2段目の半導体チップ間にスペーサー22を挿入する。
スペーサー機構がこのような動作を繰り返すことにより、3段目、4段目…に実装される半導体チップとの間隔を所定間隔に維持した状態で実装することができる。
Thus, when the mounting of the first-stage semiconductor chip is completed, the process proceeds to the mounting process of the second-stage semiconductor chip. First, by driving the vertical movement mechanism 42 erected on the rear side surface of the spacer mechanism, the spacer support 34 attached to the vertical movement mechanism 42 is raised in the Z-axis direction. Specifically, the spacer 22 is moved to a height at which the mounting surface 30a (see FIG. 4A) of the first-stage semiconductor chip 30 already mounted and the lower surface of the spacer 22 to be inserted are substantially the same. Raise. As a result, even when the semiconductor chip is mounted in the second axis, the third stage, etc. in the Z-axis direction, the spacer 22 can be inserted in accordance with the height of the semiconductor chip to be mounted. Subsequently, the spacer 22 is inserted between the second-stage semiconductor chips by the same operation as that of the spacer 22 when the first-stage semiconductor chip is mounted.
When the spacer mechanism repeats such an operation, the spacer mechanism can be mounted in a state where the distance from the semiconductor chip mounted in the third stage, the fourth stage,.

以上説明したように、本実施形態では、一対の半導体チップ30,40間に挿入するスペーサー22は所定の厚みを有している。このスペーサー22の厚みは、一対の半導体チップ30,40間の対向する貫通電極12及び貫通電極12の先端部に形成される鉛フリー半田5の実装時の厚みに基づいて設定される。即ち、実装時に半導体チップ30を過剰に押圧しすぎた場合であっても、鉛フリー半田5が漏れ出さない程度の厚みである。本実施形態によれば、実装時に半導体チップ30を押下しすぎた場合でも、一対の半導体チップ30,40間に挿入したスペーサー22がストッパーとなり、スペーサー22の厚み以下には半導体チップ30を押圧することができない。従って、一対の半導体チップ30,40間の鉛フリー半田5が漏れ出さない最適な半導体チップ30,40間の厚みを維持することができ、過剰な押圧が半導体チップ30にあった場合でも、貫通電極12の先端部に形成されている鉛フリー半田5の漏れ出しを回避することができる。この結果、半導体チップ30に設けられる貫通電極12間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ30,40間に挿入するスペーサー22の厚みを調整することにより、一対の半導体チップ30,40の間隔を制御することができる。これにより、半導体パッケージの種々の目的(例えば、薄型化、小型化)に対応した積層型半導体装置を実現することができる。
As described above, in this embodiment, the spacer 22 inserted between the pair of semiconductor chips 30 and 40 has a predetermined thickness. The thickness of the spacer 22 is set on the basis of the opposing penetration electrode 12 between the pair of semiconductor chips 30 and 40 and the thickness of the lead-free solder 5 formed at the tip of the penetration electrode 12 when mounted. That is, the lead-free solder 5 has a thickness that does not leak even when the semiconductor chip 30 is excessively pressed during mounting. According to the present embodiment, even when the semiconductor chip 30 is pressed too much during mounting, the spacer 22 inserted between the pair of semiconductor chips 30 and 40 serves as a stopper, and the semiconductor chip 30 is pressed below the thickness of the spacer 22. I can't. Therefore, the optimal thickness between the semiconductor chips 30 and 40 where the lead-free solder 5 between the pair of semiconductor chips 30 and 40 does not leak can be maintained, and even if there is excessive pressing on the semiconductor chip 30, the penetration Leakage of the lead-free solder 5 formed at the tip of the electrode 12 can be avoided. As a result, a short circuit between the through electrodes 12 provided in the semiconductor chip 30 can be prevented, and a semiconductor device having desired electrical characteristics can be realized.
Further, the distance between the pair of semiconductor chips 30 and 40 can be controlled by adjusting the thickness of the spacer 22 inserted between the pair of semiconductor chips 30 and 40. As a result, it is possible to realize a stacked semiconductor device corresponding to various purposes (for example, reduction in thickness and size) of the semiconductor package.

(半導体装置の実装方法)
以下に本実施形態の半導体装置の実装方法について図3、図4を参照して説明する。
なお、図3、4においては、下加圧板16にはインターポーザ1が配置され、このインターポーザ1上に半導体チップ40が実装されているが、かかる形成工程については省略している。また、本実施形態においては、一対の半導体チップ30,40に、4方からスペーサー22を挿入しているが、4つのスペーサー22は同様の動作等をするため、以下の説明においては1つのスペーサー22のみの動作等を説明している。
(Semiconductor device mounting method)
A method for mounting the semiconductor device of this embodiment will be described below with reference to FIGS.
3 and 4, the interposer 1 is disposed on the lower pressure plate 16 and the semiconductor chip 40 is mounted on the interposer 1, but the formation process is omitted. In the present embodiment, the spacers 22 are inserted into the pair of semiconductor chips 30 and 40 from four directions. Since the four spacers 22 operate in the same manner, one spacer is used in the following description. The operation of only 22 is described.

まず、X−Y移動機構により半導体実装装置50に設けられている半導体チップ供給部に上加圧板14を移動させ、半導体チップ供給部に載置されている複数の半導体チップ30を吸着ツールによって吸着保持する(図示省略)。そして、図3(a)に示すように、半導体チップ30を吸着保持した状態で実装位置まで上加圧板14を移動させ、位置合わせを行う。ここで、実装位置とは、インターポーザ1基板に実装された半導体チップ40の貫通電極12の各々に、上記吸着保持した半導体チップ40の貫通電極12の各々を対応させた位置である。   First, the upper pressure plate 14 is moved to the semiconductor chip supply unit provided in the semiconductor mounting apparatus 50 by the XY movement mechanism, and the plurality of semiconductor chips 30 mounted on the semiconductor chip supply unit are adsorbed by the adsorption tool. Hold (not shown). Then, as shown in FIG. 3A, the upper pressure plate 14 is moved to the mounting position in a state where the semiconductor chip 30 is sucked and held to perform alignment. Here, the mounting position is a position in which each of the through electrodes 12 of the semiconductor chip 40 held by suction is associated with each of the through electrodes 12 of the semiconductor chip 40 mounted on the interposer 1 substrate.

次に、スペーサー駆動モータ24の駆動により、図3(b)に示すように、半導体チップ40上の挿入領域32までスペーサー22を移動する。このとき、スペーサー22は、半導体チップ40に形成される貫通電極12と接触しないように挿入領域32まで挿入させる。また、半導体チップ30の貫通電極12が形成されていない辺に対応するスペーサー22は、上記挿入領域32を超えて、半導体チップ30の中央部まで挿入することも可能である。なお、スペーサー22は、半導体チップ30,40の平面形状の各辺に対して、略垂直方向からスペーサー22を挿入し、さらには、半導体チップ30,40の平面に対して水平となるように挿入することが好ましい。
次に、図3(b)に示すように、上下移動機構の駆動により、実装位置に設定された上加圧板14を下加圧板16に載置される半導体チップ40に向かって下降させる。
Next, the spacer 22 is moved to the insertion region 32 on the semiconductor chip 40 by driving the spacer driving motor 24 as shown in FIG. At this time, the spacer 22 is inserted up to the insertion region 32 so as not to contact the through electrode 12 formed in the semiconductor chip 40. In addition, the spacer 22 corresponding to the side where the through electrode 12 of the semiconductor chip 30 is not formed can be inserted to the center of the semiconductor chip 30 beyond the insertion region 32. The spacer 22 is inserted into the planar sides of the semiconductor chips 30 and 40 from the substantially vertical direction, and further inserted so as to be horizontal to the plane of the semiconductor chips 30 and 40. It is preferable to do.
Next, as shown in FIG. 3B, the upper pressure plate 14 set at the mounting position is lowered toward the semiconductor chip 40 placed on the lower pressure plate 16 by driving the vertical movement mechanism.

次に、図3(c)に示すように、半導体チップ30の貫通電極12の先端部に形成された鉛フリー半田5を、下加圧板16に載置された半導体チップ40の対応する貫通電極12の各々に当接させる。そして、さらに上記上加圧板14を降下させて、つまり半導体チップ30をZ軸方向に加圧して、半導体チップ30の貫通電極12の先端部に形成される鉛フリー半田5と半導体チップ40の貫通電極12とを圧着させる。このときに、スペーサー22は、図3(c)に示すように、半導体チップ30と半導体チップ40とに挟持された状態となっている。なお、加圧方法は、一括して押圧力を加える加圧方法や、段階的に押圧力を上げる加圧方法、連続的に押圧力を上げる加圧方法、押圧してその押圧力を一時保持しその後押圧力を上げるS字加圧など、さまざまな加圧方法で加圧することも好ましい。   Next, as shown in FIG. 3C, lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 30 is replaced with the corresponding through electrode of the semiconductor chip 40 placed on the lower pressure plate 16. 12 are brought into contact with each other. Further, the upper pressure plate 14 is further lowered, that is, the semiconductor chip 30 is pressurized in the Z-axis direction, and the lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 30 and the semiconductor chip 40 penetrate. The electrode 12 is crimped. At this time, the spacer 22 is sandwiched between the semiconductor chip 30 and the semiconductor chip 40 as shown in FIG. In addition, the pressurizing method is a pressurizing method that applies a pressing force in a lump, a pressurizing method that increases the pressing force in stages, a pressurizing method that continuously increases the pressing force, and presses and temporarily holds the pressing force. Then, it is also preferable to pressurize by various pressurizing methods such as S-shaped pressurization for increasing the pressing force.

加圧と同時に、上加圧板14及び下加圧板16に内設されたヒータにより、半導体チップ30,40の貫通電極12を加熱し、これにより、貫通電極12上に形成された鉛フリー半田5を溶融する。さらに、本実施形態では、スペーサー機構にもヒータ46が内設されており、半導体チップ40の挿入領域32挿入時に、スペーサー22によって半導体チップ30の貫通電極12の先端に形成された鉛フリー半田を加熱し、溶融する。このようにして、加圧、加熱工程により、一対の半導体チップ30,40を固着させる。   Simultaneously with the pressurization, the through electrodes 12 of the semiconductor chips 30 and 40 are heated by the heaters provided in the upper press plate 14 and the lower press plate 16, whereby the lead-free solder 5 formed on the through electrodes 12. Melt. Furthermore, in the present embodiment, the heater 46 is also provided in the spacer mechanism, and the lead-free solder formed on the tip of the through electrode 12 of the semiconductor chip 30 by the spacer 22 when the insertion region 32 of the semiconductor chip 40 is inserted. Heat and melt. In this way, the pair of semiconductor chips 30 and 40 are fixed by the pressurization and heating process.

次に、図3(d)に示すように、一対の半導体チップを加圧、加熱し、実装が終了した後、まず、上加圧板14は、吸着保持している半導体チップ30を離脱させる。そして、上下移動機構の駆動により、上加圧板14を上昇させて、上加圧板14から半導体チップ30を離反させる。
続けて、上加圧板14の上昇により、半導体チップ30,40の加圧状態が解除された後、スペーサー駆動モータ24の駆動により、スペーサー22をY軸方向に移動させる。即ち、半導体チップ30,40とに挟持されていたスペーサー22を離反させ、スペーサー機構に収納させる。なお、半導体チップ30,40間からスペーサー機構までスペーサー22を退避させるタイミングとしては、上加圧板14が上昇する前に、即ちスペーサー22が半導体チップ30,40とに挟持された状態において行うことも可能である。
Next, as shown in FIG. 3D, after a pair of semiconductor chips are pressurized and heated and the mounting is completed, the upper pressure plate 14 first causes the semiconductor chip 30 held by suction to be detached. Then, by driving the vertical movement mechanism, the upper pressure plate 14 is raised, and the semiconductor chip 30 is separated from the upper pressure plate 14.
Subsequently, after the upper pressure plate 14 is lifted, the pressure state of the semiconductor chips 30 and 40 is released, and then the spacer 22 is moved in the Y-axis direction by driving the spacer driving motor 24. That is, the spacer 22 sandwiched between the semiconductor chips 30 and 40 is separated and stored in the spacer mechanism. The timing for retracting the spacer 22 from between the semiconductor chips 30 and 40 to the spacer mechanism may be performed before the upper pressure plate 14 is raised, that is, in a state where the spacer 22 is sandwiched between the semiconductor chips 30 and 40. Is possible.

次に、さらに半導体チップを半導体チップ30上に積層するために、半導体チップを補充する。図4(a)に示すように、半導体チップ供給部に載置されている半導体チップ20を上加圧板14の吸着ツールによって吸着保持(図示省略)し、実装位置まで上加圧板14を移動させる。
続けて、スペーサー機構に設けられた上下移動機構42により、スペーサー支持台34を所定の高さまで上昇させる。ここで所定の高さとは、半導体チップ40に積層された半導体チップ30の実装面30aと同じになるような高さである。
次に、スペーサー駆動モータ24の駆動により、図4(a)に示すように、半導体チップ30上の挿入領域32までスペーサー22を移動させる。
Next, in order to further stack the semiconductor chip on the semiconductor chip 30, the semiconductor chip is replenished. As shown in FIG. 4A, the semiconductor chip 20 placed on the semiconductor chip supply unit is sucked and held (not shown) by the suction tool of the upper pressure plate 14, and the upper pressure plate 14 is moved to the mounting position. .
Subsequently, the spacer support base 34 is raised to a predetermined height by the vertical movement mechanism 42 provided in the spacer mechanism. Here, the predetermined height is a height that is the same as the mounting surface 30 a of the semiconductor chip 30 stacked on the semiconductor chip 40.
Next, the spacer 22 is moved to the insertion region 32 on the semiconductor chip 30 by driving the spacer driving motor 24 as shown in FIG.

次に、図4(b)に示すように、実装位置に設置された上加圧板14を、上下移動機構の駆動することにより、下加圧板16を半導体チップ30に向かって下降させる。
次に、図4(b)に示すように、半導体チップ30の貫通電極12の先端部に形成された鉛フリー半田5を、下加圧板16に載置された半導体チップ40の対応する貫通電極12の各々に当接させる。そして、さらに上記上加圧板14を降下させて、つまり半導体チップ20をZ軸方向に加圧して、半導体チップ20の貫通電極12の先端部に形成される鉛フリー半田5と半導体チップ30の貫通電極12とを圧着させる。このときに、スペーサー22は、図4(b)に示すように、半導体チップ20と半導体チップ30とに挟持された状態となっている。
その他の工程については、上記半導体チップ20を半導体チップ30に実装したときに説明した工程と同様であるため、説明を省略する。このように、上記工程を繰り返すことにより、複数層の半導体チップが積層された3次元実装の半導体装置を形成することができる。
Next, as shown in FIG. 4B, the lower pressure plate 16 is lowered toward the semiconductor chip 30 by driving the upper pressure plate 14 installed at the mounting position by the vertical movement mechanism.
Next, as shown in FIG. 4B, lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 30 is replaced with the corresponding through electrode of the semiconductor chip 40 placed on the lower pressure plate 16. 12 are brought into contact with each other. Further, the upper pressure plate 14 is further lowered, that is, the semiconductor chip 20 is pressurized in the Z-axis direction, and the lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 20 and the semiconductor chip 30 penetrate. The electrode 12 is crimped. At this time, the spacer 22 is sandwiched between the semiconductor chip 20 and the semiconductor chip 30 as shown in FIG.
The other steps are the same as the steps described when the semiconductor chip 20 is mounted on the semiconductor chip 30, and thus description thereof is omitted. Thus, by repeating the above steps, a three-dimensionally mounted semiconductor device in which a plurality of semiconductor chips are stacked can be formed.

[第2の実施の形態]
次に、本実施形態について図面を参照して説明する。
上記第1実施形態においては、半導体チップ間にスペーサー22を挿入し、加熱、加圧が終了した後、このスペーサー22を一対の半導体チップ間から抜き出していた。本実施形態においては、スペーサー22の挿入した状態を維持し、続けて新たなスペーサー22を補充し、この新たなスペーサー22を次に実装する半導体チップ間に挿入する点において異なる。なお、上記第1実施形態と同様の工程を経る場合にはかかる工程の説明を省略し、共通の構成要素には同一の符号を付して説明する。
[Second Embodiment]
Next, the present embodiment will be described with reference to the drawings.
In the first embodiment, the spacer 22 is inserted between the semiconductor chips, and after the heating and pressurization, the spacer 22 is extracted from between the pair of semiconductor chips. The present embodiment is different in that the state in which the spacer 22 is inserted is maintained, a new spacer 22 is continuously supplemented, and the new spacer 22 is inserted between semiconductor chips to be mounted next. In addition, when going through the process similar to the said 1st Embodiment, description of this process is abbreviate | omitted, and attaches | subjects and demonstrates the same code | symbol to a common component.

まず、上記第1実施形態の図3(a)〜(c)の工程に戻り、半導体チップ40上に半導体チップ30を実装する。次に、スペーサー機構のボールねじ28からスペーサー22を切り離した後、半導体チップ30,40間にスペーサー22を挿入した状態で、吸着保持している半導体チップ30を上加圧板14から離脱させる。そして、上下移動機構の駆動により、上加圧板14を上昇させて上加圧板14から半導体チップ30を離反させる。このように、半導体チップ30の半導体チップ40への実装が終了した後も、スペーサー22は半導体チップ30,40に挟持された状態を維持している。
このときに、スペーサー22機構は、分離したスペーサー22を補充するために、半導体実装装置50に搭載されているスペーサー供給部においてスペーサー22を補充する(図示省略)。
First, returning to the process of FIGS. 3A to 3C of the first embodiment, the semiconductor chip 30 is mounted on the semiconductor chip 40. Next, after separating the spacer 22 from the ball screw 28 of the spacer mechanism, the semiconductor chip 30 held by suction is detached from the upper pressure plate 14 with the spacer 22 inserted between the semiconductor chips 30 and 40. Then, by driving the vertical movement mechanism, the upper pressure plate 14 is raised and the semiconductor chip 30 is separated from the upper pressure plate 14. Thus, even after the mounting of the semiconductor chip 30 to the semiconductor chip 40 is completed, the spacer 22 is maintained in a state of being sandwiched between the semiconductor chips 30 and 40.
At this time, the spacer 22 mechanism replenishes the spacer 22 in the spacer supply unit mounted on the semiconductor mounting apparatus 50 in order to replenish the separated spacer 22 (not shown).

次に、図5(a)に示すように、X−Y移動機構により半導体チップ供給部から半導体チップ20を上加圧板14の吸着ツールによって吸着保持し(図示省略)、実装位置まで上加圧板14を移動させる。続けて、スペーサー機構に設けられた上下移動機構42の駆動により、スペーサー支持台34を所定の高さまで上昇させる。ここで所定の高さとは、半導体チップ40に積層された半導体チップ30の実装面30aと同じになるような高さである。   Next, as shown in FIG. 5A, the semiconductor chip 20 is sucked and held by the suction tool of the upper pressure plate 14 from the semiconductor chip supply unit by the XY movement mechanism (not shown), and the upper pressure plate is moved to the mounting position. 14 is moved. Subsequently, the spacer support base 34 is raised to a predetermined height by driving the vertical movement mechanism 42 provided in the spacer mechanism. Here, the predetermined height is a height that is the same as the mounting surface 30 a of the semiconductor chip 30 stacked on the semiconductor chip 40.

次に、スペーサー駆動モータ24の駆動により、図5(b)に示すように、半導体チップ30上の挿入領域32までスペーサー22を移動する。次に、図5(b)に示すように、上下移動機構の駆動により、実装位置に設定された上加圧板14を下加圧板16に載置される半導体チップ30に向かって下降させる。   Next, the spacer 22 is moved to the insertion region 32 on the semiconductor chip 30 by driving the spacer driving motor 24 as shown in FIG. Next, as shown in FIG. 5B, the upper pressure plate 14 set at the mounting position is lowered toward the semiconductor chip 30 placed on the lower pressure plate 16 by driving the vertical movement mechanism.

次に、図5(b)に示すように、半導体チップ20の貫通電極12の先端部に形成された鉛フリー半田5を、下加圧板16に載置された半導体チップ30の対応する貫通電極12の各々に当接させる。そして、さらに上記上加圧板14を降下させて、つまり半導体チップ20を下方向に加圧して、半導体チップ20の貫通電極12の先端部に形成される鉛フリー半田5と半導体チップ30の貫通電極12とを圧着させる。このときに、スペーサー22は、図5(b)に示すように、半導体チップ20と半導体チップ30とに挟持された状態となっている。   Next, as shown in FIG. 5 (b), lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 20 is replaced with a corresponding through electrode of the semiconductor chip 30 placed on the lower pressure plate 16. 12 are brought into contact with each other. Then, the upper pressure plate 14 is further lowered, that is, the semiconductor chip 20 is pressed downward, and the lead-free solder 5 formed at the tip of the through electrode 12 of the semiconductor chip 20 and the through electrode of the semiconductor chip 30 12 is crimped. At this time, the spacer 22 is sandwiched between the semiconductor chip 20 and the semiconductor chip 30 as shown in FIG.

加圧と同時に、上加圧板14及び下加圧板16に内設されたヒータにより、半導体チップ30,40の貫通電極12を加熱し、これにより、貫通電極12上に形成された鉛フリー半田を溶融する。さらに、本実施形態では、スペーサー機構にもヒータ46が内設されており、半導体チップ30の挿入領域32挿入時に、スペーサー22によって半導体チップ20の貫通電極12の先端に形成された鉛フリー半田を加熱し、溶融する。このようにして、加圧、加熱工程により、一対の半導体チップ20,30を固着させる。   Simultaneously with the pressurization, the through electrodes 12 of the semiconductor chips 30 and 40 are heated by the heaters provided in the upper press plate 14 and the lower press plate 16, whereby lead-free solder formed on the through electrodes 12 is removed. Melt. Further, in the present embodiment, the spacer 46 is also provided with a heater 46, and when the insertion region 32 of the semiconductor chip 30 is inserted, lead-free solder formed on the tip of the through electrode 12 of the semiconductor chip 20 by the spacer 22 is used. Heat and melt. In this manner, the pair of semiconductor chips 20 and 30 are fixed by the pressurization and heating process.

次に、図5(b)に示すように、スペーサー機構のボールねじ28からスペーサー22を切り離した後、半導体チップ20,30間にスペーサー22を挿入した状態で、上加圧板14は吸着保持している半導体チップ20を離脱させる。そして、上下移動機構の駆動により、半導体チップ20から上加圧板14を上昇させて、上加圧板14から半導体チップ20を離反させる。このように、半導体チップ20の半導体チップ30への実装が終了した後も、スペーサー22は半導体チップ20,30に挟持された状態を維持している。   Next, as shown in FIG. 5B, after separating the spacer 22 from the ball screw 28 of the spacer mechanism, the upper pressure plate 14 is held by suction with the spacer 22 inserted between the semiconductor chips 20 and 30. The semiconductor chip 20 is removed. Then, by driving the vertical movement mechanism, the upper pressure plate 14 is raised from the semiconductor chip 20, and the semiconductor chip 20 is separated from the upper pressure plate 14. Thus, even after the mounting of the semiconductor chip 20 to the semiconductor chip 30 is completed, the spacer 22 is maintained in a state of being sandwiched between the semiconductor chips 20 and 30.

その他の工程については、上記半導体チップ20を半導体チップ30に実装したときに説明した工程と同様であるため説明を省略する。このように、上記工程を繰り返すことにより、複数層の半導体チップが積層された3次元実装の半導体装置を形成することができる。
本実施形態によれば、実装される半導体チップ間に、スペーサー22を挿入して実装し
、実装終了後においてもスペーサー22を挿入した状態を維持して、次の半導体チップを
実装することができる。これにより、半導体チップ間の全てをスペーサー22により一定
間隔に維持されるため、押圧時の漏れ等を回避することができる。
The other steps are the same as the steps described when the semiconductor chip 20 is mounted on the semiconductor chip 30, and thus the description thereof is omitted. Thus, by repeating the above steps, a three-dimensionally mounted semiconductor device in which a plurality of semiconductor chips are stacked can be formed.
According to the present embodiment, the spacer 22 is inserted and mounted between the semiconductor chips to be mounted, and the state where the spacer 22 is inserted is maintained after the mounting is completed, and the next semiconductor chip can be mounted. . Thereby, since everything between the semiconductor chips is maintained at a constant interval by the spacer 22, leakage during pressing can be avoided.

[半導体装置]
図6は、本実施形態における半導体装置を示す概略断面図である。
半導体装置60は、インターポーザ1と、このインターポーザ1上に積層された複数の半導体チップ40,30,20,10とを備えている。
半導体チップ40,30,20,10は、半導体チップ本体11と半導体チップ本体11に複数形成された貫通電極12とを有している。この複数の貫通電極12の各々は、半導体チップ本体11を貫通し、その先端部を半導体チップ40,30,20,10の能動面18側に突出するようにして形成されている。そして、能動面18側に突出して形成される貫通電極12の先端部には、鉛フリー半田5(接着剤)が形成されている。
このような構造を有する半導体チップ40,30,20,10の各々の能動面18側を下にして、上記鉛フリー半田5を介して半導体チップ40,30,20,10の貫通電極12の各々に電気的に接続している。
なお、上記半導体装置60では、半導体チップを4層に積層した形態について説明したが、この積層は何層であってもよい。
[Semiconductor device]
FIG. 6 is a schematic cross-sectional view showing the semiconductor device in the present embodiment.
The semiconductor device 60 includes an interposer 1 and a plurality of semiconductor chips 40, 30, 20, 10 stacked on the interposer 1.
The semiconductor chips 40, 30, 20, 10 have a semiconductor chip body 11 and a plurality of through electrodes 12 formed in the semiconductor chip body 11. Each of the plurality of through-electrodes 12 is formed so as to penetrate the semiconductor chip body 11 and project the tip portion toward the active surface 18 side of the semiconductor chips 40, 30, 20, 10. A lead-free solder 5 (adhesive) is formed at the tip of the through electrode 12 formed to protrude toward the active surface 18 side.
Each of the through electrodes 12 of the semiconductor chips 40, 30, 20, 10 with the active surface 18 side of each of the semiconductor chips 40, 30, 20, 10 having such a structure down, with the lead-free solder 5 interposed therebetween. Is electrically connected.
In the above-described semiconductor device 60, the form in which the semiconductor chips are stacked in four layers has been described. However, this stack may have any number of layers.

[電子機器]
次に、上述した半導体装置60を備えた電子機器の例について、図7を用いて説明する。図7は、携帯電話2000の斜視図である。上述した半導体装置60は、操作部2001と、表示部2002とを有し、表示部2002の内部に回路基板2100が配置されている。回路基板2100上には上記の液晶装置100が実装されている。そして、表示部2002の表面において上記液晶パネル110を視認できるように構成されている。
[Electronics]
Next, an example of an electronic device including the semiconductor device 60 described above will be described with reference to FIGS. FIG. 7 is a perspective view of the mobile phone 2000. The semiconductor device 60 described above includes an operation unit 2001 and a display unit 2002, and a circuit board 2100 is disposed inside the display unit 2002. The liquid crystal device 100 is mounted on the circuit board 2100. The liquid crystal panel 110 is visible on the surface of the display unit 2002.

なお、上述した半導体装置60は、携帯電話2000以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。   Note that the semiconductor device 60 described above can be applied to various electronic devices other than the mobile phone 2000. For example, a liquid crystal projector, a multimedia-compatible personal computer (PC) and an engineering workstation (EWS), a pager, a word processor, a television, a viewfinder type or a monitor direct view type video recorder, an electronic notebook, an electronic desk calculator, a car navigation device It can be applied to electronic devices such as a POS terminal and a device provided with a touch panel.

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、図8に示すように、スペーサー22を矩形状に形成し、中央部に半導体チップ
30の全形よりも小さい開口部を設け、半導体チップ30の対角線を含む延長上に沿って
2つに分割して形成することも好ましい。
また、上記実施形態においては、半導体チップを実装するごとに加熱、加圧を行い、半導体チップを実装していたが、半導体チップの全てを実装した後、一括して加熱、加圧を行うことも好ましい。これによれば、一括して加熱、加圧を行うため、製造工程の簡略化、及び製造の低コスト化を図ることができる。
また、上記実施形態においては、半導体チップの各辺に対応させてスペーサーを設け、半導体チップ間を所定間隔に保持していたが、少なくとも1以上のスペーサーを用いることによって、半導体チップ間の間隔を一定に保持することも可能である。また、スペーサーを複数設けた場合、スペーサーの各々のタイミングを異ならせて半導体チップ間に挿入することも好ましい。
また、本実施形態では、導電性の接着剤として鉛フリーハンダを使用したが、樹脂系の異方性導電膜(Anisotoroic Conductive Film)等の各種接着剤を使用することが可能である。
さらに、本実施形態においては、半導体チップの貫通電極がペリフェダル型である場合について説明したが、フルグリッド型についても適用可能であることは言うまでもない。
It should be noted that the technical scope of the present invention is not limited to the above-described embodiments, and includes those in which various modifications are made to the above-described embodiments without departing from the spirit of the present invention.
For example, as shown in FIG. 8, the spacer 22 is formed in a rectangular shape, an opening smaller than the entire shape of the semiconductor chip 30 is provided in the center, and the spacer 22 is divided into two along the extension including the diagonal line of the semiconductor chip 30. It is also preferable to divide and form.
In the above embodiment, each time a semiconductor chip is mounted, heating and pressurization are performed to mount the semiconductor chip. However, after mounting all the semiconductor chips, heating and pressurization are performed collectively. Is also preferable. According to this, since heating and pressurization are performed collectively, the manufacturing process can be simplified and the manufacturing cost can be reduced.
Further, in the above embodiment, spacers are provided corresponding to each side of the semiconductor chip, and the semiconductor chips are held at a predetermined interval. However, by using at least one spacer, the interval between the semiconductor chips is reduced. It is also possible to keep it constant. When a plurality of spacers are provided, it is also preferable that the spacers are inserted between the semiconductor chips with different timings.
In this embodiment, lead-free solder is used as the conductive adhesive, but various adhesives such as a resin-based anisotropic conductive film can be used.
Furthermore, in the present embodiment, the case where the through electrode of the semiconductor chip is a peripheral type has been described, but it is needless to say that the present invention can also be applied to a full grid type.

本発明に係る半導体装置の実装装置の外観構成を模式的に示す図である。It is a figure which shows typically the external appearance structure of the mounting apparatus of the semiconductor device which concerns on this invention. 同、スペーサー機構を上面から示した図である。It is the figure which showed the spacer mechanism from the upper surface similarly. 第1実施形態における半導体装置の実装方法を示す図である。It is a figure which shows the mounting method of the semiconductor device in 1st Embodiment. 第1実施形態における半導体装置の実装方法を示す図である。It is a figure which shows the mounting method of the semiconductor device in 1st Embodiment. 第2実施形態における半導体装置の実装方法を示す図である。It is a figure which shows the mounting method of the semiconductor device in 2nd Embodiment. 本発明に係る半導体装置の外観構成を模式的に示す図である。It is a figure which shows typically the external appearance structure of the semiconductor device which concerns on this invention. 本発明に係る電子機器の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on this invention. スペーサー機構を上面から示した図である。It is the figure which showed the spacer mechanism from the upper surface.

符号の説明Explanation of symbols

10,20,30,40…半導体チップ、 12…貫通電極(電極)、 14…上加圧板(押圧手段)、 16…下加圧板(押圧手段)、 22…スペーサー(間隔保持手段)、 32…挿入領域、 50…半導体装置の実装装置、 60…半導体装置   DESCRIPTION OF SYMBOLS 10, 20, 30, 40 ... Semiconductor chip, 12 ... Through-electrode (electrode), 14 ... Upper pressurization plate (pressing means), 16 ... Lower pressurization plate (pressing means), 22 ... Spacer (space | interval holding means), 32 ... Insertion region, 50 ... Semiconductor device mounting device, 60 ... Semiconductor device

Claims (11)

電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体装置の実装装置であって、
前記一対の半導体チップを間に挟んで相対的に上下移動することにより前記一対の半導体チップを押圧する一対の押圧手段と、
前記一対の押圧手段のうちの少なくとも一方の押圧手段に設けられた前記半導体チップを保持する保持手段と、
前記一対の半導体チップの押圧時に、前記一対の半導体チップの間に挿入されて所定間隔に保持する間隔保持手段と、
を備えることを特徴とする半導体装置の実装装置。
A mounting device for a semiconductor device that mounts one semiconductor chip on the other semiconductor chip among a pair of semiconductor chips arranged with electrodes facing each other,
A pair of pressing means for pressing the pair of semiconductor chips by relatively moving up and down with the pair of semiconductor chips interposed therebetween;
Holding means for holding the semiconductor chip provided in at least one of the pair of pressing means;
An interval holding means that is inserted between the pair of semiconductor chips and holds at a predetermined interval when the pair of semiconductor chips are pressed;
An apparatus for mounting a semiconductor device, comprising:
前記間隔保持手段が、前記半導体チップの温度を制御する温度制御手段を備えているこ
とを特徴とする請求項1に記載の半導体装置の実装装置。
The semiconductor device mounting apparatus according to claim 1, wherein the interval holding unit includes a temperature control unit that controls a temperature of the semiconductor chip.
前記間隔保持手段が、熱伝導性金属又はセラミックスを含有して構成されていることを
特徴とする請求項1又は2に記載の半導体装置の実装装置。
3. The semiconductor device mounting apparatus according to claim 1, wherein the gap holding unit includes a heat conductive metal or a ceramic. 4.
前記間隔保持手段が、前記半導体チップを構成する辺の数に対応して分割して設けられ
ていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の実装装置。
4. The semiconductor device mounting apparatus according to claim 1, wherein the interval holding unit is divided and provided corresponding to the number of sides constituting the semiconductor chip. 5.
前記間隔保持手段が、前記間隔保持手段の中央部に前記半導体チップの全形よりも小さ
い開口部を有し、前記半導体チップの対角線及びこの対角線の延長上に沿って分割されて
設けられていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の実
装装置。
The interval holding means has an opening smaller than the entire shape of the semiconductor chip at the center of the interval holding means, and is provided by being divided along the diagonal of the semiconductor chip and the extension of the diagonal. The semiconductor device mounting apparatus according to claim 1, wherein the mounting apparatus is a semiconductor device mounting apparatus.
前記一対の半導体チップ上にさらに少なくとも1以上の半導体チップを実装する半導体
装置の実装装置であって、
前記間隔保持手段が、前記一対の半導体チップ上に実装される前記半導体チップの数だ
け設けられていることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の
実装装置。
A mounting device for a semiconductor device, wherein at least one semiconductor chip is further mounted on the pair of semiconductor chips,
6. The semiconductor device mounting apparatus according to claim 1, wherein the space holding means is provided by the number of the semiconductor chips mounted on the pair of semiconductor chips. 7.
電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体チップの実装方法であって、
前記一方の半導体チップと前記他方の半導体チップとを対向配置させる工程と、
前記一方の半導体チップと前記他方の半導体チップとの間に間隔保持手段を挿入する工程と、
前記一方の半導体チップを前記他方の半導体チップに押圧する工程と、
を有することを特徴とする半導体装置の実装方法。
A semiconductor chip mounting method for mounting one semiconductor chip on the other semiconductor chip among a pair of semiconductor chips arranged with electrodes facing each other,
Placing the one semiconductor chip and the other semiconductor chip opposite to each other;
Inserting a gap holding means between the one semiconductor chip and the other semiconductor chip;
Pressing the one semiconductor chip against the other semiconductor chip;
A method for mounting a semiconductor device, comprising:
前記間隔保持手段を前記一対の半導体チップの外周部と前記電極との間の領域まで挿入
することを特徴とする請求項7に記載の半導体装置の実装方法。
8. The method of mounting a semiconductor device according to claim 7, wherein the gap holding means is inserted up to a region between an outer peripheral portion of the pair of semiconductor chips and the electrode.
前記一対の半導体チップ上にさらに少なくとも1以上の半導体チップを実装する半導体
装置の実装方法であって、
前記間隔保持手段を、前記一対の半導体チップ上に実装される前記半導体チップの間の
全てに挿入することを特徴とする請求項7に記載の半導体装置の実装方法。
A method of mounting a semiconductor device, wherein at least one semiconductor chip is further mounted on the pair of semiconductor chips,
8. The method of mounting a semiconductor device according to claim 7, wherein the gap holding means is inserted between all the semiconductor chips mounted on the pair of semiconductor chips.
前記請求項7乃至請求項9のいずれか1項に記載の半導体装置の実装方法により実装さ
れた半導体装置。
A semiconductor device mounted by the semiconductor device mounting method according to claim 7.
請求項10に記載の半導体装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the semiconductor device according to claim 10.
JP2004225394A 2004-08-02 2004-08-02 Semiconductor device mounting apparatus and mounting method Expired - Fee Related JP4254650B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004225394A JP4254650B2 (en) 2004-08-02 2004-08-02 Semiconductor device mounting apparatus and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004225394A JP4254650B2 (en) 2004-08-02 2004-08-02 Semiconductor device mounting apparatus and mounting method

Publications (2)

Publication Number Publication Date
JP2006049417A true JP2006049417A (en) 2006-02-16
JP4254650B2 JP4254650B2 (en) 2009-04-15

Family

ID=36027651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004225394A Expired - Fee Related JP4254650B2 (en) 2004-08-02 2004-08-02 Semiconductor device mounting apparatus and mounting method

Country Status (1)

Country Link
JP (1) JP4254650B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056404A (en) * 2008-08-29 2010-03-11 Canon Machinery Inc Manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device
WO2013133015A1 (en) * 2012-03-07 2013-09-12 東レ株式会社 Method and apparatus for manufacturing semiconductor device
US8765526B2 (en) 2010-12-24 2014-07-01 Akira Ide Method of manufacturing semiconductor device including plural semiconductor chips stacked together
US9136204B2 (en) 2012-03-05 2015-09-15 Ps4 Luxco S.A.R.L. Semiconductor device having penetrating electrodes each penetrating through substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056404A (en) * 2008-08-29 2010-03-11 Canon Machinery Inc Manufacturing apparatus of semiconductor device and manufacturing method of semiconductor device
US8765526B2 (en) 2010-12-24 2014-07-01 Akira Ide Method of manufacturing semiconductor device including plural semiconductor chips stacked together
US9136204B2 (en) 2012-03-05 2015-09-15 Ps4 Luxco S.A.R.L. Semiconductor device having penetrating electrodes each penetrating through substrate
WO2013133015A1 (en) * 2012-03-07 2013-09-12 東レ株式会社 Method and apparatus for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4254650B2 (en) 2009-04-15

Similar Documents

Publication Publication Date Title
US7743964B2 (en) Bonding apparatus and bonding method
KR101877135B1 (en) Semiconductor mounting apparatus, head thereof, and method for manufacturing laminated chip
JP6234277B2 (en) Crimping head, mounting apparatus and mounting method using the same
JP5018270B2 (en) Semiconductor laminate and semiconductor device using the same
JPH10335802A (en) Ball array jig and its manufacture
JP4254650B2 (en) Semiconductor device mounting apparatus and mounting method
JP4274126B2 (en) Crimping apparatus and crimping method
JP4501632B2 (en) Manufacturing method of semiconductor device
JP4946056B2 (en) Laminated module and manufacturing method thereof
JP3092585B2 (en) Semiconductor chip suction tool and semiconductor device manufacturing method using the tool
JP7159626B2 (en) Ultrasonic bonding apparatus and ultrasonic bonding method
JP2006128177A (en) Semiconductor device, manufacturing method thereof, and electronic equipment
JP3791431B2 (en) Mounting structure manufacturing equipment
CN114980496A (en) Circuit board assembly, electronic equipment and processing method of circuit board assembly
JP3185783B2 (en) Nozzle for thermocompression bonding of chips
JP3791417B2 (en) Semiconductor device, circuit board and electronic equipment
JP3823845B2 (en) Mounting structure
JP4622460B2 (en) Electronic component mounting method and apparatus
JP2002110901A (en) Laminated semiconductor device and its manufacturing method
JP2010129682A (en) Substrate connection method, substrate connection device, bonded printed wiring board, and portable terminal apparatus
KR101309979B1 (en) Bonding device and method
JP2004006570A (en) Method of mounting electronic component element
JP2002244146A (en) Method for internal connection of flat panel display provided with opaque substrate, and device formed by the method
KR20220095325A (en) Bonding device
JP2004303885A (en) Mounting substrate and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4254650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees