JP4501632B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4501632B2
JP4501632B2 JP2004312232A JP2004312232A JP4501632B2 JP 4501632 B2 JP4501632 B2 JP 4501632B2 JP 2004312232 A JP2004312232 A JP 2004312232A JP 2004312232 A JP2004312232 A JP 2004312232A JP 4501632 B2 JP4501632 B2 JP 4501632B2
Authority
JP
Japan
Prior art keywords
liquid material
semiconductor chip
conductive portion
semiconductor device
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004312232A
Other languages
Japanese (ja)
Other versions
JP2006128272A (en
Inventor
佳秀 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004312232A priority Critical patent/JP4501632B2/en
Publication of JP2006128272A publication Critical patent/JP2006128272A/en
Application granted granted Critical
Publication of JP4501632B2 publication Critical patent/JP4501632B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法、並びに半導体装置、電子機器に関する。   The present invention relates to a semiconductor device manufacturing method, a semiconductor device, and an electronic apparatus.

携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化が進んでいる。これに伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そこで、プラスチック、セラミック等の従来のパッケージ型の半導体部品に代えて、小型の半導体部品（半導体装置）を多く用いることによる、フリップチップ実装等の高密度実装方法が提案されている。   In the field of portable electronic devices such as mobile phones, notebook personal computers, and personal data assistance (PDA), devices are becoming smaller and lighter. Along with this, high-density mounting of semiconductor components and the like on a wiring board built in the electronic device has been promoted. Therefore, high-density mounting methods such as flip-chip mounting have been proposed by using many small semiconductor components (semiconductor devices) instead of conventional package-type semiconductor components such as plastic and ceramic.

ところで、このような半導体部品の実装方法としては、バンプとしてはんだを形成し、熱によるハンダリフロー、又は超音波振動によって、上記はんだを溶融し、該配線と半導体部品とを電気的に接続する方法が例えば特許文献１に開示されている。
特開２００４−１１９７９０号公報 By the way, as a mounting method of such a semiconductor component, solder is formed as a bump, the solder is melted by solder reflow or ultrasonic vibration by heat, and the wiring and the semiconductor component are electrically connected. Is disclosed in Patent Document 1, for example.
JP 2004-119790 A

上記特許文献１に開示された方法では、バンプとして配線上にめっきによりはんだを形成しているが、このようなはんだによるバンプは、その高さ制御が困難となる場合がある。また、はんだの溶融時に、該はんだがバンプ外側にはみ出すことにより、隣接する導電部間（配線間）でショートしてしまう場合もある。   In the method disclosed in Patent Document 1, solder is formed on the wiring as a bump by plating. However, it is sometimes difficult to control the height of the bump by such solder. Further, when the solder is melted, the solder protrudes to the outside of the bump, thereby causing a short circuit between adjacent conductive parts (between wirings).

本発明は、このような問題に鑑みてなされたものであり、その目的は、配線基板上に半導体部品を実装する際、或いは複数の半導体部品を積層する際に、バンプの高さ制御が容易となるとともに、実装に用いる接着材のはみ出しを防止ないし抑制することができ、その結果、導電部（配線）間のショートを防止ないし抑制することが可能な半導体装置の製造方法、並びに半導体装置、電子機器を提供することにある。   The present invention has been made in view of such problems, and its object is to easily control the height of bumps when mounting semiconductor components on a wiring board or stacking a plurality of semiconductor components. And a method for manufacturing a semiconductor device capable of preventing or suppressing protrusion of an adhesive used for mounting and, as a result, preventing or suppressing a short circuit between conductive portions (wirings), and a semiconductor device, To provide electronic equipment.

上記課題を解決するために、本発明の半導体装置の製造方法は、第１導電部と、これと対向する第２導電部とが接合されてなる半導体装置の製造方法であって、前記第１導電部上に、金属粒子を含む液状物を配置する液状物配置工程と、配置した液状物を焼成して焼結体を形成する焼成工程と、前記第１導電部と前記第２導電部とを前記焼結体を介在させる形にて接着材により接合させる接合工程とを含むことを特徴とする。   In order to solve the above problems, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device in which a first conductive portion and a second conductive portion opposite to the first conductive portion are joined. A liquid material arranging step of arranging a liquid material containing metal particles on the conductive portion; a firing step of firing the arranged liquid material to form a sintered body; the first conductive portion and the second conductive portion; And a bonding step of bonding the sintered body with an adhesive in the form of interposing the sintered body.

このような製造方法によると、バンプとなる金属粒子の焼結体は多孔性を示すため、該孔内部に接着材が浸透し易くなり、その結果、接着材が導電部からはみ出すことによる導電部間のショートが生じ難くなる。また、はんだによるバンプ形成に比して、上記焼結体によるバンプ形成は高さ制御が容易となる。したがって、本発明によれば信頼性の高い半導体装置を提供することができるようになる。   According to such a manufacturing method, since the sintered body of the metal particles used as the bump exhibits porosity, the adhesive easily penetrates into the hole, and as a result, the conductive part is caused by the adhesive protruding from the conductive part. It is difficult for shorts to occur. In addition, the bump formation by the sintered body is easier to control the height than the bump formation by solder. Therefore, according to the present invention, a highly reliable semiconductor device can be provided.

本発明の製造方法において、前記液状物配置工程は、基材に対し前記第１導電部と同一パターンの溝部を形成する工程と、前記基材の溝部内に前記液状物を配置する工程と、該液状物と前記第１導電部とを位置合わせしながら、これら液状物と第１導電部とを当接させることにより、前記液状物を前記第１導電部側に転写させる工程とを含むものとすることができる。このような方法により、第１導電部に対して簡便且つ確実に焼結体を形成することができるようになる。なお、液状物を配置するに先立って、前記基材のうち液状物が配置される予定の領域に撥液処理を施すものとすれば、基材の溝部に形成した液状物を容易に第１導電部側に転写できるようになる。   In the manufacturing method of the present invention, the liquid material arranging step includes a step of forming a groove portion having the same pattern as the first conductive portion on the base material, a step of arranging the liquid material in the groove portion of the base material, A step of transferring the liquid material to the first conductive portion side by bringing the liquid material and the first conductive portion into contact with each other while aligning the liquid material and the first conductive portion. be able to. By such a method, a sintered body can be easily and reliably formed on the first conductive portion. Prior to the placement of the liquid material, if the liquid repellent treatment is performed on the region of the base material where the liquid material is to be disposed, the liquid material formed in the groove portion of the base material can be easily obtained. It becomes possible to transfer to the conductive part side.

一方、本発明の製造方法において、前記液状物配置工程は、第１導電部に対し前記液状物を液滴吐出法にて選択配置する液滴吐出工程を含むものとすることができる。このような液滴吐出工程は、インクジェットヘッドを備えたインクジェット装置（液滴吐出装置）により行うことができ、該液滴吐出法によれば、第１導電部に対して液状物を確実に定点配置することができるようになる。なお、液状物を配置するに先立って、第１導電部に親液処理を施すものとすれば、液状物を一層確実に定点配置できるようになる。   On the other hand, in the manufacturing method of the present invention, the liquid material disposing step may include a droplet discharge step of selectively disposing the liquid material on the first conductive portion by a droplet discharge method. Such a droplet discharge process can be performed by an ink jet device (droplet discharge device) provided with an ink jet head. According to the droplet discharge method, a liquid material is reliably fixed to a first conductive portion. Can be placed. In addition, if the lyophilic treatment is performed on the first conductive portion prior to the placement of the liquid material, the liquid material can be more securely arranged at a fixed point.

前記金属粒子としては、例えば粒径５ｎｍ〜４０ｎｍのものを用いることができる。粒径が５ｎｍ未満の場合は、焼結時に体積収縮率が大きくなり、所望の大きさの焼結体を得るためには液滴吐出回数を増す必要があり、４０ｎｍを超えると、液滴吐出装置で均一に吐出できない場合がある。   As the metal particles, for example, particles having a particle size of 5 nm to 40 nm can be used. When the particle size is less than 5 nm, the volume shrinkage rate is increased during sintering, and in order to obtain a sintered body with a desired size, it is necessary to increase the number of droplet discharges. The device may not be able to discharge uniformly.

また具体的には、金属粒子として銀、銅、ニッケルのいずれかを用いることができる。このような金属粒子は、特に接着材として用いるろう材（はんだ）に比して融点が高いため、焼結体たるバンプが接合工程において溶融することなく、バンプの高さが溶融により変化してしまうことを防止できるようになる。   Specifically, any of silver, copper, and nickel can be used as the metal particles. Since such metal particles have a higher melting point than the brazing material (solder) used as an adhesive, the bump height, which is a sintered body, does not melt in the joining process, and the height of the bump changes due to melting. Can be prevented.

なお、本発明は配線基板上に半導体部品を実装して半導体装置を製造する場合、或いは半導体部品を積層して積層型半導体装置を製造する場合に適用することができる。具体的には、配線基板に形成された導電部と半導体部品（半導体チップ）に形成された導電部とを接合する際に、複数の半導体部品（半導体チップ）に形成された導電部同士を接合する際に、本発明を適用することができる。   The present invention can be applied to a case where a semiconductor device is manufactured by mounting a semiconductor component on a wiring board, or a case where a stacked semiconductor device is manufactured by stacking semiconductor components. Specifically, when bonding a conductive portion formed on a wiring board and a conductive portion formed on a semiconductor component (semiconductor chip), the conductive portions formed on a plurality of semiconductor components (semiconductor chips) are bonded to each other. In doing so, the present invention can be applied.

本発明の製造方法において、前記接着材としてはんだを用いることができる。はんだは融点が低いため、上記のような金属粒子の焼結体をバンプとして用いれば、該はんだの導電部からのはみ出しを効果的に防止できる。なお、はんだの中でも、特に人的被害を考慮すれば無鉛はんだを用いることが好ましい。   In the manufacturing method of the present invention, solder can be used as the adhesive. Since the solder has a low melting point, if the sintered body of metal particles as described above is used as a bump, the solder can be effectively prevented from protruding from the conductive portion. Among the solders, it is preferable to use lead-free solder particularly considering human damage.

次に、上記課題を解決するために、本発明の半導体装置は、上述した本発明の製造方法により得られたことを特徴とする。このような半導体装置は導電部の接合性が良好で、隣接する導電部間のショート発生もなく、信頼性の高いものとなり、これを備える電子機器も非常に信頼性の高いものとなる。   Next, in order to solve the above problems, a semiconductor device of the present invention is obtained by the manufacturing method of the present invention described above. Such a semiconductor device has good bonding properties of conductive parts, no short circuit between adjacent conductive parts, and high reliability, and an electronic device including the same is also highly reliable.

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。また、図１中に示すＸＹＺ直交座標系は、Ｙ座標及びＺ座標が紙面に対して平行となるように設定され、Ｘ軸が紙面に対して垂直となる方向に設定されている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, embodiment described below shows the one part aspect of this invention, and does not limit this invention. Further, in each drawing used in the following description, the scale is appropriately changed for each layer or each member so that each layer or each member has a size that can be recognized on the drawing. Further, the XYZ orthogonal coordinate system shown in FIG. 1 is set so that the Y coordinate and the Z coordinate are parallel to the paper surface, and the X axis is set to a direction perpendicular to the paper surface.

まず、半導体部品たる半導体チップを配線基板上に実装する工程を含む半導体装置の製造方法について説明する。
図１は、本実施形態の製造方法によって得られる半導体装置であって、配線基板上に半導体チップを実装してなる半導体装置について示す模式図である。図１に示すように、本実施形態の半導体装置５００は、配線基板３００に形成された配線部（導電部）３１０と、半導体チップ２００に形成された導電部２１０とが対向して配置されてなり、これら配線部３１０と導電部２１０とが接着材層２５０を介して接合された構成を有している。 First, a method for manufacturing a semiconductor device including a step of mounting a semiconductor chip as a semiconductor component on a wiring board will be described.
FIG. 1 is a schematic view showing a semiconductor device obtained by the manufacturing method of the present embodiment, in which a semiconductor chip is mounted on a wiring board. As shown in FIG. 1, in the semiconductor device 500 of this embodiment, a wiring part (conductive part) 310 formed on the wiring substrate 300 and a conductive part 210 formed on the semiconductor chip 200 are arranged to face each other. Thus, the wiring portion 310 and the conductive portion 210 are joined via an adhesive layer 250.

以上のような構成の半導体装置５００は、以下のような方法により製造することができる。
つまり、半導体チップ２００の導電部２１０上に、金属粒子を含む液状物を配置し、これを焼成することで焼結体を形成するとともに、該焼結体が付与された導電部２１０と、配線基板３００の配線部３１０とを、焼結体を介在させながら接着材により接合させることで、半導体装置５００を得るものとしている。本実施形態の製造方法の概略は以上の如くであるが、以下、各工程について詳しく説明する。 The semiconductor device 500 having the above configuration can be manufactured by the following method.
That is, a liquid material containing metal particles is disposed on the conductive portion 210 of the semiconductor chip 200, and this is fired to form a sintered body, and the conductive portion 210 to which the sintered body is applied, and wiring The semiconductor device 500 is obtained by bonding the wiring portion 310 of the substrate 300 with an adhesive while interposing a sintered body. The outline of the manufacturing method of the present embodiment is as described above, but each step will be described in detail below.

＜液状物配置工程及び焼結工程＞
半導体チップ２００の導電部２１０上に液状物を配置する工程で、転写技術を用いている。図２は液状物配置工程について示す図である。
まず、図２（ａ）に示すように、シリコンからなる基材１５０を用意し、これに異方性エッチングを利用してＶ字状の溝部１６０を形成する。なお、溝部１６０は、半導体チップ２００の導電部２１０と同一のパターンにて形成される。 <Liquid material arrangement process and sintering process>
A transfer technique is used in the step of arranging the liquid material on the conductive portion 210 of the semiconductor chip 200. FIG. 2 is a diagram showing the liquid material arranging step.
First, as shown in FIG. 2A, a base material 150 made of silicon is prepared, and a V-shaped groove 160 is formed on the base material 150 using anisotropic etching. The groove portion 160 is formed in the same pattern as the conductive portion 210 of the semiconductor chip 200.

次に、図２（ｂ）に示すように、インクジェット装置（液滴吐出装置）を用いた液滴吐出法により、基材１５０の各溝部１６０に液状物１８０を吐出する。具体的には、液状物１８０として、粒径５ｎｍ〜４０ｎｍの銀微粒子からなる金属粒子を、分散媒（例えば有機系または水系）分散したものを調製した後、これをインクジェットヘッド１７０から選択吐出するものとしている。なお、金属粒子としては、銀微粒子の他、銅微粒子、或いはニッケル微粒子を用いることもできる。また、吐出に先立って、基材１５０の溝部１６０内に撥液処理を施すものとしており、ここでは４フッ化メタン、テトラフルオロメタン、もしくは四フッ化炭素を処理ガスとするプラズマ処理によって、溝部１６０内面をフッ化処理するものとしている。   Next, as shown in FIG. 2B, the liquid material 180 is discharged into each groove 160 of the substrate 150 by a droplet discharge method using an ink jet device (droplet discharge device). Specifically, as the liquid 180, metal particles made of silver fine particles having a particle size of 5 nm to 40 nm are prepared by dispersing them in a dispersion medium (for example, organic or aqueous), and then selectively ejected from the inkjet head 170. It is supposed to be. In addition to the silver fine particles, copper fine particles or nickel fine particles can also be used as the metal particles. Prior to discharge, the groove 160 of the substrate 150 is subjected to a liquid repellent treatment. Here, the groove is formed by plasma treatment using tetrafluoromethane, tetrafluoromethane, or carbon tetrafluoride as a processing gas. 160 It is assumed that the inner surface is fluorinated.

そして、図２（ｃ）のように液状物１８０が基材１５０の溝部１６０に入り込んだ状態で、図２（ｄ）に示すように、該基材１５０に対して半導体チップ２００を接近させる。具体的には導電部２１０と液状物１８０が当接するように、基材１５０及び半導体チップ２００を位置合わせしつつ接近させるものとしている。次に、図２（ｄ）の状態で１５０℃〜１８０℃の条件下、焼成を行うことで、銀微粒子を焼結させ、その後、基材１５０を半導体チップ２００から離間させて、図２（ｅ）に示すような各導電部２１０に焼結体１８１を有する半導体チップ２００を得るものとしている。   Then, as shown in FIG. 2C, the semiconductor chip 200 is brought close to the base material 150 as shown in FIG. 2D in a state where the liquid material 180 has entered the groove 160 of the base material 150 as shown in FIG. Specifically, the base material 150 and the semiconductor chip 200 are brought close to each other so that the conductive portion 210 and the liquid 180 come into contact with each other. Next, the silver fine particles are sintered by firing under the condition of 150 ° C. to 180 ° C. in the state of FIG. 2D, and then the base material 150 is separated from the semiconductor chip 200, and FIG. The semiconductor chip 200 having the sintered body 181 in each conductive part 210 as shown in e) is obtained.

＜接合工程＞
続いて、以上のような半導体チップ２００を配線基板３００上に実装する。ここでは、導電部２１０と配線部３１０とを、上記焼結体１８１を介在させる形にて、接着材により接合するものとしている。 <Joint process>
Subsequently, the semiconductor chip 200 as described above is mounted on the wiring board 300. Here, the conductive portion 210 and the wiring portion 310 are joined by an adhesive in a form in which the sintered body 181 is interposed.

具体的には、図３（ａ）に示すように、配線部３１０を形成した配線基板３００を用意し、該配線部３１０上にはんだ（接着材）３２０を形成する（図３（ｂ））。その後、図２（ｅ）に示した焼結体１８１を有する半導体チップ２００を配線基板３００に接近させ、接合を行う。ここでは、該半導体チップ２００の導電部２１０と配線基板３００の配線部３１０とを位置合わせしながら接合させるものとしている。   Specifically, as shown in FIG. 3A, a wiring board 300 on which the wiring portion 310 is formed is prepared, and solder (adhesive) 320 is formed on the wiring portion 310 (FIG. 3B). . Thereafter, the semiconductor chip 200 having the sintered body 181 shown in FIG. 2 (e) is brought close to the wiring board 300 and bonded. Here, the conductive portion 210 of the semiconductor chip 200 and the wiring portion 310 of the wiring substrate 300 are joined while being aligned.

以上のような接合工程により、図２（ｄ）に示す配線基板３００上に半導体チップ２００が接着材２５０を介して実装されてなる半導体装置５００が製造される。   Through the bonding process as described above, a semiconductor device 500 in which the semiconductor chip 200 is mounted on the wiring substrate 300 shown in FIG.

なお、半導体チップ２００は、図４に示すように、シリコン基板２０１上に形成されたＳｉＯ２からなる第１絶縁層２０３及びＳｉＮからなる第２絶縁層２０４内に島状の導電部を有してなるものである。該導電部は、アルミニウムからなる第１導電層２０２上にＮｉ、ＴｉＷ、Ｔｉ、ＴｉＷ−Ａｕ又はＴｉＰｔ−Ａｕからなる第２導電層２０５、及びＮｉ、Ｃｕ又はＡｕからなる第３導電層２０６を有してなる。 As shown in FIG. 4, the semiconductor chip 200 has island-shaped conductive portions in the first insulating layer 203 made of SiO 2 and the second insulating layer 204 made of SiN formed on the silicon substrate 201. It will be. The conductive portion includes a first conductive layer 202 made of aluminum, a second conductive layer 205 made of Ni, TiW, Ti, TiW-Au or TiPt-Au, and a third conductive layer 206 made of Ni, Cu or Au. Have.

また、本実施形態では、図４（ａ）に示すように基材１５０上に撥液層１６１を形成し、その溝部１６０に液状物１８０を充填した状態で、半導体チップ２００を接近させ、液状物１８０を半導体チップ２００側に転写した後に焼成を行うものとしている（図４（ｂ））。しかしながら、例えば図５に示すように、半導体チップ２００と基材１５０とを貼合せた状態で、つまり貼合せ方向に押圧力が付与された状態で、焼成を行うものとしても良い。つまり、基材１５０の溝部１６０に液状物１８０を配置し（図５（ａ））、半導体チップ２００を接近させ、その状態で液状物１８０を焼成して焼結体１８１を形成（図５（ｂ））した後、半導体チップ２００を基材１５０から離間させるものとしても良い。   Further, in the present embodiment, as shown in FIG. 4A, the liquid repellent layer 161 is formed on the base material 150, and the liquid material 180 is filled in the groove 160, and the semiconductor chip 200 is brought close to the liquid crystal 180. The product 180 is transferred to the semiconductor chip 200 side and then fired (FIG. 4B). However, for example, as shown in FIG. 5, firing may be performed in a state where the semiconductor chip 200 and the base material 150 are bonded together, that is, in a state where a pressing force is applied in the bonding direction. That is, the liquid material 180 is disposed in the groove portion 160 of the base material 150 (FIG. 5A), the semiconductor chip 200 is brought close to it, and the liquid material 180 is fired in this state to form a sintered body 181 (FIG. 5 ( After b)), the semiconductor chip 200 may be separated from the base material 150.

さらに、本実施形態では、基材１５０上に配置した液状物１８０（又は焼結体１８１）を半導体チップ２００に転写するものとしているが、例えば図６に示すように、半導体チップ２００の導電部２１０の表層を撥液処理することにより撥液部２０７を形成した後、該導電部２１０上に直接液状物１８０を形成するものとしても良い。具体的には、図６（ａ）に示すようなインクジェットヘッド１７０を有するインクジェット装置（液滴吐出装置）により液状物１８０の定点配置を行い、その後、焼成を行うことで焼結体１８１を形成するものとしても良い（図６（ｂ））。   Furthermore, in this embodiment, the liquid 180 (or the sintered body 181) disposed on the substrate 150 is transferred to the semiconductor chip 200. For example, as shown in FIG. The liquid layer 180 may be formed directly on the conductive portion 210 after forming the liquid repellent portion 207 by subjecting the surface layer 210 to a liquid repellent treatment. Specifically, the liquid material 180 is fixedly arranged by an ink jet apparatus (droplet discharge apparatus) having an ink jet head 170 as shown in FIG. 6A, and then fired to form a sintered body 181. It is good also as what to do (FIG.6 (b)).

また、本実施形態では、図７に示すように、配線基板３００の配線部３１０に、半導体チップ２００に形成した焼結体１８１を全て覆い尽くすことができる量のはんだ（接着材）３２０を塗布して（図７（ａ））、その後、接着を行っているが（図７（ｂ））、例えば図８（ａ）に示すように、塗布するはんだ３２０の量が少ない場合は、図８（ｂ）に示すように焼結体１８１の下部のみにはんだ３２０が浸透することとなる。   In the present embodiment, as shown in FIG. 7, an amount of solder (adhesive) 320 that can completely cover the sintered body 181 formed on the semiconductor chip 200 is applied to the wiring portion 310 of the wiring substrate 300. (FIG. 7 (a)) and then bonding is performed (FIG. 7 (b)). For example, as shown in FIG. 8 (a), when the amount of solder 320 to be applied is small, FIG. As shown in (b), the solder 320 penetrates only into the lower part of the sintered body 181.

次に、半導体チップ同士を実装して、積層型の半導体装置（積層型半導体装置）を製造する実施形態について説明する。
図９は、本実施形態の半導体装置の製造方法に用いる半導体実装装置の外観構成を模式的に示す図である。図１０（ａ）、（ｂ）は半導体実装装置に備えられたスペーサー機構の上面図である。図１０（ｃ）は、半導体チップの実装面を模式的に示す図である。
半導体実装装置５０は、図９に示すように、上加圧板１４（押圧手段）とこの上加圧板１４に対向配置された下加圧板１６（押圧手段）と、半導体チップ間を所定間隔に保持するスペーサー機構とを備えている。 Next, an embodiment in which semiconductor chips are mounted to manufacture a stacked semiconductor device (stacked semiconductor device) will be described.
FIG. 9 is a diagram schematically showing an external configuration of a semiconductor mounting apparatus used in the method for manufacturing a semiconductor device of the present embodiment. FIGS. 10A and 10B are top views of the spacer mechanism provided in the semiconductor mounting apparatus. FIG. 10C is a diagram schematically showing the mounting surface of the semiconductor chip.
As shown in FIG. 9, the semiconductor mounting apparatus 50 holds the upper pressure plate 14 (pressing means), the lower pressure plate 16 (pressing means) disposed opposite to the upper pressure plate 14, and the semiconductor chip at a predetermined interval. And a spacer mechanism.

上加圧板１４は、略直方体状に形成され、実装する半導体チップ３０を吸着保持する吸着ツール（保持手段）と、吸着ツールによって吸着保持した半導体チップ３０を加熱するヒータ等の加熱機構（図示省略）とを備えている。   The upper pressure plate 14 is formed in a substantially rectangular parallelepiped shape, and includes a suction tool (holding means) for sucking and holding the semiconductor chip 30 to be mounted, and a heating mechanism (not shown) such as a heater for heating the semiconductor chip 30 sucked and held by the suction tool. ).

吸着ツールは、上加圧板１４の下面に円形状に開口された複数の開口部と、この開口部から上加圧板１４内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ（図示省略）と開口部とが連通され、減圧ポンプを駆動することにより、貫通孔内部が真空引きされており、半導体チップ３０を真空吸着することができるようになっている。ここで、吸着ツールを構成するノズル開口部は、直径が約６．５ｍｍに形成されている。加熱機構を構成するヒータは、上加圧板１４の内部に設けられ、２００℃〜４５０℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを２６０℃付近まで上昇させている。   The suction tool includes a plurality of openings that are opened in a circular shape on the lower surface of the upper pressure plate 14 and through holes that penetrate the inside of the upper pressure plate 14 from the openings. A vacuum pump (not shown) and the opening communicate with each other through the through-hole, and by driving the vacuum pump, the inside of the through-hole is evacuated and the semiconductor chip 30 can be vacuum-sucked. Yes. Here, the nozzle opening part which comprises an adsorption | suction tool is formed in the diameter of about 6.5 mm. The heater constituting the heating mechanism is provided inside the upper pressure plate 14 and can be arbitrarily set in a temperature range of about 200 ° C. to 450 ° C. In the present embodiment, the suction tool is raised to around 260 ° C. by the heater.

また、上加圧板１４は、上下移動機構（図示省略）に接続されており、上下移動機構を駆動することによってＺ軸方向に昇降移動することができるようになっている。
さらに、上下移動機構は、Ｘ−Ｙ移動機構（図示省略）に接続されており、Ｘ−Ｙ移動機構を駆動することによってＸ軸方向、Ｙ軸方向への移動が可能となっている。従って、上下移動機構に接続されている上加圧板１４は、Ｘ−Ｙ移動機構の移動に伴って、Ｘ軸方向及びＹ軸方向に移動が可能となっている。このように、上加圧板１４は、ＸＹＺ軸方向に移動自在に構築されている。 The upper pressure plate 14 is connected to a vertical movement mechanism (not shown), and can move up and down in the Z-axis direction by driving the vertical movement mechanism.
Further, the vertical movement mechanism is connected to an XY movement mechanism (not shown), and can be moved in the X-axis direction and the Y-axis direction by driving the XY movement mechanism. Accordingly, the upper pressure plate 14 connected to the vertical movement mechanism can be moved in the X-axis direction and the Y-axis direction in accordance with the movement of the XY movement mechanism. Thus, the upper pressure plate 14 is constructed to be movable in the XYZ axial directions.

下加圧板１６は、上加圧板１４と対向して設置され、略直方体状に形成されている。また上記上加圧板１４と同様に、下加圧板１６は、実装する半導体チップ３０を吸着保持する吸着ツールと、吸着ツールによって吸着保持した半導体チップ３０を加熱するヒータ等の加熱機構とを備えている。   The lower pressure plate 16 is installed facing the upper pressure plate 14 and is formed in a substantially rectangular parallelepiped shape. Similarly to the upper pressure plate 14, the lower pressure plate 16 includes a suction tool that sucks and holds the semiconductor chip 30 to be mounted, and a heating mechanism such as a heater that heats the semiconductor chip 30 sucked and held by the suction tool. Yes.

吸着ツールは、下加圧板１６の上面に円形状に開口された複数の開口部と、この開口部から上加圧板１４内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ（図示省略）と開口部とが連通されており、減圧ポンプを駆動することにより、貫通孔内部が真空引きされ、半導体チップ３０を真空吸着することができるようになっている。吸着ツールを構成するノズル開口部は、直径が約６．５μｍに形成されている。
加熱機構を構成するヒータは、上加圧板１４の内部に設けられ、２００℃〜４５０℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを２６０℃付近まで上昇させている。これにより、上加圧板１４及び下加圧板１６に挟持される一対の半導体チップを両（上下）方向から加熱することができるようになっている。 The suction tool is composed of a plurality of openings opened in a circular shape on the upper surface of the lower pressure plate 16 and through holes penetrating the inside of the upper pressure plate 14 from the openings. The pressure reducing pump (not shown) and the opening are communicated with each other through the through hole. By driving the pressure reducing pump, the inside of the through hole is evacuated and the semiconductor chip 30 can be vacuum-sucked. Yes. The nozzle opening constituting the suction tool has a diameter of about 6.5 μm.
The heater constituting the heating mechanism is provided inside the upper pressure plate 14 and can be arbitrarily set in a temperature range of about 200 ° C. to 450 ° C. In the present embodiment, the suction tool is raised to around 260 ° C. by the heater. Thus, the pair of semiconductor chips sandwiched between the upper pressure plate 14 and the lower pressure plate 16 can be heated from both (up and down) directions.

次に、スペーサー機構について図９、図１０（ａ）〜（ｃ）を参照して詳細に説明する。
スペーサー機構は、図９、図１０（ａ）に示すように、略直方体状から形成される下加圧板１６に隣接して設置されている。具体的には、スペーサー機構は、下加圧板１６に載置される半導体チップの平面形状の辺の数に対応して設けられている。従って、本実施形態においては、半導体チップは４辺からなる矩形状で構成されているため、４つのスペーサー機構が、半導体チップ３０，４０を囲むようにして半導体チップの平面形状の辺と平行に設置されている。 Next, the spacer mechanism will be described in detail with reference to FIGS. 9 and 10A to 10C.
As shown in FIGS. 9 and 10A, the spacer mechanism is disposed adjacent to the lower pressure plate 16 formed in a substantially rectangular parallelepiped shape. Specifically, the spacer mechanism is provided corresponding to the number of sides of the planar shape of the semiconductor chip placed on the lower pressure plate 16. Therefore, in this embodiment, since the semiconductor chip is formed in a rectangular shape having four sides, the four spacer mechanisms are disposed in parallel to the planar side of the semiconductor chip so as to surround the semiconductor chips 30 and 40. ing.

スペーサー機構は、基台２６と、スペーサー支持台３４と、スペーサー支持台３４上に設置されるスペーサー駆動モータ２４とボールねじ２８とスペーサー２２（間隔規制手段）とを備えている。
基台２６上には、基台２６と同様の形状をしたスペーサー支持台３４が載置されている。そして、基台２６及びスペーサー支持台３４の後方側面に、上下移動機構４２が立設して取り付けられ、この上下移動機構４２の駆動により、スペーサー支持台３４のＺ軸方向の昇降移動が可能となっている。
また、スペーサー支持台３４上の後方には、スペーサー駆動モータ２４が設置されている。そして、スペーサー駆動モータ２４の前方には、ボールねじ２８を介してスペーサー２２が設置されている。 The spacer mechanism includes a base 26, a spacer support base 34, a spacer drive motor 24 installed on the spacer support base 34, a ball screw 28, and a spacer 22 (interval regulating means).
A spacer support base 34 having the same shape as the base 26 is placed on the base 26. A vertical movement mechanism 42 is erected and attached to the rear side surfaces of the base 26 and the spacer support base 34. By driving the vertical movement mechanism 42, the spacer support base 34 can be moved up and down in the Z-axis direction. It has become.
A spacer drive motor 24 is installed behind the spacer support 34. A spacer 22 is installed in front of the spacer drive motor 24 via a ball screw 28.

スペーサー２２は、熱伝導性金属若しくはセラミックス又はこれらを含有する材料から形成されている。熱伝導性金属としては、例えば、Ａｕ，Ａｇ，Ｃｕ等の金属が挙げられる。
また、スペーサー２２の各々は、図１０（ａ）に示すように、台形形状に形成されるとともに、台形形状の平行に設けられる挿入側の一辺は、半導体チップ３０の平面形状の辺よりも若干短く形成されている。一方、台形形状の平行でない対向する２辺は、挿入側に向かってテーパー状に形成されている。このように、スペーサー２２の挿入側の一辺を半導体チップの挿入する領域に対応する辺より短く設定することにより、４つのスペーサを同時に半導体チップ３０の挿入領域３２に挿入した場合に、隣接するスペーサー２２と接触させずに挿入領域３２まで挿入することができるようになっている。また、スペーサー２２の平行ではない対向する２辺をテーパー状とすることにより、平行に形成した場合と比較して、スペーサー２２と挿入領域３２との接触面積を大きくすることができるようになっている。 The spacer 22 is made of a heat conductive metal or ceramic or a material containing these. Examples of the thermally conductive metal include metals such as Au, Ag, and Cu.
Further, as shown in FIG. 10A, each of the spacers 22 is formed in a trapezoidal shape, and one side of the insertion side provided in parallel to the trapezoidal shape is slightly larger than the planar side of the semiconductor chip 30. It is short. On the other hand, two opposing sides of the trapezoidal shape that are not parallel are tapered toward the insertion side. In this way, by setting one side of the insertion side of the spacer 22 to be shorter than the side corresponding to the region into which the semiconductor chip is inserted, when four spacers are simultaneously inserted into the insertion region 32 of the semiconductor chip 30, the adjacent spacers The insertion region 32 can be inserted without contacting the 22. Further, by forming the two opposite sides of the spacer 22 that are not parallel to each other in a tapered shape, the contact area between the spacer 22 and the insertion region 32 can be increased compared to the case where the spacers 22 are formed in parallel. Yes.

続けて、スぺーサー機構の動作について説明する。
まず、スペーサー機構のスぺーサー支持台に設置されるスペーサー駆動モータ２４を駆動させ、スぺーサー駆動モータに接続されるボールねじ２８を伸長させる。これにより、ボールねじ２８の先端に接続されるスペーサー２２は、Ｙ軸方向に移動可能となる。具体的には、図１０（ｂ）、（ｃ）に示すように、スペーサーは、半導体チップ３０に設けられる貫通電極３６と半導体チップ３０の外周との間の挿入領域３２に移動可能となる。これにより、実装される１段目の半導体チップ３０と半導体チップ４０との間を所定間隔に維持できるようになっている。 Next, the operation of the spacer mechanism will be described.
First, the spacer drive motor 24 installed on the spacer support base of the spacer mechanism is driven, and the ball screw 28 connected to the spacer drive motor is extended. As a result, the spacer 22 connected to the tip of the ball screw 28 can move in the Y-axis direction. Specifically, as shown in FIGS. 10B and 10C, the spacer can move to the insertion region 32 between the through electrode 36 provided on the semiconductor chip 30 and the outer periphery of the semiconductor chip 30. As a result, the first semiconductor chip 30 and the semiconductor chip 40 to be mounted can be maintained at a predetermined interval.

このときに挿入するスペーサー２２は、半導体チップ３０の貫通電極３６とは直接接触しない領域まで挿入することが好ましい。また、スペーサー支持台には、ヒータが内設されており、スペーサーが半導体チップ３０，４０間の挿入領域３２に挿入した段階で、スペーサー２２の先端部から、半導体チップ３０の貫通電極１２ａの先端部に形成される接着材（はんだ）に熱が伝導するようになっている。これにより、上加圧板１４及び下加圧板１６のヒータによるＺ軸方向の熱伝導だけでなく、スペーサー２２のヒータ４６によるＹ軸方向からの熱伝導により上記接着材を溶融することが可能となっている。なお、接着材は、一方の貫通電極１２ｂ側に形成した焼結体１８１中に、他方の貫通電極１２ａ側に形成した接着材（はんだ）３２０が浸透してなる構成を有している。   The spacer 22 to be inserted at this time is preferably inserted to a region that does not directly contact the through electrode 36 of the semiconductor chip 30. In addition, a heater is provided in the spacer support base, and when the spacer is inserted into the insertion region 32 between the semiconductor chips 30 and 40, the tip of the through electrode 12 a of the semiconductor chip 30 starts from the tip of the spacer 22. Heat is conducted to the adhesive (solder) formed on the part. Thus, the adhesive can be melted not only by heat conduction in the Z-axis direction by the heaters of the upper pressure plate 14 and the lower pressure plate 16 but also by heat conduction from the Y-axis direction by the heater 46 of the spacer 22. ing. The adhesive has a configuration in which an adhesive (solder) 320 formed on the other through electrode 12a side penetrates into the sintered body 181 formed on the one through electrode 12b side.

一方、上記スペーサー駆動モータを反転駆動させ、ボールねじ２８を伸縮させることによって、スペーサーはＹ軸方向に移動可能となる。これにより、半導体チップ３０，４０間に挿入したスペーサー２２をスペーサー支持台３４に収納することができるようになっている。   On the other hand, the spacer can be moved in the Y-axis direction by reversing the spacer drive motor and extending and retracting the ball screw 28. As a result, the spacer 22 inserted between the semiconductor chips 30 and 40 can be stored in the spacer support base 34.

このようにして、１段目の半導体チップの実装が終了すると、２段目の半導体チップの実装行程に移行する。まず、スペーサー機構の後方側面に立設される上下移動機構４２を駆動させることによって、上下移動機構４２に取り付けられているスペーサー支持台３４をＺ軸方向に上昇させる。具体的には、既に実装された１段目の半導体チップ３０の実装面３０ａ（図１２（ａ）参照）と、挿入するスペーサー２２の下面との高さが略同じとなる高さまでスペーサー２２を上昇させる。これにより、２段目、３段目…とＺ軸方向に半導体チップを実装する場合にも、実装する半導体チップの高さに合わせて、スペーサー２２を挿入することができるようになっている。続けて、１段目の半導体チップ実装時のスペーサー２２の動作と同様の動作により、２段目の半導体チップ間にスペーサー２２を挿入する。スペーサー機構がこのような動作を繰り返すことにより、３段目、４段目…に実装される半導体チップとの間隔を所定間隔に維持した状態で実装することができる。   Thus, when the mounting of the first-stage semiconductor chip is completed, the process proceeds to the mounting process of the second-stage semiconductor chip. First, by driving the vertical movement mechanism 42 erected on the rear side surface of the spacer mechanism, the spacer support 34 attached to the vertical movement mechanism 42 is raised in the Z-axis direction. Specifically, the spacer 22 is moved to a height at which the mounting surface 30a (see FIG. 12A) of the first-stage semiconductor chip 30 already mounted and the lower surface of the spacer 22 to be inserted are substantially the same. Raise. As a result, even when the semiconductor chip is mounted in the second axis, the third stage, etc. in the Z-axis direction, the spacer 22 can be inserted in accordance with the height of the semiconductor chip to be mounted. Subsequently, the spacer 22 is inserted between the second-stage semiconductor chips by the same operation as that of the spacer 22 when the first-stage semiconductor chip is mounted. When the spacer mechanism repeats such an operation, the spacer mechanism can be mounted in a state where the distance from the semiconductor chip mounted in the third stage, the fourth stage,.

次に、上記半導体実装装置を用いた半導体装置の製造方法について説明する。本実施形態では、はんだを塗布した半導体チップと、焼結体を形成した半導体チップとを接近させ、互いの貫通電極を接触させることで、接着材２５０を介した各半導体チップの積層が行われる。   Next, a method for manufacturing a semiconductor device using the semiconductor mounting apparatus will be described. In this embodiment, the semiconductor chips to which the solder is applied and the semiconductor chip on which the sintered body is formed are brought close to each other and the mutual through electrodes are brought into contact with each other, whereby the semiconductor chips are stacked via the adhesive 250. .

以下、具体的な工程について図１１及び図１２を参照して説明する。なお、図１１、図１２においては、下加圧板１６にはインターポーザ１が配置され、このインターポーザ１上に半導体チップ４０が実装されているが、かかる形成工程については省略している。また、本実施形態においては、一対の半導体チップ３０，４０に、４方からスペーサー２２を挿入しているが、４つのスペーサー２２は同様の動作等をするため、以下の説明においては１つのスペーサー２２のみの動作等を説明している。   Hereinafter, specific steps will be described with reference to FIGS. In FIG. 11 and FIG. 12, the interposer 1 is disposed on the lower pressure plate 16 and the semiconductor chip 40 is mounted on the interposer 1, but this formation process is omitted. In the present embodiment, the spacers 22 are inserted into the pair of semiconductor chips 30 and 40 from four directions. Since the four spacers 22 operate in the same manner, one spacer is used in the following description. The operation of only 22 is described.

まず、Ｘ−Ｙ移動機構により半導体実装装置５０に設けられている半導体チップ供給部に上加圧板１４を移動させ、半導体チップ供給部に載置されている複数の半導体チップ３０を吸着ツールによって吸着保持する（図示省略）。そして、図１１（ａ）に示すように、半導体チップ３０を吸着保持した状態で実装位置まで上加圧板１４を移動させ、位置合わせを行う。ここで、実装位置とは、インターポーザ１に実装された半導体チップ４０の貫通電極１２ｂの各々に、上記吸着保持した半導体チップ４０の貫通電極１２ｂの各々を対応させた位置である。   First, the upper pressure plate 14 is moved to the semiconductor chip supply unit provided in the semiconductor mounting apparatus 50 by the XY movement mechanism, and the plurality of semiconductor chips 30 mounted on the semiconductor chip supply unit are adsorbed by the adsorption tool. Hold (not shown). Then, as shown in FIG. 11A, the upper pressure plate 14 is moved to the mounting position in a state where the semiconductor chip 30 is sucked and held to perform alignment. Here, the mounting position is a position in which each of the through electrodes 12b of the semiconductor chip 40 held by suction is associated with each of the through electrodes 12b of the semiconductor chip 40 mounted on the interposer 1.

次に、スペーサー駆動モータ２４の駆動により、図１１（ｂ）に示すように、半導体チップ４０上の挿入領域３２までスペーサー２２を移動する。このとき、スペーサー２２は、半導体チップ４０に形成される貫通電極１２ｂと接触しないように挿入領域３２まで挿入させる。また、半導体チップ３０の貫通電極１２ａが形成されていない辺に対応するスペーサー２２は、上記挿入領域３２を超えて、半導体チップ３０の中央部まで挿入することも可能である。なお、スペーサー２２は、半導体チップ３０，４０の平面形状の各辺に対して、略垂直方向からスペーサー２２を挿入し、さらには、半導体チップ３０，４０の平面に対して水平となるように挿入することが好ましい。
次に、図１１（ｂ）に示すように、上下移動機構の駆動により、実装位置に設定された上加圧板１４を下加圧板１６に載置される半導体チップ４０に向かって下降させる。 Next, the spacer 22 is moved to the insertion region 32 on the semiconductor chip 40 by driving the spacer driving motor 24 as shown in FIG. At this time, the spacer 22 is inserted up to the insertion region 32 so as not to contact the through electrode 12b formed in the semiconductor chip 40. Further, the spacer 22 corresponding to the side where the through electrode 12 a of the semiconductor chip 30 is not formed can be inserted to the center of the semiconductor chip 30 beyond the insertion region 32. The spacer 22 is inserted into the planar sides of the semiconductor chips 30 and 40 from the substantially vertical direction, and further inserted so as to be horizontal to the plane of the semiconductor chips 30 and 40. It is preferable to do.
Next, as shown in FIG. 11B, the upper pressure plate 14 set at the mounting position is lowered toward the semiconductor chip 40 placed on the lower pressure plate 16 by driving the vertical movement mechanism.

次に、図１１（ｃ）に示すように、半導体チップ３０の貫通電極１２ａの先端部に形成したはんだ３２０を、下加圧板１６に載置された半導体チップ４０の対応する貫通電極１２ｂの各々に当接させる。なお、半導体チップ４０の貫通電極１２ｂには、焼結体１８１が形成されている。   Next, as shown in FIG. 11C, each of the corresponding through electrodes 12 b of the semiconductor chip 40 placed on the lower pressure plate 16 is soldered to the tip of the through electrode 12 a of the semiconductor chip 30. Abut. A sintered body 181 is formed on the through electrode 12b of the semiconductor chip 40.

そして、さらに上記上加圧板１４を降下させて、つまり半導体チップ３０をＺ軸方向に加圧して、半導体チップ３０の貫通電極１２ａの先端部に形成したはんだ３２０と半導体チップ４０の貫通電極１２ｂに形成した焼結体１８１とを圧着させる。このときに、スペーサー２２は、図１１（ｃ）に示すように、半導体チップ３０と半導体チップ４０とに挟持された状態となっている。なお、加圧方法は、一括して押圧力を加える加圧方法や、段階的に押圧力を上げる加圧方法、連続的に押圧力を上げる加圧方法、押圧してその押圧力を一時保持しその後押圧力を上げるＳ字加圧など、さまざまな加圧方法で加圧することも好ましい。   Then, the upper pressure plate 14 is further lowered, that is, the semiconductor chip 30 is pressed in the Z-axis direction, and the solder 320 formed at the tip of the through electrode 12a of the semiconductor chip 30 and the through electrode 12b of the semiconductor chip 40 are applied. The formed sintered body 181 is pressure-bonded. At this time, the spacer 22 is sandwiched between the semiconductor chip 30 and the semiconductor chip 40 as shown in FIG. In addition, the pressurizing method is a pressurizing method that applies pressing force in a lump, a pressurizing method that increases the pressing force in stages, a pressurizing method that increases the pressing force continuously, and temporarily holds the pressing force by pressing. Then, it is also preferable to pressurize by various pressurizing methods such as S-shaped pressurization for increasing the pressing force.

加圧と同時に、上加圧板１４及び下加圧板１６に内設されたヒータにより、半導体チップ３０，４０の貫通電極１２ａ，１２ｂを加熱し、これにより、貫通電極１２ａ上のはんだ３２０を溶融する。このようにして、加圧、加熱工程により、一対の半導体チップ３０，４０を固着させる。   Simultaneously with the pressurization, the through electrodes 12a and 12b of the semiconductor chips 30 and 40 are heated by the heaters provided in the upper press plate 14 and the lower press plate 16, thereby melting the solder 320 on the through electrodes 12a. . In this way, the pair of semiconductor chips 30 and 40 are fixed by the pressurization and heating process.

次に、図１１（ｄ）に示すように、一対の半導体チップを加圧、加熱し、実装が終了した後、まず、上加圧板１４は、吸着保持している半導体チップ３０を離脱させる。そして、上下移動機構の駆動により、上加圧板１４を上昇させて、上加圧板１４から半導体チップ３０を離反させる。
続けて、上加圧板１４の上昇により、半導体チップ３０，４０の加圧状態が解除された後、スペーサー駆動モータ２４の駆動により、スペーサー２２をＹ軸方向に移動させる。
即ち、半導体チップ３０，４０とに挟持されていたスペーサー２２を離反させ、スペーサー機構に収納させる。なお、半導体チップ３０，４０間からスペーサー機構までスペーサー２２を退避させるタイミングとしては、上加圧板１４が上昇する前に、即ちスペーサー２２が半導体チップ３０，４０とに挟持された状態において行うことも可能である。 Next, as shown in FIG. 11 (d), the pair of semiconductor chips are pressurized and heated, and after the mounting is completed, the upper pressure plate 14 first detaches the semiconductor chip 30 held by suction. Then, by driving the vertical movement mechanism, the upper pressure plate 14 is raised, and the semiconductor chip 30 is separated from the upper pressure plate 14.
Subsequently, after the upper pressure plate 14 is lifted, the pressure state of the semiconductor chips 30 and 40 is released, and then the spacer 22 is moved in the Y-axis direction by driving the spacer driving motor 24.
That is, the spacer 22 sandwiched between the semiconductor chips 30 and 40 is separated and stored in the spacer mechanism. The timing for retracting the spacer 22 from between the semiconductor chips 30 and 40 to the spacer mechanism may be performed before the upper pressure plate 14 is raised, that is, in a state where the spacer 22 is sandwiched between the semiconductor chips 30 and 40. Is possible.

次に、別の半導体チップを半導体チップ３０上に積層するために、半導体チップを補充する。図１２（ａ）に示すように、半導体チップ供給部に載置されている半導体チップ２０を上加圧板１４の吸着ツールによって吸着保持（図示省略）し、実装位置まで上加圧板１４を移動させる。
続けて、スペーサー機構に設けられた上下移動機構４２により、スペーサー支持台３４を所定の高さまで上昇させる。ここで所定の高さとは、半導体チップ４０に積層された半導体チップ３０の実装面３０ａと同じになるような高さである。
次に、スペーサー駆動モータ２４の駆動により、図１２（ａ）に示すように、半導体チップ３０上の挿入領域３２までスペーサー２２を移動させる。 Next, in order to stack another semiconductor chip on the semiconductor chip 30, the semiconductor chip is replenished. As shown in FIG. 12A, the semiconductor chip 20 placed on the semiconductor chip supply unit is sucked and held (not shown) by the suction tool of the upper pressure plate 14, and the upper pressure plate 14 is moved to the mounting position. .
Subsequently, the spacer support base 34 is raised to a predetermined height by the vertical movement mechanism 42 provided in the spacer mechanism. Here, the predetermined height is a height that is the same as the mounting surface 30 a of the semiconductor chip 30 stacked on the semiconductor chip 40.
Next, the spacer 22 is moved to the insertion region 32 on the semiconductor chip 30 by driving the spacer driving motor 24 as shown in FIG.

次に、図１２（ｂ）に示すように、実装位置に設置された上加圧板１４を、上下移動機構の駆動することにより、半導体チップ３０に向かって下降させる。そして、さらに上記上加圧板１４を降下させて、つまり半導体チップ２０をＺ軸方向に加圧して、半導体チップ２０の貫通電極１２ｃの先端部に形成したはんだ３２０と半導体チップ３０の貫通電極１２ａ上に形成した焼結体１８０とを圧着させる。このときに、スペーサー２２は、図１２（ｂ）に示すように、半導体チップ２０と半導体チップ３０とに挟持された状態となっている。
その他の工程については、上記半導体チップ３０を半導体チップ４０に実装したときに説明した工程と同様であるため、説明を省略する。このように、上記工程を繰り返すことにより、複数層の半導体チップが積層された３次元実装の半導体装置を形成することができる。 Next, as shown in FIG. 12B, the upper pressure plate 14 installed at the mounting position is lowered toward the semiconductor chip 30 by driving the vertical movement mechanism. Further, the upper pressure plate 14 is further lowered, that is, the semiconductor chip 20 is pressurized in the Z-axis direction, and the solder 320 formed at the tip of the through electrode 12c of the semiconductor chip 20 and the through electrode 12a of the semiconductor chip 30 The sintered body 180 formed in the above is pressure-bonded. At this time, the spacer 22 is sandwiched between the semiconductor chip 20 and the semiconductor chip 30 as shown in FIG.
The other steps are the same as those described when the semiconductor chip 30 is mounted on the semiconductor chip 40, and thus the description thereof is omitted. Thus, by repeating the above steps, a three-dimensionally mounted semiconductor device in which a plurality of semiconductor chips are stacked can be formed.

図１３は、積層型半導体装置を示す概略断面図である。
半導体装置６０は、インターポーザ１と、このインターポーザ１上に積層された複数の半導体チップ４０，３０，２０，１０とを備えている。
半導体チップ４０，３０，２０，１０は、半導体チップ本体１１と半導体チップ本体１１に複数形成された貫通電極１２とを有している。この複数の貫通電極１２の各々は、半導体チップ本体１１を貫通し、その先端部を半導体チップ４０，３０，２０，１０の能動面１８側に突出するようにして形成されている。そして、能動面１８側に突出して形成される貫通電極１２の先端部には、金属酸化物粒子たる酸化亜鉛粒子を含む接着材２５０が形成されている。 FIG. 13 is a schematic cross-sectional view showing a stacked semiconductor device.
The semiconductor device 60 includes an interposer 1 and a plurality of semiconductor chips 40, 30, 20, 10 stacked on the interposer 1.
The semiconductor chips 40, 30, 20, 10 have a semiconductor chip body 11 and a plurality of through electrodes 12 formed in the semiconductor chip body 11. Each of the plurality of through-electrodes 12 is formed so as to penetrate the semiconductor chip body 11 and project the tip portion toward the active surface 18 side of the semiconductor chips 40, 30, 20, 10. An adhesive 250 containing zinc oxide particles, which are metal oxide particles, is formed at the tip of the through electrode 12 that protrudes toward the active surface 18 side.

このような構造を有する半導体チップ４０，３０，２０，１０の各々の能動面１８側を下にして、上記接着材２５０を介して半導体チップ４０，３０，２０，１０の貫通電極１２の各々に電気的に接続している。なお、上記半導体装置６０では、半導体チップを４層に積層した形態について説明したが、この積層は何層であってもよい。   With the active surface 18 side of each of the semiconductor chips 40, 30, 20, 10 having such a structure facing down, each of the through electrodes 12 of the semiconductor chips 40, 30, 20, 10 is interposed via the adhesive 250. Electrically connected. In the above-described semiconductor device 60, the form in which the semiconductor chips are stacked in four layers has been described. However, this stack may have any number of layers.

次に、本実施形態の半導体装置５００（半導体装置６０）を備えた電子機器の例について、図１４を参照して説明する。図１４は、携帯電話２０００の斜視図である。上述した半導体装置５００（半導体装置６０）は、操作部２００１と、表示部２００２とを有し、表示部２００２の内部に回路基板２１００が配置されている。回路基板２１００上には上記の液晶装置１００が実装されている。そして、表示部２００２の表面において上記液晶パネル１１０を視認できるように構成されている。   Next, an example of an electronic apparatus provided with the semiconductor device 500 (semiconductor device 60) of this embodiment will be described with reference to FIG. FIG. 14 is a perspective view of the mobile phone 2000. The above-described semiconductor device 500 (semiconductor device 60) includes an operation unit 2001 and a display unit 2002, and a circuit board 2100 is disposed inside the display unit 2002. The liquid crystal device 100 is mounted on the circuit board 2100. The liquid crystal panel 110 is visible on the surface of the display unit 2002.

なお、上述した半導体装置５００（半導体装置６０）は、携帯電話２０００以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。   Note that the semiconductor device 500 (semiconductor device 60) described above can be applied to various electronic devices other than the mobile phone 2000. For example, a liquid crystal projector, a multimedia-compatible personal computer (PC) and an engineering workstation (EWS), a pager, a word processor, a television, a viewfinder type or a monitor direct view type video recorder, an electronic notebook, an electronic desk calculator, a car navigation device It can be applied to electronic devices such as a POS terminal and a device provided with a touch panel.

なお、本発明の技術的範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含むものである。例えば、本実施形態では、半導体チップ２００上に焼結体１８１を形成し、配線基板３００上にはんだ３２０を形成して接合を行っているが、半導体チップ側にはんだを形成し、配線基板側に焼結体を形成するものとしても良い。   It should be noted that the technical scope of the present invention is not limited to the above-described embodiment, and includes various modifications made to the above-described embodiment without departing from the spirit of the present invention. For example, in this embodiment, the sintered body 181 is formed on the semiconductor chip 200 and the solder 320 is formed on the wiring board 300 to perform bonding. However, the solder is formed on the semiconductor chip side, and the wiring board side is formed. Alternatively, a sintered body may be formed.

半導体装置の一実施形態を模式的に示す図。The figure which shows typically one Embodiment of a semiconductor device. 図１の半導体装置の製造工程の一例を示す説明図。FIG. 3 is an explanatory view showing an example of a manufacturing process of the semiconductor device of FIG. 1. 図２に続く製造工程を示す説明図。Explanatory drawing which shows the manufacturing process following FIG. 接合工程について詳しく示す説明図。Explanatory drawing which shows a joining process in detail. 接合工程の一変形例について示す説明図。Explanatory drawing shown about the modification of a joining process. 液状物配置工程の一変形例について示す説明図。Explanatory drawing shown about the modification of a liquid substance arrangement | positioning process. はんだ量と接合状態について詳しく示す説明図。Explanatory drawing which shows in detail about the amount of solder and a joining state. はんだ量と接合状態について詳しく示す説明図。Explanatory drawing which shows in detail about the amount of solder and a joining state. 半導体実装装置の外観構成を模式的に示す図。The figure which shows typically the external appearance structure of a semiconductor mounting apparatus. 同、スペーサー機構を上面から示した図。The figure which showed the spacer mechanism from the upper surface similarly. 積層型半導体装置の製造工程の一例を示す説明図。Explanatory drawing which shows an example of the manufacturing process of a laminated semiconductor device. 図１１に続く製造工程を示す説明図。Explanatory drawing which shows the manufacturing process following FIG. 積層型半導体装置の一例を模式的に示す図。The figure which shows an example of a laminated semiconductor device typically. 本発明に係る電子機器の一例を示す図。FIG. 16 illustrates an example of an electronic device according to the invention.

符号の説明Explanation of symbols

２００…半導体チップ、２１０…導電部（第１導電部）、３００…配線基板、３１０…配線部（第２導電部）、５００…半導体装置
DESCRIPTION OF SYMBOLS 200 ... Semiconductor chip, 210 ... Conductive part (first conductive part), 300 ... Wiring substrate, 310 ... Wiring part (second conductive part), 500 ... Semiconductor device

Claims (5)

第１導電部と、前記第１導電部と対向する第２導電部とが接合されてなる半導体装置の製造方法であって、
前記第１導電部上に、金属粒子を含む液状物を配置する液状物配置工程と、
配置した液状物を焼成して焼結体を形成する焼成工程と、
前記第１導電部と前記第２導電部とを前記焼結体を介在させる形にて接着材により接合させる接合工程とを含み、
前記液状物配置工程は、基材に対し前記第１導電部と同一パターンの溝部を形成する工程と、前記基材の溝部内に前記液状物を配置する工程と、該液状物と前記第１導電部とを位置合わせしながら、これら液状物と第１導電部とを当接させることにより、前記液状物を前記第１導電部側に転写させる工程とを含み、
前記液状物配置工程に先立って、前記基材のうち液状物が配置される予定の領域に撥液処理を施す工程を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a first conductive part and a second conductive part facing the first conductive part are joined,
A liquid material disposing step of disposing a liquid material containing metal particles on the first conductive portion;
A firing step of firing the placed liquid material to form a sintered body;
A bonding step of bonding the first conductive portion and the second conductive portion with an adhesive in the form of interposing the sintered body,
The liquid material arranging step includes a step of forming a groove having the same pattern as the first conductive portion on the base material, a step of arranging the liquid material in the groove portion of the base material, the liquid material and the first material. A step of transferring the liquid material to the first conductive portion side by bringing the liquid material and the first conductive portion into contact with each other while aligning the conductive portion,
Prior to the liquid material arranging step, the method for manufacturing a semiconductor device includes a step of performing a liquid repellent treatment on a region of the base material where the liquid material is to be arranged. 第１導電部と、前記第１導電部と対向する第２導電部とが接合されてなる半導体装置の製造方法であって、
前記第１導電部上に、金属粒子を含む液状物を配置する液状物配置工程と、
配置した液状物を焼成して焼結体を形成する焼成工程と、
前記第１導電部と前記第２導電部とを前記焼結体を介在させる形にて接着材により接合させる接合工程とを含み、
前記液状物配置工程は、前記第１導電部に対し前記液状物を液滴吐出法にて選択配置する液滴吐出工程を含み、
前記液状物配置工程に先立って、前記第１導電部に親液処理を施す工程を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a first conductive part and a second conductive part facing the first conductive part are joined,
A liquid material disposing step of disposing a liquid material containing metal particles on the first conductive portion;
A firing step of firing the placed liquid material to form a sintered body;
A bonding step of bonding the first conductive portion and the second conductive portion with an adhesive in the form of interposing the sintered body,
The liquid material arranging step includes a droplet discharging step of selectively arranging the liquid material with respect to the first conductive portion by a droplet discharging method,
A method of manufacturing a semiconductor device, comprising a step of performing a lyophilic treatment on the first conductive portion prior to the liquid material arranging step. 前記金属粒子として、粒径５ｎｍ〜４０ｎｍのものを用いることを特徴とする請求項１または２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the metal particles have a particle diameter of 5 nm to 40 nm. 前記金属粒子として、銀、銅、ニッケルのいずれかを用いることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 1, wherein any one of silver, copper, and nickel is used as the metal particles. 前記接合工程において、接着材としてはんだを用いることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, wherein solder is used as an adhesive in the joining step. 6.
JP2004312232A 2004-10-27 2004-10-27 Manufacturing method of semiconductor device Expired - Fee Related JP4501632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004312232A JP4501632B2 (en) 2004-10-27 2004-10-27 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004312232A JP4501632B2 (en) 2004-10-27 2004-10-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2006128272A JP2006128272A (en) 2006-05-18
JP4501632B2 true JP4501632B2 (en) 2010-07-14

Family

ID=36722676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004312232A Expired - Fee Related JP4501632B2 (en) 2004-10-27 2004-10-27 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4501632B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253018A (en) * 2008-04-07 2009-10-29 Shinkawa Ltd Bonding apparatus and bonding method
JP5708376B2 (en) * 2011-08-30 2015-04-30 株式会社デンソー Sensor device
JP2014013810A (en) 2012-07-04 2014-01-23 Seiko Epson Corp Substrate, manufacturing method for the same, semiconductor device and electronic apparatus

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237130A (en) * 1989-03-10 1990-09-19 Nippon Steel Corp Connection of semiconductor element; thin-film superelastic metal paste used to obtain electrical connection thereof
JPH08250502A (en) * 1995-01-10 1996-09-27 Matsushita Electric Ind Co Ltd Formation of high viscosity material
JPH11168116A (en) * 1997-12-04 1999-06-22 Mitsui High Tec Inc Electrode bump for semiconductor chip
JPH11284005A (en) * 1998-01-30 1999-10-15 Toshiba Corp Forming method and connecting method of bump array
JPH11297887A (en) * 1998-04-14 1999-10-29 Matsushita Electric Ind Co Ltd Semiconductor chip mounting body and method
JPH11330120A (en) * 1998-05-13 1999-11-30 Fujitsu Ltd Method for forming bump and electronic instrument
JP2001168141A (en) * 1999-12-10 2001-06-22 Ebara Corp Method for mounting semiconductor element
JP2001217273A (en) * 1999-06-29 2001-08-10 Toshiba Corp Semiconductor device and its manufacturing method, mark for alignment, method and apparatus for formation of pattern as well as paste
JP2002151535A (en) * 2000-11-08 2002-05-24 Nec Corp Method for forming metal bump
JP2004014565A (en) * 2002-06-03 2004-01-15 Denso Corp Bump forming method, substrate having bumps made thereby, and connection method of this substrate to another one
JP2004228375A (en) * 2003-01-23 2004-08-12 Seiko Epson Corp Method of forming bump, device and electronic apparatus

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237130A (en) * 1989-03-10 1990-09-19 Nippon Steel Corp Connection of semiconductor element; thin-film superelastic metal paste used to obtain electrical connection thereof
JPH08250502A (en) * 1995-01-10 1996-09-27 Matsushita Electric Ind Co Ltd Formation of high viscosity material
JPH11168116A (en) * 1997-12-04 1999-06-22 Mitsui High Tec Inc Electrode bump for semiconductor chip
JPH11284005A (en) * 1998-01-30 1999-10-15 Toshiba Corp Forming method and connecting method of bump array
JPH11297887A (en) * 1998-04-14 1999-10-29 Matsushita Electric Ind Co Ltd Semiconductor chip mounting body and method
JPH11330120A (en) * 1998-05-13 1999-11-30 Fujitsu Ltd Method for forming bump and electronic instrument
JP2001217273A (en) * 1999-06-29 2001-08-10 Toshiba Corp Semiconductor device and its manufacturing method, mark for alignment, method and apparatus for formation of pattern as well as paste
JP2001168141A (en) * 1999-12-10 2001-06-22 Ebara Corp Method for mounting semiconductor element
JP2002151535A (en) * 2000-11-08 2002-05-24 Nec Corp Method for forming metal bump
JP2004014565A (en) * 2002-06-03 2004-01-15 Denso Corp Bump forming method, substrate having bumps made thereby, and connection method of this substrate to another one
JP2004228375A (en) * 2003-01-23 2004-08-12 Seiko Epson Corp Method of forming bump, device and electronic apparatus

Also Published As

Publication number Publication date
JP2006128272A (en) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4361572B2 (en) Bonding apparatus and method
JP2008218474A5 (en)
JP5975030B2 (en) Inkjet head manufacturing method and inkjet drawing apparatus manufacturing method
JP5018024B2 (en) Electronic component mounting method, electronic substrate, and electronic device
WO2009125609A1 (en) Bonding apparatus and bonding method
JP4696110B2 (en) Electronic component mounting method and electronic component mounting apparatus
JP4501632B2 (en) Manufacturing method of semiconductor device
JP4254650B2 (en) Semiconductor device mounting apparatus and mounting method
JP4274126B2 (en) Crimping apparatus and crimping method
JP2007184408A (en) Electrode bonding method
JP4369528B2 (en) Bonding apparatus and method
JP4946056B2 (en) Laminated module and manufacturing method thereof
WO2005006548A1 (en) Piezoelectric device and method of producing the same
JP2010140928A (en) Semiconductor device and method of mounting semiconductor die
JP2005116943A (en) Printed-circuit board, packaging substrate module, manufacturing method for printed-circuit board, and electro-optical devices and electronic apparatuses using same
JP2006128177A (en) Semiconductor device, manufacturing method thereof, and electronic equipment
CN114980496A (en) Circuit board assembly, electronic equipment and processing method of circuit board assembly
JP3850351B2 (en) Electronic component element mounting method
US7875140B2 (en) Method for manufacturing multilayer ceramic substrate
JP2007136711A (en) Device mounting structure, method for mounting device, and liquid droplet jet head
CN110581080A (en) Ultrasonic bonding apparatus and ultrasonic bonding method
JP3496762B2 (en) Electronic component and method of manufacturing the same
JPH118345A (en) Junction structure for multi-chip module and its manufacture
JP3675435B2 (en) Semiconductor module manufacturing method and semiconductor module manufacturing tray
JP4622460B2 (en) Electronic component mounting method and apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees