JP2006041116A - 複合トランジスタモジュール - Google Patents
複合トランジスタモジュール Download PDFInfo
- Publication number
- JP2006041116A JP2006041116A JP2004217482A JP2004217482A JP2006041116A JP 2006041116 A JP2006041116 A JP 2006041116A JP 2004217482 A JP2004217482 A JP 2004217482A JP 2004217482 A JP2004217482 A JP 2004217482A JP 2006041116 A JP2006041116 A JP 2006041116A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- external lead
- pad
- transistor module
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】本発明は、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを得ることを課題とする。
【解決手段】３個以上のトランジスタのペレット１２を１つの外囲器１１内に有する複合トランジスタモジュールにおいて、前記ペレット１２はフレーム１３上に搭載され、前記ペレット１２と外部リード端子１４とがＣｕ製コネクター１５を介して接合されていることを特徴とする複合トランジスタモジュール。
【選択図】 図１
【解決手段】３個以上のトランジスタのペレット１２を１つの外囲器１１内に有する複合トランジスタモジュールにおいて、前記ペレット１２はフレーム１３上に搭載され、前記ペレット１２と外部リード端子１４とがＣｕ製コネクター１５を介して接合されていることを特徴とする複合トランジスタモジュール。
【選択図】 図１
Description
本発明は、３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールに関する。
周知の如く、半導体を構成する外囲器として、その集積率を上げるために複数のトランジスタペレットを１つの外囲器内に搭載した複合トランジスタモジュールが作られている。図２は、一般的な三相インバータの回路図を示す。このインバータはＰＷ−ＭＯＳ ＦＥＴ ６素子で構成され、これらの素子を搭載した複合トランジスタモジュールは図３に示すような外観を有している。なお、図中の符番１は外囲器、符番２はリード端子を示す。
前記ＰＷ−ＭＯＳ ＦＥＴ ６素子のペレットは、通常、図４に示すように表面にソースボンディングパッド３及びゲートボンディングパッド４が位置し、裏面にドレインボンディングパッド（図示せず）が位置している。
図５（Ａ），（Ｂ）は従来の複合トランジスタモジュールの説明図であり、図５(Ａ)は同モジュールの内部構造を示す平面図、図５（Ｂ）は図５（Ａ）の部分拡大図を示す。
外囲器１内には、６個のペレット５がフレーム６に搭載されている。ソースボンディングパッド３と外部リード端子２、ゲートボンディングパッド４と外部リード端子２とは、夫々Ａｌ又はＡｕ製のボンディングワイヤー７により電気的に接続されている。従来、絶縁基板上に形成された回路パターン上の短絡片と回路パターン上の半導体チップをボンディングワイヤーにより接続する技術としては、下記特許文献１が知られている。
特開２００３−３１７６７号公報
外囲器１内には、６個のペレット５がフレーム６に搭載されている。ソースボンディングパッド３と外部リード端子２、ゲートボンディングパッド４と外部リード端子２とは、夫々Ａｌ又はＡｕ製のボンディングワイヤー７により電気的に接続されている。従来、絶縁基板上に形成された回路パターン上の短絡片と回路パターン上の半導体チップをボンディングワイヤーにより接続する技術としては、下記特許文献１が知られている。
しかしながら、従来の複合トランジスタモジュールによれば、ソースボンディングパッド３と外部リード端子２、ゲートボンディングパッド４と外部リード端子２とを、ペレット毎にボンディングワイヤー７で結線するために、製造インデックスが遅く、生産性を上げることができない。また、高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり、無視できないという問題があった。
本発明はこうした事情を考慮してなされたもので、ペレットと外部リード端子とを金属製コネクターを介して接合された構成にすることにより、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを提供することを目的とする。
本発明は、３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールにおいて、前記ペレットはフレーム上に搭載され、前記ペレットと外部リード端子とが金属製コネクターを介して接合されていることを特徴とする複合トランジスタモジュールである。
本発明によれば、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを提供できる。
以下、本発明についてさらに詳しく説明する。
本発明において、前記ペレットの裏面にはドレイン用パッドが位置し、前記ペレットの表面にはソース用パッド、ゲート用パッドが夫々位置している。こうした場合、前記ソース用パッドと前記外部リード端子、前記ゲート用パッドと前記外部リード端子とが金属製コネクターを介して接合することが好ましい。こうした接合状態にすれば、複数のペレットと外部リード端子との接続を１回のリフロー工程で接続することができるので、従来のボンディングワイヤ−による結線方式に比べて、飛躍的に生産性を向上することができる。
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本発明の場合、コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
本発明において、前記ペレットの裏面にはドレイン用パッドが位置し、前記ペレットの表面にはソース用パッド、ゲート用パッドが夫々位置している。こうした場合、前記ソース用パッドと前記外部リード端子、前記ゲート用パッドと前記外部リード端子とが金属製コネクターを介して接合することが好ましい。こうした接合状態にすれば、複数のペレットと外部リード端子との接続を１回のリフロー工程で接続することができるので、従来のボンディングワイヤ−による結線方式に比べて、飛躍的に生産性を向上することができる。
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本発明の場合、コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
また、本発明において、前記ペレットの裏面にドレイン用パッドが位置し、前記ペレットの表面にソース用パッド、ゲート用パッドが夫々位置する場合、前記ソース用パッドと前記外部リード端子のみを金属製コネクターを介して接合させてもよい。この場合、オン抵抗の低減については、ソース用パッドと外部リード端子、ゲート用パッドと外部リード端子とを金属製コネクターを介して接合した場合と同様な効果が得られる。
本発明において、例えば、コネクターはペレット及び外部リード端子とはんだ付けで接続される。ここで、リフロー工程で熱を加えられるまではフレーム上のペレットとコネクターは夫々固定はされてなく載せただけの状態であるが、リフロー工程で熱を加えることによりはんだ付けされて固定される。その際、夫々の位置関係は、はんだの表面張力によるセルフアライメント効果でソース／ゲートパッドの最適な位置で安定する。
（実施例１）
本実施例１に係る複合トランジスタモジュールを図１（Ａ），（Ｂ）を参照して説明する。ここで、図１(Ａ)は同モジュールの内部構造を示す平面図であり、図１（Ｂ）は図１（Ａ）の部分拡大図を示す。
図中の符番１１は、外囲器を示す。この外囲器１１内には、ＰＷ−ＭＯＳ ＦＥＴ ６素子の６個のペレット１２が夫々フレーム１３に搭載されている。各ペレット１２においては、図示しないが、表面にソース用パッドとゲート用パッドとが形成され、裏面にドレイン用パッドが夫々形成されている。前記ソース用パッドと外部リード端子１４とはＣｕ製のコネクター１５により電気的に接続されている。前記ゲート用パッドと外部リード端子１４もＣｕ製のコネクター１５により電気的に接続されている。ここで、前記コネクター１５は、前記ペレット１２及び外部リード端子１４とはんだ付けにより接続されている。
本実施例１に係る複合トランジスタモジュールを図１（Ａ），（Ｂ）を参照して説明する。ここで、図１(Ａ)は同モジュールの内部構造を示す平面図であり、図１（Ｂ）は図１（Ａ）の部分拡大図を示す。
図中の符番１１は、外囲器を示す。この外囲器１１内には、ＰＷ−ＭＯＳ ＦＥＴ ６素子の６個のペレット１２が夫々フレーム１３に搭載されている。各ペレット１２においては、図示しないが、表面にソース用パッドとゲート用パッドとが形成され、裏面にドレイン用パッドが夫々形成されている。前記ソース用パッドと外部リード端子１４とはＣｕ製のコネクター１５により電気的に接続されている。前記ゲート用パッドと外部リード端子１４もＣｕ製のコネクター１５により電気的に接続されている。ここで、前記コネクター１５は、前記ペレット１２及び外部リード端子１４とはんだ付けにより接続されている。
このように、実施例１の複合トランジスタモジュールは、ソース用パッドと外部リード端子１４、ゲート用パッドと外部リード端子１４を夫々Ｃｕ製のコネクター１５により電気的に接続した構成となっている。従って、複数のペレット１２と外部リード端子１４との接続を１回のリフロー工程で接続することができるので、従来のボンディングワイヤ−による結線方式に比べて、飛躍的に生産性を向上することができる。
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本実施例１の場合コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本実施例１の場合コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
（実施例２）
図６を参照する。本実施例２は、実施例１のモジュールと比べ、ソース用パッドと外部リード端子１４のみをＣｕ製のコネクター１５により電気的に接続した構成としたことが異なる。但し、ゲート用パッド１６と外部リード端子１４とは、ボンディングワイヤー１７により結線されている。
実施例２のモジュールにおいても、オン抵抗の低減については実施例１と同様な効果が得られる。
図６を参照する。本実施例２は、実施例１のモジュールと比べ、ソース用パッドと外部リード端子１４のみをＣｕ製のコネクター１５により電気的に接続した構成としたことが異なる。但し、ゲート用パッド１６と外部リード端子１４とは、ボンディングワイヤー１７により結線されている。
実施例２のモジュールにおいても、オン抵抗の低減については実施例１と同様な効果が得られる。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
１１…外囲器、１２…ペレット、１３…フレーム、１４…外部リード端子、１５…コネクター、１６…ゲート用パッド、１７…ボンディングワイヤー。
Claims (3)
- ３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールにおいて、
前記ペレットはフレーム上に搭載され、前記ペレットと外部リード端子とが金属製コネクターを介して接合されていることを特徴とする複合トランジスタモジュール。 - 前記ペレットの裏面にドレイン用パッドが位置するとともに、前記ペレットの表面にソース用パッド、ゲート用パッドが位置し、前記ソース用パッドと前記外部リード端子、前記ゲート用パッドと前記外部リード端子とが金属製コネクターを介して接合されていることを特徴とする請求項１記載の複合トランジスタモジュール。
- 前記ペレットの裏面にドレイン用パッドが位置するとともに、前記ペレットの表面にソース用パッド、ゲート用パッドが位置し、前記ソース用パッドと前記外部リード端子とが金属製コネクターを介して接合されていることを特徴とする請求項１記載の複合トランジスタモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217482A JP2006041116A (ja) | 2004-07-26 | 2004-07-26 | 複合トランジスタモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004217482A JP2006041116A (ja) | 2004-07-26 | 2004-07-26 | 複合トランジスタモジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006041116A true JP2006041116A (ja) | 2006-02-09 |
Family
ID=35905805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004217482A Pending JP2006041116A (ja) | 2004-07-26 | 2004-07-26 | 複合トランジスタモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006041116A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3396685A1 (en) | 2017-04-28 | 2018-10-31 | Nichia Corporation | Composite component comprising ring-shaped bonded magnet and method of manufacturing the same |
-
2004
- 2004-07-26 JP JP2004217482A patent/JP2006041116A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3396685A1 (en) | 2017-04-28 | 2018-10-31 | Nichia Corporation | Composite component comprising ring-shaped bonded magnet and method of manufacturing the same |
| EP3690901A1 (en) | 2017-04-28 | 2020-08-05 | Nichia Corporation | Composite component comprising ring-shaped bonded magnet and method of manufacturing the same |
| US11056255B2 (en) | 2017-04-28 | 2021-07-06 | Nichia Corporation | Composite component comprising ring-shaped bonded magnet and method of manufacturing the same |
| US11646154B2 (en) | 2017-04-28 | 2023-05-09 | Nichia Corporation | Composite component comprising ring-shaped bonded magnet and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687903B2 (en) | Power module and method of fabricating the same | |
| JP5558714B2 (ja) | 半導体パッケージ | |
| US8212361B2 (en) | Semiconductor die package including multiple dies and a common node structure | |
| US8278149B2 (en) | Package with multiple dies | |
| US7777315B2 (en) | Dual side cooling integrated power device module and methods of manufacture | |
| US8987051B2 (en) | Thermally enhanced semiconductor package with conductive clip | |
| US20140167238A1 (en) | Semiconductor die package and method for making the same | |
| US20130026616A1 (en) | Power device package module and manufacturing method thereof | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| JP2005116702A (ja) | パワー半導体モジュール | |
| GB2567746A (en) | Semiconductor device | |
| US20070132110A1 (en) | Semiconductor device having a molded package | |
| JP2009545862A (ja) | ２面冷却集積化トランジスタモジュール及びその製造方法 | |
| JP2006310609A (ja) | 半導体装置 | |
| JP5025394B2 (ja) | 半導体装置及びその製造方法 | |
| US8198134B2 (en) | Dual side cooling integrated power device module and methods of manufacture | |
| JP2006041116A (ja) | 複合トランジスタモジュール | |
| JP4797492B2 (ja) | 半導体装置 | |
| US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
| WO2021200138A1 (ja) | 半導体装置 | |
| JP2007251218A (ja) | パワーｍｏｓｆｅｔの製造方法およびパワーｍｏｓｆｅｔ | |
| JP2001308254A (ja) | 半導体装置及びその製造方法 | |
| JP2003318315A (ja) | トランジスタベアチップ実装配線基板およびその製造方法 | |
| JP2009259961A (ja) | 半導体装置 | |
| JP2009059759A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |