JP2006032650A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2006032650A
JP2006032650A JP2004209298A JP2004209298A JP2006032650A JP 2006032650 A JP2006032650 A JP 2006032650A JP 2004209298 A JP2004209298 A JP 2004209298A JP 2004209298 A JP2004209298 A JP 2004209298A JP 2006032650 A JP2006032650 A JP 2006032650A
Authority
JP
Japan
Prior art keywords
barrier layer
semiconductor device
layer
film
recess structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004209298A
Other languages
Japanese (ja)
Other versions
JP4607506B2 (en
Inventor
Masahiko Kuraguchi
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004209298A priority Critical patent/JP4607506B2/en
Publication of JP2006032650A publication Critical patent/JP2006032650A/en
Application granted granted Critical
Publication of JP4607506B2 publication Critical patent/JP4607506B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device so that a normally-off semiconductor device having low on-state resistance can be manufactured with good yield. <P>SOLUTION: A field effect transistor comprises a carrier transit layer 1 consisting of In<SB>X</SB>Ga<SB>1-X</SB>N (0≤X≤1), and a recess structure 10 laminated on the carrier transit layer 1 and formed by removing a part thereof or a barrier layer 2 consisting of n-type In<SB>Y</SB>Al<SB>Z</SB>Ga<SB>1-Y-Z</SB>N (0<Y≤1, 0<Z≤1). In the transistor, the barrier layer film thickness in the recess structure 10 is ≤16.4×(1-1.27×Z+0.68×(Y-X))/(Z-4.66×(Y-X)). <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置に係り、特に高電子移動度トランジスタ（ＨＥＭＴ）等の半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device such as a high electron mobility transistor (HEMT).

スイッチング素子などの電力用半導体装置、もしくは、高周波パワー半導体装置等には、
高い臨界電界を有する材料を用いるのが有効である。このため、高い臨界電界を有する窒化物半導体材料を用いることが、電力用半導体装置、もしくは、高周波パワー半導体装置
にとって有効である。 For power semiconductor devices such as switching elements or high-frequency power semiconductor devices,
It is effective to use a material having a high critical electric field. For this reason, using a nitride semiconductor material having a high critical electric field is effective for a power semiconductor device or a high-frequency power semiconductor device.

図１２に示した窒化物系半導体装置は、キャリア走行層１をＩｎXＧａ1-XＮ（０≦Ｘ≦１）膜、障壁層２をＩｎYＡｌZＧａ1-Y-ZＮ（０≦Ｙ≦１、０≦Ｚ≦１）膜で形成している。キャリア走行層１と比べ、障壁層２の格子定数が小さいとき、障壁層２に歪みが生じて、ピエゾ効果によりキャリア走行層１と障壁層２の界面に二次元電子ガスが形成される。ＡｌＮ膜は、ＧａＮ膜より格子定数が小さいのに対して、ＩｎＮ膜はＧａＮ膜より格子定数が大きい。このため、障壁層２にＩｎYＡｌZＧａ1-Y-ZＮ膜を用いて、障壁層２のＡｌの組成比Ｙと、障壁層２のＩｎ組成比Ｚを制御することで、障壁層２に加わる歪みの量を制御し、二次元電子系のキャリア密度を制御することが可能である。ＧａＮ膜からなるキャリア走行層１とＩｎＮ膜とＡｌＮ膜からなる障壁層２の界面に平行な軸（ａ軸）方向の格子定数の関係から、Ｚ−４．６６×（Ｙ−Ｘ）＝０を満たすとき、キャリア走行層１と障壁層２の格子定数が一致する（特許文献１参照）。 In the nitride-based semiconductor device shown in FIG. 12, the carrier traveling layer 1 is an In x Ga 1-X N (0 ≦ X ≦ 1) film, and the barrier layer 2 is an In Y Al Z Ga 1-YZ N (0 ≦ Y ≦ 1, 0 ≦ Z ≦ 1) The film is formed. When the lattice constant of the barrier layer 2 is smaller than that of the carrier traveling layer 1, the barrier layer 2 is distorted, and a two-dimensional electron gas is formed at the interface between the carrier traveling layer 1 and the barrier layer 2 due to the piezoelectric effect. The AlN film has a smaller lattice constant than the GaN film, whereas the InN film has a larger lattice constant than the GaN film. Therefore, by using an In Y Al Z Ga 1 -YZ N film for the barrier layer 2 and controlling the Al composition ratio Y of the barrier layer 2 and the In composition ratio Z of the barrier layer 2, It is possible to control the amount of strain applied and to control the carrier density of the two-dimensional electron system. From the relationship of the lattice constant in the axis (a-axis) direction parallel to the interface between the carrier traveling layer 1 made of GaN film and the barrier layer 2 made of InN film and AlN film, Z−4.66 × (Y−X) = 0. When satisfying, the lattice constants of the carrier traveling layer 1 and the barrier layer 2 coincide (see Patent Document 1).

また、窒化物半導体装置、もしくは、砒化ガリウム半導体装置において、ドレイン電極４、もしくは、ソース電極５における接触抵抗を下げる方法として、障壁層２の一部を除去することにより形成されるリセス構造を採用する方法が知られている。図１３に示した窒化物半導体装置は、キャリア走行層１にＧａＮ膜、障壁層２にＡｌＺＧａ１−ＺＮ膜で形成されている。ゲート電極３の下周辺の障壁層２を除去することでリセス構造を形成している。また、ドレイン電極４とソース電極５と、障壁層２との間にコンタクト層６を形成している。例えば、コンタクト層６を障壁層２より高い不純物濃度をもつ半導体材料で形成することで、ソース抵抗とドレイン抵抗を下げることができる。窒化物半導体においては、キャリア走行層１にＧａＮ膜、障壁層２にＡｌＺＧａ１−ＺＮ膜を用いたときに関して、障壁層の膜厚に対して、二次元電子系のキャリア密度が報告されている（非特許文献１参照。）。ニ次元電子ガスのキャリア密度を求めると、図３のグラフのようになる。このことから、リセス構造を用いたとき、ゲート電極３の下の二次元電子系のキャリア密度は、障壁層のＡｌ組成比Ｚとゲート電極３の下の障壁層２の膜厚に依存する。 Further, in the nitride semiconductor device or the gallium arsenide semiconductor device, a recess structure formed by removing a part of the barrier layer 2 is adopted as a method for reducing the contact resistance at the drain electrode 4 or the source electrode 5. How to do is known. The nitride semiconductor device shown in FIG. 13 is formed of a GaN film as the carrier travel layer 1 and an Al Z Ga 1 -ZN film as the barrier layer 2. A recess structure is formed by removing the barrier layer 2 around the lower side of the gate electrode 3. A contact layer 6 is formed between the drain electrode 4, the source electrode 5, and the barrier layer 2. For example, the source resistance and the drain resistance can be lowered by forming the contact layer 6 with a semiconductor material having an impurity concentration higher than that of the barrier layer 2. In the nitride semiconductor, GaN film on the carrier transit layer 1, with respect to the case of using the Al Z Ga 1-Z N layer to the barrier layer 2, for a film thickness of the barrier layer, reports the carrier density of the two-dimensional electron system (See Non-Patent Document 1). The carrier density of the two-dimensional electron gas is obtained as shown in the graph of FIG. From this, when the recess structure is used, the carrier density of the two-dimensional electron system under the gate electrode 3 depends on the Al composition ratio Z of the barrier layer and the thickness of the barrier layer 2 under the gate electrode 3.

また、図３に示されるように、障壁層２の膜厚が臨界膜厚以上になるとキャリアが発生する。非特許文献１によれば、この臨界膜厚ＴＣは、ＴＣ＝１６．４×（１−１．２７×Ｚ）／Ｚと表される。
特開２０００−２２３６９７公報 ジェイ・ピー・イベットソン（J. P. Ibbetson）、他 著、「アプライド・フィジクス・レターズ、第７７巻、２号 (Appl. Phys. Lett. vol.77 Issue 2) 」、２０００年、p．２５０ As shown in FIG. 3, carriers are generated when the thickness of the barrier layer 2 exceeds the critical thickness. According to Non-Patent Document 1, this critical film thickness T C is expressed as T C = 16.4 × (1-1.27 × Z) / Z.
JP 2000-223697 A JP Ibbetson, et al., “Applied Physics Letters, Vol. 77, No. 2 (Appl. Phys. Lett. Vol.77 Issue 2)”, 2000, p. 250

電力用半導体装置、もしくは、高周波パワー半導体装置等として、高い絶縁破壊耐圧を有する窒化物半導体は有望である。しかし、従来の技術では、以下のように、低いオン抵抗を有するノーマリーオフ型半導体装置を作製するのは困難であった。   A nitride semiconductor having a high breakdown voltage is promising as a power semiconductor device or a high-frequency power semiconductor device. However, in the conventional technique, it has been difficult to manufacture a normally-off type semiconductor device having a low on-resistance as described below.

エピタキシャル結晶成長装置を用いて、図１２に示すようなキャリア走行層にＩｎXＧａ1-XＮ（０≦Ｘ≦１）膜、障壁層にＩｎYＡｌZＧａ1-Y-ZＮ（０≦Ｙ≦１、０≦Ｚ≦１）膜を形成した際、Ｚ−４．６６×（Ｙ−Ｘ）＜０という条件を満たした場合、障壁層のａ軸の格子定数がキャリア走行層のａ軸の格子定数より大きくなる。このとき、ピエゾ効果による二次元電子系のキャリアが発生しない。このため、ゲート電極とドレイン電極とソース電極を障壁層の上に形成することにより、ゲート電圧が０Ｖでオフ状態である半導体装置が実現できる。しかし、このとき、ゲート電極の下以外にも、ゲート電極とドレイン電極との間、ゲート電極とソース電極との間、ソース電極の下、ドレイン電極の下のキャリア走行層と障壁層の界面にも二次元電子ガスのキャリアがなくなる。このため、ドレイン電極とソース電極との間の抵抗が大きくなり、半導体装置のオン抵抗に著しい劣化を招く。 Using an epitaxial crystal growth apparatus, figure carrier transit layer as shown in 12 In X Ga 1-X N (0 ≦ X ≦ 1) layer, the barrier layer In Y Al Z Ga 1-YZ N (0 ≦ Y ≦ 1, 0 ≦ Z ≦ 1) When the film satisfies the condition of Z−4.66 × (Y−X) <0, the lattice constant of the a axis of the barrier layer is the a axis of the carrier traveling layer. Larger than the lattice constant of. At this time, carriers of a two-dimensional electron system due to the piezo effect are not generated. Therefore, by forming the gate electrode, the drain electrode, and the source electrode on the barrier layer, it is possible to realize a semiconductor device in which the gate voltage is 0 V and is in the off state. However, at this time, not only under the gate electrode, but also between the gate electrode and the drain electrode, between the gate electrode and the source electrode, under the source electrode, and at the interface between the carrier traveling layer and the barrier layer under the drain electrode. Even the two-dimensional electron gas carrier disappears. For this reason, the resistance between the drain electrode and the source electrode is increased, and the on-resistance of the semiconductor device is significantly deteriorated.

また、障壁層がＡｌＺＧａ１−ＺＮ膜で形成されている半導体装置において、二次元電子系の実現に必要なキャリア走行層と障壁層の伝導帯のエネルギーの差を考慮すると、Ｚは０．２以上が望ましく、このとき、障壁層の臨界膜厚ＴＣは、約６０Å以下である。このため、図１３に示すようなリセス構造を用いて、ノーマリーオフ型半導体装置を実現するためには、エピタキシャル結晶成長装置を用いて、キャリア走行層と障壁層とコンタクト層を順次形成した後、障壁層の一部の膜厚を６０Å以下に制御して除去する加工が必要であった。このため、加工精度の問題から、歩留まりよくノーマリーオフ型半導体装置の作製は困難であった。 In addition, in a semiconductor device in which the barrier layer is formed of an Al Z Ga 1-Z N film, considering the energy difference between the conduction band of the carrier traveling layer and the barrier layer necessary for realizing the two-dimensional electron system, Z is 0.2 or more is preferable, at this time, the critical film thickness T C of the barrier layer is not greater than about 60 Å. For this reason, in order to realize a normally-off type semiconductor device using a recess structure as shown in FIG. 13, an epitaxial crystal growth device is used to sequentially form a carrier traveling layer, a barrier layer, and a contact layer. Therefore, it is necessary to perform a process for removing a part of the thickness of the barrier layer by controlling it to 60 mm or less. For this reason, it has been difficult to manufacture a normally-off type semiconductor device with a high yield due to a problem of processing accuracy.

上記問題点を鑑み、本発明は、低いオン抵抗を有するノーマリーオフ型半導体装置を歩留まりよく作製できる窒化物系半導体装置を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a nitride semiconductor device capable of manufacturing a normally-off type semiconductor device having a low on-resistance with a high yield.

上記目的を達成するために、本発明の半導体装置は、ノンドープＩｎＸＧａ１−ＸＮ（０≦Ｘ≦１）からなるキャリア走行層と、前記キャリア走行層上に積層され、その一部を除去することで形成されたリセス構造を有する、ノンドープもしくはｎ型のＩｎＹＡｌＺＧａ１−Ｙ―ＺＮ（０＜Ｙ≦１、０＜Ｚ≦１）からなる障壁層とを有する電界効果トランジスタにおいて、前記リセス構造における障壁層膜厚ｄが、１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下であることを特徴とする。 In order to achieve the above object, a semiconductor device of the present invention is laminated on a carrier traveling layer made of non-doped In X Ga 1-X N (0 ≦ X ≦ 1), and a part of the carrier traveling layer. having a recess structure formed by removing, in the non-doped or n-type in Y Al Z Ga 1-Y -Z n (0 <Y ≦ 1,0 <Z ≦ 1) field effect and a consisting of the barrier layer In the transistor, the barrier layer thickness d in the recess structure is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)) or less. It is characterized by being.

本発明によれば、障壁層にリセス構造を形成し、この障壁層のリセス構造における膜厚を上述の式で導出される数値以下とすることにより、低いオン抵抗を有するノーマリーオフ型半導体装置を歩留まりよく作製することが可能な窒化物半導体装置を提供することができる。   According to the present invention, a normally-off type semiconductor device having a low on-resistance is formed by forming a recess structure in the barrier layer and setting the film thickness in the recess structure of the barrier layer to be equal to or less than the numerical value derived from the above formula. It is possible to provide a nitride semiconductor device that can be manufactured with high yield.

次に、図面を参照して、本発明の実施例１〜４を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。   Next, Embodiments 1 to 4 of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals.

本発明の実施例１に係る窒化物系半導体装置は、図１に示すように、アンドープＩｎXＧａ1-XＮ膜（０≦Ｘ≦１）からなり、膜厚が２μｍ程度のキャリア走行層１と、そのキャリア走行層１上に配置され、アンドープＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ膜（０＜Ｙ≦１、０≦Ｚ≦１）からなり、膜厚が３０ｎｍ程度の障壁層２と、その障壁層の一部を除去することで形成され、幅が３μｍ程度のリセス構造１０と、そのリセス構造１０上に形成されたゲート電極３と、リセス構造１０領域以外の障壁層２上に形成されたドレイン電極４とソース電極５とを備えている。リセス構造１０領域における障壁層２の膜厚ｄは１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下である。この理由について以下に示す。 As shown in FIG. 1, the nitride-based semiconductor device according to the first embodiment of the present invention is composed of an undoped In X Ga 1-X N film (0 ≦ X ≦ 1) and has a thickness of about 2 μm. 1 and an undoped In Y Al Z Ga 1-YZ N film (0 <Y ≦ 1, 0 ≦ Z ≦ 1), and a barrier layer having a thickness of about 30 nm, disposed on the carrier traveling layer 1 2, a recess structure 10 formed by removing a part of the barrier layer and having a width of about 3 μm, a gate electrode 3 formed on the recess structure 10, and a barrier layer 2 other than the region of the recess structure 10. A drain electrode 4 and a source electrode 5 formed thereon are provided. The film thickness d of the barrier layer 2 in the recess structure 10 region is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)) or less. is there. The reason for this will be described below.

窒化物半導体装置では、障壁層２の歪みによるピエゾ効果により、キャリア走行層１と障壁層２の界面に二次元電子ガスが形成される。キャリア走行層１と障壁層２の界面に垂直な方向の伝導帯のエネルギーは、ゲート電圧が０Ｖのとき、模式的に図２のように表すことができる。図中に示す数字は、１がキャリア走行層における伝導帯のエネルギーポテンシャル、２が障壁層における伝導帯のエネルギーポテンシャル、３がゲート電極における伝導帯のエネルギーポテンシャルをそれぞれ示している。ピエゾ効果により障壁層２の伝導帯のエネルギーは位置に対して傾きをもち、ゲート電極３におけるエネルギーより、キャリア走行層１におけるエネルギーが低くなるとき、ゲート電極３から供給された電子がキャリア走行層１の界面に溜まり、二次元電子系が形成される。このため、二次元電子系のキャリア密度は、キャリア走行層１と障壁層２の組成比と障壁層２の膜厚で決まる。キャリア走行層１にＧａＮ膜、障壁層２にＡｌＺＧａ１−ＺＮ膜で形成されるとき、キャリア密度が図３のようになることが報告されている。図３によれば、Ｚによらず、キャリア密度が有限の値をもつためには、ある厚さ（臨界膜厚）以上の厚さが必要であることがわかる。図４が、障壁層２のＡｌの組成比に対する臨界膜厚である。 In the nitride semiconductor device, a two-dimensional electron gas is formed at the interface between the carrier traveling layer 1 and the barrier layer 2 due to the piezo effect caused by the strain of the barrier layer 2. The energy of the conduction band in the direction perpendicular to the interface between the carrier transit layer 1 and the barrier layer 2 can be schematically represented as shown in FIG. 2 when the gate voltage is 0V. In the figure, 1 represents the energy potential of the conduction band in the carrier traveling layer, 2 represents the energy potential of the conduction band in the barrier layer, and 3 represents the energy potential of the conduction band in the gate electrode. Due to the piezo effect, the energy of the conduction band of the barrier layer 2 is inclined with respect to the position, and when the energy in the carrier traveling layer 1 is lower than the energy in the gate electrode 3, electrons supplied from the gate electrode 3 are transferred to the carrier traveling layer. The two-dimensional electron system is formed at the interface of 1. For this reason, the carrier density of the two-dimensional electron system is determined by the composition ratio of the carrier traveling layer 1 and the barrier layer 2 and the film thickness of the barrier layer 2. When formed GaN film on the carrier transit layer 1, the barrier layer 2 by Al Z Ga 1-Z N layer, the carrier density has been reported that is shown in FIG. According to FIG. 3, it can be seen that a thickness equal to or greater than a certain thickness (critical film thickness) is necessary for the carrier density to have a finite value regardless of Z. FIG. 4 shows the critical film thickness with respect to the Al composition ratio of the barrier layer 2.

ＧａＮの格子定数に対して、ＡｌＮの格子定数は小さく、ＩｎＮの格子定数は大きいので、障壁層をAlGaN膜からInAlGaN膜にすることで、障壁層２の歪を緩和でき、障壁層２の格子定数をキャリア走行層１の格子定数に近づけることができる。これにより、障壁層２の歪みの量が小さくなり、図５に示されるように障壁層２における電界の傾きが小さくなる。これにより、障壁層２がＡｌＧａＮ膜であるときと比較して、障壁層２がＩｎＡｌＧａＮ膜であるとき、障壁層２の臨界膜厚が増加する。ＩｎＮ膜とＧａＮ膜の格子定数の差が、ＡｌＮ膜とＧａＮ膜の格子定数の差の４．６６倍であることと、バンドギャップの差の７５％が伝導帯のエネルギーの差になると考えると、キャリア走行層１がＩｎXＧａ1-XＮ膜、障壁層２がＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ膜であるとき、臨界膜厚は１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））と導くことができる。よって、キャリア走行層１がＩｎXＧａ1-XＮ膜、障壁層２がＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ膜で構成され、障壁層２の一部を除去することでリセス構造１０を形成したとき、リセス構造１０領域における障壁層２の膜厚が１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下であるとき、ノーマリーオフ型半導体装置が実現できる。 Since the lattice constant of AlN is small and the lattice constant of InN is large compared to the lattice constant of GaN, the strain of the barrier layer 2 can be reduced by changing the barrier layer from an AlGaN film to an InAlGaN film. The constant can be made close to the lattice constant of the carrier traveling layer 1. Thereby, the amount of distortion of the barrier layer 2 is reduced, and the gradient of the electric field in the barrier layer 2 is reduced as shown in FIG. Thereby, when the barrier layer 2 is an InAlGaN film, the critical film thickness of the barrier layer 2 increases compared to when the barrier layer 2 is an AlGaN film. Considering that the difference in lattice constant between the InN film and the GaN film is 4.66 times the difference in lattice constant between the AlN film and the GaN film, and that 75% of the difference in band gap is the difference in energy of the conduction band. when the carrier transit layer 1 is in X Ga 1-X N layer, the barrier layer 2 is in Y Al Z Ga 1-Y -Z N layer, the critical film thickness is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)). Therefore, the carrier traveling layer 1 is composed of an In X Ga 1 -XN film and the barrier layer 2 is composed of an In Y Al Z Ga 1 -YZN film, and the recess structure 10 is obtained by removing a part of the barrier layer 2. The thickness of the barrier layer 2 in the recess structure 10 region is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X). )) A normally-off semiconductor device can be realized when:

図６は、キャリア走行層１がＧａＮ膜のとき、障壁層２がＡｌＺＧａ１−ＺＮ膜、もしくは、Ｉｎ０．０３ＡｌＺ−０．０３Ｇａ０．９７-ＺＮ膜での臨界膜厚の比較である。Ａｌの組成比が０．２のとき、ＡｌＧａＮ膜では、従来約６０Åであった臨界膜厚は、Ｉｎ０．０３ＡｌＺ−０．０３Ｇａ０．９７-ＺＮ膜では、上式より約２１０Åに増加する。障壁層２のリセス形成前の膜厚が３００Åであるとき、障壁層２の一部を除去し、リセス構造１０を形成するプロセスにおいて、障壁層２がＡｌＧａＮ膜では、２４０Å以上３００Å未満の加工が必要であり、±１０％の加工精度が要求されるに対し、Ｉｎ０．０３ＡｌＺ−０．０３Ｇａ０．９７-ＺＮ膜では、９０Å以上３００Å未満の加工が必要であり、±５０％の加工精度があればよい。よって、障壁層２にＩｎＡｌＧａＮ膜を用いて、リセス構造１０を形成し、ノーマリーオフ型半導体装置を作製するときの大幅な歩留まりの向上が可能となる。 FIG. 6 shows that when the carrier travel layer 1 is a GaN film, the barrier layer 2 is an Al Z Ga 1-Z N film or an In 0.03 Al Z-0.03 Ga 0.97-Z N film. It is a comparison of film thickness. When the Al composition ratio is 0.2, the critical film thickness, which was conventionally about 60 mm in the AlGaN film, is about from the above formula in the In 0.03 Al Z-0.03 Ga 0.97-Z N film. Increase to 210cm. When the thickness of the barrier layer 2 before the recess formation is 300 mm, in the process of removing a part of the barrier layer 2 and forming the recess structure 10, if the barrier layer 2 is an AlGaN film, processing of 240 mm or more and less than 300 mm is performed. In addition, the In 0.03 Al Z-0.03 Ga 0.97-Z N film requires processing of 90 mm or more and less than 300 mm, while ± 10% processing accuracy is required. % Machining accuracy is sufficient. Therefore, the yield can be greatly improved when the recess structure 10 is formed using the InAlGaN film for the barrier layer 2 to manufacture a normally-off type semiconductor device.

Ｉｎは、ＡｌとＧａと比較して、蒸気圧が高いため、ＡｌＮ膜とＧａＮ膜に対して、ＩｎＮ膜は成膜温度が低い。また、ＩｎＮ膜は、ＡｌＮ膜とＧａＮ膜に対して大きく格子定数が異なる。このため、ＡｌＧａＮ膜に高い組成比でＩｎを含む膜を成膜することは難しい。従来技術の障壁層２にＩｎＡｌＧａＮ膜を用いて、ノーマリーオフ型半導体装置を作製するには、キャリア走行層１と格子定数を合わせるため、障壁層２に高いＩｎ組成が必要であったが、本発明により、障壁層２の格子定数がキャリア走行層１の格子定数より小さい値であっても、ノーマリーオフ型半導体装置が実現可能である。例えば、キャリア走行層１がＧａＮ膜、障壁層２がＡｌ０．２３Ｇａ０．７７Ｎ膜である場合、従来技術では、Ｉｎ組成比が４％以上必要であったのに対し、本発明によれば、Ｉｎ組成比２％で、リセス領域における障壁層の膜厚を８５Å以下にすることでノーマリーオフ型半導体装置が実現できる。このように、障壁層２のＩｎ組成比を下げることができることは、成膜における歩留まりの向上、または、膜質の向上が期待できる。 Since In has a higher vapor pressure than Al and Ga, the InN film has a lower deposition temperature than the AlN film and the GaN film. The InN film has a large lattice constant different from that of the AlN film and the GaN film. For this reason, it is difficult to form a film containing In at a high composition ratio on the AlGaN film. In order to produce a normally-off type semiconductor device using an InAlGaN film for the barrier layer 2 of the prior art, a high In composition is required for the barrier layer 2 in order to match the lattice constant with the carrier traveling layer 1, According to the present invention, a normally-off semiconductor device can be realized even if the lattice constant of the barrier layer 2 is smaller than the lattice constant of the carrier traveling layer 1. For example, when the carrier traveling layer 1 is a GaN film and the barrier layer 2 is an Al 0.23 Ga 0.77 N film, the conventional technique requires an In composition ratio of 4% or more. Therefore, a normally-off type semiconductor device can be realized by setting the thickness of the barrier layer in the recess region to 85 mm or less at an In composition ratio of 2%. Thus, the ability to lower the In composition ratio of the barrier layer 2 can be expected to improve the yield in film formation or improve the film quality.

また、図６に示されるように、障壁層２がＡｌＧａＮ膜においても、Ａｌ組成比を下げることにより、臨界膜厚を下げることができる。しかし、障壁層のＡｌ組成比を下げることにより、キャリア走行層１と障壁層２のバンドギャップの差が小さくなり、二次元電子系の閉じ込めが弱くなり、二次元電子系が実現できなくなる。このため、ノーマリーオフ型半導体装置においても、キャリア走行層１と障壁層２のバンドギャップの差が大きいほうが望ましい。ＩｎＮ膜とＧａＮ膜の格子定数の差に対するＡｌＮ膜とＧａＮ膜の格子定数の差との比は、４．６６に対して、ＩｎＮ膜とＧａＮ膜のバンドギャップの差に対するＡｌＮ膜とＧａＮ膜のバンドギャップの差との比は、１．８７である。このため、障壁層にＩｎＡｌＧａＮ膜を用いることで、同じ臨界膜厚に対して、より大きなキャリア走行層１と障壁層２のバンドギャップの差を得ることができる。図７は、キャリア走行層１がＧａＮ膜であるとき、臨界膜厚に対するキャリア走行層１と障壁層２のバンドギャップの差を表しているが、障壁層のＩｎ組成比０％に対して、Ｉｎ組成比３％である方が、キャリア走行層１と障壁層２のバンドギャップの差を大きくすることが可能である。   Further, as shown in FIG. 6, even when the barrier layer 2 is an AlGaN film, the critical film thickness can be reduced by reducing the Al composition ratio. However, by reducing the Al composition ratio of the barrier layer, the difference in band gap between the carrier traveling layer 1 and the barrier layer 2 is reduced, the confinement of the two-dimensional electron system is weakened, and the two-dimensional electron system cannot be realized. For this reason, even in a normally-off type semiconductor device, it is desirable that the difference in band gap between the carrier traveling layer 1 and the barrier layer 2 is large. The ratio of the difference in lattice constant between the AlN film and the GaN film to the difference in lattice constant between the InN film and the GaN film is 4.66, whereas the ratio of the band gap between the InN film and the GaN film is different between the AlN film and the GaN film. The ratio to the difference in band gap is 1.87. For this reason, by using an InAlGaN film for the barrier layer, a larger difference in band gap between the carrier traveling layer 1 and the barrier layer 2 can be obtained for the same critical film thickness. FIG. 7 shows the difference in band gap between the carrier traveling layer 1 and the barrier layer 2 with respect to the critical film thickness when the carrier traveling layer 1 is a GaN film. When the In composition ratio is 3%, the difference in band gap between the carrier traveling layer 1 and the barrier layer 2 can be increased.

以上のように、キャリア走行層１にＩｎＸＧａ１−ＸＮ（０≦Ｘ≦１）層からなるキャリア走行層と、このキャリア走行層上に積層されたノンドープもしくはｎ型のＩｎＹＡｌＺＧａ１−Ｙ―ＺＮ（０＜Ｙ≦１、０＜Ｚ≦１）層からなる障壁層２と、この障壁層２の一部を除去することで形成したリセス構造１０を有する電界効果トランジスタにおいて、前記リセス構造１０領域における障壁層膜厚ｄが、１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下であることにより、キャリア走行層１と障壁層２のバンドギャップの差を大きく取りながら、高い歩留まりで、ノーマリーオフ型半導体装置を実現することが可能となる。 As described above, the carrier traveling layer 1 is composed of an In X Ga 1-X N (0 ≦ X ≦ 1) layer, and the non-doped or n-type In Y Al Z laminated on the carrier traveling layer. Field effect transistor having a barrier layer 2 composed of a Ga 1 -YZN (0 <Y ≦ 1, 0 <Z ≦ 1) layer and a recess structure 10 formed by removing a part of the barrier layer 2 In this case, the barrier layer thickness d in the recess structure 10 region is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)). As described below, it is possible to realize a normally-off type semiconductor device with a high yield while taking a large difference in band gap between the carrier traveling layer 1 and the barrier layer 2.

本発明の実施例２に係わる窒化物系半導体装置につき、図８を用いて説明する。図８に示すように、アンドープＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなり、膜厚が２μｍ程度のキャリア走行層１と、そのキャリア走行層１上に配置され、アンドープＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ（０＜Ｙ≦１、０≦Ｚ≦１）からなり膜厚が３０ｎｍ程度の障壁層２と、その障壁層２の一部を除去することで形成され、幅が３μｍ程度のリセス構造１０と、障壁層２のリセス構造１０上に形成されたゲート電極３と、障壁層２上にリセス構造１０領域以外に形成された障壁層２よりバンドギャップが小さい、もしくは、ＩｎＹ´ＡｌＺ´ＧａＮ１−Ｙ´−Ｚ´（Ｙ´＞Ｙ、Ｚ´＜Ｚ）で表される、不純物濃度の高い半導体により構成されるコンタクト層６と、そのコンタクト層上に形成されるドレイン電極４とソース電極５とを備えている。リセス構造１０領域における障壁層２の膜厚ｄは１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下である。 A nitride semiconductor device according to Example 2 of the present invention will be described with reference to FIG. As shown in FIG. 8, made of undoped In X Ga 1-X N ( 0 ≦ X ≦ 1), thickness and carrier transit layer 1 of about 2 [mu] m, is disposed on the carrier transit layer 1, an undoped an In Y and al Z Ga 1-Y-Z N (0 <Y ≦ 1,0 ≦ Z ≦ 1) consists thickness barrier layer 2 of about 30nm is formed by removing a portion of the barrier layer 2, The band gap is smaller than the recess structure 10 having a width of about 3 μm, the gate electrode 3 formed on the recess structure 10 of the barrier layer 2, and the barrier layer 2 formed on the barrier layer 2 other than the recess structure 10 region. or, in Y'Al Z'GaN 1- Y'-Z'(Y'> Y, Z'<Z) represented by the contact layer 6 composed of a high impurity concentration semiconductor, the contact layer A drain electrode 4 and a source electrode 5 are formed. . The film thickness d of the barrier layer 2 in the recess structure 10 region is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)) or less. is there.

本発明の実施例２に係る窒化物系半導体装置によれば、コンタクト層６を障壁層２とドレイン電極４との間、及び、障壁層２とソース電極５との間に配置することにより、ドレイン電極４、及び、ソース電極５の接触抵抗を１ケタ程度下げることができる。これにより、ノーマリーオフ型半導体素子において、オン抵抗を下げる効果がある。   According to the nitride semiconductor device according to the second embodiment of the present invention, the contact layer 6 is disposed between the barrier layer 2 and the drain electrode 4 and between the barrier layer 2 and the source electrode 5. The contact resistance of the drain electrode 4 and the source electrode 5 can be reduced by about one digit. This has the effect of reducing the on-resistance in a normally-off type semiconductor device.

本発明の第３の実施の形態に係わる窒化物系半導体装置は、図９に示すように、アンドープＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなり、膜厚が２μｍ程度のキャリア走行層１と、そのキャリア走行層１上に配置され、アンドープＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ（０≦Ｙ≦１、０≦Ｚ≦１）からなり、膜厚が３０ｎｍ程度の障壁層２と、その障壁層２の一部を除去することで形成され、幅が３μｍ程度のリセス構造１０と、そのリセス構造１０上面１０−１に形成されたゲート電極３と、リセス構造１０領域以外に形成されたドレイン電極４とソース電極５と、障壁層２上に形成された絶縁膜７と、その絶縁膜７上に形成されるフィールドプレート電極８とを備えている。障壁層２のリセス構造１０領域における障壁層２の膜厚ｄは１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下である。フィールドプレート電極のドレイン電極４側の端部は、リセス構造１０領域内にある。 As shown in FIG. 9, the nitride-based semiconductor device according to the third embodiment of the present invention is made of undoped In X Ga 1-X N (0 ≦ X ≦ 1) and has a thickness of about 2 μm. a traveling layer 1 is disposed on the carrier transit layer 1, an undoped in Y Al Z Ga 1-Y -Z N (0 ≦ Y ≦ 1,0 ≦ Z ≦ 1) consists, thickness of about 30nm barrier A recess structure 10 having a width of about 3 μm, a gate electrode 3 formed on the upper surface 10-1 of the recess structure 10, and a recess structure 10 region. In addition, the drain electrode 4 and the source electrode 5 are formed, the insulating film 7 is formed on the barrier layer 2, and the field plate electrode 8 is formed on the insulating film 7. The thickness d of the barrier layer 2 in the region 10 of the recess structure 10 of the barrier layer 2 is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X). )) The end of the field plate electrode on the drain electrode 4 side is in the recess structure 10 region.

本発明の第３の実施の形態に係る窒化物系半導体装置によれば、ドレイン電極４とソース電極の間に電圧を印加したとき、ゲート電極３のドレイン端近傍に集中する電界をフィールドプレート電極８により緩和することにより、高耐圧なノーマリーオフ型半導体装置を実現することができる。   According to the nitride semiconductor device according to the third embodiment of the present invention, when a voltage is applied between the drain electrode 4 and the source electrode, the electric field concentrated near the drain end of the gate electrode 3 is applied to the field plate electrode. By relaxing by 8, it is possible to realize a normally-off type semiconductor device having a high breakdown voltage.

図１０に本発明の第３の実施の形態の変形例に係る窒化物系半導体装置を示す。フィールドプレート電極８のドレイン電極４側の端部は、リセス構造１０領域外にある点が図９と異なる。リセス構造１０のように、構造上に角がある場合、そこに電界が集中しやすく、本願の窒化物系半導体装置全体の耐圧を下げる原因になり得る。そこで、図１０に示すように、フィールドプレート電極でリセス構造１０における電界を緩和することで高耐圧なノーマリーオフ型半導体装置を実現することができる。このように、フィールドプレート電極８のドレイン電極４側の端部はゲート電極３とドレイン電極４との間で自由に配置することができる。   FIG. 10 shows a nitride semiconductor device according to a modification of the third embodiment of the present invention. 9 differs from FIG. 9 in that the end of the field plate electrode 8 on the drain electrode 4 side is outside the recess structure 10 region. When there is a corner in the structure as in the recess structure 10, the electric field is likely to concentrate there, which may cause a reduction in the breakdown voltage of the entire nitride-based semiconductor device of the present application. Therefore, as shown in FIG. 10, a normally-off type semiconductor device with high withstand voltage can be realized by relaxing the electric field in the recess structure 10 with the field plate electrode. Thus, the end of the field plate electrode 8 on the drain electrode 4 side can be freely arranged between the gate electrode 3 and the drain electrode 4.

本発明の第４の実施の形態に係わる窒化物系半導体装置は、図１１に示すように、アンドープＩｎXＧａ1-XＮ（０≦Ｘ≦１）からなり、膜厚が２μｍ程度のキャリア走行層１と、そのキャリア走行層１上に配置され、アンドープＩｎＹＡｌＺＧａ１−Ｙ−ＺＮ（０≦Ｙ≦１、０≦Ｚ≦１）からなり、膜厚が３０ｎｍ程度の障壁層２と、その障壁層２の一部を除去することで形成され、幅が３μｍ程度のリセス構造１０と、そのリセス構造１０上に形成された絶縁膜９と、その絶縁膜上に形成されたゲート電極３と、リセス構造１０領域以外に形成されたドレイン電極４とソース電極５とを備えている。障壁層２リセス構造１０領域における障壁層２の膜厚ｄは１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下である。 As shown in FIG. 11, the nitride-based semiconductor device according to the fourth embodiment of the present invention is made of undoped In X Ga 1-X N (0 ≦ X ≦ 1) and has a thickness of about 2 μm. a traveling layer 1 is disposed on the carrier transit layer 1, an undoped in Y Al Z Ga 1-Y -Z N (0 ≦ Y ≦ 1,0 ≦ Z ≦ 1) consists, thickness of about 30nm barrier Formed by removing part of the layer 2 and the barrier layer 2 and having a width of about 3 μm, an insulating film 9 formed on the recessed structure 10, and an insulating film 9 formed on the insulating film A gate electrode 3, and a drain electrode 4 and a source electrode 5 formed outside the recess structure 10 region. The thickness d of the barrier layer 2 in the barrier layer 2 recess structure 10 region is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)). )

図１のように、ゲート電極３が障壁層２に直接接しているショットキー性の接触では、ゲート電極に正バイアスを印加するとき、ショットキー障壁高さ以下の電圧しか印加できない。ショットキー障壁高さは、障壁層２の電子親和力とゲート電極３の金属の仕事関数の差が最大である。窒化物半導体装置においては、ゲート電極３にどのような金属を選択しても、ショットキー障壁高さは２Ｖ以下である。これより、ゲート電圧０Ｖでオフするノーマリーオフ型半導体装置では、オン状態でのゲート電圧の最大振幅は２Ｖ以下となる。このため、半導体装置の最大電流が小さくなる。   As shown in FIG. 1, in the Schottky contact in which the gate electrode 3 is in direct contact with the barrier layer 2, when a positive bias is applied to the gate electrode, only a voltage not higher than the Schottky barrier height can be applied. The Schottky barrier height has the largest difference between the electron affinity of the barrier layer 2 and the work function of the metal of the gate electrode 3. In the nitride semiconductor device, the Schottky barrier height is 2 V or less regardless of the metal selected for the gate electrode 3. Thus, in a normally-off type semiconductor device that is turned off at a gate voltage of 0 V, the maximum amplitude of the gate voltage in the on state is 2 V or less. For this reason, the maximum current of the semiconductor device is reduced.

本発明の第４の実施の形態に係る窒化物系半導体装置によれば、図１１に示すように障壁層２とゲート電極３との間に絶縁膜９を挿入することで、ゲート電極２に高い正バイアスを印加することが可能になる。これにより、ゲート電極３の下の二次元電子系のキャリア密度を増やすことができ、最大電流の大きなノーマリーオフ型半導体装置を実現することができる。   According to the nitride semiconductor device of the fourth embodiment of the present invention, the insulating film 9 is inserted between the barrier layer 2 and the gate electrode 3 as shown in FIG. A high positive bias can be applied. Thereby, the carrier density of the two-dimensional electron system under the gate electrode 3 can be increased, and a normally-off type semiconductor device with a large maximum current can be realized.

なお、上述した各実施例は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を実施例に開示されたもののみに特定するものではない。本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。   Each of the above-described embodiments exemplifies an apparatus and a method for embodying the technical idea of the present invention. The technical idea of the present invention is based on the material, shape, structure, and arrangement of components. Etc. are not limited only to those disclosed in the embodiments. The present invention can be variously modified and implemented without departing from the spirit of the present invention.

本発明の第１の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。1 is a schematic cross-sectional view showing a configuration of a nitride-based semiconductor device according to a first embodiment of the present invention. 伝導帯のエネルギーの模式的な図である。It is a schematic diagram of the energy of the conduction band. 障壁層の膜厚とキャリア密度の関係を示すグラフである。It is a graph which shows the relationship between the film thickness of a barrier layer, and carrier density. 障壁層のＡｌの組成比と臨界膜厚の関係を示すグラフである。It is a graph which shows the relationship between the Al composition ratio of a barrier layer, and a critical film thickness. 伝導帯のエネルギーの模式的な図である。It is a schematic diagram of the energy of the conduction band. 障壁層のＡｌの組成比と臨界膜厚の関係を示すグラフである。It is a graph which shows the relationship between the Al composition ratio of a barrier layer, and a critical film thickness. 臨界膜厚とキャリア走行層と障壁層のバンドギャップの差の関係を示すグラフである。It is a graph which shows the relationship between the critical film thickness and the difference of the band gap of a carrier travel layer and a barrier layer. 本発明の第２の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the nitride type semiconductor device which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the nitride type semiconductor device which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施の形態に係る変形例の窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the nitride type semiconductor device of the modification concerning the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係る窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the nitride type semiconductor device which concerns on the 4th Embodiment of this invention. 従来の窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the conventional nitride semiconductor device. 従来の窒化物系半導体装置の構成を示す模式的な断面図である。It is typical sectional drawing which shows the structure of the conventional nitride semiconductor device.

符号の説明Explanation of symbols

１ … キャリア走行層
２ … 障壁層
３ … ゲート電極
４ … ドレイン電極
５ … ソース電極
６ … コンタクト層
７ … 絶縁膜
８ … フィールドプレート電極
９ … 絶縁膜
１０ … リセス構造
１０−１ … （リセス構造の）上面 DESCRIPTION OF SYMBOLS 1 ... Carrier running layer 2 ... Barrier layer 3 ... Gate electrode 4 ... Drain electrode 5 ... Source electrode 6 ... Contact layer 7 ... Insulating film 8 ... Field plate electrode 9 ... Insulating film 10 ... Recess structure 10-1 ... (Recess structure Top surface

Claims (6)

ＩｎＸＧａ１−ＸＮ（０≦Ｘ≦１）からなるキャリア走行層と、
前記キャリア走行層上に積層され、その一部を除去することで形成されたリセス構造を有するＩｎＹＡｌＺＧａ１−Ｙ―ＺＮ（０＜Ｙ≦１、０＜Ｚ≦１）からなる障壁層と、
を有する電界効果トランジスタにおいて、
前記リセス構造における障壁層膜厚が、１６．４×（１−１．２７×Ｚ＋０．６８×（Ｙ−Ｘ））／（Ｚ−４．６６×（Ｙ−Ｘ））以下であることを特徴とする半導体装置。 A carrier traveling layer made of In X Ga 1-X N (0 ≦ X ≦ 1);
The laminated on the carrier transit layer, made of the In having a recess structure formed by removing a portion Y Al Z Ga 1-Y- Z N (0 <Y ≦ 1,0 <Z ≦ 1) A barrier layer;
In a field effect transistor having
The film thickness of the barrier layer in the recess structure is 16.4 × (1-1.27 × Z + 0.68 × (Y−X)) / (Z−4.66 × (Y−X)) or less. A featured semiconductor device. 前記リセス構造を除く前記障壁層上に形成され、前記障壁層よりバンドギャップが小さい、もしくは不純物濃度の高い半導体により構成されるコンタクト層と、
このコンタクト層上に形成されたドレイン電極とソース電極と
をさらに備えることを特徴とする請求項１に記載の半導体装置。 A contact layer formed on the barrier layer excluding the recess structure, and having a band gap smaller than the barrier layer or a semiconductor having a high impurity concentration;
The semiconductor device according to claim 1, further comprising a drain electrode and a source electrode formed on the contact layer. 前記コンタクト層はＩｎＹ´ＡｌＺ´ＧａＮ１−Ｙ´−Ｚ´（Ｙ´＞Ｙ、Ｚ´＜Ｚ）からなることを特徴とする請求項２に記載の半導体装置。 The contact layer is In Y'Al Z'GaN 1-Y' -Z' semiconductor device according to claim 2, characterized in that it consists of (Y'> Y, Z'<Z ). 少なくとも前記障壁層上に形成された絶縁膜と、
この絶縁膜上にフィールドプレート電極と
をさらに備えることを特徴とする請求項１又は２に記載の半導体装置。 An insulating film formed on at least the barrier layer;
The semiconductor device according to claim 1, further comprising a field plate electrode on the insulating film. 前記フィールドプレート電極の下面から前記リセス構造の上面までの距離は であることを特徴とする請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein a distance from a lower surface of the field plate electrode to an upper surface of the recess structure is 前記リセス構造内に形成された絶縁膜と、
この絶縁膜上に形成されたゲート電極と
をさらに備えることを特徴とする請求項１から５のいずれかに記載の半導体装置。

An insulating film formed in the recess structure;
6. The semiconductor device according to claim 1, further comprising a gate electrode formed on the insulating film.

JP2004209298A 2004-07-16 2004-07-16 Semiconductor device Active JP4607506B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004209298A JP4607506B2 (en) 2004-07-16 2004-07-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004209298A JP4607506B2 (en) 2004-07-16 2004-07-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2006032650A true JP2006032650A (en) 2006-02-02
JP4607506B2 JP4607506B2 (en) 2011-01-05

Family

ID=35898628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209298A Active JP4607506B2 (en) 2004-07-16 2004-07-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4607506B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210836A (en) * 2007-02-23 2008-09-11 Sanken Electric Co Ltd Field effect semiconductor device and its fabrication process
US7425721B2 (en) 2006-05-23 2008-09-16 Sharp Kabushiki Kaisha Field-effect transistor
JP2009530857A (en) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション III-nitride power semiconductor devices
WO2009116223A1 (en) * 2008-03-21 2009-09-24 パナソニック株式会社 Semiconductor device
US8030660B2 (en) 2008-02-13 2011-10-04 Kabushiki Kaisha Toshiba Semiconductor device
US8188515B2 (en) 2008-12-22 2012-05-29 Sanken Electric Co., Ltd. Semiconductor device
JP2012129540A (en) * 2007-01-31 2012-07-05 Panasonic Corp Semiconductor device
CN103548127A (en) * 2011-06-13 2014-01-29 松下电器产业株式会社 Semiconductor device and method for manufacturing same
US8698198B2 (en) 2006-10-20 2014-04-15 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2016058681A (en) * 2014-09-12 2016-04-21 株式会社東芝 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223697A (en) * 1999-01-29 2000-08-11 Nec Corp Heterojunction field effect transistor
JP2000277724A (en) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ Field-effect transistor and semiconductor device equipped with the same and manufacture of the same
JP2002289837A (en) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223697A (en) * 1999-01-29 2000-08-11 Nec Corp Heterojunction field effect transistor
JP2000277724A (en) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ Field-effect transistor and semiconductor device equipped with the same and manufacture of the same
JP2002289837A (en) * 2001-03-27 2002-10-04 Matsushita Electric Ind Co Ltd Semiconductor device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530857A (en) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション III-nitride power semiconductor devices
US9391185B2 (en) 2006-03-20 2016-07-12 Infineon Technologies Americas Corp. III-nitride power semiconductor device
US7425721B2 (en) 2006-05-23 2008-09-16 Sharp Kabushiki Kaisha Field-effect transistor
US8698198B2 (en) 2006-10-20 2014-04-15 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2012129540A (en) * 2007-01-31 2012-07-05 Panasonic Corp Semiconductor device
JP2008210836A (en) * 2007-02-23 2008-09-11 Sanken Electric Co Ltd Field effect semiconductor device and its fabrication process
US8227834B2 (en) 2008-02-13 2012-07-24 Kabushiki Kaisha Toshiba Semiconductor device
US8030660B2 (en) 2008-02-13 2011-10-04 Kabushiki Kaisha Toshiba Semiconductor device
US8390029B2 (en) 2008-03-21 2013-03-05 Panasonic Corporation Semiconductor device for reducing and/or preventing current collapse
JP2009231508A (en) * 2008-03-21 2009-10-08 Panasonic Corp Semiconductor device
WO2009116223A1 (en) * 2008-03-21 2009-09-24 パナソニック株式会社 Semiconductor device
US8188515B2 (en) 2008-12-22 2012-05-29 Sanken Electric Co., Ltd. Semiconductor device
US8476677B2 (en) 2008-12-22 2013-07-02 Sanken Electric Co., Ltd. Semiconductor device
CN103548127A (en) * 2011-06-13 2014-01-29 松下电器产业株式会社 Semiconductor device and method for manufacturing same
US9231059B2 (en) 2011-06-13 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
JP2016058681A (en) * 2014-09-12 2016-04-21 株式会社東芝 Semiconductor device
CN105990417A (en) * 2014-09-12 2016-10-05 株式会社东芝 Semiconductor device

Also Published As

Publication number Publication date
JP4607506B2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
JP5400266B2 (en) Field effect transistor
JP5697456B2 (en) Field effect transistor and power control device
JP4751150B2 (en) Nitride semiconductor devices
JP5564815B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4282708B2 (en) Nitride semiconductor devices
JP5653607B2 (en) GaN-based field effect transistor and manufacturing method thereof
JP5041701B2 (en) Heterojunction field effect transistor
JP5749580B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5383652B2 (en) Field effect transistor and manufacturing method thereof
JP5505698B2 (en) Semiconductor device
JP5388839B2 (en) Group III nitride semiconductor field effect transistor
JP2009231508A (en) Semiconductor device
JP2007035905A (en) Nitride semiconductor element
JP2007165719A (en) Nitride semiconductor element
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
JP2011114269A (en) Semiconductor device
WO2010016564A1 (en) Semiconductor device
JP5341345B2 (en) Nitride semiconductor heterostructure field effect transistor
JP4607506B2 (en) Semiconductor device
CN110310981B (en) Nitrogen face enhanced composite barrier layer gallium nitride based heterojunction field effect transistor
JP2007281453A (en) Semiconductor field effect transistor, and method for manufacturing same
JP2010287594A (en) Field effect transistor
JP2013225621A (en) Semiconductor device and manufacturing method of the same
JP5732228B2 (en) Manufacturing method of nitride semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R151 Written notification of patent or utility model registration

Ref document number: 4607506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3