JP2006029996A - エンコーダカウンタ - Google Patents

Abstract

【課題】各相の信号にパルス抜け等が生じて本来の物理状態量が正しく伝送されないような場合でもこれを修正して正しい計測のもとで安定した制御を継続できるエンコーダカウンタを提供する。
【解決手段】アップダウンカウンタ３と、ラッチ回路４を備えたエンコーダカウンタ１において、更に、Ａ相ディジタルフィルタ２１とＢ相ディジタルフィルタ２２を備え、Ａ相信号１１はＡ相ディジタルフィルタに入力しノイズを取り除いてアップダウンカウンタへ出力し、Ｂ相信号１２はＢ相ディジタルフィルタに入力しノイズを取り除いてアップダウンカウンタへ出力し、アップダウンカウンタは各相ディジタルフィルタの出力信号に基づいて、パルス数を計数するものである。
【選択図】 図１

Description

本発明は、電動機のフィードバック制御等において、位置や速度を検出するためによく用いられるパルスエンコーダ、特にインクリメント型パルスエンコーダの異常状態を検出し、あるいはその異常状態を回避するためのエンコーダカウンタに関するものである。

電動機のフィードバック制御等では、位置や速度の検出器として、インクリメント型パルスエンコーダと、そのパルスを計数するエンコーダカウンタを組み合わせたものがよく用いられる。
エンコーダカウンタは、Ａ相信号およびＢ相信号のエッジを検出して、カウンタをアップダウンさせるアップダウンカウンタを備え、一定間隔でそのカウンタの値を出力する。Ａ相信号およびＢ相信号はデューティ比５０％で互いに９０度の位相差をもって出力されるパルス信号である。各相信号に対応する例えばＬＥＤからなる発光素子および例えばフォトダイオードからなる受光素子は、エンコーダのスリットを挟んで対向するように配設されている。Ａ相信号のエッジを検出すると、そのときのＢ相信号のレベルでアップまたはダウンを判断して、カウント値を変更する。
しかし、各相の信号は、パルス抜けが生じたり、電気的なノイズが重畳されたりして、本来の物理状態量（位置や速度を意味する信号）が正しく伝送されないことが間々あり、電動機の制御に悪影響を及ぼすことが知られている。

このような場合には、エンコーダの異常状態を知らせるために、異常を検知したときに異常検出信号を出力する装置が知られている（例えば、特許文献１参照）。
特開平１１−６４０４０号公報（第３−６頁および第１図）

図５は、特許文献１記載の公知技術の一例であるエンコーダの異常検出装置の構成を示した説明図である。
図において、５７は異常検出信号５６を出力する異常検出手段である。制御手段５３が変位体５１（たとえば電動機）に対して変位指令（図示省略）を出力すると共に、変位指令の変位方向が連続して一定である場合に一方向指令中信号５２を出力するものであり、異常検出手段５７は、この制御手段５３が一方向指令中信号５２を出力している間に、位置データ出力手段５４（アップダウンカウンタ）が出力するアップダウン信号５５が示すカウント動作のアップ、ダウンが切替わった場合（すなわち、変位指令の変位方向と、エンコーダで検出された速度の方向が異なる場合）には、異常検出信号５６を出力するものである。

以上に述べた従来のエンコーダの異常検出装置では、異常を検出して、ただ単に異常検出信号を出力するのみで、その出力後は、正しい計測のもとで制御運転を継続させることは困難であった。
そこで、本発明の第１の目的は、各相の信号にパルス抜けが生じたり、電気的なノイズが重畳されたりして、本来の物理状態量（位置や速度を意味する信号）が正しく伝送されないような場合でも、これを修正して正しい計測のもとで安定した制御を継続させることができるエンコーダカウンタを提供することにある。

また、従来のエンコーダの異常検出装置では、変位指令の変位方向が連続して一定である場合（すなわち、一方向指令中信号５２を出力している間）にしか、異常を検出することはできなかった。このため、高加減速で繰り返し往復動作をさせるような場合では、その動作方向が頻繁に切り替わるため、確実に異常検出させることが困難であった。
そこで、本発明の第２の目的は、高加減速で繰り返し往復動作をさせるような場合でも、確実に異常を認識して、安定した制御を継続させることができるエンコーダカウンタを提供することにある。

さらに、電動機のフィードバック制御等では、過速度状態（制御対象に許される最大速度を超えてしまう状態をいう）に達したかどうかの判断を、図示しない上位の制御装置にて判断させる方法が一般的であり、上位の制御装置の演算負荷を高くする原因の一つとなっていた。
そこで、本発明第３の目的は、上位の制御装置の過速度状態検出機能に対する演算負荷を軽減させ、また、エンコーダが故障したときには、その故障通知を上位の装置に対して知らせることで、システムの故障原因を特定させることができるエンコーダカウンタを提供することにある。

前記課題を達成するために、請求項１記載のエンコーダカウンタの発明は、少なくともＡ相信号およびＢ相信号からなる、互いに位相の異なるパルス信号のパルス数を計数するアップダウンカウンタと、ラッチ信号に基づいて前記アップダウンカウンタの値をラッチし、エンコーダカウント信号を出力するラッチ回路と、を備えるエンコーダカウンタにおいて、その内部にさらに、Ａ相ディジタルフィルタおよびＢ相ディジタルフィルタを備え、前記Ａ相信号は前記Ａ相ディジタルフィルタに入力されて前記Ａ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記Ｂ相信号は前記Ｂ相ディジタルフィルタに入力されて前記Ｂ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記アップダウンカウンタは、前記各相ディジタルフィルタの出力信号に基づいてパルス数を計数することを特徴としている。
また、請求項２記載の発明は、請求項１記載のエンコーダカウンタにおいて、前記アップダウンカウンタがさらにＺ相信号のパルス数を計数する場合には、前記エンコーダカウンタの内部にさらに、Ｚ相ディジタルフィルタを備え、前記Ｚ相信号は前記Ｚ相ディジタルフィルタに入力されて前記Ｚ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記アップダウンカウンタは、前記各相ディジタルフィルタの出力信号に基づいてパルス数を計数することを特徴としている。
また、請求項３記載の発明は、請求項１または２記載のエンコーダカウンタにおいて、前記エンコーダカウンタの内部にさらに、十分に短い一定周期で該時刻を発するクロックを備え、ｔ１を前記クロックの時刻、ｔ０をｔ１より１周期前の前記クロックの時刻、Ａ＝ｉｎｐｕｔ（ｔ０）、Ｂ＝ｏｕｔｐｕｔ(ｔ０)、Ｃ＝ｉｎｐｕｔ(ｔ１)、Ｄ＝ｏｕｔｐｕｔ(ｔ１)、ｉｎｐｕｔ(ｔ)＝時刻ｔにおける前記各相ディジタルフィルタの入力信号、ｏｕｔｐｕｔ(ｔ)＝時刻ｔにおける前記各相ディジタルフィルタの出力信号、ａｎｄ、ｏｒをそれぞれ論理積、論理和を行う二項演算子としたとき、前記各相ディジタルフィルタは、前記該時刻になるたびに、Ｄ＝(ＡａｎｄＢ)ｏｒ(ＢａｎｄＣ)ｏｒ(ＣａｎｄＡ)なる演算を行い、その演算処理結果Ｄを、前記アップダウンカウンタへ出力することを特徴としている。

また、請求項４記載の発明は、請求項１〜３のいずれか１項記載のエンコーダカウンタにおいて、前記エンコーダカウンタの内部にさらに、前記クロックと、前記各相ディジタルフィルタの出力信号を監視するエラー検出回路を備え、前記エラー検出回路は、前記各相信号それぞれにおいて、アップ信号が検出された時刻からダウン信号が検出されるまでの時間間隔が一定時間以下であった場合にはハイパルス幅エラー信号を出力し、ダウン信号が検出された時刻からアップ信号が検出されるまでの時間間隔が一定時間以下であった場合にはローパルス幅エラー信号を出力することを特徴としている。
また、請求項５記載の発明は、請求項１〜４のいずれか１項記載のエンコーダカウンタにおいて、前記エンコーダカウンタの内部にさらに、前記クロックと、前記各相ディジタルフィルタの出力信号を監視するエラー検出回路を備え、前記エラー検出回路は、前記Ａ相信号のアップまたはダウン信号が検出された時刻と、前記Ｂ相信号のアップまたはダウン信号が検出された時刻との時間間隔が一定時間以下であった場合には位相エラー信号を出力することを特徴としている。
また、請求項６に記載の発明は、請求項４または５記載のエンコーダカウンタにおいて、前記エラー検出回路は、前記ハイパルス幅エラー信号、前記ローパルス幅エラー信号及び前記位相エラー信号の論理和をとり一つのエラー信号として出力することを特徴としている。

請求項１〜３記載のエンコーダカウンタでは、エンコーダが出力する各相のパルス信号に、そのノイズを取り除くディジタルフィルタを設けるため、各相の信号に、パルス抜けが生じたり、電気的なノイズが重畳されたりして、本来の物理状態量（位置や速度を意味する信号）が正しく伝送されないような場合でも、これを修正して正しい計測のもとで安定した制御を継続させることができ、また、高加減速で繰り返し往復動作をさせるような場合でも、確実に異常を認識して、安定した制御を継続させることができる。

請求項４〜６記載のエンコーダカウンタでは、各相のパルス信号のアップダウンする時間間隔を計測して、その時間間隔が一定時間以下である場合には、エラー信号を出力するため、上位の制御装置の過速度状態検出機能に対する演算負荷を軽減させ、また、エンコーダが故障したときには、その故障通知を上位の装置に対して知らせることで、システムの故障原因を特定させることができる。

[実施例１]
以下、本発明第１の実施例を図１および図２に基づいて説明する。
図１は本発明のエンコーダカウンタの構成を示す説明図であり、図２は各相のディジタルフィルタの機能を示す説明図である。
図１において、エンコーダカウンタ１は、Ａ相信号１１およびＢ相信号１２からなる、互いに位相の異なるパルス信号のパルス数を計数するアップダウンカウンタ３と、ラッチ信号１４に基づいてアップダウンカウンタ３の値をラッチし、エンコーダカウント信号１５を出力するラッチ回路４と、Ａ相ディジタルフィルタ２１と、Ｂ相ディジタルフィルタ２２を備える。
Ａ相信号１１はＡ相ディジタルフィルタ２１に入力されて、Ａ相信号１１のノイズを取り除いたのちに、Ａ相ディジタルフィルタ出力信号２４として、アップダウンカウンタ３へ出力され、Ｂ相信号１２はＢ相ディジタルフィルタ２２に入力されて、Ｂ相信号１２のノイズを取り除いたのちに、Ｂ相ディジタルフィルタ出力信号２５として、アップダウンカウンタ３へ出力される。

アップダウンカウンタ３が、さらにＺ相信号１３のパルス数を計数する場合には、エンコーダカウンタ１の内部にさらに、Ｚ相ディジタルフィルタ２３を備える。Ｚ相信号１３はＺ相ディジタルフィルタ２３に入力されて、Ｚ相信号１３のノイズを取り除いたのちに、Ｚ相ディジタルフィルタ出力信号２６として、アップダウンカウンタ３へ出力される。
ここで、Ａ相信号１１およびＢ相信号１２は、デューティ比５０％で互いに９０度の位相差をもって出力されるパルス信号であり、Ｚ相信号１３は、エンコーダが回転型である場合は回転体が一回転する毎に出力され、エンコーダがリニア型である場合は移動体がある一点（複数点ということもある）を通過する毎に出力されるパルス信号であり、アップダウンカウンタ３は、Ｚ相信号１３の変化に応じてそのカウント値をリセットすることが一般的である。

アップダウンカウンタ３は、各相ディジタルフィルタ２１〜２３の出力に基づいてフィルタリングされた各相デジタルフィルタ出力信号２４〜２６の信号パルスエッジを検出し、カウントアップ、およびダウンを計数する。
各相ディジタルフィルタ２１〜２３は、ノイズとして考えられる高い周波数をカットできるような演算処理を設定し、その処理結果を各相ディジタルフィルタ出力信号２４〜２６として、アップダウンカウンタ３へ送るようにすればよい。
アップダウンカウンタ３がカウントした値は、ラッチ信号１４のタイミングでラッチ回路４によりラッチされ、エンコーダカウント信号１５として出力される。

つぎに、各相ディジタルフィルタ２１〜２３の機能の一例をさらに詳しく説明する。
エンコーダカウンタ１の内部に、さらに、クロック２を備えており、これは十分に短い一定周期（たとえば、数マイクロ秒〜数十マイクロ秒程度の周期）で該時刻（クロックパルス２７）を発するものである。
ｔ１を該時刻、ｔ０を該時刻ｔ１より１クロック前の時刻、Ａ＝ｉｎｐｕｔ（ｔ０）、Ｂ＝ｏｕｔｐｕｔ(ｔ０)、Ｃ＝ｉｎｐｕｔ(ｔ１)、Ｄ＝ｏｕｔｐｕｔ(ｔ１)、ｉｎｐｕｔ(ｔ)＝時刻ｔにおける各相ディジタルフィルタ２１〜２３の入力信号、ｏｕｔｐｕｔ(ｔ)＝時刻ｔにおけるディジタルフィルタ２１〜２３の出力信号、ａｎｄ、ｏｒをそれぞれ論理積、論理和を行う二項演算子、としたとき、各相ディジタルフィルタ２１〜２３は、該時刻になるたび（クロックパルス２７が発せられるたび）に、Ｄ＝(ＡａｎｄＢ)ｏｒ(ＢａｎｄＣ)ｏｒ(ＣａｎｄＡ)なる演算でノイズを取り除き、その演算処理結果Ｄを、アップダウンカウンタ３へ送るようにしている。

この方法は、簡単な論理演算なので、短時間で処理できる。
図２は、そのフィルタの機能を示す一例であり、横軸に時刻をとって、一定周期Ｔｚ毎に発せられるクロックパルス２７、ディジタルフィルタ入力信号１０およびディジタルフィルタ出力信号２０の関係を示している。時刻Ｔａでディジタルフィルタ入力信号１０がアップし、時刻Ｔａの１クロック後である時刻Ｔｂ以降でもディジタルフィルタ入力信号１０がアップしたままにあるときは、ディジタルフィルタ出力信号２０が時刻Ｔｂでアップし、それ以降もアップを継続する。
このような演算処理で、ディジタルフィルタ入力信号１０に対して、ディジタルフィルタ出力信号２０が１クロック分だけ遅れて出力するようになる。
一方、時刻Ｔｃでディジタルフィルタ入力信号１０がダウンし、時刻Ｔｃの１クロック後である時刻Ｔｄでディジタルフィルタ入力信号１０がアップした場合には、時刻Ｔｄでもディジタルフィルタ出力信号２０がダウンせず、それ以降もアップを継続する。

このように、第１の実施例によれば、エンコーダが出力する各相のパルス信号に、そのノイズを取り除くディジタルフィルタを設けるため、各相の信号にパルス抜けが生じたり、電気的なノイズが重畳されたりして、本来の物理状態量（位置や速度を意味する信号）が正しく伝送されないような場合でも、これを修正して正しい計測のもとで安定した制御を継続させることができ、また、高加減速で繰り返し往復動作をさせるような場合でも、確実に異常を認識して、安定した制御を継続させることができる。

[実施例２]
次に、本発明第２の実施例を図１、図３および図４に基づいて説明する。
なお、第１の実施例の説明と同じ機能を有するものについては、重複する説明を省略する。
図３はハイパルス幅エラーおよびローパルス幅エラーの状態を示す説明図であり、図４は位相エラーの状態を示す説明図である。
図１において、エンコーダカウンタ１は、その内部にさらに、クロック２と、各相ディジタルフィルタ出力信号２４〜２６を監視するエラー検出回路５を備えている。
エラー検出回路５は、各相信号１１〜１３のノイズを取り除いた各相ディジタルフィルタ出力信号２４〜２６のそれぞれにおいて、アップ信号が検出された時刻からダウン信号が検出されるまでの時間間隔が一定時間以下であった場合にはハイパルス幅エラー信号１６を出力し、ダウン信号が検出された時刻からアップ信号が検出されるまでの時間間隔が一定時間以下であった場合にはローパルス幅エラー信号１７を出力する。
また、エラー検出回路５は、Ａ相信号１１のノイズを取り除いたＡ相ディジタルフィルタ出力信号２４のアップまたはダウン信号が検出された時刻と、Ｂ相信号１２のノイズを取り除いたＢ相ディジタルフィルタ出力信号２５のアップまたはダウン信号が検出された時刻との時間間隔が一定時間以下であった場合には位相エラー信号１８を出力する。

例として、ハイパルス幅、ローパルス幅が閾値４クロック以下となる場合は、過速度状態にあると判断し、それぞれハイパルス幅エラー、ローパルス幅エラーとする場合を考える。
図３はそのエラー状態を示す一例である。
図において、横軸に時刻をとって、一定周期Ｔｚ毎に発せられるクロックパルス２７、ディジタルフィルタ出力信号２０の関係を示している。各相のディジタルフィルタ出力信号２０について、そのアップまたはダウンの状態が継続している時間をクロックパルス２７により計数して、その計数した時間が閾値４クロック以下であるにもかかわらずディジタルフィルタ出力信号２０に変化があったとき、すなわち時刻Ｔｆ、Ｔｉの時点で、それぞれハイパルス幅エラー、ローパルス幅エラーと判断する。
閾値４クロックを超えた後でディジタルフィルタ出力信号２０に変化があったとき、すなわち時刻Ｔｇ、Ｔｈの時点では、エラーとしない。なお、この処理は、Ａ相信号１１、Ｂ相信号１２およびＺ相信号１３それぞれにおいて行うことが望ましい。

例として、位相幅が閾値３クロック以下となる場合は、過速度状態にあると判断し、位相エラーとする場合を考える。
図４は、そのエラー状態を示す一例である。
図において、横軸に時刻をとって、一定周期Ｔｚ毎に発せられるクロックパルス２７、Ａ相ディジタルフィルタ出力信号２４、Ｂ相ディジタルフィルタ出力信号２５の関係を示している。Ａ相ディジタルフィルタ出力信号２４およびＢ相ディジタルフィルタ出力信号２５について、そのアップまたはダウンの状態が継続している時間をクロックパルス２７により計数して、その計数した時間が閾値３クロック以下であるにもかかわらずＡ相ディジタルフィルタ出力信号２４あるいはＢ相ディジタルフィルタ出力信号２５に変化があったとき、すなわち時刻Ｔｊ、Ｔｌの時点で、位相エラーと判断する。
閾値３クロックを超えた後でＡ相ディジタルフィルタ出力信号２４あるいはＢ相ディジタルフィルタ出力信号２５に変化があったとき、すなわち時刻Ｔｋ、Ｔｍの時点では、エラーとしない。
このように、各相ディジタルフィルタ出力信号２４〜２６を用いてエラーの判断を行っているのは、エラー検出回路５に電気的なノイズ等が入力されないようにするためであって、各相信号１１〜１３のノイズが問題にならない場合あるいは別の手段によりノイズがすでに取り除かれている場合であれば、各相ディジタルフィルタ出力信号２４〜２６の替わりに、各相信号１１〜１３をそのままエラー検出回路５に入力するような形としてもよい。

このように、第２の実施例によれば、各相のパルス信号のアップダウンする時間間隔を計測して、その時間間隔が一定時間以下である場合には、エラー信号を出力するため、上位の制御装置の過速度状態検出機能に対する演算負荷を軽減させ、また、エンコーダが故障したときには、その故障通知を上位の装置に対して知らせることで、システムの故障原因を特定させることができる。
なお、この実施例では、各エラー要因を、区別してエラー信号を出力していたが、各エラーの論理和をとって、一つのエラー信号として出力させる形態としていてもよい。
また、回転型エンコーダ、リニア型エンコーダは、いずれも、エンコーダカウンタ１へ送信するパルス信号が同じ形態であるから、本実施形態は、回転型、リニア型などといったエンコーダの種類の別を特に意識したものではない。
さらに、本実施形態は電動機制御に限らず、油圧制御や、ボイスコイルモータ制御など、サーボ系で位置や速度を検出する等の目的でエンコーダを用いているものであれば、どのような制御対象であっても同じ形態で、適用可能である。

主要な利用可能性の一例として、超精密工作機械や半導体露光装置など、精密位置決めや精密送りが要求される装置において、その対象物の位置や速度を検出するために必要なエンコーダカウンタとして利用できる。

本発明のエンコーダカウンタの構成を示す説明図である。 各相のディジタルフィルタの機能を示す説明図である。 ハイパルス幅エラーおよびローパルス幅エラーの状態を示す説明図である。 位相エラーの状態を示す説明図である。 従来技術の一例であるエンコーダの異常検出装置の構成を示す説明図である。

符号の説明

１ エンコーダカウンタ
２ クロック
３ アップダウンカウンタ
４ ラッチ回路
５ エラー検出回路
１０ ディジタルフィルタ入力信号
１１ Ａ相信号
１２ Ｂ相信号
１３ Ｚ相信号
１４ ラッチ信号
１５ エンコーダカウント信号
１６ ハイパルス幅エラー信号
１７ ローパルス幅エラー信号
１８ 位相エラー信号
２０ ディジタルフィルタ出力信号
２１ Ａ相ディジタルフィルタ
２２ Ｂ相ディジタルフィルタ
２３ Ｚ相ディジタルフィルタ
２４ Ａ相ディジタルフィルタ出力信号
２５ Ｂ相ディジタルフィルタ出力信号
２６ Ｚ相ディジタルフィルタ出力信号
２７ クロックパルス

Claims (6)

1. 少なくともＡ相信号およびＢ相信号からなる、互いに位相の異なるパルス信号のパルス数を計数するアップダウンカウンタと、ラッチ信号に基づいて前記アップダウンカウンタの値をラッチし、エンコーダカウント信号を出力するラッチ回路と、を備えるエンコーダカウンタにおいて、その内部にさらに、Ａ相ディジタルフィルタおよびＢ相ディジタルフィルタを備え、前記Ａ相信号は前記Ａ相ディジタルフィルタに入力されて前記Ａ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記Ｂ相信号は前記Ｂ相ディジタルフィルタに入力されて前記Ｂ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記アップダウンカウンタは、前記各相ディジタルフィルタの出力信号に基づいてパルス数を計数することを特徴としたエンコーダカウンタ。
2. 前記アップダウンカウンタがさらにＺ相信号のパルス数を計数する場合には、前記エンコーダカウンタの内部にさらに、Ｚ相ディジタルフィルタを備え、前記Ｚ相信号は前記Ｚ相ディジタルフィルタに入力されて前記Ｚ相信号のノイズを取り除いたのちに前記アップダウンカウンタへ出力され、前記アップダウンカウンタは、前記各相ディジタルフィルタの出力信号に基づいてパルス数を計数することを特徴とした請求項１記載のエンコーダカウンタ。
3. 前記エンコーダカウンタの内部にさらに、十分に短い一定周期で該時刻を発するクロックを備え、ｔ１を前記クロックの時刻、ｔ０をｔ１より１周期前の前記クロックの時刻、Ａ＝ｉｎｐｕｔ（ｔ０）、Ｂ＝ｏｕｔｐｕｔ(ｔ０)、Ｃ＝ｉｎｐｕｔ(ｔ１)、Ｄ＝ｏｕｔｐｕｔ(ｔ１)、ｉｎｐｕｔ(ｔ)＝時刻ｔにおける前記各相ディジタルフィルタの入力信号、ｏｕｔｐｕｔ(ｔ)＝時刻ｔにおける前記各相ディジタルフィルタの出力信号、ａｎｄ、ｏｒをそれぞれ論理積、論理和を行う二項演算子としたとき、前記各相ディジタルフィルタは、前記該時刻になるたびに、Ｄ＝(ＡａｎｄＢ)ｏｒ(ＢａｎｄＣ)ｏｒ(ＣａｎｄＡ)なる演算を行い、その演算処理結果Ｄを、前記アップダウンカウンタへ出力することを特徴とした請求項１または２記載のエンコーダカウンタ。
4. 前記エンコーダカウンタの内部にさらに、前記クロックと、前記各相ディジタルフィルタの出力信号を監視するエラー検出回路を備え、前記エラー検出回路は、前記各相信号それぞれにおいて、アップ信号が検出された時刻からダウン信号が検出されるまでの時間間隔が一定時間以下であった場合にはハイパルス幅エラー信号を出力し、ダウン信号が検出された時刻からアップ信号が検出されるまでの時間間隔が一定時間以下であった場合にはローパルス幅エラー信号を出力することを特徴とした請求項１〜３のいずれか１項記載のエンコーダカウンタ。
5. 前記エンコーダカウンタの内部にさらに、前記クロックと、前記各相ディジタルフィルタの出力信号を監視するエラー検出回路を備え、前記エラー検出回路は、前記Ａ相信号のアップまたはダウン信号が検出された時刻と、前記Ｂ相信号のアップまたはダウン信号が検出された時刻との時間間隔が一定時間以下であった場合には位相エラー信号を出力することを特徴とした請求項１〜４のいずれか１項記載のエンコーダカウンタ。
6. 前記エラー検出回路は、前記ハイパルス幅エラー信号、前記ローパルス幅エラー信号及び前記位相エラー信号の論理和をとり、一つのエラー信号として出力することを特徴とする請求項４又は５記載のエンコーダカウンタ。

Images