JP2006024686A - Solid-state imaging apparatus - Google Patents

Solid-state imaging apparatus Download PDF

Info

Publication number
JP2006024686A
JP2006024686A JP2004200563A JP2004200563A JP2006024686A JP 2006024686 A JP2006024686 A JP 2006024686A JP 2004200563 A JP2004200563 A JP 2004200563A JP 2004200563 A JP2004200563 A JP 2004200563A JP 2006024686 A JP2006024686 A JP 2006024686A
Authority
JP
Japan
Prior art keywords
solid
annular gate
state imaging
carrier pocket
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004200563A
Other languages
Japanese (ja)
Inventor
Hidenori Tanido
英則 谷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004200563A priority Critical patent/JP2006024686A/en
Publication of JP2006024686A publication Critical patent/JP2006024686A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging apparatus that has improved linearly in strength versus signal output and can suppress deterioration in the linearly of sensitivity when signal charges are small, and fixed pattern noise by the variations. <P>SOLUTION: The solid-state imaging apparatus includes an annular gate 11; a source region 12 formed inside the annular gate; a drain region 13 formed so that the outer periphery of the annular gate is covered; and a carrier pocket 14 formed annularly at the lower portion of the annular gate. In the solid-state imaging apparatus, the outer periphery section of the carrier pocket 14 formed annularly is rounded. Ideally, corners are preferably rounded so that the length in the direction of the gate length (channel length) in the annular gate and/or annular carrier pocket is the same at any part on the circumference. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、高画質及び低消費電力の特性を有する固体撮像装置に関し、固体撮像装置に係り、特に被写体光に応じて閾値(Vth)を変調することにより信号出力を得ることが可能な、環状のゲート形状を有する固体撮像装置の画質改善に関する。   The present invention relates to a solid-state image pickup device having characteristics of high image quality and low power consumption, and more particularly to a solid-state image pickup device, and in particular, a ring shape capable of obtaining a signal output by modulating a threshold value (Vth) according to subject light. The present invention relates to image quality improvement of a solid-state imaging device having a gate shape.

携帯電話などに搭載される固体撮像装置としては、CCD(電荷結合素子)型のイメージセンサと、MOS型イメージセンサとがある。CCD型のイメージセンサは画質に優れ、MOS型のイメージセンサは消費電力が少なく、プロセスコストが低い。近年、高画質と低消費電力とを共に兼ね備えた閾値変調方式のMOS型固体撮像装置が提案されている。閾値変調方式のMOS型固体撮像装置については、例えば、特許文献1に開示されている。   Solid-state imaging devices mounted on cellular phones and the like include CCD (charge coupled device) type image sensors and MOS type image sensors. The CCD type image sensor is excellent in image quality, and the MOS type image sensor has low power consumption and low process cost. In recent years, a threshold modulation type MOS solid-state imaging device having both high image quality and low power consumption has been proposed. A threshold modulation type MOS solid-state imaging device is disclosed in, for example, Patent Document 1.

図7は特許文献1によって開示された閾値変調方式の固体撮像装置の変調トランジスタを上から見た模式的平面図、図8は図7のA−A線断面図を示している。   FIG. 7 is a schematic plan view of the modulation transistor of the threshold modulation type solid-state imaging device disclosed in Patent Document 1, and FIG. 8 is a sectional view taken along line AA of FIG.

図7及び図8によって示された閾値変調方式の固体撮像装置においては、フォトダイオード20(2点鎖線にて示す)と、変調トランジスタ10と呼ばれるトランジスタ領域を備え、変調トランジスタ10は例えば4角形もしくは8角形(特許文献1の図1では4角形の場合が示されているが、本願図7では8角形のものを示している)のリング状ゲート電極11を有し、リング状ゲート電極11の中央部にソース拡散領域12が形成され、リング状ゲート電極11を囲むようにドレイン拡散領域13が形成されている。フォトダイオード20で構成される受光部を変調トランジスタ10の外に設けたこと、及びチャネル幅方向のチャネル領域15下の閾値変調に寄与するウエル領域16内にキャリアポケット14と呼ぶ高濃度埋込層を形成し、ソース拡散領域12からドレイン拡散領域13にわたって信号電荷に対してポテンシャルの低いところを形成している。キャリアポケット14は、光電変換された信号電荷を蓄積する機能を有している。   The threshold modulation type solid-state imaging device shown in FIGS. 7 and 8 includes a photodiode 20 (indicated by a two-dot chain line) and a transistor region called a modulation transistor 10, and the modulation transistor 10 is, for example, rectangular or The ring-shaped gate electrode 11 has an octagonal shape (the case of a quadrangular shape is shown in FIG. 1 of Patent Document 1 but an octagonal shape is shown in FIG. 7 of the present application). A source diffusion region 12 is formed in the center, and a drain diffusion region 13 is formed so as to surround the ring-shaped gate electrode 11. A high-concentration buried layer called a carrier pocket 14 in the well region 16 that contributes to threshold modulation under the channel region 15 in the channel width direction is provided outside the modulation transistor 10 with a light-receiving portion composed of a photodiode 20 And a portion having a low potential with respect to the signal charge is formed from the source diffusion region 12 to the drain diffusion region 13. The carrier pocket 14 has a function of accumulating photoelectrically converted signal charges.

フォトダイオード20に入射した光によって発生した光発生電荷は、リング状ゲート電極11の下方に設けられたP型ウエルの領域16に転送されて、この領域に形成されたキャリアポケット14に蓄積される。キャリアポケット14に蓄積された光発生電荷によって変調トランジスタ10の閾値電圧(Vth)が変化する。これにより、変調トランジスタ10のソース領域12に接続された図示しないソースコンタクトから入射光(光強度)に対応した画素信号を得ることができるようになっている。なおリング形状のゲート電極11は4角形もしくは8角形でリングを形成しているため、キャリアポケット14も同様な形状となっている。   Photogenerated charges generated by light incident on the photodiode 20 are transferred to a P-type well region 16 provided below the ring-shaped gate electrode 11 and accumulated in a carrier pocket 14 formed in this region. . The threshold voltage (Vth) of the modulation transistor 10 is changed by the photo-generated charges accumulated in the carrier pocket 14. Thereby, a pixel signal corresponding to incident light (light intensity) can be obtained from a source contact (not shown) connected to the source region 12 of the modulation transistor 10. Since the ring-shaped gate electrode 11 has a quadrangular or octagonal ring, the carrier pocket 14 has the same shape.

特許文献2乃至4についても、キャリアポケットなる言葉の記載はないが、同様なことが従来の技術として記述され、低照度時の光強度対信号出力の特性における感度リニアリティ劣化とそのばらつきによる固定パターンノイズ発生を改善すべく、リング形状のゲート電極を使用せず、ストレート形状のゲート電極とし、且つ素子分離電極を有した構成を提案している。
特許第2935492号 特開平10-65138号公報 特開平10-65137号公報 特開平10-144902号公報
In Patent Documents 2 to 4, there is no description of the term carrier pocket, but the same is described as the prior art, and a fixed pattern due to sensitivity linearity degradation and variations in light intensity versus signal output characteristics at low illuminance. In order to improve noise generation, a configuration in which a ring-shaped gate electrode is not used, a straight-shaped gate electrode, and an element isolation electrode is proposed.
Patent No. 2954992 Japanese Patent Laid-Open No. 10-65138 Japanese Patent Laid-Open No. 10-65137 Japanese Patent Laid-Open No. 10-144902

しかしながら、特許文献2乃至4では、ストレート形状の制御電極を使用することにより素子分離用の電極を有しているが、電極下に位置する分離層を形成するのが難しくなるという問題がある。また、酸化膜を増やすことはプロセス加工が増えるという問題がある。   However, although Patent Documents 2 to 4 have an electrode for element isolation by using a straight control electrode, there is a problem that it is difficult to form a separation layer located under the electrode. In addition, increasing the oxide film has a problem that process processing increases.

一方、特許文献1において、リング状ゲート11を使用することによって生じる問題は以下の通りである。   On the other hand, in Patent Document 1, problems caused by using the ring-shaped gate 11 are as follows.

図9は、特許文献1の閾値変調方式のMOS型固体撮像装置を使用して低照度環境下での変調時の電流分布を示したものである。ここでは、変調トランジスタ10の辺部と角部を含むB−B’線部分のみを示したが、変調時の電流は主に8角形の各辺部分を流れる。即ち、8角形の辺部を流れるドレイン・ソース電流IBの方が8角形の角部を流れるドレイン・ソース電流IB’よりも大きい。つまり、IB>IB’である。これは電流経路(ドレイン・ソース間距離)が角部よりも辺部のほうが短く、かつ図10に示すように辺部の方が角部よりポテンシャルが高いため、電流が流れ易いためである。なお、辺部と角部とでポテンシャルに差異が発生するのは、辺部よりも角部の方がキャリアポケットのゲート長方向の長さ(即ちゲートを横切る方向のポケット長)が長くなるため、2次元効果が働き、ポケット長の長い角部が辺部よりもポテンシャル降下が生じるためである。   FIG. 9 shows a current distribution during modulation in a low illuminance environment using the threshold-modulation MOS type solid-state imaging device disclosed in Patent Document 1. Here, only the B-B ′ line portion including the side portion and the corner portion of the modulation transistor 10 is shown, but current during modulation mainly flows through each side portion of the octagon. That is, the drain / source current IB flowing through the octagonal side is larger than the drain / source current IB 'flowing through the octagonal side. That is, IB> IB ′. This is because the current path (the distance between the drain and the source) is shorter at the side than at the corner, and the potential at the side is higher than that at the corner as shown in FIG. The difference in potential between the side and the corner is because the length of the carrier pocket in the gate length direction (that is, the pocket length in the direction across the gate) is longer at the corner than at the side. This is because a two-dimensional effect works and a corner portion having a longer pocket length causes a potential drop than a side portion.

即ち、画素セルにおいて、環状ゲート11の角部の長さL2は辺部の長さL1より大きく(L2>L1)、キャリアポケット14の角部の長さl2は辺部の長さl1より大きい(l2>l1)ために、角部が辺部よりもポテンシャル降下が生じている。   That is, in the pixel cell, the length L2 of the corner of the annular gate 11 is larger than the length L1 of the side (L2> L1), and the length l2 of the corner of the carrier pocket 14 is larger than the length of the side l1. Since (l2> l1), the corner portion has a potential drop more than the side portion.

図10は図9のB−B’線断面におけるキャリアポケット14のポテンシャルの差異を示している。図10の符号Pa,Pbは、図9におけるa点,b点のポテンシャルを示している。   FIG. 10 shows a difference in potential of the carrier pocket 14 in the cross section along line B-B ′ of FIG. 9. Symbols Pa and Pb in FIG. 10 indicate potentials at points a and b in FIG.

a点はキャリアポケット14における辺部の位置に相当し、b点はキャリアポケット14における角部の位置に相当する。従って、Paはキャリアポケット14における辺部のポテンシャルを示し、Pbはキャリアポケット14における角部のポテンシャルを示している。b点を含む角度はリング状ゲート電極11の一部を形成しているが、その一部だけポテンシャルの低い(深い)ところがあると、低照度の環境下にあっては、信号電荷(ホール)はまずそこから溜まってくるが、角部は辺部に比べ面積が小さい(即ち、梨地で示されるキャリアポケット領域の極く一部分である)ので、その信号電荷は信号出力の変調にあまり寄与しない。つまり、低照度時には、蓄積電荷をクリアされた状態から再び蓄積していく過程で、ポテンシャルが最も低い角部のb点から電荷が溜まっていくが、それはキャリアポケット領域の前記角部に当たるごく一部の領域に蓄積されていくことになり、ポテンシャルが低く電流が流れにくい角部で部分的・局所的に電流が上がっていくだけなので、信号出力(チャネル電流)の変調に寄与しにくい。   Point a corresponds to the position of the side portion in the carrier pocket 14, and point b corresponds to the position of the corner portion in the carrier pocket 14. Therefore, Pa represents the potential of the side portion in the carrier pocket 14, and Pb represents the potential of the corner portion in the carrier pocket 14. The angle including the point b forms a part of the ring-shaped gate electrode 11. If only a part of the angle has a low potential (deep), a signal charge (hole) is present in a low illumination environment. First collects from there, but the corner has a smaller area than the side (ie, it is a very small part of the carrier pocket region shown in satin), so its signal charge does not contribute much to the modulation of the signal output. . In other words, at low illuminance, in the process of accumulating the accumulated charge again from the cleared state, the charge accumulates from the point b of the corner having the lowest potential, but this is the only one that hits the corner of the carrier pocket region. Since the current is only partially and locally increased at corners where the potential is low and current does not easily flow, it is difficult to contribute to modulation of the signal output (channel current).

このようにキャリアポケット14のポテンシャルが角部のように部分的・局所的に低くなっていると、キャリアポケット14のポテンシャルが高い辺部のa点において、ソース−ドレイン電流、即ちチャネル電流の流れる表面チャネルも部分的に導通し易くなるが、一方、ポテンシャルの低い角部のb点には前述したように信号電荷が先に蓄積され、一部チャネルの導通しているa点に対して変調を与える度合いが少なくなり(a点はb点とは位置的に異なっているため)、信号電荷が少ない低照度時の信号出力の傾き、即ち光強度対信号出力特性の傾きが小さくなってしまう。   As described above, when the potential of the carrier pocket 14 is partially or locally lowered like a corner portion, the source-drain current, that is, the channel current flows at the point a on the side where the potential of the carrier pocket 14 is high. On the other hand, the surface channel is also likely to conduct partially, but on the other hand, the signal charge is accumulated first at the point b at the corner having a low potential as described above, and is modulated with respect to the point a where the channel is partially conducted. (Since point a is different from point b), the slope of the signal output at low illuminance with low signal charge, that is, the slope of the light intensity vs. signal output characteristics is reduced. .

この結果、従来の低照度時の光強度対信号出力特性は図6の点線にて示すような特性となる。つまり、光強度が弱い場合には、信号出力の立上りが鈍くリニアリティが悪くなり(図6の点線グラフ)、所謂黒潰れ状態が生じたり、低照度で個々の画素のリニアリティが不均一であることによる感度むら、いわゆる固定パターンノイズの発生を引き起こす。   As a result, the conventional light intensity versus signal output characteristic at low illuminance becomes the characteristic shown by the dotted line in FIG. In other words, when the light intensity is low, the signal output rises slowly and the linearity deteriorates (dotted line graph in FIG. 6), so-called black crushing occurs, or the linearity of individual pixels is uneven at low illumination. This causes non-uniformity of sensitivity, so-called fixed pattern noise.

そこで、本発明は上記の問題に鑑み、光強度対信号出力のリニアリティが良好で、信号電荷が少ないときの感度のリニアリティの劣化とそのばらつきによる固定パターンノイズを抑制可能にする固体撮像装置を提供することを目的とするものである。   Accordingly, in view of the above problems, the present invention provides a solid-state imaging device capable of suppressing fixed pattern noise due to deterioration and variation in sensitivity linearity when light intensity versus signal output linearity is good and signal charge is small It is intended to do.

本発明による固体撮像装置は、環状ゲートと、該環状ゲートの内側に形成されたソース領域と、前記環状ゲートの外周を覆うように形成されたドレイン領域と、前記環状ゲートの下方に環状に形成されたキャリアポケットと、を含む固体撮像装置において、環状に形成される前記キャリアポケットの外周部が丸め処理されていることを特徴とする。   The solid-state imaging device according to the present invention includes an annular gate, a source region formed inside the annular gate, a drain region formed so as to cover an outer periphery of the annular gate, and an annular shape below the annular gate. In the solid-state imaging device including the carrier pocket, the outer peripheral portion of the carrier pocket formed in an annular shape is rounded.

本発明の構成によれば、環状ゲートに沿って環状に形成されるキャリアポケットの外周部に角部などの丸くない部分が存在していると、キャリアポケットのゲート長方向の長さが長くなり、その部分のキャリアポケット領域にポテンシャルの降下を生じるので、環状のキャリアポケットの外周部を全体として丸くなるように丸め処理することにより、キャリアポケット領域のポテンシャルの最も低いところが全周に亘って一様のレベルとなり、低照度時においてキャリアポケットに蓄積される電荷がキャリアポケット全体で一様となって、蓄積電荷がチャネル電流に対して効果的に変調に寄与することが可能となる。なお、環状とは、8角形、4角形を含む折れ線形状を帯状にして閉じたループを形成したものをいう。   According to the configuration of the present invention, if there are non-round portions such as corners on the outer periphery of the carrier pocket formed in an annular shape along the annular gate, the length of the carrier pocket in the gate length direction becomes longer. As a result, a potential drop occurs in the carrier pocket region of the portion. Therefore, by rounding the outer periphery of the annular carrier pocket so as to be rounded as a whole, the lowest part of the potential in the carrier pocket region is uniform over the entire periphery. Thus, the charge accumulated in the carrier pocket becomes uniform throughout the carrier pocket at low illuminance, and the accumulated charge can effectively contribute to the modulation of the channel current. The term “annular” means a closed loop formed by forming a polygonal line shape including an octagon and a quadrilateral as a band.

本発明において、さらに、前記環状ゲートの外周部が丸め処理されていることが好ましい。   In the present invention, it is preferable that the outer peripheral portion of the annular gate is rounded.

本発明の構成によれば、環状ゲートの外周部に角部などの丸くない部分が存在していると、チャネル電流の電流路の長さ、即ちドレイン・ソース間距離の長さが長くなり、その部分のキャリアポケット領域にポテンシャルの降下を生じるので、環状のゲートの外周部を全体として丸くなるように丸め処理することにより、キャリアポケット領域のポテンシャルの最も低いところが全周に亘って一様のレベルとなり、低照度時においてキャリアポケットに蓄積される電荷がキャリアポケット全体で一様となって、蓄積電荷がチャネル電流に対して効果的に変調に寄与することが可能となる。   According to the configuration of the present invention, when there is a non-round portion such as a corner on the outer peripheral portion of the annular gate, the length of the channel current path, that is, the length of the drain-source distance increases. Since a potential drop occurs in the carrier pocket region of that portion, by rounding the outer periphery of the annular gate so as to be rounded as a whole, the lowest potential of the carrier pocket region is uniform over the entire circumference. The charge accumulated in the carrier pocket at the time of low illuminance becomes uniform throughout the carrier pocket, and the accumulated charge can effectively contribute to modulation with respect to the channel current.

また、本発明において、さらに、前記キャリアポケット又は/及び前記環状ゲートの内周部についても丸め処理されていることが好ましい。   In the present invention, it is preferable that the carrier pocket or / and the inner peripheral portion of the annular gate are also rounded.

本発明の構成によれば、キャリアポケットの内周部や環状ゲートの内周部についても丸め処理することにより、外周部の丸め処理と同様な効果を得ることができる。   According to the configuration of the present invention, the same effect as the rounding process of the outer peripheral part can be obtained by rounding the inner peripheral part of the carrier pocket and the inner peripheral part of the annular gate.

本発明による固体撮像装置は、角部と辺部を含む環状に形成された環状ゲートと、該環状ゲートの内側に形成されたソース領域と、前記環状ゲートの外周を覆うように形成されたドレイン領域と、前記環状ゲートに沿ってその下方に環状に形成されたキャリアポケットと、を含む固体撮像装置において、前記環状ゲート及び前記キャリアポケットの角部の長さを辺部の長さと同じになるように、前記環状ゲート及び前記キャリアポケットには角丸め処理が施されていることを特徴とする。   A solid-state imaging device according to the present invention includes an annular gate formed in an annular shape including corners and sides, a source region formed inside the annular gate, and a drain formed so as to cover the outer periphery of the annular gate. In a solid-state imaging device including a region and a carrier pocket formed annularly below the annular gate, the corners of the annular gate and the carrier pocket have the same length as the side. As described above, the annular gate and the carrier pocket are rounded.

本発明の構成によれば、環状ゲート及びキャリアポケットの角部が削られて、丸め処理されるので、キャリアポケット領域のポテンシャルの最も低いところが全周に亘って一様のレベルとなり、低照度時においてキャリアポケットに蓄積される電荷がキャリアポケット全体で一様となって、蓄積電荷がチャネル電流に対して効果的に変調に寄与することが可能となる。   According to the configuration of the present invention, the corners of the annular gate and the carrier pocket are cut and rounded, so that the lowest potential of the carrier pocket region has a uniform level over the entire circumference, and at low illuminance. The charge accumulated in the carrier pocket becomes uniform throughout the carrier pocket, and the accumulated charge can effectively contribute to the modulation of the channel current.

さらに、本発明において、前記環状ゲートは、8角形状であることを特徴とする。   Furthermore, in the present invention, the annular gate has an octagonal shape.

本発明の構成によれば、環状ゲートが8角形状であると、環状ゲートに沿ったキャリアポケットも8角形状である。環状ゲートを形成する際に必要なガラスマスクは、直線とその直線に対する45度又は90度の線から成る形状では比較的低コストで作成可能であり、且つ角形状は角丸め処理により比較的容易に略円形状に形成することができる。   According to the configuration of the present invention, when the annular gate has an octagonal shape, the carrier pocket along the annular gate also has an octagonal shape. The glass mask required for forming the annular gate can be formed at a relatively low cost in the shape of a straight line and a 45 degree or 90 degree line with respect to the straight line, and the square shape is relatively easy by the rounding process. Can be formed in a substantially circular shape.

さらに、本発明において、前記丸め処理は、ガラスマスクのパターン形成によるリソグラフィ技術を用いて、直線と45度ライン又は90度ラインの組合せによるパターン形成が行われていることを特徴とする。   Furthermore, in the present invention, the rounding process is characterized in that a pattern is formed by a combination of a straight line and a 45-degree line or a 90-degree line using a lithography technique based on a glass mask pattern formation.

ガラスマスクのパターン形成による丸め処理は、本来円形加工が難しいため、困難であったが、本発明の構成によれば、直線と45度ラインの組合せ、或いは直線だけ(直線と90度ラインも含む)によるパターン形成を行うことによって、ガラスマスクのパターン形成加工がし易くなる。半導体基板上に画素セルのような微細パターンを形成する場合に、環状ゲート及びそれに沿って環状に形成されるキャリアポケットの内外周を、直線と45度ライン又は90度ラインの組合せによってパターン形成したガラスマスクを使用して投影露光装置にて露光すると、露光した後に形成される環状ゲート及びキャリアポケットの内外周パターンが階段状に形成されることになるが、ガラスマスク上の階段状のパターンの階段間隔をある程度以上に狭くすると、光の近接効果により、露光した後の内外周パターンに寸法誤差が生じて丸くなり、綺麗な円形の線となる。なお、光の近接効果とは、投影露光装置で微細パターンを形成する場合、周囲のパターン間隔に粗密があると、回折や干渉の具合が僅かに変化することにより、露光後に形成されるパターンに寸法差が発生する現象をいう。   The rounding process by the glass mask pattern formation is difficult because the circular processing is inherently difficult. However, according to the configuration of the present invention, a combination of straight lines and 45-degree lines, or only straight lines (including straight lines and 90-degree lines). The pattern formation processing of the glass mask is facilitated by performing the pattern formation by (). When a fine pattern such as a pixel cell is formed on a semiconductor substrate, the inner and outer circumferences of the annular gate and the carrier pocket formed annularly along the annular gate are patterned by a combination of a straight line and a 45 degree line or a 90 degree line. When exposure is performed with a projection exposure apparatus using a glass mask, the inner and outer peripheral patterns of the annular gate and carrier pocket formed after the exposure will be formed in a staircase pattern. When the staircase interval is narrowed to a certain extent, the inner and outer peripheral patterns after exposure are rounded due to the proximity effect of light, resulting in a round shape and a beautiful circular line. Note that the proximity effect of light means that when a fine pattern is formed by a projection exposure apparatus, if the surrounding pattern spacing is coarse or dense, the degree of diffraction and interference slightly changes, resulting in a pattern formed after exposure. A phenomenon in which a dimensional difference occurs.

本発明の固体撮像装置によれば、光強度対信号出力のリニアリティが良好で、信号電荷が少ないときの感度のリニアリティの劣化とそのばらつきによる固定パターンノイズを抑制可能にする。   According to the solid-state imaging device of the present invention, the linearity of the light intensity versus the signal output is good, and it is possible to suppress the fixed pattern noise due to the deterioration of the linearity of the sensitivity when the signal charge is small and its variation.

発明の実施の形態について図面を参照して説明する。   Embodiments of the invention will be described with reference to the drawings.

固体撮像装置を作成するには、半導体回路の製造技術が用いられる。半導体製造工程では微細加工が必要なゲート電極形成などにリソグラフィー技術が用いられる。   A semiconductor circuit manufacturing technique is used to produce a solid-state imaging device. In the semiconductor manufacturing process, a lithography technique is used for forming a gate electrode that requires fine processing.

リソグラフィー技術は写真製版に類似した技術で半導体回路をウエファ上に形成する技術であり、まず、半導体基板上に感光性ポリマー(フォトレジスト)を塗布することによって形成する。フォトレジスト膜の厚さは、その粘度やスピンナーの回転数で所望の厚さに調整し、塗布した膜を加熱して溶媒を除去する。次に、所定の回路パターンが描いてあるフォトマスクを通して紫外線を照射する。紫外線露光によりフォトレジスト内では光化学反応が起こり、感光部が現像液に可溶となり、半導体基板上にフォトレジストのパターンが形成される。次に、フォトレジストをマスクとして半導体基板をエッチングして、所望の回路パターンを形成する。   The lithography technique is a technique for forming a semiconductor circuit on a wafer by a technique similar to photolithography, and is formed by first applying a photosensitive polymer (photoresist) on a semiconductor substrate. The thickness of the photoresist film is adjusted to a desired thickness by the viscosity and the rotation speed of the spinner, and the applied film is heated to remove the solvent. Next, ultraviolet rays are irradiated through a photomask on which a predetermined circuit pattern is drawn. The photochemical reaction occurs in the photoresist due to the ultraviolet light exposure, the photosensitive portion becomes soluble in the developer, and a photoresist pattern is formed on the semiconductor substrate. Next, the semiconductor substrate is etched using the photoresist as a mask to form a desired circuit pattern.

図1は本発明の実施例1の固体撮像装置における、製造時に使用されるガラスマスク1及びそのマスク1を用いて半導体基板上に形成される環状ゲート11を示している。   FIG. 1 shows a glass mask 1 used at the time of manufacture and an annular gate 11 formed on a semiconductor substrate using the mask 1 in the solid-state imaging device according to the first embodiment of the present invention.

図1(a)において、符号1はフォトマスクとしてのガラスマスクであり、ガラスマスク1には8角形の環状ゲートパターン2を形成してある。環状ゲートパターン2の領域は光不透過部であり、その他の領域3,4は光透過部を形成している。   In FIG. 1A, reference numeral 1 denotes a glass mask as a photomask, and an octagonal annular gate pattern 2 is formed on the glass mask 1. The area | region of the cyclic | annular gate pattern 2 is a light impervious part, and the other area | regions 3 and 4 form the light transmissive part.

図1(b)は、予め図示しないフォトダイオード,ソース領域,ドレイン領域,キャリアポケットが形成された半導体基板に、図1(a)のガラスマスク1を用い、フォトリソグラフィー技術を用いて形成される環状ゲート11を示している。   1B is formed by using the glass mask 1 of FIG. 1A and a photolithography technique on a semiconductor substrate on which a photodiode, a source region, a drain region, and a carrier pocket (not shown) are formed in advance. An annular gate 11 is shown.

図2は、図1のガラスマスク1上における8角形の環状ゲートパターン2の外周部の一辺P又は内周部の一辺Qを拡大して示している。一辺P又はQについて、点線部分が角丸め処理を行わない場合を示しており、実線が角丸め処理を施した場合を示している。この例では、ガラスマスクを作成する際に、マスクパターンとしては綺麗な円形の線を形成することは、技術的に困難であるが、直線と45度の線の組合せで円形を作成すると、ガラスマスクの作成が技術的に比較的容易になる点に着目してなされたものである。   FIG. 2 is an enlarged view of one side P or one side Q of the inner peripheral portion of the octagonal annular gate pattern 2 on the glass mask 1 of FIG. For one side P or Q, the dotted line portion indicates a case where the rounding process is not performed, and the solid line indicates a case where the rounding process is performed. In this example, when creating a glass mask, it is technically difficult to form a clean circular line as a mask pattern, but if a circle is created by a combination of a straight line and a 45-degree line, This is made by paying attention to the fact that the mask creation is technically relatively easy.

図3は、画素セルのレイアウト設計において、環状ゲート11及びキャリアポケット14の角部の長さを辺部の長さと同じになるように、図2のような角丸め処理を施して形成された固体撮像装置のセンサセル(1画素分)を示している。図4は図3のC−C’線断面におけるポケットキャリアポケットのポテンシャルPcを示している。   3 is formed by performing a rounding process as shown in FIG. 2 so that the corners of the annular gate 11 and the carrier pocket 14 have the same length as the sides in the layout design of the pixel cell. A sensor cell (for one pixel) of the solid-state imaging device is shown. FIG. 4 shows the potential Pc of the pocket carrier pocket in the section taken along the line C-C 'of FIG.

図3において、固体撮像装置を構成する1画素分のMOS型固体撮像素子は、入射光を受光し、光発生電荷を得るフォトダイオード20と、該フォトダイオード20からの光発生電荷を蓄積し、信号電圧に変換して出力する変調トランジスタ10と、で構成される。   In FIG. 3, a MOS solid-state image sensor for one pixel constituting the solid-state image pickup device receives incident light and obtains photo-generated charges, accumulates photo-generated charges from the photodiodes 20, And a modulation transistor 10 that converts the signal voltage and outputs the signal voltage.

変調トランジスタ10は、環状に形成された環状ゲート11と、該環状ゲート11の内側に形成されたソース領域12と、前記環状ゲート11の外周を覆うように形成されたドレイン領域13と、前記環状ゲート11の下方に該環状ゲート11に沿って環状に形成されたキャリアポケット14と、を備えている。   The modulation transistor 10 includes an annular gate 11 formed in an annular shape, a source region 12 formed inside the annular gate 11, a drain region 13 formed so as to cover the outer periphery of the annular gate 11, and the annular transistor A carrier pocket 14 formed annularly along the annular gate 11 is provided below the gate 11.

図3のように角丸め処理を施すことにより、環状ゲート11及びキャリアポケット14、それぞれの長さL,lを環状の全周回各領域で同一長にすることにより、2次元効果が均一に働き、キャリアポケット14におけるポテンシャル分布が部分的・局所的に不均一になることは無くなる。なお、2次元効果とは、ドレイン・ソース領域からの影響がチャネル領域の拡散に及ぶことをいう。   By performing the rounding process as shown in FIG. 3, the two-dimensional effect works uniformly by making the annular gate 11 and the carrier pocket 14 and the respective lengths L and l the same in each region of the entire circumference. The potential distribution in the carrier pocket 14 is not partially or locally nonuniform. The two-dimensional effect means that the influence from the drain / source region reaches the diffusion of the channel region.

図4に図3のC−C’線断面におけるキャリアポケットのポテンシャルを示す。C−C’線断面に限らず、どの断面でも同じポテンシャル分布となる。   FIG. 4 shows the potential of the carrier pocket in the section taken along the line C-C ′ of FIG. 3. The same potential distribution is obtained in any cross section, not limited to the C-C 'line cross section.

その結果、信号電荷の蓄積がキャリアポケット全体に均一に蓄積され、且つ表面チャネル電流が均一に流れ易くなる。そのようなセンサセルは低照度時の信号電荷が少ない場合においても、チャネル全体に変調を寄与させることが可能となり、光強度対信号出力の傾きを大きく採れるため、低照度での光強度対信号出力特性のリニアリティ悪化を防ぐことができる。   As a result, the accumulation of signal charges is uniformly accumulated in the entire carrier pocket, and the surface channel current easily flows. Such a sensor cell can contribute modulation to the entire channel even when the signal charge at low illuminance is small, and the slope of light intensity versus signal output can be greatly increased, so light intensity versus signal output at low illuminance. The deterioration of the linearity of characteristics can be prevented.

図6に、ポテンシャルが均一な画素および不均一な画素における光強度対出力特性の差異を示す。本発明の実施例によれば、ポテンシャルが均一な画素が得られるので、図6の実線に示すように光強度対信号出力特性のリニアリティが良好な特性を得ることができる。各画素でのバラツキ要因が取り除かれることになるため、リニアリティ不均一による感度むら、いわゆる固定パターンノイズを低減することが可能となる。   FIG. 6 shows the difference in light intensity versus output characteristics for pixels with uniform and non-uniform potentials. According to the embodiment of the present invention, pixels having a uniform potential can be obtained, so that it is possible to obtain a characteristic with good linearity of light intensity versus signal output characteristic as shown by the solid line in FIG. Since the variation factor in each pixel is removed, it is possible to reduce sensitivity unevenness due to non-uniformity of linearity, so-called fixed pattern noise.

なお、環状ゲート11を8角形状としその角度を丸め処理することは、製造時のガラスマスク上の環状ゲートパターンを直線と45度及び90度の線で作成できるので、ガラスマスクが低コストにできる利点がある。ただし、環状ゲート11を4角形状に形成することは意味がない。何となれば、4角形状を基に角丸め処理を行っても略円形状にするにはガラスマスクを作成するための作業ステップ数が多くなるためである。   In addition, making the annular gate 11 into an octagonal shape and rounding the angle can create the annular gate pattern on the glass mask at the time of manufacture with straight lines and lines of 45 degrees and 90 degrees. There are advantages you can do. However, it is meaningless to form the annular gate 11 in a quadrangular shape. This is because the number of work steps for creating a glass mask increases in order to obtain a substantially circular shape even when the rounding process is performed based on the quadrangular shape.

図5は本発明の実施例2の固体撮像装置に係り、角丸め処理の他の例を示している。図1のガラスマスク1上における8角形の環状ゲートパターン2の外周部の一辺P又は内周部の一辺Qを拡大して示している。   FIG. 5 relates to the solid-state imaging device according to the second embodiment of the present invention, and illustrates another example of rounding processing. 1 shows an enlarged view of one side P or one side Q of the inner periphery of the octagonal annular gate pattern 2 on the glass mask 1 of FIG.

実施例1の図2では直線とこれに対する45度ラインを使用したが、必ずしもこの組合せに限定されるものではない。   In FIG. 2 of the first embodiment, a straight line and a 45-degree line for the straight line are used, but the present invention is not necessarily limited to this combination.

実施例2は、ガラスマスクを作成する際に、マスクパターンとして直線と90度の線の組合せ、即ち45度の線を使わない直線のみで角部の丸みを作成した例を示している。   Example 2 shows an example in which, when a glass mask is created, the corners are rounded with only a combination of a straight line and a 90-degree line as a mask pattern, that is, a straight line that does not use a 45-degree line.

実施例2の場合も実施例1の図2と同様な作用効果を得ることができる。即ち、実施例2の角丸み処理によって、光強度対信号出力のリニアリティが良好で、信号電荷が少ないときの感度のリニアリティの劣化とそのばらつきによる固定パターンノイズの抑制が可能となる。   In the case of the second embodiment, the same effect as that of the first embodiment shown in FIG. 2 can be obtained. That is, the rounding process of the second embodiment makes it possible to suppress the fixed pattern noise due to the deterioration of the linearity of the sensitivity when the signal intensity is small and the linearity of the light intensity versus the signal output is small and the variation thereof.

画素セルのレイアウト設計において、リング形状のゲートおよびキャリアポケットの角部の長さを辺部の長さと同じになるように、角丸め処理を施すが、必ずしも辺部と同じ長さにする必要はなく、同じ長さに近づけばより効果が大きくなる。   In the pixel cell layout design, the corners of the ring-shaped gates and carrier pockets are rounded so that they are the same as the lengths of the sides. However, the effect will be greater if they are close to the same length.

固体撮像装置における画素セルのレイアウト設計には、コンピュータ処理が導入されており、コンピュータ処理が容易になるように、一定の縦横間隔の線または点(グリッドと呼ぶ)が想定され、固体撮像装置の画素セルを含む各部のパターン及び配線は、前記グリッドを辿るように設計される。   In the layout design of the pixel cell in the solid-state imaging device, computer processing is introduced, and lines or points (called grids) with a certain vertical and horizontal interval are assumed so as to facilitate the computer processing. The pattern and wiring of each part including the pixel cell are designed to follow the grid.

従って、レイアウト設計のグリッド制限により、それ以下の微細な角丸め処理は行なえないが、ガラスマスクおよび半導体基板上では、半導体プロセスでのフォト工程,エッジング工程での分解能不足により更に角丸め処理と同等な機能が働くため、むやみにグリッド微細化を行い、ガラスマスクの製作コストを高めることは不要である。   Therefore, due to the grid limitation of the layout design, it is not possible to carry out finer rounding processing than that, but on glass masks and semiconductor substrates, it is equivalent to rounding processing due to insufficient resolution in the photo process and edging process in the semiconductor process. Therefore, it is unnecessary to refine the grid and increase the manufacturing cost of the glass mask.

尚、環状に形成されるキャリアポケット14の角丸め処理については、キャリアポケット14としてチャネル領域下のp型(又はn型)のウエル領域内にp型(又はn型)の高濃度埋込層を形成する際に、図2又は図5と同様なマスクを用いることによって、高濃度埋込層の形状を角部のない円形状に形成することができる。   As for the rounding process of the carrier pocket 14 formed in an annular shape, a p-type (or n-type) high-concentration buried layer is formed in the p-type (or n-type) well region below the channel region as the carrier pocket 14. 2 can be formed in a circular shape with no corners by using a mask similar to that shown in FIG. 2 or FIG.

本発明は、環状のゲート形状を有する固体撮像装置において、光強度対信号出力特性のリニアリティを良好とし、特に低照度時の入射光に対する信号出力のリニアリティを改善するのに有効である。   INDUSTRIAL APPLICABILITY The present invention is effective in improving the linearity of light output versus signal output characteristics in a solid-state imaging device having an annular gate shape, and particularly improving the linearity of signal output with respect to incident light at low illuminance.

本発明の実施例1の固体撮像装置における、製造時に使用されるガラスマスク及びそのマスクを用いて半導体基板上に形成される環状ゲートを示す図。FIG. 3 is a diagram illustrating a glass mask used at the time of manufacture and an annular gate formed on a semiconductor substrate using the mask in the solid-state imaging device according to the first embodiment of the present invention. 図1のガラスマスク上における環状ゲートパターンの外周部の一辺P又は内周部の一辺Qを拡大して示す図。The figure which expands and shows the one side P of the outer peripheral part of the cyclic | annular gate pattern on the glass mask of FIG. 1, or the one side Q of the inner peripheral part. 画素セルのレイアウト設計において、環状ゲート及びキャリアポケットの角部の長さを辺部と同じになるように、角丸め処理を施して形成された固体撮像装置のセンサセルを示す模式的平面図。FIG. 5 is a schematic plan view showing a sensor cell of a solid-state imaging device formed by performing rounding so that the corners of the annular gate and the carrier pocket have the same length as the side in the layout design of the pixel cell. 図3のC−C’線断面におけるキャリアポケットのポテンシャルを示す図。The figure which shows the potential of the carrier pocket in the C-C 'line cross section of FIG. 本発明の実施例2の固体撮像装置に係り、角丸め処理の他の例を拡大して示す図。FIG. 10 is an enlarged view showing another example of rounding processing in the solid-state imaging device according to the second embodiment of the present invention. ポテンシャルが均一な画素および不均一な画素における光強度対出力特性の差異を示す図。The figure which shows the difference of the light intensity versus output characteristic in a pixel with a uniform potential, and a pixel with a non-uniform potential. 特許文献1によって開示された閾値変調方式の固体撮像装置の変調トランジスタを上から見た模式的平面図。The typical top view which looked at the modulation transistor of the solid-state imaging device of the threshold modulation system disclosed by patent document 1 from the top. 図7のA−A線断面図。AA line sectional view of Drawing 7. 特許文献1の閾値変調方式のMOS型固体撮像装置を使用して低照度環境下での変調時の電流分布を示す図。The figure which shows the electric current distribution at the time of the modulation | alteration in a low illumination environment using the MOS type solid-state imaging device of the threshold value modulation system of patent document 1. FIG. 図9のB−B’線断面におけるキャリアポケットのポテンシャルを示す図。The figure which shows the potential of the carrier pocket in the B-B 'line cross section of FIG.

符号の説明Explanation of symbols

1…ガラスマスク、2…環状ゲートパターン、10…変調トランジスタ、11…環状ゲート、12…ソース領域、13…ドレイン領域、14…キャリアポケット。
DESCRIPTION OF SYMBOLS 1 ... Glass mask, 2 ... Ring gate pattern, 10 ... Modulation transistor, 11 ... Ring gate, 12 ... Source region, 13 ... Drain region, 14 ... Carrier pocket.

Claims (6)

環状ゲートと、該環状ゲートの内側に形成されたソース領域と、前記環状ゲートの外周を覆うように形成されたドレイン領域と、前記環状ゲートの下方に環状に形成されたキャリアポケットと、を含む固体撮像装置において、
環状に形成された前記キャリアポケットの外周部が丸め処理されていることを特徴とする固体撮像装置。
An annular gate; a source region formed inside the annular gate; a drain region formed so as to cover an outer periphery of the annular gate; and a carrier pocket formed annularly below the annular gate. In a solid-state imaging device,
A solid-state imaging device, wherein an outer peripheral portion of the carrier pocket formed in an annular shape is rounded.
さらに、前記環状ゲートの外周部が丸め処理されていることを特徴とする請求項1に記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein an outer peripheral portion of the annular gate is rounded. さらに、前記キャリアポケット又は/及び前記環状ゲートの内周部についても丸め処理されていることを特徴とする請求項2に記載の固体撮像装置。   The solid-state imaging device according to claim 2, wherein the carrier pocket or / and the inner peripheral portion of the annular gate are also rounded. 角部と辺部を含む環状に形成された環状ゲートと、該環状ゲートの内側に形成されたソース領域と、前記環状ゲートの外周を覆うように形成されたドレイン領域と、前記環状ゲートに沿ってその下方に環状に形成されたキャリアポケットと、を含む固体撮像装置において、
前記環状ゲート及び前記キャリアポケットの角部の長さを辺部の長さと同じになるように、前記環状ゲート及び前記キャリアポケットには角丸め処理が施されていることを特徴とする固体撮像装置。
An annular gate formed in an annular shape including corners and sides, a source region formed inside the annular gate, a drain region formed so as to cover the outer periphery of the annular gate, and along the annular gate A solid-state imaging device including a carrier pocket formed annularly below the
A solid-state imaging device, wherein the annular gate and the carrier pocket are rounded so that the corners of the annular gate and the carrier pocket have the same length as the side. .
前記環状ゲートは、8角形状であることを特徴とする請求項1〜4のいずれか1つに記載の固体撮像装置。   The solid-state imaging device according to claim 1, wherein the annular gate has an octagonal shape. 前記丸め処理は、ガラスマスクのパターン形成によるリソグラフィ技術を用いて、直線と45度ライン又は90度ラインの組合せによるパターン形成が行われていることを特徴とする請求項1〜5のいずれか1つに記載の固体撮像装置。
The rounding process is performed by using a lithography technique based on pattern formation of a glass mask, and pattern formation is performed using a combination of a straight line and a 45-degree line or a 90-degree line. The solid-state imaging device described in 1.
JP2004200563A 2004-07-07 2004-07-07 Solid-state imaging apparatus Withdrawn JP2006024686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004200563A JP2006024686A (en) 2004-07-07 2004-07-07 Solid-state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004200563A JP2006024686A (en) 2004-07-07 2004-07-07 Solid-state imaging apparatus

Publications (1)

Publication Number Publication Date
JP2006024686A true JP2006024686A (en) 2006-01-26

Family

ID=35797757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004200563A Withdrawn JP2006024686A (en) 2004-07-07 2004-07-07 Solid-state imaging apparatus

Country Status (1)

Country Link
JP (1) JP2006024686A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009195182A (en) * 2008-02-22 2009-09-03 Daikichi Suematsu Spreading block for moss vegetation
WO2016056282A1 (en) * 2014-10-10 2016-04-14 ソニー株式会社 Pixel circuit and image pickup device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009195182A (en) * 2008-02-22 2009-09-03 Daikichi Suematsu Spreading block for moss vegetation
WO2016056282A1 (en) * 2014-10-10 2016-04-14 ソニー株式会社 Pixel circuit and image pickup device
CN106796944A (en) * 2014-10-10 2017-05-31 索尼半导体解决方案公司 Image element circuit and camera head
US10020332B2 (en) 2014-10-10 2018-07-10 Sony Semiconductor Solutions Corporation Pixel circuit and imaging apparatus
CN106796944B (en) * 2014-10-10 2020-12-18 索尼半导体解决方案公司 Pixel circuit and image pickup apparatus

Similar Documents

Publication Publication Date Title
US8466401B2 (en) Photoelectric conversion apparatus and imaging system using the photoelectric conversion apparatus
US8193025B2 (en) Photomask, image sensor, and method of manufacturing the image sensor
CN104103653A (en) Method of forming dual size microlenses for image sensors
US8476153B2 (en) Method of manufacturing a semiconductor device
JP2006351973A (en) Manufacturing method of condensing element, condensing element and phase shift mask
JP2008263119A (en) Image sensor and its manufacturing method
JP2005244217A (en) Doping mask and methods for manufacturing charge transfer image device and semiconductor element using it
WO2010122621A1 (en) Solid-state imaging device
KR100603247B1 (en) CMOS Image sensor and its fabricating method
JP6399301B2 (en) Solid-state imaging device and manufacturing method thereof
JP2013182943A (en) Method of manufacturing solid state imaging device
JP2006024686A (en) Solid-state imaging apparatus
US20070069259A1 (en) CMOS image sensor and method of manufacturing the same
JP4763242B2 (en) Solid-state imaging device and manufacturing method thereof
JP2004247407A (en) Solid state imaging element and its manufacturing method and portable electronic apparatus
JP4693183B2 (en) Method for manufacturing solid-state imaging device
US20080210991A1 (en) Cmos image sensor and method of manufacturing
US20070145423A1 (en) CMOS Image Sensor and Manufacturing Method Thereof
JP2009152414A (en) Patterning method for resist film, and manufacturing method of solid-state imaging device
JP5262447B2 (en) CMOS solid-state image sensor
JP6028768B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP2012104704A (en) Solid-state imaging device and method of manufacturing the same
JP2011114063A (en) Method of manufacturing solid-state imaging device
JP2010027750A (en) Solid-state imaging apparatus
JP2006292870A (en) Methods of manufacturing color filter and solid imaging device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100415