JP2006019606A - Manufacturing method of electronic component, and electronic component and ic card - Google Patents
Manufacturing method of electronic component, and electronic component and ic card Download PDFInfo
- Publication number
- JP2006019606A JP2006019606A JP2004197694A JP2004197694A JP2006019606A JP 2006019606 A JP2006019606 A JP 2006019606A JP 2004197694 A JP2004197694 A JP 2004197694A JP 2004197694 A JP2004197694 A JP 2004197694A JP 2006019606 A JP2006019606 A JP 2006019606A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- bump
- semiconductor chip
- connection area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、電子部品の製造方法および電子部品ならびにこれを用いたICカードに関し、特に、実装基板上にフリップチップ接続により半導体チップをフェイスダウン実装する電子部品の製造方法および電子部品ならびにこれを用いたICカードに関する。 The present invention relates to an electronic component manufacturing method, an electronic component, and an IC card using the electronic component, and more particularly to an electronic component manufacturing method, an electronic component, and an electronic component for mounting a semiconductor chip face down on a mounting board by flip chip connection. Related to the IC card.
近年、樹脂製のカード基体中に半導体チップを内蔵したICカードが汎用されている。特に、非接触型のICカードは、カードをカードリーダ上に置くか、かざすだけで情報のやりとりを行える利便性から、多様な分野で応用されている。 In recent years, an IC card in which a semiconductor chip is embedded in a resin card base has been widely used. In particular, non-contact type IC cards are applied in various fields because of the convenience of exchanging information by simply placing the card on a card reader or holding it over.
このような非接触型のICカードの内部には、実装基板上にフリップチップ接続により半導体チップがフェイスダウン実装された電子部品が設けられている。この電子部品は、複数の電極部にバンプが設けられた半導体チップと、一主面側にアンテナとなる銅からなる回路パターンが設けられた実装基板とを備えている。そして、回路パターンの一領域からなる接続エリアと半導体チップのバンプとが導電性の接着層を介して接合することで、半導体チップと回路パターンとが電気的に接続されるとともに、半導体チップが実装基板上に固定された構成となっている。このような電子部品の製造方法としては、次のような3つの方法が挙げられる。 In such a non-contact type IC card, an electronic component in which a semiconductor chip is mounted face-down by flip chip connection on a mounting substrate is provided. This electronic component includes a semiconductor chip in which bumps are provided on a plurality of electrode portions, and a mounting substrate in which a circuit pattern made of copper serving as an antenna is provided on one main surface side. Then, the connection area consisting of one area of the circuit pattern and the bump of the semiconductor chip are bonded via the conductive adhesive layer, so that the semiconductor chip and the circuit pattern are electrically connected and the semiconductor chip is mounted. The structure is fixed on the substrate. As a method for manufacturing such an electronic component, there are the following three methods.
まず、第1の方法としては、図3(a)に示すように、実装基板11上に銅(Cu)またはアルミニウム(Al)からなる導電層12’’を形成する。次に、図3(b)に示すように、エッチングにより、この導電層12’’をパターンニングすることで、アンテナとなる回路パターン12を形成し、この回路パターン12の一部を、半導体チップと接続するための接続エリア12aとする。次に、図3(c)に示すように、この接続エリア12aを含む回路パターン12の一領域を覆う状態で、実装基板11上に導電粒子等のフィラー13aを含有した異方性導電フィルム(Anisotoropic Conductive Film(ACF))からなる接着層13を貼布する。その後、図3(d)に示すように、半導体チップ21のバンプ21aを接着層13を介して上記接続エリア12a上に熱圧着する。この場合、180℃〜200℃の加熱により、異方性導電フィルムを溶融し、バンプ21aと接続エリア12aとの間に導電粒子からなるフィラー13aが挟持された状態とする。これにより、半導体チップ21と接続エリア12aとが電気的に接続される。その後、接着層13を硬化することで、半導体チップ21が実装基板11上に固定される。
First, as a first method, as shown in FIG. 3A, a
また、第2の方法としては、図4(a)、(b)に示すように、第1の方法と同様に、実装基板11上に形成した導電層12’’をエッチングによりパターンニングすることで、アンテナとなる回路パターン12と回路パターン12の一部からなる接続エリア12aを形成する。次に、図4(c)に示すように、貫通孔14aが設けられた絶縁基板14を、貫通孔14aが接続エリア12a上に配置されるように、実装基板11上に張り付ける。次いで、図4(d)に示すように、導電性ペーストを、この貫通孔14a内に充填することで、貫通孔14a内の接続エリア12a上に接着層13を形成する。その後、図4(e)に示すように、未硬化の状態の導電性ペーストからなる接着層13上に半導体チップ21のバンプ21aを配置し、この接着層13を硬化することで、接着層13を介して接続エリア12aとバンプ21aとを接合する。これにより、半導体チップ21と接続エリア12aとが電気的に接続されるとともに、半導体チップ21が実装基板11上に接着固定される(例えば、特許文献1参照)。
As a second method, as shown in FIGS. 4A and 4B, the conductive layer 12 '' formed on the
さらに、第3の方法としては、図5(a)に示すように、実装基板11の表面の回路パターンを形成する領域に、導電性ペーストからなる未硬化パターン12’を形成する。その後、図5(b)に示すように、未硬化パターン12’を硬化することで、回路パターン12と回路パターン12の一部からなる接続エリア12aを形成する。次に、図5(c)に示すように、接続エリア12a上に、再び導電性ペーストからなる接着層13を形成する。続いて、図5(d)に示すように、半導体チップ21のバンプ21aを接着層13上に配置する。その後、図5(e)に示すように、導電性ペーストを硬化することで、接着層13を介して接続エリア12aとバンプ21aとを接合する。これにより、半導体チップ21と接続エリア12aとが電気的に接続されるとともに、半導体チップ21が実装基板11上に固定される。
Further, as a third method, as shown in FIG. 5A, an uncured pattern 12 'made of a conductive paste is formed in a region on the surface of the
このようにして得られる電子部品は、上述したようなICカードに内蔵されるため、薄型化および低コスト化が強く要求されている。 Since the electronic component obtained in this way is built in the IC card as described above, there is a strong demand for reduction in thickness and cost.
しかし、上述したような電子部品の第1〜第3の製造方法では、半導体チップ21と接続エリア12aとの間に、異方性導電フィルムまたは導電性ペーストからなる接着層13が介在されるため、バンプ21aと接着層13との間および接着層13と接続エリア12aとの間にそれぞれ界面が発生する。このため、この界面から割れ等が生じ易く、半導体チップ21と回路パターン12の接続信頼性の点で問題がある。
However, in the first to third manufacturing methods of the electronic component as described above, the
また、接続エリア12aとバンプ21aとの間に、接着層13が介在される分、得られる電子部品の厚さも厚くなるため、薄型化に限界があり、例えばICカードにこの電子部品を内蔵する場合に、ICカードの規定された厚みに対する裕度が少なくなる。
Further, since the thickness of the electronic component obtained is increased by the amount of the
さらに、接着層13分のコストがかかるだけでなく、接着層13の供給工程および硬化工程が必要であり、製造工程が複雑化し易いことから、低コスト化が困難である。特に、第1および第2の製造方法では、実装基板11上に導電層12’’を形成した後、エッチングにより導電層12’’をパターンニングすることから、リソグラフィ工程を行うため、製造工程が煩雑になるだけでなく、リソグラフィ工程を行うための装置が必要となり、これによっても低コスト化が難しいという問題がある。
Further, not only the cost for the
さらに、上述した第1の製造方法では、接続エリア12a上に、異方性導電フィルムからなる接着層13を介して、半導体チップ21のバンプ21aを熱圧着することから、半導体チップ21に高温高圧がかかることにより、損傷を受け易く、電子部品の歩留まりが低下してしまう。
Furthermore, in the first manufacturing method described above, the
以上のことから、電子部品における半導体チップのバンプと回路パターンとの接続信頼性を向上させることができるとともに、電子部品の厚さを薄くすることができ、低コスト化と歩留まりの向上を図ることが可能な電子部品の製造方法および電子部品ならびにこれを用いたICカードが望まれていた。 From the above, it is possible to improve the connection reliability between the bumps of the semiconductor chip and the circuit pattern in the electronic component, and also to reduce the thickness of the electronic component, thereby reducing the cost and improving the yield. Therefore, there has been a demand for a method of manufacturing an electronic component, an electronic component, and an IC card using the same.
上述したような課題を解決するために、本発明における電子部品の製造方法は、バンプを備えた半導体チップを、基板上にバンプを介して固定する電子部品の製造方法において、基板の一主面側の回路パターンを形成する領域に、導電性ペーストからなる未硬化パターンを形成する工程と、未硬化パターンの一部である接続エリアに、バンプの先端部を埋め込むように、半導体チップを基板上に搭載する工程と、未硬化パターンを硬化させることで、回路パターンを形成するとともにバンプと接続エリアとを接合する工程とを有する
ことを特徴としている。
In order to solve the above-described problems, a method for manufacturing an electronic component according to the present invention includes a main surface of a substrate in the method for manufacturing an electronic component in which a semiconductor chip provided with a bump is fixed to the substrate via the bump. A step of forming an uncured pattern made of a conductive paste in a region for forming a circuit pattern on the side, and a semiconductor chip on the substrate so that the tip of the bump is embedded in a connection area that is a part of the uncured pattern And a step of forming a circuit pattern by curing an uncured pattern and bonding a bump and a connection area.
このような電子部品の製造方法によれば、半導体チップのバンプと回路パターンの一部からなる接続エリアとが直接接合される。これにより、バンプと接続エリアとの間のみに界面が発生することから、従来の電子部品の製造方法と比較して、バンプと接続エリアとの間に接着層が介在しないため、バンプと接続エリアとの間に生じる界面が少なくなり、界面からの割れ等が抑制され、半導体チップと回路パターンとの接続信頼性が向上する。また、半導体チップのバンプと接続エリアとを直接接合することで、接着層が介在しないため、厚さの薄い電子部品が形成される。 According to such a method for manufacturing an electronic component, the bumps of the semiconductor chip and the connection area formed of a part of the circuit pattern are directly bonded. As a result, an interface is generated only between the bump and the connection area. Therefore, an adhesive layer is not interposed between the bump and the connection area as compared with the conventional method of manufacturing an electronic component. Interface between the semiconductor chip and the circuit pattern is improved, and the reliability of connection between the semiconductor chip and the circuit pattern is improved. Further, by directly bonding the bumps of the semiconductor chip and the connection area, an adhesive layer is not interposed, and thus a thin electronic component is formed.
さらに、硬化させることで回路パターンとなる未硬化パターンが接着層として機能することから、従来の電子部品の製造方法と比較して、接着層を形成しない分、製造工程が簡略化されるとともに低コスト化が図れる。また、導電性ペーストからなる未硬化パターンを形成し、これを硬化させて回路パターンを形成することから、従来の電子部品の第1および第2の製造方法と比較して、導電層のパターニングを行わないため、煩雑なリソグラフィ工程を行わなくてもよく、それにともなう装置も必要ないことから、さらなる製造工程の簡略化と低コスト化が可能となる。 Furthermore, since the uncured pattern that becomes a circuit pattern by curing functions as an adhesive layer, the manufacturing process is simplified and reduced compared to the conventional electronic component manufacturing method because the adhesive layer is not formed. Cost can be reduced. In addition, since an uncured pattern made of a conductive paste is formed and cured to form a circuit pattern, the conductive layer is patterned compared to the first and second manufacturing methods of the conventional electronic component. Since this is not performed, a complicated lithography process does not have to be performed, and a device associated therewith is not necessary, so that the manufacturing process can be further simplified and the cost can be reduced.
また、未硬化パターンの一部である接続エリアに、バンプの先端部を埋め込むように、半導体チップを基板上に搭載するため、従来の電子部品の第1の製造方法と比較して、熱圧着により半導体チップを基板上に搭載しなくてもよいことから、半導体チップに高温高圧がかかることが防止され、半導体チップへの損傷が抑制される。 In addition, since the semiconductor chip is mounted on the substrate so that the tip of the bump is embedded in the connection area which is a part of the uncured pattern, the thermocompression bonding is performed as compared with the first manufacturing method of the conventional electronic component. Therefore, since it is not necessary to mount the semiconductor chip on the substrate, it is possible to prevent the semiconductor chip from being subjected to high temperature and high pressure and to suppress damage to the semiconductor chip.
また、本発明は、上述した製造方法により得られる電子部品でもあり、バンプを備えた半導体チップと、一主面側に回路パターンが設けられた基板とを備え、基板上にバンプを介して半導体チップが固定された電子部品において、バンプの先端部が回路パターンの一部である接続エリアに埋め込まれた状態で、バンプと接続エリアとが接合されていることを特徴としている。 The present invention is also an electronic component obtained by the manufacturing method described above, and includes a semiconductor chip provided with a bump and a substrate provided with a circuit pattern on one main surface side, and the semiconductor is provided on the substrate via the bump. In the electronic component to which the chip is fixed, the bump and the connection area are bonded in a state where the tip of the bump is embedded in the connection area which is a part of the circuit pattern.
さらに、本発明のICカードは、第1基板とこの第1基板に対向配置される第2基板とで、上記の電子部品が挟持されたICカードであって、この電子部品は、バンプを備えた半導体チップと、一主面側に回路パターンが設けられた基板とを備え、基板上にバンプを介して半導体チップが固定されており、バンプの先端部が回路パターンの一部である接続エリアに埋め込まれた状態で、バンプと接続エリアとが接合されていることを特徴としている。 Furthermore, an IC card according to the present invention is an IC card in which the above-described electronic component is sandwiched between a first substrate and a second substrate disposed opposite to the first substrate, and the electronic component includes bumps. A connection area in which a semiconductor chip is fixed on the substrate via a bump, and the tip of the bump is a part of the circuit pattern. It is characterized in that the bump and the connection area are joined in a state of being embedded in.
このような電子部品およびこれを用いたICカードによれば、バンプと回路パターンとが直接接合されていることから、バンプと回路パターンとの間に接着層が介在しないため、バンプと回路パターンとの間に生じる界面が少なくなる。これにより、界面からの割れ等が抑制され、半導体チップと回路パターンとの接続信頼性が向上される。また、接着層が設けられていない分、電子部品の厚さが薄くなる。 According to such an electronic component and an IC card using the electronic component, since the bump and the circuit pattern are directly bonded, no adhesive layer is interposed between the bump and the circuit pattern. The number of interfaces generated between the two is reduced. Thereby, the crack etc. from an interface are suppressed and the connection reliability of a semiconductor chip and a circuit pattern is improved. In addition, the thickness of the electronic component is reduced because the adhesive layer is not provided.
以上説明したように、本発明の電子部品の製造方法および電子部品ならびにICカードによれば、半導体チップと回路パターンとの接続信頼性が向上されるため、電気的信頼性の高い電子部品を得ることができる。また、厚さの薄い電子部品を得ることができるため、厚さの規定されたICカードにこの電子部品を内蔵する場合には、ICカードの厚さに対する裕度を増大させることができる。さらに、製造工程が簡略化されるとともに低コスト化が図れることから、生産性に優れている。また、半導体チップへの損傷が抑制されることから、電子部品の歩留まりも向上させることができる。 As described above, according to the method for manufacturing an electronic component, the electronic component, and the IC card of the present invention, the connection reliability between the semiconductor chip and the circuit pattern is improved, and thus an electronic component with high electrical reliability is obtained. be able to. Further, since an electronic component with a small thickness can be obtained, when the electronic component is built in an IC card with a prescribed thickness, the tolerance for the thickness of the IC card can be increased. Furthermore, since the manufacturing process is simplified and the cost can be reduced, the productivity is excellent. In addition, since the damage to the semiconductor chip is suppressed, the yield of electronic components can be improved.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、非接触型のICカードに内蔵する電子部品の例を用いて説明する。尚、背景技術で説明したものと同様の構成には同一の符号を付して説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Here, description will be made using an example of an electronic component incorporated in a non-contact type IC card. In addition, the same code | symbol is attached | subjected and demonstrated to the structure similar to what was demonstrated by background art.
<電子部品、ICカード>
図1(a)は本発明の実施の形態に係る電子部品を内蔵した非接触型のICカードの断面構成図であり、図1(b)は電子部品の平面図、図1(c)は電子部品の断面図である。
<Electronic components, IC cards>
FIG. 1A is a sectional configuration diagram of a non-contact type IC card incorporating an electronic component according to an embodiment of the present invention, FIG. 1B is a plan view of the electronic component, and FIG. It is sectional drawing of an electronic component.
図1(a)に示すように、ICカード30は、カード状の例えばポリエチレンテレフタラート(Poly ethylene Terephthalate(PET))からなる第1基板31と第1基板31に対向配置される第2基板32との間に、電子部品33が挟持された状態で構成されている。このICカード30の厚さは、日本規格協会(JIS)により例えば760μmと規定されている。 As shown in FIG. 1A, an IC card 30 includes a card-shaped first substrate 31 made of, for example, polyethylene terephthalate (PET), and a second substrate 32 disposed opposite to the first substrate 31. The electronic component 33 is sandwiched between the two. The thickness of the IC card 30 is defined as, for example, 760 μm by the Japanese Standards Association (JIS).
ここで、第1基板31の一主面側には、接着層(図示省略)を介して電子部品33の実装基板11が固定される状態で配置されている。また、電子部品33の半導体チップ21の上面に、接着層(図示省略)を介して、半導体チップ21への損傷を防止するための例えばステンレスからなる補強板34が設けられている。
Here, on the main surface side of the first substrate 31, the mounting
そして、第1基板31と第2基板32との間には、硬化性の樹脂材料からなる接着層35が介在して、第1基板31と第2基板32とが貼り合わせられることで、電子部品33が挟持された状態となっている。
Then, an
ここで、本発明に特徴的な電子部品33は、半導体チップ21がバンプ21aを介して実装基板11上に固定されるように構成されている。
Here, the electronic component 33 characteristic of the present invention is configured such that the
図1(b)に示すように、実装基板11は、20μm〜50μmの厚さの例えばポリイミド樹脂またはエポキシ樹脂等からなる絶縁基材で構成されている。この実装基板11の一主面側には、その周縁部に、1mm〜2mmのピッチでコイル状に設けられたアンテナとなる回路パターン12が設けられている。また、この回路パターン12の一領域、例えばコイル状に配置された回路パターン12の端部領域は、半導体チップ21のバンプ(前記図1(a)参照)と接続するための接続エリア12aとなっている。
As shown in FIG. 1B, the mounting
この回路パターン12は、例えばCuペーストまたは銀(Ag)ペースト等からなる硬化性の導電性ペーストを硬化させてなり、30μm〜35μmの膜厚で形成されていることとする。
The
また、図1(c)に示すように、半導体チップ21は、複数の電極部に例えば金(Au)からなるバンプ21aが設けられていることとする。このバンプ21aは、後述する製造方法において詳細に説明するように、バンプ21aの先端部が、回路パターン12の一領域である接続エリア12aを貫通し、実装基板11の表面に達する状態で配置されることから、回路パターン12の厚さよりも高い50μm〜70μmの高さを有して設けられることとする。
Further, as shown in FIG. 1C, the
そして、上述した接続エリア12aにバンプ21aの先端部が埋め込まれる状態で、バンプ21aと接続エリア12aとが接合されている。ここでは、特に、バンプ21aの先端部が接続エリア12aの内部を貫通し、実装基板11の表面に達する状態で配置されていることとする。この状態で、半導体チップ21と接続エリア12aとが電気的に接続されるとともに、半導体チップ21が実装基板11上に固定された状態となる。
And the
<電子部品の製造方法>
次に、上述した電子部品の製造方法の一例について、図2の製造工程断面図を用いて説明する。なお、図2の断面図は、図1(b)のA−A’断面を示すものとする。
<Method for manufacturing electronic parts>
Next, an example of a method for manufacturing the electronic component described above will be described with reference to the manufacturing process sectional view of FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1B.
まず、図2(a)に示すように、例えばスクリーン印刷方式により、実装基板11の表面の回路パターンを形成する領域に、例えばCu含有の熱硬化性の導電ペーストを印刷し、未硬化パターン12’を形成する。この回路パターンの形成領域は、図1(b)を用いて説明したように、実装基板11の表面の周縁部にコイル状に配置されるとともに、このコイル状に配置された領域の端部が半導体チップの接続エリアとなるように構成されていることとする。なお、ここでは熱硬化性の導電性ペーストを用いることとするが、硬化性の導電性ペーストであればよく、紫外線(UV)硬化性の導電性ペーストを用いてもよい。
First, as shown in FIG. 2A, a thermosetting conductive paste containing Cu, for example, is printed on the surface of the mounting
この際、印刷に用いるスクリーンには、枠体の内側に網目状に編んだ金属線が張設された20μm〜30μmのメッシュスクリーンを用いることとする。なお、ここではスクリーン印刷方式により、導電性ペーストからなる未硬化パターン12’を形成することとするが、印刷方式は、転写でもよい。また、印刷方式でなくてもよく、ディスペンサー等による塗布方式により未硬化パターン12’を形成してもよい。
At this time, as a screen used for printing, a mesh screen of 20 μm to 30 μm in which a metal wire knitted in a mesh shape is stretched inside the frame is used. Here, the uncured pattern 12 'made of a conductive paste is formed by a screen printing method, but the printing method may be transfer. The
次に、図2(b)に示すように、複数の電極部に例えばAuからなるバンプ21aが設けられた半導体チップ21を、実装基板11上に搭載する。この場合には、バンプ21aと未硬化パターン12’の一部からなる接続エリア12aとを対向させる状態で、実装基板11の上方に半導体チップ21を配置し、バンプ21aと接続エリア12aとの位置合わせを行う。その後、接続エリア12aにバンプ21aの先端部を埋め込むことで、バンプ21aの先端部が実装基板11の表面に達するように、半導体チップ21を実装基板11上に搭載する。
Next, as shown in FIG. 2B, the
なお、ここでは、バンプ21aの先端部が未硬化パターン12’の一部である接続エリア12aを貫通して実装基板11の表面に達するように、半導体チップ21を実装基板11上に搭載することとしたが、バンプ21aの先端部が上記接続エリア12aに埋め込まれる状態で配置されていればよい。ただし、バンプ21aの先端部が実装基板11の表面に達するように配置した方が、電子部品の厚さを薄くできるため、好ましい。また、バンプ21aの高さで半導体チップ21の配置位置が規定されるため、実装基板11に対して半導体チップ21を平行に配置できるとともに、電子部品の厚みのばらつきが抑制される。
Here, the
次いで、図2(c)に示すように、140℃〜150℃の加熱により未硬化パターン12’(前記図2(b)参照)を硬化させることで、回路パターン12を形成するとともに、これにより回路パターン12と一部となる接続エリア12aとバンプ21aとを接合する。これにより、回路パターン12の形成と半導体チップ21と接続エリア12aとの電気的接続、機械的保持とが同一工程で行われ、半導体チップ21がバンプ21aを介して実装基板11上に固定される。
Next, as shown in FIG. 2 (c), the
その後、実装基板11と半導体チップ21との間にアンダーフィル材を供給して、このアンダーフィル材を硬化することで、実装基板11と半導体チップ21とを接着し、実装基板11と半導体チップ21の固定を補強する。
Thereafter, an underfill material is supplied between the mounting
このような電子部品33の製造方法および電子部品33ならびにこれを用いたICカード30によれば、半導体チップ21のバンプ21aと回路パターン12の一部である接続エリア12aとが直接接合される。これにより、接続エリア12a自体が接着層として機能することから、従来の電子部品の製造方法と比較して、バンプ21aと接続エリア12aとの間に接着層が形成しないため、バンプ21aと接続エリア12との間に生じる界面が少なくなる。よって、界面からの割れ等が抑制されるため、半導体チップ21と回路パターン12との接続信頼性が向上される。したがって、電子部品33およびICカード30の電気的信頼性を向上することができる。
According to the manufacturing method of the electronic component 33, the electronic component 33, and the IC card 30 using the electronic component 33, the
また、半導体チップ21のバンプ21aと接続エリア12aとを直接接合することで、接着層を介在しないため、厚さの薄い電子部品33を形成することができる。本実施形態では、特にバンプ21aの先端部が接続エリア12a内を貫通し、実装基板11の表面に達するように、半導体チップ21を実装基板11上に搭載することから、より厚さの薄い電子部品33を形成可能である。これにより、電子部品33の薄型化が可能であり、この電子部品33を厚さの規定されたICカード30に内蔵する場合には、この厚さに対する裕度を増大させることができる。
Further, by directly bonding the
さらに、本実施形態では、バンプ21aの先端部が接続エリア12aを貫通して実装基板11の表面に達するように、半導体チップ21を実装基板11上に搭載することから、接続エリア12aを構成する導電性ペーストの厚みの影響を受けることなく、実装基板11に対してバンプ21aの高さで規定された位置に、半導体チップ21を平行に配置することができる。したがって、電子部品33の厚さのばらつきを抑制することができる。
Furthermore, in this embodiment, since the
また、硬化させることで回路パターン12となる未硬化パターン12’が接着層として機能することから、従来の電子部品の製造方法と比較して、接着層を形成しない分、製造工程が簡略化されるとともに低コスト化が図れる。さらに、導電性ペーストからなる未硬化パターン12’を形成し、これを硬化させて回路パターン12を形成することから、背景技術で説明した従来の電子部品の第1および第2の製造方法と比較して、導電層のパターニングを行わないため、煩雑なリソグラフィ工程を行わなくてもよく、それにともなう装置も必要ないことから、さらなる製造工程の簡略化とコストダウンが可能となり、生産性にも優れている。
In addition, since the
また、未硬化パターン12’の一部である接続エリア12aに、バンプ21aの先端部が埋め込まれるように、半導体チップ21を実装基板11上に搭載するため、背景技術で説明した従来の電子部品の第1の製造方法と比較して、熱圧着により半導体チップ21を実装基板11上に搭載しなくてもよく、半導体チップ21に高温高圧がかかることが防止され、半導体チップ21への損傷が抑制される。したがって、電子部品33の歩留まりを向上させることができる。
In addition, since the
なお、本発明は、本実施形態で説明したような、薄型化とコストダウンが強く要求される非接触型のICカード内に内蔵する電子部品に、特に効果的である。また、ICカードだけでなく、商品等につけるラベルやタグ等に内蔵される電子部品についても特に効果を奏する。 The present invention is particularly effective for an electronic component built in a non-contact type IC card that is strongly required to be thin and cost-cut as described in the present embodiment. In addition, not only the IC card but also electronic components built in labels and tags attached to products etc. are particularly effective.
また、本実施形態では、絶縁機材からなる実装基板11の例を用いて説明したが、実装基板11は、多層配線が設けられた配線基板である場合でも本発明は適用可能である。
In the present embodiment, the example of the mounting
11…実装基板、12…回路パターン、12’…未硬化パターン、12a…接続エリア、21…半導体チップ、21a…バンプ、30…ICカード、33…電子部品
DESCRIPTION OF
Claims (9)
前記基板の一主面側の回路パターンを形成する領域に、導電性ペーストからなる未硬化パターンを形成する工程と、
前記未硬化パターンの一部である接続エリアに、前記バンプの先端部を埋め込むように、前記半導体チップを前記基板上に搭載する工程と、
前記未硬化パターンを硬化させることで、前記回路パターンを形成するとともに前記バンプと前記接続エリアとを接合する工程とを有する
ことを特徴とする電子部品の製造方法。 In a manufacturing method of an electronic component for fixing a semiconductor chip provided with a bump on the substrate via the bump,
Forming an uncured pattern made of a conductive paste in a region for forming a circuit pattern on one main surface side of the substrate;
Mounting the semiconductor chip on the substrate so as to embed a tip of the bump in a connection area that is a part of the uncured pattern;
A method of manufacturing an electronic component, comprising: curing the uncured pattern to form the circuit pattern and joining the bump and the connection area.
ことを特徴とする請求項1記載の電子部品の製造方法。 The method for manufacturing an electronic component according to claim 1, wherein in the step of forming the uncured pattern, the uncured pattern made of the conductive paste is formed by a printing method.
ことを特徴とする請求項1記載の電子部品の製造方法。 In the step of mounting the semiconductor chip on the substrate, the semiconductor chip is mounted on the substrate so that the tip of the bump penetrates the connection area and reaches the surface of the substrate. The manufacturing method of the electronic component of Claim 1.
前記バンプの先端部が前記回路パターンの一部である接続エリアに埋め込まれた状態で、前記バンプと前記接続エリアとが接合されている
ことを特徴とする電子部品。 In an electronic component comprising a semiconductor chip provided with a bump and a substrate provided with a circuit pattern on one main surface side, the semiconductor chip being fixed on the substrate via the bump,
The electronic component, wherein the bump and the connection area are joined in a state in which a tip portion of the bump is embedded in a connection area that is a part of the circuit pattern.
ことを特徴とする請求項4記載の電子部品。 The electronic component according to claim 4, wherein a tip portion of the bump is disposed in a state of penetrating the connection area and reaching the surface of the substrate.
ことを特徴とする請求項4記載の電子部品。 The electronic component according to claim 4, wherein a height of the bump is higher than a thickness of the circuit pattern.
前記電子部品は、バンプを備えた半導体チップと、一主面側に回路パターンが設けられた基板とを備え、前記基板上に前記バンプを介して前記半導体チップが固定されており、
前記バンプの先端部が前記回路パターンの一部である接続エリアに埋め込まれた状態で、前記バンプと前記接続エリアとが接合されている
ことを特徴とするICカード。 In an IC card in which an electronic component is sandwiched between a first substrate and a second substrate disposed to face the first substrate,
The electronic component includes a semiconductor chip provided with a bump and a substrate provided with a circuit pattern on one main surface side, and the semiconductor chip is fixed on the substrate via the bump,
The IC card, wherein the bump and the connection area are joined in a state in which a tip portion of the bump is embedded in a connection area which is a part of the circuit pattern.
ことを特徴とする請求項7記載のICカード。 The IC card according to claim 7, wherein a tip portion of the bump is disposed in a state of penetrating the connection area and reaching a surface of the substrate.
ことを特徴とする請求項7記載のICカード。
The IC card according to claim 7, wherein a height of the bump is higher than a thickness of the circuit pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197694A JP2006019606A (en) | 2004-07-05 | 2004-07-05 | Manufacturing method of electronic component, and electronic component and ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004197694A JP2006019606A (en) | 2004-07-05 | 2004-07-05 | Manufacturing method of electronic component, and electronic component and ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006019606A true JP2006019606A (en) | 2006-01-19 |
Family
ID=35793561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004197694A Pending JP2006019606A (en) | 2004-07-05 | 2004-07-05 | Manufacturing method of electronic component, and electronic component and ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006019606A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025931A (en) * | 2007-07-18 | 2009-02-05 | Murata Mfg Co Ltd | Radio ic device and method for manufacturing the same |
WO2014006787A1 (en) * | 2012-07-04 | 2014-01-09 | パナソニック株式会社 | Electronic component mounting structure, ic card, and cof package |
JP2014017364A (en) * | 2012-07-09 | 2014-01-30 | Panasonic Corp | Manufacturing system and manufacturing method of component mounting substrate |
-
2004
- 2004-07-05 JP JP2004197694A patent/JP2006019606A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009025931A (en) * | 2007-07-18 | 2009-02-05 | Murata Mfg Co Ltd | Radio ic device and method for manufacturing the same |
WO2014006787A1 (en) * | 2012-07-04 | 2014-01-09 | パナソニック株式会社 | Electronic component mounting structure, ic card, and cof package |
CN104412724A (en) * | 2012-07-04 | 2015-03-11 | 松下知识产权经营株式会社 | Electronic component mounting structure, IC card, and COF package |
JPWO2014006787A1 (en) * | 2012-07-04 | 2016-06-02 | パナソニックIpマネジメント株式会社 | Electronic component mounting structure, IC card, COF package |
US9516749B2 (en) | 2012-07-04 | 2016-12-06 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component-mounted structure, IC card and COF package |
JP2014017364A (en) * | 2012-07-09 | 2014-01-30 | Panasonic Corp | Manufacturing system and manufacturing method of component mounting substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018826B2 (en) | Electronic device and manufacturing method thereof | |
JP5262188B2 (en) | substrate | |
JP5151025B2 (en) | Flexible circuit board | |
WO2006109383A1 (en) | Electronic device provided with wiring board, method for manufacturing such electronic device and wiring board used for such electronic device | |
KR100315138B1 (en) | Semiconductor device and its manufacturing method and film carrier tape and its manufacturing method | |
JP5125314B2 (en) | Electronic equipment | |
US20100237490A1 (en) | Package structure and manufacturing method thereof | |
JP2009105276A (en) | Semiconductor chip mounting method and semiconductor mounting wiring board | |
JP2013030789A (en) | Packaging structure and manufacturing method therefor | |
US20110189824A1 (en) | Method for manufacturing an electronic device | |
JP2006134912A (en) | Semiconductor module and its manufacturing method, and film interposer | |
JP3661482B2 (en) | Semiconductor device | |
JP2006019606A (en) | Manufacturing method of electronic component, and electronic component and ic card | |
CN102655715A (en) | Flexible printed circuit board (PCB) and manufacturing method thereof | |
JP2008258332A (en) | Printed circuit board, electronic device, manufacturing method of printed circuit board | |
US20120175158A1 (en) | Circuit board | |
JP2008235838A (en) | Semiconductor device, manufacturing method and mounting method therefor, and ic card using the device | |
US20090079068A1 (en) | Methods for attaching a flip chip integrated circuit assembly to a substrate | |
JP2785846B2 (en) | Printed circuit board | |
KR100867954B1 (en) | Printed circuit board having embedded electronic components and method for manufacturing the same | |
JP2007213463A (en) | Noncontact data carrier and wiring board for noncontact data carrier | |
US9633297B2 (en) | IC module, IC card, and IC module substrate | |
KR102008803B1 (en) | Substrate for chip package and manufacturing method thereof | |
JP2008235839A (en) | Semiconductor device, and manufacturing method therefor | |
JP5029026B2 (en) | Manufacturing method of electronic device |