JP2006013245A - Multilayer ceramic capacitor and its manufacturing method - Google Patents
Multilayer ceramic capacitor and its manufacturing method Download PDFInfo
- Publication number
- JP2006013245A JP2006013245A JP2004190236A JP2004190236A JP2006013245A JP 2006013245 A JP2006013245 A JP 2006013245A JP 2004190236 A JP2004190236 A JP 2004190236A JP 2004190236 A JP2004190236 A JP 2004190236A JP 2006013245 A JP2006013245 A JP 2006013245A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- multilayer ceramic
- face
- internal
- ceramic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本願発明は、積層セラミックコンデンサおよびその製造方法に関し、詳しくは、内部電極パターンを配設したセラミックグリーンシートを積層することにより形成される積層体を切断して個々の積層セラミック素子に分割する工程を経て製造される積層セラミックコンデンサおよびその製造方法に関する。 The present invention relates to a multilayer ceramic capacitor and a method of manufacturing the same, and more specifically, a step of cutting a multilayer body formed by laminating ceramic green sheets provided with internal electrode patterns and dividing the multilayer body into individual multilayer ceramic elements. The present invention relates to a multilayer ceramic capacitor manufactured through the manufacturing method and a manufacturing method thereof.
積層セラミックコンデンサは、例えば、図5に示すように、積層セラミック素子51中に、複数の内部電極52a,52bがセラミック層53を介して積層され、かつ、セラミック層53を介して互いに対向する内部電極52a,52bが交互に積層セラミック素子51の逆側の端面54a,54bに引き出されて、該端面に形成された外部電極55a,55bに接続された構造を有している。
For example, as shown in FIG. 5, the multilayer ceramic capacitor includes a plurality of
そして、このような積層セラミックコンデンサは、導電ペーストを印刷、塗布して表面に内部電極パターンを形成したセラミックグリーンシートを積層するとともにその上下両面側に、内部電極が形成されていないセラミックグリーンシート(ダミーシート)を積層、圧着し、個々の素子への分割(カット)、焼成を行った後、焼成後の積層体(積層セラミック素子)の両端部に外部電極を形成する工程を経て製造されている。 Such a multilayer ceramic capacitor is formed by laminating a ceramic green sheet having an internal electrode pattern formed on the surface by printing and applying a conductive paste, and a ceramic green sheet having no internal electrodes formed on the upper and lower surfaces ( It is manufactured through a process of forming external electrodes on both ends of the fired laminate (laminated ceramic element) after laminating and pressing (dummy sheet), dividing into individual elements (cutting) and firing. Yes.
しかし、積層セラミックコンデンサにおいては、積層セラミック素子の内部電極52a,52bと、セラミック層53との間には焼成時に収縮差があるため、内部電極を構成する材料とセラミック層を構成する材料の組み合わせによっては、焼成中に発生した収縮歪みが残留応力として残り、焼成後の層間剥離(デラミネーション)やクラックの発生、外部電極にめっきを施す場合などにおける、積層セラミック素子の内部へのめっき液の浸入に起因する、経時的に増加する層間剥離などの構造欠陥を発生させ、絶縁抵抗劣化等の信頼性不良が発生する問題がある。
However, in a multilayer ceramic capacitor, since there is a shrinkage difference between the
そして、近年、積層セラミックコンデンサの小型化、大容量化や、高性能化、低ESR(等価直列抵抗)化などの要求に応えるため、セラミック層の薄層化、積層枚数の増加、(内部電極の厚み/内部電極間のセラミック層の厚み)の比率の増加が進み、残留応力は増大する傾向にあり、上述のような問題点がさらに生じやすくなっている。 In recent years, in order to meet the demands such as downsizing, large capacity, high performance, low ESR (equivalent series resistance) of multilayer ceramic capacitors, the ceramic layers have been made thinner, the number of stacked layers has been increased (internal electrodes). ) / Thickness of the ceramic layer between the internal electrodes), the residual stress tends to increase, and the above-described problems are more likely to occur.
そこで、上述の問題点を解消するために、第1の外部電極55aに接続された第1の内部電極52aの形成位置と、第2の外部電極55bに接続された第2の内部電極52bの形成位置を、図6(a),(b)に示すように、内部電極52a,52bの引き出し方向(図5,図6(b)の矢印Xで示す方向)に略直交する方向(図6(a),(b)の矢印Yで示す方向)にずらした積層セラミックコンデンサが提案されている(特許文献1参照)。
Therefore, in order to solve the above-described problems, the formation position of the first
しかしながら、特許文献1の積層セラミックコンデンサにおいては、第1の内部電極52aと、第2の内部電極52bを、内部電極52a,52bの引き出し方向に略直交する方向にずらして配設しているため、例えば、図7に模式的に示すように、マザー積層体60の一方および他方の一対の端面に露出した内部電極パターンを目視して、一方の互いに隣り合う内部電極パターン62a,62aの隙間の中央部C1と、逆側の端面に露出した内部電極パターン62b,62bの隙間の中央部C2を結ぶ線Lを切断線として、マザー積層体60を切断するようにした場合、内部電極パターン62a,62bの側部から積層セラミック素子51の側面までの距離G2およびG1が各積層セラミック素子51において異なり、内部電極52a,52bの引き出し方向(図6(b)の矢印Xで示す方向)への切断に関し、切断不良の発生率が高くなるという問題点がある。
However, in the multilayer ceramic capacitor disclosed in
また、図7に示すように、マザー積層体60を切断した場合に、平面形状が方形ではない(例えば、平面形状が方形ではない平行四辺形)の積層セラミック素子51しか得られなくなるというような形状不良が発生するという問題点がある。
Further, as shown in FIG. 7, when the mother laminated
上述のような問題点を解決しようとすると、内部電極パターン62a,62bの側部から積層セラミック素子51の側面までの距離G2およびG1が均等になるように補正した切断線に沿って切断することが必要になるが、そのためには切断線(切断位置)を決定する際に位置補正を行うことが必要となる。
In order to solve the above-described problems, cutting is performed along cutting lines corrected so that the distances G2 and G1 from the side portions of the
そして、適切な補正を行うためには、
(1)内部電極パターンのずらし量が分かっている場合に、それに応じて切断位置の補正を行う、
(2)マザー積層体をカットして、断面に露出した内部電極パターンの位置を目視確認して、適正な位置で切断する
などの対策をとることが必要となる。しかし、上記(1)の方法の場合には、ずらし量の目標値と実際のずらし量の値が一致しない場合があることから、信頼性が不十分になるという問題点があり、また、上記(2)の方法の場合、工程が複雑になるばかりでなく、マザー積層体からの製品の取り個数の減少を招くという問題点がある。
(1) When the shift amount of the internal electrode pattern is known, the cutting position is corrected accordingly.
(2) It is necessary to take measures such as cutting the mother laminate, visually checking the position of the internal electrode pattern exposed in the cross section, and cutting at an appropriate position. However, in the case of the above method (1), there is a case where the target value of the shift amount and the actual shift amount do not coincide with each other, and there is a problem that the reliability becomes insufficient. In the case of the method (2), not only is the process complicated, but there is a problem that the number of products taken from the mother laminate is reduced.
本願発明は、上記問題点を解決するものであり、マザー積層体の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能で、積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出された構造を有する積層セラミックコンデンサを効率よく製造することが可能な積層セラミックコンデンサおよびその製造方法を提供することを課題とする。 The present invention solves the above-mentioned problems, and it is possible to determine an appropriate cutting position by visually confirming the internal electrode pattern exposed on the end face of the mother laminated body. A multilayer ceramic capacitor having a structure in which a plurality of internal electrodes are arranged to face each other through layers, and ends of the internal electrodes are alternately drawn to one end face and the other end face of the multilayer ceramic element. It is an object of the present invention to provide a multilayer ceramic capacitor that can be manufactured and a method for manufacturing the same.
上記課題を解決するために、本願発明(請求項1)の積層セラミックコンデンサの製造方法は、
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサの製造方法であって、
(a)表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する3層以上の内部電極パターンからなる内部電極パターン群であって、前記積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、内部電極の引き出し方向となる方向に略直交する方向に3段階以上に位置をずらして配設された内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成する工程と、
(b)複数の前記内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で前記積層体を切断する工程を経て個々の積層セラミック素子に分割する工程と
を具備することを特徴としている。
In order to solve the above-described problem, a method for manufacturing a multilayer ceramic capacitor of the present invention (Claim 1) includes:
A plurality of internal electrodes are arranged inside the multilayer ceramic element so as to face each other through the ceramic layer, and ends of the internal electrodes are alternately drawn out to one end face and the other end face of the multilayer ceramic element, A method for producing a multilayer ceramic capacitor having a structure connected to a pair of external electrodes disposed on one end face and the other end face of a multilayer ceramic element,
(a) An internal electrode pattern group consisting of three or more layers of internal electrode patterns opposed via a ceramic green sheet by laminating ceramic green sheets having a plurality of internal electrode patterns formed in a matrix on the surface. In the state of the multilayer ceramic element, an internal electrode pattern serving as an internal electrode drawn out to one end face and an internal electrode pattern serving as an internal electrode drawn from the other end face, and a direction substantially orthogonal to a direction serving as a drawing direction of the internal electrode Forming a laminated body in which a plurality of internal electrode pattern groups consisting of internal electrode patterns arranged in three or more stages are arranged in a matrix;
(b) When each of the plurality of internal electrode pattern groups is viewed as one block, the side electrode sides that are substantially parallel to the direction in which the internal electrode pattern blocks are adjacent to each other as viewed in a plan view. A step of cutting the laminated body at an intermediate position of the gap and dividing the laminated body into individual laminated ceramic elements.
また、請求項2の積層セラミックコンデンサの製造方法は、前記(a)の積層体を形成する工程において、前記積層セラミック素子の状態で、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれるように、前記内部電極パターンが配設された積層体を形成することを特徴としている。 According to a second aspect of the present invention, there is provided a method for manufacturing a multilayer ceramic capacitor comprising: (a) forming a multilayer body; , Defined by a side portion on one side surface of the internal electrode closest to one side surface of the multilayer ceramic element and a side portion on the other side surface of the internal electrode closest to the other side surface exposed to the same end surface The internal electrode pattern is arranged so that the narrower region is included in the wider region of one end surface or the other end surface when viewed in a region perpendicular to the direction in which the internal electrode is drawn out. It is characterized by forming a laminated body.
また、請求項3の積層セラミックコンデンサの製造方法は、前記内部電極パターン群が、セラミックグリーンシートを介して積層された、積層方向に連続する内部電極パターンから構成されていることを特徴としている。
The method of manufacturing a multilayer ceramic capacitor according to
また、本願発明(請求項4)の積層セラミックコンデンサは、
積層セラミック素子の内部に、セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、内部電極の端部が交互に積層セラミック素子の一方端面および他方端面に引き出されて、積層セラミック素子の一方端面および他方端面に配設された一対の外部電極に接続された構造を有する積層セラミックコンデンサであって、
前記複数の内部電極が、内部電極の引き出し方向と略直交する方向に3段階以上に位置をずらして配設された3層以上の内部電極からなる内部電極群を含み、かつ、
前記内部電極群をブロックとしてみた場合に、前記内部電極ブロックが、前記積層セラミック素子の前記内部電極の引き出し方向に略直交する方向において、前記積層セラミック素子の略中央に位置していること
を特徴としている。
The multilayer ceramic capacitor of the present invention (Claim 4) is:
A plurality of internal electrodes are arranged inside the multilayer ceramic element so as to face each other through the ceramic layer, and ends of the internal electrodes are alternately drawn out to one end face and the other end face of the multilayer ceramic element, A multilayer ceramic capacitor having a structure connected to a pair of external electrodes disposed on one end face and the other end face of a multilayer ceramic element,
The plurality of internal electrodes includes an internal electrode group consisting of three or more layers of internal electrodes arranged in three or more stages in a direction substantially perpendicular to the direction in which the internal electrodes are drawn; and
When the internal electrode group is viewed as a block, the internal electrode block is positioned substantially at the center of the multilayer ceramic element in a direction substantially perpendicular to a direction in which the internal electrode of the multilayer ceramic element is drawn. It is said.
また、請求項5の積層セラミックコンデンサは、前記積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の前記領域内に、狭い方の前記領域が含まれていることを特徴としている。 The multilayer ceramic capacitor according to claim 5 is a side portion on one side surface of the internal electrode closest to one side surface of the multilayer ceramic element of the internal electrode exposed on one end surface and the other end surface of the multilayer ceramic element; When looking at the region in the direction perpendicular to the lead-out direction of the internal electrode, defined by the side of the other side of the internal electrode closest to the other side exposed at the same end, The narrower region is included in the wider region.
また、請求項6の積層セラミックコンデンサは、前記内部電極群が、セラミック層を介して積層された、積層方向に連続する内部電極から構成されていることを特徴としている。 The multilayer ceramic capacitor according to claim 6 is characterized in that the internal electrode group is composed of internal electrodes stacked in a stacking direction and stacked via ceramic layers.
本願発明(請求項1)の積層セラミックコンデンサの製造方法は、表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する3層以上の内部電極パターンからなる内部電極パターン群であって、個々の積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、かつ、内部電極の引き出し方向となる方向に略直交する方向に3段階以上に位置をずらして配設された、3層以上の内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成し、この積層体を、複数の内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で切断するようにしているので、積層体(マザー積層体)の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能になり、積層セラミックコンデンサを効率よく製造することが可能になる。 The method for manufacturing a multilayer ceramic capacitor according to the present invention (Claim 1) includes three or more layers facing each other through ceramic green sheets by laminating ceramic green sheets having a plurality of internal electrode patterns formed in a matrix on the surface. The internal electrode pattern group consisting of internal electrode patterns, including an internal electrode pattern serving as an internal electrode drawn out to one end face and an internal electrode pattern serving as an internal electrode drawn from the other end face in the state of each multilayer ceramic element In addition, a plurality of internal electrode pattern groups each including three or more layers of internal electrode patterns arranged in three or more stages in a direction substantially orthogonal to the direction in which the internal electrodes are drawn out are arranged in a matrix. The stacked body is formed, and each of the plurality of internal electrode pattern groups is formed into one block. When viewed as a plan view, the internal electrode pattern blocks adjacent to each other in plan view are cut at an intermediate position of a gap on the side substantially parallel to the direction of the internal electrode drawing direction. The internal electrode pattern exposed on the end face of the mother laminate) can be visually confirmed to determine an appropriate cutting position, and the multilayer ceramic capacitor can be efficiently manufactured.
すなわち、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で積層体を切断することにより、内部電極パターンのずらし量が分からない場合にも、適切な位置で積層体を切断することが可能になり、切断不良の発生を抑制することができるようになるとともに、積層体(マザー積層体)を切断した場合に、平面形状が方形あるいはそれに近い、形状精度の高い積層セラミック素子を得ることが可能になり、信頼性の高い積層セラミックコンデンサを効率よく、しかも確実に製造することができるようになる。 That is, the amount of displacement of the internal electrode pattern is obtained by cutting the laminate at an intermediate position of the gap on the side of the internal electrode pattern blocks adjacent to each other in plan view that is substantially parallel to the direction in which the internal electrode is drawn out. Even when it is not known, it becomes possible to cut the laminate at an appropriate position, it becomes possible to suppress the occurrence of cutting failure, and when the laminate (mother laminate) is cut, It is possible to obtain a monolithic ceramic element having a planar shape of a square or close to it and having high shape accuracy, and a highly reliable monolithic ceramic capacitor can be manufactured efficiently and reliably.
なお、内部電極パターンを、位置をずらして積層することにより、焼成収縮差による内部欠陥や、内部電極パターンの周囲がいわゆるサドル状に盛り上がることに起因するデラミネーションの発生を抑えることが可能になり、この点においても、信頼性の高い積層セラミックコンデンサを得ることが可能になる。 In addition, by laminating the internal electrode patterns at different positions, it becomes possible to suppress the occurrence of internal defects due to firing shrinkage differences and delamination caused by the surroundings of the internal electrode patterns rising in a so-called saddle shape. Also in this respect, a highly reliable multilayer ceramic capacitor can be obtained.
また、請求項2の積層セラミックコンデンサの製造方法のように、積層体を形成する工程において、積層セラミック素子の状態で、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の領域内に、狭い方の領域が含まれるように、内部電極パターンが配設された積層体を形成するようにした場合、積層体の互いに対応する端面の、内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置を結ぶ線を切断線として積層体を切断することにより、内部電極ブロックが積層セラミック素子の中央に位置する積層セラミックコンデンサをより確実に製造することが可能になる。
Further, in the multilayer ceramic capacitor manufacturing method according to
また、請求項3の積層セラミックコンデンサの製造方法のように、内部電極パターン群を、セラミックグリーンシートを介して積層された、積層方向に連続する内部電極パターンから構成するようにした場合、積層方向に連続する内部電極パターンのうちの所定の内部電極パターン(内部電極の引き出し方向となる方向に略直交する方向に3段階以上に位置をずらして配設した内部電極パターンからなる内部電極パターン群)にのみ着目して、積層体(マザー積層体)の切断位置を決定することが可能になるとともに、内部電極パターンの形成されたセラミックグリーンシートの積層工程を簡略化することが可能になり、信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
Further, when the internal electrode pattern group is constituted by internal electrode patterns that are laminated via ceramic green sheets and are continuous in the lamination direction, as in the method for manufacturing a multilayer ceramic capacitor according to
また、本願発明(請求項4)の積層セラミックコンデンサは、複数の内部電極が、内部電極の引き出し方向と略直交する方向に3段階以上に位置をずらして配設された3層以上の内部電極からなる内部電極群を含み、かつ、内部電極群をブロックとしてみた場合に、内部電極ブロックが、積層セラミック素子の内部電極の引き出し方向に略直交する方向において、積層セラミック素子の略中央に位置しているので、積層セラミック素子の側面から内部電極の側部までの距離が小さくなりすぎたりすることがなく、高い信頼性を実現することが可能になる。
なお、本願発明(請求項4)の積層セラミックコンデンサは、本願請求項1〜3のいずれかの方法により効率よく製造することが可能であり、経済性にも優れている。
The multilayer ceramic capacitor according to the present invention (Claim 4) is a multilayer ceramic capacitor having three or more layers in which a plurality of internal electrodes are arranged at three or more stages in a direction substantially perpendicular to the direction in which the internal electrodes are drawn. When the internal electrode group is viewed as a block, the internal electrode block is positioned approximately at the center of the multilayer ceramic element in a direction substantially perpendicular to the direction of drawing the internal electrode of the multilayer ceramic element. Therefore, the distance from the side surface of the multilayer ceramic element to the side portion of the internal electrode does not become too small, and high reliability can be realized.
The multilayer ceramic capacitor of the present invention (Claim 4) can be efficiently manufactured by any one of the methods of
また、請求項5の積層セラミックコンデンサは、積層セラミック素子の一方端面および他方端面に露出する内部電極の、積層セラミック素子の一方の側面に最も近い内部電極の一方の側面側の側部と、同じ端面に露出する、他方の側面に最も近い内部電極の他方の側面側の側部とにより規定される、内部電極の引き出し方向と直交する方向の領域についてみた場合に、一方端面または他方端面の、広い方の領域内に、狭い方の領域が含まれるように構成されおり、製品の大型化を招くことなく、内部電極ブロックを、積層セラミック素子の中央に位置させて、高い信頼性を実現することが可能になる。
なお、この請求項5の積層セラミックコンデンサは、本願請求項2または3の方法により効率よく製造することが可能である。
The multilayer ceramic capacitor according to claim 5 is the same as the side portion of one side surface of the internal electrode closest to one side surface of the multilayer ceramic element of the internal electrode exposed on one end surface and the other end surface of the multilayer ceramic element. When viewed in a region perpendicular to the lead-out direction of the internal electrode defined by the side of the other side of the internal electrode closest to the other side exposed at the end surface, one end surface or the other end surface, It is configured to include the narrower region within the wider region, and the internal electrode block is positioned at the center of the multilayer ceramic element without increasing the size of the product, thereby realizing high reliability. It becomes possible.
The multilayer ceramic capacitor of claim 5 can be efficiently manufactured by the method of
また、請求項6の積層セラミックコンデンサのように、内部電極群を、セラミック層を介して積層された、積層方向に連続する内部電極から構成するようにした場合も、内部電極ブロックを、積層セラミック素子の中央に位置させて、高い信頼性を実現することが可能になる。
なお、この請求項6の積層セラミックコンデンサは、本願請求項3の方法により効率よく製造することが可能である。
Further, as in the multilayer ceramic capacitor according to claim 6, when the internal electrode group is composed of internal electrodes that are stacked via the ceramic layers and that are continuous in the stacking direction, the internal electrode block is also formed of the multilayer ceramic capacitor. It is possible to achieve high reliability by being positioned at the center of the element.
The multilayer ceramic capacitor of claim 6 can be efficiently manufactured by the method of
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。 The features of the present invention will be described in more detail below with reference to examples of the present invention.
この実施例1では、図2(a),(b)に示すように、積層セラミック素子1中に、複数の内部電極2(2a,2b,2b’)がセラミック層3を介して積層され、かつ、セラミック層3を介して互いに対向する内部電極2(2a,2b,2b’)が交互に積層セラミック素子1の逆側の端面4a,4bに引き出されて、該端面に形成された外部電極5a,5bに接続された構造を有する積層セラミックコンデンサを製造する方法について、図1を参照しつつ説明する。
In Example 1, as shown in FIGS. 2 (a) and 2 (b), a plurality of internal electrodes 2 (2a, 2b, 2b ′) are laminated through a
図1は本願発明の一実施例(実施例1)にかかる積層セラミックコンデンサの製造方法を示す図であり、内部電極パターンが配設されたセラミックグリーンシートおよび内部電極パターンの形成されていない外層用セラミックグリーンシートを積層することにより形成されたマザー積層体の要部を示す図であって、(a)は一方側から見た端面図、(b)は平面図、(c)は他方側から見た端面図である。なお、図1はマザー積層体のうちの2個の積層セラミックコンデンサとなる一対の部分を示している。 FIG. 1 is a view showing a method of manufacturing a multilayer ceramic capacitor according to one embodiment (Example 1) of the present invention, and is for a ceramic green sheet having an internal electrode pattern and an outer layer in which no internal electrode pattern is formed. It is a figure which shows the principal part of the mother laminated body formed by laminating | stacking a ceramic green sheet, Comprising: (a) is an end view seen from one side, (b) is a top view, (c) is from the other side FIG. FIG. 1 shows a pair of portions to be two multilayer ceramic capacitors in the mother multilayer body.
この実施例では、表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、図1(a)〜(c)に示すように、セラミックグリーンシート13を介して対向する複数層の内部電極パターン12からなる内部電極パターン群22を備えた積層体(マザー積層体)21を形成した。
In this embodiment, ceramic green sheets having a plurality of internal electrode patterns formed in a matrix are stacked on the surface, thereby facing each other through the ceramic
なお、この積層体(マザー積層体)21においては、積層セラミック素子1(図2)の状態において、一方端面24a(図1(a),図2)に引き出される内部電極2aとなる内部電極パターン12aと、他方端面24b(図1(c),図2)から引き出される内部電極2b,2b’となる内部電極パターン12bおよび12b’とを含み、かつ、セラミックグリーンシート13を介して対向する内部電極パターン12(12a,12b,12b’)が、内部電極パターン12(12a,12b,12b’)の引き出し方向(矢印Xで示す方向)となる方向に略直交する方向(矢印Yで示す方向)にそれぞれ位置をずらして配設されている。すなわち、この実施例では、内部電極パターン12(12a,12b,12b’)が3段階に位置をずらして配設されており、内部電極パターン12aは、引き出し方向(矢印Xで示す方向)に略直交する方向(矢印Yで示す方向)において、内部電極パターン12b,12b’の中央に位置するように配設されている。
In this laminated body (mother laminated body) 21, in the state of the laminated ceramic element 1 (FIG. 2), the internal electrode pattern that becomes the
また、図2に示すように、セラミック層3を介して互いに対向する内部電極2(2a,2b,2b’)は交互に積層セラミック素子1の逆側の端面4a,4bに引き出され、かつ、積層セラミック素子1の上面側から下面側に向かって、2a,2b,2a,2b’,2a……の順に積層されており、内部電極2bと内部電極2b’は、内部電極2aを挟んで交互に積層されている。
Further, as shown in FIG. 2, the internal electrodes 2 (2a, 2b, 2b ′) facing each other through the
さらに、図1に示すように、マザー積層体21は、積層セラミック素子1(図2参照)の状態で、積層セラミック素子1の一方端面4a(24a)に露出する内部電極2aの、積層セラミック素子1の一方の側面34a側の側部32aと、他方の側面34b側の側部32aとにより規定される、内部電極の引き出し方向(矢印Xで示される方向)と直交する方向(矢印Yで示される方向)の領域R1と、他方端面4b(24b)に露出する内部電極2b,2b’の、積層セラミック素子1の一方の側面34aに最も近い内部電極2b’の一方の側面34a側の側部32b’と、同じ端面4b(24b)に露出する、他方の側面34bに最も近い内部電極2bの他方の側面34b側の側部32bとにより規定される、内部電極の引き出し方向(矢印Xで示される方向)と直交する方向(矢印Yで示される方向)の領域R2についてみた場合に、広い方の領域R2(図1(b),図2(b))内に、狭い方の領域R1(図1(b),図2(b))が含まれるように構成されている。
Further, as shown in FIG. 1, the
そして、このマザー積層体21を、複数の内部電極パターン群22のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロック(内部電極パターン群)22どうしの、内部電極パターン12の引き出し方向(矢印Xで示す方向)に略平行な辺側のギャップG1,G2(図1)の中間位置でマザー積層体21を切断するとともに、内部電極パターン12の引き出し方向(矢印Xで示す方向)に直交する方向(矢印Yで示す方向)の所定の位置でも切断することにより個々の積層セラミック素子(未焼成の積層セラミック素子)1(1a)に分割する。
When the mother laminate 21 is viewed as a single block for each of the plurality of internal
具体的には、一方端面24aに露出する内部電極パターン12aからなる内部電極パターンブロック(内部電極パターン群)22(22a)どうしの、内部電極パターン12aの引き出し方向(矢印Xで示す方向)に略平行な辺側のギャップG1(図1)の中央位置P1と、他方端面24bに露出する内部電極パターン12b,12b’からなる内部電極パターンブロック(内部電極パターン群)22(22b)どうしの、内部電極パターン12b,12b’の引き出し方向(矢印Xで示す方向)に略平行な辺側のギャップG2(図1)の中央位置P2を結ぶ線を切断線として切断する。
Specifically, the internal electrode pattern block (internal electrode pattern group) 22 (22a) composed of the
それから、個々の積層セラミック素子を脱脂、焼成した後、個々の積層セラミック素子に外部電極を形成することにより、図2に示すような、内部電極群23を備えた積層セラミックコンデンサが得られる。
Then, after degreasing and firing the individual multilayer ceramic elements, external electrodes are formed on the individual multilayer ceramic elements to obtain a multilayer ceramic capacitor having the
上記実施例の方法によれば、マザー積層体の一方端面と他方端面に露出した内部電極パターンを目視して、上述のギャップG1とG2の中央位置P1とP2を確認し、P1とP2を結ぶ線を切断線として切断するだけで、図2(b)に示すように、内部電極2a,2b,2b’がそれぞれ内部電極の引き出し方向(矢印Xで示す方向)に直交する方向(矢印Yで示す方向)に3段階に位置をずらして配設されており、内部電極群23をブロックとしてみた場合に、内部電極群(内部電極ブロック)23が、積層セラミック素子1の内部電極2の引き出し方向(矢印Xで示す方向)に略直交する方向(矢印Yで示す方向)において、積層セラミック素子1の略中央に位置する積層セラミックコンデンサを効率よく製造することが可能になる。
According to the method of the above embodiment, the internal electrode patterns exposed on the one end face and the other end face of the mother laminate are visually checked, the center positions P1 and P2 of the gaps G1 and G2 are confirmed, and P1 and P2 are connected. By simply cutting the line as a cutting line, as shown in FIG. 2B, the
そして、上述の製造方法により製造される積層セラミックコンデンサは、図2(b)に示すように、内部電極2a,2b,2b’がそれぞれ内部電極の引き出し方向(矢印Xで示す方向)に直交する方向(矢印Yで示す方向)に3段階に位置をずらして配設されており、内部電極群23をブロックとしてみた場合に、内部電極群(内部電極ブロック)23が、積層セラミック素子1の内部電極2の引き出し方向(矢印Xで示す方向)に略直交する方向(矢印Yで示す方向)において、積層セラミック素子1の略中央に位置しており、積層セラミック素子の側面から内部電極2(2a,2b,2b’)の側部のうち最も側面に近いものまでの距離(ギャップ)Gaが、積層セラミック素子1の両側面側で同じであることから、積層セラミック素子1の側面から内部電極2(2a,2b,2b’)の側部の最も近いものまでの距離(ギャップ)Gaが小さくなりすぎることを防止して、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
In the multilayer ceramic capacitor manufactured by the above-described manufacturing method, as shown in FIG. 2B, the
また、積層セラミック素子の平面形状が方形で、形状精度に優れた積層セラミックコンデンサを得ることが可能になる。
さらに、マザー積層体1を切断して個々の積層セラミック素子に分割する際に、切断位置の補正が不要になるめ、内部電極パターンの形成されたセラミックグリーンシートを積み重ねる際に、内部電極パターンのずらし量をあらかじめ確認しておくことが不要になるため、製造工程を簡略化して、生産性を向上させることが可能になる。
In addition, it is possible to obtain a multilayer ceramic capacitor having a planar shape of the multilayer ceramic element and excellent shape accuracy.
Furthermore, when the
なお、上記実施例1の内部電極の位置を3段階にずらせる方法により、例えば、
(1)長さ(L)=3.2mm、幅(W)=1.6mm 高さ(T)=1.25mm
(2)積層セラミック素子の側面から内部電極2(2a,2b,2b’)の側部の最も近いものまでの距離(ギャップ)Ga=270μm(未焼成時)、210μm(焼成後)
(3)内部電極のずらし量=30μm(未焼成時)、24μm(焼成後)
(ただし、内部電極のずらし量に関しては、内部電極パターン12aに対して、内部電極パターン12bのずらし量を、図1(b)において、左に30μm(未焼成時)、24μm(焼成後)とし、内部電極パターン12b’のずらし量を、図1(b)において、右に30μm(未焼成時)、24μm(焼成後)とした。)
(4)内部電極枚数=30枚
の条件で、積層セラミックコンデンサを製造した場合、マザー積層体を内部電極の引き出し方向に平行な方向に切断する際の切断不良率は0.42%であった。
一方、図7に示すように、内部電極の位置を2段階にずらすようにした従来の方法の場合(ずらし量:内部電極の引き出し方向に直交する方向に交互に30μm(未焼成時)、24μm(焼成後))の切断不良率は0.93%であった。
これより、上記実施例1の方法の場合には、内部電極の位置を2段階にずらすようにした従来の製造方法に比べて、切断不良率を1/2以下に低減できることが確認された。
In addition, by the method of shifting the position of the internal electrode of the above Example 1 in three stages, for example,
(1) Length (L) = 3.2mm, Width (W) = 1.6mm Height (T) = 1.25mm
(2) Distance (gap) Ga = 270 μm (when unfired), 210 μm (after firing) from the side surface of the multilayer ceramic element to the nearest side of the internal electrode 2 (2a, 2b, 2b ′)
(3) Internal electrode displacement = 30 μm (when unfired), 24 μm (after firing)
(However, regarding the displacement amount of the internal electrode, the displacement amount of the
(4) When a multilayer ceramic capacitor was manufactured under the condition of the number of internal electrodes = 30, the cutting failure rate when the mother multilayer body was cut in a direction parallel to the lead-out direction of the internal electrodes was 0.42%. .
On the other hand, as shown in FIG. 7, in the case of the conventional method in which the position of the internal electrode is shifted in two stages (shift amount: 30 μm alternately (in the unfired), 24 μm in the direction orthogonal to the internal electrode drawing direction) The defective cutting rate (after firing) was 0.93%.
Thus, in the case of the method of Example 1, it was confirmed that the cutting defect rate can be reduced to ½ or less as compared with the conventional manufacturing method in which the position of the internal electrode is shifted in two stages.
以下、本願発明の他の実施例(実施例2)にかかる積層セラミックコンデンサおよびその製造方法について、図3および図4を参照しつつ説明する。
なお、図3は実施例2にかかる積層セラミックコンデンサの製造方法を示す図であり、内部電極パターンが配設されたセラミックグリーンシートおよび内部電極パターンの形成されていない外層用セラミックグリーンシートを積層することにより形成されたマザー積層体の要部を示す図であって、(a)は一方側から見た端面図、(b)は平面図、(c)は他方側から見た端面図、図4は実施例2にかかる積層セラミックコンデンサの構成を示す図であり、(a)は断面図、(b)は平面図である。
また、図3(a),(b),(c)はマザー積層体のうちの2個の積層セラミックコンデンサとなる一対の部分を示している。
なお、図3,4において、図1,2と同一符号を付した部分は同一または相当する部分を示している。
Hereinafter, a multilayer ceramic capacitor according to another embodiment (Example 2) of the present invention and a method for manufacturing the same will be described with reference to FIGS.
FIG. 3 is a diagram showing a method for manufacturing a multilayer ceramic capacitor according to Example 2, in which a ceramic green sheet having an internal electrode pattern and a ceramic green sheet for an outer layer on which no internal electrode pattern is formed are stacked. It is a figure which shows the principal part of the mother laminated body formed by this, Comprising: (a) The end view seen from one side, (b) is a top view, (c) is the end view seen from the other side, FIG. 4A and 4B are diagrams showing the configuration of the multilayer ceramic capacitor according to Example 2, wherein FIG. 4A is a cross-sectional view, and FIG. 4B is a plan view.
3A, 3B, and 3C show a pair of portions that are two multilayer ceramic capacitors of the mother multilayer body.
3 and 4, the same reference numerals as those in FIGS. 1 and 2 indicate the same or corresponding parts.
上記実施例1では、内部電極パターンの位置を3段階にずらした場合を例にとって説明したが、この実施例2では、図3(a),(b),(c)に示すような態様で、積層セラミック素子の一方端面に引き出されることになる方の内部電極パターンの位置を2段階にずらし、他方端面に引き出されることになる方の内部電極パターンの位置を3段階にずらして、内部電極パターンを合計で5段階にずらしている。 In the first embodiment, the case where the position of the internal electrode pattern is shifted in three steps has been described as an example. However, in the second embodiment, the mode shown in FIGS. 3A, 3B, and 3C is used. The position of the internal electrode pattern to be drawn to one end face of the multilayer ceramic element is shifted in two stages, and the position of the internal electrode pattern to be drawn to the other end face is shifted in three stages to The pattern is shifted in five stages in total.
すなわち、上記実施例1では一方端面に引き出されることになる内部電極パターン12aの位置を固定し、他方端面に引き出されることになる内部電極パターン12b,12b’の位置を2段階にずらして、合計で内部電極パターンが3つの異なる位置に配設されるように構成したが、この実施例2では、図3に示すように、一方端面24aに引き出されることになる方の内部電極パターン12a,12a’をそれぞれ位置をずらして配設するとともに、他方端面24bに引き出されることになる方の内部電極パターン12b,12b’12b’’をそれぞれ3段階に位置をずらして配設し、合計で内部電極パターンが5つの異なる位置に配設されるように構成した。
That is, in the first embodiment, the position of the
さらに、図4に示すように、セラミック層3を介して互いに対向する内部電極2(2a,2a’,2b,2b’,2b’’)が交互に積層セラミック素子1の逆側の端面4a,4bに引き出され、かつ、積層セラミック素子1の上面側から下面側に向かって、2b’,2a’,2b,2a,2b’’,2a’,2b,2a,2b’……の順に積層されている。
Furthermore, as shown in FIG. 4, internal electrodes 2 (2a, 2a ′, 2b, 2b ′, 2b ″) facing each other through the
さらに、図3に示すように、マザー積層体21は、積層セラミック素子1(図4参照)の状態で、積層セラミック素子1の一方端面4a(24a)に露出する内部電極2a,2a’の、積層セラミック素子1の一方の側面34aに最も近い内部電極2a’の一方の側面34a側の側部32a’と、同じ端面4a(24a)に露出する、他方の側面34bに最も近い内部電極2aの他方の側面34b側の側部32aとにより規定される、内部電極の引き出し方向(矢印Xで示される方向)と直交する方向(矢印Yで示される方向)の領域R1と、他方端面24bに露出する内部電極2b,2b’,2b’’の、積層セラミック素子1の一方の側面34aに最も近い内部電極2b’’の一方の側面34a側の側部32b’’と、同じ端面4b(24b)に露出する、他方の側面34bに最も近い内部電極2b’の他方の側面34b側の側部32b’とにより規定される、内部電極の引き出し方向(矢印Xで示される方向)と直交する方向(矢印Yで示される方向)の領域R2についてみた場合に、広い方の領域R2(図3(b),図4(b))内に、狭い方の領域R1(図3(b),図4(b))が含まれるように構成されている。
Further, as shown in FIG. 3, the mother laminated
実施例2は上記のように構成されていることから、上記実施例1の場合と同様に、一方端面24aに露出する内部電極パターン12a,12a’からなる内部電極パターンブロック(内部電極パターン群)22(22a)どうしの、内部電極パターン12a,12a’の引き出し方向(矢印Xで示す方向)に略平行な辺側のギャップG1(図3)の中央位置P1と、他方端面24bに露出する内部電極パターン12b,12b’,12b’’からなる内部電極パターンブロック(内部電極パターン群)22(22b)どうしの、内部電極パターン12b,12b’,12b’’の引き出し方向(矢印Xで示す方向)に略平行な辺側のギャップG2(図3)の中央位置P2を結ぶ線を切断線として切断することにより、切断不良を生じることなく、マザー積層体21を所定の位置で切断して、個々の積層セラミック素子(未焼成の積層セラミック素子)1(1a)に分割することができる。
Since Example 2 is configured as described above, an internal electrode pattern block (internal electrode pattern group) composed of
したがって、内部電極群をブロックとしてみた場合に、内部電極群(内部電極ブロック)23が、積層セラミック素子1の内部電極2の引き出し方向(矢印Xで示す方向)に略直交する方向(矢印Yで示す方向)において、積層セラミック素子1の略中央に位置しており、積層セラミック素子の側面から内部電極(2a,2a’,2b,2b’,2b’’)の側部のうち最も側面に近いものまでの距離(ギャップ)Gaが、積層セラミック素子1の両側面側で略同じである、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
Therefore, when the internal electrode group is viewed as a block, the internal electrode group (internal electrode block) 23 is in a direction (indicated by the arrow Y) substantially orthogonal to the direction in which the
また、積層セラミック素子の平面形状が方形で、形状精度に優れた積層セラミックコンデンサを得ることが可能になる。
さらに、マザー積層体を切断して個々の積層セラミック素子に分割する際に、切断位置の補正が不要になり、内部電極パターンの形成されたセラミックグリーンシートを積み重ねる際に、内部電極パターンのずらし量をあらかじめ確認しておくことが不要になるため、製造工程を簡略化して、生産性を向上させることが可能になる。
In addition, it is possible to obtain a multilayer ceramic capacitor having a planar shape of the multilayer ceramic element and excellent shape accuracy.
Furthermore, when the mother laminate is cut and divided into individual multilayer ceramic elements, correction of the cutting position becomes unnecessary, and the amount of shift of the internal electrode pattern when stacking the ceramic green sheets on which the internal electrode pattern is formed Since it is not necessary to confirm the above in advance, it is possible to simplify the manufacturing process and improve productivity.
なお、上記実施例1では内部電極の位置を3段階にずらしており、また、実施例2では内部電極の位置を合計で5段階にずらしているが、内部電極のずらし位置の段階は3段階以上であればよく、4段階、5段階,……7段階と多数の段階にずらすことも可能である。ただし、その段階数を多くしすぎると、
(a)積層セラミック素子の寸法が同じ場合には、積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離(ギャップ)が小さくなり、カット不良率の増加、製品の信頼性の低下を招く、
(b)積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離(ギャップ)を確保しようとすると、ずらし量を小さくしなければならず、内部電極とセラミック層の焼成収縮差に起因する内部欠陥の発生防止や、内部電極パターンの周囲がいわゆるサドル状に盛り上がることに起因するデラミネーションの発生などを抑制する効果が損なわれる、
(c)内部電極の積み重ね方によっては、有効面積(内部電極の重なり面積)の減少が大きい場合があるので、容量が大きく低下する場合がある
などの問題点があることから、位置をずらせる場合の段階数は5段階以下にすることが望ましく、特に3段階とすることで、より効果的に信頼性の高い製品を作製することができる。
In the first embodiment, the position of the internal electrode is shifted in three stages. In the second embodiment, the position of the internal electrode is shifted in five stages in total. The above is sufficient, and it is possible to shift to four stages, five stages,... However, if there are too many stages,
(a) When the dimensions of the multilayer ceramic element are the same, the distance (gap) from the side surface of the multilayer ceramic element to the side closest to the side surface of the internal electrode is reduced, the cut defect rate increases, Leading to reduced reliability,
(b) In order to secure a distance (gap) from the side surface of the multilayer ceramic element to the side portion closest to the side surface of the internal electrode, the shift amount must be reduced, and the internal electrode and the ceramic layer are fired. The effect of preventing the occurrence of internal defects due to shrinkage differences and the suppression of the occurrence of delamination caused by the so-called saddle shape around the internal electrode pattern is impaired.
(c) Depending on how the internal electrodes are stacked, the effective area (overlapping area of the internal electrodes) may be greatly reduced, so there is a problem that the capacity may be greatly reduced. In this case, the number of stages is preferably 5 or less, and in particular, a highly reliable product can be manufactured more effectively by using 3 stages.
なお、本願発明は、上記実施例1および2に限定されるものではなく、内部電極の具体的なずらし量、内部電極の積層数、内部電極の形状や構成材料、積層セラミックコンデンサの寸法などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the first and second embodiments, but relates to a specific amount of internal electrode displacement, the number of internal electrode layers, the shape and constituent materials of the internal electrodes, the dimensions of the multilayer ceramic capacitor, and the like. Various applications and modifications can be made within the scope of the invention.
上述のように、本願発明によれば、積層体(マザー積層体)の端面に露出した内部電極パターンを目視確認して、適切な切断位置を定めることが可能になり、内部電極が積層セラミック素子の中央位置に配設された、信頼性が高く、形状精度に優れた積層セラミックコンデンサを容易かつ、確実に製造することが可能になる。
したがって、本願発明は、マザー積層体を切断することにより個々の積層セラミック素子に分割する工程を経て製造される積層セラミックコンデンサの製造に広く適用することが可能である。
As described above, according to the present invention, it is possible to visually check the internal electrode pattern exposed on the end face of the laminated body (mother laminated body) to determine an appropriate cutting position, and the internal electrode is a laminated ceramic element. It is possible to easily and surely manufacture a monolithic ceramic capacitor that is disposed at the center position and has high reliability and excellent shape accuracy.
Therefore, the present invention can be widely applied to the manufacture of multilayer ceramic capacitors manufactured through a process of dividing a mother multilayer body into individual multilayer ceramic elements.
1 積層セラミック素子
1a 未焼成の積層セラミック素子
2(2a,2a’,2b,2b’,2b’’) 内部電極
3 セラミック層
4a,4b 積層セラミック素子の端面
5a,5b 外部電極
12(12a,12a’,12b,12b’,12b’’) 内部電極パターン
13 セラミックグリーンシート
21 積層体(マザー積層体)
22 内部電極パターン群
22a,22b 内部電極パターンブロック
23 内部電極群(内部電極ブロック)
24a 一方端面
24b 他方端面
32a,32a’,32b,32b’,32b’’ 内部電極の側部
34a 積層セラミック素子の一方の側面
34b 積層セラミック素子の他方の側面
G1,G2 ギャップ
Ga 積層セラミック素子の側面から内部電極の側部のうち最も側面に近いものまでの距離(ギャップ)
P1,P2 ギャップの中央位置
R1,R2 領域
X 内部電極パターンの引き出し方向
Y 内部電極パターンの引き出し方向に略直交する方向
DESCRIPTION OF
22 internal
24a One
P1, P2 Gap center position R1, R2 region X Internal electrode pattern extraction direction Y Direction substantially orthogonal to internal electrode pattern extraction direction
Claims (6)
(a)表面に複数の内部電極パターンが行列状に形成されたセラミックグリーンシートを積層することにより、セラミックグリーンシートを介して対向する3層以上の内部電極パターンからなる内部電極パターン群であって、前記積層セラミック素子の状態において、一方端面に引き出される内部電極となる内部電極パターンおよび他方端面から引き出される内部電極となる内部電極パターンを含み、かつ、内部電極の引き出し方向となる方向に略直交する方向に3段階以上に位置をずらして配設された内部電極パターンからなる内部電極パターン群が、行列状に複数配設された積層体を形成する工程と、
(b)複数の前記内部電極パターン群のそれぞれを一つのブロックとしてみた場合に、平面的に見て隣り合う内部電極パターンブロックどうしの、内部電極の引き出し方向となる方向に略平行な辺側のギャップの中間位置で前記積層体を切断する工程を経て個々の積層セラミック素子に分割する工程と
を具備することを特徴とする積層セラミックコンデンサの製造方法。 A plurality of internal electrodes are arranged inside the multilayer ceramic element so as to face each other through the ceramic layer, and ends of the internal electrodes are alternately drawn out to one end face and the other end face of the multilayer ceramic element, A method for producing a multilayer ceramic capacitor having a structure connected to a pair of external electrodes disposed on one end face and the other end face of a multilayer ceramic element,
(a) An internal electrode pattern group consisting of three or more layers of internal electrode patterns opposed via a ceramic green sheet by laminating ceramic green sheets having a plurality of internal electrode patterns formed in a matrix on the surface. In the state of the multilayer ceramic element, an internal electrode pattern serving as an internal electrode drawn out from one end face and an internal electrode pattern serving as an internal electrode drawn out from the other end face, and substantially orthogonal to the direction serving as the lead-out direction of the internal electrode A step of forming a laminated body in which a plurality of internal electrode pattern groups composed of internal electrode patterns arranged in three or more stages in a direction to be arranged in a matrix,
(b) When each of the plurality of internal electrode pattern groups is viewed as one block, the side electrode sides that are substantially parallel to the direction in which the internal electrode pattern blocks are adjacent to each other as viewed in a plan view. And a step of cutting the multilayer body at a middle position of the gap and dividing the multilayer body into individual multilayer ceramic elements. A method for producing a multilayer ceramic capacitor, comprising:
前記複数の内部電極が、内部電極の引き出し方向と略直交する方向に3段階以上に位置をずらして配設された3層以上の内部電極からなる内部電極群を含み、かつ、
前記内部電極群をブロックとしてみた場合に、前記内部電極ブロックが、前記積層セラミック素子の前記内部電極の引き出し方向に略直交する方向において、前記積層セラミック素子の略中央に位置していること
を特徴とする積層セラミックコンデンサ。 A plurality of internal electrodes are arranged inside the multilayer ceramic element so as to face each other through the ceramic layer, and ends of the internal electrodes are alternately drawn out to one end face and the other end face of the multilayer ceramic element, A multilayer ceramic capacitor having a structure connected to a pair of external electrodes disposed on one end face and the other end face of a multilayer ceramic element,
The plurality of internal electrodes includes an internal electrode group consisting of three or more layers of internal electrodes arranged in three or more stages in a direction substantially perpendicular to the direction in which the internal electrodes are drawn; and
When the internal electrode group is viewed as a block, the internal electrode block is positioned substantially at the center of the multilayer ceramic element in a direction substantially perpendicular to a direction in which the internal electrode of the multilayer ceramic element is drawn. Multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190236A JP2006013245A (en) | 2004-06-28 | 2004-06-28 | Multilayer ceramic capacitor and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190236A JP2006013245A (en) | 2004-06-28 | 2004-06-28 | Multilayer ceramic capacitor and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006013245A true JP2006013245A (en) | 2006-01-12 |
Family
ID=35780104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190236A Withdrawn JP2006013245A (en) | 2004-06-28 | 2004-06-28 | Multilayer ceramic capacitor and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006013245A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012231078A (en) * | 2011-04-27 | 2012-11-22 | Kyocera Corp | Capacitor |
US8559160B2 (en) | 2011-05-31 | 2013-10-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
US8964353B2 (en) | 2012-11-29 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
US9218908B2 (en) | 2012-12-12 | 2015-12-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component capable of reducing acoustic noise generated therein |
US9293259B2 (en) | 2012-12-12 | 2016-03-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including electrode lead out portions having different lengths |
US20170352483A1 (en) * | 2016-06-07 | 2017-12-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
US10347428B2 (en) | 2016-07-05 | 2019-07-09 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
-
2004
- 2004-06-28 JP JP2004190236A patent/JP2006013245A/en not_active Withdrawn
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012231078A (en) * | 2011-04-27 | 2012-11-22 | Kyocera Corp | Capacitor |
US8559160B2 (en) | 2011-05-31 | 2013-10-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
US8797710B2 (en) | 2011-05-31 | 2014-08-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor |
JP2017085129A (en) * | 2011-05-31 | 2017-05-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor |
JP2018186291A (en) * | 2011-05-31 | 2018-11-22 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Multilayer ceramic capacitor |
US8964353B2 (en) | 2012-11-29 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
US9218908B2 (en) | 2012-12-12 | 2015-12-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component capable of reducing acoustic noise generated therein |
US9293259B2 (en) | 2012-12-12 | 2016-03-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component including electrode lead out portions having different lengths |
US20170352483A1 (en) * | 2016-06-07 | 2017-12-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
US10529487B2 (en) * | 2016-06-07 | 2020-01-07 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor with internal electrodes having different edge positions |
US10347428B2 (en) | 2016-07-05 | 2019-07-09 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI400728B (en) | Laminated ceramic capacitor | |
KR101669502B1 (en) | Method for manufacturing monolithic ceramic electronic component and monolithic ceramic electronic component | |
JP4501437B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP4375006B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2006332285A (en) | Stacked ceramic capacitor and method of manufacturing same | |
US7828033B2 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
KR101630741B1 (en) | Multilayer ceramic electronic component and mother ceramic multilayer body | |
JP2004047707A (en) | Laminated ceramic capacitor array | |
US20180226195A1 (en) | Multilayer capacitor, method for manufacturing the same, and electronic device using same | |
KR102325695B1 (en) | Multilayered ceramic capacitor | |
JPH09190946A (en) | Laminated ceramic electronic component | |
JP2006013245A (en) | Multilayer ceramic capacitor and its manufacturing method | |
JP5278476B2 (en) | Multilayer capacitor | |
JP5120450B2 (en) | Multilayer ceramic electronic components | |
JP4502130B2 (en) | Manufacturing method of laminated electronic component | |
JP2007299984A (en) | Laminated ceramic electronic component | |
JP4539489B2 (en) | Manufacturing method of multilayer capacitor | |
JP5895424B2 (en) | Multilayer coil parts | |
US8116064B2 (en) | Multilayer capacitor | |
JP2006324576A (en) | Laminated electronic component | |
JP2022073617A (en) | Multilayer ceramic capacitor | |
JP2009130247A (en) | Lamination chip capacitor | |
JP2000138127A (en) | Laminated ceramic capacitor | |
CN215527480U (en) | Multilayer ceramic capacitor | |
JP4576900B2 (en) | Manufacturing method of multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |