JP2006013099A - Method for evaluating soi wafer - Google Patents

Method for evaluating soi wafer Download PDF

Info

Publication number
JP2006013099A
JP2006013099A JP2004187435A JP2004187435A JP2006013099A JP 2006013099 A JP2006013099 A JP 2006013099A JP 2004187435 A JP2004187435 A JP 2004187435A JP 2004187435 A JP2004187435 A JP 2004187435A JP 2006013099 A JP2006013099 A JP 2006013099A
Authority
JP
Japan
Prior art keywords
soi wafer
soi
wafer
layer
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004187435A
Other languages
Japanese (ja)
Other versions
JP4379597B2 (en
Inventor
Takeshi Otsuki
剛 大槻
Hideki Sato
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004187435A priority Critical patent/JP4379597B2/en
Priority to PCT/JP2005/009922 priority patent/WO2006001156A1/en
Priority to EP05745964A priority patent/EP1768173A1/en
Priority to US11/629,128 priority patent/US20080054920A1/en
Publication of JP2006013099A publication Critical patent/JP2006013099A/en
Application granted granted Critical
Publication of JP4379597B2 publication Critical patent/JP4379597B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an evaluation method that dispenses with a large-scale apparatus and a number of processes, such as a photolithography process, and can quickly, easily, and precisely measure the electrical characteristics of an SOI wafer, and improves the working efficiency of a measuring apparatus for evaluating the SOI wafer efficiently. <P>SOLUTION: In the method for evaluating the SOI wafer using a mercury probe, at least a natural oxide film formed on the surface of the SOI wafer is removed by performing fluoric acid cleaning treatment to the SOI wafer, corona discharge treatment is made to the SOI wafer in which the natural oxide film is removed for placing charges on the surface of the SOI layer in the SOI wafer, and the mercury probe is brought into contact with the SOI wafer that is subjected to corona discharge treatment for evaluating the SOI wafer. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、水銀プローブを用いてSOIウエーハのSOI層及びSOI層と埋め込み酸化層との界面の評価を行うSOIウエーハの評価方法に関する。   The present invention relates to an SOI wafer evaluation method for evaluating an SOI layer of an SOI wafer and an interface between the SOI layer and a buried oxide layer using a mercury probe.

近年、電気的に絶縁性のある酸化膜の上にSOI層(シリコン活性層とも言う)が形成されたSOI構造を有するSOIウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSIウエーハとして特に注目されている。これは、SOIウエーハでは支持基板とSOI層との間に絶縁体である埋め込み酸化膜(以下、BOX層と言うことがある)が存在するため、SOI層に形成される電子デバイスは耐電圧が高く、α線のソフトエラー率も低くなるという大きな利点を有するためである。   In recent years, SOI wafers having an SOI structure in which an SOI layer (also referred to as a silicon active layer) is formed on an electrically insulating oxide film have been developed to have high speed, low power consumption, high withstand voltage, Due to its excellent environmental properties and the like, it is particularly attracting attention as a high-performance LSI wafer for electronic devices. This is because an SOI wafer has a buried oxide film (hereinafter sometimes referred to as a BOX layer) that is an insulator between the support substrate and the SOI layer, and the electronic device formed in the SOI layer has a withstand voltage. This is because it has a great advantage that it is high and the soft error rate of α rays is low.

また、SOI層が1μm以下の厚みの薄膜SOIウエーハにおいて、SOI層上に形成されたMOS(Metal Oxide Semiconductor)型半導体装置は、完全空乏型で動作させた場合にソース・ドレインのPN接合面積を小さくできるため、寄生容量が低減され、デバイス駆動の高速化をはかることができる。さらに、絶縁層となるBOX層の容量がゲート酸化膜直下に形成される空乏層容量と直列になるため、実質的に空乏層容量が減少し、低消費電力化を実現することができる。   In addition, in a thin film SOI wafer having an SOI layer thickness of 1 μm or less, a MOS (Metal Oxide Semiconductor) type semiconductor device formed on the SOI layer has a source / drain PN junction area when operated in a fully depleted type. Since the capacitance can be reduced, parasitic capacitance can be reduced and device drive speed can be increased. Furthermore, since the capacitance of the BOX layer serving as the insulating layer is in series with the depletion layer capacitance formed immediately below the gate oxide film, the depletion layer capacitance is substantially reduced, and low power consumption can be realized.

最近では、電子デバイスのさらなる微細化、高性能化のため、より高品質なSOIウエーハが求められている。そのため、SOIウエーハのSOI層の品質等を評価することが積極的に行われている。このSOIウエーハの品質を評価する方法の一つとして、SOI層の表面にMOS構造を形成し、その電極部分に電圧を印加してSOI層の品質を評価することが行われている。   Recently, higher-quality SOI wafers are required for further miniaturization and higher performance of electronic devices. For this reason, the quality of the SOI layer of SOI wafers is actively evaluated. As one method for evaluating the quality of the SOI wafer, a MOS structure is formed on the surface of the SOI layer, and a voltage is applied to the electrode portion to evaluate the quality of the SOI layer.

しかしながら、SOIウエーハの評価を行うためにMOS構造をSOI層上に形成する場合、フォトリソグラフィ工程等を行うために大掛かりな装置と多数の工程を必要とし、コスト面での大きな負担や迅速性に欠ける等の不具合があった。また、この方法はSOI層表面の品質は評価可能であるが、SOI層とBOX層との界面の評価としては不完全であった。   However, when a MOS structure is formed on an SOI layer in order to evaluate an SOI wafer, a large-scale apparatus and a large number of processes are required to perform a photolithography process and the like. There were problems such as chipping. Further, this method can evaluate the quality of the surface of the SOI layer, but is incomplete as an evaluation of the interface between the SOI layer and the BOX layer.

そこで、従来のような多数の工程を通してSOIウエーハ上にMOS構造を形成せずとも、水銀プローブを用いてより簡便にSOIウエーハを評価できる評価方法が開発されている。その一つとして、SOIウエーハを評価対象とするPseudo MOS FET法が提案されている(例えば特許文献1、2及び非特許文献1、2参照)。この方法によれば、SOI層とBOX層との界面における界面準位密度やSOI層の電気特性等を精度良く、簡便に測定することができる。   Therefore, an evaluation method has been developed that can more easily evaluate an SOI wafer using a mercury probe without forming a MOS structure on the SOI wafer through a number of conventional processes. As one of them, a Pseudo MOS FET method for evaluating an SOI wafer has been proposed (see, for example, Patent Documents 1 and 2 and Non-Patent Documents 1 and 2). According to this method, the interface state density at the interface between the SOI layer and the BOX layer, the electrical characteristics of the SOI layer, and the like can be measured accurately and simply.

ここで、Pseudo MOS FET法について図面を参照しながら簡単に説明する。まず、図8に示すように、BOX層2をゲート酸化膜として擬似的なMOS構造を形成するSOIウエーハ5のSOI層1側に、評価用電極としてニードルブローブまたは水銀プローブを直接接触させ、これらをソース電極6およびドレイン電極7とする。そして、SOIウエーハ5の裏面、すなわちSOIウエーハ5の支持ウエーハ3側の面を、電極としても用いられるステージに真空吸着することによりゲート電極4を形成し、これらの電極間に電圧を印加することで様々な電気特性を得ることができる。この場合、上記ゲート電極4は、例えばSOIウエーハ5の裏面にニードルを接触させることによって形成することもできる。   Here, the Pseudo MOS FET method will be briefly described with reference to the drawings. First, as shown in FIG. 8, a needle probe or a mercury probe is directly contacted as an evaluation electrode on the SOI layer 1 side of the SOI wafer 5 forming a pseudo MOS structure using the BOX layer 2 as a gate oxide film. Is a source electrode 6 and a drain electrode 7. Then, the back surface of the SOI wafer 5, that is, the surface on the support wafer 3 side of the SOI wafer 5 is vacuum-sucked on a stage that is also used as an electrode to form the gate electrode 4, and a voltage is applied between these electrodes. Various electrical characteristics can be obtained. In this case, the gate electrode 4 can be formed, for example, by bringing a needle into contact with the back surface of the SOI wafer 5.

また、このようなPseudo MOS FET法によるSOIウエーハの評価では、評価を行う前にフッ酸を含む水溶液でSOIウエーハを洗浄することにより、SOI層表面に形成されている自然酸化膜を除去できるので、その自然酸化膜の影響を排除してより正確なSOIウエーハの電気特性を評価することが可能となる。   Further, in the evaluation of the SOI wafer by such a Pseudo MOS FET method, the natural oxide film formed on the surface of the SOI layer can be removed by washing the SOI wafer with an aqueous solution containing hydrofluoric acid before the evaluation. It becomes possible to evaluate the electrical characteristics of the SOI wafer more accurately by eliminating the influence of the natural oxide film.

さらに、このPseudo MOS FET法による評価方法において、ソース電極及びドレイン電極として水銀プローブを用いれば、SOI層表面にニードルプローブを接触させたときに生じるプローブ接触穴を形成することがないので、繰り返し測定や最初に測定した測定点近傍の測定を簡便にまた安定して行うことができる。   Furthermore, in this evaluation method using the Pseudo MOS FET method, if a mercury probe is used as the source electrode and the drain electrode, a probe contact hole generated when the needle probe is brought into contact with the surface of the SOI layer is not formed. In addition, the measurement near the first measurement point can be performed easily and stably.

そして、上記のようなPseudo MOS構造を形成した後、ドレイン電圧を印加した状態でゲート電圧を正側に印加してゲート電圧Vとドレイン電流Iの関係、すなわちV−I特性を測定することにより、SOI層の電子移動度およびSOI層とBOX層の界面における界面準位密度を評価することができる。一方、ドレイン電圧を印加した状態でゲート電圧を負側に印加してV−I特性を測定することにより、SOI層の正孔移動度やBOX層の電荷密度を評価することができる。 Then, after forming a Pseudo MOS structure as described above, the relationship between the gate voltage V G and the drain current I D by applying a gate voltage to the positive side while applying a drain voltage, i.e., the V G -I D characteristic By measuring, the electron mobility of the SOI layer and the interface state density at the interface between the SOI layer and the BOX layer can be evaluated. On the other hand, by measuring the V G -I D characteristic by applying a gate voltage on the negative side while applying a drain voltage, it is possible to evaluate the charge density of the hole mobility and the BOX layer of the SOI layer.

ところが、上記のようにゲート電圧を負側に印加してSOIウエーハの評価を行う場合、従来ではフッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、すぐにV−I特性の測定を開始しても10〜12時間、またはそれ以上経過しなければ測定値が安定しないため、V−I特性の正確な測定を行うことができなかった。そのため、SOIウエーハの評価を行うには非常に長い評価時間が必要とされており、測定装置の稼働率を低下させてSOIウエーハ評価の効率化を妨げるという問題があった。 However, when the SOI wafer is evaluated by applying the gate voltage to the negative side as described above, conventionally, the SOI wafer is washed with an aqueous solution containing hydrofluoric acid to remove the natural oxide film on the surface of the SOI layer. since the V G -I D characteristic 10-12 hours and then start the measurements, or measurements to be passed more is not stable in, it was not possible to make accurate measurements of V G -I D characteristic . Therefore, a very long evaluation time is required to evaluate the SOI wafer, and there is a problem that the efficiency of the SOI wafer evaluation is hindered by reducing the operating rate of the measuring apparatus.

またこの場合、自然酸化膜を除去した後、測定が完了するまでの間、ウエーハに不純物が付着したりしないようにSOIウエーハを精密に管理しなければならないため管理上の負担が大きいという問題もあった。   In this case, since the SOI wafer must be precisely managed so that impurities do not adhere to the wafer after the natural oxide film is removed and until the measurement is completed, there is a problem that the management burden is large. there were.

特開2001−60676号公報JP 2001-60676 A 特開2001−267384号公報JP 2001-267384 A S. Cristoleveanu et al., " A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000).S. Cristoleveanu et al., "A Review of the Pseudo-MOS Transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" IEEE Trans. Electron Dev, 47 1018 (2000). H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).H.J.Hovel, "Si film electrical characterization in SOI substrates by HgFET technique" Solid-State Electronics, 47, 1311 (2003).

そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、SOIウエーハの電気特性を短時間で簡便かつ高精度に測定でき、測定装置の稼働率を向上させて効率的にSOIウエーハを評価することのできる評価方法を提供することにある。   Accordingly, the present invention has been made in view of the above problems, and the object of the present invention is to eliminate the need for a large-scale apparatus such as a photolithography process or the like and a large number of processes, and to shorten the electrical characteristics of the SOI wafer. An object of the present invention is to provide an evaluation method that can be measured easily and accurately in time, and that can efficiently evaluate an SOI wafer by improving the operating rate of the measuring device.

上記目的を達成するために、本発明によれば、水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにコロナ放電処理を行うことにより該SOIウエーハのSOI層表面に電荷を載上させ、その後、該コロナ放電処理したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法が提供される(請求項1)。   In order to achieve the above object, according to the present invention, in a method for evaluating an SOI wafer using a mercury probe, at least the SOI wafer is formed on the surface of the SOI wafer by performing a hydrofluoric acid cleaning treatment. After removing the natural oxide film, the SOI wafer from which the natural oxide film has been removed is subjected to a corona discharge treatment so that a charge is placed on the SOI layer surface of the SOI wafer, and then the SOI wafer subjected to the corona discharge treatment. An SOI wafer evaluation method is provided, wherein an SOI wafer is evaluated by bringing a mercury probe into contact therewith (claim 1).

このように、フッ酸洗浄処理によりSOIウエーハに形成されている自然酸化膜を除去した後に、コロナ放電処理を行ってSOI層表面に電荷を載上させることによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、測定装置の稼働率の向上を図ることができる。また、本発明は、このようにSOIウエーハの電気特性を測定する前にSOI層表面の電荷状態を短時間で効果的に安定化させることができるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、信頼性の高いSOIウエーハの評価を安定して行うことができる。   In this way, after removing the natural oxide film formed on the SOI wafer by the hydrofluoric acid cleaning process, the charge state on the surface of the SOI layer is quickly changed by performing the corona discharge process to place the charges on the surface of the SOI layer. To a steady state. As a result, the time required for measuring the electrical characteristics of the SOI wafer after removing the natural oxide film can be greatly reduced compared to the conventional method, and the evaluation of the SOI wafer can be performed in a very short time. The utilization rate can be improved. In addition, since the present invention can effectively stabilize the charge state on the surface of the SOI layer in a short time before measuring the electrical characteristics of the SOI wafer, the management of the SOI wafer is facilitated. Furthermore, variations in measured values can be reduced, and highly reliable SOI wafers can be stably evaluated.

このとき、前記コロナ放電処理でSOIウエーハのSOI層表面に載上させる電荷を正電荷とすることが好ましい(請求項2)。
このようにコロナ放電処理でSOI層表面に載上させる電荷を正電荷とすることにより、例えばウエーハ表面を曝露する電荷を帯びたガスとしてHのような水素イオンを用いることができる。コロナ放電処理の際に、この水素イオンがコロナチャージ電極から放出されると、空気中の水分(HO)が水素イオンの周囲に集まり、(HO)の形となり、SOI層表面に正電荷として載上される。水素イオンと結合する水分は空気中に大量に存在しているため、コロナ放電処理を行うためにわざわざ専用のチャンバを用いる必要がなく、より簡便にSOI層表面に電荷を載上させることができる。
At this time, it is preferable that the charge placed on the SOI layer surface of the SOI wafer by the corona discharge treatment is a positive charge.
In this way, by making the charge placed on the surface of the SOI layer by corona discharge treatment positive, for example, hydrogen ions such as H + can be used as a charged gas that exposes the wafer surface. When this hydrogen ion is released from the corona charge electrode during the corona discharge treatment, moisture (H 2 O) in the air gathers around the hydrogen ion to form (H 2 O) n H +. It is mounted as a positive charge on the surface of the layer. Since a large amount of moisture combined with hydrogen ions exists in the air, it is not necessary to use a dedicated chamber for performing corona discharge treatment, and charges can be placed on the surface of the SOI layer more easily. .

さらに、前記コロナ放電処理でSOI層表面に載上させる電荷量を、500nC/cm以上50000nC/cm以下とすることが好ましい(請求項3)。
このようにコロナ放電処理でSOI層表面に載上させる電荷量を500nC/cm以上50000nC/cm以下とすることにより、フッ酸洗浄処理を行ったSOI層表面の電荷状態を短時間で、非常に効果的に安定させることができる。
Furthermore, it is preferable that the amount of electric charge placed on the surface of the SOI layer by the corona discharge treatment is 500 nC / cm 2 or more and 50000 nC / cm 2 or less (Claim 3).
Thus, by setting the charge amount to be placed on the surface of the SOI layer by the corona discharge treatment to 500 nC / cm 2 or more and 50000 nC / cm 2 or less, the charge state of the surface of the SOI layer subjected to the hydrofluoric acid cleaning treatment in a short time, It can be stabilized very effectively.

また本発明では、前記コロナ放電処理したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することが好ましい(請求項4)。
上記のように、本発明では、フッ酸洗浄処理で自然酸化膜を除去した後、コロナ放電処理を行うことによりSOI層表面の電荷状態を短時間で安定させることができるため、その後SOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、測定値のバラツキを著しく低減することができる。したがって、従来では測定値にバラツキの生じ易く、正確な測定までに長時間を要したSOI層の正孔移動度や埋め込み酸化膜の電荷密度を短時間で高精度に、また高い信頼性で評価することができる。
In the present invention, the hole mobility and / or embedding of the SOI layer in the SOI wafer is measured by bringing a mercury probe into contact with the corona discharge treated SOI wafer and measuring the V G- ID characteristics on the hole side. It is preferable to evaluate the charge density of the oxide film.
As described above, in the present invention, the charge state on the surface of the SOI layer can be stabilized in a short time by removing the natural oxide film by the hydrofluoric acid cleaning process and then performing the corona discharge process. By making the mercury probe contact and measuring the V G- ID characteristics on the hole side, the variation in the measured value can be significantly reduced. Therefore, in the past, the measured values were likely to vary, and the hole mobility of the SOI layer and the charge density of the buried oxide film, which required a long time for accurate measurement, were evaluated with high accuracy and high reliability in a short time. can do.

さらに本発明では、前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、前記コロナ放電処理を行うことが好ましい(請求項5)。
このように、フッ酸洗浄処理による自然酸化膜の除去後、コロナ放電処理を行う前に、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによって、電子移動度や界面準位密度を高精度に評価でき、SOIウエーハの品質をより詳細に評価することが可能となる。
Furthermore, in the present invention, after the natural oxide film is removed by performing the hydrofluoric acid cleaning treatment, the mercury probe is brought into contact with the SOI wafer from which the natural oxide film has been removed to measure the V G- ID characteristics on the electron side. It is preferable to evaluate the electron mobility of the SOI layer and / or the interface state density between the SOI layer and the buried oxide film, and then perform the corona discharge treatment.
Thus, after removal of the native oxide film by hydrofluoric acid cleaning process, prior to the corona discharge treatment, by measuring the V G -I D characteristic of the electron-side contacting the mercury probe in the SOI wafer, an electron transfer It is possible to evaluate the degree and interface state density with high accuracy, and to evaluate the quality of the SOI wafer in more detail.

このとき、前記フッ酸洗浄処理を行った後、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定する前に、該SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることが好ましい(請求項6)。
このように、フッ酸洗浄処理後、SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることにより、電子側のV−I特性を測定する前にSOI層表面の電荷状態を短時間で安定させることができるので、電子側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、それによって、電子移動度や界面準位密度の評価を一層高精度に行うことができる。
At this time, after the hydrofluoric acid cleaning treatment, the SOI wafer is subjected to corona discharge treatment before the mercury probe is brought into contact with the SOI wafer to measure the V G- ID characteristics on the electron side. It is preferable to place a negative charge on (Claim 6).
Thus, after the hydrofluoric acid cleaning treatment, by loaded on a negative charge to the corona discharge treatment of the SOI layer surface by performing the SOI wafer, the SOI layer surface before measuring the V G -I D characteristic of the electron-side it is possible to stabilize the charge states in a short time, a measurement of V G -I D characteristic of the electron-side can be stably performed without causing a variation in measurement value, whereby the electron mobility and the interface The level density can be evaluated with higher accuracy.

以上のように、本発明によれば、SOIウエーハを評価する際に、フッ酸洗浄処理後にコロナ放電処理を行うことによってSOI層表面に電荷を載上させるので、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。それによって、自然酸化膜を除去してからSOIウエーハの電気特性を測定するまでに要する時間を従来よりも大幅に短縮してSOIウエーハの評価を非常に短時間で行うことができ、また測定装置の稼働率の向上を図ることもできる。また、本発明では、自然酸化膜の除去後からSOIウエーハの電気特性を測定するまでの時間を大幅に短縮できるので、SOIウエーハの管理も容易となるし、さらに測定値のバラツキを低減し、高精度で信頼性の高いSOIウエーハの評価を安定して行うことができる。   As described above, according to the present invention, when an SOI wafer is evaluated, a charge is placed on the surface of the SOI layer by performing a corona discharge treatment after the hydrofluoric acid cleaning treatment. To a steady state. As a result, the time required to measure the electrical characteristics of the SOI wafer after removing the natural oxide film can be greatly reduced compared to the conventional method, and the evaluation of the SOI wafer can be performed in a very short time. It is also possible to improve the operating rate. Further, in the present invention, since the time from the removal of the natural oxide film to the measurement of the electrical characteristics of the SOI wafer can be greatly shortened, the management of the SOI wafer is facilitated, and the variation in the measured value is further reduced. A highly accurate and highly reliable SOI wafer can be stably evaluated.

以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、SOIウエーハにおけるSOI層の正孔移動度やBOX層電荷密度等をPseudo MOS FET法により評価する場合、フッ酸を含む水溶液でSOIウエーハを洗浄してSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければ測定値が安定しないため、SOIウエーハの評価には非常に長い時間が必要とされるという問題があった。
Hereinafter, although an embodiment is described about the present invention, the present invention is not limited to these.
Conventionally, when evaluating the hole mobility and BOX layer charge density of an SOI layer in an SOI wafer by the Pseudo MOS FET method, the SOI wafer was washed with an aqueous solution containing hydrofluoric acid to remove the natural oxide film on the surface of the SOI layer. After that, the measured value is not stable unless more than 10 hours elapses. Therefore, there is a problem that a very long time is required for the evaluation of the SOI wafer.

これは、例えば正孔移動度やBOX層電荷密度の評価のようなゲート電圧を負側に印加してV−I特性を測定する場合、SOI層表面にH+イオンのような正電荷を吸着させることで表面状態を制御しなければ、SOI層表面の電荷が安定せずに正確な測定ができないためと考えられた。すなわち、フッ酸洗浄によりSOI層表面の自然酸化膜を除去した後、10時間以上経過しなければSOI層表面の電気的状態が安定しないため、測定を行うことができなかったと考えられる。 This is for example the case of measuring the V G -I D characteristic of the gate voltage, such as evaluation of the hole mobility and BOX layer charge density is applied to the negative side, the positive charge such as H + ions on the SOI layer surface If the surface state is not controlled by adsorbing, the charge on the surface of the SOI layer is not stabilized and accurate measurement cannot be performed. That is, after removing the natural oxide film on the surface of the SOI layer by cleaning with hydrofluoric acid, the electrical state on the surface of the SOI layer is not stable unless 10 hours or more elapses, so that the measurement cannot be performed.

そこで、本発明者等は、水銀プローブを用いてSOIウエーハの評価をする際に、自然酸化膜を除去した後にSOI層表面の電荷状態を安定させる処理を行うことにより、SOIウエーハの評価に掛かる時間を短縮できると考え、鋭意実験及び検討を重ねた。その結果、SOIウエーハにフッ酸洗浄を行った後、コロナ放電処理を行ってSOI層表面に電荷を載上させ、その後水銀プローブを用いてSOIウエーハを評価することによって、SOIウエーハの評価を短時間で高精度に行うことができることを見出して、本発明を完成させた。   Therefore, the present inventors, when evaluating an SOI wafer using a mercury probe, evaluate the SOI wafer by performing a process of stabilizing the charge state on the surface of the SOI layer after removing the natural oxide film. We thought that the time could be shortened and repeated diligent experiments and studies. As a result, after cleaning the hydrofluoric acid on the SOI wafer, a corona discharge treatment is performed to place charges on the surface of the SOI layer, and then the SOI wafer is evaluated using a mercury probe, thereby reducing the evaluation of the SOI wafer. The present invention was completed by finding that it can be performed with high accuracy in time.

以下、本発明のSOIウエーハの評価方法について、図面を参照しながら詳細に説明する。ここで、図1は、本発明に係るSOIウエーハの評価方法の一例を示すフロー図である。尚、図1に示したフロー図は、フッ酸洗浄処理を行った後、SOIウエーハの電子側のV−I特性を行って電子移動度/界面準位密度を評価し、その後正孔側のV−I特性を行って、正孔移動度/電荷密度を評価する場合を示しているが、本発明はこれに何ら限定されるものではなく、以下で詳しく説明するように、工程A〜工程Eまで行って電子移動度/界面準位密度の評価のみを行ったり、また工程C〜工程Eを省略して、正孔移動度/電荷密度の評価のみを行ったり、目的に応じて適宜変更することができる。 Hereinafter, an SOI wafer evaluation method of the present invention will be described in detail with reference to the drawings. Here, FIG. 1 is a flowchart showing an example of an SOI wafer evaluation method according to the present invention. The flow chart shown in FIG. 1 shows that after performing hydrofluoric acid cleaning treatment, the V G- ID characteristics on the electron side of the SOI wafer are evaluated to evaluate the electron mobility / interface state density, and then the hole Although the case where the hole mobility / charge density is evaluated by performing the V G- ID characteristics on the side is shown, the present invention is not limited to this at all, and as described in detail below, For the purpose of performing the process from step A to step E only for evaluating the electron mobility / interface state density, or omitting the step C to step E and performing only the evaluation for hole mobility / charge density. It can be changed accordingly.

先ず、図1に示したように、評価対象となるSOIウエーハを準備する(工程A)。本発明で評価の対象となるSOIウエーハは、例えば支持ウエーハの上に絶縁層となる埋め込み酸化膜とSOI層とが形成されたSOI構造を有するものであれば良く、その製造方法は特に限定されるものではない。例えば、準備するSOIウエーハとしては、少なくとも一方のシリコンウエーハ表面にシリコン酸化膜を形成した2枚の鏡面研磨ウエーハの研磨面を互いに貼り合せ、熱処理後、一方のウエーハを研削、研磨により薄膜化したものを用いることができる(貼り合わせ法)。また、予め一方の鏡面研磨ウエーハに水素をイオン注入しておき、別のもう1枚の鏡面研磨ウエーハと研磨面で互いに貼り合せ、その後熱処理を行うことにより水素イオン注入層から一方のウエーハを剥離してSOI構造を形成した後、SOI層となる薄膜の表面を研磨したものを用いることもできる(水素イオン剥離法)。さらに、1枚の鏡面研磨ウエーハに酸素をイオン注入した後、高温熱処理を行って作製されたいわゆるSIMOX(Separated Implanted Oxide)ウエーハであってもよい。   First, as shown in FIG. 1, an SOI wafer to be evaluated is prepared (step A). The SOI wafer to be evaluated in the present invention may have any SOI structure in which, for example, a buried oxide film serving as an insulating layer and an SOI layer are formed on a support wafer, and its manufacturing method is particularly limited. It is not something. For example, as an SOI wafer to be prepared, the polished surfaces of two mirror-polished wafers in which a silicon oxide film is formed on at least one silicon wafer surface are bonded to each other, and after heat treatment, one wafer is ground and thinned by polishing. A thing can be used (bonding method). In addition, hydrogen is ion-implanted into one mirror-polished wafer in advance, and another wafer is polished and bonded to the polished surface, followed by heat treatment to peel off one wafer from the hydrogen-ion-implanted layer. Then, after forming the SOI structure, the surface of the thin film that becomes the SOI layer can be polished (hydrogen ion peeling method). Further, a so-called SIMOX (Separated Implanted Oxide) wafer manufactured by performing high-temperature heat treatment after ion implantation of oxygen into one mirror-polished wafer may be used.

次に、この準備したSOIウエーハにフッ酸を含む水溶液を用いてフッ酸洗浄処理を行って、SOIウエーハのSOI層表面に形成されている自然酸化膜を除去する(図1の工程B)。通常、SOIウエーハは、大気に触れたりすること等により、自然酸化膜と呼ばれる膜厚の薄いシリコン酸化膜がウエーハ表面に形成されている。この自然酸化膜は、SOIウエーハの表面に均一に形成されてないため、ウエーハ面内で酸化膜の厚さにバラツキが生じている。このような自然酸化膜が形成されたSOIウエーハをそのまま評価しても、自然酸化膜の厚さばらつきや、自然酸化膜に含まれている不純物等の影響により正確な評価を行うことができない。そのため、先ず準備したSOIウエーハにフッ酸洗浄処理を行って、ウエーハ表面の自然酸化膜を除去する。   Next, the prepared SOI wafer is subjected to a hydrofluoric acid cleaning process using an aqueous solution containing hydrofluoric acid to remove a natural oxide film formed on the SOI layer surface of the SOI wafer (step B in FIG. 1). Normally, a thin silicon oxide film called a natural oxide film is formed on the wafer surface by touching the atmosphere of an SOI wafer. Since this natural oxide film is not uniformly formed on the surface of the SOI wafer, the thickness of the oxide film varies within the wafer surface. Even if an SOI wafer on which such a natural oxide film is formed is evaluated as it is, an accurate evaluation cannot be performed due to variations in the thickness of the natural oxide film and the influence of impurities contained in the natural oxide film. Therefore, first, the prepared SOI wafer is subjected to a hydrofluoric acid cleaning process to remove the natural oxide film on the wafer surface.

このとき、フッ酸洗浄処理に用いる水溶液中のフッ酸濃度は、自然酸化膜を除去できる程度であれば特に限定されないが、例えばフッ酸濃度があまりに高過ぎるとSOI層と支持ウエーハの間に介在するBOX層もエッチングしてしまう可能性が考えられる。したがって、フッ酸濃度は比較的低い方が好ましく、例えばフッ酸濃度が0.5%以上5%以下、特に1%程度となるような水溶液を用いることが好ましい。また、フッ酸洗浄処理を行う際の水溶液温度や洗浄時間などの洗浄条件についても、自然酸化膜を除去できる程度であれば良く、必要に応じて適宜変更することができる。   At this time, the hydrofluoric acid concentration in the aqueous solution used for the hydrofluoric acid cleaning treatment is not particularly limited as long as the natural oxide film can be removed. For example, if the hydrofluoric acid concentration is too high, the hydrofluoric acid concentration is interposed between the SOI layer and the supporting wafer. There is a possibility that the BOX layer to be etched will also be etched. Accordingly, the hydrofluoric acid concentration is preferably relatively low. For example, it is preferable to use an aqueous solution having a hydrofluoric acid concentration of 0.5% to 5%, particularly about 1%. Further, the cleaning conditions such as the aqueous solution temperature and the cleaning time when performing the hydrofluoric acid cleaning process only need to be such that the natural oxide film can be removed, and can be changed as needed.

このようにしてフッ酸を含む水溶液でフッ酸洗浄処理を行ったSOIウエーハは、その後、例えば純水でリンス処理し、乾燥させる。乾燥方法は、乾燥空気をSOIウエーハに吹き付けて乾燥させてもよいし、スピンドライヤーのような装置を用いて乾燥させても良い。あるいは、IPA(イソプロピルアルコール)のような薬液を用いて乾燥させても良い。   The SOI wafer subjected to the hydrofluoric acid cleaning treatment with the aqueous solution containing hydrofluoric acid in this way is then rinsed with, for example, pure water and dried. As a drying method, drying may be performed by blowing dry air onto an SOI wafer, or by using a device such as a spin dryer. Alternatively, it may be dried using a chemical solution such as IPA (isopropyl alcohol).

SOIウエーハを乾燥させた後、そのSOIウエーハをコロナチャージ装置に載置してコロナ放電処理を行うことによって、SOIウエーハのSOI層表面に電荷(負電荷)を載上させる(図1の工程C)。図2は、SOIウエーハにコロナ放電処理を行うコロナチャージ装置の一例を示す構成概略図である。この図2に示したコロナチャージ装置11はステージ12を有しており、このステージ12は図示しないX−Y駆動用モーターに接続されていてX−Y軸方向に駆動できるようになっている。また、ステージ12の上方には、金属ワイヤーから成り、電荷を発生させる電荷発生部13が設けられている。この電荷発生部13は、電荷発生部13の先端とステージ12に載置したSOIウエーハWとの距離が1〜50cm、特に約20cm程度になるようにして固定されている。   After the SOI wafer is dried, the SOI wafer is placed on a corona charge device and subjected to a corona discharge treatment, whereby a charge (negative charge) is placed on the surface of the SOI layer of the SOI wafer (step C in FIG. 1). ). FIG. 2 is a schematic configuration diagram illustrating an example of a corona charge device that performs corona discharge treatment on an SOI wafer. The corona charge device 11 shown in FIG. 2 has a stage 12, and this stage 12 is connected to an XY driving motor (not shown) so as to be driven in the XY axis direction. In addition, a charge generation unit 13 made of a metal wire and generating charges is provided above the stage 12. The charge generator 13 is fixed so that the distance between the tip of the charge generator 13 and the SOI wafer W placed on the stage 12 is about 1 to 50 cm, particularly about 20 cm.

そして、このようなコロナチャージ装置11を用いてコロナ放電処理を行う場合、SOIウエーハWをSOI層が上向きになるようにしてステージ12上に載置した後、電荷発生部13に高電圧印加電源(不図示)から負の高電圧を印加することにより、電荷発生部13からSOIウエーハWのSOI層表面にマイナスのコロナイオンが降り注がれることになる。このとき、マイナスのコロナイオンは、空気中で発生させることが難しいため、コロナチャージ装置11を取り囲む密閉チャンバー(図示せず)を予め設置しておき、このチャンバー内を炭酸ガスで満たした後に電荷発生部13に負の高電圧を印加することによって、マイナスのコロナイオンとして炭酸ガスイオンCO を発生させることができる。このようなマイナスのコロナイオンは電荷発生部13からSOIウエーハWに向かって線状に降り注がれるので、ステージ12をXまたはY方向に駆動することでSOIウエーハWのSOI層全面に負電荷(マイナスイオン)を載上させることができる。 When the corona discharge process is performed using such a corona charge device 11, the SOI wafer W is placed on the stage 12 with the SOI layer facing upward, and then the high voltage application power source is applied to the charge generation unit 13. By applying a negative high voltage from (not shown), negative corona ions are poured from the charge generation unit 13 onto the SOI layer surface of the SOI wafer W. At this time, since it is difficult to generate negative corona ions in the air, a closed chamber (not shown) surrounding the corona charge device 11 is set in advance, and the charge is charged after the inside of the chamber is filled with carbon dioxide gas. By applying a negative high voltage to the generator 13, carbon dioxide ions CO 2 can be generated as negative corona ions. Since such negative corona ions are linearly poured from the charge generation unit 13 toward the SOI wafer W, the negative charge is applied to the entire SOI layer of the SOI wafer W by driving the stage 12 in the X or Y direction. (Negative ions) can be placed.

このようにSOIウエーハのSOI層表面に負電荷を載上させることによって、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができる。尚、このコロナ放電処理の処理時間は、SOI層表面に載上させる電荷量等に応じて適宜決定することができるが、例えばコロナ放電処理を1分〜30分程度、特に10分程度行うことによって、SOI層表面の電荷状態を確実に安定化させることができる。   Thus, by placing negative charges on the SOI layer surface of the SOI wafer, the charge state on the surface of the SOI layer can be quickly stabilized to a steady state. The treatment time of the corona discharge treatment can be appropriately determined according to the amount of charge to be placed on the surface of the SOI layer. For example, the corona discharge treatment is performed for about 1 to 30 minutes, particularly about 10 minutes. Thus, the charge state on the SOI layer surface can be reliably stabilized.

次に、上記のようにしてSOI層表面に負電荷を載上させたSOIウエーハWは、図3に示すような水銀プローブ装置21を用いて電子側のV−I特性の測定を行う(図1の工程D)。例えば、SOIウエーハWをSOI層が下向きになるようにして、すなわち、SOI層側の面を図示しないステージに載置して装置内に収納した後、ステージに載置された面とは反対側の面、すなわち、SOIウエーハの支持ウエーハ側の面を真空チャック22で上側から吸着する。この真空チャック22は金属等の導電性材料でできており、ゲート電極を兼ねている。 Then, SOI wafer W obtained by loaded on a negative charge on the SOI layer surface as described above, a measurement of V G -I D characteristic of the electron-side by using a mercury probe apparatus 21 as shown in FIG. 3 (Step D in FIG. 1). For example, the SOI wafer W is placed so that the SOI layer faces downward, that is, after the surface on the SOI layer side is placed on a stage (not shown) and stored in the apparatus, the opposite side to the surface placed on the stage The surface of the SOI wafer, that is, the surface on the support wafer side of the SOI wafer is adsorbed by the vacuum chuck 22 from above. The vacuum chuck 22 is made of a conductive material such as metal and also serves as a gate electrode.

そして、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着したら、ステージをSOIウエーハWから離して移動させる。その後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させる。このとき、水銀プローブ23は図4に示すような構造を有しており、水銀電極部24、25のどちらか一方をソース電極にし、他方をドレイン電極にする。このようにして、例えば図8に示すようなPseudo−MOS構造を形成することができる。   When the surface of the SOI wafer W on the support wafer side is attracted to the vacuum chuck 22, the stage is moved away from the SOI wafer W. Thereafter, the mercury probe 23 is brought close to the surface of the SOI layer of the SOI wafer W, and only the mercury electrode portion is brought into contact with the SOI layer. At this time, the mercury probe 23 has a structure as shown in FIG. 4, and one of the mercury electrode portions 24 and 25 is used as a source electrode, and the other is used as a drain electrode. In this way, for example, a Pseudo-MOS structure as shown in FIG. 8 can be formed.

このPseudo−MOS構造を形成した状態で一定のドレイン電圧を印加し、その状態でゲート電圧を正側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、電子側のゲート電圧Vとドレイン電流Iの関係、すなわち電子側のV−I特性を測定することができる。測定された電子側のV−I特性は、例えば図6のように表示される。 A constant drain voltage is applied in a state in which the Pseudo-MOS structure is formed, and in this state, the gate voltage is applied to the positive side to change it, and the change in the drain current is monitored, whereby the gate voltage V G on the electron side is monitored. a relationship between the drain current I D, i.e., it is possible to measure the V G -I D characteristic of the electron side. V G -I D characteristic of the measured electron side is displayed as shown in FIG. 6, for example.

そして、図6のように測定された電子側のV−I特性におけるC部及びD部の勾配から、例えば非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(図1の工程E)。このとき、本発明では、上記のようにSOIウエーハの電子側のV−I特性を測定する前に、コロナ放電処理によってSOI層表面に負電荷を載上させてSOI層表面の電荷状態を安定させているので、電子側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、電子移動度や界面準位密度の評価を一層高精度に行うことができる。
尚、上記の電子側のV−I特性の測定(工程D)及び電子移動度/界面準位密度の評価(工程E)は、2つの工程を合わせておよそ2時間程度で行うことができる。
Then, by using a formula that has a gradient of C portion and D portion, for example, in Non-Patent Document 1 or 2 in the V G -I D characteristic of the measured electron side as shown in FIG. 6, the SOI wafer The electron mobility of the SOI layer and / or the interface state density between the SOI layer and the buried oxide film can be obtained and evaluated (step E in FIG. 1). In this case, in the present invention, before measuring the V G -I D characteristic of the electron side of the SOI wafer as described above, the charge state of the SOI layer surface by loaded on a negative charge on the SOI layer surface by corona discharge treatment Therefore, the measurement of the V G- ID characteristics on the electron side can be performed stably without causing variations in measured values, and the evaluation of electron mobility and interface state density can be performed with higher accuracy. Can be done.
The measurement of the V G- ID characteristics on the electron side (step D) and the evaluation of the electron mobility / interface state density (step E) can be performed in about 2 hours in total of the two steps. it can.

続いて、上記のようにしてSOIウエーハの電子移動度や界面準位密度を評価した後、SOIウエーハにコロナ放電処理を行って、SOI層表面に正電荷を載上させる(図1の工程F)。このように正電荷をSOI層表面に載上させるコロナ放電処理は、前記で説明した図2のコロナチャージ装置11を用いて行うことができる。例えば、コロナ放電処理を施すSOIウエーハWをSOI層が上向きになるようにしてステージ12上に載置する。その後、電荷発生部13に正の高電圧を印加することにより電荷発生部13から水素イオン(H)が放出され、この水素イオンの周囲に空気中の水分(HO)が集まって(HO)の状態となったプラスのコロナイオンがSOIウエーハWのSOI層表面に降り注がれることによって、SOIウエーハWのSOI層表面に正電荷(プラスイオン)を載上させることができる。 Subsequently, after evaluating the electron mobility and interface state density of the SOI wafer as described above, the SOI wafer is subjected to corona discharge treatment to place a positive charge on the surface of the SOI layer (step F in FIG. 1). ). In this way, the corona discharge treatment for placing positive charges on the surface of the SOI layer can be performed using the corona charge device 11 of FIG. 2 described above. For example, an SOI wafer W to be subjected to corona discharge treatment is placed on the stage 12 with the SOI layer facing upward. Thereafter, by applying a positive high voltage to the charge generation unit 13, hydrogen ions (H + ) are released from the charge generation unit 13, and moisture (H 2 O) in the air gathers around the hydrogen ions ( The positive corona ions in the state of H 2 O) n H + are poured onto the SOI layer surface of the SOI wafer W, so that positive charges (positive ions) are placed on the SOI layer surface of the SOI wafer W. be able to.

このようにSOI層表面に正電荷を載上する場合、水素イオンと結合してプラスのコロナイオンを形成する水分は空気中に大量に存在しているため、例えば前記で説明した負電荷を載上させる場合のように専用チャンバを用いる必要がなく、簡便にSOI層表面に正電荷を載上させることができる。そして、このようにしてコロナ放電処理を1分〜30分程度、特に10分程度行ってSOIウエーハのSOI層表面に正電荷を載上させることによって、SOI層表面の電荷状態を非常に短い時間で安定化させて定常状態にすることができる。   When a positive charge is placed on the surface of the SOI layer in this way, a large amount of moisture that forms positive corona ions by combining with hydrogen ions exists in the air. For example, the negative charge described above is loaded. There is no need to use a dedicated chamber as in the case of the upper layer, and a positive charge can be easily placed on the surface of the SOI layer. In this way, the corona discharge treatment is performed for about 1 to 30 minutes, particularly about 10 minutes, and positive charges are placed on the SOI layer surface of the SOI wafer, so that the charge state on the SOI layer surface can be changed for a very short time. It can be stabilized to achieve a steady state.

上記のようにSOI層表面に正電荷を載上させた後、図3に示す水銀プローブ装置21を用いてSOIウエーハの正孔側のV−I特性を測定する(図1の工程G)。例えば、SOIウエーハWの支持ウエーハ側の面を真空チャック22に吸着した後、SOIウエーハWのSOI層表面のごく近傍に水銀プローブ23を近づけ、水銀電極部のみをSOI層に接触させることにより、Pseudo−MOS構造を形成する。その後、水銀プローブ23から一定のドレイン電圧を印加し、その状態でゲート電圧を負側に印加して変化させるとともにドレイン電流の変化をモニタリングすることによって、例えば図5に示すような正孔側のV−I特性を測定することができる。 After it loaded on the positive charge on the SOI layer surface as described above, using a mercury probe apparatus 21 shown in FIG. 3 for measuring the V G -I D characteristic of the hole side of the SOI wafer (FIG. 1 step G ). For example, after the surface of the SOI wafer W on the support wafer side is adsorbed to the vacuum chuck 22, the mercury probe 23 is brought close to the SOI layer surface of the SOI wafer W, and only the mercury electrode portion is brought into contact with the SOI layer. A Pseudo-MOS structure is formed. Thereafter, a constant drain voltage is applied from the mercury probe 23, and in this state, the gate voltage is applied and changed on the negative side, and the change in the drain current is monitored, for example, on the hole side as shown in FIG. it can be measured V G -I D characteristic.

そして、図5のように測定された正孔側のV−I特性におけるA部及びB部の勾配から、非特許文献1または2に示されている数式を用いることによって、SOIウエーハにおけるSOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(図1の工程H)。 Then, by using the formula shown from the slope of the parts A and B, in Non-Patent Document 1 or 2 in the V G -I D characteristic of the measured hole side as shown in FIG. 5, the SOI wafer The hole mobility of the SOI layer and / or the charge density of the BOX layer can be obtained and evaluated (Step H in FIG. 1).

特に、本発明では、上記のようにSOIウエーハの正孔側のV−I特性を測定する前に、コロナ放電処理によってSOI層表面に正電荷を載上させてSOI層表面の電荷状態を短時間で安定させているので、正孔側のV−I特性の測定を測定値にバラツキを生じさせずに安定して行うことができ、SOI層の正孔移動度やBOX層の電荷密度の評価を一層短時間で高精度に行うことができる。
尚、上記の正孔側のV−I特性の測定(工程G)及び正孔移動度/電荷密度の評価(工程H)は、2つの工程を合わせておよそ2時間程度で行うことができる。
In particular, the present invention, before measuring the V G -I D characteristic of the hole side of the SOI wafer as described above, the charge state of the SOI layer surface by loaded on the positive charge on the SOI layer surface by corona discharge treatment since short time to stabilize the can to measure the V G -I D characteristic of the hole-side stably without causing variations in measurements, the hole mobility and the BOX layer of the SOI layer The charge density can be evaluated with higher accuracy in a shorter time.
The measurement of V G -I D characteristic of the hole-side (Step G) and hole mobility / evaluation of the charge density (step H) is be carried out in approximately 2 hours about the combined two steps it can.

ここで、本発明者等が、コロナ放電処理でSOI層表面に載上させる電荷量とPseudo−MOS構造を形成して測定されるドレイン電流との関係を調査した結果を図7に示す。図7は、電荷量を変化させてコロナ放電処理を行った種々のSOIウエーハにPseudo−MOS構造を形成してV−I特性の測定を行い、V=−10Vで測定されたドレイン電流Iの値をプロットしたグラフである。 Here, FIG. 7 shows the result of investigation by the inventors of the present invention on the relationship between the amount of charge to be placed on the surface of the SOI layer by corona discharge treatment and the drain current measured by forming the Pseudo-MOS structure. Figure 7 performs the measurement of the V G -I D characteristic by changing the amount of charge to form a Pseudo-MOS structure in a variety of SOI wafer was subjected to corona discharge treatment, was measured at V G = -10 V drain It is the graph which plotted the value of electric current ID .

図7に示したように、コロナ放電処理でSOI層表面に載上させる電荷量が500nC/cm以上であればドレイン電流が非常に安定していることがわかる。したがって、コロナ放電処理でSOI層表面に載上させる電荷量を500nC/cm以上とすることが好ましく、それによって、SOI層表面の電荷状態を短時間で非常に効果的に安定させることができる。一方、SOI層表面に載上させる電荷量をあまり多くし過ぎても、ドレイン電流は一定の値で安定していて、それ以上の効果が得られにくいと推測でき、反対に、コロナ放電処理で使用するコロナチャージ装置への負荷が大きくなったり、またコストへの負担も大きくなることが考えられる。したがって、コロナ放電処理でSOI層表面に載上させる電荷量は50000nC/cm以下、特に3000nC/cm以下にすることが好ましい。 As shown in FIG. 7, it can be seen that the drain current is very stable when the amount of charge to be placed on the surface of the SOI layer by the corona discharge treatment is 500 nC / cm 2 or more. Therefore, it is preferable that the amount of charge to be placed on the surface of the SOI layer by the corona discharge treatment is 500 nC / cm 2 or more, whereby the charge state on the surface of the SOI layer can be stabilized very effectively in a short time. . On the other hand, even if the amount of charge placed on the surface of the SOI layer is excessively large, it can be assumed that the drain current is stable at a constant value and it is difficult to obtain further effects. It is conceivable that the load on the corona charging device to be used increases and the burden on the cost also increases. Therefore, it is preferable that the amount of electric charge placed on the surface of the SOI layer by the corona discharge treatment is 50000 nC / cm 2 or less, particularly 3000 nC / cm 2 or less.

以上のように、本発明のSOIウエーハの評価方法によれば、SOIウエーハにフッ酸洗浄処理を行ってSOIウエーハ表面の自然酸化膜を除去した後、コロナ放電処理を行ってSOI層表面に電荷を載上させることにより、SOI層表面の電荷状態を速やかに安定させて定常状態にすることができ、そしてその後、このSOI層表面の電荷状態が安定したSOIウエーハに水銀プローブを接触させてV−I特性を測定し、電子移動度、界面準位密度、正孔移動度、BOX層電荷密度のようなSOIウエーハの電気特性を評価することができる。それによって、フォトリソグラフィ工程等のような大掛かりな装置や多数の工程を必要とせず、水銀プローブを用いてSOIウエーハの評価を非常に簡便に行うことができるし、また、V−I特性を測定する際にSOI層表面の電荷状態が非常に安定しているので、測定値のバラツキを低減でき、信頼性の高いSOIウエーハの評価を高精度に安定して行うことができる。 As described above, according to the method for evaluating an SOI wafer of the present invention, hydrofluoric acid cleaning treatment is performed on the SOI wafer to remove the natural oxide film on the SOI wafer surface, and then corona discharge treatment is performed to charge the SOI layer surface. , The charge state on the surface of the SOI layer can be quickly stabilized to a steady state, and thereafter, a mercury probe is brought into contact with the SOI wafer having a stable charge state on the surface of the SOI layer. The G- ID characteristics can be measured, and the electrical characteristics of the SOI wafer such as electron mobility, interface state density, hole mobility, and BOX layer charge density can be evaluated. Thereby, without requiring a large-scale equipment and a large number of steps such as a photolithography process, to be able to very easily carry out the evaluation of an SOI wafer by using a mercury probe, also, V G -I D characteristic Since the charge state on the surface of the SOI layer is very stable when measuring the measurement, variations in the measured value can be reduced, and highly reliable SOI wafers can be evaluated with high accuracy and stability.

特に、SOIウエーハの正孔移動度やBOX層電荷密度を評価する場合、従来では水銀プローブによるV−I特性の測定を行う前に、10〜12時間以上置かなければSOI層表面の電荷状態が安定しないためV−I特性の正確な測定を行うことができなかったが、本発明によれば、コロナ放電処理を行うことによって10分程度の短い時間で電荷状態を安定化させることができる。したがって、本発明は、特に正孔移動度、BOX層電荷密度を評価する時に、従来よりもSOIウエーハの評価時間を大幅に短縮できるし、また測定装置の稼働率を向上させることもできるので、SOIウエーハの評価を非常に効率的に行うことができ、さらに、評価を行う際のSOIウエーハの管理も従来に比べて非常に容易となる。 In particular, when evaluating hole mobility and BOX layer charge density of the SOI wafer before the conventional for measuring the V G -I D characteristic due to the mercury probe, charge of the SOI layer surface to be placed over 10-12 hours While the state could not make an accurate measurement of the V G -I D characteristic for not stable, according to the present invention, to stabilize the charge states in a short as 10 minutes time by performing a corona discharge treatment be able to. Therefore, the present invention can significantly reduce the evaluation time of SOI wafers compared to the prior art, especially when evaluating hole mobility and BOX layer charge density. The evaluation of the SOI wafer can be performed very efficiently, and the management of the SOI wafer when performing the evaluation is much easier than before.

尚、本発明のSOIウエーハの評価方法は、例えば図1のフロー図に示したような工程に限定されるものではなく、目的や必要に応じて工程の変更・削除を適宜行うことができる。
例えば、SOIウエーハにおける電子移動度、界面準位密度、正孔移動度、BOX層電荷密度の評価をより低コストで行う必要がある場合であれば、例えば図1の工程Cに示した負電荷のコロナ放電処理を省略して、フッ酸洗浄処理後すぐに電子側のV−I特性を測定しても良い。この負電荷のコロナ放電処理を行うには、前述のようにコロナチャージ装置の周囲に炭酸ガス(例えばCO )を充満させるための密閉チャンバーを必要とするので、この工程を省略することにより装置製造コストを大幅に下げることが可能となる。また、電子側のV−I特性は、自然酸化膜除去後すぐに測定すれば測定データも比較的安定しているので、電子移動度及び/または界面準位密度を正しく測定することが可能である。さらに、場合によっては、図1の工程Cのコロナ放電処理において、負電荷ではなく正電荷をSOI層表面に載上させることもできる。
Note that the SOI wafer evaluation method of the present invention is not limited to the process shown in the flow chart of FIG. 1, for example, and the process can be changed or deleted as needed.
For example, if it is necessary to evaluate the electron mobility, interface state density, hole mobility, and BOX layer charge density in an SOI wafer at a lower cost, the negative charge shown in step C of FIG. by omitting the corona discharge treatment, it may be measured V G -I D characteristic of hydrofluoric acid cleaning process immediately after the electronic side. In order to perform this negative charge corona discharge treatment, a closed chamber for filling carbon dioxide gas (for example, CO 2 ) is required around the corona charge device as described above. The device manufacturing cost can be greatly reduced. In addition, since the V G- ID characteristics on the electron side are relatively stable if measured immediately after removal of the natural oxide film, the electron mobility and / or interface state density can be measured correctly. Is possible. Furthermore, in some cases, in the corona discharge treatment in step C of FIG. 1, a positive charge, not a negative charge, can be placed on the surface of the SOI layer.

さらに、例えばSOIウエーハの電子移動度及び/または界面準位密度の評価のみを行う場合であれば、図1の工程Aから工程Eまでを順に行えば良いし、一方SOIウエーハの正孔移動度及び/またはBOX層の電荷密度の評価のみを行う場合であれば、工程A及びBを行った後、工程C〜Eを行わずに、工程F〜Hを行えば良い。この場合、前述のように正孔側のV−I特性は、自然酸化膜除去後すぐに測定すると測定値が安定するまでに長時間がかかるので、工程Fのコロナ放電処理することが必要である。 Furthermore, for example, when only evaluating the electron mobility and / or interface state density of an SOI wafer, the steps A to E in FIG. 1 may be performed in order, while the hole mobility of the SOI wafer is performed. If only the charge density of the BOX layer is to be evaluated, Steps F to H may be performed without performing Steps C to E after performing Steps A and B. In this case, V G -I D characteristic of the hole side as described above, since the measured value and measured immediately after removal of the native oxide film takes a long time to stabilize, be corona discharge treatment step F is necessary.

また必要に応じて、工程Aにおいて同じ条件で作製した2枚のSOIウエーハを準備し、一方のSOIウエーハに工程B〜Eまで順に行って電子移動度及び/または界面準位密度の評価を行い、またもう一方のSOIウエーハに工程B及びF〜Hを順に行って正孔移動度及び/またはBOX層の電荷密度の評価を行っても良い。このように2枚のSOIウエーハを準備して、それぞれ別々に評価を行うことによって、ゲートの電圧のスイープが正側または負側だけで済むので、より一層短い時間でSOIウエーハの評価を行うことができるし、またSOIウエーハに加えられるストレスも低減することができる。   In addition, if necessary, two SOI wafers manufactured under the same conditions in Step A are prepared, and one of the SOI wafers is sequentially processed from Steps B to E to evaluate electron mobility and / or interface state density. Further, the hole mobility and / or the charge density of the BOX layer may be evaluated by sequentially performing the steps B and F to H on the other SOI wafer. Thus, by preparing two SOI wafers and evaluating each separately, the gate voltage sweeps only on the positive side or the negative side, so that the SOI wafer can be evaluated in a shorter time. In addition, the stress applied to the SOI wafer can be reduced.

さらに、本発明では、図1の工程C〜Eと工程F〜Hとを入れ替えてSOIウエーハの評価を行っても良い。すなわち、SOIウエーハを準備してフッ酸洗浄処理を行った後(工程A及びB)、先に工程F〜Hを行って正孔移動度/BOX層電荷密度の評価を行い、その後に工程C〜Eを行って電子移動度/界面準位密度の評価を行うこともできる。この場合、例えば工程Hで正孔移動度/BOX層電荷密度の評価を行った後、SOIウエーハの洗浄処理等を行ってSOI層表面の正電荷を除去してから、工程C〜Eを行うことが好ましい。このように工程F〜Hを行った後、工程C〜Eを行う前にSOI層表面の正電荷を除去する処理を行うことによって、電子移動度や界面準位密度を一層高精度に、また高い信頼性で評価することができる。尚、このように図1の工程C〜Eと工程F〜Hとを入れ換えてSOIウエーハを評価する場合には、例えば、コストを低減するために、工程Cの負電荷のコロナ放電処理を省略することができる。   Furthermore, in the present invention, the SOI wafer may be evaluated by replacing the processes C to E and the processes F to H in FIG. That is, after preparing an SOI wafer and performing a hydrofluoric acid cleaning treatment (steps A and B), the steps F to H are performed first to evaluate the hole mobility / BOX layer charge density, and then the step C. -E can be performed to evaluate the electron mobility / interface state density. In this case, for example, after evaluating the hole mobility / BOX layer charge density in Step H, the SOI wafer surface is cleaned to remove positive charges on the SOI layer, and Steps C to E are performed. It is preferable. In this way, after performing Steps F to H and before performing Steps C to E, by removing the positive charge on the surface of the SOI layer, the electron mobility and interface state density can be increased with higher accuracy. It can be evaluated with high reliability. When the SOI wafer is evaluated by exchanging the steps C to E and the steps F to H in FIG. 1, for example, the negative charge corona discharge process in the step C is omitted in order to reduce the cost. can do.

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
導電型がp型で、直径200mm、結晶方位<100>のシリコンウエーハを、支持ウエーハ及びSOI層を形成するボンドウエーハとして用いて、水素イオン剥離法でSOIウエーハを作製することにより、評価対象となるSOIウエーハを準備した(工程A)。尚、ウエーハの導電型をp型にするためのドーパントとしてボロンを用いた。また、作製したSOIウエーハのSOI層とBOX層の厚さは、それぞれ100nm、145nm程度であった。
この準備したSOIウエーハを1重量%のフッ酸を含む水溶液を用いて1分間のフッ酸洗浄処理を行った(工程B)。その後、純水にてリンスを行った後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example)
By using a silicon wafer having a p-type conductivity, a diameter of 200 mm, and a crystal orientation <100> as a bond wafer for forming a support wafer and an SOI layer, an SOI wafer is manufactured by a hydrogen ion delamination method. An SOI wafer was prepared (step A). Boron was used as a dopant for making the conductivity type of the wafer p-type. Moreover, the thicknesses of the SOI layer and the BOX layer of the manufactured SOI wafer were about 100 nm and 145 nm, respectively.
The prepared SOI wafer was subjected to a hydrofluoric acid cleaning treatment for 1 minute using an aqueous solution containing 1% by weight of hydrofluoric acid (step B). Then, after rinsing with pure water, moisture was removed by drying air on the SOI wafer to dry it.

乾燥後、SOI層表面に負電荷を載上させるコロナ放電処理(工程C)を行わず、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして電子側のV−I特性の測定を行った(工程D)。その測定結果を図9に示す。このとき、電子側のV−I特性の測定は、ドレイン電極から一定のドレイン電圧を印加した状態でゲート電圧を変化させるとともにドレイン電流をモニタリングすることによって行うことができる。そして、この図9に示した電子側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を求めて評価することができる(工程E)。このとき、電子側のV−I特性の測定を開始してから電子移動度及び界面準位密度を求めるまで、2時間程度で行うことができた。 After drying, the corona discharge treatment (step C) for placing a negative charge on the surface of the SOI layer is not performed, and the SOI wafer is immediately set in a mercury probe device (CVmap 92 manufactured by Four DIMENSIONS) and V G -I on the electronic side. D characteristics were measured (step D). The measurement results are shown in FIG. At this time, the measurement of V G -I D characteristic of the electron-side can be performed by monitoring the drain current causes the gate voltage is changed while applying a constant drain voltage from the drain electrode. Then, the measurement result of the V G -I D characteristic of the electron side shown in FIG. 9, by using the formula shown in Non-Patent Documents 1 and 2, the electron mobility and / or SOI layer of the SOI layer And the interface state density of the buried oxide film can be obtained and evaluated (step E). At this time, from the start of measurement of the V G- ID characteristics on the electron side to the determination of electron mobility and interface state density, it could be performed in about 2 hours.

続いて、コロナチャージ装置としてSEMILAB社製KG101を用いて、SOIウエーハにコロナ放電処理を10分間行って、SOIウエーハのSOI層表面に正電荷を3000nC/cmの電荷量で載置させた(工程F)。その後、すぐにSOIウエーハを水銀プローブ装置(Four DIMENSIONS社製CVmap92)にセットして正孔側のV−I特性の測定を行った(工程G)。その測定結果を図10に示す。そして、図10に示した正孔側のV−I特性の測定結果と、非特許文献1及び2に示されている数式を用いることによって、SOI層の正孔移動度及び/またはBOX層の電荷密度を求めて評価することができる(工程H)。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、2時間程度で行うことができた。
したがって、この実施例で行ったSOIウエーハの評価では、SOIウエーハにフッ酸洗浄処理を行ってから、約4時間という短い時間で電子移動度、界面準位密度、正孔移動度、及びBOX層電荷密度について評価を行うことができた。
Subsequently, using KG101 manufactured by SEMILAB as a corona charge device, the SOI wafer was subjected to a corona discharge treatment for 10 minutes, and a positive charge was placed on the SOI layer surface of the SOI wafer with a charge amount of 3000 nC / cm 2 ( Step F). Immediately thereafter, the SOI wafer was set in a mercury probe apparatus (CVmap 92 manufactured by Four DIMENSIONS), and the V G- ID characteristics on the hole side were measured (step G). The measurement results are shown in FIG. Then, the measurement result of the V G -I D characteristic of the positive hole side shown in FIG. 10, by using the formulas disclosed in Non-Patent Documents 1 and 2, the hole mobility and / or BOX of the SOI layer The charge density of the layer can be determined and evaluated (Step H). At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be done in about 2 hours.
Therefore, in the evaluation of the SOI wafer performed in this example, the electron mobility, the interface state density, the hole mobility, and the BOX layer are obtained in a short time of about 4 hours after the hydrofluoric acid cleaning treatment is performed on the SOI wafer. The charge density could be evaluated.

(比較例1)
比較例1として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
(Comparative Example 1)
As Comparative Example 1, an SOI wafer manufactured under the same conditions as in the example was prepared, and this SOI wafer was subjected to a hydrofluoric acid cleaning treatment for 1 minute with an aqueous solution containing 1% by weight of hydrofluoric acid. After rinsing, moisture was removed by drying air on the SOI wafer to dry it.

SOIウエーハを乾燥させた後、コロナ放電処理によるSOI層上への負電荷の載上、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、コロナ放電処理によるSOI層上への正電荷の載上も行わずに、すぐにSOIウエーハを水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図11に示す。この図11に示した測定結果を、実施例で測定した図10の正孔側のV−I特性と比較してみると、Vに対するIが全体的に低くなっていることがわかる。これは、SOIウエーハのSOI層表面の電荷状態を安定させずに正孔側のV−I特性を測定したために生じたものと思われる。 After drying the SOI wafer, loading of negative charges on the SOI layer by corona discharge treatment, measurement of V G- ID characteristics on the electron side, and evaluation of electron mobility / interface state density were not performed. The SOI wafer was immediately set on a mercury probe device without carrying a positive charge on the SOI layer by corona discharge treatment, and the V G- ID characteristics on the hole side were measured. The measurement results are shown in FIG. The measurement results shown in FIG. 11, when compared with V G -I D characteristic of the hole side of Figure 10 measured in Example, that the I D becomes generally lower for V G Recognize. This is considered to be caused because of the measurement of the V G -I D characteristic of the hole-side charge state of the surface of the SOI layer of the SOI wafer without stability.

(比較例2)
比較例2として、実施例と同様の条件で作製したSOIウエーハを準備し、このSOIウエーハに1重量%のフッ酸を含む水溶液で1分間のフッ酸洗浄処理を行った後、純水にてリンスを行い、その後、SOIウエーハに乾燥空気を吹き付けることにより水分を除去して乾燥させた。
(Comparative Example 2)
As Comparative Example 2, an SOI wafer manufactured under the same conditions as in the examples was prepared, and this SOI wafer was subjected to a hydrofluoric acid cleaning treatment for 1 minute with an aqueous solution containing 1% by weight of hydrofluoric acid. After rinsing, moisture was removed by drying air on the SOI wafer to dry it.

次に、SOIウエーハを12時間空気中に曝露した後、コロナ放電処理によるSOI層上への負電荷の載上、電子側のV−I特性の測定、電子移動度/界面準位密度の評価を行わず、さらに、コロナ放電処理によるSOI層上への正電荷の載上も行わずに、水銀プローブ装置にセットして正孔側のV−I特性の測定を行った。その測定結果を図12に示す。そして、この図12の測定結果からSOI層の正孔移動度及びBOX層の電荷密度を求めて、その評価を行った。このとき、正孔側のV−I特性の測定を開始してからSOI層の正孔移動度及びBOX層の電荷密度を求めるまで、1時間程度で行うことができた。 Next, after exposing the SOI wafer during 12 hours air, negative charge loaded on the measurement of V G -I D characteristic of the electron-side, the electron mobility / interface state density to SOI layer by corona discharge treatment In addition, without setting the positive charge on the SOI layer by corona discharge treatment, it was set in a mercury probe device and the V G- ID characteristics on the hole side were measured. The measurement results are shown in FIG. Then, the hole mobility of the SOI layer and the charge density of the BOX layer were obtained from the measurement results of FIG. 12 and evaluated. At this time, from the start of the measurement of the V G -I D characteristic of the hole side to determine the charge density of the hole mobility and the BOX layer of the SOI layer, it could be performed in about 1 hour.

また、図12に示した測定結果は、実施例で測定した正孔側のV−I特性(図10)とほぼ同じであることがわかった。しかしながら、この比較例2では、電子移動度及び界面準位密度についての評価を行ってないにも関わらず、SOIウエーハにフッ酸洗浄処理を行ってから、正孔移動度及び電荷密度を求めるまでに13時間以上かかり、上記実施例のおよそ3倍の評価時間を要した。 The measurement results shown in FIG. 12, it was found that V G -I D characteristic of the positive hole side measured in Example (FIG. 10) is substantially the same. However, in Comparative Example 2, the evaluation of the electron mobility and the interface state density is not performed, but after the hydrofluoric acid cleaning treatment is performed on the SOI wafer, the hole mobility and the charge density are obtained. It took 13 hours or more and took about three times as long as the above example.

以上の結果から、SOIウエーハを評価する際にコロナ放電処理を行うことにより、SOI層表面の電荷状態を短時間で安定化させることができるため、SOIウエーハの評価にかかる時間、特にフッ酸洗浄処理を行ってから正孔側のV−I特性を測定するまでにかかる時間を確実に短縮できることを確認することができた。しかも、12時間以上もウエーハを曝露する場合のようにウエーハの汚染等の外乱要因も少なく、データの信頼性も高い。 From the above results, since the charge state on the surface of the SOI layer can be stabilized in a short time by performing corona discharge treatment when evaluating the SOI wafer, the time required for the evaluation of the SOI wafer, particularly hydrofluoric acid cleaning it was possible to confirm that reliably shorten the time to measure the V G -I D characteristic of the positive hole side after performing a process. In addition, there are few disturbance factors such as wafer contamination as in the case where the wafer is exposed for 12 hours or more, and the reliability of the data is high.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

本発明のSOIウエーハの評価方法の一例を示すフロー図である。It is a flowchart which shows an example of the evaluation method of the SOI wafer of this invention. コロナ放電処理を行うコロナチャージ装置の一例を示す構成概略図である。It is the structure schematic which shows an example of the corona charge apparatus which performs a corona discharge process. 水銀プローブ装置の構成概略図である。1 is a schematic configuration diagram of a mercury probe apparatus. 水銀プローブ装置の水銀電極の電極平面図である。It is an electrode top view of the mercury electrode of a mercury probe apparatus. 本発明のSOIウエーハの評価方法において測定される正孔側のV−I特性の一例を示すグラフである。An example of a V G -I D characteristic of the hole side which is measured in the evaluation method of an SOI wafer of the present invention is a graph showing. 本発明のSOIウエーハの評価方法において測定される電子側のV−I特性の一例を示すグラフである。An example of a V G -I D characteristic of the electron-side measured in the evaluation method of an SOI wafer of the present invention is a graph showing. コロナ放電処理でSOI層表面に載上させる電荷量とPseudo−MOS構造を形成して測定されるドレイン電流との関係を示すグラフである。It is a graph which shows the relationship between the electric charge amount mounted on the SOI layer surface by corona discharge treatment, and the drain current measured by forming a Pseudo-MOS structure. Pseudo MOS FET法を模式的に表す模式図である。It is a schematic diagram which represents typically the Pseudo MOS FET method. 実施例で測定した電子側のV−I特性を示すグラフである。Is a graph showing the V G -I D characteristic of the electron-side measured in Example. 実施例で測定した正孔側のV−I特性を示すグラフである。Is a graph showing the V G -I D characteristic of the positive hole side measured in Example. 比較例1で測定した正孔側のV−I特性を示すグラフである。6 is a graph showing V G- ID characteristics on the hole side measured in Comparative Example 1. FIG. 比較例2で測定した正孔側のV−I特性を示すグラフである。6 is a graph showing V G- ID characteristics on the hole side measured in Comparative Example 2. FIG.

符号の説明Explanation of symbols

1…SOI層、 2…BOX層(埋め込み酸化膜)、
3…支持ウエーハ、 4…ゲート電極、 5…SOIウエーハ、
6…ソース電極、 7…ドレイン電極、
11…コロナチャージ装置、 12…ステージ、 13…電荷発生部、
21…水銀プローブ装置、 22…真空チャック、
23…水銀プローブ、 24,25…水銀電極部、
W…SOIウエーハ。
1 ... SOI layer, 2 ... BOX layer (buried oxide film),
3 ... support wafer, 4 ... gate electrode, 5 ... SOI wafer,
6 ... Source electrode, 7 ... Drain electrode,
11 ... Corona charge device, 12 ... Stage, 13 ... Charge generator,
21 ... Mercury probe device, 22 ... Vacuum chuck,
23 ... Mercury probe, 24, 25 ... Mercury electrode,
W ... SOI wafer.

Claims (6)

水銀プローブを用いてSOIウエーハを評価する方法において、少なくとも、前記SOIウエーハにフッ酸洗浄処理を行って該SOIウエーハの表面に形成されている自然酸化膜を除去し、次に、該自然酸化膜を除去したSOIウエーハにコロナ放電処理を行うことにより該SOIウエーハのSOI層表面に電荷を載上させ、その後、該コロナ放電処理したSOIウエーハに水銀プローブを接触させてSOIウエーハの評価を行うことを特徴とするSOIウエーハの評価方法。   In a method of evaluating an SOI wafer using a mercury probe, at least the SOI wafer is subjected to a hydrofluoric acid cleaning treatment to remove a natural oxide film formed on the surface of the SOI wafer, and then the natural oxide film The SOI wafer from which the wafer has been removed is subjected to a corona discharge treatment so that charges are placed on the surface of the SOI layer of the SOI wafer, and then the mercury wafer is brought into contact with the SOI wafer subjected to the corona discharge treatment to evaluate the SOI wafer. SOI wafer evaluation method characterized by the above. 前記コロナ放電処理でSOIウエーハのSOI層表面に載上させる電荷を正電荷とすることを特徴とする請求項1に記載のSOIウエーハの評価方法。   2. The method for evaluating an SOI wafer according to claim 1, wherein a charge placed on the surface of the SOI layer of the SOI wafer by the corona discharge treatment is a positive charge. 前記コロナ放電処理でSOI層表面に載上させる電荷量を、500nC/cm以上50000nC/cm以下とすることを特徴とする請求項1または請求項2に記載のSOIウエーハの評価方法。 3. The method for evaluating an SOI wafer according to claim 1, wherein an amount of electric charge placed on the surface of the SOI layer by the corona discharge treatment is set to 500 nC / cm 2 or more and 50000 nC / cm 2 or less. 前記コロナ放電処理したSOIウエーハに水銀プローブを接触させて正孔側のV−I特性を測定することによって、該SOIウエーハにおけるSOI層の正孔移動度及び/または埋め込み酸化膜の電荷密度を評価することを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウエーハの評価方法。 By contacting a mercury probe with the corona discharge treated SOI wafer and measuring the V G- ID characteristics on the hole side, the hole mobility of the SOI layer and / or the charge density of the buried oxide film in the SOI wafer is measured. The method for evaluating an SOI wafer according to claim 1, wherein: 前記フッ酸洗浄処理を行って自然酸化膜を除去した後、該自然酸化膜を除去したSOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定することによってSOI層の電子移動度及び/またはSOI層と埋め込み酸化膜の界面準位密度を評価し、その後、前記コロナ放電処理を行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの評価方法。 After removing the natural oxide film by performing the hydrofluoric acid cleaning process, the mercury probe is brought into contact with the SOI wafer from which the natural oxide film has been removed, and the V G- ID characteristics on the electron side are measured to thereby determine the electrons in the SOI layer. 5. The SOI wafer according to claim 1, wherein mobility and / or interface state density between the SOI layer and the buried oxide film is evaluated, and then the corona discharge treatment is performed. Evaluation method. 前記フッ酸洗浄処理を行った後、SOIウエーハに水銀プローブを接触させて電子側のV−I特性を測定する前に、該SOIウエーハにコロナ放電処理を行ってSOI層表面に負電荷を載上させることを特徴とする請求項5に記載のSOIウエーハの評価方法。
After the hydrofluoric acid cleaning process, before the mercury probe is brought into contact with the SOI wafer and the V G- ID characteristics on the electron side are measured, the SOI wafer is subjected to a corona discharge process to cause negative charges on the surface of the SOI layer. 6. The method for evaluating an SOI wafer according to claim 5, wherein:
JP2004187435A 2004-06-25 2004-06-25 Evaluation method of SOI wafer Expired - Fee Related JP4379597B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004187435A JP4379597B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer
PCT/JP2005/009922 WO2006001156A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer
EP05745964A EP1768173A1 (en) 2004-06-25 2005-05-31 Method for evaluating soi wafer
US11/629,128 US20080054920A1 (en) 2004-06-25 2005-05-31 Method For Evaluating Soi Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004187435A JP4379597B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer

Publications (2)

Publication Number Publication Date
JP2006013099A true JP2006013099A (en) 2006-01-12
JP4379597B2 JP4379597B2 (en) 2009-12-09

Family

ID=35779973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187435A Expired - Fee Related JP4379597B2 (en) 2004-06-25 2004-06-25 Evaluation method of SOI wafer

Country Status (1)

Country Link
JP (1) JP4379597B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220946A (en) * 2006-02-17 2007-08-30 Shin Etsu Handotai Co Ltd Evaluation method of soi wafer
JP2009016766A (en) * 2007-07-09 2009-01-22 Shin Etsu Handotai Co Ltd Method of evaluating soi wafer
JP2016066760A (en) * 2014-09-26 2016-04-28 信越半導体株式会社 Evaluation method of soi substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220946A (en) * 2006-02-17 2007-08-30 Shin Etsu Handotai Co Ltd Evaluation method of soi wafer
JP4640204B2 (en) * 2006-02-17 2011-03-02 信越半導体株式会社 Evaluation method of SOI wafer
JP2009016766A (en) * 2007-07-09 2009-01-22 Shin Etsu Handotai Co Ltd Method of evaluating soi wafer
JP2016066760A (en) * 2014-09-26 2016-04-28 信越半導体株式会社 Evaluation method of soi substrate

Also Published As

Publication number Publication date
JP4379597B2 (en) 2009-12-09

Similar Documents

Publication Publication Date Title
CN101529592B (en) Method for evaluating semiconductor wafer
JP4379597B2 (en) Evaluation method of SOI wafer
US7981754B2 (en) Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device
KR102299150B1 (en) Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer
JP4419712B2 (en) Evaluation method of SOI wafer
US20080054920A1 (en) Method For Evaluating Soi Wafer
JP5338326B2 (en) Method for measuring conductivity type and resistivity of silicon single crystal wafer, and method for manufacturing silicon single crystal wafer
JP4640204B2 (en) Evaluation method of SOI wafer
JP5003322B2 (en) SOI wafer evaluation method
JP4419710B2 (en) Evaluation method of SOI wafer
JP4419711B2 (en) Evaluation method of SOI wafer
JP2007042942A (en) Quality evaluation method and manufacturing method of silicon wafer
JP5003288B2 (en) Silicon wafer evaluation method and silicon wafer manufacturing method
JP4930229B2 (en) SOI wafer evaluation method
JPH07169828A (en) Decrease of leakage current inside silicon substrate on insulator
US7525327B2 (en) Apparatus for evaluating semiconductor wafer
JP4587646B2 (en) Manufacturing method of semiconductor device
JP2004335695A (en) Method for manufacturing thin film soi wafer, and method for evaluating defect thereof
KR20090038726A (en) Electrical measurement equipment for measuring characteristics of soi-wafer
JP2003100831A (en) Method for evaluating silicon wafer
JP4894104B2 (en) Method for measuring carrier concentration of silicon epitaxial layer
JP2004119553A (en) Method for evaluating soi wafer
JP2005150208A (en) Evaluation method of soi wafer
JP2005223128A (en) Quality evaluation method of soi wafer
JP5263947B2 (en) Surface shape measuring device and measuring method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090908

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4379597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees