JP2006006006A - 電池パックの保護回路および電池パック - Google Patents

Abstract

【課題】 ポリマーＰＴＣ素子などの保護素子を電池セルの充放電経路に直列に設けることなく、正特性または負特性のサーミスタで制御される第３のスイッチ素子を設けることもなく、過電流や過熱に対する保護手段を二重化する。
【解決手段】 電池セル１に流れる放電電流を遮断する第１のスイッチ素子４ａと充電電流を遮断する第２のスイッチ素子４ｂを設け、保護制御回路３のゲート制御端子Ｄｏｕｔ，Ｃｏｕｔとスイッチ素子４ａ，４ｂの少なくとも一方のゲートとの間に正特性サーミスタＲｃｐｂを挿入し、そのスイッチ素子のゲート・ソース間に抵抗Ｒ１ｂを接続する。正特性サーミスタＲｃｐｂは第１・第２のスイッチ素子４ａ，４ｂまたは電池セル１と熱的に結合させる。これによりスイッチ素子４ａ，４ｂや電池セル１の異常過熱状態で正特性サーミスタＲｃｐｂの抵抗値上昇によってスイッチ素子４ｂが遮断状態となって保護機能が働く。
【選択図】 図１

Description

この発明は電子機器に用いられる電池パックの保護回路およびそれを備えた電池パックに関するものである。

従来，携帯電話などの電源として用いられる電池パックにおいては、過電流や過熱などに対する保護手段を二重化することが求められている。一般的な方法として、特許文献１にその構成が示されている。

この特許文献１の電池パック保護回路の例を図６に示す。図６において電池セル１には、その充放電経路に第１・第２のスイッチ素子４ａ，４ｂを設け、それらを制御する保護制御回路３を設けている。また、電池セル１の近傍に、その充放電経路に対して直列に正特性サーミスタからなる保護素子２を接続している。仮にスイッチ素子４ａ，４ｂが異常過熱し、熱暴走または故障に至った場合に、保護制御回路３で異常を検知しても、スイッチ素子４ａ，４ｂを遮断できないため保護機能が働かなくなるおそれがあるが、そのような場合でも、上記保護素子２の作用によって過電流や電池セルの過熱に対する保護機能が確保できる。

なお、上記保護素子２を構成する正特性サーミスタとしてポリマーＰＴＣ素子を用いる事が特許文献２に示されている。
特開２０００‐１５２５１６公報 特開２００２−８６０８公報

ところが、前記保護素子２として用いるポリマーＰＴＣ素子は全体の重量が重く、体積も大きく、且つリードタイプであるため、これを電池パックに組みこむ際に手作業によるハンダ付けや溶接作業が必要となり、製造コストが嵩むという問題があった。また、保護素子２として温度ヒューズを用いても、ポリマーＰＴＣ素子の場合と同様に、全体の重量が重く、体積も大きく、且つ素子がリードタイプであるため製造コストが嵩む。しかも、異常温度により断線した後は再使用できないという問題があった。さらに、過充電に対しては、電池セルが過熱し、保護素子が作用するまで、保護機能が働かないため、スイッチ素子４ａ，４ｂの異常過熱自体を保護できない、という問題もあった。そのため、異常過熱による電池パックの外装樹脂ケースの変形や溶融などのおそれがあった。

特許文献１にはこの問題を解消するため、上記保護素子２の代わりにＦＥＴによる第３のスイッチ素子を設け、電池パック内に設けた負特性サーミスタまたは正特性サーミスタの温度に対する抵抗値変化を利用して上記第３のスイッチ素子を制御するものが提案されている。これにより、保護制御回路３が機能しなくなったような場合でも充放電時の過電流から電池パックを保護することができる。

ところが、上記第３のスイッチ素子は電池セルの充放電電流経路に対して直列に挿入するものであるため、すなわち高価なパワーＦＥＴを必要とするためコスト上昇を招くという問題があった。また、この第３のスイッチ素子を設けることにより、異常過熱による熱暴走や故障の要因が増えるという問題があった。

そこで、この発明の目的は、ポリマーＰＴＣ素子などの保護素子を電池セルの充放電経路に直列に設けることなく、さらに正特性または負特性のサーミスタで制御される第３のスイッチ素子を設けることなく、過電流や過熱に対する保護手段を二重化した電池パックの保護回路およびそれを備えた電池パックを提供することにある。

前記課題を解決するために、この発明の電池パックの保護回路および電池パックは次のように構成する。

（１）この発明の電池パックの保護回路は、電池セルから流れる放電電流を遮断する第１のスイッチ素子と、電池セルに流れる充電電流を遮断する第２のスイッチ素子と、電池セルの電圧、電流、または周囲温度の異常状態を検出するとともに第１・第２のスイッチ素子を制御して前記異常状態から電池セルを保護する保護制御回路とを備えた電池パックの保護回路において、第１のスイッチ素子、第２のスイッチ素子、および電池セルの少なくとも１つと熱的に結合し、第１および第２のスイッチ素子の少なくとも一方の制御信号経路に挿入された、１つ以上の正特性サーミスタを含むスイッチ素子制御回路を設けて、第１のスイッチ素子、第２のスイッチ素子、または電池セルの過熱時の正特性サーミスタの抵抗値増加により、制御信号経路にスイッチ素子制御回路が挿入された第１または第２のスイッチ素子を遮断するように構成する。

（２）前記スイッチ素子制御回路には、直列接続した複数の正特性サーミスタを設け、該複数の正特性サーミスタを、第１のスイッチ素子、第２のスイッチ素子および電池セルのうち少なくとも２つとそれぞれ熱的に結合させる。

（３）前記スイッチ素子制御回路は第２のスイッチ素子の制御信号経路にのみ挿入したものとする。

（４）前記第１のスイッチ素子および第２のスイッチ素子はＦＥＴとし、前記保護制御回路をＦＥＴのゲートを制御するゲート制御端子を備えた集積回路とする。

（５）前記スイッチ素子制御回路は、前記ＦＥＴのゲート・ソース間を接続した抵抗と、前記保護回路のゲート制御端子と前記ＦＥＴのゲートとの間に挿入した１つ以上の正特性サーミスタとから構成する。

（６）前記スイッチ素子制御回路は、前記ＦＥＴのゲート・ソース間にドレインおよびソースをそれぞれ接続した制御用ＦＥＴと、該制御用ＦＥＴのゲート・ソース間を接続した前記１つ以上の正特性サーミスタとから構成する。

（７）この発明の電池パックは、上記いずれかの構成を備えた電池パックの保護回路と、それによって保護される電池セルとから構成する。

（１）スイッチ素子制御回路は、第１および第２のスイッチ素子の少なくとも一方の制御信号経路に挿入されて、正特性サーミスタを含むものであるので、すなわち電池セルの充放電経路に設けるのではないので、微弱電流が流れる極めて小型のチップ素子を用いることができ製造コストが削減できる。また電池セルの充放電電流経路に挿入する第３のスイッチ素子が不要となるので小型低コスト化が図れる。

しかも、第１のスイッチ素子、第２のスイッチ素子、または電池セルの過熱時の前記正特性サーミスタの抵抗値増加により第１または第２のスイッチ素子が遮断されるので、前記保護制御回路が機能しなくなっても、このスイッチ素子制御回路と第１または第２のスイッチ素子および前記正特性サーミスタとによって保護機能を果たすことができ、保護手段の二重化を確保できる。

（２）スイッチ素子制御回路には、直列接続した複数の正特性サーミスタを設け、該複数の正特性サーミスタを、第１のスイッチ素子、第２のスイッチ素子および電池セルのうち少なくとも２つとそれぞれ熱的に結合させたことにより、正特性サーミスタをスイッチ素子または電池セルにそれぞれ熱的に強く結合させることができ、過熱保護の応答性を高めることができる。しかも複数の正特性サーミスタを直列に接続するだけであるので、回路規模が殆ど増大することもない。

（３）前記正特性サーミスタを第１のスイッチ素子の制御信号経路にのみ設けたことにより、異常時に特に過電流の流れる傾向の高い充電時の保護を行うことができる。すなわち少ない部品点数で信頼性を大幅に確保できることになる。

（４）第１のスイッチ素子および第２のスイッチ素子をＦＥＴとし、保護制御回路をＦＥＴのゲートを制御するゲート制御端子を備えた集積回路としたことにより、第１・第２のスイッチ素子での電圧降下が抑えられ、また全体の小型軽量化が図れる。

（５）前記スイッチ素子制御回路を、前記ＦＥＴのゲート・ソース間を接続した抵抗と、保護回路のゲート制御端子と前記ＦＥＴのゲートとの間に挿入した１つ以上の正特性サーミスタとから構成したことにより、正特性サーミスタと抵抗のみを追加するだけでスイッチ素子制御回路を構成することができ、全体に小型化・軽量化・低コスト化を図りつつ保護手段を二重化できる。

（６）前記スイッチ素子制御回路を、前記ＦＥＴのゲート・ソース間にドレインおよびソースをそれぞれ接続した制御用ＦＥＴと、該制御用ＦＥＴのゲート・ソース間を接続した前記１つ以上の正特性サーミスタとから構成したことにより、異常時に、制御用ＦＥＴのゲート・ソース間電圧をより低くすることができ、制御用ＦＥＴの遮断をより確実に行うことができる。

（７）このような機能を備えた電池パックの保護回路と電池セルとを備えた事により、小型・軽量・低コストで、且つ信頼性の高い電池パックとして用いることができる。

第１の実施形態に係る電池パックの保護回路および電池パックの構成を、図１を基に説明する。
図１は電池パックの保護回路を備えた電池パックの回路図である。電池セル１の充放電経路に対して直列に第１のスイッチ素子４ａと第２のスイッチ素子４ｂを設けている。保護制御回路３は、その接地端子Ｖｓｓを電池セル１のマイナス極に接続し、Ｖｄｄを抵抗Ｒ２を介して電池セル１のプラス極に接続している。またＶｄｄとＶｓｓとの間にノイズ信号除去用のコンデンサＣ１を接続している。また保護制御回路３のＶ−端子と電池パック１０のマイナス（−）端子との間に抵抗Ｒ３を接続している。

第１・第２のスイッチ素子４ａ，４ｂはそれぞれＦＥＴからなる。保護制御回路３は半導体集積回路からなり、第１・第２のスイッチ素子４ａ，４ｂに対するゲート制御端子Ｄｏｕｔ，Ｃｏｕｔを備えている。Ｄｏｕｔは第１のスイッチ素子４ａのゲートに接続している。もう一方のゲート制御端子Ｃｏｕｔと第２のスイッチ素子４ｂのゲートとの間には、セラミック正特性サーミスタＲｃｐを直列に接続している。また第２のスイッチ素子４ｂのゲートとソースとの間に抵抗Ｒ１ｂを接続している。この抵抗Ｒ１ｂとセラミック正特性サーミスタＲｃｐｂとによってスイッチ素子制御回路５ｂを構成している。

保護制御回路３は、Ｖｄｄ−Ｖｓｓ間の電圧を電源として動作し、ＶｓｓとＶ−端子との間の電位差によって充電電流および放電電流を検出するとともに、充電時の過電流を検知した際、Ｃｏｕｔ端子をローレベルにして第２のスイッチ素子４ｂを遮断する。また放電時の過電流を検知した際、Dｏｕｔ端子をローレベルにして第１のスイッチ素子４ａを遮断する。

図１に示した回路の動作は次のとおりである。
通常時、保護制御回路３のゲート制御端子Ｃｏｕｔ，Ｄｏｕｔを共にハイレベルとして第１・第２のスイッチ素子４ａ，４ｂを共にＯＮ状態とする。これにより通常の充放電が可能となる。

充電電流が大きくなって、保護制御回路３のＶｓｓとＶ−端子との間の電位差が所定のしきい値を超えたなら、保護制御回路３はＣｏｕｔ端子をローレベルにする。これにより、スイッチ素子４ｂが遮断状態となって、その過電流が防止される。また、放電電流が大きくなって、保護制御回路３のＶｓｓとＶ−端子との間の電位差が所定のしきい値を超えたなら、保護制御回路３はＤｏｕｔ端子をローレベルにする。これにより、スイッチ素子４ａが遮断状態となって、その過電流が防止される。

一方、保護制御回路３の動作とは独立して、何らかの異常が発生し、充電電流が過電流状態となって第１のスイッチ素子４ａまたは第２のスイッチ素子４ｂが過熱状態となり、それと熱的に結合しているセラミック正特性サーミスタＲｃｐｂがそのキュリー点を超える温度にまで上昇すると、その抵抗値が急激に高くなる。その結果、第２のスイッチ素子４ｂのゲート・ソース間電圧が低下し、４ｂが遮断状態となる。これによって電池セル１に流れる電流が遮断されて上記異常状態が回避される。

図１において、抵抗Ｒ１ｂを５００ｋΩ、セラミック正特性サーミスタＲｃｐｂを、Ｒ２５（２５℃における抵抗値）＝４７ｋΩ、キュリー温度１００℃、１．０×０．５×０．５ｍｍサイズの面実装型とする。そして、第１・第２のスイッチ素子４ａ，４ｂの両方に熱的に結合するように基板上に配置する。

このようにして第１・第２のスイッチ素子４ａ，４ｂが熱暴走や故障に至る温度になる前に、その通電を遮断できるので、電池セル１および第１・第２のスイッチ素子４ａ，４ｂを永久的な破壊から保護できる。

なお、図１に示した例ではセラミック正特性サーミスタＲｃｐｂを第１・第２のスイッチ素子４ａ，４ｂの両方に熱的結合させたが、これを一方のスイッチ素子にのみ熱的結合させるようにしてもよい。その場合でも第１・第２のスイッチ素子４ａ，４ｂは充電時または放電時の過電流により共に発熱するので上述の場合と同様の効果を奏する。

また、セラミック正特性サーミスタＲｃｐｂは、第１・第２のスイッチ素子４ａ，４ｂと共に電池セル１とも熱的に結合させてもよい。これにより、充電時または放電時の過電流による電池セル１の発熱を検知して保護できる。

次に、第２の実施形態に係る電池パックの保護回路および電池パックの構成を、図２を基に説明する。
図１に示した例では単一のセラミック正特性サーミスタを用いたが、この第２の実施形態では、異なった部位にそれぞれ熱的に結合する複数のセラミック正特性サーミスタを用いている。すなわち、保護制御回路３のゲート制御端子Ｃｏｕｔと第２のスイッチ素子４ｂのゲートとの間に、電池セル用正特性サーミスタＲｃｐ１とスイッチ素子用セラミック正特性サーミスタＲｃｐ２の直列回路を挿入している。そして、第２のスイッチ素子４ｂのゲート・ソース間に抵抗Ｒ１ｂを接続している。この抵抗Ｒ１ｂと２つのセラミック正特性サーミスタＲｃｐ１，Ｒｃｐ２によってスイッチ素子制御回路５ｂを構成している。その他の構成は図１に示したものと同様である。

図２において、電池セル用セラミック正特性サーミスタＲｃｐ１は電池セル１と熱的に結合している。スイッチ素子用セラミック正特性サーミスタＲｃｐ２は第１・第２のスイッチ素子４ａ，４ｂにそれぞれ熱的に結合している。このように複数のセラミック正特性サーミスタを用いることによって、電池セル１の発熱部と第１・第２のスイッチ素子４ａ，４ｂとを位置的に離れた箇所に配置することができ、構造設計上の自由度が増す。また、この第１・第２のスイッチ素子のうち１つでもキュリー点を超えると保護動作するので、保護動作をさせる温度を互いに異ならせて、過熱部の対象と温度に応じた保護動作を最適化することもできる。

ここで注意すべき点は、個別に熱的結合させた上記２つのサーミスタのそれぞれがセラミック正特性サーミスタであるということである。セラミック正特性サーミスタは、温度上昇に対する抵抗値上昇割合が非常に大きいので、単純に直列接続するだけで回路を構成できる。すなわち、直列接続したセラミック正特性サーミスタのいずれか１つでもキュリー点を超えたときに保護動作する、というＯＲ（論理和）条件を満足することができる。このような保護動作を行う回路を、負特性サーミスタを用いて構成しようとしても、それは不可能である。負特性サーミスタでは、温度変化に対する抵抗値変化率がセラミック正特性サーミスタに比べて非常に小さいため、仮に２つの負特性サーミスタを直列接続したとしても、その２つの負特性サーミスタの温度変化が、２つの負特性サーミスタの合成抵抗値の変化として現れるだけであり、この合成抵抗値の変化から、２点の熱検出を同時に行って、一方の温度が所定の上限を超えたときに保護動作を行う、といったことは全く不可能である。

次に、第３の実施形態に係る電池パックの保護回路および電池パックの構成を、図３を基に説明する。
図１や図２に示した例では第２のスイッチ素子４ｂの制御信号経路にスイッチ素子制御回路５ｂを設けたが、この第３の実施形態では、第１のスイッチ素子４ａの制御信号経路にもスイッチ素子制御回路５ａを設けている。すなわち、第１のスイッチ素子４ａのゲートと保護制御回路３のゲート制御端子Ｄｏｕｔとの間に、第１のスイッチ素子４ａと熱的に結合するセラミック正特性サーミスタＲｃｐａを挿入し、またスイッチ素子４ａのゲートとソースとの間に抵抗Ｒ１ａを接続している。この抵抗Ｒ１ａとセラミック正特性サーミスタＲｃｐａとによってスイッチ素子制御回路５ａを構成している。その他の構成は図２に示したものと同様である。

この構成によれば、放電時の過電流による第１のスイッチ素子４ａの過熱によってセラミック正特性サーミスタＲｃｐａの抵抗値が上昇する。このことによって第１のスイッチ素子４ａを遮断状態とし、上記過電流から保護することができる。充電時の保護動作については第２の実施形態の場合と同様である。

次に、第４の実施形態に係る電池パックの保護回路および電池パックの構成を、図４を基に説明する。
第１〜第３の実施形態では、セラミック正特性サーミスタと抵抗とでスイッチ素子制御回路を構成したが、この第４の実施形態では、第１・第２のスイッチ素子４ａ，４ｂの両方の制御信号経路にスイッチ素子制御回路５ａ，５ｂを設けている。スイッチ素子制御回路内には更に別のスイッチ素子６ａ，６ｂを設けている。スイッチ素子６ａ，６ｂは、スイッチ素子４ａ，４ｂをそれぞれ制御するための制御用ＦＥＴである。

スイッチ素子制御回路５ｂは、スイッチ素子４ｂのゲート・ソース間にスイッチ素子６ｂのドレイン・ソースを接続し、スイッチ素子４ｂのゲートと保護制御回路３のゲート制御端子Ｃｏｕｔとの間に抵抗Ｒ５ｂを接続し、ゲート制御端子Ｃｏｕｔとスイッチ素子６ｂのゲートとの間に抵抗Ｒ４ｂを接続し、スイッチ素子６ｂのゲート・ソース間にセラミック正特性サーミスタＲｃｐｂを接続している。

同様に、スイッチ素子制御回路５ａは、スイッチ素子４ａのゲート・ソース間にスイッチ素子６ａのドレイン・ソースを接続し、スイッチ素子４ａのゲートと保護制御回路３のゲート制御端子Ｄｏｕｔとの間に抵抗Ｒ５ａを接続し、ゲート制御端子Ｄｏｕｔとスイッチ素子６ａのゲートとの間に抵抗Ｒ４ａを接続し、スイッチ素子６ａのゲート・ソース間にセラミック正特性サーミスタＲｃｐａを接続している。

セラミック正特性サーミスタＲｃｐａはスイッチ素子４ａと熱的に結合している。また、セラミック正特性サーミスタＲｃｐｂはスイッチ素子４ｂと熱的に結合している。

図４に示した回路の動作は次のとおりである。
通常時、保護制御回路３のゲート制御端子Ｃｏｕｔ，Ｄｏｕｔを共にハイレベルとして第１・第２のスイッチ素子４ａ，４ｂを共にＯＮ状態とする。これにより通常の充放電が可能となる。

充電電流が大きくなって、保護制御回路３のＶｓｓとＶ−端子との間の電位差が所定のしきい値を超えたなら、保護制御回路３はＣｏｕｔ端子をローレベルにする。これにより、スイッチ素子４ｂが遮断状態となって、その過電流が防止される。また、放電電流が大きくなって、保護制御回路３のＶｓｓとＶ−端子との間の電位差が所定のしきい値を超えたなら、保護制御回路３はＤｏｕｔ端子をローレベルにする。これにより、スイッチ素子４ａが遮断状態となって、その過電流が防止される。

一方、保護制御回路３の動作とは独立して、何らかの異常が発生し、充電電流が過電流状態となって第２のスイッチ素子４ｂが過熱状態となって、それと熱的に結合したセラミック正特性サーミスタＲｃｐｂがそのキュリー点を超える温度にまで上昇すると、その抵抗値が急激に高くなる。これによりスイッチ素子６ｂのゲート・ソース間電圧が上昇してＯＮする。その結果、スイッチ素子４ｂのゲート・ソース間電圧が低下し、スイッチ素子４ｂは遮断状態となる。これによって電池セル１に流れる電流が遮断されて上記異常状態が回避される。

同様に、放電電流が過電流状態となって第１のスイッチ素子４ａが過熱状態となって、それと熱的に結合したセラミック正特性サーミスタＲｃｐａがそのキュリー点を超える温度にまで上昇すると、その抵抗値が急激に高くなる。これによりスイッチ素子６ａのゲート・ソース間電圧が上昇してＯＮする。その結果、スイッチ素子４ａのゲート・ソース間電圧が低下し、スイッチ素子４ａは遮断状態となる。これによって電池セル１から流れる電流が遮断されて上記異常状態が回避される。

なお、このように、スイッチ素子制御回路に制御用ＦＥＴであるスイッチ素子６ａ，６ｂを設けたことにより、異常時に４ａ，４ｂのゲート・ソース間電圧をより低くでき、４ａ，４ｂの遮断をより確実に行える。

次に、第５の実施形態に係る電池パックの保護回路および電池パックの構成を、図５を基に説明する。
図４に示した例と異なるのは、セラミック正特性サーミスタ部分を２つのセラミック正特性サーミスタの直列回路で構成し、そのうちの一方を第１・第２のスイッチ素子４ａ・４ｂに熱的に結合させ、他方を電池セル１に熱的に結合させている点である。

このような構成であるため、電池セル１が過熱状態となって、セラミック正特性サーミスタＲｃｐ１ａがキュリー点を超える温度に達すると、スイッチ素子６ａがＯＮし、スイッチ素子４ａが遮断状態となって電池セル１が過熱から保護される。同様に、セラミック正特性サーミスタＲｃｐ１ｂがキュリー点を超える温度に達すると、スイッチ素子６ｂがＯＮし、スイッチ素子４ｂが遮断状態となって電池セル１が過熱から保護される。したがって、スイッチ素子４ａ，４ｂと電池セル１のどちらが先に過熱状態になっても保護動作が機能する。その他の動作は第４の実施形態の場合と同様である。

このようにセラミック正特性サーミスタを、第１および第２のスイッチ素子４ａ，４ｂの少なくとも一方と熱的に結合するスイッチ素子用セラミック正特性サーミスタＲｃｐ２ａ，Ｒｃｐ２ｂと、電池セル１と熱的に結合する電池セル用セラミック正特性サーミスタＲｃｐ１ａ，Ｒｃｐ１ｂとに分けるとともに、その２つのセラミック正特性サーミスタを電気的に直列接続したことにより、スイッチ素子用セラミック正特性サーミスタＲｃｐ２ａ，Ｒｃｐ２ｂがスイッチ素子４ａ，４ｂに、電池セル用セラミック正特性サーミスタＲｃｐ１ａ，Ｒｃｐ１ｂが電池セル１に、それぞれ熱的に強く結合して過熱保護の応答性を高めることができる。しかも回路的には、上記２つのセラミック正特性サーミスタを直列に接続するだけであるので、回路規模が殆ど増大することもない。

第１の実施形態に係る電池パックの保護回路および電池パックの構成を示す回路図 第２の実施形態に係る電池パックの保護回路および電池パックの構成を示す回路図 第３の実施形態に係る電池パックの保護回路および電池パックの構成を示す回路図 第４の実施形態に係る電池パックの保護回路および電池パックの構成を示す回路図 第５の実施形態に係る電池パックの保護回路および電池パックの構成を示す回路図 従来の電池パックの保護回路の構成を示す回路図

符号の説明

１−電池セル
３−保護制御回路
４ａ−第１のスイッチ素子
４ｂ−第２のスイッチ素子
５−スイッチ素子制御回路
６−スイッチ素子
１０−電池パック
Ｒｃｐ−セラミック正特性サーミスタ
Ｃｏｕｔ，Ｄｏｕｔ−ゲート制御端子

Claims (7)

1. 電池セルから流れる放電電流を遮断する第１のスイッチ素子と、前記電池セルに流れる充電電流を遮断する第２のスイッチ素子と、前記電池セルの電圧、電流、または周囲温度の異常状態を検出するとともに前記第１・第２のスイッチ素子を制御して前記異常状態から前記電池セルを保護する保護制御回路とを備えた電池パックの保護回路において、
   前記第１のスイッチ素子、第２のスイッチ素子、および前記電池セルの少なくとも１つと熱的に結合し、前記第１および第２のスイッチ素子の少なくとも一方の制御信号経路に挿入された、１つ以上の正特性サーミスタを含むスイッチ素子制御回路を設けて、前記第１のスイッチ素子、第２のスイッチ素子、または前記電池セルの過熱時の前記正特性サーミスタの抵抗値増加により、前記制御信号経路に前記スイッチ素子制御回路が挿入された第１または第２のスイッチ素子を遮断するようにした電池パックの保護回路。
2. 前記スイッチ素子制御回路は、直列接続された複数の前記正特性サーミスタを含み、該複数の正特性サーミスタは、前記第１のスイッチ素子、第２のスイッチ素子および前記電池セルのうち少なくとも２つとそれぞれ熱的に結合している、請求項１に記載の電池パックの保護回路。
3. 前記スイッチ素子制御回路が前記第２のスイッチ素子の制御信号経路にのみ挿入された、請求項１または２に記載の電池パックの保護回路。
4. 前記第１のスイッチ素子および第２のスイッチ素子はＦＥＴであり、前記保護制御回路は前記ＦＥＴのゲートを制御するゲート制御端子を備えた集積回路である、請求項１〜３のいずれかに記載の電池パックの保護回路。
5. 前記スイッチ素子制御回路は、前記ＦＥＴのゲート・ソース間を接続した抵抗と、前記保護回路のゲート制御端子と前記ＦＥＴのゲートとの間に挿入した前記１つ以上の正特性サーミスタとからなる、請求項４に記載の電池パックの保護回路。
6. 前記スイッチ素子制御回路は、前記ＦＥＴのゲート・ソース間にドレインおよびソースをそれぞれ接続した制御用ＦＥＴと、該制御用ＦＥＴのゲート・ソース間を接続した前記１つ以上の正特性サーミスタとからなる、請求項４に記載の電池パックの保護回路。
7. 請求項１〜６のいずれかに記載の電池パックの保護回路と、前記電池セルとを備えた電池パック。

Images