JP2006003809A - Liquid crystal apparatus and electronic device - Google Patents

Liquid crystal apparatus and electronic device Download PDF

Info

Publication number
JP2006003809A
JP2006003809A JP2004182602A JP2004182602A JP2006003809A JP 2006003809 A JP2006003809 A JP 2006003809A JP 2004182602 A JP2004182602 A JP 2004182602A JP 2004182602 A JP2004182602 A JP 2004182602A JP 2006003809 A JP2006003809 A JP 2006003809A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
data line
tfd
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004182602A
Other languages
Japanese (ja)
Inventor
Kazuhiro Tanaka
千浩 田中
Masahiro Horiguchi
正寛 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004182602A priority Critical patent/JP2006003809A/en
Publication of JP2006003809A publication Critical patent/JP2006003809A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To optimize transmittance characteristics and the like of a liquid crystal and to obtain a display image of desired brightness. <P>SOLUTION: A plurality of scanning lines are formed on a color filter substrate, a plurality of data lines, pixel electrodes, TFD elements and the like are formed on an element substrate and a liquid crystal is encapsulated in between the both substrates. In this liquid crystal display, distance D1 between the pixel electrode and the data line connected to the pixel electrode is made longer than the distance D5 between the pixel electrode and the adjacent data line which is not connected to the pixel electrode to reduce a parasitic capacitance Cp. Thereby, voltage V1c given to the pixel electrode from the data line side during a retention period by division of a capacity ratio can be made low and the display image wherein the transmittance characteristics and the like of the liquid crystal are optimized and which has desired brightness can be obtained. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各種情報の表示に用いて好適な液晶装置および電子機器に関する。   The present invention relates to a liquid crystal device and an electronic apparatus suitable for use in displaying various information.

現在、携帯電話機、携帯情報端末機、PDA(Personal Digital Assistant)等といった電子機器に液晶装置が広く用いられている。例えば、電子機器に関する各種の情報を表示するための表示部に液晶装置が用いられている。また、液晶装置には、TFT(Thin Film Transistor)素子等といった3端子型スイチング素子を用いたアクティブ・マトリクス方式の液晶装置や、TFD素子等といった2端子型スイッチング素子を用いたアクティブ・マトリクス方式の液晶装置や、スイッチング素子を用いないパッシブ・マトリクス方式の液晶装置等、種々の方式がある。   Currently, liquid crystal devices are widely used in electronic devices such as mobile phones, personal digital assistants, PDAs (Personal Digital Assistants), and the like. For example, a liquid crystal device is used as a display unit for displaying various information related to electronic devices. The liquid crystal device includes an active matrix type liquid crystal device using a three-terminal type switching element such as a TFT (Thin Film Transistor) element and an active matrix type liquid crystal device using a two-terminal type switching element such as a TFD element. There are various types such as a liquid crystal device and a passive matrix type liquid crystal device that does not use a switching element.

TFD素子を用いたアクティブ・マトリクス方式の液晶装置では、例えば、ドット状電極と帯状電極とを対向させると共にそれらの電極間に液晶層を介在させる。また、ドット状電極にTFD素子を接続する(例えば、特許文献1を参照)。この液晶装置では、ドット状電極及び帯状電極の一方に走査信号を伝送し、他方にデータ信号を伝送することにより、複数の表示用ドット領域を個別に点灯させる。また、走査信号のパルス幅とデータ信号のパルス幅との関係を調節することにより、白表示(透過)、黒表示(非透過)、中間色表示を選択する。しかし、TFD素子を用いた従来の液晶装置においては、得られた表示の明るさが不十分になることがあった。   In an active matrix liquid crystal device using a TFD element, for example, a dot electrode and a strip electrode are opposed to each other and a liquid crystal layer is interposed between the electrodes. In addition, a TFD element is connected to the dot electrode (see, for example, Patent Document 1). In this liquid crystal device, a plurality of display dot areas are individually lit by transmitting a scanning signal to one of the dot-shaped electrode and the band-shaped electrode and transmitting a data signal to the other. Further, white display (transmission), black display (non-transmission), and intermediate color display are selected by adjusting the relationship between the pulse width of the scanning signal and the pulse width of the data signal. However, in the conventional liquid crystal device using the TFD element, the brightness of the obtained display may be insufficient.

特開2002−328627号公報(第3〜4頁、図1)JP 2002-328627 A (pages 3 to 4, FIG. 1)

本発明は、液晶容量及びVT特性を夫々適切に設定することにより液晶の透過率特性等を最適化し、所望の明るさの表示画像を得ることが可能な液晶装置及びそれを用いた電子機器を提供することを課題とする。   The present invention provides a liquid crystal device capable of optimizing the transmittance characteristics and the like of liquid crystal by appropriately setting the liquid crystal capacity and the VT characteristic, and obtaining a display image having a desired brightness, and an electronic apparatus using the same. The issue is to provide.

本発明者は、この上記の問題点を解消するために、種々の考察及び実験を行った。その結果、得られる表示の明るさが液晶装置における液晶容量Clc及びC’TFDに大きく左右されることを知見した。ここに、C’TFDは、2端子型スイッチング素子の素子容量CTFDと、画素電極に2端子型スイッチング素子を介して接続されたデータ線Vdと当該画素電極との間に生じる寄生容量Cpとの和である。さらには、それらの容量特性とVT特性(電圧−透過率特性)との関連が表示の明るさに大きく影響することを知見した。これに基づき、本発明は、液晶容量Clc、C’TFD及びVT特性を夫々適切に設定することにより液晶の透過率特性等を最適化し、所望の明るさの表示画像を得ることを可能とする。 The present inventor conducted various considerations and experiments in order to solve the above problems. As a result, it was found that the brightness of the obtained display is greatly influenced by the liquid crystal capacitances Clc and C ′ TFD in the liquid crystal device. Here, C ′ TFD is an element capacitance C TFD of the two-terminal switching element, and a parasitic capacitance Cp generated between the pixel electrode and the data line Vd connected to the pixel electrode via the two-terminal switching element. Is the sum of Furthermore, it has been found that the relationship between the capacitance characteristics and the VT characteristics (voltage-transmittance characteristics) greatly affects display brightness. Based on this, the present invention makes it possible to optimize the transmittance characteristics of the liquid crystal by appropriately setting the liquid crystal capacitance Clc, C ′ TFD and VT characteristics, respectively, and to obtain a display image having a desired brightness. .

本発明の1つの観点では、データ線、二端子素子及び画素電極を有する第1基板と、走査線を有する第2基板との間に液晶が封入されてなる液晶装置は、前記二端子素子の素子容量をCTFD、前記画素電極と対向する前記走査線とに挟持された前記液晶の液晶容量をClc、前記画素電極に前記二端子素子を介して接続された前記データ線と当該画素電極との間に生じる寄生容量をCp、前記データ線の振幅電圧をVd、前記二端子素子の素子容量CTFDと前記寄生容量Cpとの和をC’TFD、前記液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、前記寄生容量Cpは、前記画素電極と当該画素電極に前記二端子素子を介して接続された前記データ線との距離の大きさに反比例し、前記液晶に印加される電圧Vlcは、Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)を満足するように設定される。 In one aspect of the present invention, a liquid crystal device in which liquid crystal is sealed between a first substrate having a data line, a two-terminal element and a pixel electrode, and a second substrate having a scanning line is provided on the two-terminal element. The element capacitance is C TFD , the liquid crystal capacitance of the liquid crystal sandwiched between the scanning line and the pixel electrode is Clc, and the data line and the pixel electrode connected to the pixel electrode via the two-terminal element Cp is a parasitic capacitance generated between Vd, the amplitude voltage of the data line is Vd, the sum of the element capacitance C TFD of the two-terminal element and the parasitic capacitance Cp is C ′ TFD , and transmission in the voltage-transmittance characteristics of the liquid crystal When the voltage corresponding to 50% is V (T50), the parasitic capacitance Cp is the distance between the pixel electrode and the data line connected to the pixel electrode via the two-terminal element. Inversely proportional to the liquid crystal Voltage Vlc applied is set so as to satisfy the Vlc = {C 'TFD / ( Clc + C' TFD)} × Vd <V (T50).

上記の液晶装置によれば、第1基板にはデータ線、薄膜ダイオードなどの二端子素子、及び画素電極が形成される一方、第2基板には走査線が形成される。この液晶装置において、所望の画像を表示するためには、ライン選択期間に、データ線から二端子素子を介して画素電極に所望の電圧が印加される。ところが、画素電極と、それに二端子素子を介して接続されたデータ線との間には寄生容量Cpが存在するため、画素電極と対向する走査線とに挟持された液晶にはデータ線から寄生容量Cpに対応する電圧が印加されてしまい、その結果、その液晶の電圧が所望の電位から変化してしまう。特に、この液晶装置がノーマリーホワイトの表示モードを有する液晶装置である場合には、保持期間Th中に、寄生容量Cpの影響でデータ線から容量比分割により画素電極に与えられる電圧が大きくなり、液晶の透過率の低下をもたらす。   According to the above liquid crystal device, a data line, a two-terminal element such as a thin film diode, and a pixel electrode are formed on the first substrate, while a scanning line is formed on the second substrate. In this liquid crystal device, in order to display a desired image, a desired voltage is applied from the data line to the pixel electrode via the two-terminal element in the line selection period. However, since a parasitic capacitance Cp exists between the pixel electrode and the data line connected to the pixel electrode via the two-terminal element, the liquid crystal sandwiched between the pixel electrode and the scanning line facing the pixel electrode is parasitic from the data line. A voltage corresponding to the capacitance Cp is applied, and as a result, the voltage of the liquid crystal changes from a desired potential. In particular, when this liquid crystal device is a liquid crystal device having a normally white display mode, the voltage applied from the data line to the pixel electrode by the capacitance ratio division increases due to the parasitic capacitance Cp during the holding period Th. The liquid crystal transmittance is reduced.

そこで、この液晶装置では、二端子素子の素子容量をCTFD、画素電極と対向する走査線とに挟持された液晶の液晶容量をClc、画素電極に二端子素子を介して接続されたデータ線と当該画素電極との間に生じる寄生容量をCp、データ線の振幅電圧をVd、二端子素子の素子容量CTFDと寄生容量Cpとの和をC’TFD、液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、寄生容量Cpは、画素電極と当該画素電極に二端子素子を介して接続されたデータ線との距離の大きさに反比例し、液晶に印加される電圧Vlcは、Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)を満足するように設定される。 Therefore, in this liquid crystal device, the element capacitance of the two-terminal element is C TFD , the liquid crystal capacitance of the liquid crystal sandwiched between the scanning line facing the pixel electrode is Clc, and the data line connected to the pixel electrode via the two-terminal element Cp is a parasitic capacitance generated between the pixel electrode and the pixel electrode, Vd is the amplitude voltage of the data line, C ′ TFD is the sum of the element capacitance C TFD and the parasitic capacitance Cp of the two-terminal element, and the voltage-transmittance characteristics of the liquid crystal When the voltage corresponding to the transmittance of 50% is V (T50), the parasitic capacitance Cp is inversely proportional to the distance between the pixel electrode and the data line connected to the pixel electrode via a two-terminal element. The voltage Vlc applied to the liquid crystal is set so as to satisfy Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50).

これにより、保持期間中に液晶に印加される電圧Vlcを正確に許容値以下に抑えることができる。よって、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。特に、選択期間中にデータ線を通じて画素電極に低電圧(白に対応する電圧)を印加した場合には、保持期間に液晶に高電圧が印加されるのを抑制できるため、液晶の透過率を最適化することができ、所望の明るさの白表示画像を得ることができる。   Thereby, the voltage Vlc applied to the liquid crystal during the holding period can be accurately suppressed to an allowable value or less. Therefore, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained. In particular, when a low voltage (a voltage corresponding to white) is applied to the pixel electrode through the data line during the selection period, it is possible to suppress application of a high voltage to the liquid crystal during the holding period. The white display image having a desired brightness can be obtained.

上記の液晶装置の一態様では、前記第1基板は透光性を有する透明基板を備え、前記データ線、前記二端子素子及び前記画素電極は各々前記透明基板上に形成されており、前記画素電極と当該画素電極に前記二端子素子を介して接続された前記データ線との距離は、当該画素電極と当該画素電極に接続されていない側の隣接する前記データ線との距離より大きくなっている。   In one aspect of the liquid crystal device, the first substrate includes a transparent substrate having translucency, and the data line, the two-terminal element, and the pixel electrode are each formed on the transparent substrate, and the pixel The distance between the electrode and the data line connected to the pixel electrode via the two-terminal element is greater than the distance between the pixel electrode and the adjacent data line not connected to the pixel electrode. Yes.

この態様によれば、第1基板は透光性を有する透明基板を備えている。そして、この液晶装置では、データ線、二端子素子、及び画素電極が各々透明基板上に形成される。また、画素電極と当該画素電極に二端子素子を介して接続されたデータ線との距離は、当該画素電極と当該画素電極に接続されていない方の隣接するデータ線との距離より大きくなっている。このため、寄生容量Cpが小さくなる。その結果、上記の式 Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)において、C’TFDを小さくすることができるので、液晶に印加される電圧Vlcを小さくすることができる。よって、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。 According to this aspect, the first substrate includes the transparent substrate having translucency. In this liquid crystal device, the data line, the two-terminal element, and the pixel electrode are each formed on a transparent substrate. Further, the distance between the pixel electrode and the data line connected to the pixel electrode via the two-terminal element is larger than the distance between the pixel electrode and the adjacent data line not connected to the pixel electrode. Yes. For this reason, the parasitic capacitance Cp becomes small. As a result, in the above formula Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50), C ′ TFD can be reduced, so that the voltage Vlc applied to the liquid crystal can be reduced. Can do. Therefore, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained.

上記の液晶装置の他の態様では、前記第1基板は、透光性を有する透明基板と、コンタクトホールを有し前記透明基板上に形成される絶縁膜とを備え、前記データ線及び前記二端子素子は、前記絶縁膜に覆われた状態で前記透明基板上に形成されていると共に、前記画素電極は、前記絶縁膜上に且つ前記データ線と重なる位置に形成された状態で前記コンタクトホールを介して前記二端子素子に接続されており、前記寄生容量Cpは、前記絶縁膜の厚さに基づき規定される。   In another aspect of the liquid crystal device, the first substrate includes a transparent substrate having translucency and an insulating film having a contact hole and formed on the transparent substrate, and the data line and the second substrate are provided. The terminal element is formed on the transparent substrate so as to be covered with the insulating film, and the pixel electrode is formed on the insulating film at a position overlapping the data line. The parasitic capacitance Cp is defined based on the thickness of the insulating film.

この態様によれば、第1基板は、透光性を有する透明基板と、コンタクトホールを有し透明基板上に形成される絶縁膜を備えている。そして、この液晶装置では、データ線及び二端子素子は絶縁膜に覆われた状態で透明基板上に形成されている一方、画素電極は、絶縁膜上に且つデータ線と重なる位置に形成された状態でコンタクトホールを介して二端子素子に接続されている。こうして、この液晶装置は、いわゆるオーバーレイヤー構造をなしている。また、寄生容量Cpは、絶縁膜の厚さに基づき規定される。好適な例では、透明基板上に形成する絶縁膜の厚さを厚くして、画素電極とそれに接続されたデータ線との距離をできる限り離すことにより、寄生容量Cpを小さくすることができる。その結果、上記の式 Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)において、C’TFDを小さくすることができるので、液晶に印加される電圧Vlcを小さくすることができる。よって、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。 According to this aspect, the first substrate includes the transparent substrate having translucency and the insulating film having the contact hole and formed on the transparent substrate. In this liquid crystal device, the data line and the two-terminal element are formed on the transparent substrate while being covered with the insulating film, while the pixel electrode is formed on the insulating film and at a position overlapping the data line. In the state, it is connected to a two-terminal element through a contact hole. Thus, this liquid crystal device has a so-called overlayer structure. The parasitic capacitance Cp is defined based on the thickness of the insulating film. In a preferred example, the parasitic capacitance Cp can be reduced by increasing the thickness of the insulating film formed on the transparent substrate and increasing the distance between the pixel electrode and the data line connected thereto as much as possible. As a result, in the above formula Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50), C ′ TFD can be reduced, so that the voltage Vlc applied to the liquid crystal can be reduced. Can do. Therefore, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained.

上記の液晶装置の他の態様では、前記第1基板は、透光性を有する透明基板と、コンタクトホールを有し前記透明基板上に形成される絶縁膜とを備え、前記データ線及び前記二端子素子は、前記絶縁膜に覆われた状態で前記透明基板上に形成されていると共に、前記画素電極は、前記絶縁膜上に且つ各々の前記データ線の間に形成された状態で前記コンタクトホールを介して前記二端子素子に接続されており、前記寄生容量Cpは、前記絶縁膜の厚さに基づき規定される。   In another aspect of the liquid crystal device, the first substrate includes a transparent substrate having translucency and an insulating film having a contact hole and formed on the transparent substrate, and the data line and the second substrate are provided. The terminal element is formed on the transparent substrate while being covered with the insulating film, and the pixel electrode is formed on the insulating film and between the data lines. It is connected to the two-terminal element through a hole, and the parasitic capacitance Cp is defined based on the thickness of the insulating film.

この態様によれば、第1基板は、透光性を有する透明基板と、コンタクトホールを有し透明基板上に形成される絶縁膜を備えている。そして、この液晶装置では、データ線及び二端子素子は、絶縁膜に覆われた状態で透明基板上に形成されていると共に、画素電極は、絶縁膜上に且つ各々のデータ線の間に形成された状態でコンタクトホールを介して二端子素子に接続されている。こうして、この液晶装置は、いわゆるオーバーレイヤー構造をなしている。また、寄生容量Cpは、絶縁膜の厚さに基づき規定される。好適な例では、透明基板上に形成する絶縁膜の厚さを厚くして、画素電極とそれに接続されたデータ線との距離をできる限り離すことにより、寄生容量Cpを小さくすることができる。特に、この液晶装置では、画素電極の両側の位置にデータ線が形成される。このため、この液晶装置と、画素電極とそれに接続されたデータ線とが絶縁膜を介して重なり合う構造を有する液晶装置とを比較すると、前者は後者より絶縁膜の厚さを薄くした上で、寄生容量Cpを後者と同じ程度小さくすることができる。その結果、上記の式 Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)において、C’TFDを小さくすることができるので、液晶に印加される電圧Vlcを小さくすることができる。よって、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。 According to this aspect, the first substrate includes the transparent substrate having translucency and the insulating film having the contact hole and formed on the transparent substrate. In this liquid crystal device, the data lines and the two-terminal elements are formed on the transparent substrate while being covered with the insulating film, and the pixel electrodes are formed on the insulating film and between the data lines. In this state, it is connected to a two-terminal element through a contact hole. Thus, this liquid crystal device has a so-called overlayer structure. The parasitic capacitance Cp is defined based on the thickness of the insulating film. In a preferred example, the parasitic capacitance Cp can be reduced by increasing the thickness of the insulating film formed on the transparent substrate and increasing the distance between the pixel electrode and the data line connected thereto as much as possible. In particular, in this liquid crystal device, data lines are formed at positions on both sides of the pixel electrode. For this reason, when comparing the liquid crystal device with a liquid crystal device having a structure in which the pixel electrode and the data line connected thereto overlap with each other through an insulating film, the former has a thinner insulating film than the latter, The parasitic capacitance Cp can be made as small as the latter. As a result, in the above formula Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50), C ′ TFD can be reduced, so that the voltage Vlc applied to the liquid crystal can be reduced. Can do. Therefore, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained.

また、上記の液晶表示装置を備える電子機器を構成することができる。   In addition, an electronic device including the above-described liquid crystal display device can be configured.

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各実施形態は、本発明を液晶表示装置に適用したものである。本発明の各実施形態は、液晶容量Clc、C’TFD及びVT特性を夫々適切に設定することにより、液晶の透過率特性等を最適化し所望の明るさの表示画像を得る。 The best mode for carrying out the present invention will be described below with reference to the drawings. In the following embodiments, the present invention is applied to a liquid crystal display device. In each of the embodiments of the present invention, the liquid crystal capacitance Clc, C ′ TFD, and VT characteristics are appropriately set to optimize the liquid crystal transmittance characteristics and obtain a display image having a desired brightness.

[第1実施形態]
(液晶表示装置100の構成)
まず、本発明の第1実施形態に係る液晶表示装置の構成について説明する。図1は、第1実施形態に係る液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、第1実施形態に係る液晶表示装置100は、TFD素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。また、第1実施形態に係る液晶表示装置100は、ノーマリーホワイトの表示モードを有する液晶表示装置でもある。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。
[First embodiment]
(Configuration of the liquid crystal display device 100)
First, the configuration of the liquid crystal display device according to the first embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of the liquid crystal display device 100 according to the first embodiment. In FIG. 1, the configuration of electrodes and wirings of the liquid crystal display device 100 is mainly shown as a plan view. Here, the liquid crystal display device 100 according to the first embodiment is an active matrix driving method using a TFD element, and is a transflective liquid crystal display device. The liquid crystal display device 100 according to the first embodiment is also a liquid crystal display device having a normally white display mode. FIG. 2 is a schematic cross-sectional view along the cutting line AA ′ in the liquid crystal display device 100 of FIG.

まず、図2を参照して、切断線A−A’に沿った液晶表示装置100の断面構成について説明し、その後、液晶表示装置100の電極及び配線の構成について説明する。   First, the cross-sectional configuration of the liquid crystal display device 100 taken along the cutting line A-A ′ will be described with reference to FIG.

図2において、液晶表示装置100は、素子基板92と、その素子基板92に対向して配置されるカラーフィルタ基板91とが枠状のシール部材3を介して貼り合わされ、内部に液晶が封入されて液晶層4が形成されてなる。この枠状のシール部材3には、複数の金粒子などの導通部材7が混入されている。素子基板92はガラスなどの透明基板1(以下、「上側基板」とも呼ぶ。)を備え、カラーフィルタ基板91は同じくガラスなどの透明基板2(以下、「下側基板」とも呼ぶ。)を備える。   In FIG. 2, the liquid crystal display device 100 includes an element substrate 92 and a color filter substrate 91 disposed so as to face the element substrate 92 with a frame-shaped seal member 3 interposed therebetween, and liquid crystal is sealed inside. Thus, the liquid crystal layer 4 is formed. A conductive member 7 such as a plurality of gold particles is mixed in the frame-shaped seal member 3. The element substrate 92 includes a transparent substrate 1 such as glass (hereinafter also referred to as “upper substrate”), and the color filter substrate 91 includes a transparent substrate 2 such as glass (hereinafter also referred to as “lower substrate”). .

下側基板2の内面上には、表面上に細かい凹凸が形成された散乱層9が形成されている。散乱層9の内面上は、サブ画素SG毎に、所定の厚みを有する反射層5が形成されている。各反射層5には、矩形状の開口部20(以下、「透明領域」とも呼ぶ。)が複数形成されている。各反射層5は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部20は、カラーフィルタ基板91の内面上に縦横にマトリクス状に配列されたサブ画素SG毎に、当該サブ画素SGの全面積を基準として所定割合の面積を有するように形成されている。   On the inner surface of the lower substrate 2, a scattering layer 9 having fine irregularities formed on the surface is formed. On the inner surface of the scattering layer 9, a reflective layer 5 having a predetermined thickness is formed for each subpixel SG. A plurality of rectangular openings 20 (hereinafter also referred to as “transparent areas”) are formed in each reflective layer 5. Each reflective layer 5 can be formed of a thin film such as aluminum, an aluminum alloy, or a silver alloy. The opening 20 is formed so as to have an area of a predetermined ratio with respect to the total area of the sub-pixel SG for each sub-pixel SG arranged in a matrix in the vertical and horizontal directions on the inner surface of the color filter substrate 91.

反射層5上であって且つ各サブ画素SGの間には、隣接するサブ画素SG間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。   On the reflective layer 5 and between the sub-pixels SG, a black light-shielding layer BM is provided between the adjacent sub-pixels SG to prevent light from entering from one sub-pixel to the other sub-pixel. Is formed. The black light shielding layer BM can be made of a black resin material, for example, a black pigment dispersed in a resin. Instead of this, an overlapping light shielding layer (not shown) formed by overlapping R, G, and B colored layers may be used.

また、反射層5上及び開口部20上には、サブ画素SG毎にR、G、Bの三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素Gは、R、G、Bのサブ画素SGから構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。また、図2に示すように、開口部20上に形成された着色層6の厚さは、反射層5上に形成された着色層6の厚さよりも厚く形成されている。これにより、着色層6は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。   On the reflective layer 5 and the opening 20, colored layers 6R, 6G, and 6B made of any of the three colors R, G, and B are formed for each subpixel SG. A color filter is constituted by the colored layers 6R, 6G, and 6B. A pixel G indicates a region for one color pixel composed of R, G, and B sub-pixels SG. In the following description, when referring to a colored layer regardless of color, it is simply referred to as “colored layer 6”, and when referring to a colored layer by distinguishing colors, it is referred to as “colored layer 6R” or the like. Further, as shown in FIG. 2, the thickness of the colored layer 6 formed on the opening 20 is formed to be thicker than the thickness of the colored layer 6 formed on the reflective layer 5. Thus, the colored layer 6 is designed to exhibit a desired hue and brightness in the reflective display mode and the transmissive display mode, respectively.

着色層6及び黒色遮光層BMの上には、透明樹脂等からなる保護層18が形成されている。この保護層18は、カラーフィルタ基板91及び液晶表示装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6を保護する機能を有する。保護層18の表面上には、ストライプ状のITO(Indium-Tin Oxide)などの透明電極(走査電極)8(以下、「下側基板2の走査線」とも呼ぶ)が形成されている。この透明電極8の一端はシール部材3内に延在しており、そのシール部材3内の導通部材7と電気的に接続されている。   A protective layer 18 made of a transparent resin or the like is formed on the colored layer 6 and the black light shielding layer BM. The protective layer 18 has a function of protecting the colored layer 6 from corrosion and contamination caused by chemicals used during the manufacturing process of the color filter substrate 91 and the liquid crystal display device 100. On the surface of the protective layer 18, a transparent electrode (scanning electrode) 8 (hereinafter also referred to as “scanning line of the lower substrate 2”) such as striped ITO (Indium-Tin Oxide) is formed. One end of the transparent electrode 8 extends into the seal member 3 and is electrically connected to the conducting member 7 in the seal member 3.

一方、上側基板1の内面上には、サブ画素毎に、TFD素子21及び画素電極10が形成されている。TFD素子21及び画素電極10の内面上には、透明樹脂等からなる保護層17が形成されている。上側基板1及び保護層17の内面上の左右周縁部には、走査線31が形成されている。走査線31の一端部はシール部材3内まで延在しており、その走査線31は、シール部材3内の導通部材7と電気的に接続されている。   On the other hand, the TFD element 21 and the pixel electrode 10 are formed on the inner surface of the upper substrate 1 for each subpixel. A protective layer 17 made of transparent resin or the like is formed on the inner surfaces of the TFD element 21 and the pixel electrode 10. Scan lines 31 are formed on the left and right peripheral edge portions on the inner surfaces of the upper substrate 1 and the protective layer 17. One end of the scanning line 31 extends into the seal member 3, and the scanning line 31 is electrically connected to the conduction member 7 in the seal member 3.

下側基板2の透明電極8の内面上、及び上側基板1の保護層17の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層4の厚さを均一に保持するために粒子状のスペーサ(図示略)がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。   An alignment film (not shown) is formed on the inner surface of the transparent electrode 8 of the lower substrate 2 and the inner surface of the protective layer 17 of the upper substrate 1. In order to keep the thickness of the liquid crystal layer 4 uniform between these alignment films, particulate spacers (not shown) are randomly arranged. As a material for the spacer, a material mainly composed of silica or resin is preferable.

下側基板2の外面上には、位相差板(1/4波長板)11及び偏光板12が配置されており、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。また、偏光板12の下側には、バックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源などが好適である。   A retardation plate (¼ wavelength plate) 11 and a polarizing plate 12 are arranged on the outer surface of the lower substrate 2, and a retardation plate (¼ wavelength plate) on the outer surface of the upper substrate 1. 13 and a polarizing plate 14 are arranged. A backlight 15 is disposed below the polarizing plate 12. The backlight 15 is preferably a point light source such as an LED (Light Emitting Diode) or a linear light source such as a cold cathode fluorescent tube.

下側基板2の透明電極8、即ち下側基板2の走査線と、上側基板1の走査線31とは、シール部材3内に混入された導通部材7を介して上下導通している。   The transparent electrode 8 of the lower substrate 2, that is, the scanning line of the lower substrate 2, and the scanning line 31 of the upper substrate 1 are vertically connected via the conductive member 7 mixed in the seal member 3.

さて、本実施形態の液晶表示装置100において反射型表示がなされる場合、液晶表示装置100に入射した外光は、図1に示す経路Rに沿って進行する。つまり、液晶表示装置100に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   When the reflective display is performed in the liquid crystal display device 100 of the present embodiment, the external light incident on the liquid crystal display device 100 travels along the path R shown in FIG. That is, the external light incident on the liquid crystal display device 100 is reflected by the reflective layer 5 and reaches the observer. In this case, the external light passes through the region where the colored layer 6 is formed, is reflected by the reflective layer 5 below the colored layer 6, and passes through the colored layer 6 again to have a predetermined hue. And brightness. Thus, a desired color display image is visually recognized by the observer.

一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図1に示す経路Tに沿って進行し、透明領域、即ち、開口部20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   On the other hand, when transmissive display is performed, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 1 and is observed through the transparent region, that is, the colored layer 6 on the opening 20. To the person. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

次に、図1、図3及び図4を参照して、本発明の素子基板92及びカラーフィルタ基板91の電極及び配線の構成について説明する。図3は、素子基板92を背面方向(即ち、図2における下方)から観察したときの素子基板92の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板91を正面方向(即ち、図2における上方)から観察したときのカラーフィルタ基板91の電極の構成を平面図として示す。なお、図3において電極や配線は観察方向の背面側に形成されるものであるが、説明の便宜上、実線で表すこととしている。また、図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。   Next, with reference to FIG. 1, FIG. 3, and FIG. 4, the configuration of the electrodes and wirings of the element substrate 92 and the color filter substrate 91 of the present invention will be described. FIG. 3 is a plan view showing a configuration of electrodes, wirings, and the like of the element substrate 92 when the element substrate 92 is observed from the back direction (ie, the lower side in FIG. 2). FIG. 4 is a plan view showing the configuration of the electrodes of the color filter substrate 91 when the color filter substrate 91 is observed from the front direction (that is, the upper side in FIG. 2). In FIG. 3, the electrodes and wirings are formed on the back side in the observation direction, but are represented by solid lines for convenience of explanation. 3 and 4, other elements other than the electrodes and wiring are not shown for convenience of explanation.

図1において、素子基板92の画素電極10と、カラーフィルタ基板91の透明電極8との交差する領域が表示の最小単位であるサブ画素SGを構成する。そして、このサブ画素SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が表示領域V(2点鎖線により囲まれる領域)である。この表示領域Vに、文字、数字、図形等の画像が表示される。また、図1において、液晶表示装置100の外形と、表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。   In FIG. 1, a region where the pixel electrode 10 of the element substrate 92 and the transparent electrode 8 of the color filter substrate 91 intersect constitute a sub-pixel SG which is the minimum unit of display. A region in which a plurality of the sub-pixels SG are arranged in a matrix in the vertical direction and the horizontal direction in the drawing is a display region V (region surrounded by a two-dot chain line). In the display area V, images such as letters, numbers, and figures are displayed. In FIG. 1, an area defined by the outer shape of the liquid crystal display device 100 and the display area V is a frame area 38 that does not contribute to image display.

先ず、図3を参照して、素子基板92の電極及び配線の構成などについて説明する。素子基板92は、TFD素子21、画素電極10、複数の走査線31、複数のデータ線32、YドライバIC33、XドライバIC34、及び複数の外部接続用端子35を備えている。   First, with reference to FIG. 3, the structure of the electrode and wiring of the element substrate 92 will be described. The element substrate 92 includes a TFD element 21, a pixel electrode 10, a plurality of scanning lines 31, a plurality of data lines 32, a Y driver IC 33, an X driver IC 34, and a plurality of external connection terminals 35.

素子基板92の張り出し領域36上には、YドライバIC33及びXドライバIC34が例えばACF(Anisotropic Conductive Film:異方性導電膜)を介して、それぞれ実装されている。なお、図3において、素子基板92の張り出し領域36側の辺92aから反対側の辺92cへ向かう方向をX方向とし、辺92dから辺92bへ向かう方向をY方向とする。   On the projecting region 36 of the element substrate 92, a Y driver IC 33 and an X driver IC 34 are mounted, for example, via an ACF (Anisotropic Conductive Film). In FIG. 3, the direction from the side 92a on the projecting region 36 side of the element substrate 92 to the side 92c on the opposite side is defined as the X direction, and the direction from the side 92d to the side 92b is defined as the Y direction.

張り出し領域36上には、複数の外部接続用端子35が形成されている。YドライバIC33及びXドライバIC34の各入力端子(図示略)は、導電性を有するバンプを介して、その複数の外部用接続端子35にそれぞれ接続されている。外部接続用端子35は、ACFや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置100へ信号や電力が供給される。   A plurality of external connection terminals 35 are formed on the overhang region 36. Each input terminal (not shown) of the Y driver IC 33 and the X driver IC 34 is connected to the plurality of external connection terminals 35 through conductive bumps. The external connection terminal 35 is connected to a wiring board (not shown) such as a flexible printed board via ACF or solder. Thereby, for example, signals and power are supplied to the liquid crystal display device 100 from an electronic device such as a mobile phone or an information terminal.

XドライバIC34の出力端子(図示略)は、導電性を有するバンプを介して、複数のデータ線32に接続されている。一方、各YドライバIC33の出力端子(図示略)は、導電性を有するバンプを介して、複数の走査線31に接続されている。これにより、各YドライバIC33は複数の走査線31に走査信号を、XドライバIC34は複数のデータ線32にデータ信号をそれぞれ出力する。   The output terminal (not shown) of the X driver IC 34 is connected to the plurality of data lines 32 through conductive bumps. On the other hand, the output terminal (not shown) of each Y driver IC 33 is connected to the plurality of scanning lines 31 via conductive bumps. Accordingly, each Y driver IC 33 outputs a scanning signal to the plurality of scanning lines 31, and the X driver IC 34 outputs a data signal to the plurality of data lines 32.

複数のデータ線32は、紙面縦方向に延在する直線状の配線であり、張り出し領域36から表示領域VにかけてX方向に形成されている。各データ線32は一定の間隔を隔てて形成されている。また、各データ線32は、適宜の間隔をおいて複数のTFD素子21に接続されており、各TFD素子21は対応する各画素電極10に接続されている。   The plurality of data lines 32 are linear wirings extending in the vertical direction on the paper surface, and are formed in the X direction from the overhanging region 36 to the display region V. Each data line 32 is formed at a constant interval. Each data line 32 is connected to a plurality of TFD elements 21 at appropriate intervals, and each TFD element 21 is connected to a corresponding pixel electrode 10.

複数の走査線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からX方向に形成されている。また、各本線部分31aは、各データ線32に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、左右に位置するシール部材3内までY方向に延在している。そして、その折れ曲がり部分31bの終端部は、シール部材3内で導通部材7に接続されている。   The plurality of scanning lines 31 includes a main line portion 31a and a bent portion 31b that bends at substantially right angles to the main line portion 31a. Each main line portion 31 a is formed in the X direction from the overhanging region 36 in the frame region 38. Each main line portion 31a is formed substantially parallel to each data line 32 and at a predetermined interval. Each bent portion 31b extends in the Y direction to the inside of the seal member 3 located on the left and right in the frame region 38. The end portion of the bent portion 31 b is connected to the conductive member 7 in the seal member 3.

次に、カラーフィルタ基板91の電極の構成について説明する。カラーフィルタ基板91は、Y方向にストライプ状の透明電極(走査電極)8が形成されている。各透明電極8の左端部或いは右端部は、図1及び図4に示すように、シール部材3内まで延在しており、且つ、シール部材3内の導通部材7に接続されている。   Next, the configuration of the electrodes of the color filter substrate 91 will be described. The color filter substrate 91 has stripe-shaped transparent electrodes (scanning electrodes) 8 formed in the Y direction. As shown in FIGS. 1 and 4, the left end portion or the right end portion of each transparent electrode 8 extends into the seal member 3 and is connected to the conduction member 7 in the seal member 3.

以上に述べた、カラーフィルタ基板91と素子基板92とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板91の各透明電極8は、素子基板92の各データ線32に対して直交しており、且つ、横列をなす複数の画素電極10と平面的に重なり合っている。このように、透明電極8と画素電極10とが重なり合う領域がサブ画素SGを構成する。   FIG. 1 shows a state where the color filter substrate 91 and the element substrate 92 are bonded together via the seal member 3 as described above. As shown in the figure, each transparent electrode 8 of the color filter substrate 91 is orthogonal to each data line 32 of the element substrate 92 and overlaps the plurality of pixel electrodes 10 in a row in a plane. Thus, the region where the transparent electrode 8 and the pixel electrode 10 overlap constitutes the sub-pixel SG.

また、カラーフィルタ基板91の透明電極8(即ち、カラーフィルタ基板91側の走査線)と、素子基板92の走査線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極8と走査線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、透明電極8たるカラーフィルタ基板91の各走査線と、素子基板92の各走査線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板91の透明電極8は、素子基板92の走査線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。   Further, the transparent electrode 8 (that is, the scanning line on the color filter substrate 91 side) of the color filter substrate 91 and the scanning line 31 of the element substrate 92 alternately overlap between the left side and the right side as shown in the figure. The transparent electrode 8 and the scanning line 31 are vertically connected via the conductive member 7 in the seal member 3. That is, conduction between each scanning line of the color filter substrate 91 as the transparent electrode 8 and each scanning line 31 of the element substrate 92 is alternately realized between the left side and the right side as shown in the figure. Thereby, the transparent electrode 8 of the color filter substrate 91 is electrically connected to the Y driver ICs 33 located on the left and right sides of the paper via the scanning lines 31 of the element substrate 92.

次に、図5を参照して、液晶表示装置100における階調表示の方法について説明する。図5(a)は、YドライバIC33から走査線31を介して走査電極8に印加される走査電位VAの駆動波形を示す。図5(b)は、XドライバIC34からデータ線32に印加される信号電位VBの駆動波形を示す。図5(c)は、走査電極8及びデータ線32の電極間電圧VABの駆動波形を示す。   Next, a gradation display method in the liquid crystal display device 100 will be described with reference to FIG. FIG. 5A shows a driving waveform of the scanning potential VA applied to the scanning electrode 8 from the Y driver IC 33 via the scanning line 31. FIG. 5B shows a drive waveform of the signal potential VB applied from the X driver IC 34 to the data line 32. FIG. 5C shows a driving waveform of the interelectrode voltage VAB of the scanning electrode 8 and the data line 32.

YドライバIC33は、走査線31を介して走査電極8に対して走査電位VAを印加する。一方、XドライバIC34は、データ線32に対して信号電位VBを印加する。電位VA及びVBについて説明する。まず、走査電極8には、図5(a)に示すような走査電位VAが印加される。ライン選択期間T毎に、各走査線31を介して各走査電極8は順次選択され、ある共通電位VGNDに対して±Vselなる電位差、即ち電圧を持ついずれかの電位が印加される。なお、この電圧Vselを選択電圧と呼ぶ。そして、ライン選択期間T後には、共通電位VGNDに対して±Vhldなる電圧を持ついずれかの電位が印加される。保持期間Thにおいて、選択時の電位がVGND+VselのときにはVGND+Vhldの電位が印加され、選択時の電位がVGND−VselのときにはVGND−Vhldの電位が印加される。なお、この電圧Vhldを保持電圧と呼ぶ。また、全ての走査電極8が一巡して選択され終わる期間をフィールド期間といい、次のフィールド期間では、先のフィールド期間とは逆特性の選択電圧を用いて順次、走査電極を選択していく。   The Y driver IC 33 applies a scanning potential VA to the scanning electrode 8 through the scanning line 31. On the other hand, the X driver IC 34 applies the signal potential VB to the data line 32. The potentials VA and VB will be described. First, a scanning potential VA as shown in FIG. 5A is applied to the scanning electrode 8. For each line selection period T, each scanning electrode 8 is sequentially selected via each scanning line 31, and a potential difference of ± Vsel with respect to a certain common potential VGND, that is, any potential having a voltage is applied. This voltage Vsel is called a selection voltage. Then, after the line selection period T, any potential having a voltage of ± Vhld with respect to the common potential VGND is applied. In the holding period Th, when the potential at the time of selection is VGND + Vsel, the potential of VGND + Vhld is applied, and when the potential at the time of selection is VGND-Vsel, the potential of VGND-Vhld is applied. This voltage Vhld is called a holding voltage. A period in which all the scan electrodes 8 are selected in a round is called a field period. In the next field period, the scan electrodes are sequentially selected using a selection voltage having a characteristic opposite to that of the previous field period. .

一方、データ線32に対しては、図5(b)に示すように、共通電位VGNDに対して±Vsigなる電圧を持ついずれかの電位が印加される。ここで、ある選択期間に選択された走査電極8に印加する電位がVGND+Vselの場合に、VGND−Vsigをオン電位Von、VGND+Vsigをオフ電位Voffとして用いる。また、ある選択期間に選択された走査電極8に印加する電位がVGND−Vselの場合に、VGND+Vsigをオン電位Von、VGND−Vsigをオフ電位Voffとして用いる。   On the other hand, as shown in FIG. 5B, any potential having a voltage of ± Vsig with respect to the common potential VGND is applied to the data line 32. Here, when the potential applied to the scan electrode 8 selected in a certain selection period is VGND + Vsel, VGND−Vsig is used as the ON potential Von, and VGND + Vsig is used as the OFF potential Voff. Further, when the potential applied to the scan electrode 8 selected in a certain selection period is VGND−Vsel, VGND + Vsig is used as the on potential Von and VGND−Vsig is used as the off potential Voff.

即ち、信号電位VBの各ライン選択期間T内の波形は、当該データ線32に係る列における各画素の階調に応じて設定されるが、まず、信号電位VBは、各ライン選択期間T毎にオン区間とオフ区間に分割され、オン区間においてはオン電位Vonに、オフ区間においてはオフ電位Voffに設定される。即ち、信号電位VBは、階調値に応じてパルス幅変調される。そして、画素に与えるべき階調が高くなるほど(ノーマリーホワイトモードでは暗くなるほど)、オン区間の占める割合が大きく設定される。   That is, the waveform of the signal potential VB in each line selection period T is set according to the gradation of each pixel in the column related to the data line 32. First, the signal potential VB is set for each line selection period T. Are divided into an ON section and an OFF section, and are set to the ON potential Von in the ON section and to the OFF potential Voff in the OFF section. That is, the signal potential VB is pulse width modulated according to the gradation value. Then, the higher the gradation to be given to the pixel (the darker the normally white mode), the larger the proportion occupied by the ON section.

次に、走査電極8及びデータ線32の電極間電圧VABを図5(c)の実線で示す。この電極間電位VABが液晶層4に対して印加される。図示のように、電極間電圧VABの絶対値は、当該画素の選択期間において高くなることがわかる。また、液晶層4に印加される液晶層電圧VLCは、図5(c)のハッチングで示すようになる。液層層電圧VLCが変化する際には、液晶層4が形成する容量を充放電しなければならないため、液晶層電圧VLCは電極間電圧VABに対して過渡応答的に変化する。なお、図5(c)において電圧VNLは電極間電圧VABと液層層電圧VLCとの差、即ちTFD素子21の端子電圧である。以上のように、液晶表示装置100では、液晶層4に印加する駆動電圧をパルス幅変調することにより階調表示が行われる。   Next, the interelectrode voltage VAB of the scan electrode 8 and the data line 32 is indicated by a solid line in FIG. This interelectrode potential VAB is applied to the liquid crystal layer 4. As shown in the figure, it can be seen that the absolute value of the interelectrode voltage VAB increases during the selection period of the pixel. Further, the liquid crystal layer voltage VLC applied to the liquid crystal layer 4 is indicated by hatching in FIG. When the liquid layer voltage VLC changes, the capacity formed by the liquid crystal layer 4 must be charged and discharged, so the liquid crystal layer voltage VLC changes in a transient response to the interelectrode voltage VAB. In FIG. 5C, the voltage VNL is the difference between the interelectrode voltage VAB and the liquid layer voltage VLC, that is, the terminal voltage of the TFD element 21. As described above, in the liquid crystal display device 100, gradation display is performed by pulse width modulation of the driving voltage applied to the liquid crystal layer 4.

(液晶の透過率特性等の最適化方法)
次に、図6乃至図8を参照して、液晶表示装置100における液晶の透過率特性等の最適化方法について述べる。図6は、液晶表示装置100における1画素(RGB3つのサブ画素)分を拡大した部分拡大平面図を示す。図7(a)は、一般的な透過型液晶パネルの局部を拡大した層断面図を一例として示す。図7(b)は、その液晶パネルの電圧−透過率特性のグラフの一例を示す。
(Optimization method for transmittance characteristics of liquid crystal)
Next, with reference to FIGS. 6 to 8, a method for optimizing the transmittance characteristics of the liquid crystal in the liquid crystal display device 100 will be described. FIG. 6 shows a partially enlarged plan view in which one pixel (RGB three subpixels) in the liquid crystal display device 100 is enlarged. FIG. 7A shows, as an example, a layer cross-sectional view in which a local portion of a general transmissive liquid crystal panel is enlarged. FIG. 7B shows an example of a graph of voltage-transmittance characteristics of the liquid crystal panel.

画素電極10は、一対のデータ線32の間に形成される。特に、液晶表示装置100では、画素電極10とそれにTFD素子21を介して接続されるデータ線32の距離D1は、当該画素電極10とそれに接続されていない方の隣接するデータ線32との距離D5より大きくなるように形成されるが、この点については後述する。また、各データ線32a、32b、32cは、TFD素子21を介して画素電極10a、10b、10cに接続されている。画素電極10と、それにTFD素子21を介して接続されたデータ線32との間には寄生容量Cpが存在する。   The pixel electrode 10 is formed between the pair of data lines 32. In particular, in the liquid crystal display device 100, the distance D1 between the pixel electrode 10 and the data line 32 connected thereto via the TFD element 21 is the distance between the pixel electrode 10 and the adjacent data line 32 not connected thereto. Although formed so as to be larger than D5, this point will be described later. The data lines 32a, 32b, and 32c are connected to the pixel electrodes 10a, 10b, and 10c via the TFD element 21. A parasitic capacitance Cp exists between the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21.

液晶表示装置100において、所望する画像を表示するためには、ライン選択期間Tに、各画素電極10a〜10cに所望の電圧が印加される。図6の例では、画素電極10bに対しては、データ線32bからTFD素子21を介して所望の電圧Vcが印加される。   In the liquid crystal display device 100, in order to display a desired image, a desired voltage is applied to each of the pixel electrodes 10a to 10c in the line selection period T. In the example of FIG. 6, a desired voltage Vc is applied from the data line 32b to the pixel electrode 10b via the TFD element 21.

ところが、画素電極10bと、それにTFD素子21を介して接続されたデータ線32bとの間には寄生容量Cpが存在するため、画素電極10bと対向する走査電極8とに挟持された液晶にはデータ線32bから寄生容量Cpに対応する電圧が印加されてしまい、その結果、その液晶の電位Vcが所望の電位から変化してしまう。   However, since a parasitic capacitance Cp exists between the pixel electrode 10b and the data line 32b connected to the pixel electrode 10b via the TFD element 21, the liquid crystal sandwiched between the scan electrode 8 facing the pixel electrode 10b is not included in the liquid crystal. A voltage corresponding to the parasitic capacitance Cp is applied from the data line 32b, and as a result, the potential Vc of the liquid crystal changes from a desired potential.

具体的には、保持期間Th中にデータ線32bから当該画素電極10bと対向する走査電極8とに挟持された液晶に与えられる電圧、即ち寄生容量Cpに起因する電圧Vlcは、
Vlc={C’TFD/(Clc+C’TFD)}×Vd (式1)
で表すことができる。ここで、C’TFDは、1つのTFD素子の素子容量CTFDと寄生容量Cpとの和であり、Clcは1つの画素電極の液晶容量であり、Vdはデータ線に与えられるデータ振幅電圧である。
Specifically, during the holding period Th, the voltage applied to the liquid crystal sandwiched from the data line 32b to the scanning electrode 8 facing the pixel electrode 10b, that is, the voltage Vlc caused by the parasitic capacitance Cp is:
Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd (Formula 1)
It can be expressed as Here, C ′ TFD is the sum of the element capacitance C TFD and the parasitic capacitance Cp of one TFD element, Clc is the liquid crystal capacitance of one pixel electrode, and Vd is the data amplitude voltage applied to the data line. is there.

上記したように液晶表示装置100はノーマリーホワイトの表示モードを有する液晶パネルである。よって、上記の式1において電圧Vlcが大きくなる程、保持期間Th中に、データ線32bから容量比分割により画素電極10bに与えられる電圧が大きくなり、液晶の透過率の低下をもたらす。特に、ライン選択期間Tにデータ線32bに低電圧(白に対応する電圧)を印加した状態で、保持期間Th中に画素電極10bに高い電圧Vlcが印加されると液晶の実効電圧が上昇するため、液晶の透過率の低下をもたらす。これにより、所望の明るさの表示画像を得ることが困難となる。よって、所望の明るさの表示画像を得るためには、寄生容量Cpに起因して、画素電極10に接続されたデータ線32から当該画素電極10と対向する走査電極8に挟持された液晶に印加される電圧Vlcをある程度の大きさに抑制する必要がある。   As described above, the liquid crystal display device 100 is a liquid crystal panel having a normally white display mode. Therefore, as the voltage Vlc in Equation 1 increases, the voltage applied from the data line 32b to the pixel electrode 10b by the capacity ratio division during the holding period Th increases, and the transmittance of the liquid crystal decreases. In particular, when a low voltage (a voltage corresponding to white) is applied to the data line 32b during the line selection period T and the high voltage Vlc is applied to the pixel electrode 10b during the holding period Th, the effective voltage of the liquid crystal increases. Therefore, the transmittance of the liquid crystal is reduced. This makes it difficult to obtain a display image having a desired brightness. Therefore, in order to obtain a display image having a desired brightness, due to the parasitic capacitance Cp, the liquid crystal sandwiched between the scanning electrode 8 facing the pixel electrode 10 from the data line 32 connected to the pixel electrode 10 is applied. It is necessary to suppress the applied voltage Vlc to a certain level.

そこで、第1実施形態では、その電圧Vlcをある一定の大きさに規定する。具体的には、その電圧Vlcの上限値を、図7(b)のような電圧−透過率特性における印加電圧値との関連において決めることが望ましい。ここで、図7(a)及び(b)を参照して、一般的な透過型液晶パネルの電圧−透過率特性について説明する。   Therefore, in the first embodiment, the voltage Vlc is regulated to a certain level. Specifically, it is desirable to determine the upper limit value of the voltage Vlc in relation to the applied voltage value in the voltage-transmittance characteristics as shown in FIG. Here, voltage-transmittance characteristics of a general transmissive liquid crystal panel will be described with reference to FIGS.

液晶層503の電圧−透過率特性(いわゆる、VT特性)は、例えば、図7(b)のグラフのように表される。図7(b)に示すグラフは、図7(a)に示すように、透明電極501及び502によって挟まれた液晶層503に光T1を透過させると共に、電極間に印加する電圧Vを変化させた場合、液晶層503の透過率がどのように変化するかをノーマリーホワイトの表示モードの場合を例に挙げて示すものである。同グラフより、液晶層503に印加される電圧Vの大きさが大きくなる程、液晶の透過率が低下することがわかる。また、同グラフにおいて、V(T10)は透過率が10%のときの電圧を示し、V(T50)は透過率が50%のときの電圧を示している。   The voltage-transmittance characteristics (so-called VT characteristics) of the liquid crystal layer 503 are expressed as in the graph of FIG. 7B, for example. In the graph shown in FIG. 7B, as shown in FIG. 7A, the light T1 is transmitted through the liquid crystal layer 503 sandwiched between the transparent electrodes 501 and 502, and the voltage V applied between the electrodes is changed. In this case, how the transmittance of the liquid crystal layer 503 changes is shown by way of an example of a normally white display mode. From this graph, it can be seen that the transmittance of the liquid crystal decreases as the voltage V applied to the liquid crystal layer 503 increases. In the graph, V (T10) indicates a voltage when the transmittance is 10%, and V (T50) indicates a voltage when the transmittance is 50%.

特に、第1実施形態の液晶表示装置100では、次式に示すように、電圧Vlcの上限値をV(T50)よりも小さくなるように設定する。   In particular, in the liquid crystal display device 100 of the first embodiment, as shown in the following equation, the upper limit value of the voltage Vlc is set to be smaller than V (T50).

即ち、電圧Vlcが、
Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)(式2)となるように設定する。
That is, the voltage Vlc is
Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50) (Formula 2).

ここで、上記の式2を満足させるために電圧Vlcを小さくする方法としては、液晶容量Clcを大きくする、及び/又はC’TFDを小さくする、という方法が考えられる。 Here, as a method of reducing the voltage Vlc in order to satisfy the above-described Expression 2, a method of increasing the liquid crystal capacitance Clc and / or decreasing C ′ TFD can be considered.

ここで、一般的な静電容量の式は、
C=ε0×ε×(S/d) (式3)
で表される。なお、「C」は容量、「ε0」は=真空の誘電率、「ε」は比誘電率、「S」は面積、「d」は間隔である。
Here, the general capacitance equation is
C = ε0 × ε × (S / d) (Formula 3)
It is represented by “C” is a capacitance, “ε0” is a vacuum dielectric constant, “ε” is a relative dielectric constant, “S” is an area, and “d” is an interval.

上記の式3を考慮すると、液晶容量Clcを大きくする方法としては、(1)上側基板1と下側基板2の間隔、即ちセルギャップ「d」を小さくする、(2)液晶層4の誘電率「ε」を上げる、(3)画素電極10の面積「S」を大きくする、という方法が考えられる。但し、画素電極10の面積「S」は設計上の理由によりある程度決定されてしまうので、本発明では、上記(3)を適用するよりはむしろ上記(1)及び(2)を適用するのが好ましい。また、C’TFDを小さくする方法としては、TFD素子21の素子容量CTFDを小さくする、及び/又は寄生容量Cpを小さくする、という方法が考えられる。 Considering the above equation 3, the method of increasing the liquid crystal capacitance Clc is as follows: (1) decrease the distance between the upper substrate 1 and the lower substrate 2, that is, the cell gap “d”; (2) dielectric of the liquid crystal layer 4 A method of increasing the rate “ε” and (3) increasing the area “S” of the pixel electrode 10 can be considered. However, since the area “S” of the pixel electrode 10 is determined to some extent for design reasons, in the present invention, the above (1) and (2) are applied rather than the above (3). preferable. As a method of reducing C ′ TFD , a method of reducing the element capacitance C TFD of the TFD element 21 and / or reducing the parasitic capacitance Cp is conceivable.

前者のTFD素子21の素子容量CTFDを小さくする方法としては、(1)TFD素子21の絶縁膜の面積「S」を小さくする、(2)TFD素子21の絶縁膜の膜厚「d」を厚くする、(3)TFD素子21の絶縁膜の誘電率「ε」を下げる、という方法が考えられる。但し、TFD素子21の外形寸法等はプロセス上の理由等によりある程度決定されてしまうので、TFD素子21の素子容量CTFDを小さくするにはある程度限界がある。一方、後者の寄生容量Cpを小さくする方法としては、画素電極10と、それにTFD素子21を介して接続されたデータ線32との距離を離すという方法が考えられる。 As a method of reducing the element capacitance C TFD of the former TFD element 21, (1) the area “S” of the insulating film of the TFD element 21 is reduced, and (2) the film thickness “d” of the insulating film of the TFD element 21. (3) The dielectric constant “ε” of the insulating film of the TFD element 21 may be lowered. However, since the outer dimensions and the like of the TFD element 21 are determined to some extent due to process reasons and the like, there is a certain limit to reducing the element capacitance C TFD of the TFD element 21. On the other hand, as a method of reducing the latter parasitic capacitance Cp, a method of increasing the distance between the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 can be considered.

そこで、液晶表示装置100では、上記の式2を満足させるために、セルギャップ「d」を小さくし且つ液晶層4の誘電率「ε」を上げることにより液晶容量Clcを大きくすると共に、特に以下の方法にて寄生容量Cpを小さくする。この寄生容量Cpを小さくする具体的な方法としては、図6に示すように、設計上の仕様を満足することのできる範囲内で、画素電極10と、それにTFD素子21を介して接続されたデータ線32との距離D1をできるだけ離す。即ち、図6に示すように、設計上の仕様を満足することのできる範囲内で、画素電極10とそれにTFD素子21を介して接続されたデータ線32との距離D1が、当該画素電極10とそれに接続されていない方の隣接するデータ線32との距離D5より大きくなるように、画素電極10やデータ線32等を上側基板1の内面上に形成する。これにより、上記の式3を参照して理解されるように、画素電極10とそれにTFD素子21を介して接続されたデータ線32との間隔「d」が大きくなり、寄生容量Cpが小さくなる。よって、上記の式2において電圧Vlcを小さくすることができる。   Therefore, in the liquid crystal display device 100, in order to satisfy the above formula 2, the cell gap “d” is decreased and the dielectric constant “ε” of the liquid crystal layer 4 is increased to increase the liquid crystal capacitance Clc. The parasitic capacitance Cp is reduced by this method. As a specific method for reducing the parasitic capacitance Cp, as shown in FIG. 6, the pixel electrode 10 is connected to the pixel electrode 10 via the TFD element 21 within a range where the design specifications can be satisfied. The distance D1 from the data line 32 is as far as possible. That is, as shown in FIG. 6, the distance D1 between the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 is within a range where the design specifications can be satisfied. The pixel electrode 10, the data line 32, and the like are formed on the inner surface of the upper substrate 1 so as to be larger than the distance D5 between the data line 32 and the adjacent data line 32 not connected thereto. As a result, as can be understood with reference to Equation 3, the distance “d” between the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 is increased, and the parasitic capacitance Cp is decreased. . Therefore, the voltage Vlc can be reduced in Equation 2 above.

これにより、液晶表示装置100では、保持期間Th中に液晶に印加される電圧Vlcを正確に許容値以下に抑えることができる。よって、液晶表示装置100では、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。特に、選択期間Th中にデータ線32を通じて画素電極10に低電圧(白に対応する電圧)を印加した場合には、保持期間Thに液晶に高電圧が印加されるのを抑制できるため、液晶の透過率を最適化することができ、所望の明るさの白表示画像を得ることができる。   Thereby, in the liquid crystal display device 100, the voltage Vlc applied to the liquid crystal during the holding period Th can be accurately suppressed to an allowable value or less. Therefore, in the liquid crystal display device 100, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained. In particular, when a low voltage (a voltage corresponding to white) is applied to the pixel electrode 10 through the data line 32 during the selection period Th, it is possible to suppress a high voltage from being applied to the liquid crystal during the holding period Th. Can be optimized, and a white display image with a desired brightness can be obtained.

なお、上記の説明では、電圧Vlcをある一定の大きさに規定する基準として液晶層4の電圧−透過率特性を用いる場合を挙げたが、ここでいう電圧−透過率特性は電圧−反射率特性(いわゆる、VR特性)をも含むものと考えられる。電圧−反射率特性は、例えば、図8に示すように、透明電極501及び502によって挟まれた液晶層503に反射膜504で反射する光R1を供給すると共に、電極間に印加する電圧Vを変化させた場合、反射光の反射率がどのように変化するかを示すものである。例えば、反射率50%に対応する電圧をV(R50)とすれば、電圧Vlcが、
Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(R50)(式4)
となるように設定できる。なお、V(R50)とV(T50)は必ずしも同じ値になるとは限らない。これにより、液晶表示装置100では、上記同様に液晶の反射率を最適化することができ、所望の明るさの表示画像を得ることができる。
[第2実施形態]
上記の第1実施形態では、いわゆるオーバーレイヤー構造を有しない液晶表示装置100に対して、本発明に係る液晶の透過率特性等の最適化方法を適用することとした。これに対し、第2実施形態では、オーバーレイヤー構造を有する液晶表示装置であって、尚且つ画素電極10とそれにTFD素子21を介して接続されたデータ線32とがオーバーレイヤーを介して重なり合う構造を有する液晶表示装置に対して本発明に係る液晶の透過率特性等の最適化方法を適用する。
In the above description, the case where the voltage-transmittance characteristic of the liquid crystal layer 4 is used as a reference for defining the voltage Vlc to a certain level is described. It is considered that the characteristic (so-called VR characteristic) is included. For example, as shown in FIG. 8, the voltage-reflectance characteristic supplies light R <b> 1 reflected by the reflective film 504 to the liquid crystal layer 503 sandwiched between the transparent electrodes 501 and 502, and a voltage V applied between the electrodes. It shows how the reflectance of the reflected light changes when it is changed. For example, if the voltage corresponding to the reflectance of 50% is V (R50), the voltage Vlc is
Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (R50) (Formula 4)
Can be set to Note that V (R50) and V (T50) are not necessarily the same value. Thereby, in the liquid crystal display device 100, the reflectance of the liquid crystal can be optimized as described above, and a display image having a desired brightness can be obtained.
[Second Embodiment]
In the first embodiment, the method for optimizing the transmittance characteristics of the liquid crystal according to the present invention is applied to the liquid crystal display device 100 having no so-called overlayer structure. On the other hand, in the second embodiment, the liquid crystal display device has an overlayer structure, and the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 overlap through the overlayer. The method for optimizing the transmittance characteristics of the liquid crystal according to the present invention is applied to the liquid crystal display device having the above.

以下、図9乃至11を参照して、第2実施形態に係る液晶表示装置200の構成及び液晶の透過率特性等の最適化方法について説明する。なお、第1実施形態の液晶表示装置100と第2実施形態の液晶表示装置200とを比較すると、前者と後者とは素子基板の構成のみが異なっている。よって、以下では、素子基板93の構成と、液晶表示装置200における液晶の透過率特性等の最適化方法について説明する。なお、以下の説明において、第1実施形態の液晶表示装置100と同一の構成要素については同一の符号を付し、その説明を簡略化或いは省略する。   Hereinafter, with reference to FIGS. 9 to 11, a configuration of the liquid crystal display device 200 according to the second embodiment and a method for optimizing the transmittance characteristics of the liquid crystal will be described. When the liquid crystal display device 100 of the first embodiment and the liquid crystal display device 200 of the second embodiment are compared, only the configuration of the element substrate is different between the former and the latter. Therefore, hereinafter, a configuration of the element substrate 93 and a method for optimizing the transmittance characteristics of the liquid crystal in the liquid crystal display device 200 will be described. In the following description, the same components as those of the liquid crystal display device 100 of the first embodiment are denoted by the same reference numerals, and the description thereof is simplified or omitted.

(液晶表示装置200の構成)
まず、本発明の第2実施形態に係る液晶表示装置の構成について説明する。図9は、図2の液晶表示装置100の断面図に対応する、液晶表示装置200の断面図を示す。ここに、本発明の液晶表示装置200は、オーバーレイヤー構造を有する液晶表示装置である。また、本発明の液晶表示装置200は、第1実施形態と同様にTFD素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。また、本発明の液晶表示装置200は、第1実施形態と同様にノーマリーホワイトの表示モードを有する液晶表示装置でもある。
(Configuration of the liquid crystal display device 200)
First, the configuration of the liquid crystal display device according to the second embodiment of the present invention will be described. FIG. 9 shows a cross-sectional view of the liquid crystal display device 200 corresponding to the cross-sectional view of the liquid crystal display device 100 of FIG. Here, the liquid crystal display device 200 of the present invention is a liquid crystal display device having an overlayer structure. The liquid crystal display device 200 of the present invention is an active matrix driving method using a TFD element as in the first embodiment, and is a transflective liquid crystal display device. The liquid crystal display device 200 of the present invention is also a liquid crystal display device having a normally white display mode, as in the first embodiment.

図9において、液晶表示装置200は、素子基板93と、その素子基板93に対向して配置されるカラーフィルタ基板91とが枠状のシール部材3を介して貼り合わされ、内部にTN型の液晶が封入されて液晶層4が形成されてなる。   In FIG. 9, the liquid crystal display device 200 includes an element substrate 93 and a color filter substrate 91 disposed so as to be opposed to the element substrate 93 with a frame-shaped seal member 3, and a TN liquid crystal inside. Is formed to form the liquid crystal layer 4.

上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。上側基板1の内面上において、TFD素子21はサブ画素毎に形成されていると共に、縦方向に配列された複数のTFD素子21は各データ線32に共通接続されている。上側基板1の内面上には、透明樹脂等からなり、絶縁性を有する絶縁膜、即ちオーバーレイヤー25が形成されている。TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。また、オーバーレイヤー25は、サブ画素毎に開口、即ちコンタクトホール25aを有している。各画素電極10は、各コンタクトホール25aを通じて、対応する各TFD素子21及び各データ線32に接続されている。オーバーレイヤー25及び画素電極10の各内面上には、透明樹脂等からなる保護層17が形成されている。上側基板1の内面上の左右周縁部には、走査線31が形成されている。走査線31の一端部はシール部材3内まで延在しており、その走査線31は、シール部材3内の導通部材7と電気的に接続されている。上側基板1の保護層17の内面上には、図示しない配向膜が形成されている。一方、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。   A TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1. On the inner surface of the upper substrate 1, a TFD element 21 is formed for each sub-pixel, and a plurality of TFD elements 21 arranged in the vertical direction are commonly connected to each data line 32. On the inner surface of the upper substrate 1, an insulating film made of transparent resin or the like and having an insulating property, that is, an overlayer 25 is formed. The TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has an opening, that is, a contact hole 25a for each subpixel. Each pixel electrode 10 is connected to each corresponding TFD element 21 and each data line 32 through each contact hole 25a. A protective layer 17 made of a transparent resin or the like is formed on each inner surface of the overlayer 25 and the pixel electrode 10. Scanning lines 31 are formed on the left and right peripheral edges on the inner surface of the upper substrate 1. One end of the scanning line 31 extends into the seal member 3, and the scanning line 31 is electrically connected to the conduction member 7 in the seal member 3. An alignment film (not shown) is formed on the inner surface of the protective layer 17 of the upper substrate 1. On the other hand, a phase difference plate (¼ wavelength plate) 13 and a polarizing plate 14 are arranged on the outer surface of the upper substrate 1.

さて、第2実施形態の液晶表示装置200において反射型表示がなされる場合、液晶表示装置200に入射した外光は、図9に示す経路Rに沿って進行する。つまり、液晶表示装置200に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   When the reflective display is performed in the liquid crystal display device 200 of the second embodiment, the external light that has entered the liquid crystal display device 200 travels along the path R shown in FIG. That is, external light incident on the liquid crystal display device 200 is reflected by the reflective layer 5 and reaches the observer. In this case, the external light passes through the region where the colored layer 6 is formed, is reflected by the reflective layer 5 below the colored layer 6, and passes through the colored layer 6 again to have a predetermined hue. And brightness. Thus, a desired color display image is visually recognized by the observer.

一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図9に示す経路Tに沿って進行し、透過領域、即ち、開口部20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   On the other hand, when transmissive display is performed, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. To the person. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

(オーバーレイヤー構造)
まず、図10及び図11を参照して、本発明の液晶表示装置200に係るオーバーレイヤー構造について詳述する。図10は、素子基板93における複数の画素電極10等のレイアウトを示す平面図である。図11(a)は、図10の切断線B−B’に沿った断面図を示す。図11(b)は、図11(a)における領域E1の部分、即ち画素電極10と、TFD素子21及びデータ線32との接続部分の近傍を拡大した断面図を示す。なお、図10は、背面側から観察側を見た場合の構成を示しているので、図10では手前側が、図11(a)では上側が、それぞれ背面側となる。
(Overlayer structure)
First, an overlayer structure according to the liquid crystal display device 200 of the present invention will be described in detail with reference to FIGS. FIG. 10 is a plan view showing a layout of the plurality of pixel electrodes 10 and the like on the element substrate 93. FIG. 11A shows a cross-sectional view along the cutting line BB ′ of FIG. FIG. 11B shows an enlarged cross-sectional view of the area E1 in FIG. 11A, that is, the vicinity of the connection portion between the pixel electrode 10 and the TFD element 21 and the data line 32. Since FIG. 10 shows a configuration when the observation side is viewed from the back side, the front side in FIG. 10 and the upper side in FIG.

本発明の液晶表示装置200における素子基板93の構造、即ちオーバーレイヤー構造について説明する。なお、液晶表示装置200では、本来、画素電極10及びオーバーレイヤー25を覆うように保護層17が形成されるが(図9を参照)、図10及び図11では、便宜上、それを省略している。   The structure of the element substrate 93 in the liquid crystal display device 200 of the present invention, that is, the overlayer structure will be described. In the liquid crystal display device 200, the protective layer 17 is originally formed so as to cover the pixel electrode 10 and the overlayer 25 (see FIG. 9), but in FIG. 10 and FIG. Yes.

上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。   A phase difference plate 13 and a polarizing plate 14 are disposed on the outer surface of the upper substrate 1. On the other hand, a TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1.

図11(b)に示すように、TFD素子21は、第1のTFD素子21a及び第2のTFD素子21bから構成される。第1のTFD素子21a及び第2のTFD素子21bは、タンタルタングステンなどからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成された絶縁膜323と、この表面に形成されて相互に離間した第2金属膜316、336とを有する。このうち、第2金属膜316、336は、クロム等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、データ線21からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、ITO等の画素電極10の接続部分10zに接続するために用いられる。   As shown in FIG. 11B, the TFD element 21 includes a first TFD element 21a and a second TFD element 21b. The first TFD element 21a and the second TFD element 21b include an island-shaped first metal film 322 made of tantalum tungsten or the like, and an insulating film 323 formed by anodizing the surface of the first metal film 322. And second metal films 316 and 336 formed on the surface and spaced apart from each other. Among these, the second metal films 316 and 336 are formed by patterning the same conductive film such as chromium, and the former second metal film 316 is branched from the data line 21 in a T shape, The latter second metal film 336 is used for connection to the connection portion 10z of the pixel electrode 10 such as ITO.

ここで、TFD素子21のうち、第1のTFD素子21aは、データ線32の側からみると順番に、第2金属膜316/絶縁膜323/第1金属膜322となって、金属/絶縁体/金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子21bは、データ線32の側からみると順番に、第1金属膜322/絶縁膜323/第2金属膜336となって、第1のTFD素子21aとは逆向きの構造を採る。このため、第2のTFD素子21bの電流−電圧特性は、第1のTFD素子21aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子21は、2つのTFDを互いに逆向きに直列接続した形となるため、1つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。   Here, among the TFD elements 21, the first TFD element 21 a becomes the second metal film 316 / insulating film 323 / first metal film 322 in order when viewed from the data line 32 side. Due to the body / metal structure, the current-voltage characteristics are nonlinear in both positive and negative directions. On the other hand, when viewed from the data line 32 side, the second TFD element 21b becomes a first metal film 322 / insulating film 323 / second metal film 336 in the order opposite to the first TFD element 21a. The structure of For this reason, the current-voltage characteristics of the second TFD element 21b are obtained by making the current-voltage characteristics of the first TFD element 21a point-symmetric with respect to the origin. As a result, the TFD element 21 has a shape in which two TFDs are connected in series in opposite directions. Therefore, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions compared to the case of using one element. become.

また、図11(b)に示すように、データ線32の下層には、上側基板1から第1金属膜312、絶縁膜313が形成されている。図10に示すように、データ線32a、32b、32cは、それぞれ画素電極10a、10b、10cの下側で画素電極10と重なり合う位置に配置されている。   Further, as shown in FIG. 11B, a first metal film 312 and an insulating film 313 are formed from the upper substrate 1 below the data line 32. As shown in FIG. 10, the data lines 32a, 32b, and 32c are disposed at positions overlapping the pixel electrode 10 below the pixel electrodes 10a, 10b, and 10c, respectively.

また、上側基板1の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。オーバーレイヤー25は、平面視すると略円形をなす開口、即ちコンタクトホール25aを有している。   Further, an overlayer 25 is formed on the inner surface of the upper substrate 1, and the TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has a substantially circular opening, that is, a contact hole 25a in plan view.

画素電極10は、オーバーレイヤー25の内面上にマトリクス状に配列されている。画素電極10a、10b、10cは、B(青)、R(赤)、G(緑)の各色に対応する着色層6と夫々対向している。また、各画素電極10は、コンタクトホール25a内に延びてTFD素子21と電気的に接続される接続部分10zを有している。各画素電極10の接続部分10zは、コンタクトホール25aを介して、対応するTFD素子21の第2金属膜336と接続されている。そして、同一列に属する画素電極10は、それぞれTFD素子21を介して、1本のデータ線32に共通接続されている。また、同一行に属する画素電極10は、夫々1本の透明電極8(走査線)と対向している。   The pixel electrodes 10 are arranged in a matrix on the inner surface of the overlayer 25. The pixel electrodes 10a, 10b, and 10c are opposed to the colored layers 6 corresponding to B (blue), R (red), and G (green) colors, respectively. Each pixel electrode 10 has a connection portion 10 z that extends into the contact hole 25 a and is electrically connected to the TFD element 21. The connection portion 10z of each pixel electrode 10 is connected to the second metal film 336 of the corresponding TFD element 21 through the contact hole 25a. The pixel electrodes 10 belonging to the same column are commonly connected to one data line 32 via the TFD elements 21. In addition, the pixel electrodes 10 belonging to the same row face one transparent electrode 8 (scanning line).

(液晶の透過率特性の最適化方法)
液晶表示装置200における液晶の透過率特性の最適化方法は、第1実施形態と基本的に同様である。即ち、液晶表示装置200では、上記の式2を満足させることにより保持期間Th中に液晶に印加される電圧Vlcを正確に許容値以下に抑えて、液晶の透過率特性等の最適化を図り、所望の明るさの表示画像を得る。
(Optimization method for transmittance characteristics of liquid crystal)
The method for optimizing the transmittance characteristics of the liquid crystal in the liquid crystal display device 200 is basically the same as in the first embodiment. That is, in the liquid crystal display device 200, by satisfying the above formula 2, the voltage Vlc applied to the liquid crystal during the holding period Th is accurately suppressed to an allowable value or less, and the transmittance characteristics and the like of the liquid crystal are optimized. A display image having a desired brightness is obtained.

そこで、上記の式2を満足させるには、電圧Vlcを小さくする必要がある。そのためには、液晶容量Clcを大きくし、及び/又はC’TFDを小さくしなければならない。 Therefore, in order to satisfy the above equation 2, it is necessary to reduce the voltage Vlc. For this purpose, the liquid crystal capacitance Clc must be increased and / or C ′ TFD must be decreased.

液晶表示装置200では、液晶容量Clcを大きくするために第1実施形態の液晶表示装置100と同様に、セルギャップ「d」を小さくし、及び/又は液晶の誘電率「ε」を大きくする。また、液晶表示装置200では、データ線32と画素電極10とは同一面上に設けられないため、第1実施形態の液晶表示装置100に比べて、画素電極10の面積「S」をある程度大きくすることができる。これにより、上記の式3を参照して理解されるように、第2実施形態の液晶表示装置200の液晶容量Clcを、第1実施形態の液晶表示装置100の液晶容量Clcより大きくすることができる。   In the liquid crystal display device 200, the cell gap “d” is decreased and / or the dielectric constant “ε” of the liquid crystal is increased, as in the liquid crystal display device 100 of the first embodiment, in order to increase the liquid crystal capacitance Clc. Further, in the liquid crystal display device 200, the data line 32 and the pixel electrode 10 are not provided on the same plane, so that the area “S” of the pixel electrode 10 is increased to some extent as compared with the liquid crystal display device 100 of the first embodiment. can do. As a result, as understood with reference to Equation 3 above, the liquid crystal capacitance Clc of the liquid crystal display device 200 of the second embodiment may be made larger than the liquid crystal capacitance Clc of the liquid crystal display device 100 of the first embodiment. it can.

また、C’TFDを小さくするには、上述した通りTFD素子の容量CTFDを小さくする、及び/又は寄生容量Cpを小さくする必要がある。第1実施形態と同様にTFD素子21の外形寸法等はプロセス上の理由等によりある程度決定されてしまうので、TFD素子の容量CTFDを小さくするにはある程度限界がある。そのため、液晶表示装置200では、第1実施形態と同様に寄生容量Cpを小さくする。但し、液晶表示装置200は、オーバーレイヤー構造をなすため、その実現方法は第1実施形態と異なる。 In order to reduce C ′ TFD , as described above, it is necessary to reduce the capacitance C TFD of the TFD element and / or to reduce the parasitic capacitance Cp. As with the first embodiment, the outer dimensions and the like of the TFD element 21 are determined to some extent due to process reasons and the like, so there is a certain limit to reducing the capacitance C TFD of the TFD element. Therefore, in the liquid crystal display device 200, the parasitic capacitance Cp is reduced as in the first embodiment. However, since the liquid crystal display device 200 has an overlayer structure, the realization method is different from that of the first embodiment.

液晶表示装置200において、寄生容量Cpを小さくする方法としては、上記の式3を参照して理解されるように、(1)画素電極10とそれにTFD素子21を介して接続されたデータ線32との重なり合う面積「S1」を大きくする、(2)オーバーレイヤー25の膜厚「D2」を厚くする、(3)オーバーレイヤー25の誘電率「ε」を上げる、という方法が考えられる。しかし、データ線32の幅は設計上の理由等によりある程度決定されてしまうので、上記の面積「S1」をあまり大きくすることはできない。   In the liquid crystal display device 200, as a method of reducing the parasitic capacitance Cp, as will be understood with reference to the above equation 3, (1) the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21. (2) Increasing the film thickness “D2” of the overlayer 25 and (3) increasing the dielectric constant “ε” of the overlayer 25. However, since the width of the data line 32 is determined to some extent due to design reasons, the area “S1” cannot be increased too much.

そこで、液晶表示装置200では、寄生容量Cpを小さくするために、設計上の仕様を満足する範囲内でオーバーレイヤー25の膜厚「D2」をできる限り厚くして、尚且つオーバーレイヤー25の誘電率「ε」を上げる。前者により、画素電極10と、それにTFD素子21を介して接続されたデータ線32との距離D100をできる限り離すことができる。よって、上記の式3における間隔「d」を大きくすることができるので、寄生容量Cpをできる限り小さくすることができる。よって、上記の式2においてC’TFDを小さくすることができるので、電圧Vlcを小さくすることができる。 Therefore, in the liquid crystal display device 200, in order to reduce the parasitic capacitance Cp, the film thickness “D2” of the overlayer 25 is increased as much as possible within the range satisfying the design specifications, and the dielectric of the overlayer 25 is also increased. Increase the rate “ε”. By the former, the distance D100 between the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 can be separated as much as possible. Therefore, since the interval “d” in Equation 3 can be increased, the parasitic capacitance Cp can be reduced as much as possible. Therefore, since C ′ TFD can be reduced in Equation 2 above, the voltage Vlc can be reduced.

これにより、液晶表示装置200では、保持期間Th中に液晶に印加される電圧Vlcを正確に許容値以下に抑えることができる。よって、液晶表示装置200では、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。特に、選択期間Th中にデータ線32を通じて画素電極10に低電圧(白に対応する電圧)を印加した場合には、保持期間Thに液晶に高電圧が印加されるのを抑制できるため、液晶の透過率を最適化することができ、所望の明るさの白表示画像を得ることができる。   Thereby, in the liquid crystal display device 200, the voltage Vlc applied to the liquid crystal during the holding period Th can be accurately suppressed to an allowable value or less. Therefore, in the liquid crystal display device 200, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained. In particular, when a low voltage (a voltage corresponding to white) is applied to the pixel electrode 10 through the data line 32 during the selection period Th, it is possible to suppress a high voltage from being applied to the liquid crystal during the holding period Th. Can be optimized, and a white display image with a desired brightness can be obtained.

なお、上記の説明では、電圧Vlcをある一定の大きさに規定する基準として液晶層4の電圧−透過率特性を用いる場合を挙げたが、ここでいう電圧−透過率特性は、第1実施形態と同様に電圧−反射率特性(いわゆる、VR特性)をも含むものと考えられる。例えば、反射率50%に対応する電圧をV(R50)とすれば、電圧Vlcを上記の式4のように規定することができる。これにより、液晶表示装置200では、上記同様に液晶の反射率を最適化することができ、所望の明るさの表示画像を得ることができる。   In the above description, the case where the voltage-transmittance characteristic of the liquid crystal layer 4 is used as a reference for defining the voltage Vlc to a certain magnitude has been described. The voltage-transmittance characteristic referred to here is the first embodiment. It is considered that the voltage-reflectance characteristic (so-called VR characteristic) is included as well as the form. For example, if the voltage corresponding to the reflectance of 50% is V (R50), the voltage Vlc can be defined as shown in Equation 4 above. Thereby, in the liquid crystal display device 200, the reflectance of the liquid crystal can be optimized as described above, and a display image with a desired brightness can be obtained.

[第3実施形態]
上記の第2実施形態では、オーバーレイヤー構造を有する液晶表示装置であって、尚且つ画素電極10とそれにTFD素子21を介して接続されたデータ線32とがオーバーレイヤーを介して重なり合う構造を有する液晶表示装置に対して、本発明に係る液晶の透過率特性等の最適化方法を適用することとした。これに対し、第3実施形態では、オーバーレイヤー構造を有する液晶表示装置であって、尚且つ画素電極10とデータ線32とが重なり合わない構造を有する液晶表示装置に対して、本発明に係る液晶の透過率特性等の最適化方法を適用する。ここに、本発明の液晶表示装置300は、第1及び第2実施形態と同様にTFD素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。また、本発明の液晶表示装置300は、第1及び第2実施形態と同様にノーマリーホワイトの表示モードを有する液晶表示装置でもある。
[Third embodiment]
In the second embodiment, the liquid crystal display device has an overlayer structure, and the pixel electrode 10 and the data line 32 connected to the pixel electrode 10 via the TFD element 21 overlap each other through the overlayer. The method for optimizing the transmittance characteristics of the liquid crystal according to the present invention is applied to the liquid crystal display device. On the other hand, the third embodiment relates to a liquid crystal display device having an overlayer structure, and further having a structure in which the pixel electrode 10 and the data line 32 do not overlap with each other. Apply optimization methods such as the transmittance characteristics of liquid crystals. Here, the liquid crystal display device 300 of the present invention is an active matrix driving method using a TFD element as in the first and second embodiments, and is a transflective liquid crystal display device. The liquid crystal display device 300 of the present invention is also a liquid crystal display device having a normally white display mode, as in the first and second embodiments.

(オーバーレイヤー構造)
以下、図12及び13を参照して、第3実施形態に係る液晶表示装置300の構成及び液晶の透過率特性等の最適化方法について説明する。なお、第3実施形態の液晶表示装置300は、第2実施形態の液晶表示装置200と略同様の構成であり、前者は後者に対して素子基板の構成が異なるだけである。よって、以下では、素子基板94の構成と液晶表示装置300における液晶の透過率特性等の最適化方法について説明する。なお、図12及び図13では、第2実施形態と同一の構成要素については同一の符号を付し、その説明を省略する。また、図12及び図13では、便宜上、第3実施形態に係る液晶表示装置300の符号を省略して説明する。
(Overlayer structure)
Hereinafter, a configuration of the liquid crystal display device 300 according to the third embodiment and a method for optimizing the transmittance characteristics of the liquid crystal will be described with reference to FIGS. Note that the liquid crystal display device 300 of the third embodiment has substantially the same configuration as the liquid crystal display device 200 of the second embodiment, and the former only differs in the configuration of the element substrate from the latter. Therefore, in the following, a method for optimizing the configuration of the element substrate 94 and the transmittance characteristics of the liquid crystal in the liquid crystal display device 300 will be described. In FIG. 12 and FIG. 13, the same components as those in the second embodiment are denoted by the same reference numerals, and the description thereof is omitted. Moreover, in FIG.12 and FIG.13, the code | symbol of the liquid crystal display device 300 which concerns on 3rd Embodiment is abbreviate | omitted and demonstrated for convenience.

図12は、図10に対応する素子基板の部分平面図であり、液晶表示装置200の素子基板92の構成を若干変更した平面図である。図13(a)は、図11(a)に対応する素子基板の断面図であり、図12の切断線C−C´に沿った断面図である。図13(b)は、図11(b)に対応する、画素電極10とTFD素子21及びデータ線32との接続部分の近傍を拡大した断面図であり、領域E2の部分の断面図である。なお、図12は、背面側から観察側を見た場合の構成を示しているので、図12では手前側が、図13(a)では上側が、それぞれ背面側となる。   FIG. 12 is a partial plan view of the element substrate corresponding to FIG. 10, and is a plan view in which the configuration of the element substrate 92 of the liquid crystal display device 200 is slightly changed. FIG. 13A is a cross-sectional view of the element substrate corresponding to FIG. 11A, and is a cross-sectional view taken along the cutting line CC ′ of FIG. FIG. 13B is an enlarged cross-sectional view of the vicinity of a connection portion between the pixel electrode 10 and the TFD element 21 and the data line 32 corresponding to FIG. 11B, and is a cross-sectional view of a region E2. . Since FIG. 12 shows a configuration when the observation side is viewed from the back side, the front side in FIG. 12 and the upper side in FIG.

第3実施形態における素子基板94の構造、即ちオーバーレイヤー構造について説明する。なお、画素電極10及びオーバーレイヤー25の各内面上には、通常、保護層17が形成されるが、図12及び図13では、便宜上、それを省略している。   The structure of the element substrate 94 in the third embodiment, that is, the overlayer structure will be described. In addition, although the protective layer 17 is normally formed on each inner surface of the pixel electrode 10 and the overlayer 25, in FIG.12 and FIG.13, it is abbreviate | omitting for convenience.

上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。   A phase difference plate 13 and a polarizing plate 14 are disposed on the outer surface of the upper substrate 1. On the other hand, a TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1.

第3実施形態において、上側基板1上におけるTFD素子21の配置は、第2実施形態と同様である。なお、TFD素子21の構成は第2実施形態と同様であるため、その説明を省略する。   In the third embodiment, the arrangement of the TFD elements 21 on the upper substrate 1 is the same as in the second embodiment. Since the configuration of the TFD element 21 is the same as that of the second embodiment, the description thereof is omitted.

第3実施形態において、上側基板1上におけるデータ線32の配置は第2実施形態と異なっている。即ち、第2実施形態において、データ線32a、32b、32cは、図11及び図12(a)に示すように、それぞれ画素電極10a、10b、10cの下側の位置に且つ重なり合う位置に配置されていた。これに対し、第3実施形態において、データ線32a、32b、32cは、図12及び図13(a)に示すように、それぞれ画素電極10a、10b、10cの下側の位置に且つ重なり合わない位置、即ち両側の位置に配置されている。特に、1つのデータ線32は、それにTFD素子21を介して接続された画素電極10と、その1つのデータ線32に接続されていない方の隣接する画素電極10との間に配置されている。この点が、構造上、第2実施形態と大きく異なっている。なお、データ線32の構成は第2実施形態と同様であるため、その説明を省略する。   In the third embodiment, the arrangement of the data lines 32 on the upper substrate 1 is different from that in the second embodiment. That is, in the second embodiment, the data lines 32a, 32b, and 32c are arranged at positions below and overlapping the pixel electrodes 10a, 10b, and 10c, respectively, as shown in FIGS. 11 and 12A. It was. On the other hand, in the third embodiment, the data lines 32a, 32b, and 32c do not overlap with the lower positions of the pixel electrodes 10a, 10b, and 10c, respectively, as shown in FIGS. It is arrange | positioned in the position, ie, the position of both sides. In particular, one data line 32 is arranged between the pixel electrode 10 connected thereto via the TFD element 21 and the adjacent pixel electrode 10 not connected to the one data line 32. . This point is greatly different from the second embodiment in structure. Since the configuration of the data line 32 is the same as that of the second embodiment, description thereof is omitted.

また、上側基板1の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。オーバーレイヤー25は、平面視すると略円形をなす開口、即ちコンタクトホール25aを有している。また、オーバーレイヤー25の内面上には、第2実施形態と同様のレイアウトで画素電極10が形成されている。   Further, an overlayer 25 is formed on the inner surface of the upper substrate 1, and the TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has a substantially circular opening, that is, a contact hole 25a in plan view. Further, the pixel electrode 10 is formed on the inner surface of the overlayer 25 with the same layout as in the second embodiment.

(液晶の透過率特性の最適化方法)
液晶表示装置300における液晶の透過率特性の最適化方法は、第2実施形態と基本的に同様である。即ち、液晶表示装置300では、上記の式2を満足させることにより保持期間Th中に液晶に印加される電圧Vlcを正確に許容値以下に抑えて、液晶の透過率特性の最適化を図り、所望の明るさの表示画像を得る。
(Optimization method for transmittance characteristics of liquid crystal)
The method for optimizing the transmittance characteristics of the liquid crystal in the liquid crystal display device 300 is basically the same as in the second embodiment. In other words, in the liquid crystal display device 300, the voltage Vlc applied to the liquid crystal during the holding period Th is accurately suppressed below the allowable value by satisfying the above-described Expression 2, and the transmittance characteristics of the liquid crystal are optimized. A display image having a desired brightness is obtained.

そこで、上記の式2を満足させるには、電圧Vlcを小さくする必要がある。そのためには、液晶容量Clcを大きくし、及び/又はC’TFDを小さくしなければならない。 Therefore, in order to satisfy the above equation 2, it is necessary to reduce the voltage Vlc. For this purpose, the liquid crystal capacitance Clc must be increased and / or C ′ TFD must be decreased.

液晶表示装置300において液晶容量Clcを大きくするには、上述した第2実施形態と同様の方法により行う。また、C’TFDを小さくするには、上述した通りTFD素子21の容量CTFDを小さくし、及び/又は寄生容量Cpを小さくする必要がある。TFD素子21の外形寸法等は第2実施形態と同様にプロセス上の理由等によりある程度決定されてしまうので、TFD素子21の容量CTFDを小さくするにはある程度限界がある。そのため、液晶表示装置300では、第1及び第2実施形態と同様に寄生容量Cpを小さくする。 In the liquid crystal display device 300, the liquid crystal capacitance Clc is increased by the same method as in the second embodiment described above. In order to reduce C ′ TFD , it is necessary to reduce the capacitance C TFD of the TFD element 21 and / or to reduce the parasitic capacitance Cp as described above. Since the external dimensions and the like of the TFD element 21 are determined to some extent due to process reasons as in the second embodiment, there is a certain limit in reducing the capacitance C TFD of the TFD element 21. Therefore, in the liquid crystal display device 300, the parasitic capacitance Cp is reduced as in the first and second embodiments.

具体的には、第3実施形態に係る液晶表示装置300では、第2実施形態で説明した3つの方法のうち2つの方法により寄生容量Cpを小さくする。即ち、液晶表示装置300では、図12及び図13(a)に示すように、データ線32と画素電極10とが重なり合わないので、その3つの方法のうち1つの方法、即ち画素電極10とそれにTFD素子21を介して接続されたデータ線32との重なり合う面積を大きくする、という方法を適用することはできない。したがって、第3実施形態に係る液晶表示装置300では、その3つの方法のうち残りの2つの方法、即ちオーバーレイヤー25の誘電率「ε」を上げる、及び/又はオーバーレイヤー25の膜厚「D3」を厚くする、という方法を適用することにより寄生容量Cpを小さくする。   Specifically, in the liquid crystal display device 300 according to the third embodiment, the parasitic capacitance Cp is reduced by two of the three methods described in the second embodiment. That is, in the liquid crystal display device 300, as shown in FIG. 12 and FIG. 13A, the data line 32 and the pixel electrode 10 do not overlap, so one of the three methods, that is, the pixel electrode 10 and In addition, the method of increasing the overlapping area with the data line 32 connected via the TFD element 21 cannot be applied. Therefore, in the liquid crystal display device 300 according to the third embodiment, the remaining two methods out of the three methods, that is, the dielectric constant “ε” of the overlayer 25 is increased and / or the film thickness “D3 of the overlayer 25 is increased. The parasitic capacitance Cp is reduced by applying the method of increasing the thickness of the capacitor.

特に、第3実施形態に係る液晶表示装置300では、図12及び図13(a)に示すように、データ線32を画素電極10と重ならない位置に形成することとしている。このため、第3実施形態は、第2実施形態と比べて、画素電極10bと、それにTFD素子21を介して接続されたデータ線32bとの距離が長くなる。例えば、第3実施形態において、図13(a)に示すように、画素電極10bとそれに接続されたデータ線32bとの距離をD101とする。第2実施形態では、図11(a)に示すように、画素電極10bとデータ線32bとの距離はD100である。よって、D100<D101となる。このため、第3実施形態に係る液晶表示装置300と、第2実施形態の液晶表示装置200とを比較すると、前者は後者よりオーバーレイヤー25の膜厚を薄くした上で、寄生容量Cpを後者と同じ程度小さくすることができる。よって、上記の式2においてC’TFDを小さくすることができるので、電圧Vlcを小さくすることができる。 In particular, in the liquid crystal display device 300 according to the third embodiment, as shown in FIGS. 12 and 13A, the data line 32 is formed at a position that does not overlap the pixel electrode 10. Therefore, in the third embodiment, the distance between the pixel electrode 10b and the data line 32b connected to the pixel electrode 10b via the TFD element 21 is longer than that in the second embodiment. For example, in the third embodiment, as shown in FIG. 13A, the distance between the pixel electrode 10b and the data line 32b connected thereto is D101. In the second embodiment, as shown in FIG. 11A, the distance between the pixel electrode 10b and the data line 32b is D100. Therefore, D100 <D101. For this reason, when the liquid crystal display device 300 according to the third embodiment is compared with the liquid crystal display device 200 according to the second embodiment, the former has the thickness of the overlayer 25 made thinner than the latter, and the parasitic capacitance Cp is changed to the latter. Can be as small as Therefore, since C ′ TFD can be reduced in Equation 2 above, the voltage Vlc can be reduced.

これにより、液晶表示装置300では、保持期間Th中に液晶に印加される電圧Vlcを正確に許容値以下に抑えることができる。よって、液晶表示装置300では、液晶の透過率を最適化することができ、所望の明るさの表示画像が得られる。特に、選択期間Th中にデータ線32を通じて画素電極10に低電圧(白に対応する電圧)を印加した場合には、保持期間Thに液晶に高電圧が印加されるのを抑制できるため、液晶の透過率を最適化することができ、所望の明るさの白表示画像を得ることができる。   Thereby, in the liquid crystal display device 300, the voltage Vlc applied to the liquid crystal during the holding period Th can be accurately suppressed to an allowable value or less. Therefore, in the liquid crystal display device 300, the transmittance of the liquid crystal can be optimized, and a display image with a desired brightness can be obtained. In particular, when a low voltage (a voltage corresponding to white) is applied to the pixel electrode 10 through the data line 32 during the selection period Th, it is possible to suppress a high voltage from being applied to the liquid crystal during the holding period Th. Can be optimized, and a white display image with a desired brightness can be obtained.

なお、上記の説明では、電圧Vlcをある一定の大きさに規定する基準として液晶層4の電圧−透過率特性を用いる場合を挙げたが、ここでいう電圧−透過率特性は、第1及び第2実施形態と同様に電圧−反射率特性(いわゆる、VR特性)をも含むものと考えられる。例えば、反射率50%に対応する電圧をV(R50)とすれば、電圧Vlcを上記の式4のように規定することができる。これにより、液晶表示装置300では、上記同様に液晶の反射率を最適化することができ、所望の明るさの表示画像を得ることができる。   In the above description, the case where the voltage-transmittance characteristic of the liquid crystal layer 4 is used as a reference for defining the voltage Vlc to be a certain magnitude has been described. Similar to the second embodiment, it is considered to include voltage-reflectance characteristics (so-called VR characteristics). For example, if the voltage corresponding to the reflectance of 50% is V (R50), the voltage Vlc can be defined as shown in Equation 4 above. Thereby, in the liquid crystal display device 300, the reflectance of the liquid crystal can be optimized as described above, and a display image having a desired brightness can be obtained.

[実施例(設計値の一例)]
上記の第1乃至第3実施形態に係る液晶表示装置100乃至300に夫々適用可能な設計値の一例について説明する。
[Example (Example of design value)]
An example of design values applicable to the liquid crystal display devices 100 to 300 according to the first to third embodiments will be described.

この例では、液晶表示装置100乃至300を夫々次の条件下にて作製した。なお、かかる条件は、上記した本発明に係る液晶の透過率特性等の最適化方法を考慮して決定されたものである。かかる条件では、
(1)上側基板1と下側基板2との間隔、即ちセルギャップを3μm
(2)1つの画素電極の液晶容量Clcを123(F)
(3)1つのTFD素子の素子容量CTFDを38(F)
(4)TFD素子を介して画素電極に接続されるデータ線と、当該画素電極との間に発生する寄生容量Cpを20(F)
(5)データ線に印加されるデータ振幅電圧Vdを4(V)
(6)液晶の電圧−透過率特性における透過率50%となる電圧V(T50)を2.3(V)とした。
In this example, the liquid crystal display devices 100 to 300 were manufactured under the following conditions, respectively. This condition is determined in consideration of the above-described optimization method for the transmittance characteristics of the liquid crystal according to the present invention. Under such conditions,
(1) The distance between the upper substrate 1 and the lower substrate 2, that is, the cell gap is 3 μm.
(2) The liquid crystal capacitance Clc of one pixel electrode is 123 (F)
(3) The element capacitance C TFD of one TFD element is 38 (F)
(4) The parasitic capacitance Cp generated between the data line connected to the pixel electrode via the TFD element and the pixel electrode is 20 (F).
(5) The data amplitude voltage Vd applied to the data line is 4 (V).
(6) The voltage V (T50) at which the transmittance is 50% in the voltage-transmittance characteristics of the liquid crystal is 2.3 (V).

ここで、C’TFDは1つのTFD素子の容量CTFDと寄生容量Cpの和であるため、上記の(3)及び(4)より、C’TFDは58(F)となる。これらの各値を上記の式1に代入すると、電圧Vlcは、
Vlc = {C’TFD/(Clc+C’TFD)}×Vd=1.28(V)
と算出される。この算出された電圧値Vlcは、V(T50)=2.3Vよりも十分に小さくなっていることが理解される。換言すれば、この算出された電圧値Vlcは、上記の式2を満足するものとなっている。
Here, since C ′ TFD is the sum of the capacitance C TFD of one TFD element and the parasitic capacitance Cp, C ′ TFD is 58 (F) from the above (3) and (4). Substituting these values into Equation 1 above, the voltage Vlc is
Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd = 1.28 (V)
Is calculated. It is understood that the calculated voltage value Vlc is sufficiently smaller than V (T50) = 2.3V. In other words, the calculated voltage value Vlc satisfies the above formula 2.

よって、この液晶表示装置100乃至300のいずれにおいても、液晶の透過率特性を最適化することができ、所望の明るさの表示画像を得ることができた。より具体的には、非点灯(すなわち、非通電)状態での液晶の透過率を100%とした場合に、かかる液晶表示装置100乃至300では、それぞれ白表示時の点灯透過率80%以上を確保することができた。   Therefore, in any of the liquid crystal display devices 100 to 300, the transmittance characteristic of the liquid crystal can be optimized, and a display image having a desired brightness can be obtained. More specifically, when the transmittance of the liquid crystal in a non-lighting (that is, non-energized) state is 100%, the liquid crystal display devices 100 to 300 each have a lighting transmittance of 80% or more during white display. I was able to secure it.

[変形例]
上記の各実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置100にTN型の液晶を適用することとしたが、これに限らず、液晶表示装置100に負の誘電率異方性を有する液晶を適用することとしてもよい。
[Modification]
In each of the above embodiments, the present invention is applied to the transflective liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a reflective or transmissive liquid crystal display device. In the above embodiment, the TN liquid crystal is applied to the liquid crystal display device 100. However, the liquid crystal display device 100 is not limited thereto, and the liquid crystal having negative dielectric anisotropy is applied to the liquid crystal display device 100. Also good.

[電子機器]
次に、本発明の第1乃至第3実施形態による液晶表示装置100乃至300を電子機器の表示装置として用いる場合の実施形態について説明する。
[Electronics]
Next, embodiments in which the liquid crystal display devices 100 to 300 according to the first to third embodiments of the present invention are used as display devices for electronic devices will be described.

図14は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100乃至300のいずれかと、これを制御する制御手段410とを有する。ここでは、液晶表示装置100乃至300のいずれかを、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。   FIG. 14 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes any one of the liquid crystal display devices 100 to 300 and a control unit 410 that controls the liquid crystal display devices. Here, any one of the liquid crystal display devices 100 to 300 is conceptually divided into a panel structure 403 and a drive circuit 402 including a semiconductor IC or the like. Further, the control means 410 includes a display information output source 411, a display information processing circuit 412, a power supply circuit 413, and a timing generator 414.

表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。   The display information output source 411 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 412 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 414.

表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。   The display information processing circuit 412 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 402 together with the clock signal CLK. The driving circuit 402 includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 413 supplies a predetermined voltage to each of the above-described components.

次に、本発明に係る液晶表示装置100乃至300を適用可能な電子機器の具体例について図15を参照して説明する。   Next, specific examples of electronic devices to which the liquid crystal display devices 100 to 300 according to the present invention can be applied will be described with reference to FIG.

まず、本発明に係る液晶表示装置100乃至300のいずれかを、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図15(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。   First, an example in which any one of the liquid crystal display devices 100 to 300 according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 15A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal display panel according to the present invention is applied.

続いて、本発明に係る液晶表示装置100乃至300のいずれかを、携帯電話機の表示部に適用した例について説明する。図15(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100乃至300のいずれかを適用した表示部724を備える。   Next, an example in which any one of the liquid crystal display devices 100 to 300 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 15B is a perspective view showing the configuration of this mobile phone. As shown in the figure, a mobile phone 720 includes a plurality of operation buttons 721, a receiver 722, a transmitter 723, and a display unit 724 to which any one of the liquid crystal display devices 100 to 300 according to the present invention is applied. Prepare.

なお、本発明に係る液晶表示装置100乃至300のいずれかを適用可能な電子機器としては、図15(a)に示したパーソナルコンピュータや図15(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Note that electronic devices to which any of the liquid crystal display devices 100 to 300 according to the present invention can be applied include the personal computer shown in FIG. 15A and the mobile phone shown in FIG. Examples include a liquid crystal television, a viewfinder type / monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, and a digital still camera.

第1実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。FIG. 3 is a plan view showing a configuration of electrodes and wirings of the liquid crystal display device according to the first embodiment. 第1実施形態に係る液晶表示装置の断面構成を示す。1 shows a cross-sectional configuration of a liquid crystal display device according to a first embodiment. 第1実施形態に係る素子基板の電極及び配線の構成等を示す平面図。The top view which shows the structure of the electrode, wiring, etc. of the element substrate which concern on 1st Embodiment. 第1実施形態に係るカラーフィルタ基板の電極の構成を示す。1 shows a configuration of electrodes of a color filter substrate according to a first embodiment. 第1実施形態に係る信号電位VA、VB及びVABの波形図である。It is a wave form diagram of signal potential VA, VB, and VAB concerning a 1st embodiment. 第1実施形態に係る液晶の透過率特性の最適化方法等を説明する図である。It is a figure explaining the optimization method etc. of the transmittance | permeability characteristic of the liquid crystal which concern on 1st Embodiment. 第1実施形態に係る液晶の透過率特性の最適化方法を説明する図である。It is a figure explaining the optimization method of the transmittance | permeability characteristic of the liquid crystal which concerns on 1st Embodiment. 第1実施形態に係る液晶の反射率特性の最適化方法を説明する図である。It is a figure explaining the optimization method of the reflectance characteristic of the liquid crystal concerning a 1st embodiment. 第2実施形態に係る液晶表示装置の断面構成を示す。The cross-sectional structure of the liquid crystal display device which concerns on 2nd Embodiment is shown. 第2実施形態に係る液晶の透過率特性の最適化方法等を説明する図である。It is a figure explaining the optimization method etc. of the transmittance | permeability characteristic of the liquid crystal which concern on 2nd Embodiment. 第2実施形態に係る液晶の透過率特性の最適化方法等を説明する図である。It is a figure explaining the optimization method etc. of the transmittance | permeability characteristic of the liquid crystal concerning 2nd Embodiment. 第3実施形態に係る液晶の透過率特性の最適化方法等を説明する図である。It is a figure explaining the optimization method etc. of the transmittance | permeability characteristic of the liquid crystal which concern on 3rd Embodiment. 第3実施形態に係る液晶の透過率特性の最適化方法等を説明する図である。It is a figure explaining the optimization method etc. of the transmittance | permeability characteristic of the liquid crystal which concern on 3rd Embodiment. 本発明の液晶表示装置を適用した電子機器の回路ブロック図。1 is a circuit block diagram of an electronic apparatus to which a liquid crystal display device of the present invention is applied. 本発明の液晶表示装置を適用した電子機器の例。6 shows examples of electronic devices to which the liquid crystal display device of the present invention is applied.

符号の説明Explanation of symbols

1 上側基板、 2 下側基板、 3 シール部材、 6 着色層、 7 導通部材、 8 走査電極、 10 画素電極、 31 走査線、 32 データ線、 21 TFD素子、 25 オーバーレイヤー、 25a コンタクトホール、 91 カラーフィルタ基板、 92、93、94 素子基板、 100、200、300 液晶表示装置
DESCRIPTION OF SYMBOLS 1 Upper substrate, 2 Lower substrate, 3 Seal member, 6 Colored layer, 7 Conductive member, 8 Scan electrode, 10 Pixel electrode, 31 Scan line, 32 Data line, 21 TFD element, 25 Overlayer, 25a Contact hole, 91 Color filter substrate, 92, 93, 94 Element substrate, 100, 200, 300 Liquid crystal display device

Claims (5)

データ線、二端子素子及び画素電極を有する第1基板と、走査線を有する第2基板との間に液晶が封入されてなる液晶装置であって、
前記二端子素子の素子容量をCTFD、前記画素電極と対向する前記走査線とに挟持された前記液晶の液晶容量をClc、前記画素電極に前記二端子素子を介して接続された前記データ線と当該画素電極との間に生じる寄生容量をCp、前記データ線の振幅電圧をVd、前記二端子素子の素子容量CTFDと前記寄生容量Cpとの和をC’TFD、前記液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、
前記寄生容量Cpは、前記画素電極と当該画素電極に前記二端子素子を介して接続された前記データ線との距離の大きさに反比例し、
前記液晶に印加される電圧Vlcは、
Vlc={C’TFD/(Clc+C’TFD)}×Vd < V(T50)
を満足するように設定されることを特徴とする液晶装置。
A liquid crystal device in which liquid crystal is sealed between a first substrate having a data line, a two-terminal element and a pixel electrode, and a second substrate having a scanning line,
The element capacitance of the two-terminal element is C TFD , the liquid crystal capacitance of the liquid crystal sandwiched between the scanning lines facing the pixel electrode is Clc, and the data line is connected to the pixel electrode via the two-terminal element Cp is the parasitic capacitance generated between the pixel electrode and the pixel electrode, the amplitude voltage of the data line is Vd, the element capacitance C TFD of the two-terminal element and the parasitic capacitance Cp is C ′ TFD , and the voltage of the liquid crystal − When the voltage corresponding to the transmittance of 50% in the transmittance characteristic is V (T50),
The parasitic capacitance Cp is inversely proportional to the distance between the pixel electrode and the data line connected to the pixel electrode via the two-terminal element,
The voltage Vlc applied to the liquid crystal is
Vlc = {C ′ TFD / (Clc + C ′ TFD )} × Vd <V (T50)
A liquid crystal device set to satisfy the above.
前記第1基板は透光性を有する透明基板を備え、
前記データ線、前記二端子素子及び前記画素電極は各々前記透明基板上に形成されており、
前記画素電極と当該画素電極に前記二端子素子を介して接続された前記データ線との距離は、当該画素電極と当該画素電極に接続されていない方の隣接する前記データ線との距離より大きくなっていることを特徴とする請求項1に記載の液晶装置。
The first substrate includes a transparent substrate having translucency,
The data line, the two-terminal element, and the pixel electrode are each formed on the transparent substrate,
A distance between the pixel electrode and the data line connected to the pixel electrode via the two-terminal element is larger than a distance between the pixel electrode and the adjacent data line not connected to the pixel electrode. The liquid crystal device according to claim 1, wherein:
前記第1基板は、透光性を有する透明基板と、コンタクトホールを有し前記透明基板上に形成される絶縁膜とを備え、
前記データ線及び前記二端子素子は、前記絶縁膜に覆われた状態で前記透明基板上に形成されていると共に、前記画素電極は、前記絶縁膜上に且つ前記データ線と重なる位置に形成された状態で前記コンタクトホールを介して前記二端子素子に接続されており、
前記寄生容量Cpは、前記絶縁膜の厚さに基づき規定されることを特徴とする請求項1に記載の液晶装置。
The first substrate includes a transparent substrate having translucency, and an insulating film having a contact hole and formed on the transparent substrate.
The data line and the two-terminal element are formed on the transparent substrate while being covered with the insulating film, and the pixel electrode is formed on the insulating film and at a position overlapping the data line. Connected to the two-terminal element through the contact hole
The liquid crystal device according to claim 1, wherein the parasitic capacitance Cp is defined based on a thickness of the insulating film.
前記第1基板は、透光性を有する透明基板と、コンタクトホールを有し前記透明基板上に形成される絶縁膜とを備え、
前記データ線及び前記二端子素子は、前記絶縁膜に覆われた状態で前記透明基板上に形成されていると共に、前記画素電極は、前記絶縁膜上に且つ各々の前記データ線の間に形成された状態で前記コンタクトホールを介して前記二端子素子に接続されており、
前記寄生容量Cpは、前記絶縁膜の厚さに基づき規定されることを特徴とする請求項1に記載の液晶装置。
The first substrate includes a transparent substrate having translucency, and an insulating film having a contact hole and formed on the transparent substrate.
The data line and the two-terminal element are formed on the transparent substrate while being covered with the insulating film, and the pixel electrode is formed on the insulating film and between the data lines. Connected to the two-terminal element through the contact hole in the state
The liquid crystal device according to claim 1, wherein the parasitic capacitance Cp is defined based on a thickness of the insulating film.
請求項1乃至4のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。

An electronic apparatus comprising the liquid crystal device according to claim 1.

JP2004182602A 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device Withdrawn JP2006003809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182602A JP2006003809A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182602A JP2006003809A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Publications (1)

Publication Number Publication Date
JP2006003809A true JP2006003809A (en) 2006-01-05

Family

ID=35772224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182602A Withdrawn JP2006003809A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Country Status (1)

Country Link
JP (1) JP2006003809A (en)

Similar Documents

Publication Publication Date Title
JP4717672B2 (en) Liquid crystal device and electronic device
US7561239B2 (en) Liquid crystal device and electronic apparatus
JP2003344836A (en) Transflective liquid crystal device and electronic appliance using the same
JP2006126788A (en) Liquid crystal device and electronic apparatus
JP4197000B2 (en) Electro-optical device and electronic apparatus
JP2007139948A (en) Electrooptical device and electronic equipment
JP4453434B2 (en) Liquid crystal device and electronic device
JP2007094025A (en) Electrooptic device and electronic equipment
JP2006259501A (en) Liquid crystal device and electronic equipment
JP2006017897A (en) Electro-optical apparatus and electronic appliance
JP2009080303A (en) Liquid crystal device and electronic equipment
JP4052293B2 (en) Liquid crystal device and electronic device
JP2006091486A (en) Electro-optical device and electronic equipment
JP4079187B2 (en) Transflective liquid crystal device and electronic device using the same
JP2006003809A (en) Liquid crystal apparatus and electronic device
JP2006003808A (en) Liquid crystal apparatus and electronic device
JP2005284056A (en) Liquid crystal display and electronic equipment
JP4622427B2 (en) Liquid crystal device and electronic device
JP2007065602A (en) Liquid crystal device and electronic apparatus
JP4305551B2 (en) Transflective liquid crystal device and electronic device using the same
JP2005316404A (en) Electro-optical device and electronic apparatus
JP2006091504A (en) Electrooptical device and electronic equipment
JP2006106516A (en) Substrate for electro-optical device, electro-optical device and manufacturing method thereof, and electronic equipment
JP2005284055A (en) Liquid crystal display and electronic equipment
JP4029907B2 (en) Liquid crystal device and electronic device using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080612