JP2006003808A - Liquid crystal apparatus and electronic device - Google Patents

Liquid crystal apparatus and electronic device Download PDF

Info

Publication number
JP2006003808A
JP2006003808A JP2004182594A JP2004182594A JP2006003808A JP 2006003808 A JP2006003808 A JP 2006003808A JP 2004182594 A JP2004182594 A JP 2004182594A JP 2004182594 A JP2004182594 A JP 2004182594A JP 2006003808 A JP2006003808 A JP 2006003808A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
tfd
data line
overlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004182594A
Other languages
Japanese (ja)
Inventor
Kazuhiro Tanaka
千浩 田中
Mutsumi Matsuo
睦 松尾
Kazuyoshi Sakai
一喜 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004182594A priority Critical patent/JP2006003808A/en
Publication of JP2006003808A publication Critical patent/JP2006003808A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent reduction of display quality, reduction of transmittance and the like due to vertical crosstalk to obtain display of high quality, in an active matrix liquid crystal apparatus. <P>SOLUTION: A plurality of scanning lines are formed on a color filter substrate, a plurality of data lines, TFD elements and pixel electrodes are formed on an element substrate and a liquid crystal is encapsulated in between the both substrates. The data lines 32 and the TFD elements 21 are covered with an over layer 25 and pixel electrodes 10 are connected to the TFD elements through contact holes 25a formed in the over layer and further connected to the data lines. A lower limit value of the thickness of the over layer formed on the upper side substrate is regulated based on the following formula 1 and formula 2. Formula 1 is Vc=äC'<SB>TFD</SB>/(C<SB>Lc</SB>+C'<SB>TFD</SB>)}×Vd<V(T50) and formula 2 is Cp=ε<SB>0</SB>×ε<SB>ovL</SB>(S/d). Thereby, reduction of display quality, reduction of transmittance and the like due to vertical crosstalk can be prevented and display of high quality can be obtained. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各種情報の表示に用いて好適な液晶装置および電子機器に関する。   The present invention relates to a liquid crystal device and an electronic apparatus suitable for use in displaying various information.

二端子素子型アクティブ・マトリクス、あるいはTFD(Thin Film Diode)と呼ばれる液晶表示装置では、一般的に、画素電極とその両側の各信号線との間隔が夫々狭いため、特に、画素電極とそれに接続されていない隣接する方の信号線との間に生じる寄生容量の影響により、いわゆる縦クロストークが生じ表示品位の低下を招いている。ここで、縦クロストークとは、灰色などを背景色として、赤、青、緑などの単色、或いは赤、青、緑の各色に対して補色の関係にある、シアン、マゼンタ、イエローなどの色を矩形状に表示したときに矩形表示領域の上下方向に位置する領域が、本来表示されるべき背景色より明るく表示されてしまい、かつ、微妙に色づいて表示されてしまう現象をいう。   In a liquid crystal display device called a two-terminal element type active matrix or TFD (Thin Film Diode), since the distance between the pixel electrode and each signal line on both sides is generally narrow, the pixel electrode and the connection to the pixel electrode are particularly important. A so-called vertical crosstalk occurs due to the influence of the parasitic capacitance generated between adjacent signal lines that are not formed, and the display quality is degraded. Here, vertical crosstalk is a color such as cyan, magenta, yellow, etc., which is a single color such as red, blue, or green, or a complementary color relationship with each color of red, blue, and green, with gray as the background color. Is a phenomenon in which an area positioned in the vertical direction of the rectangular display area is displayed brighter than the background color to be displayed and is displayed in a slightly colored manner.

なお、アクティブ素子としてTFT(薄膜トランジスタ)を用い、層間絶縁膜の厚さを所定の厚さに規定することにより、視認性に優れた透過型液晶表示装置が知られている(例えば、特許文献1を参照)。   Note that a transmissive liquid crystal display device excellent in visibility is known by using a TFT (thin film transistor) as an active element and defining the thickness of an interlayer insulating film to a predetermined thickness (for example, Patent Document 1). See).

特許第3272212号公報Japanese Patent No. 3272212

本発明は、上記の課題に鑑みてなされたものであり、絶縁層の厚さの下限値を所定の厚さに規定することにより、縦クロストークによる表示品位の低下及び透過率の低下等を防止して、高品位な表示を得ることが可能なオーバーレイヤー構造を有する液晶装置及びそれを用いた電子機器を提供することを課題とする。   The present invention has been made in view of the above problems, and by defining the lower limit value of the thickness of the insulating layer to a predetermined thickness, it is possible to reduce display quality and transmittance due to vertical crosstalk. It is an object of the present invention to provide a liquid crystal device having an overlayer structure capable of preventing and obtaining a high-quality display and an electronic apparatus using the liquid crystal device.

本発明の1つの観点では、相互に対向配置された第1基板と第2基板との間に液晶が封入されてなる液晶装置は、前記第1基板は、透光性を有する透明基板と、前記透明基板上に形成されたデータ線と、前記透明基板上に形成され前記データ線に接続された二端子素子と、コンタクトホールを有し前記透明基板上に形成され且つ前記データ線及び前記二端子素子を覆う絶縁膜と、前記絶縁膜上に形成され前記コンタクトホールを介して前記二端子素子に接続された画素電極とを有し、前記第2基板は、走査線を有し、前記二端子素子の容量をCTFD、前記画素電極と対向する前記走査線とに挟持された前記液晶の画素容量をCLc、前記画素電極に前記二端子素子を介して接続された前記データ線と当該画素電極との間に生じる寄生容量をC、前記データ線の振幅電圧をV、前記二端子素子の容量CTFDと前記寄生容量Cとの和をC’TFD、前記液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、前記寄生容量Cは前記絶縁膜の厚さと反比例し、前記絶縁膜の厚さは、{C’TFD/(CLc+C’TFD)}×V < V(T50)を満足するように設定される。 In one aspect of the present invention, a liquid crystal device in which liquid crystal is sealed between a first substrate and a second substrate that are arranged to face each other, the first substrate is a transparent substrate having translucency, A data line formed on the transparent substrate, a two-terminal element formed on the transparent substrate and connected to the data line, a contact hole and formed on the transparent substrate, and the data line and the two An insulating film covering the terminal element; and a pixel electrode formed on the insulating film and connected to the two-terminal element through the contact hole; the second substrate includes a scanning line; The capacitance of the terminal element is C TFD , the pixel capacitance of the liquid crystal sandwiched between the scanning line facing the pixel electrode is C Lc , and the data line connected to the pixel electrode via the two-terminal element and the data line Parasitic capacitance generated between pixel electrodes C p , the amplitude voltage of the data line is V d , the sum of the capacitance C TFD of the two-terminal element and the parasitic capacitance C p is C ′ TFD , and the transmittance in the voltage-transmittance characteristics of the liquid crystal is 50%. When the corresponding voltage is V (T50), the parasitic capacitance Cp is inversely proportional to the thickness of the insulating film, and the thickness of the insulating film is {C ′ TFD / (C Lc + C ′ TFD )} × It is set so as to satisfy V d <V (T50).

上記の液晶装置によれば、第1基板において、透明基板上には、薄膜ダイオードなどの二端子素子及びデータ線が形成される。また、透明基板上には絶縁膜(オーバーレイヤーとも称される)が形成されており、データ線及び二端子素子は絶縁膜にて覆われている。絶縁膜上には画素電極が形成されている。また、画素電極は絶縁膜に形成された開口、即ちコンタクトホールを介して二端子素子と接続されている。こうして、この液晶装置は、いわゆるオーバーレイヤー構造をなしている。   According to the above liquid crystal device, in the first substrate, a two-terminal element such as a thin film diode and a data line are formed on the transparent substrate. In addition, an insulating film (also referred to as an overlayer) is formed on the transparent substrate, and the data lines and the two-terminal elements are covered with the insulating film. A pixel electrode is formed on the insulating film. The pixel electrode is connected to the two-terminal element through an opening formed in the insulating film, that is, a contact hole. Thus, this liquid crystal device has a so-called overlayer structure.

この液晶装置において、透明基板上に絶縁膜を薄く形成し過ぎた場合には、画素電極と、それに接続されたデータ線との間に生じる寄生容量の影響で、いわゆる縦クロストークが生じて、表示品位が低下する。そこで、この液晶装置では、前記二端子素子の容量をCTFD、前記画素電極と対向する前記走査線とに挟持された前記液晶の画素容量をCLc、前記画素電極に前記二端子素子を介して接続された前記データ線と当該画素電極との間に生じる寄生容量をC、前記データ線の振幅電圧をV、前記二端子素子の容量CTFDと前記寄生容量Cとの和をC’TFD、前記液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、前記寄生容量Cは前記絶縁膜の厚さと反比例し、前記絶縁膜の厚さは、{C’TFD/(CLc+C’TFD)}×V < V(T50)を満足するように設定される。好適な例では、前記絶縁膜の厚さの下限値は0.5μm以上とすることができる。こうして、算出された絶縁膜の厚さ以上で透明基板上に絶縁膜を形成する。これにより、縦クロストークによる表示品位の低下及び透過率の低下等を防止することができ、高品位な表示を得ることができる。 In this liquid crystal device, when an insulating film is formed too thinly on the transparent substrate, so-called vertical crosstalk occurs due to the influence of parasitic capacitance generated between the pixel electrode and the data line connected thereto, Display quality deteriorates. Therefore, in this liquid crystal device, the capacitance of the two-terminal element is C TFD , the pixel capacitance of the liquid crystal sandwiched between the scanning lines facing the pixel electrode is C Lc , and the pixel electrode is interposed via the two-terminal element. C p is the parasitic capacitance generated between the data line connected to the pixel electrode and the pixel electrode, V d is the amplitude voltage of the data line, and the sum of the capacitance C TFD of the two-terminal element and the parasitic capacitance C p is C ′ TFD , where the voltage corresponding to 50% transmittance in the voltage-transmittance characteristics of the liquid crystal is V (T50), the parasitic capacitance Cp is inversely proportional to the thickness of the insulating film, The thickness is set so as to satisfy {C ′ TFD / (C Lc + C ′ TFD )} × V d <V (T 50). In a preferred example, the lower limit value of the thickness of the insulating film can be 0.5 μm or more. Thus, an insulating film is formed on the transparent substrate with a thickness equal to or greater than the calculated thickness of the insulating film. As a result, it is possible to prevent the display quality from being lowered and the transmittance from being lowered due to vertical crosstalk, and high-quality display can be obtained.

上記の液晶装置の一態様では、前記データ線は、前記透明基板上において前記画素電極と重なる位置に形成されており、真空の誘電率ε0、前記液晶の比誘電率をε、前記画素電極と前記データ線の重なり合う面積をSとしたときに、前記絶縁膜の厚さdは、下記の式 C=ε0×ε×(S/d)に基づいて規定される。 In one aspect of the liquid crystal device, the data line is formed at a position overlapping the pixel electrode on the transparent substrate, and a dielectric constant ε 0 of vacuum, a relative dielectric constant of the liquid crystal ε, and the pixel electrode The thickness d of the insulating film is defined on the basis of the following formula C p = ε 0 × ε × (S / d) where S is the area where the data lines overlap.

この態様によれば、上記の式 {C’TFD/(CLc+C’TFD)}×V < V(T50)において、V(T50)未満となる寄生容量Cを算出し、その寄生容量Cを上記の式 C=ε0×ε×(S/d)に代入して、絶縁膜の厚さdの下限値を算出する。こうして、算出された絶縁膜の厚さ以上で透明基板上に絶縁膜を形成する。これにより、縦クロストークによる表示品位の低下及び透過率の低下等を防止することができ、高品位な表示を得ることができる。 According to this aspect, in the above formula {C ′ TFD / (C Lc + C ′ TFD )} × V d <V (T50), the parasitic capacitance C p that is less than V (T50) is calculated, and the parasitic capacitance is calculated. Substituting C p into the above formula C p = ε 0 × ε × (S / d), the lower limit value of the thickness d of the insulating film is calculated. Thus, an insulating film is formed on the transparent substrate with a thickness equal to or greater than the calculated thickness of the insulating film. As a result, it is possible to prevent the display quality from being lowered and the transmittance from being lowered due to vertical crosstalk, and high-quality display can be obtained.

上記の液晶装置の他の態様では、前記データ線は、前記透明基板上において、当該透明基板を平面視したときに前記画素電極の両側の位置に形成することができる。これにより、画素電極とデータ線との距離が離れるので、絶縁膜の厚さの下限値をさらに小さい値に規定することができる。それゆえ、透明基板上に形成する絶縁膜の厚さの下限値を0.5μm以上とすることにより、縦クロストークによる表示品位の低下及び透過率の低下等を防止することができ、高品位な表示を得ることができる。   In another aspect of the liquid crystal device, the data line may be formed on the transparent substrate at positions on both sides of the pixel electrode when the transparent substrate is viewed in plan. Thereby, since the distance between the pixel electrode and the data line is increased, the lower limit value of the thickness of the insulating film can be defined to a smaller value. Therefore, by setting the lower limit of the thickness of the insulating film formed on the transparent substrate to 0.5 μm or more, it is possible to prevent deterioration in display quality and transmittance due to vertical crosstalk, and so on. Display can be obtained.

また、上記の液晶表示装置を備える電子機器を構成することができる。   In addition, an electronic device including the above-described liquid crystal display device can be configured.

[第1実施形態]
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の第1実施形態は、本発明を液晶表示装置に適用したものである。第1実施形態は、透明基板上に形成するオーバーレイヤーの厚さの下限値を所定の厚さに規定することにより、縦クロストークによる表示品位の低下及び透過率の低下等を夫々防止して、高品位な表示画像を得る。
[First embodiment]
The best mode for carrying out the present invention will be described below with reference to the drawings. In the following first embodiment, the present invention is applied to a liquid crystal display device. In the first embodiment, the lower limit value of the thickness of the overlayer formed on the transparent substrate is defined to be a predetermined thickness, thereby preventing a reduction in display quality and a decrease in transmittance due to vertical crosstalk. To obtain a high-quality display image.

まず、本発明の第1実施形態に係る液晶表示装置の構成について説明する。図1は、本発明の液晶表示装置100の概略構成を模式的に示す平面図である。図1では、主として、液晶表示装置100の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置100は、オーバーレイヤー構造を有する液晶表示装置である。また、本発明の液晶表示装置100は、TFD素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。また、本発明の液晶表示装置100は、ノーマリーホワイトモードを有する液晶表示装置でもある。図2は、図1の液晶表示装置100における切断線A−A’に沿った概略断面図を示す。   First, the configuration of the liquid crystal display device according to the first embodiment of the present invention will be described. FIG. 1 is a plan view schematically showing a schematic configuration of a liquid crystal display device 100 of the present invention. In FIG. 1, the configuration of electrodes and wirings of the liquid crystal display device 100 is mainly shown as a plan view. Here, the liquid crystal display device 100 of the present invention is a liquid crystal display device having an overlayer structure. The liquid crystal display device 100 of the present invention is an active matrix driving method using a TFD element and is a transflective liquid crystal display device. The liquid crystal display device 100 of the present invention is also a liquid crystal display device having a normally white mode. FIG. 2 is a schematic cross-sectional view along the cutting line A-A ′ in the liquid crystal display device 100 of FIG. 1.

まず、図2を参照して、切断線A−A’に沿った液晶表示装置100の断面構成について説明し、その後、液晶表示装置100の電極及び配線の構成について説明する。   First, the cross-sectional configuration of the liquid crystal display device 100 taken along the cutting line A-A ′ will be described with reference to FIG. 2, and then the configuration of electrodes and wirings of the liquid crystal display device 100 will be described.

図2において、液晶表示装置100は、素子基板92と、その素子基板92に対向して配置されるカラーフィルタ基板91とが枠状のシール部材3を介して貼り合わされ、内部にTN(Twisted Nematic)型の液晶が封入されて液晶層4が形成されてなる。この枠状のシール部材3には、複数の金粒子などの導通部材7が混入されている。素子基板92は透光性を有するガラスなどの透明基板1(以下、「上側基板」とも呼ぶ。)を備え、カラーフィルタ基板91は同じく透光性を有するガラスなどの透明基板2(以下、「下側基板」とも呼ぶ。)を備える。   In FIG. 2, the liquid crystal display device 100 includes an element substrate 92 and a color filter substrate 91 disposed so as to be opposed to the element substrate 92 with a frame-shaped seal member 3 attached thereto, and TN (Twisted Nematic) inside. ) Type liquid crystal is sealed to form a liquid crystal layer 4. A conductive member 7 such as a plurality of gold particles is mixed in the frame-shaped seal member 3. The element substrate 92 includes a transparent substrate 1 (hereinafter, also referred to as “upper substrate”) such as a light-transmitting glass, and the color filter substrate 91 is also a transparent substrate 2 (hereinafter referred to as “transparent glass”). Also referred to as a “lower substrate”.

下側基板2の内面上には、表面上に細かい凹凸が形成された散乱層9が形成されている。散乱層9の内面上は、所定の厚みを有する反射層5が形成されている。各反射層5には、矩形状の開口部20(以下、「透明領域」とも呼ぶ。)が複数形成されている。各反射層5は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部20は、カラーフィルタ基板91の内面上に縦横にマトリクス状に配列されたサブ画素SG毎に、当該サブ画素SGの全面積を基準として所定割合の面積を有するように形成されている。   On the inner surface of the lower substrate 2, a scattering layer 9 having fine irregularities formed on the surface is formed. On the inner surface of the scattering layer 9, a reflective layer 5 having a predetermined thickness is formed. A plurality of rectangular openings 20 (hereinafter also referred to as “transparent areas”) are formed in each reflective layer 5. Each reflective layer 5 can be formed of a thin film such as aluminum, an aluminum alloy, or a silver alloy. The opening 20 is formed so as to have an area of a predetermined ratio with respect to the total area of the sub-pixel SG for each sub-pixel SG arranged in a matrix in the vertical and horizontal directions on the inner surface of the color filter substrate 91.

反射層5上であって且つ各サブ画素SGの間には、隣接するサブ画素SG間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層BMが形成されている。この黒色遮光層BMは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、これに代えて、R、G、Bの着色層が相互に重ね合わされて形成された重ね遮光層(図示略)を用いてもよい。   On the reflective layer 5 and between the sub-pixels SG, a black light-shielding layer BM is provided between the adjacent sub-pixels SG to prevent light from entering from one sub-pixel to the other sub-pixel. Is formed. The black light shielding layer BM can be made of a black resin material, for example, a black pigment dispersed in a resin. Instead of this, an overlapping light shielding layer (not shown) formed by overlapping R, G, and B colored layers may be used.

また、反射層5上及び開口部20上には、サブ画素SG毎にR、G、Bの三色のいずれかからなる着色層6R、6G、及び6Bが形成されている。着色層6R、6G及び6Bによりカラーフィルタが構成される。画素Gは、R、G、Bのサブ画素SGから構成されるカラー1画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。また、図2に示すように、開口部20上に形成された着色層6の厚さは、反射層5上に形成された着色層6の厚さよりも厚く形成されている。これにより、着色層6は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。   On the reflective layer 5 and the opening 20, colored layers 6R, 6G, and 6B made of any of the three colors R, G, and B are formed for each subpixel SG. A color filter is constituted by the colored layers 6R, 6G, and 6B. A pixel G indicates a region for one color pixel composed of R, G, and B sub-pixels SG. In the following description, when referring to a colored layer regardless of color, it is simply referred to as “colored layer 6”, and when referring to a colored layer by distinguishing colors, it is referred to as “colored layer 6R” or the like. Further, as shown in FIG. 2, the thickness of the colored layer 6 formed on the opening 20 is formed to be thicker than the thickness of the colored layer 6 formed on the reflective layer 5. Thus, the colored layer 6 is designed to exhibit a desired hue and brightness in the reflective display mode and the transmissive display mode, respectively.

着色層6及び黒色遮光層BMの上には、透明樹脂等からなる保護層18が形成されている。この保護層18は、カラーフィルタ基板91及び液晶表示装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6を保護する機能を有する。保護層18の表面上には、ストライプ状のITO(Indium-Tin Oxide)などの透明電極(走査電極)8(以下、「下側基板2の走査線」とも呼ぶ)が形成されている。この透明電極8の一端はシール部材3内に延在しており、そのシール部材3内の導通部材7と電気的に接続されている。   A protective layer 18 made of a transparent resin or the like is formed on the colored layer 6 and the black light shielding layer BM. The protective layer 18 has a function of protecting the colored layer 6 from corrosion and contamination caused by chemicals used during the manufacturing process of the color filter substrate 91 and the liquid crystal display device 100. On the surface of the protective layer 18, a transparent electrode (scanning electrode) 8 (hereinafter also referred to as “scanning line of the lower substrate 2”) such as striped ITO (Indium-Tin Oxide) is formed. One end of the transparent electrode 8 extends into the seal member 3 and is electrically connected to the conducting member 7 in the seal member 3.

一方、上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。上側基板1の内面上において、TFD素子21はサブ画素毎に形成されていると共に、縦方向に配列された複数のTFD素子21は各データ線32に共通接続されている。上側基板1の内面上には、透明樹脂等からなり、絶縁性を有する絶縁膜、即ちオーバーレイヤー25が形成されている。TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。また、オーバーレイヤー25は、サブ画素毎に開口、即ちコンタクトホール25aを有している。各画素電極10は、各コンタクトホール25aを通じて、対応する各TFD素子21及び各データ線32に接続されている。オーバーレイヤー25及び画素電極10の各内面上には、透明樹脂等からなる保護層17が形成されている。上側基板1の内面上の左右周縁部には、走査線31が形成されている。走査線31の一端部はシール部材3内まで延在しており、その走査線31は、シール部材3内の導通部材7と電気的に接続されている。   On the other hand, a TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1. On the inner surface of the upper substrate 1, a TFD element 21 is formed for each sub-pixel, and a plurality of TFD elements 21 arranged in the vertical direction are commonly connected to each data line 32. On the inner surface of the upper substrate 1, an insulating film made of transparent resin or the like and having an insulating property, that is, an overlayer 25 is formed. The TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has an opening, that is, a contact hole 25a for each subpixel. Each pixel electrode 10 is connected to each corresponding TFD element 21 and each data line 32 through each contact hole 25a. A protective layer 17 made of a transparent resin or the like is formed on each inner surface of the overlayer 25 and the pixel electrode 10. Scanning lines 31 are formed on the left and right peripheral edges on the inner surface of the upper substrate 1. One end of the scanning line 31 extends into the seal member 3, and the scanning line 31 is electrically connected to the conduction member 7 in the seal member 3.

下側基板2の透明電極8の内面上、及び上側基板1の保護層17の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層4の厚さを均一に保持するために粒子状のスペーサ(図示略)がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。   An alignment film (not shown) is formed on the inner surface of the transparent electrode 8 of the lower substrate 2 and the inner surface of the protective layer 17 of the upper substrate 1. In order to keep the thickness of the liquid crystal layer 4 uniform between these alignment films, particulate spacers (not shown) are randomly arranged. As a material for the spacer, a material mainly composed of silica or resin is preferable.

下側基板2の外面上には、位相差板(1/4波長板)11及び偏光板12が配置されており、上側基板1の外面上には、位相差板(1/4波長板)13及び偏光板14が配置されている。また、偏光板12の下側には、バックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源などが好適である。   A retardation plate (¼ wavelength plate) 11 and a polarizing plate 12 are arranged on the outer surface of the lower substrate 2, and a retardation plate (¼ wavelength plate) on the outer surface of the upper substrate 1. 13 and a polarizing plate 14 are arranged. A backlight 15 is disposed below the polarizing plate 12. The backlight 15 is preferably a point light source such as an LED (Light Emitting Diode) or a linear light source such as a cold cathode fluorescent tube.

下側基板2の透明電極8、即ち下側基板2の走査線と、上側基板1の走査線31とは、シール部材3内に混入された導通部材7を介して上下導通している。   The transparent electrode 8 of the lower substrate 2, that is, the scanning line of the lower substrate 2, and the scanning line 31 of the upper substrate 1 are vertically connected via the conductive member 7 mixed in the seal member 3.

さて、第1実施形態の液晶表示装置100において反射型表示がなされる場合、液晶表示装置100に入射した外光は、図1に示す経路Rに沿って進行する。つまり、液晶表示装置100に入射した外光は、反射層5によって反射され観察者に至る。この場合、その外光は、着色層6が形成されている領域を通過して、その着色層6の下側にある反射層5により反射され、再度着色層6を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   When the reflective display is performed in the liquid crystal display device 100 of the first embodiment, the external light incident on the liquid crystal display device 100 travels along the path R shown in FIG. That is, the external light incident on the liquid crystal display device 100 is reflected by the reflective layer 5 and reaches the observer. In this case, the external light passes through the region where the colored layer 6 is formed, is reflected by the reflective layer 5 below the colored layer 6, and passes through the colored layer 6 again to have a predetermined hue. And brightness. Thus, a desired color display image is visually recognized by the observer.

一方、透過型表示がなされる場合、バックライト15から出射した照明光は、図1に示す経路Tに沿って進行し、透過領域、即ち、開口部20上の着色層6を通過して観察者に至る。この場合、その照明光は、着色層6を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。   On the other hand, when transmissive display is performed, the illumination light emitted from the backlight 15 travels along the path T shown in FIG. 1 and is observed through the transmissive region, that is, the colored layer 6 on the opening 20. To the person. In this case, the illumination light has a predetermined hue and brightness by passing through the colored layer 6. Thus, a desired color display image is visually recognized by the observer.

次に、図1、図3及び図4を参照して、本発明の素子基板92及びカラーフィルタ基板91の電極及び配線の構成について説明する。図3は、素子基板92を背面方向(即ち、図2における下方)から観察したときの素子基板92の電極及び配線などの構成を平面図として示す。図4は、カラーフィルタ基板91を正面方向(即ち、図2における上方)から観察したときのカラーフィルタ基板91の電極の構成を平面図として示す。なお、図3において電極や配線は観察方向の背面側に形成されるものであるが、説明の便宜上、実線で表すこととしている。また、図3及び図4において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。   Next, with reference to FIG. 1, FIG. 3, and FIG. 4, the configuration of the electrodes and wirings of the element substrate 92 and the color filter substrate 91 of the present invention will be described. FIG. 3 is a plan view showing a configuration of electrodes, wirings, and the like of the element substrate 92 when the element substrate 92 is observed from the back direction (that is, the lower side in FIG. 2). FIG. 4 is a plan view showing the configuration of the electrodes of the color filter substrate 91 when the color filter substrate 91 is observed from the front direction (that is, the upper side in FIG. 2). In FIG. 3, the electrodes and wirings are formed on the back side in the observation direction, but are represented by solid lines for convenience of explanation. 3 and 4, other elements other than the electrodes and wiring are not shown for convenience of explanation.

図1において、素子基板92の画素電極10と、カラーフィルタ基板91の透明電極8との交差する領域が表示の最小単位であるサブ画素SGを構成する。そして、このサブ画素SGが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が表示領域V(2点鎖線により囲まれる領域)である。この表示領域Vに、文字、数字、図形等の画像が表示される。また、図1において、液晶表示装置100の外形と、表示領域Vとによって区画された領域は、画像表示に寄与しない額縁領域38である。   In FIG. 1, a region where the pixel electrode 10 of the element substrate 92 and the transparent electrode 8 of the color filter substrate 91 intersect constitute a sub-pixel SG which is the minimum unit of display. A region in which a plurality of the sub-pixels SG are arranged in a matrix in the vertical direction and the horizontal direction in the drawing is a display region V (region surrounded by a two-dot chain line). In the display area V, images such as letters, numbers, and figures are displayed. In FIG. 1, an area defined by the outer shape of the liquid crystal display device 100 and the display area V is a frame area 38 that does not contribute to image display.

先ず、図3を参照して、素子基板92の電極及び配線の構成などについて説明する。素子基板92は、TFD素子21、画素電極10、複数の走査線31、複数のデータ線32、YドライバIC33、XドライバIC34、及び複数の外部接続用端子35を備えている。   First, with reference to FIG. 3, the structure of the electrode and wiring of the element substrate 92 will be described. The element substrate 92 includes a TFD element 21, a pixel electrode 10, a plurality of scanning lines 31, a plurality of data lines 32, a Y driver IC 33, an X driver IC 34, and a plurality of external connection terminals 35.

素子基板92の張り出し領域36上には、YドライバIC33及びXドライバIC34が例えばACF(Anisotropic Conductive Film:異方性導電膜)を介して、それぞれ実装されている。なお、図3において、素子基板92の張り出し領域36側の辺92aから反対側の辺92cへ向かう方向をX方向とし、辺92dから辺92bへ向かう方向をY方向とする。   On the projecting region 36 of the element substrate 92, a Y driver IC 33 and an X driver IC 34 are mounted, for example, via an ACF (Anisotropic Conductive Film). In FIG. 3, the direction from the side 92a on the projecting region 36 side of the element substrate 92 to the side 92c on the opposite side is defined as the X direction, and the direction from the side 92d to the side 92b is defined as the Y direction.

張り出し領域36上には、複数の外部接続用端子35が形成されている。YドライバIC33及びXドライバIC34の各入力端子(図示略)は、導電性を有するバンプを介して、その複数の外部用接続端子35にそれぞれ接続されている。外部接続用端子35は、ACFや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置100へ信号や電力が供給される。   A plurality of external connection terminals 35 are formed on the overhang region 36. Each input terminal (not shown) of the Y driver IC 33 and the X driver IC 34 is connected to the plurality of external connection terminals 35 through conductive bumps. The external connection terminal 35 is connected to a wiring board (not shown) such as a flexible printed board via ACF or solder. Thereby, for example, signals and power are supplied to the liquid crystal display device 100 from an electronic device such as a mobile phone or an information terminal.

XドライバIC34の出力端子(図示略)は、導電性を有するバンプを介して、複数のデータ線32に接続されている。一方、各YドライバIC33の出力端子(図示略)は、導電性を有するバンプを介して、複数の走査線31に接続されている。これにより、各YドライバIC33は複数の走査線31に走査信号を、XドライバIC34は複数のデータ線32にデータ信号をそれぞれ出力する。   The output terminal (not shown) of the X driver IC 34 is connected to the plurality of data lines 32 through conductive bumps. On the other hand, the output terminal (not shown) of each Y driver IC 33 is connected to the plurality of scanning lines 31 via conductive bumps. Accordingly, each Y driver IC 33 outputs a scanning signal to the plurality of scanning lines 31, and the X driver IC 34 outputs a data signal to the plurality of data lines 32.

複数のデータ線32は、紙面縦方向に延在する直線状の配線であり、張り出し領域36から表示領域VにかけてX方向に形成されている。各データ線32は一定の間隔を隔てて形成されている。また、各データ線32は、適宜の間隔をおいて複数のTFD素子21に接続されており、各TFD素子21は対応する各画素電極10にコンタクトホール25aを通じて接続されている。   The plurality of data lines 32 are linear wirings extending in the vertical direction on the paper surface, and are formed in the X direction from the overhanging region 36 to the display region V. Each data line 32 is formed at a constant interval. Each data line 32 is connected to a plurality of TFD elements 21 at appropriate intervals, and each TFD element 21 is connected to a corresponding pixel electrode 10 through a contact hole 25a.

複数の走査線31は、本線部分31aと、その本線部分31aに対して略直角に折れ曲がる折れ曲がり部分31bとにより構成されている。各本線部分31aは、額縁領域38内を張り出し領域36からX方向に形成されている。また、各本線部分31aは、各データ線32に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分31bは、額縁領域38内において、左右に位置するシール部材3内までY方向に延在している。そして、その折れ曲がり部分31bの終端部は、シール部材3内で導通部材7に接続されている。   The plurality of scanning lines 31 includes a main line portion 31a and a bent portion 31b that bends at substantially right angles to the main line portion 31a. Each main line portion 31 a is formed in the X direction from the overhanging region 36 in the frame region 38. Each main line portion 31a is formed substantially parallel to each data line 32 and at a predetermined interval. Each bent portion 31b extends in the Y direction to the inside of the seal member 3 located on the left and right in the frame region 38. The end portion of the bent portion 31 b is connected to the conductive member 7 in the seal member 3.

次に、カラーフィルタ基板91の電極の構成について説明する。カラーフィルタ基板91は、Y方向にストライプ状の透明電極(走査電極)8が形成されている。各透明電極8の左端部或いは右端部は、図1及び図4に示すように、シール部材3内まで延在しており、且つ、シール部材3内の導通部材7に接続されている。   Next, the configuration of the electrodes of the color filter substrate 91 will be described. The color filter substrate 91 has stripe-shaped transparent electrodes (scanning electrodes) 8 formed in the Y direction. As shown in FIGS. 1 and 4, the left end portion or the right end portion of each transparent electrode 8 extends into the seal member 3 and is connected to the conduction member 7 in the seal member 3.

以上に述べた、カラーフィルタ基板91と素子基板92とをシール部材3を介して貼り合わせた状態が図1に示されている。図示のように、カラーフィルタ基板91の各透明電極8は、素子基板92の各データ線32に対して直交しており、且つ、横列をなす複数の画素電極10と平面的に重なり合っている。このように、透明電極8と画素電極10とが重なり合う領域がサブ画素SGを構成する。   FIG. 1 shows a state where the color filter substrate 91 and the element substrate 92 are bonded together via the seal member 3 as described above. As shown in the figure, each transparent electrode 8 of the color filter substrate 91 is orthogonal to each data line 32 of the element substrate 92 and overlaps the plurality of pixel electrodes 10 in a row in a plane. Thus, the region where the transparent electrode 8 and the pixel electrode 10 overlap constitutes the sub-pixel SG.

また、カラーフィルタ基板91の透明電極8(即ち、カラーフィルタ基板91側の走査線)と、素子基板92の走査線31とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極8と走査線31とは、シール部材3内の導通部材7を介して上下導通している。つまり、透明電極8たるカラーフィルタ基板91の各走査線と、素子基板92の各走査線31との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板91の透明電極8は、素子基板92の走査線31を介して、紙面左右に夫々位置する各YドライバIC33に電気的に接続されている。   Further, the transparent electrode 8 (that is, the scanning line on the color filter substrate 91 side) of the color filter substrate 91 and the scanning line 31 of the element substrate 92 alternately overlap between the left side and the right side as shown in the figure. The transparent electrode 8 and the scanning line 31 are vertically connected via the conductive member 7 in the seal member 3. That is, conduction between each scanning line of the color filter substrate 91 as the transparent electrode 8 and each scanning line 31 of the element substrate 92 is alternately realized between the left side and the right side as shown in the figure. Thereby, the transparent electrode 8 of the color filter substrate 91 is electrically connected to the Y driver ICs 33 located on the left and right sides of the paper via the scanning lines 31 of the element substrate 92.

次に、図5を参照して、液晶表示装置100における階調表示の方法について説明する。なお、本例ではノーマリーホワイトの液晶パネルであるとする。図5(a)は、YドライバIC33から走査線31を介して走査電極8に印加される走査電位VAの駆動波形を示す。図5(b)は、XドライバIC34からデータ線32に印加される信号電位VBの駆動波形を示す。図5(c)は、走査電極8及びデータ線32の電極間電圧VABの駆動波形を示す。   Next, a gradation display method in the liquid crystal display device 100 will be described with reference to FIG. In this example, it is assumed that the liquid crystal panel is normally white. FIG. 5A shows a driving waveform of the scanning potential VA applied to the scanning electrode 8 from the Y driver IC 33 via the scanning line 31. FIG. 5B shows a drive waveform of the signal potential VB applied from the X driver IC 34 to the data line 32. FIG. 5C shows a driving waveform of the interelectrode voltage VAB of the scanning electrode 8 and the data line 32.

YドライバIC33は、走査線31を介して走査電極8に対して走査電位VAを印加する。一方、XドライバIC34は、データ線32に対して信号電位VBを印加する。電位VA及びVBについて説明する。まず、走査電極8には、図5(a)に示すような走査電位VAが印加される。ライン選択期間T毎に、各走査線31を介して各走査電極8は順次選択され、ある共通電位VGNDに対して±Vselなる電位差、即ち電圧を持ついずれかの電位が印加される。なお、この電圧Vselを選択電圧と呼ぶ。そして、ライン選択期間T後には、共通電位VGNDに対して±Vhldなる電圧を持ついずれかの電位が印加される。保持期間Thにおいて、選択時の電位がVGND+VselのときにはVGND+Vhldの電位が印加され、選択時の電位がVGND−VselのときにはVGND−Vhldの電位が印加される。なお、この電圧Vhldを保持電圧と呼ぶ。また、全ての走査電極8が一巡して選択され終わる期間をフィールド期間といい、次のフィールド期間では、先のフィールド期間とは逆特性の選択電圧を用いて順次、走査電極を選択していく。   The Y driver IC 33 applies a scanning potential VA to the scanning electrode 8 through the scanning line 31. On the other hand, the X driver IC 34 applies the signal potential VB to the data line 32. The potentials VA and VB will be described. First, a scanning potential VA as shown in FIG. 5A is applied to the scanning electrode 8. For each line selection period T, each scanning electrode 8 is sequentially selected via each scanning line 31, and a potential difference of ± Vsel with respect to a certain common potential VGND, that is, any potential having a voltage is applied. This voltage Vsel is called a selection voltage. Then, after the line selection period T, any potential having a voltage of ± Vhld with respect to the common potential VGND is applied. In the holding period Th, when the potential at the time of selection is VGND + Vsel, the potential of VGND + Vhld is applied, and when the potential at the time of selection is VGND-Vsel, the potential of VGND-Vhld is applied. This voltage Vhld is called a holding voltage. A period in which all the scan electrodes 8 are selected in a round is called a field period. In the next field period, the scan electrodes are sequentially selected using a selection voltage having a characteristic opposite to that of the previous field period. .

一方、データ線32に対しては、図5(b)に示すように、共通電位VGNDに対して±Vsigなる電圧を持ついずれかの電位が印加される。ここで、ある選択期間に選択された走査電極8に印加する電位がVGND+Vselの場合に、VGND−Vsigをオン電位Von、VGND+Vsigをオフ電位Voffとして用いる。また、ある選択期間に選択された走査電極8に印加する電位がVGND−Vselの場合に、VGND+Vsigをオン電位Von、VGND−Vsigをオフ電位Voffとして用いる。   On the other hand, as shown in FIG. 5B, any potential having a voltage of ± Vsig with respect to the common potential VGND is applied to the data line 32. Here, when the potential applied to the scan electrode 8 selected in a certain selection period is VGND + Vsel, VGND−Vsig is used as the ON potential Von, and VGND + Vsig is used as the OFF potential Voff. Further, when the potential applied to the scan electrode 8 selected in a certain selection period is VGND−Vsel, VGND + Vsig is used as the on potential Von and VGND−Vsig is used as the off potential Voff.

即ち、信号電位VBの各ライン選択期間T内の波形は、当該データ線32に係る列における各画素の階調に応じて設定されるが、まず、信号電位VBは、各ライン選択期間T毎にオン区間とオフ区間に分割され、オン区間においてはオン電位Vonに、オフ区間においてはオフ電位Voffに設定される。即ち、信号電位VBは、階調値に応じてパルス幅変調される。そして、画素に与えるべき階調が高くなるほど(ノーマリーホワイトモードでは暗くなるほど)、オン区間の占める割合が大きく設定される。   That is, the waveform of the signal potential VB in each line selection period T is set according to the gradation of each pixel in the column related to the data line 32. First, the signal potential VB is set for each line selection period T. Are divided into an ON section and an OFF section, and are set to the ON potential Von in the ON section and to the OFF potential Voff in the OFF section. That is, the signal potential VB is pulse width modulated according to the gradation value. Then, the higher the gradation to be given to the pixel (the darker the normally white mode), the larger the proportion occupied by the ON section.

次に、走査電極8及びデータ線32の電極間電圧VABを図5(c)の実線で示す。この電極間電位VABが液晶層4に対して印加される。図示のように、電極間電圧VABの絶対値は、当該画素の選択期間において高くなることがわかる。また、液晶層4に印加される液晶層電圧VLCは、図5(c)のハッチングで示すようになる。液層層電圧VLCが変化する際には、液晶層4が形成する容量を充放電しなければならないため、液晶層電圧VLCは電極間電圧VABに対して過渡応答的に変化する。なお、図5(c)において電圧VNLは電極間電圧VABと液層層電圧VLCとの差、即ちTFD素子21の端子電圧である。以上のように、液晶表示装置100では、液晶層4に印加する駆動電圧をパルス幅変調することにより階調表示が行われる。   Next, the interelectrode voltage VAB of the scan electrode 8 and the data line 32 is indicated by a solid line in FIG. This interelectrode potential VAB is applied to the liquid crystal layer 4. As shown in the figure, it can be seen that the absolute value of the interelectrode voltage VAB increases during the selection period of the pixel. Further, the liquid crystal layer voltage VLC applied to the liquid crystal layer 4 is indicated by hatching in FIG. When the liquid layer voltage VLC changes, the capacity formed by the liquid crystal layer 4 must be charged and discharged, so the liquid crystal layer voltage VLC changes in a transient response to the interelectrode voltage VAB. In FIG. 5C, the voltage VNL is the difference between the interelectrode voltage VAB and the liquid layer voltage VLC, that is, the terminal voltage of the TFD element 21. As described above, in the liquid crystal display device 100, gradation display is performed by pulse width modulation of the driving voltage applied to the liquid crystal layer 4.

(オーバーレイヤー構造)
まず、図6及び図7を参照して、本発明の液晶表示装置100に係るオーバーレイヤー構造について詳述する。図6は、素子基板92における複数の画素電極10等のレイアウトを示す平面図である。図7(a)は、図6の切断線B−B’に沿った断面図を示す。図7(b)は、図7(a)における領域E1の部分、即ち画素電極10と、TFD素子21及びデータ線32との接続部分の近傍を拡大した断面図を示す。なお、図6は、背面側から観察側を見た場合の構成を示しているので、図6では手前側が、図7(a)では上側が、それぞれ背面側となる。
(Overlayer structure)
First, an overlayer structure according to the liquid crystal display device 100 of the present invention will be described in detail with reference to FIGS. FIG. 6 is a plan view showing a layout of the plurality of pixel electrodes 10 and the like on the element substrate 92. FIG. 7A shows a cross-sectional view along the cutting line BB ′ of FIG. FIG. 7B shows an enlarged cross-sectional view of the region E1 in FIG. 7A, that is, the vicinity of the connection portion between the pixel electrode 10 and the TFD element 21 and the data line 32. Since FIG. 6 shows a configuration when the observation side is viewed from the back side, the front side in FIG. 6 and the upper side in FIG.

本発明の液晶表示装置100における素子基板92の構造、即ちオーバーレイヤー構造について説明する。なお、画素電極10及びオーバーレイヤー25を覆うように保護層17が形成されるが(図2を参照)、図6及び図7では、説明の便宜上、省略している。   The structure of the element substrate 92 in the liquid crystal display device 100 of the present invention, that is, the overlayer structure will be described. Although the protective layer 17 is formed so as to cover the pixel electrode 10 and the overlayer 25 (see FIG. 2), it is omitted in FIGS. 6 and 7 for convenience of explanation.

上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。   A phase difference plate 13 and a polarizing plate 14 are disposed on the outer surface of the upper substrate 1. On the other hand, a TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1.

図7(b)に示すように、TFD素子21は、第1のTFD素子21a及び第2のTFD素子21bから構成される。第1のTFD素子21a及び第2のTFD素子21bは、タンタルタングステンなどからなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成された絶縁膜323と、この表面に形成されて相互に離間した第2金属膜316、336とを有する。このうち、第2金属膜316、336は、クロム等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、データ線21からT字状に分岐したものが用いられる一方、後者の第2金属膜336は、ITO等の画素電極10の接続部分10zに接続するために用いられる。   As shown in FIG. 7B, the TFD element 21 includes a first TFD element 21a and a second TFD element 21b. The first TFD element 21a and the second TFD element 21b include an island-shaped first metal film 322 made of tantalum tungsten or the like, and an insulating film 323 formed by anodizing the surface of the first metal film 322. And second metal films 316 and 336 formed on the surface and spaced apart from each other. Among these, the second metal films 316 and 336 are formed by patterning the same conductive film such as chromium, and the former second metal film 316 is branched from the data line 21 in a T shape, The latter second metal film 336 is used for connection to the connection portion 10z of the pixel electrode 10 such as ITO.

ここで、TFD素子21のうち、第1のTFD素子21aは、データ線32の側からみると順番に、第2金属膜316/絶縁膜323/第1金属膜322となって、金属/絶縁体/金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第2のTFD素子21bは、データ線32の側からみると順番に、第1金属膜322/絶縁膜323/第2金属膜336となって、第1のTFD素子21aとは逆向きの構造を採る。このため、第2のTFD素子21bの電流−電圧特性は、第1のTFD素子21aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子21は、2つのTFDを互いに逆向きに直列接続した形となるため、1つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。   Here, among the TFD elements 21, the first TFD element 21 a becomes the second metal film 316 / insulating film 323 / first metal film 322 in order when viewed from the data line 32 side. Due to the body / metal structure, the current-voltage characteristics are nonlinear in both positive and negative directions. On the other hand, when viewed from the data line 32 side, the second TFD element 21b becomes a first metal film 322 / insulating film 323 / second metal film 336 in the order opposite to the first TFD element 21a. The structure of For this reason, the current-voltage characteristics of the second TFD element 21b are obtained by making the current-voltage characteristics of the first TFD element 21a point-symmetric with respect to the origin. As a result, the TFD element 21 has a shape in which two TFDs are connected in series in opposite directions. Therefore, the current-voltage nonlinear characteristic is symmetric in both positive and negative directions compared to the case of using one element. become.

また、図7(b)に示すように、データ線32の下層には、上側基板1から第1金属膜312、絶縁膜313が形成されている。図6に示すように、データ線32a、32b、32cは、それぞれ画素電極10a、10b、10cの下側で画素電極10と重なり合う位置に配置されている。   As shown in FIG. 7B, a first metal film 312 and an insulating film 313 are formed from the upper substrate 1 below the data line 32. As shown in FIG. 6, the data lines 32a, 32b, and 32c are arranged at positions overlapping the pixel electrode 10 below the pixel electrodes 10a, 10b, and 10c, respectively.

また、上側基板1の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。オーバーレイヤー25は、平面視すると略円形をなす開口、即ちコンタクトホール25aを有している。特に、画素電極10と上側基板1とに挟持されたオーバーレイヤー25の厚さはD10以上に規定されているが、この点については後述する。   Further, an overlayer 25 is formed on the inner surface of the upper substrate 1, and the TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has a substantially circular opening, that is, a contact hole 25a in plan view. In particular, the thickness of the overlayer 25 sandwiched between the pixel electrode 10 and the upper substrate 1 is defined as D10 or more, which will be described later.

また、オーバーレイヤー25の内面上には、画素電極10が形成されている。なお、図7(a)において、画素電極10bとデータ線32bとの距離はD100となっている。   Further, the pixel electrode 10 is formed on the inner surface of the overlayer 25. In FIG. 7A, the distance between the pixel electrode 10b and the data line 32b is D100.

画素電極10は、オーバーレイヤー25の内面上にマトリクス状に配列されている。画素電極10a、10b、10cは、B(青)、R(赤)、G(緑)の各色に対応する着色層6と夫々対向している。また、各画素電極10は、コンタクトホール25a内に延びてTFD素子21と電気的に接続される接続部分10zを有している。各画素電極10の接続部分10zは、コンタクトホール25aを介して、対応するTFD素子21の第2金属膜336と接続されている。そして、同一列に属する画素電極10は、それぞれTFD素子21を介して、1本のデータ線32に共通接続されている。また、同一行に属する画素電極10は、夫々1本の透明電極8(走査線)と対向している。   The pixel electrodes 10 are arranged in a matrix on the inner surface of the overlayer 25. The pixel electrodes 10a, 10b, and 10c are opposed to the colored layers 6 corresponding to B (blue), R (red), and G (green) colors, respectively. Each pixel electrode 10 has a connection portion 10 z that extends into the contact hole 25 a and is electrically connected to the TFD element 21. The connection portion 10z of each pixel electrode 10 is connected to the second metal film 336 of the corresponding TFD element 21 through the contact hole 25a. The pixel electrodes 10 belonging to the same column are commonly connected to one data line 32 via the TFD elements 21. In addition, the pixel electrodes 10 belonging to the same row face one transparent electrode 8 (scanning line).

(オーバーレイヤー25の厚さの下限値の規定方法)
本発明の液晶表示装置100のようにオーバーレイヤー構造を有する液晶表示装置では、オーバーレイヤー25の厚さをどの程度に規定するかが重要となってくる。この理由は、オーバーレイヤー25を上側基板1上に厚く形成し過ぎたり、或いはその逆にオーバーレイヤー25を上側基板1上に薄く形成し過ぎると、表示品位の低下などをもたら恐れがあるからである。
(Method for defining the lower limit value of the thickness of the overlayer 25)
In a liquid crystal display device having an overlayer structure such as the liquid crystal display device 100 of the present invention, it is important how much the thickness of the overlayer 25 is defined. This is because if the overlayer 25 is formed too thick on the upper substrate 1, or conversely, if the overlayer 25 is formed too thin on the upper substrate 1, the display quality may be deteriorated. It is.

ここで、図8(a)に示す表1を参照して、オーバーレイヤー25の厚さ(図7(a)におけるオーバーレイヤー25の厚さD10を参照)と、透過率、色相(色み)、コンタクトホールの加工性、及び縦クロストークとの関係について述べる。なお、表1では、オーバーレイヤー25の厚さと透過率等との関係を概略的に把握するため、それらの各要素が良好である場合には「○」を、それらの各要素が不良好である場合には「×」を夫々表記する。   Here, referring to Table 1 shown in FIG. 8A, the thickness of the overlayer 25 (see the thickness D10 of the overlayer 25 in FIG. 7A), the transmittance, and the hue (color). The relationship between contact hole processability and vertical crosstalk will be described. In Table 1, in order to roughly grasp the relationship between the thickness of the overlayer 25 and the transmittance, etc., when each of those elements is good, “◯” is indicated, and each of those elements is not good. In some cases, “x” is written.

上側基板1上にオーバーレイヤー25を厚く形成した場合には、表1に示すように、透過率が低下し、色相(色み)が悪くなり、尚且つコンタクトホール25aの加工性が低下する一方、縦クロストークは発生し難くなる。即ち、オーバーレイヤー25が厚くなると、それだけ外光やバックライト15から出射される光の一部がオーバーレイヤー25に吸収されてしまう割合が増加する。このため、画素電極10及び着色層6を通過する光の量が減るので、透過率が低下し、色相も悪くなる。また、オーバーレイヤー25が厚くなるほど、オーバーレイヤー25に所望する大きさの開口を形成し難くなるので、コンタクトホール25aの加工性が低下する。但し、オーバーレイヤー25が厚くなると、データ線32と画素電極10との距離が離れるため、データ線32と画素電極10との間に生じる寄生容量は小さくなる。このため、縦クロストークは発生し難くなる。尚、縦クロストークについては後述する。   When the overlayer 25 is formed thick on the upper substrate 1, as shown in Table 1, the transmittance decreases, the hue (color) deteriorates, and the workability of the contact hole 25a decreases. , Vertical crosstalk is less likely to occur. That is, as the overlayer 25 becomes thicker, the proportion of the outside light and part of the light emitted from the backlight 15 being absorbed by the overlayer 25 increases accordingly. For this reason, since the amount of light passing through the pixel electrode 10 and the colored layer 6 is reduced, the transmittance is lowered and the hue is also deteriorated. Further, as the overlayer 25 becomes thicker, it becomes more difficult to form an opening having a desired size in the overlayer 25, so that the workability of the contact hole 25a is lowered. However, when the overlayer 25 is thick, the distance between the data line 32 and the pixel electrode 10 is increased, so that the parasitic capacitance generated between the data line 32 and the pixel electrode 10 is reduced. For this reason, vertical crosstalk hardly occurs. The vertical crosstalk will be described later.

一方、上側基板1上にオーバーレイヤー25を薄く形成した場合には、表1に示すように、透過率が高くなり、色相(色み)が良くなり、尚且つコンタクトホール25aの加工性が向上する一方、縦クロストークは発生し易くなる。即ち、オーバーレイヤー25が薄くなると、それだけ外光やバックライト15から出射される光の一部がオーバーレイヤー25に吸収される割合が減少する。このため、画素電極10及び着色層6を透過する光の量が増加するので、透過率が高くなり、色相も良くなる。また、オーバーレイヤー25が薄くなるほど、オーバーレイヤー25に所望する大きさの開口を形成し易くなるので、コンタクトホール25aの加工性が向上する。但し、オーバーレイヤー25が薄くなると、データ線32と画素電極10との距離が近くなるため、データ線32と画素電極10との間に生じる寄生容量は大きくなる。このため、縦クロストークは発生し易くなる。   On the other hand, when the overlayer 25 is thinly formed on the upper substrate 1, as shown in Table 1, the transmittance is increased, the hue (color) is improved, and the workability of the contact hole 25a is improved. On the other hand, vertical crosstalk is likely to occur. That is, as the overlayer 25 becomes thinner, the proportion of external light and a part of the light emitted from the backlight 15 that is absorbed by the overlayer 25 decreases. For this reason, since the amount of light transmitted through the pixel electrode 10 and the colored layer 6 increases, the transmittance is increased and the hue is improved. Further, the thinner the overlayer 25 is, the easier it is to form an opening of a desired size in the overlayer 25, so that the workability of the contact hole 25a is improved. However, when the overlayer 25 is thinned, the distance between the data line 32 and the pixel electrode 10 becomes short, so that the parasitic capacitance generated between the data line 32 and the pixel electrode 10 increases. For this reason, vertical crosstalk is likely to occur.

以上に述べたように、オーバーレイヤー構造を有する液晶表示装置では、上側基板1上にオーバーレイヤー25を厚く形成し過ぎたり、或いは上側基板1上にオーバーレイヤー25を薄く形成し過ぎたりすると表示品位の低下等を招くので、オーバーレイヤー25の厚さをどの程度に規定するかが重要となってくる。   As described above, in the liquid crystal display device having the overlayer structure, if the overlayer 25 is formed too thick on the upper substrate 1 or the overlayer 25 is formed too thin on the upper substrate 1, the display quality is improved. Therefore, it is important to determine the thickness of the overlayer 25.

上記したように、オーバーレイヤー25が厚過ぎると、透過率が低下し、色相(色み)が悪くなり、尚且つコンタクトホール25の加工性が低下する。そこで、上側基板1上に形成するオーバーレイヤー25の厚さの上限値は、画素電極の開口率等とバックライト15の明るさとの観点、即ち、所望する表示領域Vの輝度等の観点から規定するのが好ましい。例えば、本発明の液晶表示装置100では、上側基板1上に形成するオーバーレイヤー25の厚さの上限値を約4μm以下とするのが好ましい。ここで、オーバーレイヤー25の膜厚と透過率との関係を規定する式は、
T / 100 = α × exp(−d) 式(1)
で表される。ここで、「T」は透過率(%)であり、「α」は吸光係数であり、「d」は上側基板1上に形成するオーバーレイヤー25の厚さである。
As described above, when the overlayer 25 is too thick, the transmittance decreases, the hue (color) deteriorates, and the workability of the contact hole 25 decreases. Therefore, the upper limit value of the thickness of the overlayer 25 formed on the upper substrate 1 is defined from the viewpoint of the aperture ratio of the pixel electrode and the brightness of the backlight 15, that is, from the viewpoint of the luminance of the desired display area V, etc. It is preferable to do this. For example, in the liquid crystal display device 100 of the present invention, the upper limit value of the thickness of the overlayer 25 formed on the upper substrate 1 is preferably about 4 μm or less. Here, the equation defining the relationship between the film thickness of the overlayer 25 and the transmittance is:
T / 100 = α × exp (−d) Formula (1)
It is represented by Here, “T” is the transmittance (%), “α” is the extinction coefficient, and “d” is the thickness of the overlayer 25 formed on the upper substrate 1.

例えば、比誘電率が3.4、及び透過率94%(波長400〜780nm、オーバーレイヤーの膜厚の厚さが2μmのとき)の絶縁性の材料を用いて、上側基板1上にオーバーレイヤー25を約4μmの厚さに形成した場合、上記の式(1)より、透過率Tは約88(%)となる。よって、この場合には、十分な透過率が得られ、色相も良くなる。なお、オーバーレイヤー25の厚さが4μm以下であれば、コンタクトホール25aの加工性も向上する。   For example, an overlayer is formed on the upper substrate 1 using an insulating material having a relative dielectric constant of 3.4 and a transmittance of 94% (wavelength of 400 to 780 nm, when the thickness of the overlayer is 2 μm). When 25 is formed to a thickness of about 4 μm, the transmittance T is about 88 (%) from the above equation (1). Therefore, in this case, sufficient transmittance is obtained and the hue is improved. If the thickness of the overlayer 25 is 4 μm or less, the workability of the contact hole 25a is also improved.

一方、オーバーレイヤー25の厚さが薄過ぎると、縦クロストークが発生し易くなる。そこで、本発明の液晶表示装置100では、特に、上側基板1上に形成するオーバーレイヤー25の厚さD10(図7(a)を参照)の下限値は縦クロストークを低減するという観点から規定する。ここで、オーバーレイヤー25の厚さD10の下限値の規定方法を説明するのに先立ち、縦クロストークについて説明する。   On the other hand, if the thickness of the overlayer 25 is too thin, vertical crosstalk tends to occur. Therefore, in the liquid crystal display device 100 of the present invention, in particular, the lower limit value of the thickness D10 (see FIG. 7A) of the overlayer 25 formed on the upper substrate 1 is defined from the viewpoint of reducing vertical crosstalk. To do. Here, prior to describing the method of defining the lower limit value of the thickness D10 of the overlayer 25, vertical crosstalk will be described.

(縦クロストークの発生原理)
図9を参照して、縦クロストークについて説明する。なお、以下では、説明の便宜上、オーバーレイヤー構造を有しない液晶表示装置の縦クロストークの発生原理について説明する。図9は、オーバーレイヤー構造を有しない液晶表示装置の表示領域V1のみを拡大した平面図であり、その表示領域V1に縦クロストークが発生した状態を示している。
(Generation principle of vertical crosstalk)
With reference to FIG. 9, vertical crosstalk will be described. In the following, for the convenience of explanation, the principle of occurrence of vertical crosstalk in a liquid crystal display device having no overlayer structure will be described. FIG. 9 is an enlarged plan view of only the display region V1 of the liquid crystal display device having no overlayer structure, and shows a state in which vertical crosstalk has occurred in the display region V1.

かかる液晶表示装置に対しては、背景となるエリアB及びエリアCをそれぞれ同一のグレーレベルとなるように走査線電圧及びデータ線電圧を印加している。また、エリアAにおいては、規定の明るさの単色或いは補色の矩形表示となるように走査線電圧及びデータ線電圧を印加している。しかし、実際には縦クロストークの発生により同一階調レベルであるはずのエリアBとエリアCでは表示画像上のグレーレベルが異なってしまっている。即ち、エリアAの上下方向に位置するエリアCは、エリアBよりも幾分明るく表示されており、尚且つ微妙に色づいて表示されている。また、エリアAは、規定の明るさよりも暗く表示されている。このような、縦クロストークは、灰色などを背景にして単色或いは補色の矩形表示をしたときに発生する。   For such a liquid crystal display device, the scanning line voltage and the data line voltage are applied so that the background area B and the area C have the same gray level. In the area A, the scanning line voltage and the data line voltage are applied so that a monochrome or complementary color rectangular display with a specified brightness is obtained. However, in practice, the gray level on the display image differs between Area B and Area C, which should have the same gradation level, due to the occurrence of vertical crosstalk. That is, the area C positioned in the vertical direction of the area A is displayed somewhat brighter than the area B, and is displayed in a slightly colored manner. Area A is displayed darker than the specified brightness. Such vertical crosstalk occurs when a monochrome or complementary color rectangle is displayed against a gray background.

次に、図10を参照して、この縦クロストークの発生原理について説明する。図10は、かかる液晶表示装置における1画素(RGB3つのサブ画素)を拡大した部分平面図を示す。   Next, the principle of occurrence of this vertical crosstalk will be described with reference to FIG. FIG. 10 is a partial plan view in which one pixel (RGB three subpixels) in the liquid crystal display device is enlarged.

かかる液晶表示装置において、画素電極300は、通常、一対のデータ線302の略中央位置に形成される。これは、画素電極300を隣接する各データ線302に近づけすぎない範囲で、その画素の開口率を大きくするという設計上の理由によるものである。また、各データ線302a、302b、302cは、TFD素子301を介して画素電極300a、300b、300cに夫々接続されている。例えば、画素電極300bに注目すると、データ線302aは、画素電極300bに隣接しているが、画素電極300bには接続されていない。画素電極300bと、隣接する2つのデータ線302b及び302aとの間には寄生容量C1、C2がそれぞれ存在する。   In such a liquid crystal display device, the pixel electrode 300 is usually formed at a substantially central position of the pair of data lines 302. This is due to a design reason that the aperture ratio of the pixel is increased within a range in which the pixel electrode 300 is not too close to the adjacent data lines 302. The data lines 302a, 302b, and 302c are connected to the pixel electrodes 300a, 300b, and 300c through the TFD element 301, respectively. For example, when attention is paid to the pixel electrode 300b, the data line 302a is adjacent to the pixel electrode 300b but is not connected to the pixel electrode 300b. Parasitic capacitances C1 and C2 exist between the pixel electrode 300b and two adjacent data lines 302b and 302a, respectively.

かかる液晶表示装置において、所望する画像を表示するためには、ライン選択期間Tに、各画素電極300a〜300cに所望の電圧が印加される。図10の例では、画素電極300bに対しては、データ線302bからTFD素子301を介して所望の電圧Vcが印加される。   In such a liquid crystal display device, in order to display a desired image, a desired voltage is applied to each of the pixel electrodes 300a to 300c in the line selection period T. In the example of FIG. 10, a desired voltage Vc is applied from the data line 302b to the pixel electrode 300b via the TFD element 301.

ところが、画素電極300bに対しては、それと隣接するデータ線302aとの間の寄生容量C2が存在することにより、データ線302aから寄生容量C2に対応する電圧が印加されてしまい、その結果、画素電極300bの電位Vcが所望の電位から変化してしまう。即ち、ある画素電極の電位が、それと隣接するデータ線との間の寄生容量に起因して変化してしまう。これにより、当該画素の透過率が変化し、縦クロストークが生じる。   However, since the parasitic capacitance C2 between the pixel electrode 300b and the adjacent data line 302a exists, a voltage corresponding to the parasitic capacitance C2 is applied from the data line 302a. The potential Vc of the electrode 300b changes from the desired potential. That is, the potential of a certain pixel electrode changes due to a parasitic capacitance between the pixel electrode and an adjacent data line. As a result, the transmittance of the pixel changes and vertical crosstalk occurs.

今、前述のように、図9においてエリアAに青を表示し、エリアB及びCにグレーを表示したとする。また、図10において、データ線302aに対応する画素電極300aが青に対応するサブ画素であり、画素電極300bが赤に対応するサブ画素であり、最も右の画素電極300cが緑に対応するサブ画素であるとする。   Assume that blue is displayed in area A and gray is displayed in areas B and C as described above. In FIG. 10, the pixel electrode 300a corresponding to the data line 302a is a subpixel corresponding to blue, the pixel electrode 300b is a subpixel corresponding to red, and the rightmost pixel electrode 300c is a subpixel corresponding to green. Let it be a pixel.

これら3色のサブ画素が図9におけるエリアBに存在する場合には、そのエリアがグレー表示されるので、3つのデータ線302a、302b、302cに印加される電圧はほぼ等しく、寄生容量C2が画素電極300bに与える影響は少ない。   When these three color sub-pixels are present in area B in FIG. 9, the area is displayed in gray, so that the voltages applied to the three data lines 302a, 302b, and 302c are substantially equal, and the parasitic capacitance C2 is There is little influence on the pixel electrode 300b.

一方、エリアAに青が表示されているので、エリアCにおいてもデータ線302aのみが低電位(白に対応する電位)であり、データ線302b及び302cは高電位(黒に対応する電位)になる。よって、エリアCにおいては、保持期間中にデータ線302aと画素電極300bとに電位差が生じ、寄生容量C2により画素電極300bの電位が下がる。その結果、画素電極300bにより構成される赤のサブ画素の透過率が上がり、エリアCの部分は明るくなるとともに、いくぶん赤みを帯びて見えるようになる。これが、縦クロストークの発生する原理である。つまり、縦クロストークは、寄生容量の影響によって、隣接する画素電極の電位が所望の電位から変化することにより生じる。   On the other hand, since blue is displayed in the area A, only the data line 302a has a low potential (potential corresponding to white) in the area C, and the data lines 302b and 302c have a high potential (potential corresponding to black). Become. Therefore, in the area C, a potential difference is generated between the data line 302a and the pixel electrode 300b during the holding period, and the potential of the pixel electrode 300b is decreased by the parasitic capacitance C2. As a result, the transmittance of the red sub-pixel formed by the pixel electrode 300b is increased, and the area C becomes brighter and appears somewhat reddish. This is the principle of occurrence of vertical crosstalk. That is, vertical crosstalk occurs when the potential of an adjacent pixel electrode changes from a desired potential due to the influence of parasitic capacitance.

これに対して、本発明の液晶表示装置100はオーバーレイヤー構造を有する液晶表示装置である。しかし、かかる縦クロストーク現象は、本発明の液晶表示装置100でも起こり得る。但し、オーバーレイヤー構造を有しない液晶表示装置と、本発明の液晶表示装置100とでは、縦クロストークの発生原理が若干異なっている。   On the other hand, the liquid crystal display device 100 of the present invention is a liquid crystal display device having an overlayer structure. However, this vertical crosstalk phenomenon can also occur in the liquid crystal display device 100 of the present invention. However, the principle of occurrence of vertical crosstalk is slightly different between the liquid crystal display device having no overlayer structure and the liquid crystal display device 100 of the present invention.

そこで、本発明の液晶表示装置100の縦クロストークの発生原理について簡単に説明する。図7(a)に戻り、素子基板92において、1つの画素電極10bに着目した場合、その画素電極10bは、TFD素子21を介してデータ線32bに接続されている。また、そのデータ線32bは、上側基板1上において、画素電極10bの略中央の下側位置に且つ画素電極10bと重なる位置に配置されている。また、画素電極10bとデータ線32bとはオーバーレイヤー25にて絶縁されている。このため、画素電極10bとデータ線32bとの間には、オーバーレイヤー25を介して寄生容量Cpが生じる。   Therefore, the principle of occurrence of vertical crosstalk in the liquid crystal display device 100 of the present invention will be briefly described. Returning to FIG. 7A, when attention is paid to one pixel electrode 10 b in the element substrate 92, the pixel electrode 10 b is connected to the data line 32 b through the TFD element 21. The data line 32b is disposed on the upper substrate 1 at a position substantially below the center of the pixel electrode 10b and overlapping the pixel electrode 10b. Further, the pixel electrode 10b and the data line 32b are insulated by the overlayer 25. For this reason, a parasitic capacitance Cp is generated between the pixel electrode 10 b and the data line 32 b via the overlayer 25.

このため、本発明の液晶表示装置100では、1つの画素電極10bと、それに接続されたデータ線32bとの間に生じる寄生容量Cpの影響によって、保持期間中に画素電極10bの電位が変動し、縦クロストークが発生する。なお、本発明の液晶表示装置100では、上記のオーバーレイヤー構造を有しない液晶表示装置と異なり、画素電極10bと、それに接続されていない方の隣接するデータ線32a及び32cとの距離は夫々離れている。このため、本発明の液晶表示装置100では、画素電極10bに接続されていない方の隣接するデータ線32の影響により縦クロストークの発生は問題とならない。   Therefore, in the liquid crystal display device 100 of the present invention, the potential of the pixel electrode 10b fluctuates during the holding period due to the influence of the parasitic capacitance Cp generated between one pixel electrode 10b and the data line 32b connected thereto. Vertical crosstalk occurs. In the liquid crystal display device 100 of the present invention, unlike the liquid crystal display device having no overlayer structure, the distance between the pixel electrode 10b and the adjacent data lines 32a and 32c that are not connected to the pixel electrode 10b is large. ing. Therefore, in the liquid crystal display device 100 of the present invention, the occurrence of vertical crosstalk is not a problem due to the influence of the adjacent data line 32 that is not connected to the pixel electrode 10b.

次に、図11を参照して、本発明の特徴をなす縦クロストークを低減することが可能なオーバーレイヤー25の厚さの下限値の規定方法について述べる。図11(a)は、一般的な透過型液晶パネルの局部を拡大した層断面図を一例として示す。図11(b)は、その液晶パネルの電圧−透過率特性のグラフの一例を示す。   Next, a method for defining the lower limit value of the thickness of the overlayer 25 capable of reducing the vertical crosstalk that characterizes the present invention will be described with reference to FIG. FIG. 11A shows, as an example, a layer cross-sectional view in which a local portion of a general transmissive liquid crystal panel is enlarged. FIG. 11B shows an example of a graph of voltage-transmittance characteristics of the liquid crystal panel.

上記のように、本発明の液晶表示装置100において、縦クロストークは、オーバーレイヤー25を介して対向するデータ線と画素電極との間に生じる寄生容量Cpの影響により、画素電極の電位が変化するために生じる。   As described above, in the liquid crystal display device 100 of the present invention, the vertical crosstalk is caused by a change in the potential of the pixel electrode due to the influence of the parasitic capacitance Cp generated between the data line and the pixel electrode opposed via the overlayer 25. To occur.

ここで、保持期間中に、画素電極に接続されたデータ線から液晶に与えられる電圧、即ち寄生容量Cpに起因する電圧Vcは以下のように表すことができる。   Here, the voltage applied to the liquid crystal from the data line connected to the pixel electrode during the holding period, that is, the voltage Vc caused by the parasitic capacitance Cp can be expressed as follows.

Vc={C’TFD/(CLc+C’TFD)}×Vd (式2)
ここで、C’TFDは、1つのTFD素子の容量CTFDと寄生容量Cpとの和であり、CLcは1つの画素電極の液晶容量であり、Vdはデータ線に与えられるデータ信号の振幅電圧である。縦クロストークを低減するためには、寄生容量Cpに起因して、画素電極にTFD素子を介して接続されたデータ線からの電圧Vcをある程度の大きさに抑制する必要がある。
Vc = {C ′ TFD / (C Lc + C ′ TFD )} × Vd (Formula 2)
Here, C ′ TFD is the sum of the capacitance C TFD of one TFD element and the parasitic capacitance Cp, C Lc is the liquid crystal capacitance of one pixel electrode, and Vd is the amplitude of the data signal applied to the data line. Voltage. In order to reduce the vertical crosstalk, it is necessary to suppress the voltage Vc from the data line connected to the pixel electrode via the TFD element to a certain level due to the parasitic capacitance Cp.

そこで、本実施形態では、その電圧Vcをある一定の大きさに規定する。具体的には、その電圧Vcの上限値を、図11(b)のような電圧−透過率特性における印加電圧値との関連において決めることが望ましい。ここで、図11(a)及び(b)を参照して、一般的な透過型液晶パネルの電圧−透過率特性について説明する。   Therefore, in the present embodiment, the voltage Vc is defined to be a certain magnitude. Specifically, it is desirable to determine the upper limit value of the voltage Vc in relation to the applied voltage value in the voltage-transmittance characteristics as shown in FIG. Here, voltage-transmittance characteristics of a general transmissive liquid crystal panel will be described with reference to FIGS.

液晶層503の電圧−透過率特性(いわゆる、VT特性)は、例えば、図11(b)のグラフのように表される。図11(b)に示すグラフは、図11(a)に示すように、透明電極501及び502によって挟まれた液晶層503に光T1を透過させると共に、電極間に印加する電圧Vを変化させた場合、液晶層503の透過率がどのように変化するかをノーマリーホワイトの表示モードの場合を例に挙げて示すものである。同グラフより、液晶層503に印加される電圧Vの大きさが大きくなる程、液晶の透過率が低下することがわかる。また、同グラフにおいて、V(T10)は透過率が10%のときの電圧を示し、V(T50)は透過率が50%のときの電圧を示している。   The voltage-transmittance characteristics (so-called VT characteristics) of the liquid crystal layer 503 are expressed as in the graph of FIG. 11B, for example. In the graph shown in FIG. 11B, as shown in FIG. 11A, the light T1 is transmitted through the liquid crystal layer 503 sandwiched between the transparent electrodes 501 and 502, and the voltage V applied between the electrodes is changed. In this case, how the transmittance of the liquid crystal layer 503 changes is shown by way of an example of a normally white display mode. From this graph, it can be seen that the transmittance of the liquid crystal decreases as the voltage V applied to the liquid crystal layer 503 increases. In the graph, V (T10) indicates a voltage when the transmittance is 10%, and V (T50) indicates a voltage when the transmittance is 50%.

特に、本実施形態の液晶表示装置100では、次式に示すように、電圧Vcの上限値をV(T50)よりも小さくなるように設定する。   In particular, in the liquid crystal display device 100 of the present embodiment, the upper limit value of the voltage Vc is set to be smaller than V (T50) as shown in the following equation.

即ち、電圧Vcが、
Vc={C’TFD/(CLc+C’TFD)}×Vd < V(T50) (式3)
となるように設定する。
That is, the voltage Vc is
Vc = {C ′ TFD / (C Lc + C ′ TFD )} × Vd <V (T50) (Formula 3)
Set to be.

なお、上記の説明では、電圧Vcをある一定の大きさに規定する基準として液晶層4の電圧−透過率特性を用いる場合を挙げたが、ここでいう電圧−透過率特性は電圧−反射率特性(いわゆる、VR特性)をも含むものと考えられる。電圧−反射率特性は、例えば、図12に示すように、透明電極501及び502によって挟まれた液晶層503に反射膜504で反射する光R1を供給すると共に、電極間に印加する電圧Vを変化させた場合、反射光の反射率がどのように変化するかを示すものである。例えば、反射率50%に対応する電圧をV(R50)とすれば、電圧Vcが、
Vc={C’TFD/(CLc+C’TFD)}×Vd < V(R50)
となるように設定できる。なお、V(R50)とV(T50)は必ずしも同じ値になるとは限らない。
In the above description, the case where the voltage-transmittance characteristic of the liquid crystal layer 4 is used as a reference for defining the voltage Vc to be a certain magnitude has been described, but the voltage-transmittance characteristic here is voltage-reflectance. It is considered that the characteristic (so-called VR characteristic) is included. For example, as shown in FIG. 12, the voltage-reflectance characteristic supplies the light R1 reflected by the reflective film 504 to the liquid crystal layer 503 sandwiched between the transparent electrodes 501 and 502, and the voltage V applied between the electrodes. It shows how the reflectance of the reflected light changes when it is changed. For example, if the voltage corresponding to 50% reflectance is V (R50), the voltage Vc is
Vc = {C ′ TFD / (C Lc + C ′ TFD )} × Vd <V (R50)
Can be set to Note that V (R50) and V (T50) are not necessarily the same value.

次に、上記の式3において縦クロストークを低減するのを可能とする寄生容量Cpを算出する。具体的には、寄生容量Cpは次のようにして算出する。上記の式3において、CTFD、CLc、Vd及びV(T50)は一定であるので、上記の式3において、寄生容量Cpの値を変化させることにより、上記の式3を満たす寄生容量Cpを算出する。これにより、縦クロストークを低減することが可能な寄生容量Cpを算出することができる。 Next, the parasitic capacitance Cp that makes it possible to reduce vertical crosstalk in Equation 3 above is calculated. Specifically, the parasitic capacitance Cp is calculated as follows. In Formula 3 above, C TFD , C Lc , Vd, and V (T50) are constant. Therefore, by changing the value of the parasitic capacitance Cp in Formula 3 above, the parasitic capacitance Cp satisfying Formula 3 above is changed. Is calculated. Thereby, the parasitic capacitance Cp that can reduce the vertical crosstalk can be calculated.

次に、第1実施形態では、その算出した寄生容量Cp等を次式に代入して、縦クロストークを低減することが可能なオーバーレイヤー25の厚さの下限値を算出する。   Next, in the first embodiment, the calculated parasitic capacitance Cp and the like are substituted into the following equation to calculate the lower limit value of the thickness of the overlayer 25 that can reduce the vertical crosstalk.

一般的な物質の静電容量の式より、寄生容量Cpは、
Cp=ε0・εovL(S/d) (式4)
で表される。なお、「ε0」は真空の誘電率、「εovL」はオーバーレイヤー25(絶縁層)の比誘電率、「S」は画素電極とデータ線との重なり合う面積、「d」は画素電極と上側基板との間の間隔、即ちオーバーレイヤー25の厚さである。
From the equation of capacitance of general substances, the parasitic capacitance Cp is
Cp = ε 0 · ε ovL (S / d) (Formula 4)
It is represented by “Ε 0 ” is the dielectric constant of the vacuum, “ε ovL ” is the relative dielectric constant of the overlayer 25 (insulating layer), “S” is the area where the pixel electrode and the data line overlap, and “d” is the pixel electrode The distance from the upper substrate, that is, the thickness of the overlayer 25.

したがって、上記の式4において、寄生容量Cpに、上記の式3で算出した寄生容量Cpを代入し、「ε0」に真空の誘電率を、「εovL」にオーバーレイヤー25の比誘電率を、「S」に図6における面積S1を、夫々代入して「d」を算出する。こうして得られた値dが、縦クロストークを低減することが可能なオーバーレイヤー25の厚さD10となる。 Therefore, in the above equation 4, the parasitic capacitance Cp calculated in the above equation 3 is substituted for the parasitic capacitance Cp, the vacuum permittivity is set to “ε 0 ”, and the relative permittivity of the overlayer 25 is set to “ε ovL ”. Is substituted for “S” by the area S1 in FIG. 6 to calculate “d”. The value d thus obtained is the thickness D10 of the overlayer 25 that can reduce the vertical crosstalk.

ここで、図13に示す表2を参照して、縦クロストークを低減することが可能なオーバーレイヤー25の厚さの下限値を規定する設計値の一例について述べる。以下では、ケース1〜ケース3を一例として挙げ、それぞれについてのオーバーレイヤー25の厚さの下限値を算出する。   Here, an example of a design value that defines the lower limit value of the thickness of the overlayer 25 that can reduce the vertical crosstalk will be described with reference to Table 2 shown in FIG. In the following, Case 1 to Case 3 are taken as an example, and the lower limit value of the thickness of the overlayer 25 is calculated for each case.

ケース1では、先ず、1つのTFD素子の容量CTFDを4.0×10-14(F)とし、寄生容量Cpを3.5×10-14(F)とする。また、C’TFDはCTFDとCpの和であるので、C’TFDは7.5×10-14(F)となる。次に、ケース1では、C’TFDを7.5×10-14(F)とし、CLcを8.0×10-14(F)とし、Vdを4.0(V)として、それらの各パラメータを上記の式3に代入して電圧Vcを算出する。これにより、電圧Vcは1.94(V)と算出される。ここで、V(T50)は、仕様上、2.0(V)としている。よって、ケース1では、Vc=1.94(V)<V(T50)=2.0(V)となり、上記の式3を充足する。よって、この場合、保持期間Th中に、画素電極と、それに接続されたデータ線との間の寄生容量Cpにより、画素電極の電位が変動することが防止でき、液晶層4の透過率を適正に維持でき、縦クロストークを低減することができる。 In Case 1, first, the capacitance C TFD of one TFD element is set to 4.0 × 10 −14 (F), and the parasitic capacitance Cp is set to 3.5 × 10 −14 (F). Since C ′ TFD is the sum of C TFD and Cp, C ′ TFD is 7.5 × 10 −14 (F). Next, in case 1, C ′ TFD is set to 7.5 × 10 −14 (F), C Lc is set to 8.0 × 10 −14 (F), Vd is set to 4.0 (V), and each parameter thereof is expressed by the above formula. Substituting into 3, voltage Vc is calculated. Thereby, the voltage Vc is calculated as 1.94 (V). Here, V (T50) is set to 2.0 (V) in the specification. Therefore, in Case 1, Vc = 1.94 (V) <V (T50) = 2.0 (V), which satisfies the above Equation 3. Therefore, in this case, it is possible to prevent the potential of the pixel electrode from fluctuating due to the parasitic capacitance Cp between the pixel electrode and the data line connected thereto during the holding period Th, and the transmittance of the liquid crystal layer 4 is set appropriately. Therefore, the vertical crosstalk can be reduced.

ケース2では、先ず、1つのTFD素子の容量CTFDを4.0×10-14(F)とし、寄生容量Cpを3.9×10-14(F)とする。また、C’TFDはCTFDとCpの和であるので、C’TFDは7.95×10-14(F)となる。次に、ケース2では、C’TFDを7.9×10-14(F)とし、CLcを8.0×10-14(F)とし、Vdを4.0(V)として、それらの各パラメータを上記の式3に代入して電圧Vcを算出する。これにより、電圧Vcは1.99(V)と算出される。ここで、V(T50)は、仕様上、2.0(V)としている。よって、ケース2では、Vc=1.99(V)<V(T50)=2.0(V)となり、上記の式3を充足する。よって、この場合、ケース1と同様に縦クロストークを低減することが可能となる。但し、Vcの値はV(T50)の値と殆ど変わらないため、各パラメータの精度如何により、VcがV(T50)以上となる場合もあり得る。よって、この場合は、縦クロストークの低減が不十分となる可能性がある。 In Case 2, first, the capacitance C TFD of one TFD element is set to 4.0 × 10 −14 (F), and the parasitic capacitance Cp is set to 3.9 × 10 −14 (F). Since C ′ TFD is the sum of C TFD and Cp, C ′ TFD is 7.95 × 10 −14 (F). Next, in case 2, C ′ TFD is set to 7.9 × 10 −14 (F), C Lc is set to 8.0 × 10 −14 (F), Vd is set to 4.0 (V), and each parameter thereof is expressed by the above formula. Substituting into 3, voltage Vc is calculated. Thereby, the voltage Vc is calculated as 1.99 (V). Here, V (T50) is set to 2.0 (V) in the specification. Therefore, in Case 2, Vc = 1.99 (V) <V (T50) = 2.0 (V), which satisfies the above Equation 3. Therefore, in this case, the vertical crosstalk can be reduced as in the case 1. However, since the value of Vc is almost the same as the value of V (T50), Vc may be equal to or higher than V (T50) depending on the accuracy of each parameter. Therefore, in this case, there is a possibility that reduction of vertical crosstalk is insufficient.

ケース3では、先ず、1つのTFD素子の容量CTFDを4.0×10-14(F)とし、寄生容量Cpを4.0×10-14(F)とする。また、C’TFDはCTFDとCpの和であるので、C’TFDは8.0×10-14(F)となる。次に、ケース3では、C’TFDを8.0×10-14(F)とし、CLcを8.0×10-14(F)とし、Vdを4.0(V)として、それらの各パラメータを上記の式3に代入して電圧Vcを算出する。これにより、電圧Vcは2.00(V)と算出される。ここで、V(T50)は、仕様上、2.0(V)としている。よって、ケース3では、Vc=2.00(V)<V(T50)=2.0(V)となり、上記の式3を充足しない。よって、この場合、縦クロストークを十分に低減することができない。 In Case 3, first, the capacitance C TFD of one TFD element is set to 4.0 × 10 −14 (F), and the parasitic capacitance Cp is set to 4.0 × 10 −14 (F). Since C ′ TFD is the sum of C TFD and Cp, C ′ TFD is 8.0 × 10 −14 (F). Next, in case 3, C ′ TFD is set to 8.0 × 10 −14 (F), C Lc is set to 8.0 × 10 −14 (F), Vd is set to 4.0 (V), and each parameter thereof is expressed by the above formula. Substituting into 3, voltage Vc is calculated. Thereby, the voltage Vc is calculated as 2.00 (V). Here, V (T50) is set to 2.0 (V) in the specification. Therefore, in Case 3, Vc = 2.00 (V) <V (T50) = 2.0 (V), and the above Equation 3 is not satisfied. Therefore, in this case, the vertical crosstalk cannot be sufficiently reduced.

次に、上記のケース1乃至3で算出した各寄生容量Cp等を上記の式4に代入して、オーバーレイヤー25の厚さの下限値を算出する。   Next, the parasitic capacitance Cp and the like calculated in the above cases 1 to 3 are substituted into the above equation 4, and the lower limit value of the thickness of the overlayer 25 is calculated.

ケース1では、寄生容量Cpを3.5×10-14(F)とし、真空の誘電率ε0を8.854×10-12(F)とし、オーバーレイヤー25(絶縁層)の比誘電率εovLを4.0とし、画素電極とデータ線との重なり合う面積S(図6における面積S1に相当)を500(μm)とし、それらの各パラメータを上記の式4に代入して、オーバーレイヤー25の厚さd(μm)(図7(a)のオーバーレイヤー25の厚さD10に相当)を算出すると、オーバーレイヤー25の厚さD10の下限値は、0.5(μm)となる。 In Case 1, the parasitic capacitance Cp is 3.5 × 10 −14 (F), the vacuum dielectric constant ε 0 is 8.854 × 10 −12 (F), and the relative dielectric constant ε ovL of the overlayer 25 (insulating layer) is 4.0. The overlapping area S of the pixel electrode and the data line (corresponding to the area S1 in FIG. 6) is set to 500 (μm 2 ), and these parameters are substituted into the above equation 4 to obtain the thickness d of the overlayer 25. When (μm) (corresponding to the thickness D10 of the overlayer 25 in FIG. 7A) is calculated, the lower limit value of the thickness D10 of the overlayer 25 is 0.5 (μm).

ケース2では、寄生容量Cpを3.9×10-14(F)とし、オーバーレイヤー25の厚さd(μm)を除く各パラメータをケース1と同様にして、それらの各パラメータを上記の式4に代入して、オーバーレイヤー25の厚さd(μm)を算出すると、オーバーレイヤー25の厚さD10の下限値は、0.45(μm)となる。 In case 2, the parasitic capacitance Cp is set to 3.9 × 10 −14 (F), and the parameters except for the thickness d (μm) of the overlayer 25 are the same as those in case 1, and these parameters are expressed by the above equation 4. When the thickness d (μm) of the overlayer 25 is calculated by substituting, the lower limit value of the thickness D10 of the overlayer 25 is 0.45 (μm).

ケース3では、寄生容量Cpを4.0×10-14(F)とし、オーバーレイヤー25の厚さd(μm)を除く各パラメータをケース1と同様にして、それらの各パラメータを上記の式4に代入して、オーバーレイヤー25の厚さd(μm)を算出すると、オーバーレイヤー25の厚さD10の下限値は、0.44(μm)となる。 In case 3, the parasitic capacitance Cp is set to 4.0 × 10 −14 (F), and the parameters except for the thickness d (μm) of the overlayer 25 are the same as those in case 1, and these parameters are expressed by the above equation 4. When the thickness d (μm) of the overlayer 25 is calculated by substituting, the lower limit value of the thickness D10 of the overlayer 25 is 0.44 (μm).

以上の結果より、オーバーレイヤー25の厚さD10の下限値は、ケース1において算出された0.5(μm)以上に規定するのが好適であることが理解される。なお、この場合、上記の式1のパラメータdにオーバーレイヤー25の厚さD10の下限値である0.5(μm)を代入して、透過率Tを算出すると、透過率Tは98%と算出される。よって、この場合、十分な透過率が得られ、尚且つ色相も良くなる。   From the above results, it is understood that the lower limit value of the thickness D10 of the overlayer 25 is preferably specified to be 0.5 (μm) or more calculated in Case 1. In this case, when the transmittance T is calculated by substituting 0.5 (μm), which is the lower limit value of the thickness D10 of the overlayer 25, into the parameter d of Equation 1, the transmittance T is calculated to be 98%. The Therefore, in this case, sufficient transmittance can be obtained and the hue can be improved.

また、本発明の液晶表示装置100において、上側基板1上に形成するオーバーレイヤー25の厚さD10を0.5(μm)以上に規定すれば、オーバーレイヤー25の厚さは薄くなるので、オーバーレイヤー25にコンタクトホール25aが形成し易くなる。よって、コンタクトホール25aの加工性が向上する。   Further, in the liquid crystal display device 100 of the present invention, if the thickness D10 of the overlayer 25 formed on the upper substrate 1 is specified to be 0.5 (μm) or more, the thickness of the overlayer 25 is reduced. It becomes easy to form the contact hole 25a. Therefore, the workability of the contact hole 25a is improved.

[第2実施形態]
次に、図14及び図15を参照して、第2実施形態について説明する。なお、第2実施形態の液晶表示装置は、第1実施形態の液晶表示装置と略同様の構成であり、前者は後者に対して素子基板の構成が異なるだけである。よって、以下では、素子基板の構成のみについて説明する。図14は、図6に対応する素子基板の部分平面図であり、液晶表示装置100の素子基板92の構成を若干変更した平面図である。図15(a)は、図7(a)に対応する素子基板の断面図であり、図14の切断線C−C´に沿った断面図である。図15(b)は、図7(b)に対応する、画素電極10とTFD素子21及びデータ線32との接続部分の近傍を拡大した断面図であり、領域E2の部分の断面図である。なお、図14は、背面側から観察側を見た場合の構成を示しているので、図14では手前側が、図15(a)では上側が、それぞれ背面側となる。また、図14及び図15では、第1実施形態と同一の構成要素については同一の符号を付し、その説明を省略する。
[Second Embodiment]
Next, a second embodiment will be described with reference to FIGS. 14 and 15. Note that the liquid crystal display device of the second embodiment has substantially the same configuration as that of the liquid crystal display device of the first embodiment, and the former only differs in the configuration of the element substrate from the latter. Therefore, only the configuration of the element substrate will be described below. FIG. 14 is a partial plan view of the element substrate corresponding to FIG. 6, and is a plan view in which the configuration of the element substrate 92 of the liquid crystal display device 100 is slightly changed. FIG. 15A is a cross-sectional view of the element substrate corresponding to FIG. 7A, and is a cross-sectional view taken along the cutting line CC ′ of FIG. FIG. 15B is an enlarged cross-sectional view of the vicinity of a connection portion between the pixel electrode 10 and the TFD element 21 and the data line 32 corresponding to FIG. 7B, and is a cross-sectional view of a region E2. . 14 shows a configuration when the observation side is viewed from the back side, so that the near side is the back side in FIG. 14 and the top side is the back side in FIG. In FIGS. 14 and 15, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

本発明の第2実施形態における素子基板93の構造、即ちオーバーレイヤー構造について説明する。なお、画素電極10及びオーバーレイヤー25の各内面上には、通常、保護層17が形成されるが、図14及び図15では、説明の便宜上、省略している。   The structure of the element substrate 93 in the second embodiment of the present invention, that is, the overlayer structure will be described. In addition, although the protective layer 17 is normally formed on each inner surface of the pixel electrode 10 and the overlayer 25, in FIG.14 and FIG.15, it abbreviate | omitted for convenience of explanation.

上側基板1の外面上には、位相差板13及び偏光板14が配置されている。一方、上側基板1の内面上には、TFD素子21及びデータ線32が形成されている。   A phase difference plate 13 and a polarizing plate 14 are disposed on the outer surface of the upper substrate 1. On the other hand, a TFD element 21 and a data line 32 are formed on the inner surface of the upper substrate 1.

第2実施形態において、上側基板1上におけるTFD素子21の配置は、第1実施形態と同様である。なお、TFD素子21の構成は第1実施形態と同様である。   In the second embodiment, the arrangement of the TFD elements 21 on the upper substrate 1 is the same as in the first embodiment. The configuration of the TFD element 21 is the same as that of the first embodiment.

第2実施形態において、上側基板1上におけるデータ線32の配置は第1実施形態と異なっている。即ち、第1実施形態において、データ線32a、32b、32cは、図6に示すように、それぞれ画素電極10a、10b、10cの下側の位置に且つ重なり合う位置に配置されていた。これに対し、第2実施形態において、データ線32a、32b、32cは、図14及び図15(a)に示すように、それぞれ画素電極10a、10b、10cの下側の位置に且つ重なり合わない位置に配置されている。特に、1つのデータ線32は、それにTFD素子21を介して接続された画素電極と、その1つのデータ線32に接続されていない方の隣接する画素電極10との間に配置されている。この点が、構造上、第1実施形態と大きく異なっている。なお、データ線32の構成は第1実施形態と同様である。   In the second embodiment, the arrangement of the data lines 32 on the upper substrate 1 is different from that in the first embodiment. That is, in the first embodiment, the data lines 32a, 32b, and 32c are arranged at positions below and overlapping the pixel electrodes 10a, 10b, and 10c, respectively, as shown in FIG. On the other hand, in the second embodiment, the data lines 32a, 32b, and 32c do not overlap with the positions below the pixel electrodes 10a, 10b, and 10c, respectively, as shown in FIGS. 14 and 15A. Placed in position. In particular, one data line 32 is disposed between the pixel electrode connected to the data line 32 via the TFD element 21 and the adjacent pixel electrode 10 not connected to the one data line 32. This point is greatly different from the first embodiment in structure. The configuration of the data line 32 is the same as that of the first embodiment.

また、上側基板1の内面上には、オーバーレイヤー25が形成されてなり、TFD素子21及びデータ線32は、そのオーバーレイヤー25に覆われている。オーバーレイヤー25は、平面視すると略円形をなす開口、即ちコンタクトホール25aを有している。また、オーバーレイヤー25の内面上には、第1実施形態と同様のレイアウトで画素電極10が形成されている。   Further, an overlayer 25 is formed on the inner surface of the upper substrate 1, and the TFD element 21 and the data line 32 are covered with the overlayer 25. The overlayer 25 has a substantially circular opening, that is, a contact hole 25a in plan view. Further, the pixel electrode 10 is formed on the inner surface of the overlayer 25 with the same layout as in the first embodiment.

かかる構造を有する第2実施形態では、図14に示すように、データ線32を画素電極10と重ならない位置に形成することとしている。このため、第2実施形態は、第1実施形態と比べて、画素電極10bと、データ線32a及び32bとの距離が長くなる。例えば、第2実施形態において、図15(a)に示すように、画素電極10bとデータ線32bとの距離をD101とし、画素電極10bとデータ線32aとの距離をD102とする。第1実施形態では、図7(a)に示すように、画素電極10bとデータ線32との距離はD100である。よって、D100<D101となり、D100<D102となる。このため、画素電極10とデータ線32との距離が長くなる分だけ寄生容量Cpが小さくなる。よって、第2実施形態では、オーバーレイヤー25の厚さの下限値を第1実施形態より小さく規定することができる。それゆえ、第1実施形態と同様にオーバーレイヤー25の厚さの下限値を0.5μmとすることにより、第1実施形態と同様に縦クロストークの低減などの効果を得ることができる。   In the second embodiment having such a structure, as shown in FIG. 14, the data line 32 is formed at a position that does not overlap the pixel electrode 10. For this reason, in the second embodiment, the distance between the pixel electrode 10b and the data lines 32a and 32b is longer than that in the first embodiment. For example, in the second embodiment, as shown in FIG. 15A, the distance between the pixel electrode 10b and the data line 32b is D101, and the distance between the pixel electrode 10b and the data line 32a is D102. In the first embodiment, as shown in FIG. 7A, the distance between the pixel electrode 10b and the data line 32 is D100. Therefore, D100 <D101 and D100 <D102. For this reason, the parasitic capacitance Cp is reduced as the distance between the pixel electrode 10 and the data line 32 is increased. Therefore, in the second embodiment, the lower limit value of the thickness of the overlayer 25 can be defined smaller than in the first embodiment. Therefore, by setting the lower limit value of the thickness of the overlayer 25 to 0.5 μm as in the first embodiment, it is possible to obtain effects such as reduction in vertical crosstalk as in the first embodiment.

(変形例)
上記の実施形態では、半透過反射型の液晶表示装置100に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記実施形態では、ノーマリーホワイト型の液晶表示装置100に本発明を適用したが、これに限らず、ノーマリーブラック型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置100にTN型の液晶を適用することとしたが、これに限らず、液晶表示装置100に負の誘電率異方性を有する液晶を適用することとしてもよい。
(Modification)
In the above embodiment, the present invention is applied to the transflective liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a reflective or transmissive liquid crystal display device. In the above embodiment, the present invention is applied to the normally white liquid crystal display device 100. However, the present invention is not limited to this, and the present invention can also be applied to a normally black liquid crystal display device. In the above embodiment, the TN liquid crystal is applied to the liquid crystal display device 100. However, the liquid crystal display device 100 is not limited thereto, and the liquid crystal having negative dielectric anisotropy is applied to the liquid crystal display device 100. Also good.

[電子機器]
次に、本発明の第1実施形態による液晶表示装置100を電子機器の表示装置として用いる場合の実施形態について説明する。なお、本発明の第2実施形態の液晶表示装置もかかる電子機器の表示装置として同様に適用可能である。
[Electronics]
Next, an embodiment when the liquid crystal display device 100 according to the first embodiment of the present invention is used as a display device of an electronic apparatus will be described. The liquid crystal display device according to the second embodiment of the present invention can be similarly applied as a display device of such an electronic device.

図16は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置100と、これを制御する制御手段410とを有する。ここでは、液晶表示装置100を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。   FIG. 16 is a schematic configuration diagram showing the overall configuration of the present embodiment. The electronic apparatus shown here includes the liquid crystal display device 100 and a control unit 410 that controls the liquid crystal display device 100. Here, the liquid crystal display device 100 is conceptually divided into a panel structure 403 and a drive circuit 402 composed of a semiconductor IC or the like. Further, the control means 410 includes a display information output source 411, a display information processing circuit 412, a power supply circuit 413, and a timing generator 414.

表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。   The display information output source 411 includes a memory such as a ROM (Read Only Memory) or a RAM (Random Access Memory), a storage unit such as a magnetic recording disk or an optical recording disk, and a tuning circuit that tunes and outputs a digital image signal. The display information is supplied to the display information processing circuit 412 in the form of an image signal of a predetermined format based on various clock signals generated by the timing generator 414.

表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。   The display information processing circuit 412 includes various well-known circuits such as a serial-parallel conversion circuit, an amplification / inversion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit, and executes processing of input display information to obtain image information. Are supplied to the drive circuit 402 together with the clock signal CLK. The driving circuit 402 includes a scanning line driving circuit, a data line driving circuit, and an inspection circuit. The power supply circuit 413 supplies a predetermined voltage to each of the above-described components.

次に、本発明に係る液晶表示装置100を適用可能な電子機器の具体例について図11を参照して説明する。   Next, specific examples of electronic devices to which the liquid crystal display device 100 according to the present invention can be applied will be described with reference to FIG.

まず、本発明に係る液晶表示装置100を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図17(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。   First, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a portable personal computer (so-called notebook personal computer) will be described. FIG. 17A is a perspective view showing the configuration of this personal computer. As shown in the figure, the personal computer 710 includes a main body 712 having a keyboard 711 and a display 713 to which the liquid crystal display panel according to the present invention is applied.

続いて、本発明に係る液晶表示装置100を、携帯電話機の表示部に適用した例について説明する。図17(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶表示装置100を適用した表示部724を備える。   Next, an example in which the liquid crystal display device 100 according to the present invention is applied to a display unit of a mobile phone will be described. FIG. 17B is a perspective view showing the configuration of this mobile phone. As shown in the figure, the cellular phone 720 includes a plurality of operation buttons 721, a reception port 722, a transmission port 723, and a display unit 724 to which the liquid crystal display device 100 according to the present invention is applied.

なお、本発明に係る液晶表示装置100を適用可能な電子機器としては、図17(a)に示したパーソナルコンピュータや図17(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。   Electronic devices to which the liquid crystal display device 100 according to the present invention can be applied include a liquid crystal television and a viewfinder in addition to the personal computer shown in FIG. 17A and the mobile phone shown in FIG. Type / monitor direct-view type video tape recorder, car navigation device, pager, electronic notebook, calculator, word processor, workstation, videophone, POS terminal, digital still camera, etc.

第1実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。FIG. 3 is a plan view showing a configuration of electrodes and wirings of the liquid crystal display device according to the first embodiment. 第1実施形態に係る液晶表示装置の断面構成を示す。1 shows a cross-sectional configuration of a liquid crystal display device according to a first embodiment. 第1実施形態に係る素子基板の電極及び配線の構成等を示す平面図。The top view which shows the structure of the electrode, wiring, etc. of the element substrate which concern on 1st Embodiment. 第1実施形態に係るカラーフィルタ基板の電極の構成を示す。1 shows a configuration of electrodes of a color filter substrate according to a first embodiment. 第1実施形態に係る信号電位VA、VB及びVABの波形図である。It is a wave form diagram of signal potential VA, VB, and VAB concerning a 1st embodiment. 第1実施形態に係る素子基板の部分平面図を示す。1 is a partial plan view of an element substrate according to a first embodiment. 第1実施形態に係る素子基板等の部分断面図を示す。The fragmentary sectional view of the element substrate etc. concerning a 1st embodiment is shown. オーバーレイヤーの厚さと透過率等との関係を示す図表である。It is a graph which shows the relationship between the thickness of an overlayer, and the transmittance | permeability. 縦クロストークを説明する図である。It is a figure explaining longitudinal crosstalk. 縦クロストークを説明する図である。It is a figure explaining longitudinal crosstalk. オーバーレイヤーの厚さの下限値を規定する方法を説明する図である。It is a figure explaining the method which prescribes | regulates the lower limit of the thickness of an overlayer. オーバーレイヤーの厚さの下限値を規定する方法を説明する図である。It is a figure explaining the method which prescribes | regulates the lower limit of the thickness of an overlayer. オーバーレイヤーの厚さの下限値の規定方法の一例を説明する図である。It is a figure explaining an example of the prescription | regulation method of the lower limit of the thickness of an overlayer. 第2実施形態に係るオーバーレイヤーの厚さの下限値を規定する方法を説明する図である。It is a figure explaining the method of prescribing the lower limit of the thickness of the overlayer concerning a 2nd embodiment. 第2実施形態に係るオーバーレイヤーの厚さの下限値を規定する方法を説明する図である。It is a figure explaining the method of prescribing the lower limit of the thickness of the overlayer concerning a 2nd embodiment. 本発明の液晶表示装置を適用した電子機器の回路ブロック図。1 is a circuit block diagram of an electronic apparatus to which a liquid crystal display device of the present invention is applied. 本発明の液晶表示装置を適用した電子機器の例。6 shows examples of electronic devices to which the liquid crystal display device of the present invention is applied.

符号の説明Explanation of symbols

1 上側基板、 2 下側基板、 3 シール部材、 6 着色層、 7 導通部材、 8 走査電極、 10 画素電極、 31 走査線、 32 データ線、 21 TFD素子、 25 オーバーレイヤー、 25a コンタクトホール、 91 カラーフィルタ基板、 92 素子基板、 100 液晶表示装置
DESCRIPTION OF SYMBOLS 1 Upper substrate, 2 Lower substrate, 3 Seal member, 6 Colored layer, 7 Conductive member, 8 Scan electrode, 10 Pixel electrode, 31 Scan line, 32 Data line, 21 TFD element, 25 Overlayer, 25a Contact hole, 91 Color filter substrate, 92 element substrate, 100 liquid crystal display device

Claims (5)

相互に対向配置された第1基板と第2基板との間に液晶が封入されてなる液晶装置であって、
前記第1基板は、透光性を有する透明基板と、前記透明基板上に形成されたデータ線と、前記透明基板上に形成され前記データ線に接続された二端子素子と、コンタクトホールを有し前記透明基板上に形成され且つ前記データ線及び前記二端子素子を覆う絶縁膜と、前記絶縁膜上に形成され前記コンタクトホールを介して前記二端子素子に接続された画素電極とを有し、
前記第2基板は、走査線を有し、
前記二端子素子の容量をCTFD、前記画素電極と対向する前記走査線とに挟持された前記液晶の画素容量をCLc、前記画素電極に前記二端子素子を介して接続された前記データ線と当該画素電極との間に生じる寄生容量をC、前記データ線の振幅電圧をV、前記二端子素子の容量CTFDと前記寄生容量Cとの和をC’TFD、前記液晶の電圧−透過率特性における透過率50%に対応する電圧をV(T50)としたときに、前記寄生容量Cは前記絶縁膜の厚さと反比例し、
前記絶縁膜の厚さは、
{C’TFD/(CLc+C’TFD)}×V < V(T50)
を満足するように設定されることを特徴とする液晶装置。
A liquid crystal device in which liquid crystal is sealed between a first substrate and a second substrate that are arranged to face each other,
The first substrate includes a transparent substrate having translucency, a data line formed on the transparent substrate, a two-terminal element formed on the transparent substrate and connected to the data line, and a contact hole. And an insulating film formed on the transparent substrate and covering the data line and the two-terminal element, and a pixel electrode formed on the insulating film and connected to the two-terminal element through the contact hole. ,
The second substrate has scanning lines;
The capacitance of the two-terminal element is C TFD , the pixel capacitance of the liquid crystal sandwiched between the scanning lines facing the pixel electrode is C Lc , and the data line is connected to the pixel electrode via the two-terminal element C p is the parasitic capacitance generated between the pixel electrode and the pixel electrode, the amplitude voltage of the data line is V d , the sum of the capacitance C TFD of the two-terminal element and the parasitic capacitance C p is C ′ TFD , When the voltage corresponding to the transmittance of 50% in the voltage-transmittance characteristic is V (T50), the parasitic capacitance Cp is inversely proportional to the thickness of the insulating film,
The thickness of the insulating film is
{C ′ TFD / (C Lc + C ′ TFD )} × V d <V (T50)
A liquid crystal device set to satisfy the above.
前記データ線は、前記透明基板上において前記画素電極と重なる位置に形成されており、
真空の誘電率ε0、前記液晶の比誘電率をε、前記画素電極と前記データ線の重なり合う面積をSとしたときに、前記絶縁膜の厚さdは、下記の式
=ε0×ε×(S/d)
に基づいて規定されることを特徴とする請求項1に記載の液晶装置。
The data line is formed at a position overlapping the pixel electrode on the transparent substrate,
When the dielectric constant ε 0 of vacuum, the relative dielectric constant of the liquid crystal is ε, and the area where the pixel electrode and the data line overlap is S, the thickness d of the insulating film is expressed by the following formula: C p = ε 0 × ε × (S / d)
The liquid crystal device according to claim 1, wherein the liquid crystal device is defined based on:
前記データ線は、前記透明基板上において、当該透明基板を平面視したときに前記画素電極の両側の位置に形成されていることを特徴とする請求項1に記載の液晶装置。   The liquid crystal device according to claim 1, wherein the data line is formed on the transparent substrate at positions on both sides of the pixel electrode when the transparent substrate is viewed in plan. 前記絶縁膜の厚さの下限値は0.5μm以上であることを特徴とする請求項1乃至3のいずれか一項に記載の液晶装置。   The liquid crystal device according to claim 1, wherein a lower limit value of the thickness of the insulating film is 0.5 μm or more. 請求項1乃至4のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。

An electronic apparatus comprising the liquid crystal device according to claim 1.

JP2004182594A 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device Withdrawn JP2006003808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004182594A JP2006003808A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004182594A JP2006003808A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Publications (1)

Publication Number Publication Date
JP2006003808A true JP2006003808A (en) 2006-01-05

Family

ID=35772223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182594A Withdrawn JP2006003808A (en) 2004-06-21 2004-06-21 Liquid crystal apparatus and electronic device

Country Status (1)

Country Link
JP (1) JP2006003808A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299353A (en) * 2008-09-01 2008-12-11 Sony Corp Liquid crystal display device and electronic equipment
US8421968B2 (en) 2006-09-06 2013-04-16 Sony Corporation Liquid crystal display apparatus and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421968B2 (en) 2006-09-06 2013-04-16 Sony Corporation Liquid crystal display apparatus and electronic apparatus
JP2008299353A (en) * 2008-09-01 2008-12-11 Sony Corp Liquid crystal display device and electronic equipment

Similar Documents

Publication Publication Date Title
JP4645488B2 (en) Liquid crystal device and electronic device
JP4717672B2 (en) Liquid crystal device and electronic device
JP4572854B2 (en) Liquid crystal device and electronic device
USRE45188E1 (en) Electric field driving device and electronic apparatus
US6614498B1 (en) Liquid-crystal display device and electronic equipment
JP2007226175A (en) Liquid crystal device and electronic equipment
JP2006126788A (en) Liquid crystal device and electronic apparatus
US7068338B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4197000B2 (en) Electro-optical device and electronic apparatus
JP2007139948A (en) Electrooptical device and electronic equipment
JP2007226200A (en) Liquid crystal device, and electronic device
JP4453434B2 (en) Liquid crystal device and electronic device
JP2007094025A (en) Electrooptic device and electronic equipment
JP2006259501A (en) Liquid crystal device and electronic equipment
JP2006017897A (en) Electro-optical apparatus and electronic appliance
JP2006091486A (en) Electro-optical device and electronic equipment
JP2007086506A (en) Electrooptical device and electronic equipment
JP2006003808A (en) Liquid crystal apparatus and electronic device
JP4052293B2 (en) Liquid crystal device and electronic device
JP4079187B2 (en) Transflective liquid crystal device and electronic device using the same
JP2005284056A (en) Liquid crystal display and electronic equipment
JP2007065602A (en) Liquid crystal device and electronic apparatus
JP2007226199A (en) Liquid crystal device, and electronic equipment
JP2006003809A (en) Liquid crystal apparatus and electronic device
JP4622427B2 (en) Liquid crystal device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060427

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080612