JP2006003227A - Integrated circuit tester - Google Patents

Integrated circuit tester Download PDF

Info

Publication number
JP2006003227A
JP2006003227A JP2004180023A JP2004180023A JP2006003227A JP 2006003227 A JP2006003227 A JP 2006003227A JP 2004180023 A JP2004180023 A JP 2004180023A JP 2004180023 A JP2004180023 A JP 2004180023A JP 2006003227 A JP2006003227 A JP 2006003227A
Authority
JP
Japan
Prior art keywords
data
setting
variable
value
execution order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004180023A
Other languages
Japanese (ja)
Other versions
JP2006003227A5 (en
JP4360282B2 (en
Inventor
Akira Takeda
章 武田
Satoru Tada
哲 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004180023A priority Critical patent/JP4360282B2/en
Publication of JP2006003227A publication Critical patent/JP2006003227A/en
Publication of JP2006003227A5 publication Critical patent/JP2006003227A5/ja
Application granted granted Critical
Publication of JP4360282B2 publication Critical patent/JP4360282B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize an IC tester capable of shortening a testing time. <P>SOLUTION: The invention improves an IC tester for testing an object to be tested. The tester comprises a test system controller for executing command based on an execution order data showing execution order of set value data in which set values or variables are defined based on the execution order data, and a plurality of pin electronics cards for preparing setting of set value data based on the set value data and execution order data, setting the set value based on the set value of execution command from the test system controller and the variables and transmitting/receiving signals to the object to be tested for at least one pin. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、被試験対象、例えば、IC,LSIを試験するICテスタに関し、試験時間の短縮を図れるICテスタに関するものである。   The present invention relates to an IC tester for testing an object to be tested, for example, an IC or an LSI, and relates to an IC tester capable of shortening a test time.

ICテスタは、被試験対象(以下DUT)に試験パターンを与え、DUTの出力を期待値パターンと比較し、DUTの良否の判定を行うものである。例えば、特許文献1等に記載されている。   The IC tester gives a test pattern to an object to be tested (hereinafter referred to as DUT), compares the output of the DUT with an expected value pattern, and determines the quality of the DUT. For example, it is described in Patent Document 1 and the like.

特開2000−292500号公報JP 2000-292500 A

このような装置では、テストシステムコントローラ(以下TSC)が、テストプログラムに基づいて動作し、複数のドライバ、コンパレータ等が搭載されるピンエレクトロニクスカード(以下PEカード)に対して、各種設定を行い、DUTに対して試験を行っている。しかし、テスト項目ごとに、設定を変更しなければならず、その都度、テストシステムコントローラから設定を行うと設定に時間を要してしまう。この結果、DUTの試験時間がかかってしまう。   In such an apparatus, a test system controller (hereinafter TSC) operates based on a test program, performs various settings on a pin electronics card (hereinafter PE card) on which a plurality of drivers, comparators, and the like are mounted, Tested against DUT. However, the setting must be changed for each test item, and each time setting is performed from the test system controller, the setting takes time. As a result, it takes DUT test time.

そこで、本発明の目的は、試験時間の短縮を図れるICテスタを実現することにある。   Therefore, an object of the present invention is to realize an IC tester that can shorten the test time.

このような課題を達成するために、本発明のうち請求項1記載の発明は、
被試験対象を試験するICテスタにおいて、
設定値または変数が定義される設定値データの実行順が示される実行順データに基づいて、実行命令及び変数の設定値を出力するテストシステムコントローラと、
前記設定値データと前記実行順データに基づいて、設定値データの設定準備を行い、前記テストシステムコントローラからの実行命令及び変数の設定値により、設定値の設定を行い、前記被試験対象と信号の授受を1ピン以上行える複数のピンエレクトロニクスカードと
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
テストシステムコントローラは、
少なくとも実行順データ、変数の設定値を記憶する第1の記憶部と、
この記憶部の実行順データ、変数の設定値に基づいて、実行命令及び設定の変数値を出力する第1の制御部と
を有し、
ピンエレクトロニクスカードは、
設定データ、実行順データを記憶する第2の記憶部と、
この第2の記憶部の実行順データに基づいて、第2の記憶部の設定データを準備し、前記第1の制御部の実行命令及び変数の設定値により、設定値を設定する第2の制御部と
を設けたことを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
ピンエレクトロニクスカードは、テストシステムコントローラから変数の設定値を受け取り、設定データの変数を固定値にすることを特徴とするものである。
請求項4記載の発明は、請求項3記載の発明において、
ピンエレクトロニクスカードは、所望の変数のみ固定値にすることを特徴とするものである。
In order to achieve such a problem, the invention according to claim 1 of the present invention is:
In an IC tester for testing a test object,
A test system controller that outputs an execution instruction and a variable setting value based on execution order data indicating an execution order of the setting value data in which the setting value or variable is defined;
Based on the set value data and the execution order data, the set value data is prepared for setting, the set value is set by the execution command and the variable set value from the test system controller, and the test target and signal And a plurality of pin electronics cards capable of transferring one or more pins.
The invention according to claim 2 is the invention according to claim 1,
Test system controller
A first storage unit that stores at least execution order data and variable setting values;
A first control unit that outputs an execution instruction and a variable value of the setting based on the execution order data of the storage unit and the setting value of the variable;
Pin electronics card
A second storage unit for storing setting data and execution order data;
Based on the execution order data of the second storage unit, the setting data of the second storage unit is prepared, and the setting value is set by the execution instruction and the variable setting value of the first control unit. And a control unit.
The invention according to claim 3 is the invention according to claim 1 or 2,
The pin electronics card is characterized in that it receives a set value of a variable from a test system controller and sets a variable of the set data to a fixed value.
The invention according to claim 4 is the invention according to claim 3,
The pin electronics card is characterized in that only a desired variable is set to a fixed value.

請求項1,2によれば、ピンエレクトロニクスカードが、事前に設定データを格納し、設定準備を行うので、その都度、テストシステムコントローラが設定値を送る必要がなくなり、試験時間を短縮することができる。   According to Claims 1 and 2, since the pin electronics card stores the setting data in advance and prepares the setting, it is not necessary for the test system controller to send the setting value each time, and the test time can be shortened. it can.

請求項3,4によれば、ピエンレクトロニクスカードが変数を固定値と同じように扱うので、その都度、テストシステムコントローラがピンエレクトロニクスカードに変数の設定値を送る必要がなく、試験時間を短縮することができる。   According to Claims 3 and 4, since the Pientronics card handles the variable in the same way as a fixed value, the test system controller does not need to send the set value of the variable to the pin electronics card each time, thereby shortening the test time. be able to.

以下本発明を図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.

図1において、TSC10は、ICテスタ全体の制御を行い、記憶部11、制御部12を有する。記憶部11は、設定値または変数が複数定義される設定データ111、この設定データ111の実行順が示される実行順データ112、設定データ111の変数の設定値である変数設定値データ113を記憶する。設定データ111は、図2に示されるように、データ番号、登録済フラグ、設定項目、ピン情報、変数フラグ、高速化変数フラグ、設定値からなる。登録済フラグは設定値が登録されたかどうかを示す。設定項目は例えば電圧設定(V)、電流設定(I)等が記述される。ピン情報は設定対象のピンを示す。変数フラグはデータが変数であるかどうかを示す。高速化変数フラグは固定値にされる変数であるかどうかを示す。設定値は設定項目に対する値または変数番号が示される。ここで、1つの設定項目に対して、1つのデータ番号が付されているが、複数の設定項目に対して、1つのデータ番号が付されてもよい。実行順データ112は、図3に示されるように、設定データ111のデータ番号が実行順に並べられる。制御部12は、記憶部11の設定データ111を事前に送り込み、実行順データ113に基づいて、実行命令及び変数設定値データ113の変数の設定値を出力し、制御を行う。   In FIG. 1, the TSC 10 controls the entire IC tester and includes a storage unit 11 and a control unit 12. The storage unit 11 stores setting data 111 in which a plurality of setting values or variables are defined, execution order data 112 that indicates the execution order of the setting data 111, and variable setting value data 113 that is a setting value of a variable of the setting data 111. To do. As shown in FIG. 2, the setting data 111 includes a data number, a registered flag, a setting item, pin information, a variable flag, a speed-up variable flag, and a setting value. The registered flag indicates whether the set value is registered. For example, voltage setting (V), current setting (I), etc. are described in the setting items. The pin information indicates a setting target pin. The variable flag indicates whether the data is a variable. The speed-up variable flag indicates whether the variable is a fixed value. As the setting value, a value for the setting item or a variable number is shown. Here, one data number is assigned to one setting item, but one data number may be assigned to a plurality of setting items. In the execution order data 112, as shown in FIG. 3, the data numbers of the setting data 111 are arranged in the execution order. The control unit 12 sends the setting data 111 in the storage unit 11 in advance, and outputs the execution command and the variable setting value of the variable setting value data 113 based on the execution order data 113 to perform control.

PEカード20は図示しないテストヘッドに複数設けられ、TSC10に接続され、記憶部21、制御部22、制御レジスタ23、ドライバ(図示せず)、コンパレータ(図示せず)等を有する。記憶部21は、設定データ211、実行順データ212、変数設定値データ213を記憶する。設定データ211は、図4に示されるように、データ番号、処理コマンド、ピン情報、変数フラグ、高速化変数フラグ、設定値からなる。処理コマンドは設定項目に対応するコマンドを示す。実行順データ212は、図5に示されるように、データ番号、設定値確定フラグからなる。データ番号は設定データ211のデータ番号と同じである。設定値確定フラグは、データ番号に対応する設定値が確定しているかどうかを示す。変数設定値データ213は、図6に示されるように、変数番号、設定値からなり、変数に対する設定値を保持する。制御部22は、記憶部21の実行順データ212に基づいて、設定データ211を準備し、制御部12の実行命令及び変数の設定値により、設定値を設定する。制御レジスタ23は、制御部22から設定値が設定され、この設定値に基づいて、ドライバ、コンパレータ等の制御対象が設定を行う。   A plurality of PE cards 20 are provided in a test head (not shown), connected to the TSC 10, and include a storage unit 21, a control unit 22, a control register 23, a driver (not shown), a comparator (not shown), and the like. The storage unit 21 stores setting data 211, execution order data 212, and variable setting value data 213. As shown in FIG. 4, the setting data 211 includes a data number, a processing command, pin information, a variable flag, a speed-up variable flag, and a setting value. The processing command indicates a command corresponding to the setting item. The execution order data 212 includes a data number and a set value determination flag, as shown in FIG. The data number is the same as the data number of the setting data 211. The setting value confirmation flag indicates whether or not the setting value corresponding to the data number has been confirmed. As shown in FIG. 6, the variable set value data 213 includes a variable number and a set value, and holds a set value for the variable. The control unit 22 prepares the setting data 211 based on the execution order data 212 of the storage unit 21 and sets the setting value according to the execution command of the control unit 12 and the setting value of the variable. In the control register 23, a set value is set from the control unit 22, and a control target such as a driver and a comparator sets based on the set value.

このような装置の動作を図7〜10を用いて説明する。図7,8はそれぞれ設定データ111,211のデータ変化を示した図で、斜線部が変化した部分である。また、図9はTSC10の動作を示すフローチャート、図10,11はPEカード20の動作を示すフローチャートである。   The operation of such an apparatus will be described with reference to FIGS. 7 and 8 are diagrams showing changes in the setting data 111 and 211, respectively, in which the shaded portion is changed. FIG. 9 is a flowchart showing the operation of the TSC 10, and FIGS. 10 and 11 are flowcharts showing the operation of the PE card 20.

まず、TSC10の制御部12が、図2に示される設定データ111を記憶部11から読み出し、各PEカード20に送る。PEカード20の制御部22は、設定データ111の設定項目を処理コマンドに変換し、ピン情報から自身に不要なピン情報を削除し、記憶部21に図4に示される設定データ211として格納する。   First, the control unit 12 of the TSC 10 reads the setting data 111 shown in FIG. 2 from the storage unit 11 and sends it to each PE card 20. The control unit 22 of the PE card 20 converts the setting item of the setting data 111 into a processing command, deletes the pin information unnecessary for itself from the pin information, and stores it in the storage unit 21 as the setting data 211 shown in FIG. .

次に、制御部12は、記憶部11の実行順データ112(図3)からデータ番号を取得し(S1)、データ番号に対応する設定データ111の発行済フラグを確認する(S2)。発行済フラグが立っていない、つまり、”0”の場合、制御部12は、変数フラグが立っているか、つまり、”1”かどうか確認し、立っていない場合、次に進む(S3)。フラグが立っている場合、変数設定値データ113を記憶部11から取得し(S4)、PEカード20の記憶部21に変数設定値データ213(図6)として格納する(S5)。高速化変数フラグが立っているかどうか確認し(S6)、フラグが立っていない場合、次に進み、フラグが立っている場合、図7に示すように、設定データ111から変数フラグを落とす、つまり、”0”にする(S7)。全パラメータに対して処理が終了したか確認し(S8)、終了していない場合、再び、変数フラグが立っているかどうか確認し(S3)、終了した場合、次に進む。全パラメータの変数フラグが落ちているか確認し(S9)、落ちている場合、発行済フラグを設定し(S10)、落ちていない場合、次に進む。そして、制御部11は、PEカード20に対して、データ番号とコメンド処理開始命令の実行命令を発行する(S11)。実行順データ112のデータ番号を全て実行したか確認し(S12)、実行していない場合、再び、データ番号を取得し(S1)、実行した場合、処理を終了する。このような動作を、DUTの試験ごとに繰り返す。   Next, the control unit 12 acquires a data number from the execution order data 112 (FIG. 3) in the storage unit 11 (S1), and confirms the issued flag of the setting data 111 corresponding to the data number (S2). If the issued flag is not raised, that is, “0”, the control unit 12 checks whether the variable flag is raised, that is, “1”, and if not, proceeds to the next (S3). When the flag is set, the variable set value data 113 is acquired from the storage unit 11 (S4) and stored as the variable set value data 213 (FIG. 6) in the storage unit 21 of the PE card 20 (S5). It is confirmed whether the acceleration variable flag is set (S6). If the flag is not set, the process proceeds to the next step. If the flag is set, the variable flag is dropped from the setting data 111 as shown in FIG. , “0” is set (S7). It is confirmed whether the processing has been completed for all parameters (S8). If not completed, it is confirmed again whether the variable flag is set (S3). It is confirmed whether or not the variable flags for all parameters have been cleared (S9). If they have been dropped, an issued flag is set (S10), and if not, the process proceeds to the next. And the control part 11 issues the execution command of a data number and a comment process start command with respect to PE card 20 (S11). It is confirmed whether all the data numbers of the execution order data 112 have been executed (S12). If not, the data number is acquired again (S1). If executed, the process is terminated. Such an operation is repeated for each test of the DUT.

一方、PEカード20は、初回、データ番号が含まれた実行命令を受信し(S20)、制御部22は、記憶部21の実行順データ212(図5)に対して、実行命令のデータ番号を登録する(S21)。このデータ番号で、制御部22は、記憶部21の設定データ211(図4)の変数フラグが立っている確認し(S22)、変数フラグが立っていない場合、次に進み、変数フラグが立っている場合は、変数に対応する変数設定値データ213(図6)から設定値を取得する(S23)。そして、高速化変数フラグが立っているかどうか確認し(S24)、高速化変数フラグが立っている場合、図8に示すように、設定値を設定データ211に登録してm、高速化変数フラグ、変数フラグを落とし(S25)、フラグが立っていない場合、次に進む。制御部22は処理コマンドにより、制御レジスタ23に設定値を設定する(S26)。すべての処理コマンドを実行したかどうか確認し(S27)、実行していない場合、再び、変数フラグが立っているかどうか確認し(S22)、実行した場合、次に進む。データ番号に対応する全ての変数フラグが設定データ211から落とされたか確認し(S28)、落とされた場合、図5に示すように、実行順データ212に対し、設定値確定フラグを立て、再び、データ番号が含まれた実行命令を受信し(S20)、落とされていない場合、再び、データ番号が含まれた実行命令を受信する(S20)。このような動作を初回のDUTの試験時に行う。   On the other hand, the PE card 20 receives the execution command including the data number for the first time (S20), and the control unit 22 performs the data number of the execution command with respect to the execution order data 212 (FIG. 5) of the storage unit 21. Is registered (S21). With this data number, the control unit 22 confirms that the variable flag of the setting data 211 (FIG. 4) in the storage unit 21 is set (S22). If the variable flag is not set, the control unit 22 proceeds to the next and sets the variable flag. If so, the setting value is acquired from the variable setting value data 213 (FIG. 6) corresponding to the variable (S23). Then, it is confirmed whether or not the speed-up variable flag is set (S24). If the speed-up variable flag is set, the setting value is registered in the setting data 211 as shown in FIG. The variable flag is dropped (S25), and if the flag is not set, the process proceeds to the next. The control unit 22 sets a set value in the control register 23 by a processing command (S26). It is confirmed whether all processing commands have been executed (S27). If not, it is checked again whether a variable flag is set (S22). It is confirmed whether all the variable flags corresponding to the data numbers have been removed from the setting data 211 (S28). If they have been removed, as shown in FIG. The execution instruction including the data number is received (S20). If the execution instruction is not dropped, the execution instruction including the data number is received again (S20). Such an operation is performed at the time of the first DUT test.

次のDUTの試験の場合、PEカード20の制御部22は、記憶部21の実行順データ212(図5)からデータ番号を取得し(S30)、データ番号に対応する実行順データ212の設定値確定フラグが立っているかどうか確認する(S31)。   In the case of the next DUT test, the control unit 22 of the PE card 20 acquires the data number from the execution order data 212 (FIG. 5) in the storage unit 21 (S30), and sets the execution order data 212 corresponding to the data number. It is confirmed whether or not a value confirmation flag is set (S31).

設定値確定フラグが立っていない場合、PEカード20は、データ番号が含まれた実行命令を受信する(S32)。制御部22は、実行順データ212のデータ番号で、記憶部21の設定データ(図8)211の変数フラグが立っているか確認し(S33)、変数フラグが立っていない場合、次に進み、変数フラグが立っている場合は、変数に対応する変数設定値データ213(図6)から設定値を取得する(S34)。そして、高速化変数フラグが立っているかどうか確認し(S35)、高速化変数フラグが立っている場合、設定値を設定データ211に登録して高速化変数フラグ、変数フラグを落とし(S36)、フラグが立っていない場合、次に進む。制御部22は処理コマンドにより、制御レジスタ23に設定値を設定する(S37)。すべての処理コマンドを実行したかどうか確認し(S38)、実行していない場合、再び、変数フラグが立っているかどうか確認し(S33)、実行した場合、次に進む。データ番号に対応する全ての変数フラグが設定データ211(図8)から落とされたか確認し(S39)、落とされた場合、実行順データ212(図5)に対し、設定値確定フラグを立て(S40)、再び、制御部22は、記憶部21の実行順データ212から次のデータ番号を取得し(S30)、落とされていない場合、制御部22は、記憶部21の実行順データ212から次のデータ番号を取得する(S30)。   If the set value confirmation flag is not set, the PE card 20 receives the execution command including the data number (S32). The control unit 22 checks whether the variable flag of the setting data (FIG. 8) 211 in the storage unit 21 is set with the data number of the execution order data 212 (S33). If the variable flag is set, the setting value is acquired from the variable setting value data 213 (FIG. 6) corresponding to the variable (S34). Then, it is confirmed whether or not the acceleration variable flag is set (S35). If the acceleration variable flag is set, the setting value is registered in the setting data 211 and the acceleration variable flag and the variable flag are dropped (S36). If the flag is not set, continue. The control unit 22 sets a set value in the control register 23 by a processing command (S37). It is confirmed whether all the processing commands have been executed (S38). If not, it is checked again whether the variable flag is set (S33). It is confirmed whether all the variable flags corresponding to the data numbers have been deleted from the setting data 211 (FIG. 8) (S39). If they have been deleted, a setting value confirmation flag is set for the execution order data 212 (FIG. 5) ( S40) Again, the control unit 22 obtains the next data number from the execution order data 212 of the storage unit 21 (S30), and if not dropped, the control unit 22 starts from the execution order data 212 of the storage unit 21. The next data number is acquired (S30).

設定値確定フラグが立っている場合、制御部22は、記憶部21の設定データ211(図8)の処理コマンド、設定値を読み込む(S41)。すべての処理コマンドを実行したかどうか確認し(S42)、実行していない場合、再び、記憶部21の設定データ211の処理コマンド、設定値を読み込み(S41)、実行した場合、次に進む。PEカード20は、データ番号が含まれた実行命令を受信する(S43)。そして、実行順データ212(図5)のデータ番号と一致するか確認する(S44)。   When the set value confirmation flag is set, the control unit 22 reads the processing command and the set value of the setting data 211 (FIG. 8) in the storage unit 21 (S41). It is confirmed whether or not all the processing commands have been executed (S42). If not, the processing commands and setting values of the setting data 211 in the storage unit 21 are read again (S41). The PE card 20 receives the execution command including the data number (S43). Then, it is confirmed whether it matches the data number of the execution order data 212 (FIG. 5) (S44).

一致した場合、制御部22は、制御レジスタ23に設定データ211の設定値を設定し(S45)、再び、制御部22は、記憶部21の実行順データ212からデータ番号を取得する(S30)。   If they match, the control unit 22 sets the setting value of the setting data 211 in the control register 23 (S45), and the control unit 22 again acquires the data number from the execution order data 212 of the storage unit 21 (S30). .

一致しない場合、制御部22は、記憶部21の実行順データ212のデータ番号を再登録し、設定値確定フラグを落とす(S46)。制御部22は、実行順データ212のデータ番号で、記憶部21の設定データ211の変数フラグが立っているか確認し(S33)、変数フラグが立っていない場合、次に進み、変数フラグが立っている場合は、変数に対応する変数設定値データ213から設定値を取得する(S34)。そして、高速化変数フラグが立っているかどうか確認し(S35)、高速化変数フラグが立っている場合、設定値を設定データ211に登録して、高速化変数フラグ、変数フラグを落とし(S36)、フラグが立っていない場合、次に進む。制御部22は処理コマンドにより、制御レジスタ23に設定値を設定する(S37)。すべての処理コマンドを実行したかどうか確認し(S38)、実行していない場合、再び、変数フラグが立っているかどうか確認し(S33)、実行した場合、次に進む。データ番号に対応する全ての変数フラグが設定データ211から落とされたか確認し(S39)、落とされた場合、実行順データ212に対し、設定値確定フラグを立て(S40)、制御部22は、記憶部21の実行順データ212から次のデータ番号を取得し(S30)、落とされていない場合、制御部22は、記憶部21の実行順データ212から次のデータ番号を取得する(S30)。   If they do not match, the control unit 22 re-registers the data number of the execution order data 212 in the storage unit 21 and clears the set value determination flag (S46). The control unit 22 checks whether the variable flag of the setting data 211 in the storage unit 21 is set with the data number of the execution order data 212 (S33). If the variable flag is not set, the control unit 22 proceeds to the next and sets the variable flag. If so, the setting value is acquired from the variable setting value data 213 corresponding to the variable (S34). Then, it is confirmed whether or not the acceleration variable flag is set (S35). If the acceleration variable flag is set, the set value is registered in the setting data 211, and the acceleration variable flag and the variable flag are dropped (S36). If the flag is not set, proceed to the next step. The control unit 22 sets a set value in the control register 23 by a processing command (S37). It is confirmed whether all the processing commands have been executed (S38). If not, it is checked again whether the variable flag is set (S33). It is confirmed whether all the variable flags corresponding to the data numbers have been deleted from the setting data 211 (S39). If they have been deleted, a setting value confirmation flag is set for the execution order data 212 (S40), and the control unit 22 The next data number is acquired from the execution order data 212 of the storage unit 21 (S30), and if not dropped, the control unit 22 acquires the next data number from the execution order data 212 of the storage unit 21 (S30). .

つまり、図12に示されるように動作している。(a)は制御部12の動作、(b)は制御部22の動作、(c)はPEカード20の制御対象、ドライバ、コンパレータ等の設定動作を示す。すなわち、制御部12はデータ番号及び変数の設定値の発行のみを行い、制御部22が、PEカード20の制御対象が設定動作を行っている間に、設定レジスタ23への次の設定動作の先行解析を行っている。従って、制御部22が事前に制御レジスタ23への設定の準備を行うので、設定時間の短縮が図られる。   That is, it operates as shown in FIG. (A) shows the operation of the control unit 12, (b) shows the operation of the control unit 22, and (c) shows the setting operation of the control target, driver, comparator, etc. of the PE card 20. That is, the control unit 12 only issues the data number and the setting value of the variable, and the control unit 22 performs the next setting operation to the setting register 23 while the control target of the PE card 20 is performing the setting operation. A prior analysis is performed. Therefore, since the control unit 22 prepares for setting in the control register 23 in advance, the setting time can be shortened.

このように、PEカード20が、事前に設定データ211を格納し、設定準備を行うので、その都度、TSC10が設定値を送る必要がなくなり、試験時間を短縮することができる。   Thus, since the PE card 20 stores the setting data 211 in advance and prepares for setting, it is not necessary for the TSC 10 to send the setting value each time, and the test time can be shortened.

また、ICテスタは、デバック時に設定値の変更や、DUTの精度の良さでランク分けするときに、設定値を変更したり、他のDUTの試験に、設定値の変更のため、設定値を変数として扱っている。しかし、量産段階のDUTの試験時には設定値を変更する必要がない変数もあり、その都度、TSC10が変数の設定値をPEカード20側に送っているため、試験時間がかかっていた。しかし、PEカード20が変数を固定値と同じように扱うので、その都度、TSC10がPEカード20に変数の設定値を送る必要がなく、試験時間を短縮することができる。   In addition, the IC tester changes the set value when changing the set value at the time of debugging or ranks the DUT with good accuracy, or changes the set value for other DUT tests to change the set value. Treated as a variable. However, there are variables that do not need to be changed during the mass production stage DUT test, and each time the TSC 10 sends the variable setting values to the PE card 20 side, it took a long test time. However, since the PE card 20 handles the variable in the same way as the fixed value, the TSC 10 does not need to send the variable setting value to the PE card 20 each time, and the test time can be shortened.

なお、PEカード20は、DUTの1ピンに接続可能な構成の他、2ピン以上に接続できる構成でもよい。   The PE card 20 may have a configuration that can be connected to two or more pins in addition to a configuration that can be connected to one pin of the DUT.

また、実行順、変数設定値を1回目の実行時に順次記憶部21に格納する構成を示したが、実行前に実行順データをPEカード20に渡す構成でもよい。   Further, although the configuration in which the execution order and the variable setting values are sequentially stored in the storage unit 21 at the first execution time is shown, the execution order data may be passed to the PE card 20 before the execution.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. 設定データ111を示した図である。It is the figure which showed the setting data. 実行順データ112を示した図である。It is the figure which showed execution order data. 設定データ211を示した図である。It is the figure which showed the setting data. 実行順データ212を示した図である。It is the figure which showed execution order data 212. 変数設定値データ213を示した図である。It is the figure which showed variable set value data 213. 設定データ111のデータ変化を示した図である。It is the figure which showed the data change of the setting data. 設定データ211のデータ変化を示した図である。It is the figure which showed the data change of the setting data. 制御部12の動作を示したフローチャートである。3 is a flowchart showing an operation of a control unit 12. 制御部22の動作を示したフローチャートである。3 is a flowchart showing an operation of a control unit 22. 制御部22の動作を示したフローチャートである。3 is a flowchart showing an operation of a control unit 22. 図1に示す装置の概略動作を示した図である。It is the figure which showed schematic operation | movement of the apparatus shown in FIG.

符号の説明Explanation of symbols

10 TSC
11 記憶部
12 制御部
20 PEカード
21 記憶部
22 制御部
23 制御レジスタ
10 TSC
11 Storage Unit 12 Control Unit 20 PE Card 21 Storage Unit 22 Control Unit 23 Control Register

Claims (4)

被試験対象を試験するICテスタにおいて、
設定値または変数が定義される設定値データの実行順が示される実行順データに基づいて、実行命令及び変数の設定値を出力するテストシステムコントローラと、
前記設定値データと前記実行順データに基づいて、設定値データの設定準備を行い、前記テストシステムコントローラからの実行命令及び変数の設定値により、設定値の設定を行い、前記被試験対象と信号の授受を1ピン以上行える複数のピンエレクトロニクスカードと
を備えたことを特徴とするICテスタ。
In an IC tester for testing a test object,
A test system controller that outputs an execution instruction and a variable setting value based on execution order data indicating an execution order of the setting value data in which the setting value or variable is defined;
Based on the set value data and the execution order data, the set value data is prepared for setting, the set value is set by the execution command and the variable set value from the test system controller, and the test target and signal An IC tester comprising a plurality of pin electronics cards capable of transferring 1 or more pins.
テストシステムコントローラは、
少なくとも実行順データ、変数の設定値を記憶する第1の記憶部と、
この記憶部の実行順データ、変数の設定値に基づいて、実行命令及び設定の変数値を出力する第1の制御部と
を有し、
ピンエレクトロニクスカードは、
設定データ、実行順データを記憶する第2の記憶部と、
この第2の記憶部の実行順データに基づいて、第2の記憶部の設定データを準備し、前記第1の制御部の実行命令及び変数の設定値により、設定値を設定する第2の制御部と
を設けたことを特徴とする請求項1記載のICテスタ。
Test system controller
A first storage unit that stores at least execution order data and variable setting values;
A first control unit that outputs an execution instruction and a variable value of the setting based on the execution order data of the storage unit and the setting value of the variable;
Pin electronics card
A second storage unit for storing setting data and execution order data;
Based on the execution order data of the second storage unit, the setting data of the second storage unit is prepared, and the setting value is set by the execution instruction and the variable setting value of the first control unit. The IC tester according to claim 1, further comprising a control unit.
ピンエレクトロニクスカードは、テストシステムコントローラから変数の設定値を受け取り、設定データの変数を固定値にすることを特徴とする請求項1または2記載のICテスタ。   3. The IC tester according to claim 1, wherein the pin electronics card receives a set value of the variable from the test system controller and sets the variable of the set data to a fixed value. ピンエレクトロニクスカードは、所望の変数のみ固定値にすることを特徴とする請求項3記載のICテスタ。
4. The IC tester according to claim 3, wherein the pin electronics card has a fixed value only for a desired variable.
JP2004180023A 2004-06-17 2004-06-17 IC tester Expired - Fee Related JP4360282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180023A JP4360282B2 (en) 2004-06-17 2004-06-17 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180023A JP4360282B2 (en) 2004-06-17 2004-06-17 IC tester

Publications (3)

Publication Number Publication Date
JP2006003227A true JP2006003227A (en) 2006-01-05
JP2006003227A5 JP2006003227A5 (en) 2007-05-10
JP4360282B2 JP4360282B2 (en) 2009-11-11

Family

ID=35771735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180023A Expired - Fee Related JP4360282B2 (en) 2004-06-17 2004-06-17 IC tester

Country Status (1)

Country Link
JP (1) JP4360282B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224504A (en) * 2007-03-14 2008-09-25 Yokogawa Electric Corp Ic tester, and control method of ic tester
JP2009053035A (en) * 2007-08-27 2009-03-12 Yokogawa Electric Corp Ic tester
JP2009198292A (en) * 2008-02-21 2009-09-03 Yokogawa Electric Corp Semiconductor testing device
DE112008000752T5 (en) 2007-03-23 2010-01-28 Hamamatsu Foundation For Science And Technology Promotion, Hamamatsu Large-area transparent electro-conductive film and process for its production
JP2010043966A (en) * 2008-08-13 2010-02-25 Yokogawa Electric Corp Ic tester

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008224504A (en) * 2007-03-14 2008-09-25 Yokogawa Electric Corp Ic tester, and control method of ic tester
DE112008000752T5 (en) 2007-03-23 2010-01-28 Hamamatsu Foundation For Science And Technology Promotion, Hamamatsu Large-area transparent electro-conductive film and process for its production
JP2009053035A (en) * 2007-08-27 2009-03-12 Yokogawa Electric Corp Ic tester
JP2009198292A (en) * 2008-02-21 2009-09-03 Yokogawa Electric Corp Semiconductor testing device
JP2010043966A (en) * 2008-08-13 2010-02-25 Yokogawa Electric Corp Ic tester

Also Published As

Publication number Publication date
JP4360282B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
CN113641545B (en) Automatic learning method and system for digital test vectors
KR101110241B1 (en) Program test device and program
JP4360282B2 (en) IC tester
CN102150056B (en) Test module and test method
JP2006250940A (en) Error detection in compressed data
JP2005233962A (en) System and method for controlling dynamic waveform resource
JP4486383B2 (en) Pattern generator and test apparatus
KR20070035266A (en) Testing method for software
JP4962774B2 (en) IC tester and control method of IC tester
JP4438985B2 (en) Pattern generator and test apparatus
JP2002041130A (en) Automatic inspecting device
JP5071072B2 (en) Development support equipment and semiconductor test equipment
JPH10275094A (en) Program evaluation system
JP4462326B2 (en) Image processing device
JP5104720B2 (en) IC tester
JP2009053035A (en) Ic tester
JP2010043966A (en) Ic tester
KR100478567B1 (en) Flash-ROM programming method using boundary scan chain
JP2003256493A (en) Tester simulation apparatus and tester simulation method
JPH10334131A (en) Logical verification device
JP4340867B2 (en) IC tester
JP4967861B2 (en) Output data control device and output data control method
JP2010054280A (en) Lsi tester, automatic creation tool of test program, and test system
CN117784913A (en) Voltage regulator parameter detection circuit, system, method and device
JP2000105781A (en) Logical simulator and logical simulate system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees