JP2005539467A

JP2005539467A - 高圧縮比を提供する要求資源最小の高速コーデック

Info

Publication number: JP2005539467A
Application number: JP2004568967A
Authority: JP
Inventors: ウラディミール・ツェペルコヴィッツ; サーサ・パヴロヴィッツ; ドゥーサン・ミルコヴィッツ
Original assignee: Individual
Current assignee: Individual
Priority date: 2002-09-17
Filing date: 2003-09-05
Publication date: 2005-12-22
Anticipated expiration: 2023-09-05
Also published as: CA2499212C; CA2499212A1; US8306340B2; WO2004028142A2; WO2004028142A8; WO2004028142A3; JP4859368B2; KR20050052505A; US20060053004A1; EP1604528A2; AU2003272833A8; CN100401778C; CN1703912A; AU2003272833A1; KR101129655B1

Abstract

本発明は、新規性を有する単一パスおよび複数パス同期エンコーダ、およびデコーダであって、格段に少ない (プロセッサの複雑性、メモリサイズ、消費電力、バス帯域幅、およびデータ待ち時間と言った) システム資源を使用して、現在の最先端圧縮方法と比較しても、それらと同等またはそれ以上の知覚上、および測定上の解凍画像品質を備え、あらゆる圧縮比において、桁違いに高速なデータ圧縮および解凍能力を発揮するエンコーダ、およびデコーダを提供するものである。これらの機能は、再帰的オクターブ直接及び逆サブバンド変換のための新規性を有する直接非固定および逆非固定フィルタ、変換係数の符号および振幅に対する高速適応機能を有する最小数のヒストグラムを用いた新規性を有する単純コンテキストモデリングおよびシンボル確率推定、除算演算のない新規加速性レンジコーダ、および圧縮データの新規同期機能を使用して達成される。

Description

本発明は、データ圧縮および解凍のための方法と装置に関するものであり、具体的には静止画像および動画の可逆圧縮および不可逆圧縮および解凍のための方法と装置に関する。

高圧縮比を持つ最先端データ圧縮方法は、時間が掛かり、また複雑なプロセッサと広いバス帯域幅を持つメモリを必要とし、このため消費電力も増大する。

再帰的オクターブ直接サブバンド変換または逆サブバンド変換のための新規性を有する直接非固定または逆非固定フィルタ、変換係数の符号および振幅に対する高速適合機能を有する最小数のヒストグラムを使用した新規単純コンテキストデリングおよびシンボル確率推定、除算演算のない新規加速性レンジコーダ、および圧縮データの新規同期機能を適用することにより、これらの技術的問題は、格段に少ないシステム資源を使用して、現在の最先端圧縮方法と比較しても、それらと同等またはそれ以上の知覚上、および測定上の解凍画像品質を備え、あらゆる圧縮比において、桁違いに高速なデータ圧縮および解凍能力を提供する本発明により解決される。

以下に記す静止画像圧縮方法に関するいくつか指導書および概説書が利用可能である。
O. Egger et al.， “映像情報の高性能圧縮 - チュートリアルレビュー - 第１部:静止画像，” Proc. IEEE，Vol. 87，No. 6， pp. 976-1011， June 1999；S. Wong et al.， “X線画像圧縮 - レビュー” Proc. IEEE，Vol. 83，No. 2， pp. 194-219， Feb. 1995；N. D. Memon et al.， “可逆画像圧縮：比較研究” Proc SPIE Vol. 2418， pp. 8-20， 1995；およびT. Q. Nguyen， “フィルタバンクおよびウェーブレットに関するチュートリアル” University of Wisconsin， Madison， WI53706， USA。

自然画像の良好なモデルは、f ^-2に比例するパワースペクトルに基づくものであり、ここでfは周波数である。このことは、エネルギーの大部分は、低周波領域に集中していることを意味する。そのため適切な周波数分割は、低周波領域においては、より稠密に行い、高周波領域においては粗い分割にすべきである。

大部分の画像にとって、エントロピーコーダを使用する直接コーディングでは満足な圧縮比が得られないため、何らかの形の事前分解(decomposition)が必要となる。静止画像圧縮に使用される分解法には、予測変換、ブロック変換、およびサブバンド変換がある。予測法は、可逆かつ低圧縮比のアプリケーションに適している。ブロック変換法の主要な欠点は、離散コサイン変換 (DCT) と同様に、高圧縮比の場合にブロッキングアーチファクトを生じることであり、これは低局所分散を伴う画像領域では特に目立つ。不幸にも人間の視覚システムは、この種類の画像歪に対して非常に敏感である。サブバンド変換法は、可逆および不可逆圧縮の両方に対して適用可能であり、一方高圧縮比における唯一の可視的アーチファクトは、O. Egger他の論文 “非対称フィルタバンクを用いる画像のサブバンドコーディング” IEEE Trans. Image Processing， Vol. 4， No. 4， pp. 478-485， Apr. 1995に記述されている線形フィルタのギブス現象、いわゆるリンギング効果である。画像圧縮に関しては数多くの文献が存在するため、本発明の背景としてはサブバンド変換のみに話題を制限する。

サブバンド変換係数は、最初に入力画像を再帰フィルタリングし、次に低域通過フィルタと高域通過フィルタのセットにより処理した結果の画像、およびダウンサンプリングの結果より計算される。各サブバンドは、そのサブバンドの視覚上の重要性に適合したビットレートで個別に符号化される。このことは、視覚的に好ましい画像復元に繋がり、ブロッキングアーチファクトを生じない。サブバンドエンコーディングは、次の4つのステップから構成される。 (1) サブバンド分解、 (2) 量子化、 (3) 確率予測、および (4) サブバンドのエントロピーコーディング。デコーディング処理は、逆ステップで、逆の順序が必要となる。

サブバンド変換の概念は、R. E. Crochiere他による論文 “サブバンド内の音声デジタルコーディング” Bell Syst. Tech. J.， Vol. 55， No. 8， pp. 1069-1085， Oct. 1976、およびR. E. Crochiere他に1977年9月に発行されたUS特許第4，048，443によって最初に音声コーディング用に導入された。直線位相を有する不完全復元フィルタは、J. D. Johnstonによる論文 “直交ミラーフィルターバンク用に設計されたフィルタ群” Proc. Int. Conf. Acoustics， Speech， Signal Processing (ICASSP)， Denver， CO， pp. 291-294. Apr. 9-11， 1980に紹介されている2帯域QMFである。

1次元 (1-D) サブバンド変換用の完全復元フィルタバンクは、幾人かの著者により研究されており、以下にそれらの文献を記す。M. J. Smith et al.， “ツリー構造サブバンドコーダ用の厳密復元フィルタバンク設計手順” Proc. Int. Conf. Acoustics， Speech， Signal Processing (ICASSP)， San Diego， CA， pp. 27.1.1-27.1.4， Mar. 1984；T. A. Ramstad， “臨界サンプリング機能（critical sampling）を有する解析/合成フィルタバンク” Proc. Int. Conf. Digital Signal Processing， Florence， Italy， Sep. 1984；M. Vetterli， “完全復元を可能とするフィルタバンク” Signal Processing， Vol. 10， No. 3， pp. 219-244. Apr. 1986； M. J. Smith et al.， “ツリー構造サブバンドコーダ用の厳密復元技法” IEEE Trans. Acoustics， Speech， Signal Processing， Vol. 34， No. 3， pp. 434-441， June 1986；P. P. Vaidyanathan， “完全復元特性を有するM (Mは任意の数) チャネルmaximally decimated直交ミラーフィルタの理論と設計” IEEE Trans. Acoustics， Speech， Signal Processing， Vol. 35， No. 4， pp. 476-496， Apr. 1987；P. P. Vaidyanathan， “直交ミラーフィルタバンク、Mバンドへの拡張と完全復元の技法” IEEE Acoustics， Speech， Signal Processing Mag.， Vol. 4， No. 7， pp. 1035-1037， July 1987；およびM. Vetterli et al.， “完全復元FIRフィルタバンク：いくつかの特性と因子分解” IEEE Trans. Acoustics， Speech， Signal Processing， Vol. 37， No. 7， pp. 1057-1071， July 1989。数式的に完全な復元フィルタバンクを導く設計技法は、Nayebi他の論文 “時間領域フィルタバンク解析：新設計理論” IEEE Trans. Signal Processing， Vol. 40， No. 6， pp. 1412-1429， June 1992により発表されている。しかしこれらのフィルタは、比較的大きいため、画像コーディングアプリケーションには適さない。

1-Dサブバンド変換理論は、以下に記す著者の文献に示されるように、2次元 (2-D) のケースへと拡張された。それらは次の通り。P. J. Burt et al.， “コンパクト画像コードとしてのラプラシアン錐体” IEEE Trans. Commun.， Vol. 3 1， No. 4， pp. 532-540， Apr. 1983；M Vetterli “多次元サブバンドコーディング：いくつかの理論とアルゴリズム” Signal Processing， Vol. 6， No. 2， pp. 97-112. Apr. 1984；J. Woods et al.， “画像のサブバンドコーディング” IEEE Trans. Acoustics， Speech， Signal Processing. Vol. 34， No. 5， pp. 1278-1288， Oct. 1986；1989年3月E. H. Adelson他に発行されたUS特許第4，817，182、これは、2-D個別QMFバンクを利用している；A. Zandi et al.， “CREW可逆/不可逆医療画像圧縮” Ricoh California Research Center， Menlo Park， CA94025， USA， Sep. 12， 1995；および2001年2月A. Zandi他に発行されたUS特許第6，195，465。

最先端圧縮アルゴリズムは、単一パス、2パス、およびマルチパスの3つの基本的グループに分けられる。単一パスアルゴリズムは、C. Chrysafis他の論文 “不可逆ウェーブレット画像圧縮用の効率的コンテキストベースエントロピーコーディング”， Data Compression Conf.， Snowbird， UT， Mar. 25-27， 1997に開示されている様に、メモリ内の各変換係数へは単一アクセスを行い、画像をエンコードまたはデコードする。これらのアルゴリズムは、通常固定パラメータを持つ事前統計モデルにのみ適用が制限され、一般的に他の方法よりも低い圧縮比しか達成できない。

2パスアルゴリズムは、メモリ内の各変換係数へは2通りのアクセスを行い、画像をエンコードまたはデコードする。そのためこれらのアルゴリズムは、可変パラメータを持つ事前統計モデルを使用することが出来、単一パスの場合より優れた圧縮比を達成する。しかしながらこれらは、第2のパスを実行するためにメモリ内に全ての変換係数を記憶する必要があり、圧縮前の入力画像と同等の桁数の追加メモリサイズを要求する。

マルチパスアルゴリズムは、暗黙的定義の静的モデル (JPEG2000、SPIHTおよびEZW) に基づき画像をエンコードまたはデコードする。JPEG2000については、C. Christopoulos他の論文 “JPEG2000静止画像コーディングシステム：概説” IEEE Trans. Consum. Electr.， Vol. 46， No. 4， pp. 1103-1127， Nov. 2000に説明がある。階層ツリー内設定分割 (SPIHT) アルゴリズムは、A. Said他の論文 “空間方位ツリーを用いる画像圧縮” Proc. IEEE Int. Symp. Circuits Systems， Chicago， IL， pp. 279-282， May 1993；A. Said他の論文 “階層ツリー内設定分割に基づく新高速・効率的画像コーデック” IEEE Trans. Circuits Syst. Video Tech.， Vol. 6， No. 3， pp. 243-250， June 1996；および1998年6月W. A. Pearlman他に発行されたUS特許第5，764，807にて開示されている。変換係数のアルファベットおよびグループ分割は、1999年9月A. Said他に発行されたUS特許第5，959，560にて開示されている。内蔵ゼロツリーウェーブレット (EZW) アルゴリズムについては、J. M.Shapiroの論文 “ウェーブレット係数のゼロツリーを用いる内蔵画像コーディング” IEEE Trans. Signal Processing， Vol. 41， No. 12， pp. 3445-3462， Dec. 1993に説明がある。EZW技法は、 (1) オクターブ単位に減少する閾値セットを使用し、振幅により変換係数を部分的に順序付けすること、 (2) デコーダに二重に存在するサブセット分割アルゴリズムにより決められる順序を伝達すること、 (3 ) リファインメントビットから成る順序付けされたビットプレーンの伝達、および (4) 各種の異なるサブバンドを横断しての変換係数の自己相似性を利用すること、以上の4つをベースとする。EZWに追加された条件付確率モデルに基づく内蔵予測ウェーブレットイメージコーダ (EPWIC) は、R. W. Buccigrossi他の論文 “条件付確率モデルに基づく発展的ウェーブレット画像コーディング” Proc. Int. Conf. Acoustics， Speech， Signal Processing (ICASSP)， Munich Germany， Vol. 4， pp. 2597-2600， Apr. 21-24， 1997；およびE. P. Simoncelli他の論文 “線形バンド内振幅予測を用いる発展的ウェーブレット画像圧縮” Proc. 4th Int. Conf. Image Processing， Santa Barbara， CA， Oct. 26-29， 1997で開示されている。全てのこれらの方法は、メモリ内に完全な画像を記録するため、画像をエンコードまたはデコードするためには、比較的数多くのパスを必要とする。

数多くの著者が次に記す論文において、サブバンド変換係数が非ガウス統計的性質を有することを報告している。B. A. Olshausen et al.， “自然画像統計と効率的コーディング” Network: Computation in Neural Systems， Vol. 7， No. 2， pp. 333-339. July 1996； R. W. Buccigrossi et al.， “ウェーブレット領域における統合統計特性による画像圧縮” GRASP Laboratory Technical Report #414， University of Pennsylvania， USA， 30 May 1997；E. P. Simoncelli et al.， “統合確率モデルに基づく内蔵ウェーブレット画像圧縮” Proc. 4th Int. Conf. Image Processing，. Santa Barbara， CA， USA， Oct. 26-29， 1997；および R. W. Buccigrossi et al.， “ウェーブレット領域における統合統計特性による画像圧縮” IEEE Trans. Image Processing， Vol. 8， No. 12， pp. 1688-1701， Dec. 1999。

この原因は、鋭い端部が散在する円滑な領域から成る一般的な画像の空間構造にある。円滑な領域がゼロに近い変換係数を生成する一方で、鋭い端部は大きな値の変換係数を生成する。S. G. Mallatの論文 “複数分解能信号分解の理論：ウェーブレット表示” IEEE Trans. Pattern Analysis Machine Intelligence， Vol. 11， No. 7， pp. 674-693， July 1989；およびE. P. Simoncelli他の論文 “ベイズウェーブレットコアリングによる雑音除去” Proc. 3rd Int. Conf.Image Processing， Lausanne. Switzerland， Vol. I， pp. 379-383， Sep. 1996に記述の通り、変換係数の統計量は、2つのパラメータを有する「一般化ラプラス」密度関数を用いてモデル化することが出来、この関数は、ゼロ点において大きなピークを持ち、ガウス密度関数に比べると裾の広がりがより大きい。不幸にも2パスアルゴリズムは、密度関数パラメータの計算に必要である。更に実験結果は、高レベルのサブバンド変換においては、この密度関数と実際のヒストグラム間で大きな不一致を示す。低域通過サブバンドでは、ほとんど全ての変換係数が正符号であり、これは一様密度関数に相当する。

より高い圧縮比はコンテキストモデルをベースにしてシンボルを定義することにより実現される。すなわちテキスト圧縮と類似の近傍変換係数をベースにする。ゼロツリーおよびその他のウェーブレット係数コンテキストモデルの解析については、S. Todd他の論文 “グレースケール画像圧縮用のパラメータ削減とコンテキスト選択” IBM J. Res. Develop.， Vol. 29， No. 2， pp. 188-193， Mar. 1985；V. R. Algazi他の論文 “画像変換とサブバンド係数の解析に基づくコーディング” SPIE Applications of Digital Image Processing XVIII， Vol. 2564， pp. 11 -21， July 1995；S. D. Stearnsの論文 “可逆波形圧縮における算術コーディング”IEEE Trans. Signal Processing， Vol. 43， No 8， pp. 1874-1879， Aug. 1995；および2001年4月A. Zandi他に発行されたUS特許第6，222，941に説明がある。

特定のシンボルの生起確率が知ることが出来れば、固定長コードより効率的なビットコードを見つけることが可能である。コードワード割り当ては、通常可変長コーディング、ランレングスコーディング、ハフマンコーディング、および算術コーディングにより行われる。アルファベット冗長性を除去する技法は、B. M. Oliver他の論文 “効率的コーディング” Bell Syst. Tech. J.， Vol. 31， No. 4， pp. 724-750， July 1952；D. A. Huffamanの論文 “最小冗長度コード構成法” Proc. IRE， Vol. 40， No. 9， pp. 1098-1101， Sep. 1952；およびE. N. Gilbert他の論文 “可変長バイナリエンコーディング” Bell Syst. Tech. J.， Vol. 38， No. 4， pp. 933-967， July 1959に記述されているように、大抵の場合プレフィックスコードを生成し、より生起確率の低いシンボルにはより長いコードを割り当て、メッセージを1つのビットストリングに変換する。

L. H. Witten他の論文 “データ圧縮用算術コーディング” Commun. ACM， Vol. 30， No. 6， pp. 520-540， June 1987； A. Moffat他の論文 “算術コーディング再考” Proc. Data Compression Conf.， Snowbird， UT， pp. 202-211， Mar. 1995；およびA. Moffat他の論文 “算術コーディング再考” ACM Trans. Inform. Syst.， Vol. 16， No. 3， pp. 256-294， July 1998によれば、最高の圧縮比は、算術コーディングにより達成され、理論的にはデジタル化されたメッセージからすべての冗長性を削除可能である。

算術Qコーダは、Mitchell他の論文 “Qコーダソフトウェア実装” IBMJ. Res. Develop.， Vol. 21， No 6， pp. 753-774， Nov. 1988；W. B. Pennebaker他の論文 “Qコーダ適合バイナリ算術コーダの基本原理概説” IBM J. Res. Develop.， Vol. 32， No. 6， pp. 717-726， Nov. 1988；および W. B. Pennebaker他に1990年6月発行されたUS特許第4，933，883、および第4，935，882で開示されている。

算術Zコーダは、L. Bottou他の論文 “Zコーダ適合コーダ” Proc. Data Compression Conf.， Snowbird， UT， pp. 13-22， Mar. 1998；およびY. Bengio他に2001年2月に発行されたUS特許第6，188，334、2001年5月に発行された6，225，925および2001年8月に発行された6，281，817で開示されている。

しかし本発明は、G. N. N. Martinの論文 “レンジエンコーディング：要約メッセージからの冗長度削除用アルゴリズム” Proc. Video & Data Recording Conf.， Southampton， UK， July 24-27， 1979で開示されたレンジコーダに基づいている。

最先端の不可逆画像圧縮方法での処理時間およびメモリサイズは、両方とも圧縮比の増加と共に増加する。最先端マイクロプロッセサ、信号プロセッサ、およびマイクロコントローラさえもが小容量の高速メモリ (汎用プロセッサレジスタ、および内部または外部キャッシュメモリ) 、および数倍動作速度の遅い大容量メモリ (外部システムメモリ) を装備している。本発明は、大部分の、いや殆ど全ての一時データをこの高速メモリに適合させ、その結果として最速アルゴリズムの実行を可能とするものである。

必要メモリサイズを減少させる一般的な手段は、大きな画像をブロックに分割し、各ブロックを個別にエンコードすることである。全ての超最先端静止画像圧縮法 (JPEG2000、JPEG、その他) 、および動画圧縮法 (MPEG-4、MPEG-2、MPEG-1、その他) は、D. Santa- Cruz他の論文 “JPEG2000静止画像コーディングと他の標準規格との比較” Proc. SPIE 45^th annual meeting， Applications of Digital Image Processing XXIII， San Diego， CA， Vol. 4115， pp. 446-454， July 30 - Aug. 4， 2000に記述されているブロックベース方式である。

M. Boliek他の (編纂した) “JPEG2000第1部国際標準規格最終案” (ISO/IEC FDIS 15444-1)， ISO/IEC JTC1/SC29/WG1 N1855， Aug. 18， 2000によると、JPEG2000エンコーダは、最初に入力未圧縮画像を非オーバラップブロックに分割し、次に直接離散ウェーブレット変換 (DWT) を用いて、各ブロックを独立に再帰的にサブバンド変換する。次に変換係数は、出力コードストリームを形成する前に、量子化され、エントロピー符号化される。デコーダ内の入力コードストリームは、復元画像を生成するために、最初にエントロピー復号化され、逆量子化され、逆DWTを用いて独立ブロックへと再帰的にサブバンド変換される。しかしタイリングは、ブロック間で境界においてブロッキングアーチファクトを生じる。この欠点は、フレーミング、すなわち隣り合うブロックを少なくとも1ピクセルだけ重ね合わせることにより部分的に除去可能である。もう1つの深刻な欠点は、高圧縮比の場合の品質劣化であり、このため最大許容圧縮比に限界があることである。

JPEG2000標準規格は、畳み込みおよびリフティングの2つのフィルタリングモードをサポートする。信号は、最初にフィルタのハーフレングスの範囲で、両端において周期的に展開されるべきである。畳み込みベースフィルタリングは、低域通過フィルタ、および高域通過フィルタ係数と展開された1-D信号のサンプル間での一連の乗算演算により構成される。W. Sweldensの論文 “リフティング方式：二重直交ウェーブレットのカスタム設計構成” Appl. Comput. Harmonic Analysis， Vol. 3， No. 2， pp. 186-200， 1996；およびW. Sweldensの論文 “リフティング方式：第2世代ウェーブレットの構成”SIAM J. Math. Anal.， Vol. 29， No. 2， pp. 511-546， 1997によると、リフティングベースフィルタリングは、信号の奇数番サンプル値を偶数番サンプル値の加重和でアップデートすること、および偶数番サンプル値を奇数番サンプル値の加重和でアップデートすることを交互に行う一連の処理から成り立つ。

JPEG2000は、G. K. Wallaceの論文 “JPEG静止画像圧縮標準規格” IEEE Trans. Consum. Electron.， Vol. 38， No. 1， pp. 18-34， Feb. 1992；および F. Ono他に、1991年10月発行されたUS特許第5，059，976、1994年4月に発行された5，307，062に記述され、最初のJPEG標準規格で採用されているQMコーダと類似のMQ算術コーダを利用する。

JPEG標準規格は、” 連続色調静止画像のデジタル圧縮とコーディング”， Int. Org. Standardization ISO/IEC， JTC 1 Committee Draft， JPEG 8-R8， 1990；およびG. K. Wallaceの論文 “JPEG静止画像圧縮標準規格”， Commun. ACM， Vol. 34， No. 4， pp. 30-44， Apr. 1991に説明されている。原画像は、8 x 8ブロックに分割され、これらは個別にDCTを用いて変換される。変換後に64個の変換係数は、低周波数係数に対しては、高周波数係数より、より細かいステップを使用する各変換係数の異なる重要性を考慮した異なる量子化ステップにより量子化される。次に変換係数は、ハフマン、または算術コーディングのいずれかを用いて符号化される。ブロックの独立量子化は、ブロッキング効果を生じる。JPEG可逆圧縮は、変換を使用しないが、近隣ピクセル間の冗長情報除去のための予測を使用する。予測誤差は、ハフマンコードにより符号化される。自然画像に対する圧縮比は約2:1である。

MPEG-4ビデオ圧縮標準規格は、オブジェクトベースであり、インターフレームコーディングを用いて画像シーケンスを圧縮するために開発されている。しかしそのイントラフレームコーディングは、依然としてLPEGに非常に類似した静止画像圧縮法である。符号化されるオブジェクトのバウンディングボックスは、16 x 16のサイズのマクロブロックに分割され、これには輝度用の8 x 8ピクセルの4ブロック、およびダウンサンプルされたクロミナンス用の8 x 8ピクセルの2ブロックが含まれる。DCTは、マクロブロック内の各ブロックに関して個別に実行され、係数は量子化され、ジグザグ走査され、ランレングス法およびハフマン法によりエントロピー符号化される。

本発明の第1の目的は、新規性を有する単一パスおよび複数パス同期エンコーダ、およびデコーダであって、格段に少ない (プロセッサの複雑性、メモリサイズ、消費電力、バス帯域幅、およびデータ待ち時間と言った) システム資源を使用して、現在の最先端圧縮方法 (JPEG2000、JPEG、MPEG-4、MPEG-2、MPEG-1他) と比較しても、それらと同等またはそれ以上の知覚上、および測定上の解凍画像品質を備え、あらゆる圧縮比において、桁違いに高速なデータ圧縮および解凍能力を発揮するエンコーダ、およびデコーダを提供することである。

本発明の第2の目的は、本発明の第1の目的遂行のために、再帰的オクターブ直接サブバンド変換、および逆サブバンド変換 (錐体分解) 用の新規性を有する直接非固定および逆非固定フィルタを提供することである。

本発明の第3の目的は、本発明の第1の目的遂行のために、本発明の第2の目的により提供される変換係数の符号および振幅に対する高速適合機能を有する最小数のヒストグラムを使用して、新規性を有する単純コンテキストモデリングおよびシンボル確率推定法を提供することである。

本発明の第4の目的は、本発明の第1の目的遂行のために、本発明の第3の目的により提供されるコンテキストモデルおよびシンボル確率推定法を利用する事により、除算演算のない新規性を有する高速レンジコーダを提供することである。

本発明の第5の目的は、本発明の第1の目的遂行のために、本発明の第4の目的により提供される圧縮データを同期化する新規性を有する同期化機能を提供することである。

本発明の全ての目的は、ハードウェア、またはソフトウェア、またはそれらの組み合わせにより実施可能である。入力未圧縮データには、静止画像、ビデオ画像、デジタル化されたアナログデータ、実行コード、または任意のデジタルデータが考えられる。

本発明の利点と特徴は、以下に述べる添付図面に関連付けた本発明の好ましい実施態様の詳細説明により、当該技術の熟練者にとっては、容易に理解されよう。

図1は、出力圧縮バッファ32に出力圧縮画像18を供給するためにエンコーダ30内で入力未圧縮画像10を圧縮する技術を備える最先端通信システムのブロック図であり、入力圧縮バッファ33へ入力圧縮画像19を供給するために、出力圧縮画像18は、伝送路34を伝送される。入力圧縮画像19は、出力解凍画像11を生成するために、デコーダ31内で解凍される。入力未圧縮画像10は、出来ればYUV 4:4:4、または4:2:2フォーマットのカラーまたはグレースケール画像であることが好ましい。しかし当該技術の熟練者には良く知られているYUVフォーマットへの入力画像フォーマット変換のための適切な色空間変換器を使用することで、RGBまたはYCrCbなど、他の任意の入力画像フォーマットであっても、利用可能である。

図2は、最先端エンコーダ30のブロック図である。入力未圧縮画像10は、直接サブバンド変換器20により受信される。直接サブバンド変換器20の出力は変換係数12であり、これらは不可逆圧縮の場合は量子化器24内で量子化され、量子化変換係数14となることもあり、また可逆圧縮の場合は単にエンコーディング確率推定器26へと受け渡される場合もある。エンコーディング確率推定器26の出力は、特定のコンテキスト内のシンボル確率となり、出力圧縮画像18を生成するためにエントロピーエンコーダ28により処理される。

図3は、最先端デコーダ31のブロック図である。入力圧縮画像19は、エントロピーデコーダ29に受信される。エントロピーデコーダ29の出力15は、デコーディング確率推定器27により受信され、特定のコンテキスト内のシンボル確率17が復元されると共に、それらはエントロピーデコーダ29にフィードバックされる。またエントロピーデコーダ29の出力は、逆量子化器25に受信され、不可逆圧縮の場合は逆量子化変換係数13が生成され、可逆圧縮の場合は単に逆サブバンド変換器21へ受け渡される。逆サブバンド変換器21の出力は、出力解凍画像11である。

図4は、3レベルの最先端直接および逆2次元サブバンド変換の出力結果の関連についての図解説明である。通常レベル数は固定であり、最先端システムにおいては3から7である。しかし本発明においては、サブバンド変換レベル数Nは変数であり、次の式に従って画像のサイズにより決まる。

ここでWは画像幅 (各ライン内のピクセル数) 、Hは画像高 (ライン数) 、パラメータK_sは17が好ましく、また括弧

は、シール関数を示す。すなわち括弧内の浮動少数点数より大きな整数の最小値を示す。

最先端単一レベルの1DSTは、サブバンドLを得るために入力データを低域通過フィルタリングし、2によるダウンサンプリングし、サブバンドHを得るために入力データを高域通過フィルタリングし、2によるダウンサンプリングすることで実行される。

最先端マルチレベルの1DSTは、単一レベルの1DSTをレベル0で入力未圧縮データに適用し、次に前の単一レベルの1DSTの結果生成したサブバンドL_iに単一レベルの1DSTを適用することにより実行される。レベル0サブバンドは、L_oとH_oである。レベル1サブバンドL₁とH₁は、各々サブバンドL_oに低域通過フィルタおよび高域通過フィルタを適用することにより生成される。レベル2サブバンドL₂とH₂は、各々サブバンドL₁に低域通過フィルタおよび高域通過フィルタを適用することにより生成される。以下同様である。

最先端単一レベルの2DSTは、最初に行に沿って水平方向に、次に列に沿って垂直方向に、1DSTを個別に適用することにより実行される。単一レベルの2DSTの結果として4つのサブバンド、LL、LH、HLおよびHHが得られる。

サブバンドLLは、行に沿って行われる低域通過フィルタリングと列に沿って行われる低域通過フィルタリングに対応しており、低周波水平情報と低周波垂直情報の両方を含んでいる。一般的な画像のエネルギーの大部分は、このサブバンドに集中している。

サブバンドLHは、行に沿って行われる低域通過フィルタリングと列に沿って行われる高域通過フィルタリングに対応しており、低周波水平情報と高周波垂直情報の両方、すなわち水平端の情報を含んでいる。

サブバンドHLは、行に沿って行われる高域通過フィルタリングと列に沿って行われる低域通過フィルタリングに対応しており、高周波水平情報と低周波垂直情報の両方、すなわち垂直端の情報を含んでいる。

サブバンドHHは、行に沿って行われる高域通過フィルタリングと列に沿って行われる高域通過フィルタリングに対応しており、高周波水平情報と高周波垂直情報の両方、すなわち対角線に沿った情報を含んでいる。

最先端マルチレベルの2DSTは、単一レベルの2DSTをレベル0で入力未圧縮データ10に適用し、次に前の単一レベルの2DSTの結果として生成されたサブバンドLL_iに単一レベルの2DSTを適用することにより実行される。レベル0サブバンドは、LL_o、LH_o、HL_oおよびHH_oである。レベル1サブバンド LL₁、LH₁、HL₁およびHH₁は、サブバンドLL₀に2DSTを適用することで生成される。レベル2サブバンド LL₂、LH₂、HL₂およびHH₂は、サブバンドLL₁に2DSTを適用することで生成され、以下同様である。

図5、図6、図7および図8のブロック図は、次の論文により詳細に説明されている。
C. Chysafis et al.， “ラインベースの削減メモリウェーブレット画像圧縮” Proc. Data Compression Conf.， Snowbird， UT， Mar. 30 - Apr. 1， 1998； C. Chrysafis et al.， “ローメモリウェーブレット画像圧縮用のアルゴリズム” Proc. IEEE Int. Conf. Image Processing (ICIP)， Kobe， Japan， 24-28 Oct. 1999； C. Chrysafis et al.， “ラインベースの削減メモリウェーブレット画像圧縮” IEEE Trans. Image Processing， Vol. 9， No 3， pp 378-389， Mar. 2000；C. Chysafis， “ウェーブレット画像圧縮率歪最適化と複雑性削減” Ph. D. Thesis， University of Southern California， USA， Mar. 2000；およびC. Chysafirs et al.， “リフティング方式の最小メモリ実装” SPIE， Int. Symp. Optical Science Tech.， San Diego， CA， July 30-Aug. 4， 2000。

C. Chrysafisの論文は、ラインベース手法を説明しており、そこでは入力未圧縮画像10は、一ライン毎に読み込まれる。直接2DSTによりサブバンド変換係数が生成される順序は、逆2DSTで期待される順序とはほぼ逆で、そのためエンコーダとデコーダ間において追加の同期メモリが必要となる。全体の同期メモリサイズは、通常エンコーダとデコーダで等分に分けられる。しかしアプリケーションによっては、全同期メモリをエンコーダのみ、またはデコーダのみに割り当てることが可能な場合がある。しかし、エンコーダとデコーダに同一サイズの対称的同期メモリが割り当てられる場合にのみ、これからの説明を限定する。

最初にC. Chrysatisは、奇数フィルタ長L = 2・D+1を持つ有限インパルス応答フィルタ (FIR) と境界において入力未圧縮データが対称的拡張部を有する場合の畳み込みフィルタリングをベースにして1DST用メモリのサイズを考慮した。サンプルは、逐次的に周期T_pで受信される。D・T_pの遅延の後、その拡張部のため、全体で L = D + 1 + D 個のサンプルが受信され、フィルタは2によるダウンサンプリングにより、周期2・T_pを持つ高域通過サブバンドH_o係数を生成開始し、また同時に周期2・T_pを持つ低域通過サブバンドL_o係数の生成も開始する。

不幸にも直線位相FIRフィルタは、要求される処理時間とメモリの両方で計算上の費用が掛かる。これらの欠点は、本発明の計算効率の良い直接および逆非固定フィルタにより除去されるが、この詳細については後に述べる。フィルタリングで要求されるメモリは、表1に示すようにDおよび記録動作に使用される内部変数のサイズにより決まる。

図5および図6は、各々N = 3レベルの直接1DST (D1DST) および逆1DST (I1DST) を備える最先端ローメモリエンコーダ30およびデコーダ31のブロック図である。入力未圧縮データの逐次的サンプル受信周期は、T_pである。レベル0のD1DST 100における遅延は、D・T_pである。サブバンド L_oおよびH_o各々における逐次的変換係数の生成周期は2・T_pである。

レベル1のD1DST 101内の遅延は、2・D・T_pである。この遅延は、逐次的変換係数の生成周期が2・T_pであるため、サブバンドH_oに対しては、サイズDの同期メモリz^-D 120によって補償される。サブバンド L₁およびH₁各々における逐次的変換係数の生成周期は4・T_pである。

レベル2のD1DST 102内の遅延は、4・D・T_pである。この遅延は、逐次的変換係数の生成周期が2・T_pであるため、サブバンドH₀に対しては、サイズ2・Dの同期メモリz^-2D 121によって補償され、同様に逐次的変換係数の生成周期が4・T_pであるため、サブバンドH₁に対しては、サイズDの同期メモリz^-2D 122によって補償される。サブバンド L₂およびH₂各々の逐次的変換係数の生成周期は8・T_pである。

遅延補償の結果、量子化器140-143における量子化、エンコーディング確率推定器160-163におけるエンコーディング確率推定およびエントロピーエンコーダ181-183におけるエントロピーエンコーディングに対応する全ての変換係数は同時に利用可能となる。しかし実際の実施上では、必要とされる全同期メモリサイズを減少するために、同期メモリ120-122での記録の前に、量子化が実行可能であり、特に32ビット浮動小数点変換係数が9タップ/7タップ (9/7) フィルタを使用する不可逆DWTで得られる結果の場合は、これが実行可能であり、これについては、M. Antonini他の論文 “ウェーブレット変換を用いる画像コーディング” IEEE Trans. Image Proc.， Vol. 1， No. 2， pp. 205-220， April 1992で開示されており、またJPEG2000標準規格に適用されている。

対称的な状況が、デコーダ31についても成り立ち、この場合独自の同期メモリ130-132が必要となる。N = 3レベルの1DSTの場合のエンコーダ30またはデコーダ31に対する同期メモリサイズを表2に示す。

Nレベルの1DSTを用いた通信システム内のエンコーダ30またはデコーダ31に対する変換係数ユニット内の同期メモリサイズを表3に示す。1DSTのレベルNの数が増加するに伴い、1DSTの全レベルに対する同期メモリサイズは、フィルタリングメモリサイズより遙かに急激に増加する。

図7と図8は、各々N = 3レベルの直接2DST (D2DST) および逆2DST (I2DST) の場合の最先端ローメモリエンコーダ30およびデコーダ31のブロック図である。0レベルの1DST水平フィルタリングが終了すると、メモリ内に全ラインの変換係数が記録され、この場合各ライン毎にメモリサイズWが必要とされる。ここでWは、各ライン内のピクセルの数、すなわち画像幅である。2DSTレベルが1増加する毎にサブバンド画像幅は、2分の1になる。そのため表4によれば、2DSTレベルi+1における各サブバンドLL_i+1は、その前の2DSTレベルiにおけるサブバンドLL_iのラインの半分のメモリしか必要としない。

入力未圧縮画像10の逐次的ライン受信の周期は、T_Lである。0レベルのD2DST 200における遅延はD・T_Lである。サブバンドLL₀内での逐次的ライン生成の周期は、2・T_Lであり、各ライン幅はW/2である。1レベルのD2DST 201における遅延は2・D・T_Lである。この遅延は、逐次的ライン生成周期が2・T_L、各ライン幅がW/2であるため、サブバンドLH₀、HL₀およびHH₀各々に対しては、サイズD・W/2の同期メモリz^-D 220-220によって補償される。各サブバンドLL₁、LH₁、HL₁およびHH₁内での逐次的ライン生成周期は、4・T_Lであり、各ライン幅はW/4である。

2レベルのD2DST 202内の遅延は4・D・T_Lである。この遅延は、逐次的ライン生成周期が2・T_L、各ライン幅がW/2であるため、サブバンドLH₀、HL₀およびHH₀各々に対しては、サイズ2・D・W/2の同期メモリz^-2D 223-225によって補償され、同様に遅延は、逐次的ライン生成周期が4・T_L、各ライン幅がW/4であるため、サブバンドLH₁、HL₁およびHH₁各々に対しては、サイズD・W/4の同期メモリz^-D 226-228によって補償される。各サブバンドLL₂、 LH₂、HL₂およびHH₂における逐次的ライン生成周期は、8・T_Lである。

遅延補償の結果、量子化器240-249における量子化、エンコーディング確率推定器260-269におけるエンコーディング確率推定およびエントロピーエンコーダ280-289におけるエントロピーエンコーディングに対応する全ての変換係数は同時に利用可能となる。しかし実際の実施上では、必要とされる全同期メモリサイズを減少するために、同期メモリ220-228での記録の前に、量子化が実行可能である。

対称的な状況が、デコーダ31についても成り立ち、この場合独自の同期メモリ230-238が必要となる。N = 3レベルの2DSTの場合のエンコーダ30またはデコーダ31に対する係数ユニット内の同期メモリサイズを表5に示す。

Nレベルの2DSTを備えるエンコーダ30またはデコーダ31に対する変換係数ユニット内の同期メモリサイズを表6に示す。表6の最後の2つの結果は、C. Chrysafisの博士論文のページ76 (PDFファイルのページ90) の誤っている式 (5.1) と違って、正確であることに注意すること。全同期メモリサイズは、表6の最後の結果に単一変換係数内のバイト数を乗算することにより算出される。より正確には、変換係数をバッファリングする前に量子化を実行する場合に単一量子化変換係数内のバイト数を乗算することにより算出される。

図9と図10は、各々 N = 3レベルの D1DSTとI1DSTを備える本発明のエンコーダ30、およびデコーダ31の第1の実施態様のブロック図である。

変換係数をエンコーダ30の同期メモリ内にバッファリングせずに、直接非固定フィルタを用いて入力未圧縮データはD1DST 100-102内で直接サブバンド変換され、変換係数は量子化器140-143で量子化され、特定コンテキスト内の変換係数の確率はエンコーディング確率推定器160-163で推定され、量子化変換係数はエントロピーエンコーダ180-183でエントロピーエンコードされ、最終的にそれらの圧縮された形で同期メモリ320-321を通過することにより、出力圧縮データが生成される。この出力圧縮データは、一時的に出力圧縮バッファ32に記録され、そこから送信される。

変換係数をデコーダ31の同期メモリ内にバッファリングせずに、入力圧縮バッファ33で受信された入力圧縮データは、同期メモリ330-331を通過し、次にデコーディング確率推定器170-173の助けを借り、エントロピーデコーダ190-193でデコードされ、その後量子化変換係数は逆量子化器150-153で逆量子化され、最終的にl1DST 110-112で、逆非固定フィルタを用いて逆サブバンド変換され、出力解凍データメモリ内に解凍された形で記録される。

図11と図12は、各々N = 3レベルのD2DSTとI2DSTを備える本発明のエンコーダ30、およびデコーダ31の第1の実施態様のブロック図である。

変換係数をエンコーダ30の同期メモリ内にバッファリングせずに、直接非固定フィルタを用いて入力未圧縮画像10は、D2DST 200-202で直接サブバンド変換され、変換係数は量子化器240-249で量子化され、特定コンテキスト内の変換係数の確率はエンコーディング確率推定器260-269で推定され、量子化変換係数はエントロピーエンコーダ280-289でエントロピーエンコードされ、最終的にそれらの圧縮された形で同期メモリ420-425を通過することにより、出力圧縮画像18が生成される。この出力圧縮画像は、一時的に出力圧縮バッファ32に記録され、そこから送信される。

変換係数をデコーダ31の同期メモリ内にバッファリングせずに、入力圧縮バッファ33で受信された入力圧縮画像19は同期メモリ430-435を通過し、次にデコーディング確率推定器270-279の助けを借り、エントロピーデコーダ290-299でデコードされ、その後量子化変換係数は逆量子化器250-259で逆量子化され、最終的にl2DST 210-212において、逆非固定フィルタを用いて逆サブバンド変換され、出力解凍画像メモリ11内に解凍された形で記録される。

このため本発明の第1の実施態様は、C. Chrysafisの博士論文のページ92 (PDFファイルのページ106) にある表3で与えられる結果と比較すると、その圧縮比CRに比例して大幅に少ないメモリサイズしか必要とせず、また (JPEG2000、JPEG、MPEG-4、MPEG-2およびMPEG-1など) 各種圧縮方法を使用する超最先端通信システムと比較すると数桁も少ないメモリサイズしか必要としない。更に列方向フィルタリングは、充分な数のラインが水平方向にフィルタリングされると直ちに実行される。例えば本発明の直接非固定フィルタの第1の実施態様は、列方向フィルタリングを開始するには、わずかD = 2本の水平ラインを必要とするだけである。

図13と図14は、各々 N = 3レベルの D1DSTとI1DSTを備える本発明のエンコーダ30、およびデコーダ31の第2の実施態様のブロック図である。

圧縮変換係数をエンコーダ30の同期メモリ内にバッファリングせずに、直接非固定フィルタを用いて入力未圧縮データはD1DST 100-102において直接サブバンド変換され、変換係数は量子化器140-143で量子化され、特定コンテキスト内の変換係数の確率はエンコーディング確率推定器160-163で推定され、量子化変換係数はエントロピーエンコーダ180-183でエントロピーエンコードされ、最終的にそれらの圧縮された形で、一時的に同期メモリとして働く出力圧縮バッファ32に記録され、そこから送信される。

圧縮された変換係数をデコーダ31の同期メモリ内にバッファリングせずに、入力圧縮バッファ33で受信された入力圧縮データは、デコーディング確率推定器170-173の助けを借り、エントロピーデコーダ190-193でデコードされ、その後量子化変換係数は逆量子化器150-153で逆量子化され、最終的にl1DST 110-112で、逆非固定フィルタを用いて逆サブバンド変換され、出力解凍データメモリ内にそれらの解凍された形で記録される。

図15と図16は、各々 N = 3レベルの D2DSTとI2DSTを備える本発明のエンコーダ30、およびデコーダ31の第2の実施態様のブロック図である。

圧縮変換係数をエンコーダ30の同期メモリ内にバッファリングせずに、直接非固定フィルタを用いて入力未圧縮画像10はD2DST 200-202で直接サブバンド変換され、変換係数は量子化器240-249で量子化され、特定コンテキスト内の変換係数の確率はエンコーディング確率推定器260-269で推定され、量子化変換係数はエントロピーエンコーダ280-289でエントロピーエンコードされ、最終的にそれらの圧縮された形で出力圧縮バッファ32に記録され、そこから出力圧縮画像18が送信される。

圧縮変換係数をデコーダ31の同期メモリ内にバッファリングせずに、入力圧縮バッファ33で受信された入力圧縮画像19はデコーディング確率推定器270-279の助けを借り、エントロピーデコーダ290-299でデコードされ、その後量子化変換係数は逆量子化器250-259で逆量子化され、最終的にI2DST 210-212で、逆非固定フィルタを用いて逆サブバンド変換され、出力解凍画像メモリ11内に解凍された形で記録される。

入力未圧縮画像メモリ10、または出力圧縮画像メモリ18のいずれも画像圧縮システムの一部とは考えないため、表7に示すように本発明の第2の実施態様は同期メモリを必要としない。

本発明の第1、および第2の実施態様は、量子化器、エンコーダ確率推定器、エントロピーエンコーダ、エントロピーデコーダ、デコーディング確率推定器、逆量子化器および同期メモリが数多く装備されるため、図2および図3のブロック図の形では表現不可能であることに注意すべきである。しかし簡便であるという理由から、図2および図3で使用されている一般的付番法を今後の説明においても使用する予定である。

図17は、直接および逆非固定フィルタの全ての実施態様に使用される、本発明の汎用非固定フィルタセル (NSFC) のブロック図である。本NSFCは、NSFC発明の基礎をなす最先端無限インパルス応答 (IIR) フィルタとは異なり、直線位相特性を保持しながら、オクターブサブバンド分解機能も提供する。更に非固定フィルタの実現は、等価なFIRフィルタの実現より2倍ほど簡単である。また本発明の非固定フィルタは、それぞれが偶数、および奇数のインデックスを持つ低域通過フィルタ処理、および高域通過フィルタ処理された結果を交互に提供する機能を持ち、これが更にその実現の複雑性を軽減している。
2つのFIRフィルタが交互に同一のタスクを実行する場合に比べて、遅延エレメントの全数は通常2分の1である (表7参照) 。最後に、本発明の直接および逆非固定フィルタの第1および第2の実施態様は、フィルタ係数が2のべき乗で表現されるため、乗算器を使用しない。

汎用NSFC

は、2つのNSFC入力xとc、ならびに1つのNSFC出力yを持つ。ここでxとyは、フィルタデバイス805の入力と出力であり、この非固定性は第1スイッチ800と第2スイッチ801を通して入力cにより制御される。入力サンプルは、逐次的に各周期毎に入力端xで1サンプルずつ、受信される。入力cは、例えばc = 0の場合は偶数インデックスを持つサンプル、c = 1の場合は奇数インデックスを持つサンプルに対応する。もちろんこの逆に定義することも可能である。偶数インデックスを持つ出力サンプルは、低域通過フィルタ処理され、ダウンサンプリングされる。奇数インデックスを持つ出力サンプルは、高域通過フィルタ処理され、ダウンサンプリングされる。特定の実施態様は、パラメータ N₁、N₂、

の選択により決まり、ここでN₁は第1の関数802、N₂は第2の関数803、

は各々601， 603，...， 600+m-3， 600+m-1で示される要素K₁[0]， K₁[1]，…， K₁[k - 2]， K₁[k - 1]から成る定数ベクトルであり、

は各々600+m-2， 600+m-4，...， 602， 600で示される要素K₂[0]， K₂[1]，…， K₂[k - 2]， K₂[k - 1]から成る定数ベクトルである。

汎用NSFCの動作についてのこれからの記述は、奇数番号の遅延要素z^-w 500， 501，...， 500+m-2を持つフィルタのケースを説明する。ここで偶数mは、m = 2・kで表す。偶数インデックスの遅延要素z^-w 500， 502，...， 500+m-4， 500+m-2の出力は、乗算器K₁ [0] 601， K₁[1] 603，...， K₁[k - 1] 600+m-1を通過し、本発明の直接および逆非固定フィルタの第1と第2の実施態様ではこれらの乗算器はシフターにより置換される。乗算器K₁[0] 601， K₁[1] 603，…， K₁[k - 1] 600+m-1の出力は、加算器701， 703，...， 700+m-3により合計され、その和はN₁ 802において変換され、フィードバックされ、スイッチ800が閉じている、すなわちc = 1の場合、最終的に加算器700にて入力xと加算される。NSFC入力xと奇数インデックスの遅延要素z^-w 501， 503，…， 500+m-3の出力は、乗算器K₂[k - 1] 600， K₂[k - 2] 602，…， K₂[1] 600+m-4， K₂[0] 600+m-2を通過し、本発明の直接および逆非固定フィルタの第1と第2の実施態様ではこれらの乗算器はシフターにより置換される。乗算器K₂[k - 1] 600， K₂[k - 2] 602，...， K₂[1] 602， K₂[0] 600+m-2の出力は、加算器702，...， 700+m-4， 700+m-2により合計され、その和はN₂ 803において変換され、フィードフォワードされ、スイッチ801が閉じている、すなわちc = 0の場合、最終的に加算器700+m-1にて最終遅延要素z^-w 500+m-2の出力と加算され、NSFC出力yを生成する。

直接NSFCが

により定義される場合は、逆NSFCは

で定義される。ここで-N1と-N2は負の符号を持つ関数を表し、一方

は逆バイナリ変数cを表す。この変数は偶数インデックスを持つサンプルの場合1、奇数インデックスを持つサンプルの場合0となる。直接および逆NSFCは両方とも汎用NSFCと同一の構造を有することは明らかである。直接および逆NSFCの直列接続の伝達関数はz^{-2・w・(m-1)}となる。すなわち2・w・(m-1) サンプルの時間遅延を持つ。ここでm-1は直接および逆NSFC各々における遅延要素z^-wの数である。ピクセル受信の順序は、通常左から右へ、上から下への順序である。水平フィルタ内の遅延要素z^-wは、1ピクセルのみを記録する必要がある。すなわちw = 1である。しかし垂直フィルタの遅延要素z^-wはWピクセルを持つ水平ライン全体を記録する必要があり、w = Wとなる。

一般的な直接および逆NSFCの好ましい実施態様について記述と図解説明をするが、当該技術の熟練者は、種々の変更態様および設計上の均等態様の作成が可能である。なぜなら時間シフトに至るまで同一の伝達関数を持つフィルタセルは無限に存在する。例えば伝達関数の時間遅延は、単にベクトル

に任意の数のゼロ点を付加することで増加されよう。また単一のNSFCを複数のNSFCに分割することも可能である。例えば3つのNSFC

の直列接続は、時間遅延伝達関数

を生成し、これは単一のNSFCで実現することが可能である。この様な変形態様や均等態様は、当該技術の熟練者にとっては明白なものであり、本発明のNSFCの精神と範囲から逸脱したものと見做されるべきでない。

NSFCにおいて直線位相を生成する充分条件は、N₁ = N₂ = 一定、

であることは容易に示すことが出来る。しかし上記条件が必ずしも必要ではない。例えばF_{1， 1， [1]， [-1]}もまた直線位相を持つことを示すことが可能である。

図18は、直接および逆非固定フィルタの全ての実施態様に使用可能な、本発明の汎用入出力整数型非固定フィルタセル (INSFC)

のブロック図である。汎用INSFCは、汎用NSFC 860をベースにしている。新しく導入のパラメータは、バイナリ定数λ、実数定数ξ、および事前スケーリングファクタK₃ 850である。パラメータ化された非直線ブロックN_{λ， ξ}(x， c) 870の定義は、次の注記を使用する。

は、wを超えない最大の整数を示す。すなわち「フロア」関数である。

は、wより大きい最小の整数を表す。すなわち「シール」関数である。

直接INSFCを

で定義すれば、逆INSFCは

はλの逆バイナリ定数を表し、

はcの逆バイナリ変数を表す。直接および逆INSFCは両方とも汎用INSFCと同一の構造を有することは明らかである。

図19は、本発明の直接非固定フィルタの全ての実施態様に対応するブロック図であり、直列接続された直接NSFCまたは直接INSFC 900， 901，...， 900+e-1から構成される。定数乗算器G₁ 881およびG₂ 882は、スイッチ880の位置により決まる低域、または高域直接フィルタリング処理の間に単位利得を提供する。すなわちc = 1の場合は定数G₁を乗算した信号を通過させ、c = 0の場合は定数G₂を乗算した信号を通過させる。入出力整数型変換は、G₁ = G₂ = 1で実行される。

図20は、本発明の逆非固定フィルタの全ての実施態様に対応するブロック図であり、図19と比べると逆の順序で直列接続された逆NSFCまたは逆INSFC 950+e-1，...， 951， 950から構成される。定数乗算器G₁ ^-1 891およびG₂ ^-1 892は、スイッチ890の位置により決まる低域、または高域逆フィルタリング処理の間に単位利得を提供する。すなわちc = 1の場合は定数G₁ ^-1を乗算した信号を通過させ、c = 0の場合は定数G₂ ^-1を乗算した信号を通過させる。入出力整数型変換は、G₁ = G₂ = 1で実行される。

実際の実施においては、2つのNSFCの各接続部において1つの加算器を削除することも可能である。すなわち次段のNSFCからのフィードバック信号または前段のNSFCからのフィードフォワード信号のいずれかが、cの周期の間に値0を持つため、2つの加算器は多重入力端を有する1つの加算器に置き換え可能である。この変更は、INSFCにおいても可能である。すなわちフィードフォワード値がゼロの場合は、非直線ブロックN_{λ， ξ}(x，c) は、簡単に成り、利得ブロックに等価となる。

図21は、本発明の直接非固定フィルタの第1の実施態様のブロック図であり、直列接続された2つの1次元直接NSFC F₁= F_{-1， -1， [1/2]， [1/2]}(x，c) 1000およびF₂ = F_{1， 1， [1/4]， [1/4]}(x，c) 1001から構成される。このフィルタの伝達関数には、D. Le Gall他の論文 “対称ショートカーネルフィルタと算術コーディング技法を用いるデジタル画像のサブバンドコーディング” Proc. Int. Conf. Acoustics， Speech， Signal Processing (ICASSP)， New York， NY， pp. 761-765， Apr. 1988に開示されている5タップ/3タップ解析 (5/3) フィルタが適合している。これはまたJPEG2000標準規格の可逆DWT用にも採用されている。

図22は、本発明の逆非固定フィルタの第1の実施態様のブロック図であり、直列接続された2つの逆NSFC F₂ ^-1 = F_{-1， -1， [1/4]， [1/4]}(x，c) 1011およびF₁ ^-1 = F_{1， 1， [1/2]， [1/2]}(x，c) 1010から構成される。このフィルタの伝達関数には、D. Le Gall他の論文 “対称ショートカーネルフィルタと算術コーディング技法を用いるデジタル画像のサブバンドコーディング)” Proc. Int. Conf. Acoustics， Speech， Signal Processing (ICASSP)， New York， NY， pp. 761-765， Apr. 1988に開示されている5タップ/3タップ合成 (5/3) フィルタが適合している。これはまたJPEG2000標準規格の可逆DWT用にも採用されている。

図23は、本発明の直接非固定フィルタの第2の実施態様のブロック図であり、本発明の直接非固定フィルタの第1の実施態様に1つの3次直接NSFC F₃ = F_{-1， -1， [1/16 -1/16]， [1/16 -1/16]}(x，c) 1002を追加することにより構成される。図24は、本発明の逆非固定フィルタの第2の実施態様のブロック図であり、本発明の逆非固定フィルタの第1の実施態様に1つの3次逆NSFC F₃ ^-1 = F_{1， 1， [1/16 -1/16]， [1/16 -1/16]}(x，c) 1012を追加することにより構成される。

図25は、各々本発明の直接非固定フィルタの第2の実施態様の周波数領域のおける伝達関数の図解説明である。図26は、各々本発明の逆非固定フィルタの第2の実施態様の周波数領域のおける伝達関数の図解説明である。本発明の非固定フィルタの第1、第2の実施態様のいずれも定数G₁乗算器 881および定数G₂乗算器 882を利用していないため、第3の実施態様は特にこれらの利用を示すための設計とする。

本発明の非固定フィルタの第1および第2の実施態様の両方における乗算器は、ハードウェアでのシフターまたはシフテッドハードワイヤードビットライン接続 (出力と入力ビットライン間のシフト接続) 、またはソフトウェアでのシフト命令またはリマッピングデータ構造 (Cプログラム言語におけるビットフィールド) により実現できる。

図27は、本発明の直接非固定フィルタの第3の実施態様のブロック図であり、直列接続された4つの1次直接NSFC ：F₄ = F_{-1， -1， [α]， [α]}(x，c) 1020、F₅ = F_-1， _{-1， [β]， [β]}(x，c) 1021、 F₆ = F_{1， 1， [γ]， [γ]}(x，c) 1022およびF₇ = F_{1， 1， [Δ]， [Δ]}(x，c) 1023により構成され、パラメータは表8で与えられる。

図28は、本発明の逆非固定フィルタの第3の実施態様のブロック図であり、直列接続された4つの1次直接NSFC： F₇ ^-1 = F_{-1， -1， [Δ]， [Δ]}(x，c) 1033、 F₆ ^-1 = F_{-1， -1， [γ]， [γ]}(x，c) 1032、 F₅ ^-1 = F_{1， 1， [β]， [β]}(x，c) 1031およびF₄ ^-1 = F_{1， 1， [α]， [α]}(x，c) 1030により構成され、パラメータは表8で与えられる。

また全てのフィルタ実施態様は、画像境界における入力データの対称的拡張部を利用している。しかし画像境界近傍で非固定フィルタ係数を実装することにより同一の効果を挙げることが可能であり、これは当該技術の熟練者には良く知られている。このためこの様な不必要な説明は省略する。なぜならこれが本発明の精神に影響をおよぼすことは無いからである。

図29は、エンコーダ30における本発明の直接非固定フィルタの第1の実施態様を使用する単一レベルの2DSTのフローチャートであり、例としてライン数が奇数の場合である。ラインインデックスiは、処理ブロック2901で初期化される。直接非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 0、奇数インデックスを持つピクセルの場合はc = 1とcの値を変えて、処理ブロック2902で実行される。c = 場合の直接非固定フィルタを用いる垂直1DSTは、処理ブロック2903で実行される。他の全てのラインの処理は、判定ブロック2912で入力未圧縮画像10の高さHに到達と判断されるまでループ内で繰り返し実行される。ラインインデックスiは、処理ブロック2904でインクリメントされる。直接非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 0 、奇数インデックスを持つピクセルの場合はc = 1 とcの値を変えて、処理ブロック2905で実行される。c = 1 の場合の直接非固定フィルタを用いる垂直1DSTは、処理ブロック2906で実行される。単一ラインの低域通過変換係数が出力ブロック2907で出力される。ラインインデックスiは、処理ブロック2908で再びインクリメントされる。直接非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 0 、奇数インデックスを持つピクセルの場合はc = 1 とcの値を変えて、処理ブロック2909で実行される。c = 0 の場合の直接非固定フィルタを用いる垂直1DSTは、処理ブロック2910で実行される。単一ラインの高域通過変換係数が出力ブロック2911で出力される。c = 1 の場合の直接非固定フィルタを用いる垂直1DSTは、処理ブロック2913で実行される。単一ラインの低域通過変換係数が出力ブロック2914で出力される。

図30は、デコーダ31における本発明の逆非固定フィルタの第1の実施態様を使用する単一レベルの2DSTのフローチャートであり、例としてライン数が奇数の場合である。ラインインデックスiは、処理ブロック3001で初期化される。c = 1 の場合の逆非固定フィルタを用いる垂直1DSTは、処理ブロック3002で実行される。他の全てのラインの処理は、判定ブロック3011で画像の高さHに到達と判断されるまでループ内で繰り返し実行される。ラインインデックスiは、処理ブロック3003でインクリメントされる。c = 0の場合の逆非固定フィルタを用いる垂直1DSTは、処理ブロック3004で実行される。逆非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 1、奇数インデックスを持つピクセルの場合はc = 0とcの値を変えて、処理ブロック3005で実行される。単一ラインのピクセルが出力ブロック3006で出力される。ラインインデックスiは、処理ブロック3007で再びインクリメントされる。c = 1 場合の逆非固定フィルタを用いる垂直1DSTは、処理ブロック3008で実行される。逆非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 1 、奇数インデックスを持つピクセルの場合はc = 0とcの値を変えて、処理ブロック3009で実行される。単一ラインのピクセルが出力ブロック3010で出力される。c = 0 場合の逆非固定フィルタを用いる垂直1DSTは、処理ブロック3012で実行される。逆非固定フィルタを用いる水平1DSTは、偶数インデックスを持つピクセルの場合はc = 1 、奇数インデックスを持つピクセルの場合はc = 0 とcの値を変えて、処理ブロック3013で実行される。単一ラインのピクセルが出力ブロック3014で出力される。

表9は、エンコーダ30における単一レベルの2DST処理での仮想8ピクセル x 8ライン画像に対するサブバンド内での変換係数生成順序の例である。直接非固定フィルタの出力は、偶数インデックスを持つ低域通過変換係数と奇数インデックスを持つ高域通過変換係数を交互に生成する。

大部分の最先端圧縮方法は、画像の全ての方向に対して同一の処理をするべきとの考えから、行方向、列方向の両方向に対して同一の1DSTフィルタを使用する。しかしこれは計算効率を減少させるものである。本発明では、水平および垂直フィルタリングに異なるフィルタを使用して成功している。水平フィルタは、より小さなメモリ/品質比を持っているため、本発明ではより優れた、より複雑な水平フィルタを選択し、少し品質の劣る、より複雑ではない垂直フィルタを選択することで、実際上はメモリサイズを増加しないで済ませることが可能となる。直接および逆非固定フィルタの3つの実施態様により、表10に示すように、全体で9つの2次元フィルタが得られる。

不可逆圧縮の場合に限り、変換係数の量子化が、量子化器24で実行される。また不可逆圧縮の場合に限り、変換係数の逆量子化が、逆量子化器25で実行される。可逆圧縮の場合変換係数は、量子化器24および逆量子化器25を素通りする。

各サブバンド内の量子化または非量子化変換係数14は、本発明の第1の目的達成のために、他のいかなるサブバンドからの情報に無関係に個別にエンコードされる。

図31は、単一パス適合ヒストグラムに基づく本発明のエンコーディング確率推定器26とエントロピーエンコーダ28のフローチャートである。この適合機能は、一様分布から開始し、完了までにいくつかのサンプルを必要とする。適合時間は、ヒストグラムのビンの数と一様分布とエンコード化される変数の正確な分布との差異に比例する。正および負の変換係数は、LH、HLおよびHHサブバンドにおいて同一の確率を持つため、振幅のみに合わせてヒストグラムを適合させることが可能となり、これにより未知の確率の全数は半分になり、適合スピードは2倍になる。入力ブロック3101の入力である変換係数Cは、処理ブロック3102で符号Sと振幅Mに分割される。またこの方法は、A. Said他の論文 “可逆および不可逆圧縮用の画像複数分解能表示” IEEE Trans. Image Processing， Vol. 5， No. 9， pp. 1303-1310， Sep. 1996で説明されている。符号Sは次式のように3つの値をとり、このことはC. Chrysafisの博士論文に説明されているが、異なるコードが使われている。

W. A. Pearlmanの論文 “高性能・低複雑性画像圧縮” Applications of Digital Image Processing X， Proc. SPIE 3164， pp. 234-246， July 1997、および1999年9月A. Said他に発行されたUS特許第5，959，560に述べられているように、大部分の画像の変換係数に関する統計量から直接に対数的増加をベースとするビン境界値が定義される。しかし本発明では最先端方法より多くの (合計32の) ヒストグラムビン数を使用する。本発明の処理ブロック3103で使用される2を底とする対数は、表11に示すように、振幅セットインデックスMSを、振幅Mをバイナリ表示した場合、ゼロでない最高位の桁の位置の数の2倍とその次の位の桁の値の和と定義する。ここで表11は、16ビットの係数を示す。剰余Rは、振幅Mと表11に示す振幅Mをバイナリ表示した場合、ゼロでない最高位の桁のビットとその次の位の桁のビットを除いた全てのビットをゼロにした値に等しい係数下限値との差で定義される。このため変換係数は処理ブロック3104において実際は符号S、振幅セットインデックスMSおよび剰余Rと3つの数に分割される。これによりMSとRの確率密度分布は、ほぼ一様分布として取り扱い可能となる。

局所分散に基づくMSの予測器が、圧縮比を改善するために使用される。MSは、対数近似値と考えられるため、 (エントロピーに比例する) 局所分散の対数値は、図32に示すとおり、入力ブロック3105から得られるエンコード済み変換係数である近傍の振幅セットインデックスMSiを用いて、処理ブロック3106において、平均値

として計算可能である。

をベースにして、振幅コンテキストMCは、対応する適合振幅ヒストグラムh[MC]のインデックスとして定義され、処理ブロック3108でレンジエンコーダを用いる振幅セットインデックスMSの実際のエンコーディングに使用される。しかし局所分散は、鋭い端部では非常に大きな値となり、ヒストグラム数の増大とそれらの適合動作の遅れに繋がる。このためMCは、処理ブロック3107においてその値を定数MLにより制限され、その好ましい値はML = 4である。振幅ヒストグラムの数MH、すなわち異なるMCの数は、出来ればMH = 1 + ML = 5に制限されることが好ましい。振幅ヒストグラムh[MC] のアップデートは、処理ブロック3109において実行される。

マルチパスのケースでは、修正処理ブロック3106において、次式のように、修正入力ブロック3105から得られる近傍の8個全てのMS値に基づき平均値

を計算することで若干良好な予測が可能となる。

またマルチパスのケースでは、修正処理ブロック3107において、「ペアレント」変換係数、すなわち同一の相対空間位置に存在するが、より高い2DSTレベルにある変換係数の値MSPに基づいて、若干良好な予測をすることも可能である。MCは、修正処理ブロック3107においてその値を定数MLPにより制限され、MLPの好ましい値はMLP = 3である。振幅ヒストグラムの数MH、すなわち異なるMCの数は、定数MPを用いて表わされ、出来ればMH = 1 + MZ + MP・MLP = 20に制限されることが好ましく、ここで定数MPは、その値がMP = 5であることが好ましい。しかしこの様にして得られる圧縮比の増加も、全ての変換係数を記録するためのメモリサイズの膨大な増加に比べると無視できるものである。

種々の定数値のMLPに対応するマルチパス法については、A. Said他の論文 “可逆および不可逆圧縮用の画像複数分解能表示” IEEE Trans. Image Processing， Vol. 5， No. 9， pp. 1303-1310， Sep. 1996に説明されている。

MS = 0の場合、判定ブロック3110により、符号Sはエンコードされない。MS = 0でない場合、圧縮比改善のために符号S予測器を使用する。図33に示す入力ブロック3111から得られる、エンコード済み変換係数の近傍符号値S_iが、処理ブロック3112において、第3コンテキストTCのエンコーディングに使用される。4個の近傍変換係数を持つ単一パスにおいては、第3コンテキストTCの異なる値の数は3⁴ = 81となり、8個の近傍変換係数を持つマルチパスにおいては、3⁸ = 6561となる。

TCをベースとして、符号コンテキストSCは、対応する適合符号ヒストグラムg[SC] のインデックスとして定義され、この適合符号ヒストグラムg[SC] は、処理ブロック3116においてレンジエンコーダを用いて実際に符号Sをエンコードするために使用される。前述のケース両方において、符号コンテキストSCの異なる値を取る場合の数の多さは、ヒストグラムが全く適合しないことに繋がる。このため処理ブロック3113において、CTX表は第3コンテキストTCの81個または6561個の異なる値を、サブバンドLH、HLおよびHHの各々毎に、符号コンテキストSCの好ましい数である5つの異なる値へと変換する (表12参照) 。またこれらの数は同時に符号ヒストグラムの数SHを表す。

この様な信じがたいほど小さな数が、より確率の高い符号Sのエンコーディングにより正当であることが証明され、判定ブロック3114、および処理ブロック3115におけるNEG表を使用する符号S反転により保証される (表13参照) 。NS = NEG[TC] = 0を持つ第3コンテキストTCは、負符号の確率P(1) より大きい正符号の確率P(0) に適合する。NS = NEG[TC] = 1を持つ第3コンテキストTCは、正符号の確率P(0) より大きい負符号の確率P(1) に適合する。符号ヒストグラムg[SC] のアップデートは、処理ブロック3117において実行される。

最後に剰余Rは、処理ブロック3118において可変長コーディング (VLC) を使用してエンコードされ、出力ブロック3119で出力される。VLCのビット数は表11の係数レンジに適合するものであり、このことは当該技術の熟練者には良く知られていることである。

図34は、単一パス適合ヒストグラムに基づく本発明のエントロピーデコーダ29とデコーディング確率推定器27のフローチャートである。平均値

は、処理ブロック3402において、入力ブロック3401から得られる図32に示すエンコード済み変換係数である近傍の振幅セットインデックスMS_iを用いて、計算される。振幅コンテキストMCは、

をベースとして、対応する適合振幅ヒストグラムh[MC] のインデックスとして定義され、このh[MC] は、処理ブロック3404においてレンジデコーダを用いて実際に振幅セットインデックスMSをデコードするために使用される。MCは、処理ブロック3403においてその値を定数MLにより制限され、その好ましい値はML = 4である。振幅ヒストグラムの数MH、すなわち異なるMCの数は、出来ればMH = 1 + ML = 5に制限されることが好ましい。振幅ヒストグラムh[MC] のアップデートは、処理ブロック3405において実行される。

MS = 0の場合、判定ブロック3406により、符号Sはデコードされない。MS = 0でない場合、図33に示す入力ブロック3407から得られる、エンコード済み変換係数の近傍符号値S_iが、処理ブロック3408において、第3コンテキストTCのデコーディングに使用される。符号コンテキストSCは、TCをベースとして、対応する適合符号ヒストグラムg[SC] のインデックスとして定義され、この適合符号ヒストグラムg[SC] は、処理ブロック3410においてレンジデコーダを用いて実際に符号Sをデコードするために使用される。符号ヒストグラムg[MC] のアップデートは、処理ブロック3411において実行される。

処理ブロック3409において、CTX表は第3コンテキストTCの81個または6561個の異なる値を、サブバンドLH、HLおよびHHの各々について、符号コンテキストSCの好ましい数である5つの異なる値へと変換する (表12参照) 。またこの数は同時に符号ヒストグラムの数SHを表す。この様な信じがたいほど小さな数が、より確率の高い符号Sのデコーディングにより正当であることが証明され、判定ブロック3412、および処理ブロック3413におけるNEG表を使用する符号S反転により保証される (表13参照) 。

入力ブロック3414からの剰余Rは、処理ブロック3415において可変長コードを備えるデコーダを使用してデコードされる (INVVLC) 。変換係数値Cは、表11を用いて処理ブロック3416にて復元され、出力ブロック3417で出力される。

図31および図34で説明したエンコーディングおよびデコーディング動作の間に、全てのサブバンド用のコンテキスト情報の記録のために必要とされるメモリサイズは、表14に示すとおり、約3本の画像ラインを記録するメモリサイズと等価である。

最大のN - 1レベルの2DSTのサブバンドLL_N-1は、エンコーディング無しで直接記録するか、または小さい画像に対する任意の最先端圧縮法によりエンコードすることが可能である。例えばLL_N-1は、たった1つのコンテキストを用いてエンコードが可能である。第1ステップで、変換係数の第1列はそのままにしておく。第2ステップで、第1列以外の変換係数の各々をその左隣の変換係数との差で置き換える。第3ステップで、第1列の各変換係数を、最上段の変換係数を除き、その上隣の変換係数との差で置き換える。第4ステップで、全変換係数のうちの最大MSを計算し、1つの適合ヒストグラムを初期化する。最後に全ての変換係数は、図31で定義された手順と同一の手順でエンコードされ、この手順は他の全てのサブバンドの変換係数のエンコーディングにも使用される。当然であるが、デコーディング手順は、図34の作業と手順の逆の順序を必要とする。

図35は、高速適合機能付きヒストグラム用の初期化フローチャートである。各ヒストグラムのビンは、単一シンボルxに対応しており、この単一シンボルxは振幅ヒストグラムの場合はMSに、符号ヒストグラムの場合はSに相当させることが出来る。シンボルxの生起確率p(x) を推定する簡単な最先端方法は、シンボルxの生起数u(x) と全シンボルの生起数合計Totalに基づき次の式で計算される。またアルファベット表示でシンボルxにアルファベット順で先行する全てのシンボルyについての累積確率P(x) も次のように定義される。

この簡単な方法の第1の欠点は、Totalが任意の整数であり、そのため確率p(x) を決定するためには除算を必要とすることである。しかし本発明において除算作業は、w₃が次式で与えられる場合、w₃ビットだけ右にシフトすることに置き換えられる。

この簡単な方法の第2の欠点は、平均化に起因する確率p(x) の適合動作が遅いことである。本発明における確率p(x) の適合は、次式によって、シンボルxの生起をシンボルのシーケンスyで表すバイナリシーケンスI(j) を低域通過フィルタリングすることで得られる。

低域通過フィルタの時間応答は、次の2つの理由で非常に重要である。すなわち、より大きい時間定数はより正確な定常状態の推定を与える、一方より小さな時間定数はより迅速な推定を与える。この問題は、適合の初期段階においては、情報が不足しているため、特に顕著となる。低域通過フィルタの主極を固定値に選択すると言う妥協をする代わりに、最小値と最大値間を主極が変動する実装法を採用する。

初期化ブロック3502においてヒストグラム構造h内の全ての変数が初期化される。ここで、
iは、1からimaxまでの値を取るヒストグラムビンインデックスである。

imaxは、非ゼロヒストグラムのヒストグラムビンインデックスiの最大値であり、言い換えるとアルファベット表示の異なるシンボルの合計数であり、振幅ヒストグラムでは32以下であることが好ましく、符号ヒストグラムでは2に等しいことが好ましい。

h.P[] は、一連の累積確率

である。

h.kは、低域通過フィルタの主極の絶対値の逆数である。h.kminとh.kmaxの間をこれが変化することが、開始後のヒストグラムの高速適合をもたらす。

h.kmaxは、低域通過フィルタの主極の最小値の逆数であり、Totalより小さな値を持つことが好ましく、固定の経験に基づいたパラメータである。

h.kminは、低域通過フィルタの主極の最大値の逆数であり、好ましい値はh.kmin = 2である固定パラメータである。

h.iは、ヒストグラム内のシンボルの合計数+1である。

h.itmpは、h.kが変化する前の一時的なh.iである。

ステップサイズh.sは、処理ブロック3503で計算される一方、インデックスiは、初期化ブロック3504で初期化される。ヒストグラムは、処理ブロック3505で初期化される。インデックスiは、処理ブロック3506でインクリメントされ、判定ブロック3507で判定される。最終ヒストグラムビンは、処理ブロック3508で初期化される。同一のヒストグラム初期化がエンコーディング確率推定器26およびデコーディング確率推定器27で使用される。

図36は、高速適合機能を備えるヒストグラムのアップデートフローチャートであり、入力ブロック3601におけるシンボルxの入力とすでに説明済みのヒストグラム構造hに基づいている。しかしレンジエンコーダとレンジデコーダ共に、たとえ非生起シンボルに対しても推定ゼロ確率では動作を開始できないため、バイナリシーケンスI(j) を修正する必要がある。本発明においては修正確率Mp(x) = Total・p(x) を、固定小数点演算を用いて実際に評価し、このことがバイナリシーケンス MI(j) を修正するもう1つの理由になっている。このため確率p(x) の適合は、実際は次式に示す修正バイナリシーケンスMI(j) の低域通過フィルタリングにより実行される。

最大確率max p(x) および最小確率min p(x) は、次式で与えられる。

好ましい低域通過フィルタは次で定義される1次元IIRフィルタであり、除算演算はh.kの変動を2のべき乗に制限することにより、除算演算は回避される。

修正確率Mp(x) の代わりに、修正累積確率MP(x) = Total・P(x)、すなわち一連の累積確率h.P[] がアップデートされる。ヒストグラムの高速適合に使用される定数K_hは、処理ブロック3602で初期化される。ヒストグラムビンインデックスiは、初期化ブロック3603で初期化される。処理ブロック3604で事前にK_h倍された累積確率h.P[i] にi - 1を加えることは、数u(x) に1を加えることと等価である。累積確率h.P[i] のアップデートは、処理ブロック3606で、xより大きいか、または等しいiを有するヒストグラムについてのみ行われる。なおこの判定は判定ブロック3605で判定される。インデックスiは、処理ブロック3607でインクリメントされ、判定ブロック3608で判定される。

ヒストグラムアップデートアルゴリズムの第2の部分は、任意選択であり、特にヒストグラム高速適合用に設計されている。この部分は、判定ブロック3609、判定ブロック3610、処理ブロック3611での次のアップデートサイクルに備える一時的記録、処理ブロック3612でのh.kを2倍にする処理、ヒストグラムh内のシンボルの合計数h.iをインクリメントし、1加える処理から成る。ヒストグラム構造hは、出力ブロック3614で出力される。ヒストグラムアップデートアルゴリズムの第2の部分の数学的等価式は、次で与えられる。

ここでh.kmin = 2であることが好ましく、高速適合作業における初期h.kにとっては重要な値である。

図37A-37Eの実験結果により、最先端の方法に比較してヒストグラム高速適合としてこれまで説明した方法が充分な利点を持つことが確認される。修正された推定確率は、推定プロセスの当初は大きな値であるが、後に非常に小さくなり、これにより小さな局所確率変動を検知可能となる。図37Aの例は実際に比べて極端に大きな変化を示すが、小さな局所確率変動への高速適合により標準規格試験画像上での圧縮比で10%から20%の増加を示す。

図39は、最先端レンジエンコーダ、ならびにOLD CODERと呼ばれる最先端レンジデコーダのフローチャートを併せて示すものである。このOLD CODERは、G. N， N. Martinの論文 “レンジエンコーディング：要約メッセージからの冗長度削除用アルゴリズム” Proc. Video & Data Recording Conf. Southampton， UK， July 24-27， 1979；M. Schindlerの論文 “算術コーディング用の高速再正規化” Poster at DDC， Data Compression Conf.， Snowbird， UT， Mar. 30 - Apr. 1， 1998；およびインターネットのURL: http://www.compressconsult.com/rangecoder/で開示されている。

シンボルxは、幅s = b^wのバッファで、iを用いて、次式によりエンコードされる。

デコーディングは、ルックアップテーブルLUT：

により実行される。

コーダ状態は、次の変数(d，j)， (B，B + R)：
Ｂ＝レンジ下限
Ｒ＝レンジR=T-B（Ｔ＝レンジ上限の代わりに使用する）
ｄ＝出力バイト
ｊ＝アンダーフローバイト数
で表示される。

正規化後で、境界条件のチェック無しの場合の浮動小数点レンジエンコーディングアルゴリズムは、次の動作を行う。

正規化後で、境界条件のチェック無しの場合の浮動小数点レンジデコーディングアルゴリズム、次の動作を行う。

事前スケーリングされたレンジrを導入後であって、正規化後で、境界条件のチェック無しの場合の整数レンジエンコーディングアルゴリズムは、次の動作を行う。

事前スケーリングされたレンジrを導入後であって、正規化後で、境界条件のチェック無しの場合の整数レンジデコーディングアルゴリズムは、次の動作を行う。

ここで

最先端レンジエンコーダおよびデコーダのアルゴリズムは、次に記すCまたはC++言語の算術演算子：
x << y = xを左へｙビットシフト
x >> y = xを右へｙビットシフト
ｘ％ｙ = ｘ/ｙの剰余
ｘ｜ｙ = ｘまたはｙ；および
ｘ＆ｙ = ｘおよびｙ
を借用して表す。

次に記す好ましい値を持つ定数Top Value、BottomValue、ShiftBits、ExtraBits、BottomLimitおよびLowLimitは、好ましい値が各々8と2であるw₁とw₂に基づき次のように定義される。
TopValue = １<<（ｗ_２−１）= 40000000h
BottomValue = TopValue >> ｗ_１= 00400000h
ShlftBits = ｗ_２-ｗ_１-1 = 23
ExtraBits =（ｗ_２−２）％ｗ_１＋１ = 4
BottomLimit =（１<<ｗ_１）−１ = 0FFh
LowLimit = BottomLimit << ShiftBits

ExtraBitsに対する基本的な考え方は、B、Tおよびsは固定小数点値であり、小数点以下のビット数がExtraBitsであると考える。この変更は、専らデコーダにおいて、ExtraBitsの値をより一般的なレンジ (0， w₁ - 1) の代わりにレンジ (1， w₁) の範囲内に選ぶとアルゴリズムの複雑さが減少するために行われたものである。この様にしないとExtraBitsの値ゼロを試験するための追加の判定ブロックが必要となるであろう。レンジエンコーディングを開始する前に次の変数を次の様に初期化する必要がある。
Ｂ＝０
Ｒ＝TopValue
ｄ＝０
ｊ＝０

図38は、最先端フラッシュ手順であり、出力ブロック3801でバイトdを出力し、初期化ブロック3802でループカウンタiを初期化し、ループ内の判定ブロック3803でiを判定し、出力ブロック3804でjバイトのoを出力し、処理ブロック3805でiをインクリメントする。

図39に示すレンジエンコーディングアルゴリズムの最初の部分は、判定ブロック3901の判定に従い、エンコーディング前に再正規化を実行する。判定ブロック3902において桁上げの可能性があるレンジの場合、図38で定義される第1のフラッシュ手順3903がバイトdおよび全アンダーフローバイト0FFhを出力する。判定ブロック3904において実際に桁上げがあるレンジの場合、フラッシュ手順3905がバイトd + 1 および全アンダーフローバイト0hを出力する。これは桁上げにより0FFhが0hになるからである。フラッシュ手順後の両方の場合において、アンダーフローバイト数jは、処理ブロック3907で初期化され、処理ブロック3908でBの上位バイトを割り当てることにより、出力バイトdが生成される。Rは、処理ブロック3909で、すでに出力されているシフトバイトか、または0FFh場合はこれから出力されるシフトバイトを用いて、アップデートされる。Bは、処理ブロック3910で、シフトと桁上げのクリアによりアップデートされる。上記以外の場合、jは処理ブロック3909でインクリメントされる。

図39に示すレンジエンコーディングアルゴリズムの第2の部分は、レンジをアップデートする部分である。全てのシンボルに対応する事前スケーリングされたレンジrは、第1の除算演算を用いて処理ブロック3911でアップデートされる。現在のシンボルのレンジtは、処理ブロック3912で現在のシンボルxの対してU(x) を乗じる第1の乗算演算により算出される。Bは、処理ブロック3913でアップデートされる。判定ブロック3913の判定により、最後のシンボルを除く全てのシンボルに対しては、処理ブロック3915で現在の x に対してu(x) を乗じる第2の乗算演算によりRがアップデートされる。最後のシンボルの場合は、処理ブロック3916で減算演算によりRがアップデートされる。

このループ内での繰り返し回数は、最悪の場合でlog_b(s) であり、大きな値のbを選ぶことでこの回数は減少する。これは、最先端レンジコーダが最先端算術コーダに勝る主な利点である。s = 2³¹に対して、算術コーダはb = 2を用い、レンジコーダはb = 2⁸ = 256を用いる。このため最悪の場合では、算術コーダは各シンボルに対して32回の繰り返しを必要とするが、レンジコーダはわずか4回の繰り返しで済む。更に最初のレンジ設定ビットは固定の位置にある必要がない。最先端バイナリ算術コーダは、最先端レンジコーダに比べてより頻繁にレンジの再正規化を要求し、この結果実行速度が約2分の1になる。

この事実を、同一の入力シーケンス00001123000で、シンボルの無条件確率P(0) = 50/100、P(1) = 25/100、P(2) = 15/100およびP(3) = 10/100の場合のエンコーディングについて、レンジコーダに対する表15と算術コーダに対する表16に示す。しかしコーダ遅延に起因して、算術コーダの場合はこの後に最大でもう2ビット送信し、レンジコーダの場合は最大でもう8ビット送信することになる。

図40は、最先端レンジデコーダと、OLD CODERと呼ばれる最先端レンジエンコーダのフローチャートとを併せて示すものである。bを基数とするシンボルxの各桁が入力バッファから入力される。最初の2・w₁ - ExtraBitsビットは、ExtraBitsの趣旨から、無視される。我々の場合は、最初のバイトはダミーバイトである。レンジデコーディング開始前に次の変数は次の様に、初期化される必要がある。
Ｂ = d>>（ｗ_１−ExtraBits）
Ｒ = 1<< ExtraBits

図40に示すレンジデコーディングアルゴリズムの最初の部分は判定ブロック4001に従ってデコーディング前の再正規化を行う。処理ブロック4002で対応するビットがBに書き込まれる。新しいシンボルd が入力ブロック4003で入力される。Bは、処理ブロック4004でシフトによりアップデートされる。Rは、処理ブロック4005でシフトによりアップデートされる。

図40に示すレンジデコーディングアルゴリズムの第2の部分はレンジをアップデートする部分である。全てのシンボルに対応する事前スケーリングされたレンジrは、第1の除算演算を用いて処理ブロック4006でアップデートされる。現在のシンボルの生起累積数tは、第2の除算演算を用いて処理ブロック4007でアップデートされる。tに対する制限は、判定ブロック4008および処理ブロック4009において実行される。処理ブロック4010でtに基づいて、シンボルxを見出した後、処理ブロック4011でtは事前スケーリングされる。Bは、処理ブロック4012でアップデートされる。判定ブロック4013の判定により、最後のシンボルを除く全てのシンボルに対しては、処理ブロック4014で現在のxに対してu(x) を乗じる第2の乗算演算によりRがアップデートされる。最後のシンボルの場合は、処理ブロック4015で減算演算によりRがアップデートされる。

最先端レンジエンコーダおよびレンジデコーダの場合、エンコーディング確率推定器26で提供されるTotalが

で表せる場合は、Totalによる第1の除算演算はw₃ビット右シフトにより実施される。不幸なことに図40の処理ブロック4007の第2の除算演算は、取り除き不可能であり、大部分の最先端デジタル信号プロセッサ (DSP) は、除算演算をサポートしないため、これは大幅にデコーディングプロセッサの複雑性を増加する。更に圧縮済み画像18の各シンボル毎にエンコーダ30およびデコーダ31において2回の乗算演算があり、これは汎用マイクロプロセッサにおける処理速度を減少させる。これらの欠点は、本発明のレンジエンコーダおよびレンジデコーダの両方で除去された。

図41Aと図41Bは、除算演算無し、また任意選択で乗算演算も無しと出来る本発明のレンジエンコーダのフローチャートである。図39の処理ブロック3911における

による第1の除算演算は、本発明のヒストグラム高速適合機能により、図41Bの処理ブロック4119でw₃ビット右シフトにより実施される。本発明によるr = V・2^l の計算式は、図41Bの処理ブロック4120で実行される。図39の処理ブロック3912での第1の乗算演算は、図41Bの処理ブロック4121において小さい数Vを乗ずる第1の乗算とlビット左シフトにより実施される。図39の処理ブロック3915での第2の乗算演算は、図41Bの処理ブロック4124において小さい数Vを乗ずる第2の乗算演算とlビット左シフトにより実施される。第1、第2両方の乗算は、Vのより少ないビット数のために簡単化される。更に小さな奇数V = 3 または V = 5を乗ずる乗算演算は、シフトと加算演算の組み合わせで実施可能であり、これは汎用マイクロプロセッサにおける乗算演算より高速であり、これにより完全に乗算演算を除去することとなる。当然ながらDSPの場合は、処理ブロック4120は飛ばす一方で、処理ブロック4121、4124では通常の乗算が行われる。

エンコーディング前に再正規化を実行する、図39に示す最先端レンジエンコーディングアルゴリズムの最初の部分は、本発明のレンジエンコーダにおいて直接利用することが出来る。しかし図39において3901から3910までの範囲を2つの処理ブロックのグループに切り離すこと、すなわち図41Aの4101から4110の処理ブロックから成る第1グループと、実際に処理ループを実行する図41Aの4111から4118の処理ブロックから成る第2グループとに切り離すことが、判定ブロック4104に相当する判定ブロックを図41Aの処理ブロック第2グループから削除することになるため、更に一層処理速度を増加することになる。

図42は、除算演算無し、また任意選択で乗算演算も無しにできる本発明のレンジデコーダとレンジデコーダのフローチャートである。図40の処理ブロック4006における

による第1の除算演算は、本発明のヒストグラム高速適合機能により、図42の処理ブロック4206でのw₃ビット右シフトにより実施される。本発明によるr = V・2^l の計算式は、本発明のレンジエンコーダと同様に、図42の処理ブロック4207で実行される。図40の処理ブロック4011での第1の乗算演算は、図42の処理ブロック4212において小さい数Vを掛ける第1の乗算とlビット左シフトにより実施される。図40の処理ブロック4014での第2の乗算演算は、図42の処理ブロック4215において小さい数Vを掛ける第2の乗算演算とlビット左シフトにより実施される。更に小さな奇数V = 3 または V = 5を掛ける乗算演算は、シフトと加算演算の組み合わせで実施可能であり、これは汎用マイクロプロセッサにおける乗算演算より高速であり、これにより完全に乗算演算を除去することとなる。当然ながらDSPの場合は、処理ブロック4212、4215では通常の乗算が行われる。

図40の処理ブロック4007でのrで割り算する第2の除算演算は、図42の処理ブロック4208での小さな数Vでの除算演算とlビット右シフトにより実施される。一定の小さな奇数 (3， 5， 9， 11， 13， 15) での除算演算は、1回の乗算演算と1回の右シフト演算で実施することが可能で、これはD. J. Magenheimer他の論文 “HP精密アーキテクチャによる整数乗算と除算” IEEE Trans. Computers， Vol. 37， No. 8， pp. 980-990， Aug. 1988；および T Granlud他の論文 “乗算を用いる不変整数による除算” SIGPLAN Notices， Vol. 29， No 6， p. 61， June 1994に開示されており、これを表17に示す。特に7による除算演算は、表17に示す乗算演算と右シフト演算の間に04924024hの加算演算と桁上げと0hを伴う加算演算 (0hを伴うADC) が必要なため最も複雑である。

しかし、本発明で使用される近似はより小さな圧縮比をもたらしてしまうことに注意する必要がある。例えばV = 1と固定し、その結果完全に全ての除算および乗算演算を取り除くことにより、おそらく最大の近似誤差が生じる可能性がある。その場合、圧縮比は5%以下の減少を示す。Vが1または3となれば、圧縮比は1%以下の減少を示す。表18と表19は、最先端レンジコーダ (OLD CODER) と本発明のレンジコーダ (NEW CODER) 間のエンコードおよびデコードされるシンボル当りの乗算および除算演算回数の差を示す。

本発明の圧縮および解凍を用いた通信方法により次の技術が提供される。
・統合された不可逆および可逆圧縮
・静止画像およびイントラフレーム (Iフレーム) 圧縮
・対称的エンコーディングおよびデコーディング時間
・カラーおよびグレースケール画像圧縮
・ 4:4:4および4:2:2 YUVフォーマットの直接サポート
・整数算術

本発明の新規性は次のものからなる。
・サブバンド変換用の直接および逆非固定フィルタ
・変換係数の符号および振幅用の単純コンテキストモデリング
・シンボル確率推定用のヒストグラム高速適合
・除算演算無しのレンジコーダ
・同期バッファの大幅削減または完全削除

本発明は、最先端方法の次の欠点を取り除くものである。
・小容量メモリ動作用のブロック、タイルまたはフレームの必要性
・ブロックキングアーチファクト
・動作アーチファクト
・汎用マイクロプロセッサの低速な乗算および除算演算
・デジタル信号プロセッサにおける除算演算の欠如
・算術コーダの低速動作

代表的な圧縮比 (CR) は、次の通り。
・ 3:1を超える可逆圧縮
・ 100:1を超える視覚的可逆圧縮
・ 400:1を超える大画像およびプリプリント用の視覚的可逆圧縮
・ 1000:1を超えるわずかに知覚上問題のある圧縮
・フルフレームJPEG2000より優れた知覚的品質
・フルフレームJPEG2000と同等以上のPSNR (ピーク信号対雑音比)

実用的イントラフレーム圧縮比は、MPEG-4より1桁大きい。本発明では動き補正を使用していないため、テレビ会議アプリケーションのほとんど静止している画像に関しては、MPEG-4よりビデオ (イントラフレーム) 圧縮比は小さい。しかしより良好な知覚的画像品質の中速および高速変動シーンに関しては、実用的ビデオ圧縮比は、MPEG-4より大きい。

本発明の提供するエンコーディング時間は、最小である (より詳しい表20を参照のこと)。
・ JPEGの1.7~9.3分の1
・タイルなしの場合、JPEG2000の26〜152*分の1 (フルフレーム)
・ 128 x 128タイルありの場合、JPEG2000の31〜183分の1
・ 32 x 32タイルありの場合、JPEG2000の252〜1659分の1

本発明のデコーディング時間は、最小である (より詳しい表21を参照のこと)。
・ JPEGの1.6〜4.3分の1である
・タイルなしの場合、JPEG2000の11〜105*分の1 (フルフレーム)
・ 128 x 128タイルありの場合、JPEG2000の8〜82分の1
・ 32 x 32タイルありの場合、JPEG2000の57〜1682分の1である

本発明のエンコーディングメモリバッファは、最小である (より詳しい表22を参照のこと)。
・ JPEGの37〜2357分の1
・タイルなしの場合、JPEG2000の276〜14839*分の1 (フルフレーム)
・ 128 x 128タイルありの場合、JPEG2000の94〜1433分の1
・ 32 x 32タイルありの場合、JPEG2000の76〜1419分の1

本発明のデコーディングメモリバッファは、最小である (より詳しい表23を参照のこと)。
・ JPEGの32〜1416分の1
・タイルなしの場合、JPEG2000の193〜13414*分の1 (フルフレーム)
・ 128 x 128タイルありの場合、JPEG2000の70〜1430分の1
・ 32 x 32タイルありの場合、JPEG2000の52〜1509分の1

全ての測定は、標準規格画像および非最適化C++ CIFFコード (CIFFバージョン1.0) 、C++ JPEGコード (The Independent JPEG Groupのリリース6b) およびC++ JPEG2000コード (JasPerバージョン1.500.4.) を用い、XP1800+マイクロプロセッサとCR = 20〜350で実施された。アスタリスク (*) は、1ギガバイトシステムメモリ装備のコンピュータにおけるメモリ不足による測定不能を示す。

エンコーダに対する速度測定は、入力未圧縮画像10がハードドライブからシステムメモリに読み込まれた時点で開始され、出力圧縮画像18が出力圧縮バッファ32に記録された時点で停止する。デコーダに対する速度測定は、入力圧縮画像19がハードドライブから入力圧縮バッファ33に読み込まれた時点で開始され、出力解凍画像11がシステムメモリに記録された時点で停止する。プログラムコード、入力未圧縮画像10、出力圧縮画像18、入力圧縮画像19および出力解凍画像11に必要なシステムメモリのサイズは、表22、表23では計算されておらず、実際に圧縮または解凍方法に必要とされるメモリサイズのみを掲げている。

ハードウェアに実装される本発明には、次の特徴がある。
・最小のコスト
・消費電力が非常に少ないこと
・複雑でないこと
・乗算器および除算器が不要なこと
・整数算術の採用
・小容量集積メモリ
・超高速エンコーディングおよびデコーディング

データ圧縮のアプリケーションは広範囲に渡り、以下にこれらについてリストアップする。

コンピュータアプリケーションとしては、デスクトップ、ラップトップ、サーバ、PDA、セットトップボックス、スキャナ、プリンタ、その他がある。

ソフトウェアアプリケーションとしては、ウェブブラウザ、電子商取引、デスクトップパブリッシング、マルチメディア電子メール、ゲーム、アプリケーション用ビデオヘルプ、会話型画像、その他がある。

携帯電話アプリケーションとしては、第3世代および第2.5世代形態電話、ビデオストリーミング、テレビ会議、デジタルカメラ、マルチメディアメッセージサービス、シングルおよびマルチプレイヤービデオゲーム、その他がある。

テレビアプリケーションとしては、ビデオオンデマンド方式、デジタルカメラ、高解像度テレビ、ケーブルテレビ、でじたるビデオ放送、直接衛星システム、その他がある。

映画アプリケーションとしては、デジタルシネマリリースコピー、デジタルシネマアーカイブ、デジタルシネマ編集マスター、映画用CDROM、未来型”DVD”フォーマット、デジタルビデオカセット、その他がある。

民生用アプリケーションとしては、デジタルビデオカメラ、テレビ会議、テレビ電話、カラーファクシミリ、電子新聞、その他がある。

専門的アプリケーションとしては、テレビ監視、動的宣伝広告、リモートセンシング、宇宙画像、会話型マルチメディアデータベース、デジタルライブラリおよびアーカイブ、その他がある。

医療アプリケーションとしては、乳房撮影、断層映像、磁気共鳴映像、超音波検査、X線検査、遠隔治療、その他がある。

医療画像の圧縮は一般的に可逆圧縮の例として使用される。しかしながら、本発明は、未圧縮画像と解凍画像間で主観的および客観的差異が無視できる、高不可逆圧縮比を持つ医療画像を提供するものであり、このことはデジタル乳房撮影用特殊画像処理ソフトウェアを適用し、未圧縮画像と850:1の圧縮比を持つ圧縮画像の両方で同一の結果を得たことにより実験的に確認された。

本発明は、あらゆる圧縮比において超最先端圧縮方法 (JPEG2000、JPEG、MPEG-4、MPEG-2、MPEG-1、およびC. Chrysafisの論文に記載の方法) と比較しても、それらと同等またはそれ以上の知覚上、および測定上の解凍画像品質を提供する。

ソフトウェア内に内蔵される本高速コーデックは、コンパクトディスク (CD) 、デジタル多用途ディスク (DVD) 、光ディスク、フロッピーディスク、ハードディスク、磁気テープ、ダイナミックランダムアクセスメモリ (DRAM) 、スタティックランダムアクセスメモリ (SRAM) 、フラッシュメモリ、電気的消却・プログラム可能型ROM (EEPROM) 、消却・プログラム可能型ROM (EPROM) 、読み出し専用メモリ (ROM) 、強磁性メモリ、強誘電体メモリ、光ストレージ、電化結合素子、スマートカードなどのストレージ媒体に記録することが可能である。

以上、本発明の好ましい実施態様について記述と図解説明を行っているが、当該技術の熟練者は、本発明の種々の変更態様および設計上の均等態様の作成が可能であり、このことは、すでにいくつかの例で強調した。本発明では、次に述べる特許請求の範囲においてこれら全ての代替態様および変更態様について説明することとする。

図1は、圧縮および解凍を使用する最先端通信システムのブロック図である。図2は、圧縮用最先端エンコーダのブロック図である。図3は、解凍用最先端デコーダのブロック図である。図4は、入力未圧縮画像の直接2次元サブバンド変換 (直接2DST) における3レベル間の出力結果の関連、ならびに出力解凍画像を生成する逆2DSTにおける3レベル間の出力結果の関連についての図解説明である。図5は、3レベルの1次元サブバンド変換 (1DST) 機能を有する最先端ローメモリエンコーダのブロック図である。図6は、3レベルの1次元サブバンド変換 (1DST) 機能を有する最先端ローメモリデコーダのブロック図である。図7は、3レベルの2DST機能を有する最先端ローメモリエンコーダのブロック図である。図8は、3レベルの2DST機能を有する最先端ローメモリデコーダのブロック図である。図9は、3レベルの1DST機能を有する本発明のエンコーダの第1の実施態様のブロック図である。図10は、3レベルの1DST機能を有する本発明のデコーダの第1の実施態様のブロック図である。図11は、3レベルの2DST機能を有する本発明のエンコーダの第1の実施態様のブロック図である。図12は、3レベルの2DST機能を有する本発明のデコーダの第1の実施態様のブロック図である。図13は、3レベルの1DST機能を有する本発明のエンコーダの第2の実施態様のブロック図である。図14は、3レベルの1DST機能を有する本発明のデコーダの第2の実施態様のブロック図である。図15は、3レベルの2DST機能を有する本発明のエンコーダの第2の実施態様のブロック図である。図16は、3レベルの2DST機能を有する本発明のデコーダの第2の実施態様のブロック図である。図17は、直接および逆非固定フィルタの全ての実施態様に使用される、本発明の汎用非固定フィルタセルのブロック図である。図18は、直接および逆非固定フィルタの全ての実施態様に使用される、本発明の汎用入出力整数型非固定フィルタセルのブロック図である。図19は、本発明の直接非固定フィルタの全ての実施態様に対応するブロック図である。図20は、本発明の逆非固定フィルタの全ての実施態様に対応するブロック図である。図21は、本発明の直接非固定フィルタの第1の実施態様のブロック図である。図22は、本発明の逆非固定フィルタの第1の実施態様のブロック図である。図23は、本発明の直接非固定フィルタの第2の実施態様のブロック図である。図24は、本発明の逆非固定フィルタの第2の実施態様のブロック図である。図25は、本発明の直接非固定フィルタの第2の実施態様の周波数領域における伝達関数の図解説明である。図26は、本発明の逆非固定フィルタの第2の実施態様の周波数領域における伝達関数の図解説明である図27は、本発明の直接非固定フィルタの第3の実施態様のブロック図である。図28は、本発明の逆非固定フィルタの第3の実施態様のブロック図である。図29は、本発明の直接非固定フィルタの第1の実施態様を使用する単一レベル2DSTのフローチャートである。図30は、本発明の逆非固定フィルタの第1の実施態様を使用する単一レベル2DSTのフローチャートである。図31は、単一パス適合ヒストグラムに基づく本発明のエンコーディング確率推定器とエントロピーエンコーダのフローチャートである。図32は、コンテキストモデリングのための振幅セットを示す。図33は、コンテキストモデリングのための符号を示す。図34は、単一パス適合ヒストグラムに基づく本発明のエントロピーデコーダとデコーディング確率推定器のフローチャートである。図35は、高速適合機能付きヒストグラム用の初期化フローチャートである。図36は、高速適合機能付きヒストグラム用のアップデートフローチャートである。図37Aは、高速適合機能付きヒストグラムの試験用に使用される瞬時上昇および瞬時下降特性を持つ1次元確率関数例の図解説明である。図37Bは、最先端確率推定アルゴリズムにより生成される1次元推定確率関数の図解説明である。図37Cは、本発明のヒストグラム高速適合機能なしの確率推定アルゴリズムの第1の実施態様により生成される1次元推定確率関数の図解説明である。図37Dは、本発明のヒストグラム高速適合機能付き確率推定アルゴリズムの第2の実施態様により生成される1次元推定確率関数の図解説明である。図37Eは、本発明のヒストグラム高速適合機能付き確率推定アルゴリズムの第2の実施態様により生成される1次元推定確率関数の拡大部分の図解説明である。図38は、最先端フラッシュ手順のフローチャートである。図39は、最先端レンジエンコーダのフローチャートである。図40は、最先端レンジデコーダのフローチャートである。図41Aは、除算演算無し、また任意選択で乗算演算も無しとする本発明のレンジエンコーダのフローチャートである。図41Bは、除算演算無し、また任意選択で乗算演算も無しとする本発明のレンジエンコーダのフローチャートである。図42は、除算演算無し、また任意選択で乗算演算も無しとする本発明のレンジデコーダのフローチャートである。

Claims

入力データを圧縮し、出力圧縮データを生成する高速エンコーダであって、
変換係数を生成する目的で、入力データを受信変換するための、少なくとも1つの単一レベル直接サブバンド変換器 (200， 201， ...) と、
特定コンテキスト内のシンボルの確率を生成する目的で、変換係数を受信し、特定コンテキスト内のシンボルの確率を推定するために、適合する前記単一レベル直接サブバンド変換器と接続する少なくとも1つのエンコーディング確率推定器 (260， 261， ...) と、
符号化データを生成する目的で、特定コンテキスト内のシンボルの確率を使用して、変換係数を受信し、エントロピーエンコーディングするために、適合する前記エンコーディング確率推定器と接続する少なくとも1つのエントロピーエンコーダ (280， 281， ...) と、
出力圧縮データを生成する目的で、符号化データを受信し、前記高速エンコーダと実質的に同期させるために、前記エントロピーエンコーダと接続する出力圧縮バッファ (32) を備え、これにより可逆圧縮を行うことを特徴とする前記高速エンコーダ。
請求項1に記載の高速エンコーダであって、量子化変換係数を生成する目的で、変換係数を受信し、量子化するための、適合する前記単一レベル直接サブバンド変換器と接続する少なくとも1つの量子化器 (240， 241， ...) を備え、
ここで、各前記エンコーディング確率推定器は、特定コンテキスト内のシンボルの確率を生成する目的で、量子化変換係数を受信し、特定コンテキスト内のシンボルの確率を推定するために、適合する前記量子化器と接続され、そして、各前記エントロピーエンコーダは、符号化データを生成する目的で、特定コンテキスト内のシンボルの確率を使用して、量子化変換係数を受信し、エントロピーエンコーディングするために、適合する前記エンコーディング確率推定器と接続されることを特徴とし、これにより可逆圧縮を行うことを特徴とする前記高速エンコーダ。
請求項1に記載の高速エンコーダであって、更に同期圧縮データを生成する目的で、符号化データを受信し、高速エンコーダと実質的に同期させるために、適合する前記エントロピーエンコーダと接続される少なくとも1つの同期メモリ (420， 421， ...) を備え、
ここで、前記出力圧縮バッファが、出力圧縮データを生成する目的で、同期圧縮データを受信し、バッファリングするために前記同期メモリに接続する高速エンコーダ。
請求項1に記載の高速エンコーダであって、更に入力データを生成する目的で、原画像を変換するための、少なくとも1つの色空間変換器を備える高速エンコーダ。
請求項1に記載の高速エンコーダであって、第1の前記単一レベル直接サブバンド変換器は、変換係数を生成する目的で、入力データを受信し、変換するために入力データに接続され、そして、その他の前記単一レベル直接サブバンド変換器は、変換された変換係数を生成する目的で、選択された変換係数を受信し、変換するために選択された変換係数に接続される高速エンコーダ。
請求項5に記載の高速エンコーダであって、選択された変換係数が1次元入力データ用に低域通過変換される高速エンコーダ。
請求項5に記載の高速エンコーダであって、選択された変換係数が2次元入力データ用に水平および垂直の両方に低域通過変換される高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記単一レベル直接サブバンド変換器が、
少なくとも1つの水平フィルタリング用の直接フィルタと、
少なくとも1つの垂直フィルタリング用の直接フィルタを備える高速エンコーダ。
請求項8に記載の高速エンコーダであって、水平フィルタリング用の前記直接フィルタが垂直フィルタリング用の前記直接フィルタとは異なる高速エンコーダ。
請求項8に記載の高速エンコーダであって、水平フィルタリング用の前記直接フィルタと垂直フィルタリング用の前記直接フィルタのうちの少なくとも1つが、少なくとも1つの直接非固定フィルタから成る高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記単一レベル直接サブバンド変換器が、少なくとも1つのフィルタリング用の直接フィルタから成る高速エンコーダ。
請求項11に記載の高速エンコーダであって、前記直接フィルタ変換器が、少なくとも1つの直接非固定フィルタから成る高速エンコーダ。
請求項12に記載の高速エンコーダであって、前記直接非固定フィルタが、複数個の直列接続された直接非固定フィルタセルから成る高速エンコーダ。
請求項13に記載の高速エンコーダであって、前記直接非固定フィルタセルが、
フィルタデバイス (805) と、
前記フィルタデバイス (805) に接続するフィルタセル入力xと、
前記フィルタデバイス (805) に接続するフィルタセル出力yと、
クロック入力 c により制御されて複数の位置を取る前記フィルタデバイス (805) に接続する第1のスイッチ (800) および第2のスイッチ (801) と、
前記直接非固定フィルタセルに非固定性を提供する目的で、前記第1のスイッチ (800) と前記第2のスイッチ (801) を制御するために、これらに接続するクロック入力 c とから成る高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記第1のスイッチ (800) は、各第2のピクセルを水平フィルタリングするために第1の位置を取り、その他のピクセルを水平フィルタリングするために第2の位置を取り、前記第2のスイッチ (801) は、各第2のピクセルを水平フィルタリングするために第2の位置を取り、その他のピクセルを水平フィルタリングするために第1の位置を取る高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記第1のスイッチ (800) は、各第2のラインを垂直フィルタリングするために第1の位置を取り、その他のラインを垂直フィルタリングするために第2の位置を取り、そして、前記第2のスイッチ (801) は、各第2のラインを垂直フィルタリングするために第2の位置を取り、その他のラインを垂直フィルタリングするために第1の位置を取る高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記直接非固定フィルタは、更に
第1の利得乗算器 (881) と、
第2の利得乗算器 (882) と、
前記クロック入力 c により制御され2つの位置を取る選択スイッチ (880) を備え、
ここで、前記複数の直列接続された直接非固定フィルタセルの出力が、第1の結果を生成する目的で、前記出力に第1の利得数を乗算するために、前記第1の利得乗算器 (881) の入力と接続し、前記複数の直列接続された直接非固定フィルタセルの出力が、第2の結果を生成する目的で、前記出力に第2の利得数を乗算するために、前記第2の利得乗算器 (882) と接続し、前記選択スイッチ (880) が第1の位置にある場合は、前記直接非固定フィルタセルの出力が、前記第1の利得乗算器 (881) の出力と接続し、前記選択スイッチ (880) が第2の位置にある場合は、前記直接非固定フィルタセルの出力が、前記第2の利得乗算器 (881) の出力と接続する高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記フィルタデバイスが、
少なくとも1つの遅延要素z^-w (500， 501，...， 500+m-2) と、
複数の乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1)， K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) と、
複数の加算器 (700， 701， 702， 703，...， 700+m-4， 700+m-3， 700+m-2， 700+m-1) を備え、
ここで、各偶数インデックス付き前記遅延要素z^-w (500， 502，…， 500+m-4) の出力が、後続の奇数インデックス付き前記遅延要素z^-w (501， 503，…， 500+m-3) の入力に接続され、
各奇数インデックス付き前記遅延要素z^-w (501， 503，…， 500+m-3) の出力が、後続の偶数インデックス付き前記遅延要素z^-w (502， 504，…， 500+m-2) の入力に接続され、
各偶数インデックス付き前記遅延要素z^-w (500， 502，…， 500+m-2) の出力が、適合する前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の入力に接続され、
全ての前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の出力が、第1の結果を生成する目的で、全ての前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の出力を加算するために、前記加算器 (701， 703，...， 700+m - 3)の入力に接続され、
第1の前記加算器 (700) の入力が、第1の結果を受信し、前記フィルタセル入力xを加算するために、第1の結果に接続され、
第1の前記遅延要素z^-w (500) の入力が、前記第1のスイッチ (800) が第1の位置にある場合は、前記フィルタセル入力xに接続され、
第1の前記遅延要素z^-w (500) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、第1の前記加算器の出力 (700) に接続され、
前記フィルタセル入力xと各奇数インデックス付き前記遅延要素z^-w (501， 503，...， 500+m-3) が、適合する前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の入力と接続され、
全ての前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の出力が、第2の結果を生成する目的で、全ての前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の出力を加算するために、前記加算器 (702， 704，...， 700+m-2)の入力に接続され、
最後の前記加算器 (700+m-1) の入力が、第2の結果を受信し、最後の前記遅延要素z^-w (500+m-2) の出力を加算するために、第2の結果と接続され、前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、最後の前記遅延要素z^-w (500+m- 2) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、最後の前記加算器 (700+m-1) の出力に接続される高速エンコーダ。
請求項18に記載の高速エンコーダであって、前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1)， K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速エンコーダ。
請求項18に記載の高速エンコーダであって、前記フィルタデバイスが、更に、
第3の結果を生成する目的で、第1の結果を受信し、変換するために第1の結果と接続される第1の関数N₁手段 (802) と、
第4の結果を生成する目的で、第2の結果を受信し、変換するために第2の結果と接続される第2の関数N₂手段 (803) を備え、
ここで、第1の前記加算器 (700) の入力が、第3の結果を受信し、前記フィルタセル入力xを加算するために、第3の結果と接続され、最後の前記加算器 (700+m-1) の入力が、第4の結果を受信し、最後の前記遅延要素z^-w (500+m-2) の出力を加算するために、第4の結果と接続される高速エンコーダ。
請求項20に記載の高速エンコーダであって、前記第1の関数N₁手段 (802) と前記第2の関数N₂手段 (803) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記フィルタデバイスが、
遅延要素z^-w (1500) と、
第1の乗算器 (1600) および第2の乗算器 (1601) と、
第1の加算器 (1700) および第2の加算器 (1701) を備え、
ここで、前記第1の乗算器 (1600) の入力が、前記フィルタセル入力xに接続され、
前記第2の乗算器 (1601) の入力が、前記遅延要素z^-w (1500) の出力に接続され、
前記第1の加算器 (1700) の入力が、前記第2の乗算器 (1601) の出力を受信し、前記フィルタセル入力xを加算するために、前記第2の乗算器 (1601) の出力と接続され、
前記遅延要素z^-w (1500) の入力が、前記第1のスイッチ (800) が第1の位置にある場合は、前記フィルタセル入力xに接続され、
前記遅延要素z^-w (1500) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、前記第1の加算器 (1700) の出力に接続され、
前記第2の加算器 (1701) の入力が、前記第1の乗算器 (1600) の出力を受信し、前記遅延要素z^-w (1500) の出力を加算するために、前記第1の乗算器 (1600) の出力と接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、前記遅延要素z^-w (1500) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、前記第2の加算器 (1701) の出力に接続される高速エンコーダ。
請求項22に記載の高速エンコーダであって、前記第1の乗算器 (1600) と前記第2の乗算器 (1601) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速エンコーダ。
請求項23に記載の高速エンコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを2ビット右へシフトする高速エンコーダ。
請求項23に記載の高速エンコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを1ビット右へシフトする高速エンコーダ。
請求項25に記載の高速エンコーダであって、前記第1の加算器 (1700) の入力が、前記第2の乗算器 (1601) の出力を受信し、前記フィルタセル入力xから減算するために、前記第2の乗算器 (1601) の出力に接続され、前記第2の加算器 (1701) の入力が、前記第1の乗算器 (1600) の出力を受信し、前記遅延要素z^-w (1500) の出力から減算するために、前記第1の乗算器 (1600) の出力に接続される高速エンコーダ。
請求項14に記載の高速エンコーダであって、前記フィルタデバイスが、
第1の遅延要素z^-w (1540) 、第2の遅延要素z^-w (1541) および第3の遅延要素z^-w (1542) と、
第1の乗算器 (1640) 、第2の乗算器 (1641) および第3の乗算器 (1642) と、
第4の乗算器 (1643) と、
第1の加算器 (1740) 、第2の加算器 (1741) および第3の加算器 (1742) と、
第4の加算器 (1743) を備え、
ここで、前記第1の遅延要素z^-w (1540) の出力が、前記第2の遅延要素z^-w (1541) の入力と前記第2の乗算器 (1641) の入力に接続され、
前記第2の遅延要素z^-w (1541) の出力が、前記第3の遅延要素z^-w (1542) の入力と前記第3の乗算器 (1642) の入力に接続され、
前記第4の乗算器 (1643) の入力が、前記第3の遅延要素z^-w (1542) の出力に接続され、
前記第2の加算器 (1741) の入力が、前記第2の乗算器 (1641) の出力を受信し、前記第4の乗算器 (1643) の出力を加算するために、前記第2の乗算器 (1641) の出力に接続され、
前記第1の加算器 (1740) の入力が、前記第2の加算器 (1741) の出力を受信し、前記フィルタセル入力を加算するために、前記第2の加算器 (1741) の出力に接続され、
前記第1の遅延要素z^-w (1540) の入力が、前記第1のスイッチ (800) が第1の位置にある場合は、前記フィルタセル入力xに接続され、
前記第1の遅延要素z^-w (1540) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、前記第1の加算器 (1740) の出力に接続され、
前記第3の加算器 (1742) の入力が、前記第3の乗算器 (1642) の出力を受信し、前記第1の乗算器 (1640) の出力を加算するために、前記第3の乗算器 (1642) の出力に接続され、
前記第4の加算器 (1743) の入力が、前記第3の加算器 (1742) の出力を受信し、前記第3の遅延要素z^-w (1542) の出力を加算するために、前記第3の加算器 (1742) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、前記第3の遅延要素z^-w (1542) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、前記第4の加算器 (1743) の出力に接続される高速エンコーダ。
請求項27に記載の高速エンコーダであって、前記第1の乗算器 (1640) 、前記第2の乗算器 (1641) 前記第3の乗算器 (1642) および前記第4の乗算器 (1643) のうちの少なくとも１つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速エンコーダ。
請求項28に記載の高速エンコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを4ビット右へシフトする高速エンコーダ。
請求項29に記載の高速エンコーダであって、前記第2の加算器 (1741) の入力が、前記第2の乗算器 (1641) の出力を受信し、前記第4の乗算器 (1643) の出力から減算するために、前記第2の乗算器 (1641) の出力に接続され、前記第3の加算器 (1742) の入力が、前記第3の乗算器 (1642) の出力を受信し、前記第1の乗算器 (1640) の出力から減算するために、前記第3の乗算器 (1642) の出力に接続される高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記エンコーダ確率推定器が、適合ヒストグラムをアップデートするために、少なくとも1つの適合ヒストグラムアップデート手段を備える高速エンコーダ。
請求項31に記載の高速エンコーダであって、前記適合ヒストグラムアップデート手段が、現在のシンボルxの生起確率と、現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率をフィルタリングするための低域通過フィルタを備える高速エンコーダ。
請求項32に記載の高速エンコーダであって、前記適合ヒストグラムアップデート手段が、更に前記低域通過フィルタの主極を適合させるための主極アダプタを備える高速エンコーダ。
請求項33に記載の高速エンコーダであって、前記主極アダプタが、各適合サイクルにおいて、主極の値を二等分するための主極分割器を備える高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記エントロピーエンコーダが、レンジ補正t = r・U(x) を生成するための現在のシンボルxに先行する全てのシンボルの生起数U(x) と、レンジR = r・u(x) を生成するための現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) を事前スケーリングされたレンジrに乗算するための第1の乗算器を備えるレンジエンコーダである高速エンコーダ。
請求項35に記載の高速エンコーダであって、前記第1の乗算器が、前記の数Q(x) を小さい数

に乗算するための第1の簡易化乗算器と、前記第1の簡易化乗算器の出力をlビット左へシフトするための、前記第1の簡易化乗算器と接続する第1の左シフターを備える高速エンコーダ。
請求項35に記載の高速エンコーダであって、前記第1の乗算器が、前記の数Q(x) をlビット左へシフトするための第1の左シフターを備える高速エンコーダ。
請求項35に記載の高速エンコーダであって、前記第1の乗算器が、小さい数

が1に等しい場合は、その出力をゼロにする手段と、
前記の小さい数Vが3以上の任意の奇数である場合は、前記の数Q(x) を1ビット左へシフトする手段から成る第3の左シフターと、
前記第3の左シフターの出力を前記の数Q(x) に加算するために、前記第3の左シフターに接続する第1の加算器と、
前記第1の加算器の出力をlビット左へシフトするために、前記第1の加算器に接続する第1の左シフターを備える高速エンコーダ。
請求項35に記載の高速エンコーダであって、前記第1の乗算器が、小さい数

が1に等しい場合は、その出力をゼロにする手段と、
前記の小さい数Vが3に等しい場合は、前記の数Q(x) を1ビット左へシフトする手段と、
前記の小さい数Vが5以上の任意の奇数である場合は、前記の数Q(x) を2ビット左へシフトする手段とから成る第3の左シフターと、
前記第3の左シフターの出力を前記の数Q(x) に加算するために、前記第3の左シフターに接続する第1の加算器と、
前記第1の加算器の出力をlビット左へシフトするために、前記第1の加算器に接続する第1の左シフターを備える高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記エントロピーエンコーダが、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で割るための第1の除算器を備えるレンジエンコーダである高速エンコーダ。
請求項40に記載の高速エンコーダであって、前記第1の除算器が、前記レンジRをw₃ = log₂(Total) ビット右へシフトするための第1の右シフターを備える高速エンコーダ。
請求項1に記載の高速エンコーダであって、前記エンコーディング確率推定器が、
変換係数Cを符号Sと振幅Mに分割する変換係数Cスプリッタと、
前記振幅Mと振幅セットテーブルを使用して、振幅セットインデックスMSを決定するために、前記変換係数Cスプリッタと接続する振幅セットインデックスMS決定器と、
前記振幅Mと前記振幅セットテーブルを使用して、剰余Rを決定するために、前記変換係数Cスプリッタと接続する剰余R決定器を備える高速エンコーダ。
請求項42に記載の高速エンコーダであって、前記振幅セットインデックスMSが、前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁の位置の数の2倍とその次の位の桁の値の和に等しい値に決定され、そして、前記剰余Rが、前記振幅Mと前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁のビットとその次の位の桁のビットを除いた全てのビットをゼロにした前記振幅Mの値に等しいその係数下限値との差で決定されることを特徴とする高速エンコーダ。
請求項42に記載の高速エンコーダであって、前記エントロピーエンコーダが、可変長コーディング (VLC) を使用して、剰余Rをエンコーディングするために、前記剰余R決定器と接続する剰余Rエンコーダを備える高速エンコーダ。
請求項42に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更にエンコード済みの変換係数を使用して、エンコードすべき変換係数のコンテキストモデラーを備える高速エンコーダ。
請求項45に記載の高速エンコーダであって、前記エンコード済みの変換係数が、エンコードされる予定の前記変換係数から見て、北東、北、北西および西に位置する高速エンコーダ。
請求項45に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更に前記エンコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定するために、前記コンテキストモデラーと接続される平均値

決定器を備える高速エンコーダ。
請求項47に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更に振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限するために、前記平均

決定器と接続される最大平均値

制限器を備える高速エンコーダ。
請求項48に記載の高速エンコーダであって、前記エントロピーエンコーダが、適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデックスMSをエンコーディングするために、前記最大平均値

制限器と接続される振幅レンジエンコーダを備える高速エンコーダ。
請求項48に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更に現在のシンボルxの場合の前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] アップデートのために、前記最大平均値

制限器と接続される適合振幅ヒストグラムh[MC] アップデート手段を備える高速エンコーダ。
請求項45に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更にエンコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定するために、前記変換係数Cスプリッタに接続される第3のコンテキストTC決定器を備える高速エンコーダ。
請求項51に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更に NEGテーブルを使用して、より確率の低い前記符号Sを反転するために、前記第3のコンテキストTC決定器と接続される符号反転器を備える高速エンコーダ。
請求項51に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更にCTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換するために、前記第3のコンテキストTC決定器と接続される第3のコンテキストTC変換器を備える高速エンコーダ。
請求項53に記載の高速エンコーダであって、前記エントロピーエンコーダが、適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の前記符号Sをエンコーディングするために、前記第3のコンテキストTC変換器と接続される符号レンジエンコーダを備える高速エンコーダ。
請求項53に記載の高速エンコーダであって、前記エンコーディング確率推定器が、更に現在のシンボルxの場合の前記符号Sを使用して、適合符号ヒストグラムg[SC] アップデートのために、前記第3のコンテキストTC変換器と接続される適合符号ヒストグラムg[SC] アップデート手段を備える高速エンコーダ。
入力圧縮データを解凍し、出力データを生成する高速デコーダであって、同期圧縮データを生成する目的で、入力圧縮データを受信し、前記高速デコーダと実質的に同期させるための入力圧縮バッファ (33) と、
変換係数を生成する目的で、特定コンテキスト内のシンボルの確率を使用して、同期圧縮データを受信し、デコーディングするために、前記入力圧縮バッファと適合するデコーディング確率推定器と接続する少なくとも1つのエントロピーデコーダ (290， 291， ...) と、
特定コンテキスト内のシンボルの確率を生成する目的で、変換係数を受信し、シンボルの確率を推定するために適合する前記エントロピーデコーダと接続する少なくとも1つのデコーディング確率推定器 (270， 271， …) と、
出力データを生成する目的で、変換係数を受信し、変換するために適合する前記エントロピーデコーダと接続する少なくとも1つの単一レベル逆サブバンド変換器 (210， 211， …) を備え、これにより可逆解凍を行うことを特徴とする前記高速デコーダ。
請求項56に記載の高速デコーダであって、更に逆量子化変換係数を生成する目的で、変換係数を受信し、逆量子化するための、適合する前記エントロピーデコーダと接続する少なくとも1つの逆量子化器 (250， 251， …) を備え、
ここで、各前記単一レベル逆サブバンド変換器が、出力データを生成する目的で、逆量子化変換係数を受信し、逆量子化するために適合する前記エントロピーデコーダに接続されることを特徴とし、これにより不可逆解凍を行うことを特徴とする前記高速デコーダ。
請求項56に記載の高速デコーダであって、更に同期圧縮データを生成する目的で、バッファリングされた圧縮データを受信し、前記高速デコーダと実質的に同期させるために、前記入力圧縮バッファと接続される少なくとも1つの同期メモリ (430， 431， ...) を備え、
ここで、前記入力圧縮バッファが、バッファリングされた圧縮データを生成する目的で、入力圧縮データを受信し、バッファリングするために、入力圧縮データと接続され、各前記エントロピーデコーダが、変換係数を生成する目的で、特定コンテキスト内のシンボルの確率を使用して、同期圧縮データを受信し、デコーディングするために適合する前記同期メモリと適合する前記デコーディング確率推定器に接続される高速デコーダ。
請求項56に記載の高速デコーダであって、更に入力データを生成する目的で、原画像を変換するための少なくとも1つの色空間変換器を備える高速デコーダ。
請求項56に記載の高速デコーダであって、最後の前記単一レベル逆サブバンド変換器は、出力データを生成する目的で、変換係数を受信し、変換するために変換係数に接続され、そして、その他の前記単一レベル逆サブバンド変換器の各々は、選択された変換係数を生成する目的で、変換係数を受信し、変換するために変換係数に接続される高速デコーダ。
請求項60に記載の高速デコーダであって、前記選択された変換係数が1次元出力データ用に低域通過変換される高速デコーダ。
請求項60に記載の高速デコーダであって、前記選択された変換係数が、2次元出力データ用に水平および垂直の両方向に低域通過変換される高速デコーダ。
請求項56に記載の高速デコーダであって、前記単一レベル逆サブバンド変換器が、
少なくとも1つの水平フィルタリング用の逆フィルタと、
少なくとも1つの垂直フィルタリング用の逆フィルタを備える高速デコーダ。
請求項63に記載の高速デコーダであって、水平フィルタリング用の前記逆フィルタが前記垂直フィルタリング用の逆フィルタとは異なる高速デコーダ。
請求項63に記載の高速デコーダであって、水平フィルタリング用の前記逆フィルタと垂直フィルタリング用の前記逆フィルタのうちの少なくとも1つが、少なくとも1つの逆非固定フィルタから成る高速デコーダ。
請求項56に記載の高速デコーダであって、前記単一レベル逆サブバンド変換器が、少なくとも1つのフィルタリング用の逆フィルタから成る高速デコーダ。
請求項66に記載の高速デコーダであって、前記逆フィルタが、少なくとも1つの逆非固定フィルタから成る高速デコーダ。
請求項67に記載の高速デコーダであって、前記逆非固定フィルタが、複数個の直列接続された逆非固定フィルタセルから成る高速デコーダ。
請求項68に記載の高速デコーダであって、前記逆非固定フィルタセルが、
フィルタデバイス (805) と、
前記フィルタデバイス (805) に接続するフィルタセル入力xと、
前記フィルタデバイス (805) に接続するフィルタセル出力yと、
クロック入力 c により制御されて複数の位置を取る前記フィルタデバイス (805) に接続する第1のスイッチ (800) および第2のスイッチ (801) と、
前記直接非固定フィルタセルに非固定性を提供する目的で、前記第1のスイッチ (800) と前記第2のスイッチ (801) を制御するために、これらに接続するクロック入力cとから成る高速デコーダ。
請求項69に記載の高速デコーダであって、前記第1のスイッチ (800) は、各第2のピクセルを水平フィルタリングするために第2の位置を取り、その他のピクセルを水平フィルタリングするために第1の位置を取り、前記第2のスイッチ (801) は、各第2のピクセルを水平フィルタリングするために第1の位置を取り、その他のピクセルを水平フィルタリングするために第2の位置を取る高速デコーダ。
請求項69に記載の高速デコーダであって、前記第1のスイッチ (800) は、各第2のラインを垂直フィルタリングするために第2の位置を取り、その他のラインを垂直フィルタリングするために第1の位置を取り、前記第2のスイッチ (801) は、各第2のラインを垂直フィルタリングするために第1の位置を取り、その他のラインを垂直フィルタリングするために第2の位置を取る高速デコーダ。
請求項69に記載の高速デコーダであって、前記直接非固定フィルタは、更に、
第1の利得乗算器 (891) と、
第2の利得乗算器 (892) と、
前記クロック入力 c により制御され2つの位置を取る選択スイッチ (890) を備え、
ここで、前記第1の利得乗算器 (891) の入力が、第1の結果を生成する目的で、入力サンプルに第1の利得数の逆数を乗算するために、前記逆非固定フィルタの入力と接続し、
前記第2の利得乗算器 (892) の入力が、第2の結果を生成する目的で、入力サンプルに第2の利得数の逆数を乗算するために、前記逆非固定フィルタの入力と接続し、
前記選択スイッチ (890) が第2の位置にある場合は、前記複数の直列接続された逆非固定フィルタセルの入力が、前記第1の利得乗算器 (891) の出力と接続し、
前記選択スイッチ (890) が第1の位置にある場合は、前記複数の直列接続された逆非固定フィルタセルの入力が、前記第2の利得乗算器 (892) の出力と接続する高速デコーダ。
請求項69に記載の高速デコーダであって、前記フィルタデバイスが、
少なくとも1つの遅延要素z^-w (500， 501，…， 500+m-2) と、
複数の乗算器K₁[0] (601)， K₁[1] (603)，…， K₁[k - 1] (600+m-1)， K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) と、
複数の加算器 (700， 701， 702， 703，...， 700+m-4， 700+m-3， 700+m-2， 700+m-1) を備え、
ここで、各偶数インデックス付き前記遅延要素z^-w (500， 502，…， 500+m-4) の出力が、後続の奇数インデックス付き前記遅延要素z^-w (501 503，…， 500+m-3) の入力に接続され、
各奇数インデックス付き前記遅延要素z^-w (501， 503，…， 500+m-3) の出力が、後続の偶数インデックス付き前記遅延要素z^-w (502， 504，…， 500+m-2) の入力に接続され、
各偶数インデックス付き前記遅延要素z^-w (500， 502，…， 500+m-2) の出力が、適合する前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の入力に接続され、
全ての前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の出力が、第1の結果を生成する目的で、全ての前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1) の出力を加算するために、前記加算器 (701， 703，...， 700+m - 3)の入力に接続され、
第1の前記加算器 (700) の入力が、第1の結果を受信し、前記フィルタセル入力xを加算するために、第1の結果に接続され、
第1の前記遅延要素z^-w (500) の入力が、第1のスイッチ (800) が第1の位置にある場合は、前記フィルタセル入力xに接続され、第1の前記遅延要素z^-w (500) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、第1の前記加算器の出力 (700) に接続され、
前記フィルタセル入力xと各奇数インデックス付き前記遅延要素z^-w (501， 503，...， 500+m-3) が、適合する前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の入力と接続され、全ての前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の出力が、第2の結果を生成する目的で、全ての前記乗算器K₂[k - 1] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) の出力を加算するために、前記加算器 (702， 704，...， 700+m-2)の入力に接続され、
最後の前記加算器 (700+m-1) の入力が、第2の結果を受信し、最後の前記遅延要素z^-w (500+m-2) の出力を加算するために、第2の結果と接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、最後の前記遅延要素z^-w (500+m-2) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、最後の前記加算器 (700+m-1) の出力に接続される高速デコーダ。
請求項73に記載の高速デコーダであって、前記乗算器K₁[0] (601)， K₁[1] (603)，...， K₁[k - 1] (600+m-1)， K₂[k - I] (600)， K₂[k - 2] (602)，...， K₂[0] (600+m-2) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速デコーダ。
請求項73に記載の高速デコーダであって、前記逆非固定フィルタセルが、更に、第3の結果を生成する目的で、第1の結果を受信し、変換するために第1の結果と接続される第1の関数N₁手段 (802) と、
第4の結果を生成する目的で、第2の結果を受信し、変換するために第2の結果と接続される第2の関数N₂手段 (803) を備え、
ここで、第1の前記加算器 (700) の入力が、第3の結果を受信し、前記フィルタセル入力xを加算するために、第3の結果と接続され、最後の前記加算器 (700+m-1) の入力が、第4の結果を受信し、最後の前記遅延要素z^-w (500+m-2) の出力を加算するために、第4の結果と接続される高速デコーダ。
請求項75に記載の高速デコーダであって、前記第1の関数N₁手段 (802) と前記第2の関数N₂手段 (803) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速デコーダ。
請求項69に記載の高速デコーダであって、前記フィルタデバイスが、遅延要素z^-w (1510) と、第1の乗算器 (1610) および第2の乗算器 (1611) と、第1の加算器 (1710) および第2の加算器 (1711) を備え
、ここで、前記第1の乗算器 (1610) の入力が、前記フィルタセル入力xに接続され、
前記第2の乗算器 (1611) の入力が、前記遅延要素z^-w (1510) の出力に接続され、
前記第1の加算器 (1710) の入力が、前記第2の乗算器 (1611) の出力を受信し、前記フィルタセル入力xを加算するために、前記第2の乗算器 (1611) の出力と接続され、
前記遅延要素z^-w (1510) の入力が、前記第1のスイッチ (810) が第1の位置にある場合は、前記フィルタセル入力xに接続され、
前記遅延要素z^-w (1510) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、前記第1の加算器 (1710) の出力に接続され、
前記第2の加算器 (1711) の入力が、前記第1の乗算器 (1610) の出力を受信し、前記遅延要素z^-w (1510) の出力を加算するために、前記第1の乗算器 (1610) の出力と接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、前記遅延要素z^-w (1510) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、前記第2の加算器 (1711) の出力に接続される高速デコーダ。
請求項77に記載の高速デコーダであって、前記第1の乗算器 (1610) と前記第2の乗算器 (1611) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択された1つのシフト手段を備える高速デコーダ。
請求項78に記載の高速デコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを1ビット右へシフトする高速デコーダ。
請求項78に記載の高速デコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを2ビット右へシフトする高速デコーダ。
請求項80に記載の高速デコーダであって、前記第1の加算器 (1710) の入力が、前記第2の乗算器 (1611) の出力を受信し、前記フィルタセル入力xから減算するために、前記第2の乗算器 (1611) の出力に接続され、前記第2の加算器 (1711) の入力が、前記第1の乗算器 (1610) の出力を受信し、前記遅延要素z^-w (1510) の出力から減算するために、前記第1の乗算器 (1610) の出力に接続される高速デコーダ。
請求項69に記載の高速デコーダであって、前記フィルタデバイスが、
第1の遅延要素z^-w (1550) 、第2の遅延要素z^-w (1551) および第3の遅延要素z^-w (1552) と、
第1の乗算器 (1650) 、第2の乗算器 (1651) および第3の乗算器 (1652) と、
第4の乗算器 (1653) と、
第1の加算器 (1750) 、第2の加算器 (1751) および第3の加算器 (1752) と、
第4の加算器 (1753) を備え、
ここで、前記第1の遅延要素z^-w (1550) の出力が、前記第2の遅延要素z^-w (1551) の入力と前記第2の乗算器 (1651) の入力に接続され、
前記第2の遅延要素z^-w (1551) の出力が、前記第3の遅延要素z^-w (1552) の入力と前記第3の乗算器 (1652) の入力に接続され、
前記第4の乗算器 (1653) の入力が、前記第3の遅延要素z^-w (1552) の出力に接続され、
前記第2の加算器 (1751) の入力が、前記第4の乗算器 (1653) の出力を受信し、前記第2の乗算器 (1651) の出力を加算するために、前記第4の乗算器 (1653) の出力に接続され、
前記第1の加算器 (1740) の入力が、前記第2の加算器 (1751) の出力を受信し、前記フィルタセル入力xを加算するために、前記第2の加算器 (1751) の出力に接続され、
前記第1の遅延要素z^-w (1550) の入力が、前記第1のスイッチ (800) が第1の位置にある場合は、前記フィルタセル入力xに接続され、
前記第1の遅延要素z^-w (1550) の入力が、前記第1のスイッチ (800) が第2の位置にある場合は、前記第1の加算器 (1750) の出力に接続され、
前記第3の加算器 (1752) の入力が、前記第1の乗算器 (1650) の出力を受信し、前記第3の乗算器 (1652) の出力を加算するために、前記第1の乗算器 (1650) の出力に接続され、
前記第4の加算器 (1753) の入力が、前記第3の加算器 (1752) の出力を受信し、前記第3の遅延要素z^-w (1552) の出力を加算するために、前記第3の加算器 (1752) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第1の位置にある場合は、前記第3の遅延要素z^-w (1552) の出力に接続され、
前記フィルタセル出力yが、前記第2のスイッチ (801) が第2の位置にある場合は、前記第4の加算器 (1753) の出力に接続される高速デコーダ。
請求項82に記載の高速デコーダであって、前記第1の乗算器 (1650) 、前記第2の乗算器 (1651) 前記第3の乗算器 (1652) および前記第4の乗算器 (1653) のうちの少なくとも1つが、複数のシフターおよびシフテッドハードワイヤードビットライン連結部から成るグループから選択されたシフト手段を備える高速デコーダ。
請求項83に記載の高速デコーダであって、前記シフト手段が、その出力端にデータを生成するために、その入力端からのデータを4ビット右へシフトする高速デコーダ。
請求項84に記載の高速デコーダであって、前記第2の加算器 (1751) の入力が、前記第4の乗算器 (1653) の出力を受信し、前記第2の乗算器 (1651) の出力から減算するために、前記第4の乗算器 (1653) の出力に接続され、前記第3の加算器 (1742) の入力が、前記第3の乗算器 (1642) の出力を受信し、前記第1の乗算器 (1640) の出力から減算するために、前記第3の乗算器 (1642) の出力に接続される高速デコーダ。
請求項56に記載の高速デコーダであって、前記デコーダ確率推定器が、適合ヒストグラムをアップデートするために、少なくとも1つの適合ヒストグラムアップデート手段を備える高速デコーダ。
請求項86に記載の高速デコーダであって、前記適合ヒストグラムアップデート手段が、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率をフィルタリングするための低域通過フィルタを備える高速デコーダ。
請求項87に記載の高速デコーダであって、前記適合ヒストグラムアップデート手段が、更に、前記低域通過フィルタの主極を適合させるための主極アダプタを備える高速デコーダ。
請求項88に記載の高速デコーダであって、前記主極アダプタが、各適合サイクルにおいて、主極の値を二等分するための主極分割器を備える高速デコーダ。
請求項56に記載の高速デコーダであって、前記エントロピーデコーダが、
レンジ補正t = r・U(x) を生成するための現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) を事前スケーリングされたレンジrに乗算するための第1の乗算器を備えるレンジデコーダである高速デコーダ。
請求項90に記載の高速デコーダであって、前記第1の乗算器が、
前記の数Q(x) を小さい数

に乗算するための第1の簡易化乗算器と、
前記第1の簡易化乗算器の出力をlビット左へシフトするための、前記第1の簡易化乗算器と接続する第1の左シフターを備える高速デコーダ。
請求項90に記載の高速デコーダであって、前記第1の乗算器が、前記の数Q(x) をlビット左へシフトするための第1の左シフターを備える高速デコーダ。
請求項90に記載の高速デコーダであって、前記第1の乗算器が、
小さい数

が1に等しい場合は、その出力をゼロにする手段と、
前記の小さい数Vが3以上の任意の奇数である場合は、前記の数Q(x) を1ビット左へシフトする手段から成る第3の左シフターと、
前記第3の左シフターの出力を前記の数Q(x) に加算するために、前記第3の左シフターに接続する第1の加算器と、
前記第1の加算器の出力をlビット左へシフトするために、前記第1の加算器に接続する第1の左シフターを備える高速デコーダ。
請求項90に記載の高速デコーダであって、前記第1の乗算器が、
小さい数

が1に等しい場合は、その出力をゼロにする手段と、
前記の小さい数Vが3に等しい場合は、前記の数Q(x) を1ビット左へシフトする手段と、
前記の小さい数Vが5以上の任意の奇数である場合は、前記の数Q(x) を2ビット左へシフトする手段とから成る第3の左シフターと、
前記第3の左シフターの出力を前記の数Q(x) に加算するために、前記第3の左シフターに接続する第1の加算器と、
前記第1の加算器の出力をlビット左へシフトするために、前記第1の加算器に接続する第1の左シフターを備える高速デコーダ。
請求項56に記載の高速デコーダであって、前記エントロピーデコーダが、
事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で割るための第1の除算器を備えるレンジデコーダである高速デコーダ。
請求項95に記載の高速デコーダであって、前記第1の除算器が、前記レンジRをw₃ = log₂(Total) ビット右へシフトするための第1の右シフターを備える高速デコーダ。
請求項56に記載の高速デコーダであって、前記エントロピーデコーダが、レンジ補正

を生成するために、レンジ下限値Bを事前スケーリングされたレンジrで割るための第2の除算器を備えるレンジデコーダである高速デコーダ。
請求項97に記載の高速デコーダであって、前記第2の除算器が、
前記レンジ下限値Bを小さい数

で割るための第2の簡易除算器と、
前記第2の簡易化除算器の出力をlビット右へシフトするために、前記第2の簡易化除算器と接続する第2の右シフターを備える高速デコーダ。
請求項97に記載の高速デコーダであって、前記第2の除算器が、
小さい数

により決められる第1の事前定義済みの数を前記レンジ下限値Bに乗算するための第3の乗算器と、
前記第3の乗算器の出力をlと前記の小さい数Vにより決められる第2の事前定義済みの数の和のビット数だけ右へシフトするために、前記第3の乗算器と接続する第2の右シフターを備える高速デコーダ。
請求項56に記載の高速デコーダであって、前記デコーディング確率推定器が、振幅セットインデックスMS、符号Sおよび剰余Rを使用して、変換係数Cを復元するための変換係数Cビルダーを備える高速デコーダ。
請求項100に記載の高速デコーダであって、前記エントロピーデコーダが、逆可変長コーディング (INVVLC) を使用して、前記剰余Rをデコーディングするための剰余Rデコーダを備える高速デコーダ。
請求項100に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、デコード済みの変換係数を使用して、デコードすべき変換係数のコンテキストモデラーを備える高速デコーダ。
請求項102に記載の高速デコーダであって、前記デコード済みの変換係数が、デコードされる予定の前記変換係数から見て、北東、北、北西および西に位置する高速デコーダ。
請求項102に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、前記デコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定するために、前記コンテキストモデラーと接続される平均値

決定器を備える高速デコーダ。
請求項104に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限するために、前記平均値

決定器と接続される最大平均値

制限器を備える高速デコーダ。
請求項105に記載の高速デコーダであって、前記エントロピーデコーダが、適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の振幅セットインデックスMSをデコーディングするために、前記最大平均値

制限器と接続される振幅レンジデコーダを備える高速デコーダ。
請求項106に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、現在のシンボルxの場合の前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] アップデートのために、前記振幅レンジデコーダと接続される適合振幅ヒストグラムh[MC] アップデート手段を備える高速デコーダ。
請求項102に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、デコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定するために、前記コンテキストモデラーに接続される第3のコンテキストTC決定器を備える高速デコーダ。
請求項108に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、CTX テーブルを使用して、第3のコンテキストTCを符号コンテキストSCに変換するために、前記第3のコンテキストTC決定器と接続される第3のコンテキストTC変換器を備える高速デコーダ。
請求項109に記載の高速デコーダであって、前記エントロピーデコーダが、適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の符号Sをデコーディングするために、前記第3のコンテキストTC変換器と接続される符号レンジデコーダを備える高速デコーダ。
請求項110に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、現在のシンボルxの場合のデコード済み前記符号Sを使用して、適合符号ヒストグラムg[SC] アップデートのために、前記符号レンジデコーダと接続される適合符号ヒストグラムg[SC] アップデート手段を備える高速デコーダ。
請求項110に記載の高速デコーダであって、前記デコーディング確率推定器が、更に、NEGテーブルを使用して、より確率の低い前記符号Sを反転するために、前記符号レンジデコーダと接続される符号反転器を備える高速デコーダ。
入力データを出力圧縮データに高速エンコーディングする方法であって、この方法は、
変換係数を生成するために、入力データを直接サブバンド変換することと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
エンコードされたデータを生成するために、特定コンテキスト内のシンボルの確率を使用して、変換係数をエントロピーエンコーディングすることと、
出力圧縮データを生成するために、エンコードされたデータを実質的に同期させることを含み、これにより可逆圧縮を行うことを特徴とする前記高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、更に、この方法は、量子化変換係数を生成するために、変換係数を量子化することを含み、
ここで、特定コンテキスト内のシンボルの確率を生成するために、量子化変換係数を使用し、前記の特定コンテキスト内のシンボルの確率推定が実行され、また、エンコードされたデータを生成するために、特定コンテキスト内のシンボルの確率を使用し、前記の量子化変換係数のエントロピーコーディングが実行され、これにより不可逆圧縮を行うことを特徴とする前記高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、更に、この方法は、同期圧縮データを生成するために、エンコードされたデータを実質的に同期させることを含み、
ここで、出力圧縮データを生成するために、同期圧縮データのバッファリングが実行されることを特徴とする高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、更に、この方法は、入力データを生成するために、原入力データを色空間変換することを含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記直接サブバンド変換は、
(a) 変換係数を生成するために、入力データを直接サブバンド変換し、
(b) 変換された変換係数を生成するために、選択された変換係数を直接サブバンド変換し、
(c) ステップ (b) を有限回数繰り返すこと
を含む高速エンコーディング方法。
請求項117に記載の高速エンコーディング方法であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速エンコーディング方法。
請求項117に記載の高速エンコーディング方法であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記直接サブバンド変換が、
少なくとも1つの水平直接フィルタリングと、
少なくとも1つの垂直直接フィルタリングを含む高速エンコーディング方法。
請求項120に記載の高速エンコーディング方法であって、前記水平直接フィルタリングが、前記垂直直接フィルタリングとは異なる高速エンコーディング方法。
請求項120に記載の高速エンコーディング方法であって、前記水平直接フィルタリングと前記垂直直接フィルタリングのうちの少なくとも1つが、少なくとも1つの直接非固定フィルタリングを含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記直接サブバンド変換が、少なくとも1つの直接フィルタリングを含む高速エンコーディング方法。
請求項123に記載の高速エンコーディング方法であって、前記直接フィルタリングが、少なくとも1つの直接非固定フィルタリングを含む高速エンコーディング方法。
請求項124に記載の高速エンコーディング方法であって、前記直接非固定フィルタリングが、複数の逐次的直接非固定セルフィルタリングステップを含む高速エンコーディング方法。
請求項125に記載の高速エンコーディング方法であって、前記直接非固定セルフィルタリングが、
第1のサイクルで第1の直接伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の直接伝達関数を使用してのフィルタリングを含む高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、前記第1のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、前記第2のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、
前記第1のサイクルが、各第2のラインの垂直フィルタリングの間は、動作中であることと、
前記第2のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、更にこの方法は、
第1の結果を生成するために、前記複数の逐次的直接非固定セルフィルタリングステップの結果に第1の利得数を掛ける第1の乗算と、
第2の結果を生成するために、前記複数の逐次的直接非固定セルフィルタリングステップの結果に第2の利得数を掛ける第2の乗算と、
出力サンプルを生成するために、各第1のサイクルにおいて、第1の結果を選択することと、
出力サンプルを生成するために、各第2のサイクルにおいて、第2の結果を選択することを含む高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、前記直接非固定セルフィルタリングが、更に
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを含む高速エンコーディング方法。
請求項130に記載の高速エンコーディング方法であって、少なくとも1つの前記乗算が、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速エンコーディング方法。
請求項130に記載の高速エンコーディング方法であって、前記直接非固定セルフィルタリングが、更に、
第7の結果を生成するために、第1の関数N₁により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N₂により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを含む高速エンコーディング方法。
請求項132に記載の高速エンコーディング方法であって、少なくとも1つの前記変換が、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、前記直接非固定セルフィルタリングが、更に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を掛ける第2の乗算と、
第4の結果を生成するために、第2の結果に入力サンプルを加える第1の加算と、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を掛ける第1の乗算と、
第3の結果を生成するために、第1の結果に遅延結果を加える第2の加算と、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを含む高速エンコーディング方法。
請求項134に記載の高速エンコーディング方法であって、前記第1の乗算と前記第2の乗算のうちの少なくとも1つが、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速エンコーディング方法。
請求項135に記載の高速エンコーディング方法であって、前記演算が2ビット右へのシフトを含む高速エンコーディング方法。
請求項135に記載の高速エンコーディング方法であって、前記演算が1ビット右へのシフトを含む高速エンコーディング方法。
請求項137に記載の高速エンコーディング方法であって、
前記第1の加算が、第4の結果を生成するために、入力サンプルから第2の結果を引く減算と、
前記第2の加算が、第3の結果を生成するために、遅延結果から第1の結果を引く減算を含む高速エンコーディング方法。
請求項126に記載の高速エンコーディング方法であって、前記直接非固定フィルタリングが、更に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を掛ける第1の乗算と、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を掛ける第2の乗算と、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を掛ける第3の乗算と、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を掛ける第4の乗算と、
第6の結果を生成するために、第2の結果に第4の結果を加える第2の加算と、
第5の結果を生成するために、第3の結果に第1の結果を加える第3の加算と、
第8の結果を生成するために、第6の結果に入力サンプルを加える第1の加算と、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加える第4の加算と、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを含む高速エンコーディング方法。
請求項139に記載の高速エンコーディング方法であって、前記第1の乗算、前記第2の乗算、前記第3の乗算および前記第4の乗算のうちの少なくとも1つが、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速エンコーディング方法。
請求項140に記載の高速エンコーディング方法であって、前記演算が4ビット右へのシフトを含む高速エンコーディング方法。
請求項141に記載の高速エンコーディング方法であって、
前記第2の加算が、第6の結果を生成するために、第4の結果から第2の結果を引く減算と、
前記第3の加算が、第5の結果を生成するために、第1の結果から第3の結果を引く減算を含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、適合ヒストグラムのアップデートを含む高速エンコーディング方法。
請求項143に記載の高速エンコーディング方法であって、前記適合ヒストグラムのアップデートが、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率を低域通過フィルタリングすることを含む高速エンコーディング方法。
請求項144に記載の高速エンコーディング方法であって、前記適合ヒストグラムのアップデートが、更に、前記低域通過フィルタリング間に主極を適合させることを含む高速エンコーディング方法。
請求項145に記載の高速エンコーディング方法であって、前記主極の適合が、各適合サイクルにおいて、主極の値を二等分することを含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記エントロピーエンコーディングが、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) を事前スケーリングされたレンジrに掛ける第1の乗算を含むレンジエンコーディングである高速エンコーディング方法。
請求項147に記載の高速エンコーディング方法であって、前記第1の乗算が、
第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果をlビット左へシフトすることを含む高速エンコーディング方法。
請求項147に記載の高速エンコーディング方法であって、前記第1の乗算が、前記の数Q(x) をlビット左へシフトすることを含む高速エンコーディング方法。
請求項147に記載の高速エンコーディング方法であって、前記第1の乗算が、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを含む高速エンコーディング方法。
請求項147に記載の高速エンコーディング方法であって、前記第1の乗算が、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記エントロピーエンコーディングが、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で割る第1の除算を含むレンジエンコーディングである高速エンコーディング方法。
請求項152に記載の高速エンコーディング方法であって、前記第1の除算が、前記レンジRをw₃ = log₂(Total) ビット右へシフトすることを含む高速エンコーディング方法。
請求項113に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、
変換係数Cを符号Sと振幅Mに分割するスプリッティングと、
前記振幅Mと振幅セットテーブルを使用して、振幅セットインデックスMSを決定することと、
前記振幅Mと前記振幅セットテーブルを使用して、剰余Rを決定することを含む高速エンコーディング方法。
請求項154に記載の高速エンコーディング方法であって、前記振幅セットインデックスMSが、前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁の位置の数の2倍とその次の位の桁の値の和に等しい値に決定され、また前記剰余Rは、前記振幅Mと前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁のビットとその次の位の桁のビットを除いた全てのビットをゼロにした前記振幅Mの値に等しいその係数下限値との差で決定されることを特徴とする高速エンコーディング方法。
請求項154に記載の高速エンコーディング方法であって、前記エントロピーエンコーディングが、可変長コーディング (VLC) を使用して、剰余Rをエンコーディングすることを含む高速エンコーディング方法。
請求項154に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、エンコード済みの変換係数を使用して、エンコードすべき変換係数をコンテキストモデリングすることを含む高速エンコーディング方法。
請求項157に記載の高速エンコーディング方法であって、前記エンコード済みの変換係数が、エンコードされる予定の前記変換係数から見て、北東、北、北西および西に位置する高速エンコーディング方法。
請求項157に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、前記エンコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定することを含む高速エンコーディング方法。
請求項159に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限することを含む高速エンコーディング方法。
請求項160に記載の高速エンコーディング方法であって、前記エントロピーエンコーディングが、適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデックスMSをレンジエンコーディングすることを含むこと高速エンコーディング方法。
請求項160に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、現在のシンボルxの場合の前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートすることを含む高速エンコーディング方法。
請求項162に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、エンコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定することを含む高速エンコーディング方法。
請求項163に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、NEGテーブルを使用して、より確率の低い前記符号Sを反転することを含む高速エンコーディング方法。
請求項163に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換することを含む高速エンコーディング方法。
請求項165に記載の高速エンコーディング方法であって、前記エントロピーコーダが、適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の前記符号Sをレンジエンコーディングすることを含む高速エンコーディング方法。
請求項165に記載の高速エンコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、現在のシンボルxの場合の前記符号Sを使用して、適合符号ヒストグラムg[SC] アップデートすることを含む高速エンコーディング方法。
入力圧縮データを出力データに高速デコーディングする方法であって、この方法は、
同期圧縮データを生成するために、入力圧縮データを実質的に同期させることと、
変換係数を生成するために、特定コンテキスト内のシンボルの確率を使用して、同期圧縮データをエントロピーデコーディングすることと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
出力データを生成するために、変換係数を逆サブバンド変換することを含み、
これにより可逆解凍を行うことを特徴とする前記高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、更にこの方法は、逆量子化変換係数を生成するために、変換係数を逆量子化することを含み、
ここで、出力データを生成するために、逆量子化された変換係数を前記逆サブバンド変換することが実行され、これにより不可逆解凍を行うことを特徴とする前記高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、更に、この方法は、バッファリングされた圧縮データを生成するために、入力圧縮データをバッファリングすることを含み、
ここで、同期圧縮データを生成するために、前記のバッファリングされた圧縮データの実質上の同期化が実行される高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、更に、この方法は、変換された出力データを生成するために、出力データを色空間変換することを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記逆サブバンド変換は、
(a) 選択された変換係数を生成するために、変換係数を逆サブバンド変換し、
(b) ステップ (a) を有限回数繰り返し、
(c) 出力データを生成するために変換係数を逆サブバンド変換すること
を含む高速デコーディング方法。
請求項172に記載の高速デコーディング方法であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速デコーディング方法。
請求項172に記載の高速デコーディング方法であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記逆サブバンド変換が、
少なくとも1つの水平逆フィルタリングと、
少なくとも1つの垂直逆フィルタリングを含む高速デコーディング方法。
請求項175に記載の高速デコーディング方法であって、前記水平逆フィルタリングが、前記垂直逆フィルタリングとは異なる高速デコーディング方法。
請求項175に記載の高速デコーディング方法であって、前記水平逆フィルタリングと前記垂直逆フィルタリングのうちの少なくとも1つが、少なくとも1つの逆非固定フィルタリングを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記逆サブバンド変換が、少なくとも1つの逆フィルタリングを含む高速デコーディング方法。
請求項178に記載の高速デコーディング方法であって、前記逆フィルタリングが、少なくとも1つの逆非固定フィルタリングを含む高速デコーディング方法。
請求項179に記載の高速デコーディング方法であって、前記逆非固定フィルタリングが、複数の逐次的逆非固定セルフィルタリングステップを含む高速デコーディング方法。
請求項180に記載の高速デコーディング方法であって、前記逆非固定セルフィルタリングが、
第1のサイクルで第1の逆伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の逆伝達関数を使用してのフィルタリングを含む高速デコーディング方法。
請求項181に記載の高速エでコーディング方法であって、前記第2のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、前記第1のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速デコーディング方法。
請求項181に記載の高速デコーディング方法であって、前記第2のサイクルが、
各第2のラインの垂直フィルタリングの間は、動作中であることと、
前記第1のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速デコーディング方法。
請求項181に記載の高速デコーディング方法であって、前記逆非固定セルフィルタリングが、更に、
第1の結果を生成するために、入力に第1の利得数の逆数を掛ける第1の乗算と、
第2の結果を生成するために、入力に第2の利得数の逆数を掛ける第2の乗算と、
前記複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第2のサイクルにおいて、第1の結果を選択することと、
前記複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第1のサイクルにおいて、第2の結果を選択することを含む高速デコーディング方法。
請求項181に記載の高速デコーディング方法であって、前記直接非固定セルフィルタリングが、更に、
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを含む高速デコーディング方法。
請求項185に記載の高速デコーディング方法であって、少なくとも1つの前記乗算が、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速デコーディング方法。
請求項185に記載の高速デコーディング方法であって、前記逆非固定セルフィルタリングが、更に、
第7の結果を生成するために、第1の関数N1により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N2により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを含む高速デコーディング方法。
請求項187に記載の高速デコーディング方法であって、少なくとも1つの前記変換が、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速デコーディング方法。
請求項181に記載の高速デコーディング方法であって、前記逆非固定セルフィルタリングが、更に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を掛ける第2の乗算と、
第4の結果を生成するために、第2の結果に入力サンプルを加える第1の加算と、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を掛ける第1の乗算と、
第3の結果を生成するために、第1の結果に遅延結果を加える第2の加算と、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを含む高速デコーディング方法。
請求項189に記載の高速デコーディング方法であって、前記第1の乗算と前記第2の乗算のうちの少なくとも1つが、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速デコーディング方法。
請求項190に記載の高速デコーディング方法であって、前記演算が1ビット右へのシフトを含む高速デコーディング方法。
請求項190に記載の高速デコーディング方法であって、前記演算が2ビット右へのシフトを含む高速デコーディング方法。
請求項192に記載の高速デコーディング方法であって、前記第1の加算が、第4の結果を生成するために、入力サンプルから第2の結果を引く減算と、
前記第2の加算が、第3の結果を生成するために、遅延結果から第1の結果を引く減算を含む高速デコーディング方法。
請求項181に記載の高速デコーディング方法であって、前記逆非固定フィルタリングが、更に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を掛ける第1の乗算と、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を掛ける第2の乗算と、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を掛ける第3の乗算と、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を掛ける第4の乗算と、
第6の結果を生成するために、第4の結果に第2の結果を加える第2の加算と、
第5の結果を生成するために、第1の結果に第3の結果を加える第3の加算と、
第8の結果を生成するために、第6の結果に入力サンプルを加える第1の加算と、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加える第4の加算と、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを含む高速デコーディング方法。
請求項194に記載の高速デコーディング方法であって、前記第1の乗算、前記第2の乗算、前記第3の乗算および前記第4の乗算のうちの少なくとも1つが、シフトおよびビットリマッピングから成るグループから選択された演算を含む高速デコーディング方法。
請求項195に記載の高速デコーディング方法であって、前記演算が4ビット右へのシフトを含む高速デコーディング方法。
請求項196に記載の高速デコーディング方法であって、
前記第2の加算が、第6の結果を生成するために、第2の結果から第4の結果を引く減算と、
前記第3の加算が、第5の結果を生成するために、第3の結果から第1の結果を引く減算を含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、適合ヒストグラムのアップデートを含む高速デコーディング方法。
請求項198に記載の高速デコーディング方法であって、前記適合ヒストグラムのアップデートが、
現在のシンボルxの生起確率と、
前記現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率を低域通過フィルタリングすることを含む高速デコーディング方法。
請求項199に記載の高速デコーディング方法であって、前記適合ヒストグラムのアップデートが、更に、前記低域通過フィルタリング間に主極を適合させることを含む高速デコーディング方法。
請求項200に記載の高速デコーディング方法であって、前記主極の適合が、各適合サイクルにおいて、主極の値を二等分することを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) を事前スケーリングされたレンジrに掛ける第1の乗算を含むレンジデコーディングである高速デコーディング方法。
請求項202に記載の高速デコーディング方法であって、前記第1の乗算が、
第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果をlビット左へシフトすることを含む高速デコーディング方法。
請求項202に記載の高速デコーディング方法であって、前記第1の乗算が、前記の数Q(x) をlビット左へシフトすることを含む高速デコーディング方法。
請求項202に記載の高速デコーディング方法であって、前記第1の乗算が、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを含む高速デコーディング方法。
請求項202に記載の高速デコーディング方法であって、前記第1の乗算が、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で割る第1の除算を含むレンジデコーディングである高速デコーディング方法。
請求項207に記載の高速デコーディング方法であって、前記第1の除算が、前記レンジRをw₃ = log₂(Total) ビット右へシフトすることを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、レンジ補正

を生成するために、レンジ下限値Bを事前スケーリングされたレンジrで割る第2の除算を含むレンジデコーディングである高速デコーディング方法。
請求項209に記載の高速デコーディング方法であって、前記第2の除算が、
第1の結果を生成するために、前記レンジ下限値Bを小さい数

で割る簡易化除算と、
第1の結果をlビット右へシフトすることを含む高速デコーディング方法。
請求項209に記載の高速デコーディング方法であって、前記第2の除算が、
第1の結果を生成するために、小さい数

により決められる第1の事前定義済みの数を前記レンジ下限値Bに乗算することと、
第1の結果をlと前記の小さい数V により決められる第2の事前定義済みの数の和のビット数だけ右へシフトすることを含む高速デコーディング方法。
請求項168に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、振幅セットインデックスMS、符号Sおよび剰余Rを使用しての変換係数Cの復元を含む高速デコーディング方法。
請求項212に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、逆可変長コーディング (INVVLC) を使用しての前記剰余Rのデコーディングを含む高速デコーディング方法。
請求項212に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、デコード済みの変換係数を使用して、デコードすべき変換係数をコンテキストモデリングすることを含む高速デコーディング方法。
請求項214に記載の高速デコーディング方法であって、前記デコード済みの変換係数が、デコードされる予定の変換係数から見て、北東、北、北西および西に位置する高速デコーディング方法。
請求項214に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、前記デコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定することを含む高速デコーディング方法。
請求項216に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限することを含む高速デコーディング方法。
請求項217に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の振幅セットインデックスMSをレンジデコーディングすることを含む高速デコーディング方法。
請求項218に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、現在のシンボルxの場合のデコード済みの前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートすることを含む高速デコーディング方法。
請求項214に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、前記デコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定することを含む高速デコーディング方法。
請求項220に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換することを含む高速デコーディング方法。
請求項221に記載の高速デコーディング方法であって、前記エントロピーデコーディングが、適合符号ヒストグラムg[SC]を使用して、現在のシンボルxの場合の符号Sをレンジデコーディングすることを含む高速デコーディング方法。
請求項222に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、現在のシンボルxの場合のデコード済み前記符号Sを使用して、適合符号ヒストグラムg[SC]アップデートすることを含む高速デコーディング方法。
請求項222に記載の高速デコーディング方法であって、前記特定コンテキスト内のシンボルの確率推定が、更に、NEGテーブルを使用して、より確率の低いデコード済み前記符号Sを反転することを含む高速デコーディング方法。
入力データを出力圧縮データに高速エンコーディングするための製造物品であって、機械が解読できるコードを持つストレージ媒体を備えており、その機械に、
変換係数を生成するために、入力データを直接サブバンド変換することと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
エンコードされたデータを生成するために、特定コンテキスト内のシンボルの確率を使用して、変換係数をエントロピーエンコーディングすることと、
出力圧縮データを生成するために、エンコードされたデータの実質的な同期を実行させることにより、機械が可逆圧縮を行うことを特徴とする高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、更にその機械に、
量子化変換係数を生成するために、変換係数の量子化を実行させるものであって、
ここで、特定コンテキスト内のシンボルの確率を生成するために、量子化変換係数を使用し、前記の特定コンテキスト内のシンボルの確率推定ステップが実行され、またエンコードされたデータを生成するために、特定コンテキスト内のシンボルの確率を使用し、前記の量子化変換係数のエントロピーコーディングが実行され、これにより機械が不可逆圧縮を行うことを特徴とする高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、更にその機械に、同期圧縮データを生成するために、エンコードされたデータの実質上の同期化を実行させるものであって、
ここで、出力圧縮データを生成するために、同期圧縮データのバッファリングが実行されることを特徴とする高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、更にその機械に、入力データを生成するために、原入力データを色空間変換させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、前記直接サブバンド変換ステップが、その機械に、
(a) 変換係数を生成するために、入力データを直接サブバンド変換することと、
(b) 変換された変換係数を生成するために、選択された変換係数を直接サブバンド変換することと、
(c) ステップ (b) を有限回数繰り返すこと
を実行させる高速エンコーディング用製造物品。
請求項229に記載の高速エンコーディング用製造物品であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速エンコーディング用製造物品。
請求項229に記載の高速エンコーディング用製造物品であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、
前記直接サブバンド変換ステップが、その機械に、
水平直接フィルタリングと、
垂直直接フィルタリングを実行させる高速エンコーディング用製造物品。
請求項232に記載の高速エンコーディング用製造物品であって、前記水平直接フィルタリングステップが、前記垂直直接フィルタリングステップとは異なる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、
前記水平直接フィルタリングステップと前記垂直直接フィルタリングステップのうちの少なくとも１つが、その機械に、
直接非固定フィルタリングを実行させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、
前記直接サブバンド変換ステップが、その機械に、
直接フィルタリングを実行させる高速エンコーディング用製造物品。
請求項235に記載の高速エンコーディング用製造物品であって、
前記直接フィルタリングステップが、その機械に、
直接非固定フィルタリングを実行させる高速エンコーディング用製造物品。
請求項236に記載の高速エンコーディング用製造物品であって、
前記直接非固定フィルタリングステップが、その機械に、
複数の逐次的直接非固定セルフィルタリングを実行させる高速エンコーディング用製造物品。
請求項237に記載の高速エンコーディング用製造物品であって、
前記直接非固定セルフィルタリングステップが、その機械に、
第1のサイクルで第1の直接伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の直接伝達関数を使用してのフィルタリングを実行させる高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、
前記第1のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、
前記第2のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、
前記第1のサイクルが、各第2のラインの垂直フィルタリングの間は、動作中であり、
前記第2のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、
前記直接非固定フィルタリングステップが、更にその機械に、
第1の結果を生成するために、複数の逐次的直接非固定セルフィルタリングステップの結果に第1の利得数を乗算することと、
第2の結果を生成するために、複数の逐次的直接非固定セルフィルタリングステップの結果に第2の利得数を乗算することと、
出力サンプルを生成するために、各第1のサイクルにおいて、第1の結果を選択することと、
出力サンプルを生成するために、各第2のサイクルにおいて、第2の結果を選択することを実行させる高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、
前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを実行させる高速エンコーディング用製造物品。
請求項242に記載の高速エンコーディング用製造物品であって、
少なくとも1つの前記乗算ステップが、その機械に、
シフトおよびビットリマッピングから成るグループから
選択された演算を実行させる高速エンコーディング用製造物品。
請求項242に記載の高速エンコーディング用製造物品であって、
前記直接非固定フィルタリングステップが、更にその機械に、
第7の結果を生成するために、第1の関数N1により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N2により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを実行させる高速エンコーディング用製造物品。
請求項244に記載の高速エンコーディング用製造物品であって、
少なくとも1つの前記変換ステップが、その機械に、
シフトおよびビットリマッピングから成るグループから
選択された演算を実行させる高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、
前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を乗算することと、
第4の結果を生成するために、第2の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第3の結果を生成するために、第1の結果に遅延結果を加算することと、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを実行させる高速エンコーディング用製造物品。
請求項246に記載の高速エンコーディング用製造物品であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用製造物品。
請求項247に記載の高速エンコーディング用製造物品であって、前記演算が、その機械に、データを2ビット右へシフトさせる高速エンコーディング用製造物品。
請求項247に記載の高速エンコーディング用製造物品であって、前記演算が、その機械に、データを1ビット右へシフトさせる高速エンコーディング用製造物品。
請求項249に記載の高速エンコーディング用製造物品であって、前記第2の結果を加算するステップが、第4の結果を生成するために、その機械に入力サンプルから第2の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第3の結果を生成するために、その機械に遅延結果から第1の結果を減算することを実行させる高速エンコーディング用製造物品。
請求項238に記載の高速エンコーディング用製造物品であって、前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を乗算することと、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を乗算することと、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を乗算することと、
第6の結果を生成するために、第2の結果に第4の結果を加算することと、
第5の結果を生成するために、第3の結果に第1の結果を加算することと、
第8の結果を生成するために、第6の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加算することと、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを実行させる高速エンコーディング用製造物品。
請求項251に記載の高速エンコーディング用製造物品であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用製造物品。
請求項252に記載の高速エンコーディング用製造物品であって、前記演算が、その機械に、データを4ビット右へシフトさせる高速エンコーディング用製造物品。
請求項253に記載の高速エンコーディング用製造物品であって、前記第2の結果を加算するステップが、第6の結果を生成するために、その機械に第4の結果から第2の結果を減算することを実行させ、また、前記第3の結果を加算するステップが第5の結果を生成するために、その機械に第1の結果から第3の結果を減算することを実行させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、適合ヒストグラムをアップデートさせる高速エンコーディング用製造物品。
請求項255に記載の高速エンコーディング用製造物品であって、前記適合ヒストグラムのアップデートステップが、その機械に、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成る
グループから選択された確率を低域通過フィルタリングさせる高速エンコーディング用製造物品。
請求項256に記載の高速エンコーディング用製造物品であって、前記適合ヒストグラムのアップデートステップが、更にその機械に、前記低域通過フィルタリング間に主極の適合化を実行させる高速エンコーディング用製造物品。
請求項257に記載の高速エンコーディング用製造物品であって、前記主極を適合するステップが、その機械に、各適合サイクルにおいて、主極の値の二等分を実行させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、前記エントロピーエンコーディングステップがレンジエンコーディングステップであり、その機械に、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) の事前スケーリングされたレンジrへの乗算を実行させることを特徴とする高速エンコーディング用製造物品。
請求項259に記載の高速エンコーディング用製造物品であって、前記乗算ステップが、その機械に、
第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果のlビット左へのシフトを実行させる高速エンコーディング用製造物品。
請求項259に記載の高速エンコーディング用製造物品であって、前記乗算ステップが、その機械に、前記の数Q(x) をlビット左へシフトさせる高速エンコーディング用製造物品。
請求項259に記載の高速エンコーディング用製造物品であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数 Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを実行させる高速エンコーディング用製造物品。
請求項259に記載の高速エンコーディング用製造物品であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすること実行させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、前記エントロピーエンコーディングステップがレンジエンコーディングステップであり、その機械に、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で除算することを実行させることを特徴とする高速エンコーディング用製造物品。
請求項264に記載の高速エンコーディング用製造物品であって、前記除算ステップが、その機械に、レンジRのw₃ = log₂(Total) ビット右へのシフトを実行させる高速エンコーディング用製造物品。
請求項225に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、
変換係数Cを符号Sと振幅Mに分割するスプリッティングと、
前記振幅Mと振幅セットテーブルを使用して、振幅セットインデックスMSを決定することと、
前記振幅Mと前記振幅セットテーブルを使用して、剰余Rを決定させる高速エンコーディング用製造物品。
請求項266に記載の高速エンコーディング用製造物品であって、前記振幅セットインデックスMSが、前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁の位置の数の2倍とその次の位の桁の値の和に等しい値に決定され、また前記剰余Rは、前記振幅Mと前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁のビットとその次の位の桁のビットを除いた全てのビットをゼロにした前記振幅Mの値に等しいその係数下限値との差で決定されることを特徴とする高速エンコーディング用製造物品。
請求項266に記載の高速エンコーディング用製造物品であって、前記エントロピーエンコーディングステップが、その機械に、可変長コーディング (VLC) を使用しての剰余Rのエンコーディングを実行させる高速エンコーディング用製造物品。
請求項266に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、エンコード済みの変換係数を使用して、エンコードすべき変換係数をコンテキストモデリングすることを実行させる高速エンコーディング用製造物品。
請求項269に記載の高速エンコーディング用製造物品であって、前記エンコード済みの変換係数が、エンコードされる予定の前記変換係数から見て、北東、北、北西および西に位置する高速エンコーディング用製造物品。
請求項269に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記エンコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定させる高速エンコーディング用製造物品。
請求項271に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限させる高速エンコーディング用製造物品。
請求項272に記載の高速エンコーディング用製造物品であって、前記エントロピーエンコーディングステップが、その機械に、前記適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデックスMSをレンジエンコーディングさせる高速エンコーディング用製造物品。
請求項272に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合の前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートさせる高速エンコーディング用製造物品。
請求項269に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、エンコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定すること実行させる高速エンコーディング用製造物品。
請求項275に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、NEGテーブルを使用して、より確率の低い前記符号Sを反転させる高速エンコーディング用製造物品。
請求項275に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換させる高速エンコーディング用製造物品。
請求項277に記載の高速エンコーディング用製造物品であって、前記エントロピーエンコードステップが、その機械に、前記適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の前記符号Sをレンジエンコーディングさせる高速エンコーディング用製造物品。
請求項277に記載の高速エンコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合の前記符号Sを使用して、適合符号ヒストグラムg[SC] をアップデートさせる高速エンコーディング用製造物品。
入力圧縮データを出力データに高速デコーディングするための製造物品であって、機械が解読できるコードを持つストレージ媒体を備えており、その機械に、
同期圧縮データを生成するために、入力圧縮データを実質的に同期させることと、
変換係数を生成するために、特定コンテキスト内のシンボルの確率を使用して、同期圧縮データをエントロピーデコーディングすることと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
出力データを生成するために、変換係数を逆サブバンド変換することを実行させことにより、機械が可逆解凍を行うことを特徴とする高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、更にその機械に、逆量子化変換係数を生成するために、変換係数の逆量子化を実行させるものであって、
ここで、出力データを生成するために、逆量子化変換係数の逆サブバンド変換が実行され、
これにより機械が不可逆解凍を行うことを特徴とする高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、更にその機械に、バッファリングされた圧縮データを生成するために、入力圧縮データのバッファリングを実行させるものであって、
ここで、同期圧縮データを生成するために、バッファリングされた圧縮データの実質上の同期化が実行されることを特徴とする高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、更にその機械に、変換出力データを生成するために、出力データの色空間変換を実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、前記逆サブバンド変換ステップが、その機械に、
(a) 選択された変換係数を生成するために、変換係数を逆サブバンド変換することと、
(b) ステップ (a) を有限回数繰り返すことと、
(c) 出力データを生成するために変換係数を逆サブバンド変換すること
を実行させる高速デコーディング用製造物品。
請求項284に記載の高速デコーディング用製造物品であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速デコーディング用製造物品。
請求項284に記載の高速デコーディング用製造物品であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、前記逆サブバンド変換ステップが、その機械に、
水平逆フィルタリングと、
垂直逆フィルタリングを実行させる高速デコーディング用製造物品。
請求項287に記載の高速デコーディング用製造物品であって、前記水平逆フィルタリングステップが、前記垂直逆フィルタリングステップとは異なる高速デコーディング用製造物品。
請求項287に記載の高速デコーディング用製造物品であって、
前記水平逆フィルタリングステップと前記垂直逆フィルタリングステップのうちの少なくとも１つが、その機械に、逆非固定フィルタリングを実行させる高速デコーディング用製造物品。
請求項280記載の高速デコーディング用製造物品であって、前記逆サブバンド変換ステップが、その機械に、逆フィルタリングを実行させる高速デコーディング用製造物品。
請求項290に記載の高速デコーディング用製造物品であって、前記逆フィルタリングステップが、その機械に、逆非固定フィルタリングを実行させる高速デコーディング用製造物品。
請求項291に記載の高速デコーディング用製造物品であって、前記逆非固定フィルタリングステップが、その機械に、複数の逐次的逆非固定セルフィルタリングを実行させる高速デコーディング用製造物品。
請求項292に記載の高速デコーディング用製造物品であって、前記逆非固定セルフィルタリングステップが、その機械に、
第1のサイクルで第1の直接伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の直接伝達関数を使用してのフィルタリングを実行させる高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記第2のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、前記第1のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記第2のサイクルが、各第2のラインの垂直フィルタリングの間は、動作中であり、前記第1のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記逆非固定フィルタリングステップが、更にその機械に、
第1の結果を生成するために、入力に第1の利得数の逆数を乗算することと、
第2の結果を生成するために、入力に第2の利得数の逆数を乗算することと、
複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第2のサイクルにおいて、第1の結果を選択することと、
複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第1のサイクルにおいて、第2の結果を選択することを実行させる高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを実行させる高速デコーディング用製造物品。
請求項297に記載の高速デコーディング用製造物品であって、少なくとも1つの前記乗算ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用製造物品。
請求項297に記載の高速デコーディング用製造物品であって、前記逆非固定フィルタリングステップが、更にその機械に、
第7の結果を生成するために、第1の関数N1により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N2により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを実行させる高速デコーディング用製造物品。
請求項299に記載の高速デコーディング用製造物品であって、少なくとも1つの前記変換ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を乗算することと、
第4の結果を生成するために、第2の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第3の結果を生成するために、第1の結果に遅延結果を加算することと、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを実行させる高速デコーディング用製造物品。
請求項301に記載の高速デコーディング用製造物品であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用製造物品。
請求項302に記載の高速デコーディング用製造物品であって、前記演算が、その機械に、データを1ビット右へシフトさせる高速デコーディング用製造物品。
請求項302に記載の高速デコーディング用製造物品であって、前記演算が、その機械に、データを2ビット右へシフトさせる高速デコーディング用製造物品。
請求項304に記載の高速デコーディング用製造物品であって、前記第2の結果を加算するステップが、第4の結果を生成するために、その機械に入力サンプルから第2の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第3の結果を生成するために、その機械に遅延結果から第1の結果を減算することを実行させる高速デコーディング用製造物品。
請求項293に記載の高速デコーディング用製造物品であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を乗算することと、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を乗算することと、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を乗算することと、
第6の結果を生成するために、第4の結果に第2の結果を加算することと、
第5の結果を生成するために、第1の結果に第3の結果を加算することと、
第8の結果を生成するために、第6の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加算することと、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを実行させる高速デコーディング用製造物品。
請求項306に記載の高速デコーディング用製造物品であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用製造物品。
請求項307に記載の高速デコーディング用製造物品であって、前記演算が、その機械に、データを4ビット右へシフトさせる高速デコーディング用製造物品。
請求項308に記載の高速デコーディング用製造物品であって、前記第4の結果を加算するステップが、第6の結果を生成するために、その機械に第2の結果から第4の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第5の結果を生成するために、その機械に第3の結果から第1の結果を減算することを実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、適合ヒストグラムをアップデートさせる高速デコーディング用製造物品。
請求項310に記載の高速デコーディング用製造物品であって、前記適合ヒストグラムのアップデートステップが、その機械に、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率を低域通過フィルタリングさせる高速デコーディング用製造物品。
請求項311に記載の高速デコーディング用製造物品であって、前記適合ヒストグラムのアップデートステップが、更にその機械に、前記低域通過フィルタリング間に主極の適合化を実行させる高速デコーディング用製造物品。
請求項312に記載の高速デコーディング用製造物品であって、前記主極を適合するステップが、その機械に、各適合サイクルにおいて、主極の値の二等分を実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、前記エントロピーデコーディングステップがレンジデコーディングステップであり、その機械に、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボル x の生起数u(x) から成るグループから選択された数Q(x) の事前スケーリングされたレンジrへの乗算を実行させることを特徴とする高速デコーディング用製造物品。
請求項314に記載の高速デコーディング用製造物品であって、前記乗算ステップが、その機械に、
第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果のlビット左へのシフトを実行させる高速デコーディング用製造物品。
請求項314に記載の高速デコーディング用製造物品であって、前記乗算ステップが、その機械に、前記の数Q(x) をlビット左へシフトさせる高速デコーディング用製造物品。
請求項314に記載の高速デコーディング用製造物品であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを実行させる高速デコーディング用製造物品。
請求項314に記載の高速デコーディング用製造物品であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすること実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、
前記エントロピーデコーディングステップがレンジデコーディングステップであり、その機械に、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で除算することを実行させることを特徴とする高速デコーディング用製造物品。
請求項319に記載の高速デコーディング用製造物品であって、前記除算ステップが、その機械に、前記レンジRのw₃ = log₂(Total) ビット右へのシフトを実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、前記エントロピーデコーディングステップが、その機械に、
レンジ補正

を生成するために、レンジ下限値Bの事前スケーリングされたレンジrでの除算を実行させるレンジデコーディングである高速デコーディング用製造物品。
請求項321に記載の高速デコーディング用製造物品であって、
前記除算ステップが、その機械に、
第1の結果を生成するために、前記レンジ下限値Bを小さい数

で割る簡易化除算と、
第1の結果のlビット右へのシフトを実行させる高速デコーディング用製造物品。
請求項321に記載の高速デコーディング用製造物品であって、
前記除算ステップが、その機械に、
第1の結果を生成するために、小さい数

により決められる第1の事前定義済みの数を前記レンジ下限値Bに乗算することと、
第1の結果をlと前記の小さい数Vにより決められる第2の事前定義済みの数の和のビット数だけ右へシフトすることを実行させる高速デコーディング用製造物品。
請求項280に記載の高速デコーディング用製造物品であって、
前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、振幅セットインデックスMS、符号Sおよび剰余Rを使用しての変換係数Cの復元を実行させる高速デコーディング用製造物品。
請求項324に記載の高速デコーディング用製造物品であって、前記エントロピーデコーディングステップが、その機械に、逆可変長コーディング (INVVLC) を使用しての前記剰余Rのデコーディングを実行させる高速デコーディング用製造物品。
請求項324に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、デコード済みの変換係数を使用してのデコードすべき変換係数のコンテキストモデリングを実行させる高速デコーディング用製造物品。
請求項326に記載の高速デコーディング用製造物品であって、前記デコード済みの変換係数が、デコードされる予定の変換係数から見て、北東、北、北西および西に位置する高速デコーディング用製造物品。
請求項326に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記デコード済みの変換係数の振幅セットインデックスMSiの平均値としての平均値

を決定させる高速デコーディング用製造物品。
請求項328に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限させる高速デコーディング用製造物品。
請求項329に記載の高速デコーディング用製造物品であって、前記エントロピーデコーディングステップが、その機械に、前記適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデッスをレンジデコーディングさせる高速デコーディング用製造物品。
請求項330に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合のデコード済みの前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートさせる高速デコーディング用製造物品。
請求項326に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記デコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定させる高速デコーディング用製造物品。
請求項332に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換させる高速デコーディング用製造物品。
請求項333に記載の高速デコーディング用製造物品であって、前記エントロピーデコーディングステップが、その機械に、適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の符号Sをレンジデコーディングさせる高速デコーディング用製造物品。
請求項334に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合のデコード済み符号Sを使用して、適合符号ヒストグラムg[SC] のアップデートを実行させる高速デコーディング用製造物品。
請求項334に記載の高速デコーディング用製造物品であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、NEGテーブルを使用して、より確率の低いデコード済み符号Sを反転させる高速デコーディング用製造物品。
入力データを出力圧縮データに高速エンコーディングするための搬送波に重畳されたデータ信号であって、機械が解読できるコードを備えており、その機械に、
変換係数を生成するために、入力データを直接サブバンド変換することと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
エンコードされたデータを生成するために、特定コンテキスト内のシンボルの確率を使用して、変換係数をエントロピーエンコーディングすることと、
出力圧縮データを生成するために、エンコードされたデータの実質的な同期を実行させることにより、機械が可逆圧縮を行うことを特徴とする高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、更にその機械に、
量子化変換係数を生成するために、変換係数の量子化を実行させるものであって、
ここで、特定コンテキスト内のシンボルの確率を生成するために、量子化変換係数を使用し、前記特定コンテキスト内のシンボルの確率推定ステップが実行され、また、エンコードされるデータを生成するために、特定コンテキスト内のシンボルの確率を使用し、前記の量子化変換係数のエントロピーコーディングが実行され、これにより機械が不可逆圧縮を行うことを特徴とする高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、更にその機械に、同期圧縮データを生成するために、エンコードされたデータの実質上の同期化を実行させるものであって、
ここで、出力圧縮データを生成するために、同期圧縮データのバッファリングが実行されることを特徴とする高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、更にその機械に、入力データを生成するために、原入力データを色空間変換させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記直接サブバンド変換ステップが、その機械に、
(a) 変換係数を生成するために、入力データを直接サブバンド変換することと、
(b) 変換された変換係数を生成するために、選択された変換係数を直接サブバンド変換することと、
(c) ステップ (b) を有限回数繰り返すこと
を実行させる高速エンコーディング用データ信号。
請求項341に記載の高速エンコーディング用データ信号であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速エンコーディング用データ信号。
請求項341に記載の高速エンコーディング用データ信号であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記直接サブバンド変換ステップが、その機械に、
水平直接フィルタリングと、
垂直直接フィルタリングを実行させる高速エンコーディング用データ信号。
請求項344に記載の高速エンコーディング用データ信号であって、前記水平直接フィルタリングステップが、前記垂直直接フィルタリングステップとは異なる高速エンコーディング用データ信号。
請求項344に記載の高速エンコーディング用データ信号であって、前記水平直接フィルタリングステップと前記垂直直接フィルタリングステップのうちの少なくとも１つが、その機械に、直接非固定フィルタリングを実行させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記直接サブバンド変換ステップが、その機械に、直接フィルタリングを実行させる高速エンコーディング用データ信号。
請求項347に記載の高速エンコーディング用データ信号であって、前記直接フィルタリングステップが、その機械に、直接非固定フィルタリングを実行させる高速エンコーディング用データ信号。
請求項348に記載の高速エンコーディング用データ信号であって、前記直接非固定フィルタリングステップが、その機械に、複数の逐次的直接非固定セルフィルタリングを実行させる高速エンコーディング用データ信号。
請求項349に記載の高速エンコーディング用データ信号であって、前記直接非固定セルフィルタリングステップが、その機械に、
第1のサイクルで第1の直接伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の直接伝達関数を使用してのフィルタリングを実行させる高速エンコーディング用データ信号。
請求項350に記載の高速エンコーディング用データ信号であって、前記第1のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、前記第2のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速エンコーディング用データ信号。
請求項350に記載の高速エンコーディング用データ信号であって、前記第1のサイクルが、各第2のラインの垂直フィルタリングの間は、動作中であり、前記第2のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速エンコーディング用データ信号。
請求項350に記載の高速エンコーディング用データ信号であって、前記直接非固定フィルタリングステップが、更にその機械に、
第1の結果を生成するために、複数の逐次的直接非固定セルフィルタリングステップの結果に第1の利得数を乗算することと、
第2の結果を生成するために、複数の逐次的直接非固定セルフィルタリングステップの結果に第2の利得数を乗算することと、
出力サンプルを生成するために、各第1のサイクルにおいて、第1の結果を選択することと、
出力サンプルを生成するために、各第2のサイクルにおいて、第2の結果を選択することを実行させる高速エンコーディング用データ信号。
請求項350に記載の高速エンコーディング用データ信号であって、前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを実行させる高速エンコーディング用データ信号。
請求項354に記載の高速エンコーディング用データ信号であって、少なくとも1つの前記乗算ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用データ信号。
請求項354に記載の高速エンコーディング用データ信号であって、前記直接非固定フィルタリングステップが、更にその機械に、
第7の結果を生成するために、第1の関数N₁により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N₂により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを実行させる高速エンコーディング用データ信号。
請求項356に記載の高速エンコーディング用データ信号であって、少なくとも1つの前記変換ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用製造物品。
請求項350に記載の高速エンコーディング用データ信号であって、前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を乗算することと、
第4の結果を生成するために、第2の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第3の結果を生成するために、第1の結果に遅延結果を加算することと、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを実行させる高速エンコーディング用データ信号。
請求項358に記載の高速エンコーディング用データ信号であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用データ信号。
請求項359に記載の高速エンコーディング用データ信号であって、前記演算が、その機械に、データを2ビット右へシフトさせる高速エンコーディング用データ信号。
請求項359に記載の高速エンコーディング用データ信号であって、前記演算が、その機械に、データを1ビット右へシフトさせる高速エンコーディング用データ信号。
請求項261に記載の高速エンコーディング用データ信号であって、前記第2の結果を加算するステップが、第4の結果を生成するために、その機械に入力サンプルから第2の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第3の結果を生成するために、その機械に遅延結果から第1の結果を減算することを実行させる高速エンコーディング用データ信号。
請求項350に記載の高速エンコーディング用データ信号であって、前記直接非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を乗算することと、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を乗算することと、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を乗算することと、
第6の結果を生成するために、第2の結果に第4の結果を加算することと、
第5の結果を生成するために、第3の結果に第1の結果を加算することと、
第8の結果を生成するために、第6の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加算することと、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを実行させる高速エンコーディング用データ信号。
請求項363に記載の高速エンコーディング用データ信号であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速エンコーディング用データ信号。
請求項364に記載の高速エンコーディング用データ信号であって、前記演算が、その機械に、データを4ビット右へシフトさせる高速エンコーディング用データ信号。
請求項365に記載の高速エンコーディング用データ信号であって、前記第2の結果を加算するステップが、第6の結果を生成するために、その機械に第4の結果から第2の結果を減算することを実行させ、また、前記第3の結果を加算するステップが、第5の結果を生成するために、その機械に第1の結果から第3の結果を減算することを実行させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、適合ヒストグラムをアップデートさせる高速エンコーディング用データ信号。
請求項367に記載の高速エンコーディング用データ信号であって、前記適合ヒストグラムのアップデートステップが、その機械に、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率を低域通過フィルタリングさせる高速エンコーディング用データ信号。
請求項368に記載の高速エンコーディング用データ信号であって、前記適合ヒストグラムのアップデートステップが、更にその機械に、前記低域通過フィルタリング間に主極の適合化を実行させる高速エンコーディング用データ信号。
請求項369に記載の高速エンコーディング用データ信号であって、前記主極を適合するステップが、その機械に、各適合サイクルにおいて、主極の値の二等分を実行させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記エントロピーエンコーディングステップがレンジエンコーディングステップであり、その機械に、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) の事前スケーリングされたレンジrへの乗算を実行させることを特徴とする高速エンコーディング用データ信号。
請求項371に記載の高速エンコーディング用データ信号であって、前記乗算ステップが、その機械に、
第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果のlビット左へのシフトを実行させる高速エンコーディング用データ信号。
請求項371に記載の高速エンコーディング用データ信号であって、前記乗算ステップが、その機械に、前記の数Q(x) をlビット左へシフトさせる高速エンコーディング用データ信号。
請求項371に記載の高速エンコーディング用データ信号であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを実行させる高速エンコーディング用データ信号。
請求項371に記載の高速エンコーディング用データ信号であって、
前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすること実行させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、
前記エントロピーエンコーディングステップがレンジエンコーディングステップであり、その機械に、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で除算することを実行させることを特徴とする高速エンコーディング用データ信号。
請求項376に記載の高速エンコーディング用データ信号であって、前記除算ステップが、その機械に、レンジRのw₃ = log₂(Total) ビット右へのシフトを実行させる高速エンコーディング用データ信号。
請求項337に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、
変換係数Cを符号Sと振幅Mに分割するスプリッティングと、
前記振幅Mと振幅セットテーブルを使用して、振幅セットインデックスMSを決定することと、
前記振幅Mと前記振幅セットテーブルを使用して、剰余Rを決定することを実行させる高速エンコーディング用データ信号。
請求項378に記載の高速エンコーディング用データ信号であって、前記振幅セットインデックスMSが、前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁の位置の数の2倍とその次の位の桁の値の和に等しい値に決定され、また前記剰余Rは、前記振幅Mと前記振幅Mをバイナリ表示した場合、ゼロでない最高位の桁のビットとその次の位の桁のビットを除いた全てのビットをゼロにした前記振幅Mの値に等しいその係数下限値との差で決定されることを特徴とする高速エンコーディング用データ信号。
請求項378に記載の高速エンコーディング用データ信号であって、前記エントロピーエンコーディングステップが、その機械に、可変長コーディング (VLC) を使用しての剰余Rのエンコーディングを実行させる高速エンコーディング用データ信号。
請求項378に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、エンコード済みの変換係数を使用して、エンコードすべき変換係数をコンテキストモデリングすることを実行させる高速エンコーディング用データ信号。
請求項381に記載の高速エンコーディング用データ信号であって、前記エンコード済みの変換係数が、エンコードされる予定の前記変換係数から見て、北東、北、北西および西に位置する高速エンコーディング用データ信号。
請求項381に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記エンコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定させる高速エンコーディング用データ信号。
請求項383に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限させる高速エンコーディング用データ信号。
請求項384に記載の高速エンコーディング用データ信号であって、前記エントロピーエンコーディングステップが、その機械に、前記適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデックスMSをレンジエンコーディングさせる高速エンコーディング用データ信号。
請求項384に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合の前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートさせる高速エンコーディング用データ信号。
請求項381に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記エンコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定させる高速エンコーディング用データ信号。
請求項387に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、NEGテーブルを使用して、より確率の低い前記符号Sを反転させる高速エンコーディング用データ信号。
請求項387に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換させる高速エンコーディング用データ信号。
請求項389に記載の高速エンコーディング用データ信号であって、前記エントロピーエンコードステップが、その機械に、前記適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の前記符号Sをレンジエンコーディングさせる高速エンコーディング用データ信号。
請求項389に記載の高速エンコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合の前記符号Sを使用して、適合符号ヒストグラムg[SC] をアップデートさせる高速エンコーディング用データ信号。
入力圧縮データを出力データに高速デコーディングするための搬送波に重畳されたデータ信号であって、機械が解読できるコードを備えており、その機械に、
同期圧縮データを生成するために、入力圧縮データを実質的に同期させることと、
変換係数を生成するために、特定コンテキスト内のシンボルの確率を使用して、同期圧縮データをエントロピーデコーディングすることと、
特定コンテキスト内のシンボルの確率を生成するために、変換係数を使用して、特定コンテキスト内のシンボルの確率を推定することと、
出力データを生成するために、変換係数を逆サブバンド変換することを実行させることにより、機械が可逆圧縮を行うことを特徴とする高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、更にその機械に、
逆量子化変換係数を生成するために、変換係数の逆量子化を実行させるものであって、
ここで、出力データを生成するために、逆量子化変換係数の逆サブバンド変換が実行され、
これにより機械が不可逆解凍を行うことを特徴とする高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、更にその機械に、バッファリングされた圧縮データを生成するために、入力圧縮データのバッファリングを実行させるものであって、
ここで、同期圧縮データを生成するために、バッファリングされた圧縮データの実質上の同期化が実行されることを特徴とする高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、更にその機械に、変換出力データを生成するために、出力データの色空間変換を実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、前記逆サブバンド変換ステップが、その機械に、
(a) 選択される変換係数を生成するために、変換係数を逆サブバンド変換することと、
(b) ステップ (a) を有限回数繰り返すことと、
(c) 出力データを生成するために変換係数を逆サブバンド変換すること
を実行させる高速デコーディング用データ信号。
請求項396に記載の高速デコーディング用データ信号であって、前記選択された変換係数が1次元入力データ用に低域通過変換される高速デコーディング用データ信号。
請求項396に記載の高速デコーディング用データ信号であって、前記選択された変換係数が、2次元入力データ用に水平および垂直の両方向に低域通過変換される高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、
前記逆サブバンド変換ステップが、その機械に、
水平逆フィルタリングと、
垂直逆フィルタリングを実行させる高速デコーディング用データ信号。
請求項399に記載の高速デコーディング用データ信号であって、前記水平逆フィルタリングステップが、前記垂直逆フィルタリングステップとは異なる高速デコーディング用データ信号。
請求項399に記載の高速デコーディング用データ信号であって、前記水平逆フィルタリングステップと前記垂直逆フィルタリングステップのうちの少なくとも１つが、その機械に、逆非固定フィルタリングを実行させる高速デコーディング用データ信号。
請求項392記載の高速デコーディング用データ信号であって、前記逆サブバンド変換ステップが、その機械に、逆フィルタリングを実行させる高速デコーディング用データ信号。
請求項402に記載の高速デコーディング用データ信号であって、前記逆フィルタリングステップが、その機械に、逆非固定フィルタリングを実行させる高速デコーディング用データ信号。
請求項403に記載の高速デコーディング用データ信号であって、前記逆非固定フィルタリングステップが、その機械に、複数の逐次的逆非固定セルフィルタリングを実行させる高速デコーディング用データ信号。
請求項404に記載の高速デコーディング用データ信号であって、前記逆非固定セルフィルタリングステップが、その機械に、
第1のサイクルで第1の直接伝達関数を使用してのフィルタリングと、
第2のサイクルで第2の直接伝達関数を使用してのフィルタリングを実行させる高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記第2のサイクルが、各第2のピクセルの水平フィルタリングの間は、動作中であり、前記第1のサイクルが、他のピクセルの水平フィルタリングの間は、動作中である高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記第2のサイクルが、各第2のラインの垂直フィルタリングの間は、動作中であり、前記第1のサイクルが、他のラインの垂直フィルタリングの間は、動作中である高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記逆非固定フィルタリングステップが、更にその機械に、
第1の結果を生成するために、入力に第1の利得数の逆数を乗算することと、
第2の結果を生成するために、入力に第2の利得数の逆数を乗算することと、
複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第2のサイクルにおいて、第1の結果を選択することと、
複数の逐次的逆非固定セルフィルタリングステップ用の入力サンプルを生成するために、各第2のサイクルにおいて、第1の結果を選択することを実行させる高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第1の結果を生成するために、各偶数インデックス付き遅延結果に、第1のフィルタ係数のグループから選択された適合する第1のフィルタ係数を乗算することと、
第3の結果を生成するために、全ての第1の結果を加算することと、
第5の結果を生成するために、第3の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、複数の偶数および奇数インデックス付き遅延結果を生成するために、第5の結果をwサンプル期間遅延させることと、
第2の結果を生成するために、入力サンプルと各奇数インデックス付き遅延結果に、第2のフィルタ係数のグループから選択された適合する第2のフィルタ係数を乗算することと、
第4の結果を生成するために、全ての第2の結果を加算することと、
第6の結果を生成するために、第4の結果に最後の遅延結果を加算することと、
各第1のサイクルにおいて、第6の結果を出力することと、
各第2のサイクルにおいて、最後の遅延結果を出力することを実行させる高速デコーディング用データ信号。
請求項409に記載の高速デコーディング用データ信号であって、少なくとも1つの前記乗算ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用データ信号。
請求項409に記載の高速デコーディング用データ信号であって、前記逆非固定フィルタリングステップが、更にその機械に、
第7の結果を生成するために、第1の関数N₁により第3の結果を変換することと、
第8の結果を生成するために、第1の関数N₂により第4の結果を変換することと、
第5の結果を生成するために、第7の結果に入力サンプルを加算することと、
第6の結果を生成するために、第8の結果に最後の遅延結果を加算することを実行させる高速デコーディング用データ信号。
請求項411に記載の高速デコーディング用データ信号であって、少なくとも1つの前記変換ステップが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の結果を生成するために、遅延結果に第2のフィルタ係数を乗算することと、
第4の結果を生成するために、第2の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、遅延結果を生成するために、第4の結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第3の結果を生成するために、第1の結果に遅延結果を加算することと、
各第1のサイクルにおいて、第3の結果を出力することと、
各第2のサイクルにおいて、遅延結果を出力することを実行させる高速デコーディング用データ信号。
請求項413に記載の高速デコーディング用データ信号であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用データ信号。
請求項414に記載の高速デコーディング用データ信号であって、前記演算が、その機械に、データを1ビット右へシフトさせる高速デコーディング用データ信号。
請求項414に記載の高速デコーディング用データ信号であって、前記演算が、その機械に、データを2ビット右へシフトさせる高速デコーディング用データ信号。
請求項416に記載の高速デコーディング用データ信号であって、前記第2の結果を加算するステップが、第4の結果を生成するために、その機械に入力サンプルから第2の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第3の結果を生成するために、その機械に遅延結果から第1の結果を減算することを実行させる高速デコーディング用データ信号。
請求項405に記載の高速デコーディング用データ信号であって、前記逆非固定セルフィルタリングステップが、更にその機械に、
各第1のサイクルにおいて、第1の遅延結果を生成するために、入力サンプルをwサンプル期間遅延させることと、
第2の遅延結果を生成するために、第1の遅延結果をwサンプル期間遅延させることと、
第3の遅延結果を生成するために、第2の遅延結果をwサンプル期間遅延させることと、
第1の結果を生成するために、入力サンプルに第1のフィルタ係数を乗算することと、
第2の結果を生成するために、第1の遅延結果に第2のフィルタ係数を乗算することと、
第3の結果を生成するために、第2の遅延結果に第3のフィルタ係数を乗算することと、
第4の結果を生成するために、第3の遅延結果に第4のフィルタ係数を乗算することと、
第6の結果を生成するために、第4の結果に第2の結果を加算することと、
第5の結果を生成するために、第1の結果に第3の結果を加算することと、
第8の結果を生成するために、第6の結果に入力サンプルを加算することと、
各第2のサイクルにおいて、第1の遅延結果を生成するために、第8の結果をwサンプル期間遅延させることと、
第7の結果を生成するために、第5の結果に第3の遅延結果を加算することと、
各第1のサイクルにおいて、第7の結果を出力することと、
各第2のサイクルにおいて、第3の遅延結果を出力することを実行させる高速デコーディング用データ信号。
請求項418に記載の高速デコーディング用データ信号であって、前記乗算ステップのうちの少なくとも1つが、その機械に、シフトおよびビットリマッピングから成るグループから選択された演算を実行させる高速デコーディング用データ信号。
請求項419に記載の高速デコーディング用データ信号であって、前記演算が、その機械に、データを4ビット右へシフトさせる高速デコーディング用データ信号。
請求項420に記載の高速デコーディング用データ信号であって、前記大4の結果を加算するステップが、第6の結果を生成するために、その機械に第2の結果から第4の結果を減算することを実行させ、また、前記第1の結果を加算するステップが、第5の結果を生成するために、その機械に第3の結果から第1の結果を減算することを実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、適合ヒストグラムをアップデートさせる高速デコーディング用データ信号。
請求項422に記載の高速デコーディング用データ信号であって、前記適合ヒストグラムのアップデートステップが、その機械に、
現在のシンボルxの生起確率と、
現在のシンボルxに先行する全てのシンボルの累積生起確率から成るグループから選択された確率を低域通過フィルタリングさせる高速デコーディング用データ信号。
請求項423に記載の高速デコーディング用データ信号であって、前記適合ヒストグラムのアップデートステップが、更にその機械に、前記低域通過フィルタリング間に主極の適合化を実行させる高速デコーディング用データ信号。
請求項424に記載の高速デコーディング用データ信号であって、前記主極を適合するステップが、その機械に、各適合サイクルにおいて、主極の値の二等分を実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、前記エントロピーデコーディングステップがレンジデコーディングステップであり、その機械に、
レンジ補正t = r・U(x) を生成するための、現在のシンボルxに先行する全てのシンボルの生起数U(x) と、
レンジR = r・u(x) を生成するための、現在のシンボルxの生起数u(x) から成るグループから選択された数Q(x) の事前スケーリングされたレンジrへの乗算を実行させることを特徴とする高速デコーディング用データ信号。
請求項426に記載の高速デコーディング用データ信号であって、前記乗算ステップが、その機械に、第1の結果を生成するために、前記の数Q(x) を小さい数

に掛ける簡易乗算と、
第1の結果のlビット左へのシフトを実行させる高速デコーディング用データ信号。
請求項426に記載の高速デコーディング用データ信号であって、前記乗算ステップが、その機械に、前記の数Q(x) をlビット左へシフトさせる高速デコーディング用データ信号。
請求項426に記載の高速デコーディング用データ信号であって、前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすることを実行させる高速デコーディング用データ信号。
請求項426に記載の高速デコーディング用データ信号であって、
前記乗算ステップが、その機械に、
小さい数

が1に等しい場合は、第1の結果をゼロにすることと、
前記の小さい数Vが3である場合は、第1の結果を生成するために、前記の数Q(x) を1ビット左へシフトすることと、
前記の小さい数Vが5以上の任意の奇数である場合は、第1の結果を生成するために、前記の数Q(x) を2ビット左へシフトすることと、
第2の結果を生成するために、前記の数Q(x) に第1の結果を加算することと、
第2の結果をlビット左へシフトすること実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用製造物品であって、
前記エントロピーデコーディングステップがレンジデコーディングステップであり、その機械に、事前スケーリングされるレンジ

を生成するために、レンジRを全てのシンボルの生起数Total で除算することを実行させることを特徴とする高速デコーディング用データ信号。
請求項431に記載の高速デコーディング用データ信号であって、前記除算ステップが、その機械に、レンジRのw₃ = log₂(Total) ビット右へのシフトを実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、前記エントロピーデコーディングステップが、その機械に、レンジ補正

を生成するために、レンジ下限値Bの事前スケーリングされたレンジrでの除算を実行させるレンジデコーディングである高速デコーディング用データ信号。
請求項433に記載の高速デコーディング用データ信号であって、前記除算ステップが、その機械に、
第1の結果を生成するために、前記レンジ下限値Bを小さい数

で割る簡易化除算と、
第1の結果のlビット右へのシフトを実行させる高速デコーディング用データ信号。
請求項433に記載の高速デコーディング用データ信号であって、前記除算ステップが、その機械に、
第1の結果を生成するために、小さい数

により決められる第1の事前定義済みの数を前記レンジ下限値Bに乗算することと、
第1の結果をlと前記の小さい数V により決められる第2の事前定義済みの数の和のビット数だけ右へシフトすることを実行させる高速デコーディング用データ信号。
請求項392に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、その機械に、振幅セットインデックスMS、符号Sおよび剰余Rを使用しての変換係数Cの復元を実行させる高速デコーディング用データ信号。
請求項436に記載の高速デコーディング用データ信号であって、前記エントロピーデコーディングステップが、その機械に、逆可変長コーディング (INVVLC) を使用しての前記剰余Rのデコーディングを実行させる高速デコーディング用データ信号。
請求項436に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、デコード済みの変換係数を使用してのデコードすべき変換係数のコンテキストモデリングを実行させる高速デコーディング用データ信号。
請求項438に記載の高速デコーディング用データ信号であって、前記デコード済みの変換係数が、デコードされる予定の変換係数から見て、北東、北、北西および西に位置する高速デコーディング用データ信号。
請求項438に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記デコード済みの変換係数の振幅セットインデックスMS_iの平均値としての平均値

を決定させる高速デコーディング用データ信号。
請求項440に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、振幅コンテキストMCを生成するために、定数MLを用い最大平均値

を制限させる高速デコーディング用データ信号。
請求項441に記載の高速デコーディング用データ信号であって、前記エントロピーデコーディングステップが、その機械に、適合振幅ヒストグラムh[MC] を使用して、現在のシンボルxの場合の前記振幅セットインデックスMSをレンジデコーディングさせる高速デコーディング用データ信号。
請求項442に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合のデコード済みの前記振幅セットインデックスMSを使用して、適合振幅ヒストグラムh[MC] をアップデートさせる高速デコーディング用データ信号。
請求項438に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、前記デコード済みの変換係数の符号値S_iの第3のコードとして第3のコンテキストTCを決定させる高速デコーディング用データ信号。
請求項444 に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、CTXテーブルを使用して、前記第3のコンテキストTCを符号コンテキストSCに変換させる高速デコーディング用データ信号。
請求項445に記載の高速デコーディング用データ信号であって、前記エントロピーデコーディングステップが、その機械に、適合符号ヒストグラムg[SC] を使用して、現在のシンボルxの場合の符号Sをレンジデコーディングさせる高速デコーディング用データ信号。
請求項446に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、現在のシンボルxの場合のデコード済み符号Sを使用して、適合符号ヒストグラムg[SC] のアップデートを実行させる高速デコーディング用データ信号。
請求項446に記載の高速デコーディング用データ信号であって、前記特定コンテキスト内のシンボルの確率推定ステップが、更にその機械に、NEGテーブルを使用して、より確率の低いデコード済み符号Sを反転させる高速デコーディング用データ信号。
入力データを出力圧縮データに高速エンコーディングするための製造物品であって、機械が解読できるコードを持つストレージ媒体を備えており、その機械に、請求項113に記載の方法を実行させる高速エンコーディング用製造物品。
入力圧縮データを出力データに高速デコーディングするための製造物品であって、機械が解読できるコードを持つストレージ媒体を備えており、その機械に、請求項168に記載の方法を実行させる高速デコーディング用製造物品。
入力データを出力圧縮データに高速エンコーディングするための搬送波に重畳されたデータ信号であって、機械が解読できるコードを持つストレージ媒体を備えており、その機械に、請求項113に記載の方法を実行させる高速エンコーディング用データ信号。
入力圧縮データを出力データに高速デコーディングするための搬送波に重畳されたデータ信号であって、機械が解読できるコードを備えており、その機械に、請求項168に記載の方法を実行させる高速デコーディング用データ信号。