JP2005537772A - 電圧倍増回路 - Google Patents

Abstract

本発明は一体型チャージポンプ１１を備える電圧処理ユニットに関し、一体型チャージポンプ１１は自身の入力に印加される電圧Ｖ_ｘに所定の係数Ｘ_ｍを掛ける。一体型チャージポンプの所要面積を減らしつつ、利用可能電圧に所望の係数を掛けられるようにするため、利用可能電圧Ｖｄｄを増幅して増幅された電圧Ｖ_ｘを一体型チャージポンプ１１の入力に印加する外部電圧倍増回路１２を電圧処理ユニットが更に備えることを提案する。本発明はまた、対応する方法に関係する。

Description

本発明は、入力に印加される電圧に所定の係数を掛ける一体型チャージポンプを備えた電圧処理ユニットに関する。

本発明はまた、増幅電圧を提供する方法に関係する。

利用可能電圧に所定の係数を乗算する一体型チャージポンプは、従来から例えばディクソンチャージポンプとして知られている。Ｊ．Ｓｈｉｎらは“人体効果によるしきい電圧の劣化の無い新型チャージポンプ（A New Charge Pump Without Degradation In Threshold Voltage Due to Body Effect）”， ＩＥＥＥ Ｊ． Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ．３５， ｐｐ．１２２７−１２３０， Ａｕｇｕｓｔ ２０００の中で、改良された完全一体型ディクソンチャージポンプを説明している。この文献で提示するチャージポンプは、ｍ−１個のキャパシタを有するｍ−１個のステージから構成され、入力電圧Ｖｄｄに係数ｍを掛ける。

多くの技術では内部一体型ｍ−１個のキャパシタが場所の大半を占めるため、大きな面積を要することが、上記のような一体型チャージポンプの不利な点である。

本発明の目的は、使用する一体型チャージポンプの所要面積を減らしつつ、利用可能電圧に所望の係数を乗算することができるようにすることである。

この目的は、本発明に従い電圧処理ユニットによって達成される。この電圧処理ユニットは、入力に印加される電圧に所定の係数を掛ける一体型チャージポンプ備え、更に、利用可能電圧を増幅し、この増幅された電圧を一体型チャージポンプの入力へ印加する外部倍増回路を備える。

本発明の目的はまた、増幅された電圧を提供するための方法によって達成される。この提案する方法は、電圧倍増回路を用いて利用可能電圧を増幅する第１のステップを具備する。第２のステップにおいて、提案する方法は、一体型チャージポンプを用いて増幅済み電圧に所定の係数を掛けることを具備する。

本発明は、一体型チャージポンプに電圧倍増回路を有利に組み合わせることができるとする考えに基づいている。そのようにすれば、所望の総増倍率を維持しながら一体型チャージポンプにおける増倍段を大幅に減らすことができるためである。この理想的なケースにおいて、利用可能電圧は電圧倍増回路によって増倍されるため、増倍された電圧は一体型チャージポンプのための入力電圧として使用できる。

このように本発明の利点は、所望の増幅率で一体型チャージポンプの面積を半分にまで低下させることができることである。代替的に、所与の一体型チャージポンプの所望の出力のために入手すべき最低限の電圧を大幅に、例えば１．８Ｖにまで、減らすことができよう。

本発明の好適な実施形態は、添付の従属請求項から明らかとなる。

本発明の一つの好適な実施形態において、電圧倍増回路は一体型チャージポンプによって提供される信号によって制御される。一体型チャージポンプは、内部のスイッチング手段を切り替えるポンプ信号とともに作動する。一体型チャージポンプの種類に依存して、これらのポンプ信号のうち選択されたポンプ信号は一体型チャージポンプによって電圧倍増回路に提供してもよい。そのようにすることで、電圧倍増回路は、一体型チャージポンプによって電圧倍増回路から抽出される各電荷と連動させることができる。

本発明の更なる好適な実施形態において、電圧倍増回路は一個の充電キャパシタを用いて電圧シフトを実現する。例えばＰ．Ｆａｖｒａｔ、Ｐ．Ｄｅｖａｌ及びＭ．Ｊ．Ｄｅｃｌｅｒｃｑによる“高効率ＣＭＯＳダブラ（A High-Efficiency CMOS Voltage Doubler）”， ＩＥＥＥ Ｊ． Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， ｖｏｌ． ３３，ｐｐ． ４１０−４１６，Ｍａｒｃｈ １９９８に記載の電圧倍増回路のような、従来の電圧倍増回路では、少なくとも２つのキャパシタと最高６つのスイッチが採用される。

従って、必要とされるキャパシタが一つのみであるということが、提案する本発明の実施形態の利点である。このため、所要総チップ面積が小さくなり、費用も更にすくなくて済む。それにもかかわらず、１つのキャパシタを備える電圧倍増回路に一体型チャージポンプを組み合わせる場合でも、２個以上のキャパシタを備える電圧倍増回路に一体型チャージポンプを組み合わせる場合と同様に良好な電力効率を達成することができる。

引用文献“高効率ＣＭＯＳダブラ（A High-Efficiency CMOS Voltage Doubler）”中で示されているとおり、電圧倍増回路の電力効率は、グランドへの寄生漂遊容量を含め、外部のキャパシタが使われるか、それとも一体型のキャパシタが使われるかによって左右される。９５％程度の電力効率の場合、外部のキャパシタが好ましい。

本発明は、例えばディスプレイドライバの実現など、さまざまな分野で利用することができる。

本発明の他の目的および特徴は、添付の図面を参照しつつ、以下の詳細な説明から明らかになるであろう。

図１は、本発明による電圧処理ユニットの実施形態を示す。この電圧処理ユニットは、利用可能電圧を所望の係数で増幅するために用いられる。

図1の電圧処理ユニットは、一体型内部チャージポンプ１１と電圧倍増回路１２とを備える。

内部チャージポンプ１１は、例えばディクソンチャージポンプで構成することができる。内部チャージポンプ１１は、増倍率Ｘ_ｍおよび調整された出力を有する。増倍率Ｘ_ｍは調節可能でもよく、電圧処理ユニットの所望の総増幅率の約半分である。内部チャージポンプの電圧出力は、負荷１３に、例えば何らかの装置のディスプレイに接続されている。内部チャージポンプ１１は信号出力を更に備え、その信号出力にて内部チャージポンプ中で採用されるポンプ信号が外部に提供される。

電圧倍増回路１２は外部キャパシタＣを備え、更に電圧Ｖｄｄを提供する電圧源１５と負荷スイッチｌｓｗとシフトスイッチｓｓｗと制御ロジック１６とを含む外部チャージポンプ１４を備える。電圧源１５は、必ずしも本発明の電圧処理ユニットの中に含まれる必要性は無く、電圧処理ユニットと接続されていてもよいことを理解されたい。

電圧源１５は、その一方がグランドＧｎｄに、他方が負荷スイッチｌｓｗを介して内部チャージポンプ１１の入力に接続されている。同じくキャパシタＣの上部プレートも内部チャージポンプ１１の入力に接続され、キャパシタＣの下部プレートはシフトスイッチｓｓｗを介してグランドＧｎｄかまたは電圧源１５と負荷スイッチｌｓｗとの間の接続のいずれかに接続される。

スイッチｌｓｗ、ｓｓｗはＰＭＯＳトランジスタによって実現される。低信号ｓｗが負荷スイッチｌｓｗに供給されると、負荷スイッチｌｓｗは、電圧源１５を内部チャージポンプ１１の入力に接続する。負荷スイッチｌｓｗに高信号ｓｗが供給されると、負荷スイッチｌｓｗは、内部チャージポンプ１１の入力からの電圧供給を切断する。シフトスイッチｓｓｗに低信号ｓｓｗが供給されると、シフトスイッチｓｓｗは、キャパシタＣをグランドＧｎｄに接続する。シフトスイッチｓｓｗに高信号ｓｓｗが供給されると、シフトスイッチｓｓｗは、キャパシタＣを電圧源１５に接続する。

最後に、制御ロジック１６は、カウンタとトリガ回路とを備える。制御ロジック１６の入力は内部チャージポンプ１１の信号出力に接続され、制御ロジック１６の出力は、その一方が負荷スイッチｌｓｗの制御入力に接続され、他方がシフトスイッチｓｓｗの制御入力に接続されている。

図２ａから２ｄを参照しつつ、図１の電圧処理ユニットの動作を説明する。

図２ａは、内部チャージポンプ１１の信号出力で出力されるポンプ信号「pump」を示す図である。

図２ｂは、内部チャージポンプ１１によって与えられるポンプ信号を受信した時点で制御ロジック１６によって出力される信号ｓｗを示す図である。この信号ｓｗは、外部チャージポンプ１４のスイッチｌｗｓ、ｓｓｗの両方に供給される。

図２ｃは、電圧倍増回路１２によって内部チャージポンプ１１の入力に印加される電圧Ｖ_ｘを示す図である。

図２ｄは、負荷１３が内部チャージポンプ１１の電圧出力に接続されるときに、内部チャージポンプ１１の電圧出力にて提供される電圧Ｖ_ｙを示す図である。

図２ａから２ｄでは、それぞれの信号の過程が時間の経過に伴い、プリチャージ段階、スタートアップ段階及びレギュレーション段階の順番で示されている。これらの段階のうち、プリチャージ段階およびスタートアップ段階は所定の長さを有する。

プリチャージ段階の全てを通じて、制御ロジック１６は、負荷スイッチｌｓｗとシフトスイッチｓｓｗとに低制御信号ｓｗを供給する。従って、負荷スイッチｌｓｗは閉じ、シフトスイッチｓｓｗはグランドＧｎｄに接続され、外部キャパシタＣは外部チャージポンプ１４の電圧源１５によって充電される。プリチャージ段階の終了時に、キャパシタＣの上部プレートにおける電位は、ひいては電圧Ｖ_ｘは、電圧源１５によって供給される電圧Ｖｄｄに等しい。同時に、ディスプレイ負荷１３はＶ_ｙ＝Ｖｄｄにまでプリチャージされる。

スタートアップ段階の開始時において、制御信号ｓｗが制御ロジック１６によってハイ（high）に設定される。そのため、負荷スイッチｌｓｗが開かれ、シフトスイッチｓｓｗは電圧源Ｖｄｄに接続される。このときキャパシタＣの下部プレートは電圧源１５に接続され、キャパシタＣは完全に充電されるので、電圧シフトが発生し、理想的なケースでは、キャパシタＣの上部プレートは２Ｖｄｄの電位にまでシフトする。したがって、このとき、内部チャージポンプ１１に対する電圧供給は、理想的なケースにおいてはＶ_ｘ＝２Ｖｄｄである。

内部チャージポンプ１１は印加電圧Ｖ_ｘに、実施増倍率Ｘ_ｍを掛け、ディスプレイ負荷１３は連続的に昇圧（pumped up）される。外部キャパシタＣのサイズは、少なくともディスプレイ負荷１３の容量と同程度にするべきである。なぜならば、このようにしないと、ＶｄｄからＸ_ｍ×２Ｖｄｄまでの昇圧によって、キャパシタＣが直ちに完全に放電してしまう可能性がある。

スタートアップ段階では、内部チャージポンプ１１は更に、制御ロジック１６の制御入力にポンプ信号を供給する。制御ロジック１６のカウンタはスタートアップ段階で、所定の受信ポンプ信号数ｋを計数し、その後再び負荷スイッチｌｓｗとシフトスイッチｓｓｗとに低制御信号ｓｗを暫時提供することによってキャパシタＣの再充電を開始する。ｋ個のポンプ信号の後に高制御信号ｓｗから低制御信号に変化し、さらに所定の短い期間を経て高制御信号ｓｗに戻るこの変化は所定の時間周期でｎ回にわたり繰り返される。これは、図２ａでは、ｋ（１）、ｋ（２）、．．．ｋ（ｎ）によってｋ個のポンプ信号のそれぞれを参照することによって示されている。したがって、スタートアップ段階の長さは数ｎによって決定される。一体型チャージポンプ１１の出力にて負荷１３へ供給される電圧Ｖ_ｙがスタートアップ段階でＶｄｄから最大でおおよそＸ_ｍ×２Ｖｄｄまで連続的に増加するように、これは一体型チャージポンプ１１に接続された負荷１３に依存して決定される。キャパシタＣをｎ回にわたり再充電した後、負荷１３は完全に昇圧されているため、安定した残留電荷がキャパシタＣに達する。

スタートアップ段階の間に、負荷１３を昇圧しながら繰り返されるキャパシタＣの充放電は、図２ｃにおいて直接的に見ることはできない。これは、その切り替えが頻繁に起こるため、その切り替えに伴うキャパシタＣからの電荷の引き出しとキャパシタＣへの電荷の送り込みが微々たるものとなるためである。図２ｃにおける各再荷電ステップ間での電圧Ｖ_ｘの湾曲した形状が測定結果に出現することは、スイッチｌｓｗ、ｓｓｗが理想的でないという事実に起因する。図２ｃから分かるように、ディスプレイ負荷１３は最大電圧Ｖ_ｙ＝Ｘ_ｍ×２Ｖｄｄにまで昇圧されるため、理想的でないスイッチｌｓｗ、ｓｓｗの影響は軽減される。

スタートアップ段階の後、内部チャージポンプ１１のレギュレーション段階が始まり、この段階において到達した最大電圧値又は調整された電圧値Ｖ_ｙは、基本的には一定に保たれる。負荷１３が十分に高いインピーダンスを有する場合、レギュレーション段階では通常、一定間隔をおいた一度の昇圧操作だけがディスプレイ負荷１３を調整された出力電圧値に維持するために必要とされる。つまり、電圧Ｖ_ｙはそれぞれ次の昇圧動作までゆっくりと減少し、次の昇圧動作の結果、電圧Ｖ_ｙは再び増加する。それによって、最大電圧Ｖ_ｙ＝Ｘ_ｍ×２Ｖｄｄの前後で変化する、僅かに遥動する電圧Ｖ_ｙが得られる。なお、最大電圧Ｖ_ｙ＝Ｘ_ｍ×２Ｖｄｄに比べて非常に小さい電圧Ｖ_ｙのリプルは、図２において実寸で描かれてはいない。制御ロジック１６は、内部チャージポンプ１１の信号出力で供給される対応するポンプ信号によって以前のとおりに駆動される。しかし、このとき、制御ロジック１６のトリガ回路には少数のポンプ信号が供給される。トリガ回路は、ポンプ信号を受信するごとに暫時、低制御信号ｓｗを発生し、その後に再び高制御信号ｓｗを出力する。各低制御信号ｓｗの間に、キャパシタＣは再充電される。それによって、内部チャージポンプ１１には、Ｖｄｄ付近と理想的な最大電圧２Ｖｄｄとの間の一定のパルス化供給電圧Ｖ_ｘが存在する。

良好な電力効率を達成するために、負荷スイッチｌｓｗおよびシフトスイッチｓｓｗを通過する電流はほぼ同程度であり、電圧倍増回路１２のその他寄生電流はいずれも最小限となる。

なお、ここで説明した実施形態は、様々に変更可能な本発明において、選択的な一実施形態に過ぎないことに留意されたい。

本発明による電圧処理ユニットの実施形態を概略的に示す図。 図１の電圧処理ユニットの動作を例示する図。

符号の説明

１１ 一体型チャージポンプ
１２ 外部電圧倍増回路
１３ 負荷
１４ 外部チャージポンプ
１５ 電圧源
１６ 制御ロジック

Claims (7)

1. 入力に印加される電圧に所定の係数を乗じる一体型チャージポンプを備えた電圧処理ユニットであって、
   利用可能電圧を増幅し、前記増幅された電圧を前記一体型チャージポンプの前記入力に印加する外部電圧倍増回路によって特徴づけられる電圧処理ユニット。
2. 前記電圧倍増回路は、前記電圧倍増回路を制御する制御手段を備え、前記制御手段は前記一体型チャージポンプによって供給される信号によって制御されることを特徴とする請求項１に記載の電圧処理ユニット。
3. 前記電圧倍増回路は、
   −第１の接続が前記一体型チャージポンプの前記入力に接続されたキャパシタと、
   −オンに切り替わると、前記一体型チャージポンプの前記入力に電圧源を接続する第１のスイッチング手段と、
   −前記キャパシタの第２の接続をグランドまたは電圧源のいずれかに接続する第２のスイッチング手段；および
   −制御信号を供給する制御手段を備え、前記制御信号は交互に、一方では前記第１のスイッチング手段をオンにし、かつ前記第２のスイッチング手段をグランドに切り替え、他方では前記第１のスイッチング手段をオフにし、かつ前記第２のスイッチング手段を電圧源に切り替えることを特徴とする請求項１または請求項２に記載の電圧処理ユニット。
4. 前記制御手段は、スタートアップ段階において前記一体型チャージポンプから所定数の信号を受信した後、毎回前記第１のスイッチング手段をオンにし、かつ前記第２のスイッチング手段をグランドに切り替えるカウンタと、
   続くレギュレーション段階において前記一体型チャージポンプから信号を受信するたびに前記第１のスイッチング手段をオンにし、かつ前記第２のスイッチング手段をグランドに切り替えるトリガ回路とを備えることを特徴とする請求項３に記載の電圧処理ユニット。
5. 前記第１のスイッチング手段および前記第２のスイッチング手段は、ＰＭＯＳトランジスタによって実現されていることを特徴とする請求項３または請求項４に記載の電圧処理ユニット。
6. 前記一体型チャージポンプは、一体型ディクソンチャージポンプであることを特徴とする請求項１から請求項５のいずれか１項に記載の電圧処理ユニット。
7. 増幅電圧を提供する方法であって、
   電圧倍増回路を用いて利用可能電圧を増幅するステップと、
   一体型チャージポンプを用いて前記増幅された電圧に所定の係数を乗じるステップを具備する方法。

Images