JP2005531103A5

JP2005531103A5 -

Info

Publication number: JP2005531103A5
Application number: JP2003579252A
Authority: JP
Filing date: 2003-03-05
Publication date: 2006-04-27

Description

表示パネル

本発明は、保持電極の対を有する第１ベースプレートとデータ電極を有する第２ベースプレートとの間に形成されたプラズマ放電セルを具え、これら電極の間に放電空間が形成されるフラットパネル表示装置に関する。

本発明は、特に、パーソナルコンピュータ、テレビジョンセット等に用いられるＡＣプラズマ表示パネル（ＰＤＰ）に適用される。

ＰＤＰにおいて、マトリックスの各行は、二つの電極：走査電極及び保持電極によって規定されている。セルは、一つの行電極（二つの電極）及び一つの列電極によって規定されている。

そのようなディスプレイに画像を表示するために、３駆動モードのシーケンスが各サブフレームに対して適用される。
−セルの古いデータが「消去」され、次の（サブ）フレームをロードすることができる消去モード。
−表示すべき（サブ）フレームのデータがセルに書き込まれるアドレス指定モード。
−光（したがって画像）が発生する保持モード。全てのセルが同時に保持される。
これらデータはしばしばサブフィールドで書き込まれてグレーレベルを発生する。

ディスプレイの輝度及び輝度の効率（すなわち、画素に供給されるエネルギーと光出力との間の比）を増大する必要がある。

本発明の目的は、ＰＤＰ表示装置の輝度及び／又は輝度エフィケーシーを増大することである。

このために、本発明によるＰＤＰ表示装置は、前記保持電極の対の両方に対して、導電層が前記第１又は第２ベースプレート上に存在し、前記導電層が、前記保持電極の対の各々とキャパシタンスを形成し、前記導電層が、前記放電空間の外側に延在して、前記表示装置の内部にキャパシタンスが形成され、そのキャパシタンスが、前記保持電極の対及び放電によって作動中に形成されるキャパシタンスに並列であることを特徴とする。

本発明者は、保持電極に対してバッファキャパシタンスを形成する導電層を設けることによって輝度が大幅に増大することを発見した。この層は放電空間の外側に形成される。その理由は、放電空間の内側に層が延在すると放電空間の電圧を均一にする効果を有する傾向にあり、これによって放電が妨害され、輝度を増大するのではなく減少するからである。保持電極の対にかかる（すなわち、対の間に亘って延在する）導電層は、放電中に保持電極の対と放電との間に形成されるキャパシタンスに並列なバッファキャパシタンスを形成する。このバッファキャパシタンスのために、放電が更に明るくなって輝度及びエフィケーシーを増大する。

好適には、前記導電層が前記第１ベースプレート上に形成される。電極を、第２ベースプレート上（例えば、そのような場合において好適には障壁リブの上部）に形成することができる。しかしながら、（一つ以上の）導電層と保持電極の対との間の容量性結合の量は、導電層を第１ベースプレート上に設けたとき、すなわち、保持電極の対の上にベースプレートを設けたときに最も制御可能となる。

本発明を複数の設計で実施することができる。
一例において、導電層が第１プレートに設けられ、前記導電層が、誘電層によって前記保持電極から分離され、前記導電層が、前記放電空間に対向する前記保持電極の側とは逆の前記保持電極の側に設ける。

この例において、スタックを以下のように設ける。
支持プレート、導電層、誘電層、保持電極の対、（一つ以上の）分離層、放電空間。したがって、導電層は、放電空間の外側に形成され、保持電極によって放電空間から電気的に切り離される。好適には、導電層は、支持プレートの大部分に亘って延在し、透明である。これによって、放電が明瞭に見えるにもかかわらず製造が容易になる。そのような層を、例えば、ＩＴＯ又はＡＴＯによって構成することができる。これは、非常に簡単な設計であり、そのような設計において、全体に亘る被覆導電層は、保持電極及び走査電極に対する容量性バッファを同様に形成する。層を不透明材料によって構成することもできるが、その場合、障壁リブに平行及び／又は画素間に延在するように非発光領域を制限する必要がある。後者の場合、製造が更に複雑になるが、不透明層は、一種のブラックマトリックスとしての役割を果たし、コントラストが向上する。

他のタイプの例において、前記放電空間に対向する側で前記保持電極の対の上に誘電層を設け、前記誘電層に、前記放電空間の外側に延在する導電層を設ける。放電空間は、保持電極間のギャップ及びその付近に形成され、その箇所においてアドレス指定電極が保持電極に交差する。導電層は、放電空間の外側、例えば、障壁リブに平行に沿って（したがって、保持電極の長手方向に対して垂直に）又は保持電極に平行であるが放電空間の間に延在する。

本発明の好適例において、各画素が、画素の放電空間を包囲する導電層を具える。この例は、輝度が最も増大する。

画素の行ごとに、画素の行に平行な細長導電層を設け、画素ごとに前記細長導電層間で交差接続部を有さずに前記表示装置の端部に接続層を有し、その接続部によって、前記導電層を電気的に相互接続する。輝度の増加は僅かに少なくなるであるが、製造が更に簡単になる。

互いに相違するグレーレベルを隣接するセル群に供給する重複サブフィールド形態に従って、データを前記放電セルに供給する駆動回路を更に具える本発明によるフラットパネル表示装置が有利である。互いに隣接するセルのグレーレベルの相関が一般的に良好であるので、重複サブフィールド形態を、隣接する群のセルに交互に適用した場合でも、隣接する群のセルは、大抵の場合、互いに相違するグレーレベルを実現する。互いに相違する色のセルの群の場合、少なくとも二つの互いに隣接する群の同一色の二つのセルに対して相関が存在する。その結果、サブフィールド中に駆動する必要があるセルは、隣接するセルを有する傾向にあり、それは、サブフィールド中にターンオフされる。その場合、隣接するセルのキャパシタンスは、そのサブフィールド中に駆動されるセルの放電をサポートし、これによって、バッファキャパシタンスを減少することができる。バッファキャパシタンスが小さくなると、ドライバの容量性負荷が減少し、このことは、表示装置の電力消費が低減することを意味する。

本発明のこれら及び他の目的を、以下に説明する実施の形態を参照しながら明らかにする。
図面は線形的であり、寸法通りではない。一般に、図面中で同一構成要素には同一参照番号を付す。一部の図面において、明瞭のために参照番号を示さない。
図１及び２に示す従来の画素は、以下のステップで画像を生成する。
図１は、画素（放電セル）の構造を示す。画素は、後方基板構造１及び前面構造２と、下側構造１を上側構造２から離間する隔壁３とを具える。この図面においては、（しばしば障壁リブの形態の）この隔壁を、走査電極及び保持電極に平行に設けたように示す。そのような設計は、各画素が隔壁の小ボックスに形成される場合に存在する。しかしながら、しばしば、障壁リブのみが、走査電極のセットと保持電極のセットとの間で平行に延在するように設けられる。ヘリウムや、ネオンや、キセノン及び混合ガス等の放電ガスは、下側構造１と上側構造２との間のスペースに充填される。放電セルの起動位置に放電４が生じる。放電ガスは、放電中に紫外光を発生する。下側構造１は、透明ガラスプレート１ａを有し、データ電極１ｂが透明ガラスプレート１ａ上に形成される。データ電極１ｂには誘電層１ｃが被覆され、蛍光層１ｄが誘電層１ｃ上に堆積される。紫外光が蛍光層１ｄに照射され、蛍光層１ｄは紫外光を可視光に変換する。可視光を矢印ＡＲ１によって表す。上側基板２は、透明ガラスプレート２ａを有し、走査電極２ｂ及び保持電極２ｃが透明ガラスプレート２ａ上に形成される。走査電極２ｂ及び保持電極２ｃは、データ電極１ｂに対して垂直に延在する。バス電極２ｄ／２ｅを走査電極２ｂ及び保持電極２ｃにそれぞれ積層することができ、これらによって走査信号及び保持信号に対する抵抗を減少することが予測される。これら電極２ｂ，２ｃ，２ｄ，２ｅに誘電層２ｆが被覆され、誘電層２ｆに保護層２ｇを被覆することができる。保護層は、例えば酸化マグネシウムによって形成され、誘電層２ｆを放電から保護する。放電しきい値より大きい初期電位が、走査電極２ｂとデータ電極１ｂとの間に印加される。これらの間に放電が生じる。正電荷及び負電荷が、走査電極２ｂ及びデータ電極１ｂの上の誘電層２ｆ／１ｃに向かって引き付けられ、壁電荷としてその上に蓄積される。壁電荷は、障壁電位を生成し、徐々に有効電位を減少する。したがって、しばらくして放電が停止する。その後、保持パルスが走査電極２ｂと保持電極２ｃとの間に印加され、そのパルスは、壁電位と極性が同一である。保持期間中、走査電極及び保持電極が対で作動して、実質的には保持電極の対を形成する。壁電位は保持パルスに重ね合わされる。重ね合わせのために、有効電位は放電しきい値を超え、放電が開始される。したがって、保持パルスが保持電極２ｂ，２ｃの対の間に印加されている間、保持放電が開始され、継続される。これは、装置のメモリ機能である。このプロセスは、全ての画素で同時に発生する。したがって、そのような保持期間中、走査電極及び保持電極が共同し、このために、一部の文献において、保持期間中の効果を議論する際に、両タイプの電極２ｂ，２ｃは、本発明の構成において呼んでいるように「保持電極」と称される。

消去パルスが走査電極２ｂと保持電極２ｃとの間に印加されると、壁電位がキャンセルされ、保持放電が停止される。

図２は、従来既知であるサブフィールドモードにおける表面放電タイプのＰＤＰを駆動する回路を線形的に示す。二つのガラスパネル（図示せず）は、互いに対向して配置される。データ電極Ｄは、ガラスパネルのうちの一方の上に配置される。走査電極Ｓｃと保持電極Ｓｕの対は、他方のガラスパネルの上に配置される。走査電極Ｓｃを保持電極Ｓｕに対して整列し、走査電極Ｓｃ及び保持電極Ｓｕの対を、データ電極Ｄに対して垂直にする。表示素子（例えば、プラズマセル又は画素Ｃ）は、データ電極と走査電極Ｓｃ及び保持電極Ｓｕの対との交差点に形成される。タイミング発生器２１は、ＰＤＰに表示すべき表示情報Ｐｉを受信する。タイミング発生器２１は、表示情報Ｐｉのフィールド期間Ｔｆを、予め設定された個数の連続的なサブフィールド期間Ｔｓｆに分割する。サブフィールド期間Ｔｓｆは、アドレス期間すなわち最初の期間(prime period)Ｔｐと、表示すなわち保持期間Ｔｓとを備える。アドレス期間Ｔｐ中、走査ドライバ２２は、走査電極Ｓｃにパルスを供給し、データドライバ２３は、データｄｉをデータ電極Ｄに供給して、選択された走査電極Ｓｃに関連した表示素子Ｃにデータｄｉを書き込む。このようにして、選択された走査電極Ｓｃに関連した表示素子Ｃが予め調整される。保持ドライバ２６は保持電極Ｓｕを駆動する。アドレス期間Ｔｐ中、保持ドライバ２６は一定の電位を発生する。表示期間Ｔｓ中、保持パルス発生器２５は、走査ドライバ２２及び保持ドライバ２６を通じて表示素子Ｃに供給される保持パルスＳｐを発生する。表示期間Ｔｓ中に光を発生するためにアドレス期間Ｔｐ中に予め調整された表示素子は、保持パルスＳｐの数又は周波数に応じた量の光を発生する。保持パルスＳｐを走査ドライバ２２又は保持ドライバ２６に供給することもできる。

また、タイミング発生器２１は、一定のオーダーの重み係数Ｗｆをフィールド周期Ｔｆごとのサブフィールド周期Ｓｆに関連させる。保持発生器２５は、重率因子Ｗｆに適合して複数の保持パルスＳｐ又は保持パルスＳｐの周波数を発生するためにタイミング発生器に結合されて、予め調整された表示素子Ｃから発生した光量が重み係数Ｗｆに対応するようにする。サブフィールドデータ発生器２４は、表示情報Ｐｉで動作を実行して、データｄｉが重み係数Ｗｆに適合するようにする。

完全なパネルを考える場合、保持電極ＳｕはしばしばＰＤＰパネルの全ての行に対して相互接続される。走査電極Ｓｃは、行ＩＣに接続され、アドレス指定又は起動期間中に走査される。列電極Ｄは行列Ｉｃｓによって操作され、プラズマセルＣは、三つのモードで操作される。
１．消去モード。各サブフィールドが起動される前に、全てのプラズマセルＣが同時に消去される。これは、先ずプラズマセルＣを駆動して導通状態にし、その後にセルＣに蓄積された全ての電荷を除去することによって行われる。
２．起動モード。プラズマセルＣは、保持モード中にオン又はオフ状態になるように調整される。プラズマセルＣが完全にオン又はオフにしかなれないので、全てのビットに輝度値を書き込むために複数の起動段階が要求される。プラズマセルＣは、一度につき行に基づいて選択され、列Ｃｏの電圧レベルは、セルのオン／オフ状態を決定する。輝度値が９ビットで表される場合、フィールド内も９サブフィールドで規定される。サブフィールド分布の他の例も可能である。
３．保持モード。交流電圧が、全ての行の走査電極Ｓｃ及び保持電極Ｓｕに同時に印加される。列電圧は、主に一定電位となる。オン状態になるように起動されるプラズマセルすなわち画素Ｃは、光を放つ。個々の輝度ビット重み付けは、保持中の光パルスの数を決定する。保持周期中、走査電極及び保持電極は、保持電極の対を形成する。

図３は、ＰＤＰの走査電極Ｓｃと保持電極Ｓｕとの間の電圧波形を示す。３モードが存在するので、対応するタイムシーケンスが、Ｔｅ，ｂｘ（ビットｘサブフィールドに対する消去モード）、Ｔｐ，ｂｘ（ビットｘサブフィールドに対する起動モード）及びＴｓ，ｂｘ（ビットｘサブフィールドに対する保持モード）として表される。互いに相違するサブフィールドが、ＳＦ１，ＳＦ２等として表される。本例において、フィールドＴｆ内に６サブフィールド（ＳＦ１〜ＳＦ６）が存在する。サブフィールド分布を４／１６／３２／８／２／１とする。

図４は、プラズマ表示パネルＰａの画素Ｃのレイアウトを更に示す。画素は、図１に示す画素と同一構造であり、表示領域を形成する。画素はｊ行ｋ列で配置され、図４における小ボックスは各画素を表す。走査電極（Ｓｃｉ）及び保持電極（Ｓｕｉ）は行方向に延在し、走査電極は保持電極とそれぞれ対をなす。保持電極の対を、画素の行にそれぞれ関連させ、データ電極（Ｄｉ）は、列方向に延在し、画素の列にそれぞれ関連させる。

図５Ａ，５Ｂは、従来の放電セルを示す。図５Ａは、図１と同様にベースプレートを横切る断面図を示し、図５Ｂは、図５Ａの破線領域にほぼ対応する底面図を示す。保持電極２ｂ，２ｃの対とデータ電極１ｂとの間で、放電４が形成される。

図６Ａ，６Ｂは、本発明による表示装置の放電セルを示す。
プレート２ａから開始して、（他の層が存在することができないという意味の制約を受けることなく）以下のスタックが形成される。プレート２ａ、電極２ｃ，２ｂ、電極２ｄ，２ｅ、層２ｆ、導電層５１、層２ｇ、（作動中の）放電４。このようにして、放電４に面する保持電極２ｂ，２ｃの側に導電層５１が設けられ、その層は、図６Ａで見ることができるような誘電層によって電極２ｂ，２ｃから分離されている。図６Ｂで見ることができるように、層５１は電極２ｂ，２ｃにかかり（すなわち、その両方に延在し）、これらの両方とともにキャパシタンスＣparを形成する。図６Ａにおいて、明瞭のために、キャパシタンスの一つのみを示し、図６Ｂにおいて、両方を線形的に示す。ここでは、保持電極の対にＸ，Ｙを付す。放電中、層５１と電極２ｂ，２ｃとの間にキャパシタンスが形成され、それは、ディスプレイの内部において、保持電極２ｂ，２ｃと放電との間に形成されたキャパシタンスに並列にキャパシタンスを形成する。導電層を設ける有利な効果の特別の理論的な説明に限定することを要求する必要なく、放電中に並列キャパシタンスが放電を「発生」し、これによって輝度が増大すると仮定される。重要なことは、放電４が形成されるディスプレイのこれらの領域に導電層５１がほとんど延在しないことである。これは、層５１が放電４の外側の領域に延在する図６Ｂで見ることができる（図６Ｂの星）。作動中に放電が形成される領域上に導電層５１が延在すると、放電を減少し又は妨害して効率を減少する放電領域の壁部全体に亘って電圧を均一にする傾向にある。

図２に示すようなＰＤＰ駆動用回路を、重複サブフィールド形態（ＤＳＦ形態）を有するように適合させることができる。ＤＳＦ形態は、従来既知であり、ここでは詳細に説明しない。隣接するセルに対して相違するグレーレベルを実現するＤＳＦ形態を適用するとともに、これら隣接するセルに供給されるデータｄｉ間に良好な相関があると仮定する場合、多くの場合において、隣接するセルＣが、互いに相違するサブフィールド中に起動される。その結果、特定のセルがサブフィールド中に起動され、隣接するセルが起動されない。

したがって、起動されたセルの放電中、隣接するセルの並列キャパシタンスＣparを、起動されたセルの放電を発生するために十分使用できる。その結果、ＤＳＦ形態に適用する際に、並列キャパシタンスＣparを、更に小さくなるよう選択することができる。更に小さいキャパシタンスＣparは、駆動回路が更に低い容量性負荷を有するために電力消費が更に小さくなるという利点を有する。

カラーＰＤＰにおいて、隣接するセルの群は、赤色、緑色及び青色をそれぞれ発生するセルを具えることができる。互いに相違する色の隣接するセルに対して実現すべきグレーレベルの相関が低いので、この例では、ＤＳＦ形態をそのようなセルの群に適用するのが更に適切である。

二つの隣接する群に存在する同一色の二つのセルのグレーレベルの良好な相関があるので、これら二つのセルは、大抵の場合、互いに相違するグレーレベルを有する。したがって、同一色の二つのセルのうちの一方の並列キャパシタンスＣparを用いて、二つのセルの他方の放電をサポートすることができる。

図７Ａ及び７Ｂは、本発明による表示装置の放電セルの他の例を示す。図７Ａは断面図を示し、図７Ｂは下側からの図を示す。
プレート２ａから開始して、（他の層が存在しないという意味の制約を課すことなく）以下のスタックを形成する。プレート２ａ、導電層７２、誘電層７１、電極２ｃ，２ｂ、電極２ｄ，２ｅ、層２ｆ、層２ｇ、（作動中の）放電４。本例では、このようにして、放電４に軟体の電極２ｂ，２ｃの側に誘電層７１を設け、すなわち、導電層７１と放電４との間に電極を配置する。誘電層上に導電層７２を設ける。導電層７２と保持電極２ｂ，２ｃの各々との間にキャパシタンスＣparを形成する（キャパシタンスのうちの一方のみを図７Ａに示す。）。この場合において、層７２が、放電４に反対の電極２ｂ，２ｃの側に延在し、層が全領域上に延長することができる。「電圧を平滑にする効果」すなわちキャパシタンスを直列に形成する効果は、問題を著しく減少する。

図８Ａ及び８Ｂは、従来の放電セルを示す。本例では、保持電極２ｂ，２ｃのパターンが僅かに相違し、図５Ａのような保持電極Ｘ−Ｙ−Ｘ−Ｙ−Ｘ−Ｙのシーケンスの代わりに、シーケンスはＸ−Ｙ−Ｙ−Ｘ−Ｘ−Ｙ−Ｙなどとなる。このタイプの保持電極のレイアウトの更なる情報については、例えば、SID 99 Digest Pages 154-157: High-Resolution Interlaced Addressing for Plasma Displays by Kanazawa et al.を参照されたい。

図９Ａ及び９Ｂは、本発明による表示装置の放電セルを示す。電極２ｅ，２ｄの下で行に平行に延在する導電層９１を設ける。これら電極９１を、表示領域の外側で接続する（ここでは示さない。）。また、電極２ｂ，２ｄと導電層９１との間にキャパシタンスが形成され、放電中に保持電極２ｂ，２ｃと放電との間に形成されるキャパシタンスに並列なキャパシタンスを形成する。

図１０Ａ及び１０Ｂは、本発明による表示装置の放電セルの他の例を示す。本例では、導電層９１は層１０１によって相互接続される（これを、図９Ａの設計及び図６Ａの設計の組合せとして見ることができる。）。本実施の形態において、各画素は導電層によって包囲される。

図１１Ａ及び１１Ｂは、従来技術に対する本発明の有利な効果のグラフ形態を示す。図１１Ａは、保持電圧の関数としての輝度を示し、図１１Ｂは、保持電圧の関数としてのエフィケーシーを示す。三角形を、図８Ａ，８Ｂに線形的に示した既知の装置の測定とし、四角形は、長手方向の導電層９１を設けて、キャパシタンスが行ごとに設けられた装置を表し、菱形は、層９１，１０１を設けて、キャパシタンスが画素ごとに設けられた装置を表す。これらの図は、輝度及びエフィケーシーの約２５〜４０％の大幅な増大を示し、層９１，１０１を設けた場合の方が層９１のみを設けた場合に比べて向上していることも示す（図１１Ｂ参照）。

内部キャパシタンスＣparが、導電層及び保持電極によって、保持電極と放電との間に形成されたキャパシタンスに並列に形成される。放電中、このキャパシタンスは、輝度を増大するバッファキャパシタンスとして機能する。このバッファキャパシタンスの値に関する限り、保持電極と放電との間に形成されるキャパシタンスのオーダーとするのが好ましく（注：このキャパシタンスの値は、放電中のキャパシタンスである。）、好適にはその値の４〜１／４倍の間、最適にはその値の２〜１／２倍の間とする。

上記実施の形態は本発明を制約するものではなく、当業者は、添付した請求の範囲を逸脱することなく複数の変形例を設計することができる。用語「具える」の使用及びその関連は、請求の範囲で挙げた以外の構成要素又はステップの存在を除外するものではない。複数の手段を列挙する装置の請求項において、これら手段の一部を、ハードウェアの同一のアイテムで実施することができる。互いに相違する従属項で言及された所定の手段は、これら手段の組合せを有利に利用できないことを表していない。

要約すると、本発明による表示装置を、以下のように記載することができる。
フラットパネル表示装置は、第１ベースプレート（２ａ）と第２ベースプレート（１ａ）との間に形成されたプラズマ放電セルを具える。第１ベースプレート（２ａ）は、保持電極（２ｂ，２ｃ）の対を有し、第２ベースプレート（１ａ）は、データ電極（１ｂ）を有する。これら電極（２ｂ，２ｃ，１ｂ）間に放電空間が形成される。装置は、データを放電セルに供給する回路を具える駆動回路を更に有する。表示装置は、保持電極（２ｂ，２ｃ）の対の両方に対する第１（２ａ）又は第２（１ａ）基板上の導電層（５１，７２，９１，１０１）を具える。導電層（５１，７２，９１，１０１）は、放電空間（４）の外側に延在し、表示装置に内部キャパシタンス（Ｃpar）を形成し、その容量が、保持電極の対及び放電によって作動中に形成されるキャパシタンスに並列である。

ＰＤＰ装置の画素の断面図である。従来既知のサブフィールドモードの表面放電タイプのＰＤＰ駆動回路を線形的に示す。既知のＰＤＰの走査電極と保持電極との間の電圧波形を示す。プラズマ表示パネルの画素のレイアウトを更に示す。従来の放電セルを示す。本発明による表示装置の放電セルを示す。本発明による表示装置の放電セルの他の例を示す。従来の放電セルを示す。本発明による表示装置の放電セルを示す。本発明による表示装置の放電セルの他の例を示す。従来技術に対する本発明の有利な効果のグラフ形態を示す。

Claims

保持電極の対を有する第１ベースプレートとデータ電極を有する第２ベースプレートとの間に形成されたプラズマ放電セルを具え、これら電極の間に放電空間が形成されるフラットパネル表示装置であって、前記保持電極の対の両方に対して、導電層が前記第１又は第２ベースプレート上に存在し、前記導電層が、前記保持電極の対の各々とキャパシタンスを形成し、前記導電層が、前記放電空間の外側に延在して、前記表示装置の内部に前記キャパシタンスが形成され、前記キャパシタンスが、前記保持電極の対及び放電によって作動中に形成されるキャパシタンスに並列であることを特徴とするフラットパネル表示装置。
前記導電層が前記第１ベースプレート上に形成されることを特徴とする請求項１記載のフラットパネル表示装置。
前記導電層が、誘電層によって前記保持電極から分離され、前記導電層を、前記放電空間に対向する前記保持電極の側とは逆の前記保持電極の側に設けたことを特徴とする請求項２記載のフラットパネル表示装置。
前記放電空間に対向する側で前記保持電極の対の上に誘電層を設け、前記誘電層を、前記放電空間の外側に延在する導電層を設けたことを特徴とする請求項２記載のフラットパネル表示装置。
各画素が、画素の放電空間を包囲する導電層を具えることを特徴とする請求項１記載のフラットパネル表示装置。
画素の行ごとに、画素の行に平行な細長導電層を設け、画素ごとに前記細長導電層間で交差接続部を有さずに前記表示装置の端部に接続層を有し、その接続層によって、前記細長導電層を電気的に相互接続することを特徴とする請求項１記載のフラットパネル表示装置。
前記導電層が前記第２ベースプレート上に形成されることを特徴とする請求項１記載のフラットパネル表示装置。
互いに相違するグレーレベルを隣接するセル群に供給する重複サブフィールド形態に従って、データを前記放電セルに供給する駆動回路を更に具えることを特徴とする請求項１記載のフラットパネル表示装置。
請求項１記載のフラットパネル表示装置と、
表示情報を受信し、その表示情報から前記放電セル駆動用のデータを取得する駆動回路と、
画像信号を受信し、その画像信号を表示情報に変換する手段とを具えることを特徴とするフラットパネル表示機器。