JP2005531086A - スリープ攻撃からの保護 - Google Patents

スリープ攻撃からの保護 Download PDF

Info

Publication number
JP2005531086A
JP2005531086A JP2004517729A JP2004517729A JP2005531086A JP 2005531086 A JP2005531086 A JP 2005531086A JP 2004517729 A JP2004517729 A JP 2004517729A JP 2004517729 A JP2004517729 A JP 2004517729A JP 2005531086 A JP2005531086 A JP 2005531086A
Authority
JP
Japan
Prior art keywords
sleep
response
memory
secret
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004517729A
Other languages
English (en)
Other versions
JP4660188B2 (ja
Inventor
グローコック,デイヴィッド
ポイズナー,デイヴィッド
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2005531086A publication Critical patent/JP2005531086A/ja
Application granted granted Critical
Publication of JP4660188B2 publication Critical patent/JP4660188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Abstract

秘密をスリープ攻撃から保護するよう試行する方法、装置、及びマシン判読媒体を説明する。いくつかの実施例では、秘密が暗号化され、セキュリティ拡張環境がスリープ状態に突入する前に撤去される。いくつかの実施例は更に、セキュリティ拡張環境を再確立し、秘密をスリープ解除に応じて復号する。

Description

本発明は、秘密のスリープ攻撃からの保護を図る方法、装置、及びマシン判読可能媒体に関する。
計算機装置上で行われる、個人金融取引の量が増大している。しかしながら、そのような個人金融取引は、部分的には、プライバシの喪失、データの破壊、データの悪用、などを妨げるようとするセキュリティ拡張(SE)環境の確立によってかわってくる。SE環境は、保護データ又は秘密(例えば、社会保障番号、口座番号、銀行口座残高、パスワード、承認キー、など)に対する異なる種類の攻撃又は許可されていないアクセスを妨げる種々の手法を利用し得る。SE環境が妨げようとし得る1つの種類の攻撃はスリープ攻撃である。
例えば、多くの計算機装置は、例としては、「Advanced Configuration and Power Interface (ACPI) Specification, revision 2.0, 27 July 2000」に記載のS3スリープ状態などのメモリ・サスペンド・スリープ状態をサポートする。メモリ・サスペンド・スリープ状態に突入すると、計算機装置は、計算機装置の種々の構成部分及び/又はサブ構成部分の電源断を行うが、システム・メモリを通電し続けて、システム・メモリの内容を保持する。電源断を行った結果、計算機装置はシステム・メモリに記憶された秘密を保護するのに用いる回路からの電源断を行い得る。スリープ状態が解除されると、計算機装置はシステム・メモリに記憶された秘密を保護するのに用いられる回路に対する電源を回復させ得る。しかしながら、電源を回復させた後は、保護回路は再設定状態にあり得るものであり、実際には、システム・メモリにおいて秘密を保護し得るものでない。攻撃者は、記憶された秘密に、保護回路によって備えられる保護を再設定する前に、アクセスを得ることに成功し得る。
本明細書及び特許請求の範囲記載の本発明は、添付図面においては、例示的に示すものであり、限定的なものとして示すものでない。説明を簡素化し、明瞭化するよう、図において示す構成要素は、必ずしも一定の縮小比で表したものでない。例えば、いくつかの構成要素の寸法は明瞭化するよう、別の構成要素よりも大きくなっていることがある。更に、適切と考えられる場合には、参照番号を図中で繰り返して相当する構成要素又は類似した構成要素を示す。
以下の記載は秘密をスリープ攻撃から保護する手法を説明する。以下の記載には、論理の実現方法、演算コード、指定手段演算子、リソースのパーティション化/共有/複製、システム構成部分の種類と相互関係、及び論理のパーティション化/統合の選択の可能性などの種々の特定の詳細を示して本発明を十分に分かるようにしている。しかしながら、当業者には、本発明をそのような特定の詳細なしで実施し得ることが分かるものである。別の場合では、制御構造、ゲート・レベル回路、及びソフトウェア命令のシーケンス全体、は、本発明を分かりにくくしないように詳細には示していない。本明細書及び特許請求の範囲によって、当業者は、過度に試行することなく適切な機能を実現することができるものである。
本明細書及び特許請求の範囲の原文における「one embodiment」、「an embodiment」、「an example embodiment」などへの言及は、記載実施例が、特定の特徴、構造、又は特性を有し得るものであるが、全ての実施例が、必ずしも特定の特徴、構造、又は特性を有し得るものでないことを示す。更に、そのような句は必ずしも同じ実施例を表すものでない。更に、特定の特徴、構造、又は特性が実施例に関して記載された場合には、明示的に記載されているか否かに係わらず、別の実施例に関するそのような特徴、構造、又は特性を実現することは当業者の知識の範囲内に収まるものであることとする。
本明細書及び特許請求の範囲の原文における、暗号、鍵、暗号化又は復号、に先行する「symmetric」の語への言及は、同じ鍵が暗号化と復号とに用いられる暗号を表す。周知の、西暦1993年に「Federal Information Publishing Standard FIPS PUB 46−2」として公表された「Data Encryption Standard (DES)」、及び西暦2001年に「FIPS PUB197」として公表された、「Advanced Encryption Standard (AES)」は対称暗号の例である。本明細書及び特許請求の範囲の原文における、暗号、鍵、暗号化又は復号に先行する、「asymmetric」の語への言及は、異なるが関連した鍵が暗号化と復号、各々、に用いられる暗号を表す。周知のリベスト・シャミール・アデルマン(RSA)手法を有する、いわゆる「public key」暗号手法は、非対称暗号の例である。非対称暗号システムの2つの関連した鍵の一方は、本明細書及び特許請求の範囲では(秘密にされるので)私有鍵として表し、他方は(通常、自由に利用可能とされるので)公開鍵として表す。いくつかの実施例では、私有鍵と公開鍵との何れかを暗号化に用い得るものであり、別の鍵を関連した復号に用い得るものである。
本明細書及び特許請求の範囲の原文で用いるように、「object」の語は、構造、フォーマット、又は表現にかかわらず、1つ又は複数のビットのいずれかの群を包含する広い意味での語であることが意図されている。更に、「hash」の動詞とその関連形は本明細書及び特許請求の範囲では、演算子又はメッセージに対して演算を行ってダイジェスト値又は「hash」を生成することを表す。理想的には、ハッシュ演算はダイジェスト値を生成し、その値からは、そのハッシュを伴うメッセージを見出すことが計算量的には実行不能であり、その値からは、そのハッシュを伴うメッセージに関する情報を何ら判定することが可能でないものである。更に、ハッシュ演算は理想的には、同じハッシュを生成する2つのメッセージを判定することが計算量的に不可能であるように、ハッシュを生成する。ハッシュ演算は理想的には上記の特性を有するが、実際には、例えば、メッセージ・ダイジェスト5関数(MD5)及びセキュア・ハッシング・アルゴリズム1(SHA−1)はハッシュ値を生成し、その値からはメッセージを推定することは困難であり、計算量的に集中し、及び/又は実際に実行不能であるものである。
本発明の実施例は、ハードウェア、ファームウェア、ソフトウェア、又はそれらのいずれかの組み合わせにおいて実現し得る。本発明の実施例は、更に、マシン判読可能媒体上に記憶された命令として実現し得るものであり、それは、1つ又は複数のプロセッサによって読み取って実行し得る。マシン判読可能媒体は、マシン(例えば、計算機装置)によって判読可能な形式において情報を記憶するか伝送する何れかの機構を有し得る。例えば、マシン判読可能媒体は、読み取り専用メモリ(ROM);ランダム・アクセス・メモリ(RAM);磁気ディスク記憶媒体;光記憶媒体;フラッシュ・メモリ装置;電気の形態、光の形態、音響の形態、又は別の、形態の、伝搬信号(例えば、搬送波、赤外線、ディジタル信号、など)などを有し得る。
計算機装置100の例示的実施例を図1に表す。計算機装置100はプロセッサ・バス106を介してチップセット104に結合された1つ又は複数のプロセッサ102を有し得る。チップセット104は、プロセッサ102を、システム・メモリ108、トークン110、ファームウェア112、非揮発性記憶機構114(例えば、ハード・ディスク、フロッピ・ディスク、光ディスク、プログラム可能読み取り専用の、フラッシュ・メモリなど)、及び/又は別の装置116(例えば、マウス、キーボード、ビデオ・コントローラなど)に結合する、1つ又は複数の集積回路パッケージ又はチップを有し得る。
プロセッサ102は、例えば、図2の例示的SE環境などの、SE環境の生成を開始するセキュア入口(SENTER)命令の実行をサポートし得る。プロセッサ102は更に、SE環境の撤去を開始するようセキュア出口(SEXIT)命令をサポートし得る。一実施例では、プロセッサ102はSENTER、SEXIT、及び別の命令の実行に関連してプロセッサ・バス106上のバス・メッセージを発行し得る。
プロセッサ102は更に、例えば、対称暗号鍵、非対称暗号鍵、又は何かの別の種類の鍵、などの鍵118を有し得る。プロセッサ102はプロセッサ鍵118を用いて真性コード(AC)モジュールを、ACモジュールを実行する前に、認証し得る。一実施例では、プロセッサ鍵118は、それに対してプロセッサ102のみがアクセスを有するその非対称鍵を有する。
プロセッサ102は、リアル・モード、保護モード、仮想リアル・モード、及び仮想マシン・モード(VMXモード)などのような1つ又は複数の動作モードをサポートし得る。更に、プロセッサ102は、サポート動作モード各々における1つ又は複数の特権レベル又はリングをサポートし得る。一般的に、プロセッサ102の動作モードと特権レベルとは実行するのに利用可能な命令とそのような命令を実行する効果とを規定する。特に、プロセッサ102は、プロセッサ102が適切なモード及び/又は特権レベルにある場合のみ、特定の特権命令を実行するよう許容し得る。
チップセット104は、プロセッサ102を、例えば、システム・メモリ108、トークン110、非揮発性記憶機構114、及び別の装置116などの計算機装置100の構成部分にインタフェースする、1つ若しくは複数のチップ又は集積回路パッケージを有し得る。一実施例では、チップセット104はメモリ・コントローラ120を有する。しかしながら、別の実施例では、プロセッサ102はメモリ・コントローラ120の全て又は一部分を有し得る。一般的に、メモリ・コントローラ120はシステム・メモリ108にアクセスするよう、計算機装置100の構成部分用インタフェースを備える。更に、チップセット104及び/又はプロセッサ102のメモリ・コントローラ120はメモリ108の特定の領域をセキュリティ拡張(SE)メモリ122として規定し得る。一実施例では、プロセッサ102は、適切な動作モード(例えば、保護モード)及び特権レベル(例えば、0P)にある場合、SEメモリ122のみをアクセスし得る。
更に、チップセット104は、実行前にACモジュールを認証するのに用い得る鍵124を有し得る。プロセッサ鍵118と同様に、チップセット鍵124は、対称暗号鍵、非対称暗号鍵、又は何かの別の種類の鍵を有し得る。一実施例では、チップセット鍵124は、それに対してチップセット104のみがアクセスを有するその非対称私有鍵を有する。別の実施例では、チップセット104は計算機装置100の別の構成部分に記憶された非対称チップセット鍵124のハッシュを有する。チップセット104はチップセット鍵124を取り出して、該ハッシュを用いて鍵124を認証する。
チップセット104は更に、システム・メモリ108が非暗号化秘密を有し得るか否かを示す秘密記憶機構126を有し得る。一実施例では、秘密記憶機構126は、システム・メモリ108は非暗号化秘密を有し得ることを示すよう設定し得るものであり、システム・メモリ108が非暗号化秘密を有するものでないことを示すようクリアされ得るものである、フラッグを有し得るものである。別の実施例では、秘密記憶機構126は、例えば、トークン110、プロセッサ102、又は計算機装置110の別の構成部分などの、別の場所に位置指定し得る。
一実施例では、秘密記憶機構126は電池によって供給されるバックアップ電源を有する単一の揮発性メモリ・ビットとして実現される。電池によって供給されるバックアップ電源は、システム再設定、スリープ・イベント、システム・シャットダウン、システム・パワーダウン、又は別の電源断/電源喪失イベントをまたがって維持する。チップセット104は更に、電池によって供給される電源における中断を検出する電池検出回路(図示せず)を有し得る。この回路は更に、システム・メモリ108が秘密を有し得る旨を電源中断の検出に応じて示すよう秘密記憶機構126を更新し得る。別の実施例では、秘密記憶機構126は、電源断/電源喪失イベントをまたがってその内容を維持する電池バックアップを要しない、フラッシュ・メモリ・ビットなどの非揮発性メモリ・ビットとして実現される。一実施例では、秘密記憶機構126は設定又はクリアし得る単一のメモリ・ビットによって実現される。しかしながら、別の実施例は、秘密記憶機構126で、異なる記憶容量を有するもの及び/又は異なる状態符号化を利用するもの、を有し得る。
チップセット104は更に、許可されていない更新から秘密記憶機構126を保護し得る。一実施例では、チップセット104は、プロセッサ・インタフェース128で、プロセッサ・バス106のトランザクションを復号化するもの及び/又はプロセッサ102からメッセージを受信するもの、を有する。プロセッサ102は、秘密記憶機構126を更新するようチップセット104に要求する1つ又は複数の特権命令を実行することに応じてバス・トランザクション及び/又はメッセージを生成し得る。プロセッサ・インタフェース128はバス・トランザクション及び/又はメッセージを受信し得るものであり、復号化バス・トランザクション及び/又はメッセージに基づいて秘密記憶機構126を更新し得る。一実施例では、特権命令の有効な実行は特定のプロセッサ特権レベルで実行されるソフトウェアに制限される。例えば、一実施例では、特権命令の有効な実行は、モニタが最高特権プロセッサ・レベルで実行することに制限される(図2参照。)。
チップセット104は更に、秘密記憶機構126の非特権更新を可能にし得る。一実施例では、プロセッサ102は、1つ又は複数の特権命令に応じて秘密記憶機構126の特権更新を可能にするようチップセット104に要求するバス・トランザクション及び/又はメッセージを生成し得る。更に、プロセッサ102は、1つ若しくは複数の非特権又は特権の命令を実行することに応じて、チップセット104が、秘密記憶機構126の非特権更新を拒否するよう要求するバス・トランザクション及び/又はメッセージを生成し得る。プロセッサ102は、1つ又は複数の非特権命令を実行することに応じて、チップセット104が秘密記憶機構126を更新するよう要求するバス・トランザクション及び/又はメッセージを生成し得る。プロセッサ・インタフェース128はバス・トランザクション及び/又はメッセージを受信して、復号化バス・トランザクション及び/又はメッセージに基づいて、非特権更新を可能にし、非特権更新を拒否し、及び/又は秘密記憶機構126を更新し得る。一実施例では、非特権更新を要求するよう特権命令を有効に実行することは、特定のプロセッサ特権レベルで実行するソフトウェアに制限される。例えば、一実施例ではこれらの特権命令の有効な実行は最高特権プロセッサ・レベルで実行するモニタに制限され、それによってモニタが特定の非特権コード(例えば、ACモジュール)に、秘密記憶機構126への書き込みアクセスを付与することを可能にする。
チップセット104は更に、スリープ・コントローラ130、スリープ種類記憶機構132、及びスリープ・イネーブル記憶機構134を有し得る。一実施例におけるスリープ・コントローラ130は選択的に、スリープ種類記憶機構132とスリープ・イネーブル記憶機構134に基づいて構成部分及び/又はサブ構成部分を通電する。一実施例では、値を、スリープ種類記憶機構132に記憶して、スリープ・コントローラ130が計算機装置100をどのスリープ状態(例えば、ACPIスリープ状態S1、S2、S3、S4)に突入させるかを示し得る。スリープ・イネーブル記憶機構134は更新して、スリープ状態記憶機構132によって示されるスリープ状態への突入を起動させ得る。例えば、スリープ・イネーブル記憶機構134は、設定されることに応じて、スリープ・コントローラ130が計算機装置100を要求スリープ状態にさせるフラッグを有し得る。
チップセット104は更に、起こり得るスリープ攻撃を検出するスリープ攻撃検出論理136を有し得る。一実施例では、スリープ方法は秘密記憶機構126を更新して、システム・メモリ108が、スリープ入口処理を開始するようスリープ・イネーブル記憶機構134を更新する前に非暗号化秘密を何ら有しない旨を示す。したがって、一実施例におけるスリープ攻撃検出論理136は、スリープ攻撃が:(i)システム・メモリ108が非暗号化秘密を有し得る旨を秘密記憶機構126が示すこと;及び(ii)スリープ入口処理を起動させるようスリープ・イネーブル記憶機構134が要求すること;に応じて起こり得ることを判定する。起こり得るスリープ攻撃の検出に応じて、スリープ攻撃検出論理136は、システム再設定イベント、システム停止イベント、システム・シャットダウン・イベント、システムの電源断イベント、又はシステム・メモリ108に記憶された秘密を保護する何かの別の応答、などのスリープ攻撃応答を開始する。
別の実施例では、スリープ攻撃検出論理136は更に、スリープ攻撃応答を起動させるか否かを、突入する対象のスリープ状態に基づいて、判定する。例えば、SEメモリ122に記憶された秘密を保護するのに用いられる回路は所定のスリープ状態中に効果的な状態のままであり得る。したがって、スリープ攻撃検出論理136は、スリープ種類記憶機構132が、その中ではSEメモリ保護が効果的な状態のままである旨を示す場合、スリープ攻撃が何も発生していないと判定することと、スリープ攻撃応答を起動させないよう判定すること、との何れかを行い得る。
チップセット104は更に、周辺構成部分相互接続(PCI)、アクセラレーテッド・グラフィックス・ポート(AGP)、ユニバーサル・シリアル・バス(USB)、ロー・ピン・カウント(LPC)バス、又はいずれかの別の種類のI/Oバス(図示せず)などの、I/Oバス上の標準的なI/O処理をサポートする。特に、チップセット104は、1つ又は複数のプラットフォーム・コンフィグレーション・レジスタ(PCR)140を有するトークン110を伴うチップセット104に接続するトークン・インタフェース138を有し得る。一実施例では、トークン・インタフェース138は、LPCバス・インタフェース(LPC Interface Specification, Intel Corporation, rev. 1.0, 西暦1997年12月29日参照。)を有し得る。
一般的に、トークン110はメトリックをセキュリティ拡張方法で記録し得るものであり、メトリックをセキュリティ拡張方法でクオート処理し得るものであり、秘密を(現在又は将来の)特定の環境にシール処理し得るものであり、秘密を、そこに対してそれらの秘密がシール処理されたその環境に対してシール処理解除し得る。トークン110は上記処理をサポートし得る1つ又は複数の鍵142を有し得る。トークン鍵142は対称鍵、非対称鍵、及び/又は何かの別の種類の鍵を有し得る。トークン110は更に、1つ又は複数のプラットフォーム・コンフィグレーション・レジスタ(PCRレジスタ)140を有してメトリックをセキュリティ拡張方法において記録して報告し得る。一実施例では、トークン110はセキュリティ拡張方法で識別PCRレジスタ140における受信メトリックを記録するPCR拡張処理をサポートする。
トークン110は更に、識別PCRレジスタ140のクオート又は内容を戻すPCRクオート処理をサポートし得る。トークン110は更に、シール処理及びシール解除処理をサポートし得る。シール処理に応じて、トークン110はトークン110と特定装置環境にシール処理されたオブジェクトを有するシール処理されたオブジェクトを生成する。逆に、トークン110は、オブジェクトがトークン110の鍵によってシール処理され、現行の装置環境がシール処理オブジェクトについて規定された環境基準を満たす場合にのみ、シール解除処理に応じてシール処理オブジェクトのオブジェクトを戻し得る。一実施例では、トークン110は、「Trusted Computing Platform Alliance (TPCA) Main Specification, Version 1.1a, 西暦2001年12月1日」又はその変形、記載のトラステッド・プラットフォーム・モジュール(TPM)を有し得る。
実施例では、ファームウェア112は基本入出力システム・ルーチン(BIOS)144を有する。BIOS144はACモジュール、スリープ・コード、スリープ解除コード、システム起動コード及び/又は構造を有し得る。例えば、BIOS144は、スリープ・イベント処理、スリープ解除イベント処理、及び/又は計算機装置初期化の間にアクセス及び/又は実行が行われ得るACPI構造とACPIソース言語(ASL)コードを有し得る。
SE環境200の一実施例を図2に表す。SE環境200は、例えば、システム起動、アプリケーション要求、オペレーティング・システム要求、などのような種々のイベントに応じて開始し得る。図示されたように、SE環境200はトラステッド仮想マシン・カーネル又はモニタ202、1つ又は複数の標準仮想マシン(標準VM)204、及び1つ又は複数のトラステッド仮想マシン(トラステッドVM)206を有し得る。一実施例では、SE環境200のモニタ202は最高特権プロセッサ・リング(例えば、0P)での保護モードにおいて実行してセキュリティを管理して仮想マシン204、206間のバリアを備える。
標準VM204はVMXモードの最高特権プロセッサ・リング(例えば、0D)で実行するオペレーティング・システム208及び、VMXモードの低特権プロセッサ・リング(例えば、3D)で実行する1つ又は複数のアプリケーション210を有し得る。その中でモニタ202が実行するそのプロセッサ・リングはその中でオペレーティング・システム208が実行するそのプロセッサ・リングよりも特権が高いので、オペレーティング・システム208は計算機装置100の自由な制御を有するものでない代わりに、モニタ202の制御と制限を受ける。特に、モニタ202はオペレーティング・システム208とそのアプリケーション210とがSEメモリ122とトークン110とを直接アクセスすることを妨げ得る。
モニタ202は更に、スリープ論理212及び1つ又は複数のモニタ鍵214を有して、情報を、暗号化し、更に、別の方法で保護する。スリープ論理212は、例えば、メモリ内容を、暗号化し、証明すること、などの1つ又は複数のスリープ処理を行うコードを有する。モニタ鍵214は、対称暗号鍵、非対称暗号鍵、又はそれに対してモニタ202が排他的コントロールを有するその別の鍵を有し得る。例えば、モニタ鍵214は、対称ルート鍵及び、対称ルート鍵によって暗号化される1つ又は複数の非対称鍵を有し得る。
モニタ202はカーネル・コードのハッシュのようなトラステッド・カーネル216の1つ又は複数の測定を行って1つ又は複数のメトリックを取得し、トークン110に、PCRレジスタ140をカーネル216のメトリックによって拡張させ、当該メトリックをSEメモリ122に記憶された関連PCRログに記録し得る。モニタ202は更に、トラステッドVM206をSEメモリ122に確立し、トラステッド・カーネル216を確立されたトラステッドVM206において起動し得る。
同様に、トラステッド・カーネル216はアプレット・コードのハッシュなどの、アプレット又はアプリケーション218の1つ又は複数の測定を行い得る。トラステッド・カーネル216はモニタ202を介して更に、物理トークン110にPCRレジスタ140をアプレット218のメトリックによって拡張させ得る。トラステッド・カーネル216は更に、SEメモリ122に記憶された関連PCRログにおけるメトリックを記録し得る。トラステッド・カーネル216は更に、SEメモリ122に記憶された関連PCRログにおいてメトリックを記録し得る。更に、トラステッド・カーネル216は、SEメモリ122の確立されたトラステッドVM206においてトラステッド・アプレット218を起動し得る。
図2のSE環境200を起動することに応じて、計算機装置100は更に、トークン110の1つ又は複数のPCRレジスタ140に計算機装置100のモニタ200とハードウェア構成部分のメトリックを記録する。例えば、プロセッサ102は、例えば、プロセッサ102、チップセット104、及び物理トークン110の、プロセッサ・ファミリ、プロセッサ・バージョン、プロセッサ・マイクロコード・バージョン、チップセット・バージョン、及び物理トークン・バージョンなど、のハードウェア識別子を取得し得る。プロセッサ102は更に、1つ又は複数のPCRレジスタ140に取得ハードウェア識別子を記録し得る。
次に図3を参照して、スリープ状態に突入する方法の実施例を示す。計算機装置100は当該方法をスリープ・イベントに応じて行い得る。例えば、スリープ・イベントは、装置が所定の期間中はアイドル状態のままであった旨を検出する、装置及び/又はオペレーティング・システムに応じて生成し得る。スリープ・イベントに応じて、オペレーティング・システム208はブロック300で、SE環境200が現在確立されているか否かを判定し得る。SE200が何ら確立されていない旨を判定することに応じて、計算機装置100はブロック302で、(以下に詳細を説明する)スリープ入口処理を起動して計算機装置100を要求スリープ状態に突入させ得る。
SE環境200が確立された旨を判定することに応じて、モニタ202はブロック304でSEメモリ122の内容を暗号化し、証明し得る。一実施例では、モニタ202はモニタ鍵214の1つを用いてSEメモリ122のページを暗号化し、そのページを暗号化ページと置換する。モニタ202は、プロセッサ102がスリープ論理212を引き続き実行するように、モニタ202を有するSEメモリ122の部分又はモニタ202のスリープ論理212を有するSEメモリ122の一部分を非暗号化状態のままにし得る。
モニタ202はブロック304で、更に、SEメモリ122の内容を証明し得る。一実施例では、モニタ202はSEメモリ122の暗号化内容をハッシングしてメモリ・ハッシュを得ることによって内容証明を生成し得る。別の実施例では、モニタ202はスリープ解除処理後にSEメモリ122に残るページのみをハッシングすることによって内容証明を生成し得る。例えば、スリープ解除処理はモニタ202及び/又は別のコードを非揮発性記憶機構114からリロードし得る。SEメモリ122のこれらの部分がリロードされるので、計算機装置100は、スリープ状態に突入する前に、これらの部分をシステム・メモリ108から消去し得るもの及び/又はそれらを非揮発性記憶機構114に記憶し得るもの、である。別の実施例では、モニタ202はSEメモリ122の内容を、例えば、透かし、署名、及び/又は、別の情報を、SEメモリ122の証明内容中に埋め込むことによって、証明し得る。
ブロック306では、モニタ202は、ブロック304で暗号化されたシステム・メモリ122のページ/セグメント/領域を識別するデータ構造(例えば、ページ・テーブル、ページ・リスト、セグメント・リスト、領域リストなど)を生成し、証明し得る。一実施例では、モニタ202はデータ構造をハッシングしてデータ構造ハッシュを得ることによってデータ構造証明を生成し得る。別の実施例では、モニタ202は、例えば、透かし、署名、及び/又は別の情報などのデータ構造証明を証明データ構造において埋め込むことによってデータ構造を証明し得る。
モニタ202はブロック308において、内容証明、データ構造証明、及び/又はモニタ鍵214、をシール処理して、それらを許可されていないアクセス及び/又は改変から保護し得る。一実施例では、モニタ202は内容証明、データ構造証明、及びモニタ鍵214をトークン110の1つ又は複数のシール処理を介してシール処理して1つ又は複数のシール処理レジューム・オブジェクトを得る。一実施例では、シール処理はモニタ202のメトリックを有するPCRレジスタ140を用いて、例えば、不正モニタ、などの別のモニタが、シール処理レジューム・オブジェクトの不暗号化内容のアクセス及び/又は改変を行うことを効果的に妨げる。
ブロック310では、モニタ202はSE環境200を撤去する。モニタ202は撤去処理の一部として種々の処理を行い得る。一実施例では、モニタ202は秘密記憶機構126を、システム・メモリ108が非暗号化秘密を有するものでない旨を示すよう、更新する。例えば、モニタ202は、システム・メモリ108が非暗号化秘密を有するものでないことを示すよう、秘密記憶機構126のフラッグをクリアし得る。更に、モニタ202はトラステッド仮想マシン206のシャットダウンを行い得るものであり、VMXプロセッサ・モードの出口処理を行い得る。モニタ202は更に、スリープ解除処理中に非揮発性記憶機構114から再ロードされるシステム・メモリ108の領域を消去し得る。
ブロック312では、計算機装置100はモニタ202の実行を中止してオペレーティング・システム208の実行に戻り得る。一実施例では、オペレーティング・システム208に戻ることによって、モニタ202は、オペレーティング・システム208に、スリープ解除に応じて実行される対象の、モニタ202の位置とサイズを識別するSE環境レジューム情報及び、シール処理レジューム・オブジェクトの位置並びにサイズ、を備える。しかしながら、計算機装置100は別の手法を用いて、オペレーティング・システム208がスリープ解除処理中にモニタ202及びシール処理レジューム・オブジェクトを取り出すことを可能にし得る。例えば、モニタ202及び/又はシール処理レジューム・オブジェクトは、所定の位置又はBIOS144によって設定された位置で記憶し得る。
オペレーティング・システム208はブロック314で、レジューム情報を、それがスリープ解除処理の一部として取り出し得るように、保存し得る。オペレーティング・システム208はシステム・メモリ108の所定の位置、BIOS144によって設定された位置、チップセット104の非揮発性レジスタ、及び/又は別の位置、でSE環境レジューム情報を記憶し得る。一実施例では、モニタ202はブロック312で、当該情報を適切な位置に記憶し、それによってブロック314で当該情報をオペレーティング・システム208が保存する処理を軽減する。
オペレーティング・システム208及び/又はBIOS144はブロック302でスリープ入口処理を完了する。例えば、オペレーティング・システム208及び/又はBIOS144はスリープ種類識別子をスリープ種類記憶機構132に書き込んで、どのスリープ状態に計算機装置100が突入するかを示し得るものであり、スリープ・イネーブル記憶機構134を更新してスリープ状態への突入を起動し得る。一実施例では、オペレーティング・システム208及び/又はBIOS144は計算機装置100に、要求スリープ状態とは異なるスリープ状態に突入させ得る。オペレーティング・システム208及び/又はBIOS144はスリープ状態を、例えば、計算機装置100の1つ又は複数の構成部分が要求スリープ状態をサポートするものでない、などの種々の理由で変更するようにしてもよい。スリープ種類記憶機構132とスリープ・イネーブル記憶機構134の更新に応じて、スリープ・コントローラ130は計算機装置100をスリープ状態に突入さえ得るものであり、スリープ処理を完了し得る。例えば、スリープ・コントローラ130は計算機装置100の構成部分及び/又はサブ構成部分の電源断を行い得るものであり、構成部分及び/又はサブ構成部分に低電力動作モードに突入するよう要求し得るものであり、及び/又は、システム・メモリ108の内容を非揮発性メモリ114に書き込ませ得るものである。
次に図4を参照して、スリープ状態を解除する方法を示す。計算機装置100は当該スリープ解除方法をスリープ解除イベントに応じて行い得る。スリープ解除イベントは、例えば、モデムによるリング・イベントの検出、ネットワーク・コントローラによるネットワーク活動の検出、キーボード・コントローラによるキーボードを押す操作の検出、などの種々の刺激に応じて生成し得る。スリープ解除イベントに応じて、スリープ・コントローラ130はブロック400で、例えば、プロセッサ102をスリープ解除し、保存状態情報を非揮発性記憶機構114からシステム・メモリ108に転送するような、1つ又は複数のスリープ解除処理を行い得る。スリープ・コントローラ130は一実施例においては、1つ又は複数のスリープ解除処理をBIOS144のASL及び/又は別のコードの実行に応じて行い得る。スリープ解除処理を行った後、スリープ・コントローラ130は制御をオペレーティング・システム208に転送し得る。一実施例では、スリープ論理212はスリープ解除ベクトルによって識別された位置からのオペレーティング・システム208の実行を起動させる。
オペレーティング・システム208はブロック402で、スリープ解除ネットワーク・コントローラ、モデム、及び/又は計算機装置100の別の装置などの1つ又は複数のスリープ解除処理を行い得る。ブロック404では、オペレーティング・システム208は、記憶レジューム情報及び/又は、該情報がないこと、に基づいてSE環境200を復元するか否かを判定する。SE環境200を復元するかの判定に応じて、オペレーティング・システム208は種々の処理を行う。例えば、オペレーティング・システム208は、ACモジュールで、計算機装置100を構成するもの及び/又は計算機装置100の構成を検証するもの、の実行をロードし、認証し、開始し得る。更に、オペレーティング・システム208はブロック406で、レジューム情報によって識別されるモニタ202の実行をロードして起動し得る。
ブロック408で、モニタ202は、シール処理レジューム・オブジェクトをシール処理解除して、トークン110の1つ又は複数のシール処理解除処理を介して内容証明、データ構造証明、及びモニタ鍵214を取得し得る。シール処理解除処理が失敗したことを検出する(ブロック410)ことに応じて、モニタ202はブロック412で、スリープ攻撃応答を起動させて起こり得るスリープ攻撃に対処する。一実施例では、モニタ202はスリープ攻撃応答を、チップセット104の再設定レジスタに書き込んでシステム再設定を起動させることによって、起動する。しかしながら、モニタ202は、プロセッサ102の停止、システム・メモリ108の消去、システム・シャットダウンの起動、計算機装置100からの電源断、及び/又は秘密を許可されていないアクセス及び/又は改変から保護する別の動作などの別の方法において応答し得る。
ブロック414では、モニタ202はデータ構造証明に基づいてデータ構造の真性を検証する。一実施例では、モニタ202はデータ構造をハッシングして算定データ構造証明を取得する。モニタ202は更に、算定データ構造証明をシール処理レジューム・オブジェクトから取得したデータ構造証明と比較して、データ構造が、シール解除処理された証明に対して、所定の関係を有する(例えば、等しい)、算定証明に応じて真性であることを判定する。データ構造が真性でないものであり得り、かつ、改変されたものであり得るとの判定に応じて、モニタ202はブロック412でスリープ攻撃応答を起動させて起こり得るスリープ攻撃に対処する。
モニタ202はブロック416で、システム・メモリ108の部分を復号して、復号部分をSEメモリ122に記憶し得る。モニタ202は1つ又は複数のシール解除処理されたモニタ鍵214を用いてデータ構造によって識別されたシステム・メモリ108の部分を復号し得る。ブロック418では、モニタ202は暗号化又は復号SEメモリ内容の真性を検証し得る。一実施例では、モニタ202はSEメモリ122に付加された復号内容をハッシングして算定内容証明を取得する。別の実施例では、モニタ202は、SEメモリ122に付加する対象の暗号化内容をハッシングして算定内容証明を取得し得る。モニタ202は更に、算定内容証明をシール解除処理された内容証明と比較して、内容が真性である(例えば、改変されてない)ことを、そのシール解除処理された証明に対して、所定の関係を有する(例えば、等しい)、算定証明に応じて、判定し得る。内容が真性でない(例えば、改変されている)旨の判定に応じて、モニタ202はブロック412で、起こり得るスリープ攻撃に対する攻撃応答を起動し得る。逆に、内容が真性であることを判定することに応じて、モニタ202はスリープ解除処理をオペレーティング・システム208の実行を起動させることによって完了する。
スリープ及びスリープ解除の上記実施例は、攻撃から秘密を保護することに有用である。しかしながら、攻撃者は、図3のスリープ方法が、計算機装置100を、その中では非暗号化秘密がシステム・メモリ108及び/又は非揮発性記憶機構114に非保護状態で存在するそのスリープ状態に、突入させることを回避させるよう試行し得る。そのように回避させることから保護するよう、スリープ攻撃検出論理136は、システム再設定イベント又は別の攻撃応答を、起こり得るスリープ攻撃の検出に応じて起動させ得る。図3のスリープ方法の一実施例では、モニタ202は秘密記憶機構126を、システム・メモリ108が、スリープ入口処理を開始させるようスリープ・イネーブル記憶機構134を更新する前に非暗号化秘密を何ら有しないことを示すよう、更新する。したがって、スリープ攻撃検出論理136は更新されるスリープ・イネーブル記憶機構134に応じてスリープ攻撃応答を、秘密記憶機構420がシステム・メモリ108が非暗号化秘密を有し得る場合に、起動させ得る。
図3のスリープ方法の別の実施例では、モニタ202がSEメモリ122を暗号化して、秘密記憶機構126を、システム・メモリ108が、要求スリープ状態によってSEメモリ122が非保護状態になってしまう場合のみ、何ら非暗号化秘密を有しないことを示すよう、更新する。したがって、スリープ攻撃検出論理136は更新されるスリープ・イネーブル記憶機構134に応じてスリープ攻撃応答を、秘密記憶機構420がシステム・メモリ108が非暗号化秘密を有し得ることを示し、かつ、スリープ種類記憶機構132が、その中ではSEメモリ122が非保護状態であり得るそのスリープ状態を示す場合、起動させ得る。
本発明の特定の特徴を、例示的実施例を参照して、説明したが、本明細書及び特許請求の範囲における記載は限定的な意味合いで解釈されるものでないことが意図されている。本発明の、例示的実施例の種々の修正、更には、本発明の別の実施例は、本発明が関係する当業者には明らかであり、本発明の趣旨及び範囲の中に収まるものとする。
計算機装置の実施例を示す図である。 図1の計算機装置によって確立し得るセキュリティ拡張(SE)環境の実施例を示す図である。 図1の計算機装置のスリープ方法の実施例を示す図である。 図1の計算機装置のスリープ解除方法の実施例を示す図である。

Claims (29)

  1. 方法であって:
    起こり得るスリープ攻撃を検出する工程;及び
    該起こり得るスリープ攻撃から秘密を保護するスリープ攻撃応答を起動させる工程;
    を有することを特徴とする方法。
  2. 請求項1記載の方法であって、更に:
    メモリが秘密を有し得るか否かを判定する工程;及び
    該スリープ攻撃応答を、該メモリが秘密を有し得ることを判定することに応じて、起動させる工程;
    を有することを特徴とする方法。
  3. 請求項1記載の方法であって、更に:
    メモリが秘密を有し得るか否かをスリープ・イベントに応じて判定する工程;及び
    該スリープ攻撃応答を、該メモリが秘密を有し得ることを判定することに応じて、起動させる工程;
    を有することを特徴とする方法。
  4. 請求項1記載の方法であって、更に:
    メモリの1つ又は複数の部分をスリープ・イベントに応じて暗号化する工程;
    を有することを特徴とする方法。
  5. 請求項4記載の方法であって、更に:
    該メモリの該1つ又は複数の部分を証明する内容証明を生成する工程;
    を有することを特徴とする方法。
  6. 請求項4記載の方法であって、更に:
    該メモリの該1つ又は複数の部分を識別する構造を生成する工程;及び
    該構造と、該メモリの該1つ若しくは複数の部分、とを証明する1つ又は複数の証明を生成する工程;
    を有することを特徴とする方法。
  7. 請求項6記載の方法であって、更に:
    該構造と、該1つ又は複数の証明、を計算機装置のモニタに対してシール処理する工程;
    を有することを特徴とする方法。
  8. 請求項1記載の方法であって、更に:
    該スリープ攻撃応答を起動させることに応じてシステム再設定を生成する工程;
    を有することを特徴とする方法。
  9. チップセットであって:
    スリープ攻撃を検出し、検出スリープ攻撃に応じて攻撃応答を起動させるスリープ攻撃検出論理;
    を有することを特徴とするチップセット。
  10. 請求項9記載のチップセットであって、更に:
    メモリが秘密を有し得るか否かを示す秘密記憶機構;及び
    スリープ攻撃を該秘密記憶機構に基づいて検出する該スリープ攻撃検出論理;
    を有することを特徴とするチップセット。
  11. 請求項10記載のチップセットであって、更に:
    スリープ入口処理を起動させるスリープ・イネーブル記憶機構;及び
    スリープ攻撃を更に、該スリープ・イネーブル記憶機構に基づいて検出する該スリープ攻撃検出論理;
    を有することを特徴とするチップセット。
  12. 請求項11記載のチップセットであって、更に:
    要求スリープ状態を示すスリープ種類記憶機構;及び
    スリープ攻撃を更に、該スリープ種類記憶機構に基づいて検出する該スリープ攻撃検出論理;
    を有することを特徴とするチップセット。
  13. 請求項11記載のチップセットであって、更に:
    該秘密記憶機構のトラステッドでない修正を妨げるインタフェース;
    を有することを特徴とするチップセット。
  14. 請求項11記載のチップセットであって、更に:
    該秘密記憶機構に対する更新を可能にする前に1つ又は複数のメッセージの受信を要するインタフェース;
    を有することを特徴とするチップセット。
  15. システムであって:
    オペレーティング・システム;及び
    特権を有するモニタ;
    を有し;
    該オペレーティング・システムは、スリープ・イベントを受信し、該スリープ・イベントの処理を該モニタに移行するものであり;
    該モニタは、該スリープ要求に応じて、メモリの1つ又は複数のページを暗号化し、該メモリが非暗号化秘密を何ら有しないことを示すものであることを特徴とするシステム。
  16. 請求項15記載のシステムであって、該モニタは、更に、該メモリが非暗号化秘密を何ら有しないことを示すよう、秘密記憶機構を更新するものであることを特徴とするシステム。
  17. 請求項15記載のシステムであって、更に:
    該モニタは該スリープ・イベントの処理を該オペレーティング・システムに戻すものであり;
    該オペレーティング・システムは、メモリの、暗号化ページと非暗号化ページ、とを非揮発性記憶機構に書き込むものであることを特徴とするシステム。
  18. 請求項15記載のシステムであって、更に:
    該モニタは該スリープ・イベントの処理を該オペレーティング・システムに戻すものであり;
    該オペレーティング・システムは、該システムにスリープ状態に突入させることを特徴とするシステム。
  19. 請求項18記載のシステムであって、該オペレーティング・システムは:
    突入対象の該スリープ状態を示すよう、スリープ種類記憶機構を更新するものであり;
    該スリープ状態への突入を起動させるよう、スリープ・イネーブル記憶機構を更新するものであることを特徴とするシステム。
  20. 請求項15記載のシステムであって、該モニタは、更に、該メモリの該暗号化ページを証明する内容証明を生成するものであることを特徴とするシステム。
  21. 請求項20記載のシステムであって、該モニタは、更に、該暗号化ページを識別する構造を生成するものであり、該構造を証明する構造証明を生成するものであることを特徴とするシステム。
  22. 請求項21記載のシステムであって、該モニタは、更に、該内容証明、該構造証明、及び該暗号化ページを復号するモニタ鍵を該モニタに対してシール処理するものであることを特徴とするシステム。
  23. システムであって:
    セキュリティ拡張領域を有する揮発性メモリ;
    該揮発性メモリが非暗号化秘密を有し得るか否かを示す秘密記憶機構;
    スリープ状態への突入を起動させるスリープ・イネーブル記憶機構;
    スリープ・イベントに応じて該セキュリティ拡張領域を暗号化し、該秘密記憶機構を、該揮発性メモリが、該セキュリティ拡張領域に応じて非暗号化秘密を何ら有しないことを、示すよう、更新するプロセッサ;及び
    スリープ状態への突入を起動させるよう更新される該スリープ・イネーブル記憶機構と、該揮発性メモリが非暗号化秘密を有し得ることを示す該秘密記憶機構、とに応じてスリープ攻撃応答を起動させるスリープ攻撃検出論理;
    を有することを特徴とするシステム。
  24. 請求項23記載のシステムであって、該プロセッサは、更に、該セキュリティ拡張領域を証明する内容証明を生成するものであり、スリープ攻撃応答を、スリープ解除イベントに応じて、該内容証明が、該セキュリティ拡張領域が真性のものでないことを示す場合に、起動させるものであることを特徴とするシステム。
  25. 請求項24記載のシステムであって、該プロセッサは、更に、該内容証明と、該セキュリティ拡張領域を復号する鍵、とを該システムにシール処理することを特徴とするシステム。
  26. 請求項25記載のシステムであって、該プロセッサは、更に、スリープ攻撃応答を、スリープ解除イベントに応じて、該内容証明と該鍵とをシール解除処理する場合に、起動させることを特徴とするシステム。
  27. マシン判読可能媒体であって:
    複数命令;
    を有し;
    該複数命令は、実行されることに応じて、システムに:
    メモリの内容を、スリープ・イベントに応じて、暗号化する工程;及び
    該メモリの該内容を証明する内容証明を生成する工程;
    を行わせることを特徴とするマシン判読可能媒体。
  28. 請求項27記載のマシン判読可能媒体であって、該複数命令は、実行されることに応じて、更に、該システムに:
    該内容証明を用いて、該内容の真性を、スリープ・イベントに応じて、検証する工程;及び
    スリープ攻撃応答を、該メモリの該内容が真性のものでないことを判定することに応じて、起動させる工程;
    を行わせることを特徴とするマシン判読可能媒体。
  29. 請求項28記載のマシン判読可能媒体であって、該複数命令は、実行されることに応じて、更に、該システムに:
    該内容証明と、該メモリの該内容を復号する鍵、とを該システムに対して、スリープ・イベントに応じて、シール処理する工程;
    該内容証明と該鍵とをスリープ解除イベントに応じてシール解除処理する工程;及び
    スリープ攻撃応答を、該内容証明と該鍵とのシール解除処理における失敗に応じて、起動させる工程;
    を行わせることを特徴とするマシン判読可能媒体。
JP2004517729A 2002-06-26 2003-06-20 スリープ状態における攻撃からの保護 Expired - Fee Related JP4660188B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/185,887 US7392415B2 (en) 2002-06-26 2002-06-26 Sleep protection
PCT/US2003/019597 WO2004003711A2 (en) 2002-06-26 2003-06-20 Sleep attack protection

Publications (2)

Publication Number Publication Date
JP2005531086A true JP2005531086A (ja) 2005-10-13
JP4660188B2 JP4660188B2 (ja) 2011-03-30

Family

ID=29779758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004517729A Expired - Fee Related JP4660188B2 (ja) 2002-06-26 2003-06-20 スリープ状態における攻撃からの保護

Country Status (8)

Country Link
US (1) US7392415B2 (ja)
EP (1) EP1516239A2 (ja)
JP (1) JP4660188B2 (ja)
KR (3) KR100692348B1 (ja)
CN (1) CN100449558C (ja)
AU (1) AU2003247595A1 (ja)
TW (1) TWI245182B (ja)
WO (1) WO2004003711A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504553A (ja) * 2003-09-04 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリをクリアするように形成されるメモリコントローラを含む、高信頼実行環境を採用するコンピュータシステム
JP2012531000A (ja) * 2009-12-16 2012-12-06 インテル・コーポレーション 隠れ実行環境における整合性検証及び証明の提供
JP2014098977A (ja) * 2012-11-13 2014-05-29 Canon Inc 情報処理装置及びその制御方法、プログラム

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7194092B1 (en) * 1998-10-26 2007-03-20 Microsoft Corporation Key-based secure storage
US7174457B1 (en) 1999-03-10 2007-02-06 Microsoft Corporation System and method for authenticating an operating system to a central processing unit, providing the CPU/OS with secure storage, and authenticating the CPU/OS to a third party
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
JP2003218724A (ja) * 2002-01-18 2003-07-31 Nec Compound Semiconductor Devices Ltd 半導体装置
US7487365B2 (en) 2002-04-17 2009-02-03 Microsoft Corporation Saving and retrieving data based on symmetric key encryption
US7890771B2 (en) 2002-04-17 2011-02-15 Microsoft Corporation Saving and retrieving data based on public key encryption
US7171663B2 (en) * 2002-12-09 2007-01-30 International Business Machines Corporation External event interrupt for server-side programs
US20050044408A1 (en) * 2003-08-18 2005-02-24 Bajikar Sundeep M. Low pin count docking architecture for a trusted platform
US20050204155A1 (en) * 2004-03-09 2005-09-15 Nec Laboratories America, Inc Tamper resistant secure architecture
EP1870814B1 (en) * 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
US8639946B2 (en) * 2005-06-24 2014-01-28 Sigmatel, Inc. System and method of using a protected non-volatile memory
US8959339B2 (en) * 2005-12-23 2015-02-17 Texas Instruments Incorporated Method and system for preventing unauthorized processor mode switches
GB2446658B (en) * 2007-02-19 2011-06-08 Advanced Risc Mach Ltd Hibernating a processing apparatus for processing secure data
US7945786B2 (en) * 2007-03-30 2011-05-17 Intel Corporation Method and apparatus to re-create trust model after sleep state
US7991932B1 (en) 2007-04-13 2011-08-02 Hewlett-Packard Development Company, L.P. Firmware and/or a chipset determination of state of computer system to set chipset mode
US8429085B2 (en) * 2007-06-22 2013-04-23 Visa U.S.A. Inc. Financial transaction token with onboard power source
US9324071B2 (en) 2008-03-20 2016-04-26 Visa U.S.A. Inc. Powering financial transaction token with onboard power source
US8117642B2 (en) * 2008-03-21 2012-02-14 Freescale Semiconductor, Inc. Computing device with entry authentication into trusted execution environment and method therefor
CN101562871B (zh) * 2008-04-18 2011-09-28 鸿富锦精密工业(深圳)有限公司 移动台及其防攻击的方法
US8291415B2 (en) * 2008-12-31 2012-10-16 Intel Corporation Paging instruction for a virtualization engine to local storage
US8839000B2 (en) * 2009-03-23 2014-09-16 Hewlett-Packard Development Company, L.P. System and method for securely storing data in an electronic device
JP5493951B2 (ja) * 2009-04-17 2014-05-14 株式会社リコー 情報処理装置、正当性検証方法及びプログラム
GB2482811B (en) * 2009-12-16 2017-07-05 Intel Corp Providing integrity verification and attestation in a hidden execution environment
US8844025B2 (en) 2010-03-26 2014-09-23 Hewlett-Packard Development Company, L.P. Storage device access authentication upon resuming from a standby mode of a computing device
US8943329B2 (en) * 2010-03-29 2015-01-27 Lenovo (Singapore) Pte. Ltd. Method and apparatus for sharing an integrity security module in a dual-environment computing device
WO2012033496A1 (en) * 2010-09-10 2012-03-15 Hewlett-Packard Development Company, L.P. Unlock a storage device
US8503674B2 (en) 2011-04-28 2013-08-06 Microsoft Corporation Cryptographic key attack mitigation
WO2013100636A1 (ko) 2011-12-30 2013-07-04 에스케이씨앤씨 주식회사 마스터 tsm
US20140344899A1 (en) * 2011-12-30 2014-11-20 Sk C&C Co., Ltd. System and method for controlling access to applet
EP2817755B1 (en) * 2012-02-20 2021-03-24 Intel Corporation Directed wakeup into a secured system environment
CN104303159B (zh) * 2012-05-29 2017-03-29 惠普发展公司,有限责任合伙企业 基于页面来源的休眠
US9811475B2 (en) * 2012-06-29 2017-11-07 Intel Corporation Methods and apparatus for a secure sleep state
US8978135B2 (en) * 2012-09-14 2015-03-10 Intel Corporation Methods and apparatus to protect memory regions during low-power states
US9378342B2 (en) 2013-11-08 2016-06-28 Dell Products L.P. Context analysis at an information handling system to manage authentication cycles
US9235729B2 (en) * 2013-11-08 2016-01-12 Dell Products L.P. Context analysis at an information handling system to manage authentication cycles
KR101442539B1 (ko) * 2013-12-31 2014-09-26 권용구 보안저장장치를 구비하는 저장 시스템 및 그 관리 방법
KR101416547B1 (ko) * 2014-02-20 2014-07-09 (주)지란지교소프트 중요 파일 자동 암복호화 방법
US10032029B2 (en) * 2014-07-14 2018-07-24 Lenovo (Singapore) Pte. Ltd. Verifying integrity of backup file in a multiple operating system environment
US9430407B2 (en) 2014-10-31 2016-08-30 Qualcomm Incorporated Method and system for secure storage and retrieval of machine state
US9910475B2 (en) * 2014-12-23 2018-03-06 Intel Corporation Processor core power event tracing
CN105847221B (zh) * 2015-01-14 2019-10-11 宇龙计算机通信科技(深圳)有限公司 一种安全信息的管理方法、装置及终端
US10198274B2 (en) * 2015-03-27 2019-02-05 Intel Corporation Technologies for improved hybrid sleep power management
US10152599B2 (en) * 2015-12-18 2018-12-11 Intel IP Corporation Security mechanisms for extreme deep sleep state
WO2017155516A1 (en) * 2016-03-08 2017-09-14 Hewlett-Packard Development Company, L.P. Securing data
JP6316370B2 (ja) * 2016-10-12 2018-04-25 インテル・コーポレーション 装置、方法、集積回路、プログラム、及び有形のコンピュータ可読記憶媒体
GB201700367D0 (en) * 2017-01-10 2017-02-22 Trustonic Ltd A system for recording and attesting device lifecycle
US10810297B2 (en) 2017-05-02 2020-10-20 Dell Products L.P. Information handling system multi-touch security system
US10586029B2 (en) 2017-05-02 2020-03-10 Dell Products L.P. Information handling system multi-security system management
CN111066374B (zh) * 2017-07-18 2023-08-15 惠普发展公司,有限责任合伙企业 用于设备管理的系统和方法
US10503898B2 (en) * 2017-10-03 2019-12-10 Grand Mate Co., Ltd. Method for defending against malware
JP6494143B2 (ja) * 2018-03-27 2019-04-03 インテル・コーポレーション 装置、方法、集積回路、プログラム、及び有形のコンピュータ可読記憶媒体
TWI783410B (zh) * 2021-03-16 2022-11-11 瑞昱半導體股份有限公司 電子裝置以及其休眠恢復方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204360A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 機密データの保護方法
EP1085396A1 (en) * 1999-09-17 2001-03-21 Hewlett-Packard Company Operation of trusted state in computing platform
JP2001202167A (ja) * 2000-01-20 2001-07-27 Toyo Commun Equip Co Ltd コンピュータ及びその制御方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699532A (en) 1970-04-21 1972-10-17 Singer Co Multiprogramming control for a data handling system
US3996449A (en) 1975-08-25 1976-12-07 International Business Machines Corporation Operating system authenticator
US4162536A (en) 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4037214A (en) 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
US4247905A (en) 1977-08-26 1981-01-27 Sharp Kabushiki Kaisha Memory clear system
US4278837A (en) 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
US4276594A (en) 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4207609A (en) 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
JPS5823570B2 (ja) 1978-11-30 1983-05-16 国産電機株式会社 液面検出装置
JPS5576447A (en) 1978-12-01 1980-06-09 Fujitsu Ltd Address control system for software simulation
US4307447A (en) 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4307214A (en) * 1979-12-12 1981-12-22 Phillips Petroleum Company SC2 activation of supported chromium oxide catalysts
US4319323A (en) 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system
US4419724A (en) 1980-04-14 1983-12-06 Sperry Corporation Main bus interface package
US4366537A (en) 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US4403283A (en) 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
DE3034581A1 (de) 1980-09-13 1982-04-22 Robert Bosch Gmbh, 7000 Stuttgart Auslesesicherung bei einchip-mikroprozessoren
US4521852A (en) 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
JPS59111561A (ja) 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US4759064A (en) 1985-10-07 1988-07-19 Chaum David L Blind unanticipated signature systems
US4975836A (en) 1984-12-19 1990-12-04 Hitachi, Ltd. Virtual computer system
JPS61206057A (ja) 1985-03-11 1986-09-12 Hitachi Ltd アドレス変換装置
FR2601525B1 (fr) 1986-07-11 1988-10-21 Bull Cp8 Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique
US5007082A (en) 1988-08-03 1991-04-09 Kelly Services, Inc. Computer software encryption apparatus
US5079737A (en) 1988-10-25 1992-01-07 United Technologies Corporation Memory management unit for the MIL-STD 1750 bus
JPH02171934A (ja) 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02208740A (ja) 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
JP2590267B2 (ja) 1989-06-30 1997-03-12 株式会社日立製作所 仮想計算機における表示制御方式
US5022077A (en) 1989-08-25 1991-06-04 International Business Machines Corp. Apparatus and method for preventing unauthorized access to BIOS in a personal computer system
JP2825550B2 (ja) 1989-09-21 1998-11-18 株式会社日立製作所 多重仮想空間アドレス制御方法および計算機システム
CA2010591C (en) 1989-10-20 1999-01-26 Phillip M. Adams Kernels, description tables and device drivers
CA2027799A1 (en) 1989-11-03 1991-05-04 David A. Miller Method and apparatus for independently resetting processors and cache controllers in multiple processor systems
US5075842A (en) 1989-12-22 1991-12-24 Intel Corporation Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism
US5108590A (en) 1990-09-12 1992-04-28 Disanto Dennis Water dispenser
US5230069A (en) 1990-10-02 1993-07-20 International Business Machines Corporation Apparatus and method for providing private and shared access to host address and data spaces by guest programs in a virtual machine computer system
US5317705A (en) 1990-10-24 1994-05-31 International Business Machines Corporation Apparatus and method for TLB purge reduction in a multi-level machine system
US5287363A (en) 1991-07-01 1994-02-15 Disk Technician Corporation System for locating and anticipating data storage media failures
US5437033A (en) 1990-11-16 1995-07-25 Hitachi, Ltd. System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
US5255379A (en) 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
US5319760A (en) 1991-06-28 1994-06-07 Digital Equipment Corporation Translation buffer for virtual machines with address space match
US5522075A (en) 1991-06-28 1996-05-28 Digital Equipment Corporation Protection ring extension for computers having distinct virtual machine monitor and virtual machine address spaces
US5455909A (en) 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
JPH06236284A (ja) 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
US5627987A (en) 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
US5574936A (en) 1992-01-02 1996-11-12 Amdahl Corporation Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system
US5421006A (en) 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5237616A (en) 1992-09-21 1993-08-17 International Business Machines Corporation Secure computer system having privileged and unprivileged memories
US5293424A (en) 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
JP2765411B2 (ja) 1992-11-30 1998-06-18 株式会社日立製作所 仮想計算機方式
US5668971A (en) 1992-12-01 1997-09-16 Compaq Computer Corporation Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
JPH06187178A (ja) 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
US5483656A (en) 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5469557A (en) 1993-03-05 1995-11-21 Microchip Technology Incorporated Code protection in microcontroller with EEPROM fuses
FR2703800B1 (fr) 1993-04-06 1995-05-24 Bull Cp8 Procédé de signature d'un fichier informatique, et dispositif pour la mise en Óoeuvre.
JPH06348867A (ja) 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
US5555385A (en) 1993-10-27 1996-09-10 International Business Machines Corporation Allocation of address spaces within virtual machine compute system
US5825880A (en) 1994-01-13 1998-10-20 Sudia; Frank W. Multi-step digital signature method and system
US5459869A (en) 1994-02-17 1995-10-17 Spilo; Michael L. Method for providing protected mode services for device drivers and other resident software
US5604805A (en) 1994-02-28 1997-02-18 Brands; Stefanus A. Privacy-protected transfer of electronic information
US5684881A (en) 1994-05-23 1997-11-04 Matsushita Electric Industrial Co., Ltd. Sound field and sound image control apparatus and method
US5539828A (en) 1994-05-31 1996-07-23 Intel Corporation Apparatus and method for providing secured communications
US5473692A (en) 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5978481A (en) 1994-08-16 1999-11-02 Intel Corporation Modem compatible method and apparatus for encrypting data that is transparent to software applications
JPH0883211A (ja) 1994-09-12 1996-03-26 Mitsubishi Electric Corp データ処理装置
EP0706275B1 (en) 1994-09-15 2006-01-25 International Business Machines Corporation System and method for secure storage and distribution of data using digital signatures
US6058478A (en) 1994-09-30 2000-05-02 Intel Corporation Apparatus and method for a vetted field upgrade
US5606617A (en) 1994-10-14 1997-02-25 Brands; Stefanus A. Secret-key certificates
US5564040A (en) 1994-11-08 1996-10-08 International Business Machines Corporation Method and apparatus for providing a server function in a logically partitioned hardware machine
US5560013A (en) 1994-12-06 1996-09-24 International Business Machines Corporation Method of using a target processor to execute programs of a source architecture that uses multiple address spaces
US5555414A (en) 1994-12-14 1996-09-10 International Business Machines Corporation Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
US5615263A (en) 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5764969A (en) 1995-02-10 1998-06-09 International Business Machines Corporation Method and system for enhanced management operation utilizing intermixed user level and supervisory level instructions with partial concept synchronization
US5717903A (en) 1995-05-15 1998-02-10 Compaq Computer Corporation Method and appartus for emulating a peripheral device to allow device driver development before availability of the peripheral device
JP3451595B2 (ja) 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
US5684948A (en) 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US5633929A (en) 1995-09-15 1997-05-27 Rsa Data Security, Inc Cryptographic key escrow system having reduced vulnerability to harvesting attacks
US5737760A (en) 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
JP3693721B2 (ja) 1995-11-10 2005-09-07 Necエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US5657445A (en) 1996-01-26 1997-08-12 Dell Usa, L.P. Apparatus and method for limiting access to mass storage devices in a computer system
US5835594A (en) 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5809546A (en) 1996-05-23 1998-09-15 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers
US5729760A (en) 1996-06-21 1998-03-17 Intel Corporation System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode
KR200144911Y1 (ko) * 1996-06-28 1999-06-15 양재신 모의충돌시험장치
US5740178A (en) 1996-08-29 1998-04-14 Lucent Technologies Inc. Software for controlling a reliable backup memory
US6055637A (en) 1996-09-27 2000-04-25 Electronic Data Systems Corporation System and method for accessing enterprise-wide resources by presenting to the resource a temporary credential
US5937063A (en) 1996-09-30 1999-08-10 Intel Corporation Secure boot
US5844986A (en) 1996-09-30 1998-12-01 Intel Corporation Secure BIOS
US5935242A (en) 1996-10-28 1999-08-10 Sun Microsystems, Inc. Method and apparatus for initializing a device
JPH10134008A (ja) * 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
US5852717A (en) 1996-11-20 1998-12-22 Shiva Corporation Performance optimizations for computer networks utilizing HTTP
US5901225A (en) 1996-12-05 1999-05-04 Advanced Micro Devices, Inc. System and method for performing software patches in embedded systems
US5757919A (en) 1996-12-12 1998-05-26 Intel Corporation Cryptographically protected paging subsystem
US5953502A (en) 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
US6044478A (en) 1997-05-30 2000-03-28 National Semiconductor Corporation Cache with finely granular locked-down regions
US5987557A (en) 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6035374A (en) 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method of executing coded instructions in a multiprocessor having shared execution resources including active, nap, and sleep states in accordance with cache miss latency
US6014745A (en) 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
US5978475A (en) 1997-07-18 1999-11-02 Counterpane Internet Security, Inc. Event auditing system
US5919257A (en) 1997-08-08 1999-07-06 Novell, Inc. Networked workstation intrusion detection system
US6233685B1 (en) * 1997-08-29 2001-05-15 Sean William Smith Establishing and employing the provable untampered state of a device
US5935247A (en) 1997-09-18 1999-08-10 Geneticware Co., Ltd. Computer system having a genetic code that cannot be directly accessed and a method of maintaining the same
US5970147A (en) 1997-09-30 1999-10-19 Intel Corporation System and method for configuring and registering a cryptographic device
US6188257B1 (en) * 1999-02-01 2001-02-13 Vlsi Technology, Inc. Power-on-reset logic with secure power down capability
US6275933B1 (en) 1999-04-30 2001-08-14 3Com Corporation Security system for a computerized apparatus
US7270193B2 (en) * 2000-02-14 2007-09-18 Kabushiki Kaisha Toshiba Method and system for distributing programs using tamper resistant processor
AU2001239854A1 (en) * 2000-02-23 2001-09-03 Iridian Technologies, Inc. Tamper proof case for electronic devices having memories with sensitive information
US20020120843A1 (en) * 2001-02-21 2002-08-29 Goodman Steven Dale Method and system for preventing reset of a cryptographic subsystem when entering or recovering from a powered-off sleep state
EP1271277A3 (en) * 2001-06-26 2003-02-05 Redstrike B.V. Security system and software to prevent unauthorized use of a computing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09204360A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 機密データの保護方法
EP1085396A1 (en) * 1999-09-17 2001-03-21 Hewlett-Packard Company Operation of trusted state in computing platform
JP2001202167A (ja) * 2000-01-20 2001-07-27 Toyo Commun Equip Co Ltd コンピュータ及びその制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504553A (ja) * 2003-09-04 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリをクリアするように形成されるメモリコントローラを含む、高信頼実行環境を採用するコンピュータシステム
JP4695082B2 (ja) * 2003-09-04 2011-06-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリをクリアするように形成されるメモリコントローラを含む、高信頼実行環境を採用するコンピュータシステム
JP2012531000A (ja) * 2009-12-16 2012-12-06 インテル・コーポレーション 隠れ実行環境における整合性検証及び証明の提供
JP2014098977A (ja) * 2012-11-13 2014-05-29 Canon Inc 情報処理装置及びその制御方法、プログラム

Also Published As

Publication number Publication date
TW200405963A (en) 2004-04-16
CN100449558C (zh) 2009-01-07
WO2004003711A2 (en) 2004-01-08
KR100692348B1 (ko) 2007-03-09
KR20070014208A (ko) 2007-01-31
TWI245182B (en) 2005-12-11
AU2003247595A1 (en) 2004-01-19
AU2003247595A8 (en) 2004-01-19
US7392415B2 (en) 2008-06-24
WO2004003711A3 (en) 2004-03-25
CN1662869A (zh) 2005-08-31
EP1516239A2 (en) 2005-03-23
KR20050008847A (ko) 2005-01-21
US20040003273A1 (en) 2004-01-01
KR20070011623A (ko) 2007-01-24
KR100823374B1 (ko) 2008-04-17
JP4660188B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4660188B2 (ja) スリープ状態における攻撃からの保護
JP4822646B2 (ja) 分離実行環境で使用するためのキー階層の生成
US10019601B2 (en) Method and apparatus for securely saving and restoring the state of a computing platform
US6581162B1 (en) Method for securely creating, storing and using encryption keys in a computer system
JP5249399B2 (ja) 安全なメモリ区分を使用した安全な実行のための方法および装置
KR101735023B1 (ko) 민감한 코드와 데이터를 보호하는 아키텍처를 포함하는 방법 및 장치
Suh et al. AEGIS: A single-chip secure processor
JP4498735B2 (ja) オペレーティングシステムおよびカスタマイズされた制御プログラムとインタフェースする安全なマシンプラットフォーム
US8332635B2 (en) Updateable secure kernel extensions
TWI584152B (zh) 用於電腦安全的系統及其方法
KR100611687B1 (ko) 멀티-토큰 실 및 실 해제
KR100871181B1 (ko) 재설정에 뒤따르는 메모리 공격에 대한 방어
US8799673B2 (en) Seamlessly encrypting memory regions to protect against hardware-based attacks
JP2008052704A (ja) コンピュータおよび共有パスワードの管理方法
Ling et al. Secure boot, trusted boot and remote attestation for ARM TrustZone-based IoT Nodes
US20130091324A1 (en) Data processing apparatus and validity verification method
Cheruvu et al. Base Platform Security Hardware Building Blocks
Duc et al. Improving virus protection with an efficient secure architecture with memory encryption, integrity and information leakage protection
Emanuel Tamper free deployment and execution of software using TPM
JP2004280678A (ja) データ処理装置、およびデータ処理方法
Platte A security architecture for microprocessors
MXPA00005079A (en) Method and apparatus for controlling access to confidential data

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees