JP2005521208A - エレクトロルミネセントランプのための駆動回路 - Google Patents
エレクトロルミネセントランプのための駆動回路 Download PDFInfo
- Publication number
- JP2005521208A JP2005521208A JP2003577580A JP2003577580A JP2005521208A JP 2005521208 A JP2005521208 A JP 2005521208A JP 2003577580 A JP2003577580 A JP 2003577580A JP 2003577580 A JP2003577580 A JP 2003577580A JP 2005521208 A JP2005521208 A JP 2005521208A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current pulse
- signal
- frequency signal
- low frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B44/00—Circuit arrangements for operating electroluminescent light sources
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Electronic Switches (AREA)
Abstract
エレクトロルミネセントランプのためのドライバ(1)が、出力部(2)において第1の極性を有する電流パルスを発生するための第1の電流パルス発生器(11)、及び出力部(2)において第1の極性とは反対の第2の極性を有する電流パルスを発生するための第2の電流パルス発生器(21)を有する。制御装置(30)は、第1及び第2の電流パルス発生器(11,21)に作動的に結合され、第1及び第2の電流パルス発生器(11,21)のオン及びオフを切り替える。この制御装置(30)は、出力電圧期間のうちの少なくとも一部分の間、第1及び第2の電流パルス発生器(11,21)の両方をオフに切り替える。
Description
本発明は、概して、エレクトロルミネセントランプのための駆動回路に関する。エレクトロルミネセントランプは、例えば、携帯電話、パーソナル携帯情報機器のようなハンドヘルド装置、ウェブ端末及びキャッシュ端末のような電源から供給を受ける小型の装置、及び自動車のアプリケーションに使用される。
一般に知られているように、エレクトロルミネセントランプは交流電圧によって駆動される。共振手段によって発生するサイン波電圧でエレクトロルミネセントランプを駆動することは可能であるけれども、通常は、電圧源に接続する及び電圧源から切り離すためのスイッチを用いて、エレクトロルミネセントランプを矩形波電圧で駆動することが好ましい。先行技術の好適実施例では、正の電流パルスが電圧期間の前半の間にドライバ出力部に印加され、負の電流パルスが電圧期間の後半の間にドライバ出力部に印加される。エレクトロルミネセントランプは、電流パルスがランプを特定の電圧に充電するような容量特性を有する。斯かるドライバの実施例の一例が米国特許5,349,269号に開示されている。この先行技術の装置では、2つのインバータは、エレクトロルミネセントランプの異なる端子に結合される出力部を有する。制御回路は、交互に、2つのインバータのパルスがエレクトロルミネセントランプに印加されるように、2つのインバータの動作を制御する。
先行技術のドライバ回路では、電流パルスが電圧期間の全体にわたって印加されることが通常である。その結果として生じるドライバ回路の出力部における電圧(即ち、ランプ電圧)の波形が図1に示されている。図1において、電圧期間はTで示されている。
ランプ電圧が第1の極性を有する電圧期間の前半がAで示されている。ランプ電圧が反対の極性を有するランプ電圧の後半がBで示されている。以下、第1の極性は正として示され、第2の極性は負として示される。簡単な参考として、電圧期間の前半が以下に正の電圧期間Aとして示され、一方、電圧期間の後半が以下に負の電圧期間Bとして示されている。
ランプ電圧が第1の極性を有する電圧期間の前半がAで示されている。ランプ電圧が反対の極性を有するランプ電圧の後半がBで示されている。以下、第1の極性は正として示され、第2の極性は負として示される。簡単な参考として、電圧期間の前半が以下に正の電圧期間Aとして示され、一方、電圧期間の後半が以下に負の電圧期間Bとして示されている。
時刻t0において正の電圧期間Aの開始が示されている。この瞬間、正の電流パルスがランプに印加され、ランプ電圧を上昇させる。正の電圧期間Aは時刻t1において終了し、この瞬間に負の電圧期間Bが始まる。上に記載したのと同様に、時刻t1において、負の電流パルスがランプに印加され、ランプ電圧を負のレベルにする。
負の電圧期間Bは時間t2まで続き、その後、上記のサイクルが繰り返される。
従って、電圧サイクル全体の間ずっと、電流パルスが発生し、電圧曲線上にスパイクとして図示されている。
上記の参考の型式のドライバ回路は、電流パルスの発生に関連する欠点を受ける。第1の不利な点は、電流パルスがEMIの原因であるという事実に関する。第2の不利な点は、スイッチング損失は各電流パルスに関連するという事実に関する。一方、図1から分かるように、ランプ電圧は、電圧期間の前半及び後半の後の部分の間は大きく変化しないのに対し、電流パルスの発生及びそれらに関連する不利な点は存続する。
本発明の重要な目的は、先行技術の不利な点を低減することにある。本発明の特定の目的は、ドライバ回路の効率を向上させることにある。本発明は独立項によって規定される。従属項は有利な実施例を規定する。
本発明は、電圧期間の半分の期間それぞれの後の部分の間は、ランプ電圧があまり変化しないので、電流パルスを省略することができ、従ってドライバ出力における電圧レベルの影響をほとんど受けること無く電流パルスの不利な影響を回避するという認識に基づく。
上記の目的を達成し、上記の認識に基づくために、本発明により提案されるドライバ回路の重要な態様は、電流パルスが、正又は負の電圧期間A,Bの始めの部分の間にのみ発生し、正又は負の電圧期間A,Bの終わりの部分の間は禁止されることである。本発明は従来と同じハードウェアを使用することができる一方で、相違は制御方式である。従来の解決策はパルス幅変調(PWM)充電フェーズ及びPWM放電フェーズを有することである。本発明の好適実施例では、4つのフェーズ、即ち、PWM充電フェーズ、非PWM充電フェーズ、PWM放電フェーズ、及び非PWM放電フェーズが存在する。この利点は、少ないPWMスイッチング損失による低電力消費である。これはモバイルアプリケーションに特に有益である。
本発明のこれら及び他の態様、特徴並びに利点は、図面を基準にして本発明によるドライバの好適実施例の以下の記述によって更に説明される。図面中の同じ符号は同じ又は同様の部分を示す。
図2はドライバ回路1を概略的に示し、図3は本発明によるその作動を概略的に示すグラフである。ドライバ回路1は出力部2を有する。エレクトロルミネセントランプ3は、出力部2と基準電圧レベルVR(典型的には、マス(mass))との間に接続される。第1のインバータ11は出力部2に結合され、この第1のインバータ11は正の電流パルスを発生するものであり、この目的のため、第1のインバータ11は基準電圧レベルVRよりも高いレベルの電圧を発生する第1の電圧源VPに関連している。同様に、第2のインバータ21は出力部2に結合され、負の電流パルスを発生するものであり、この目的のため、この第2のインバータ21は基準電圧レベルVRよりも低いレベルの電圧を発生する第2の電圧源VNに関連している。制御装置30は、インバータ11及び21の作動を制御する。
上記の基準電圧レベルよりも高い電圧及び低い電圧を発生するために2つの電圧源が存在していることが本質的であるとは限らないことに注意すべきである。インバータの実現次第では、第2の電圧源VNは第1の電圧源VPより低いレベルの電圧を発生すれば十分の場合があり、斯かる場合には、第2のインバータ21は、例えば出力部2と基準電圧レベルVR(マス(mass))との間に結合することができる。
図3は、I11において第1のインバータ11の電流パルスを示し、I21において第2のインバータ21の負の電流パルスを示し、VLにおいて、出力部2における出力電圧、即ちランプ3に印加されるランプ電圧を示すグラフである。図1と同様に、ランプ電圧期間の全体がTで示され、正のランプ電圧期間はAで示され、負のランプ電圧期間はBで示されている。
正の電圧期間は時刻t0において開始する。その瞬間に、第1のインバータ11は、制御装置30の制御の下で、正の電流パルスI11を発生し始め、それはランプ3に印加され、その結果ランプ電圧VLが上昇する。
正の電圧期間Aは時刻t1において終了する。本発明の重要な態様によれば、正の電流パルスは、正の電圧期間Aの時刻t3(時刻t0とt1との間)とt1との間の後の部分において、ランプ3に印加されない。好ましくは、t3はt0とt1との間のおよそ中間に存在する。
可能な実現例では、図3に示すように、第1のインバータ11はt3とt1との間の期間に如何なる電流パルスも発生しない。別の可能な実施例では、第1のインバータ11は正の電流パルスを発生し続けるが、電流パルスが出力部2に到達することを防止するための手段が備えられる。この実現例は図示されていない。
図3から分かるように、ランプ電圧レベルVLは、正の電圧期間Aのt3とt1との間の後の部分において、わずかに減少する。しかし、t3からt1への時間間隔の間の残存電圧は、ランプ3を持続するには十分である。一方、t3からt1までの時間間隔に電流パルスは発生しないので、電流パルスに関連する上記の不利な点は回避される。従って、EMIは発生せず、t3からt1までの時間間隔にスイッチング損失は生じない。
t1において、第2のインバータ21は、制御装置30の制御の下で負の電流パルスI21を発生し始め、それは出力部2に印加され、ランプ電圧VLを負の極性で増加させる。t1とt2との間、及び好ましくはt1とt2との間の中間のt4において、第2のインバータ21は、制御装置30の制御の下で、その電流パルスの発生を停止する。上記と同様に、ランプ電圧VL(現在、負の極性を有している)はt4からt2までの時間間隔においてわずかに減少するが、(負の)電圧レベルは、ランプ3の「輝き」を持続するのに十分残っている。
上記において、スイッチング損失は電流パルスに関連しており、更に、t3からt1まで及びt4からt2までの時間間隔においてスイッチング損失が生じないという事実によって、本発明により備えられるドライバ回路の効果が向上することが説明されている。スイッチング損失は、電圧極性が反転するとき、即ち時刻t1、t2等においても生じる。本発明により提案されるドライバ回路の他の利点は、時刻t1、t2等におけるスイッチング損失が減少するので、t3からt1まで及びt4からt2までの上記間隔において電圧レベルVLの減少がわずかなことである。
図2に概略的に示されている実施例では、第1のインバータ11及び第2のインバータ21は共通のランプ電極に結合され、他方のランプ電極は基準電圧レベルに接続される。しかし、当業者に明らかなように、第1のインバータが第1のランプ電極に結合され、第2のインバータが第2のランプ電極に結合されることも可能である。
図4A及び図4Bは、本発明によるドライバ回路の実用的な実施例を概略的に示す。図4A及び図4Bの実施例では、2つのインバータは、図2を基準にして説明されたインバータ11及び21のように、完全に別々ではなく、以下に記載するように部品を共通に有する。
図4Aにおいて、インダクタ60は、第1のダイオード51のカソード端子に接続された第1の端子61を有し、第1のダイオードは第1の制御可能スイッチ41を通じて第1の出力端子2aに結合されたアノード端子を有し、後述するように、スイッチ41は第1の制御信号SC1によって制御される。インダクタ60は第2のダイオード52のアノード端子に接続される第2の端子62を有し、そのカソード端子は第2の制御可能スイッチ42を通じて第1の出力端子2aに結合され、後述するように、第2のスイッチ42は第2の制御信号SC2によって制御される。第1のインダクタ端子61は第3の制御可能スイッチ43を通じて正の電圧源V+に結合され、後述するように、第3のスイッチ43は第3の制御信号SC3によって制御される。第2のインダクタ端子62は第4の制御可能スイッチ44を通じて、基準電圧源(この場合はマス(mass))に結合され、後述するように、第4のスイッチ44は第4の制御信号SC4によって制御される。第2の出力端子2bが示されており、これも上記基準電圧(この場合はマス(mass))に接続されている。
当業者にとって明らかなように、制御可能スイッチは例えばトランジスタによって実現できる。
図4Bは、制御可能スイッチ41−44のための制御信号を発生するための制御回路70の可能な実現例を示す。ここでは、スイッチが第1の所定のレベル(論理的にハイ)より上の制御信号を受け取るとスイッチが閉じ(即ち、スイッチは導電経路を形成する)、第2の所定のレベル(論理的にロー)より下の制御信号を受け取るとスイッチが開く(即ち、スイッチは導電的ではない)としており、この場合、それら2つのレベルは同一又は異なっていてもよい。しかしながら、当業者にとって他の実現例が可能でもあることも明らかだろう。
図4Bに示される制御回路70は、5つのANDゲート71−75、2つのORゲート76−77、インバータ81及び3つの信号源91−93を有する。第1の信号源91は第1の低周波数信号S1を発生する。第2の信号源92は、第1の信号S1の周波数より高い周波数を有する第2の周波数信号S2を発生する。好ましくは、第2の低周波信号S2の周波数は、第1の低周波信号S1の周波数の2倍である。例示的な実施例では、第1の低周波信号S1が270Hzの周波数を有するのに対し、第2の低周波信号S2は、540Hzの周波数を有する。
第1及び第2の信号源は、独立した信号発生器によって実現することができる。しかし、好適実施例では、第1の信号S1は、それ自体周知の分周器によって、第2の信号S2から得られる。
第3の信号源93は、相対的に高い周波数信号S3を発生する。一般的に、高周波数信号S3の周波数は、10kHzと100kHzとの間の範囲内で選択することができる。例示的な実施例では、第3の周波数信号S3の周波数は20kHzとすることができる。
第2の周波数信号S2は、第1のANDゲート71、第2のANDゲート72、第3のANDゲート73、第4のANDゲート74及び第5のANDゲート75に印加される。第1の周波数信号S1が第2のANDゲート72及び第5のANDゲート75に印加される。この第1の周波数信号S1はインバータ81にも印加され、それは反転された第1の周波数信号SI1を供給し、第1のANDゲート71及び第3のANDゲート73に印加される。
第3のANDゲート73の出力信号は、第1のORゲート76の第1の端子に印加される。第3のANDゲート73は第1のANDゲート71と同じ入力信号を受け取り、その出力信号は第1のANDゲート71の出力信号と同一である。従って、簡略化された実施例では、第3のANDゲート73を省略することができ、その代わりに、第1のANDゲート71の出力信号を第1のORゲート76に印加することができるだろう。
第5のANDゲート75の出力信号は第2のORゲート77の入力端子に印加される。第5のANDゲート75の入力信号は第2のANDゲート72の入力信号と同一であるので、その出力信号は第2のANDゲート72の出力信号と同一である。従って、簡略化された実施例では、第5のANDゲート75は省略することができ、その代わりに、第2のANDゲート72の出力信号を第2のORゲート77に印加することができるだろう。
高周波数信号S3は第4のANDゲート74に印加され、その出力信号は第1のORゲート76と第2のORゲート77との両方に印加される。
図5は種々の信号の波形を示す。図5において、第1及び第2の低周波数信号S1及びS2が同相であるとする。
第1のANDゲート71及び第3のANDゲート73の出力は、第2の信号S2がHIGHで第1の信号S1がLOWであるとき、HIGHである。第1のANDゲート71の出力信号は、第1の制御信号SC1として、第1の制御可能スイッチ41に印加される。
第2のANDゲート72及び第5のANDゲート75の出力は、第2の信号S2がHIGHで第1の信号S1がHIGHのとき、HIGHである。第2のANDゲート72の出力は、第2の制御信号SC2として、第2の制御可能スイッチ42に印加される。
第4のANDゲート74は、実際上、第2の低周波数信号S2とともに高周波数信号S3でゲート制御する。従って、第4のANDゲート74の出力信号は、第2の低周波数信号S2がHIGHのとき、その期間は、高周波数信号である。第1のORゲート76は第4のANDゲート74の高周波数出力信号をANDゲート73の出力信号に加え、そのため第1のORゲート76の出力信号は、以下の通りである。
(*) 第2の制御信号SC2がHIGHの期間の間は、高周波数信号、及び
(*) 第1の制御信号SC1がHIGHの期間の間は、HIGH信号。
同様に、第2のORゲート77の出力信号は以下のとおりである。
(*) 第1の制御信号SC1がHIGHの期間の間は、高周波信号、及び
(*) 第2の制御信号SC2がHIGHの期間の間は、HIGH信号。
(*) 第2の制御信号SC2がHIGHの期間の間は、高周波数信号、及び
(*) 第1の制御信号SC1がHIGHの期間の間は、HIGH信号。
同様に、第2のORゲート77の出力信号は以下のとおりである。
(*) 第1の制御信号SC1がHIGHの期間の間は、高周波信号、及び
(*) 第2の制御信号SC2がHIGHの期間の間は、HIGH信号。
第1のORゲート76の出力信号は第4の制御信号SC4として第4の制御可能スイッチ44に印加されるのに対し、第2のORゲート77の出力信号は第3の制御信号SC3として第3の制御可能スイッチ43に印加される。
図4A及び図4Bに示されるドライバ回路の作動は、次の通りである。t0とt3との間の第1のフェーズP1では、第2の制御可能スイッチ42及び第3の制御可能スイッチ43は閉じ(導通)、第1のスイッチ41は開き(非導通)、第4の制御可能スイッチ44は高周波数源93の高周波数で切り替わる。従って、ドライバ回路は、アップコンバータとして作動する。正の電流パルスは出力端子2a及び2bに接続されるエレクトロルミネセントランプ3に印加され、出力端子2aにおける電圧レベルVLを上昇させる。
t3とt1との間の第2のフェーズP2では、全てのスイッチ41−44は開き(非導通)、出力端子2aにおける出力電圧VLはゆっくり減少する。
時刻t1において、第1の制御可能スイッチ41及び第4の制御可能スイッチ44は閉じ(導通になる)、第3の制御可能スイッチ43は高周波数源93の高周波数で切り替えられる。第1及び第4の制御可能スイッチ41及び44が両方とも導通になるとすぐに、エレクトロルミネセントランプ3はスイッチ41、ダイオード51、インダクタ60及びスイッチ44を通じて放電される。放電されるエネルギー量は、フェーズP2で減少する電圧レベルのため減少した。
t1とt4との間の第3のフェーズP3の間、第1の制御可能スイッチ41及び第4の制御可能スイッチ44は閉じたままであり(導通)、第2の制御可能スイッチ42は開いたままであり(非導通)、第3の制御可能スイッチ43は高周波数源93の高周波数で切り替わる。従って、ドライバ回路は、反転型コンバータ又はフライバック型コンバータとして作動する。第3の制御可能スイッチ43が導通している限り、スイッチ43、インダクタ60及びスイッチ44を流れる電流は増加する。第3の制御可能スイッチ43が非導通になるとき、ダイオード51は導通し始め、出力端子2aは負の電位に引き寄せられる。
t4とt2との間の第4のフェーズP4の間、全てのスイッチ41−44は再び開き(非導通)、出力端子2aにおける出力電圧VLはゆっくり減少する。時刻t2において、上記のサイクルが繰り返される。
本発明は上で述べた例示的な実施例に限定されず、種々の変形例及び修正例は添付された請求項に規定されるような発明の保護範囲内において可能であることは、当業者にとって明らかだろう。単語「有する」は、請求項に列挙された以外の素子又はステップの存在を排除するものではない。構成要素が単数であることは、斯かる構成要素の複数の存在を排除するものではない。本発明は、幾つかの個別の素子を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実現することができる。幾つかの手段を列挙している装置の請求項では、これらの手段のいくつかは、ハードウェアと全く同一の項目によって実現できる。特定の手段が互いに異なる従属項に挙げられているという単なる事実は、これらの手段の組合せを有利に使用することができないことを示すものではない。
Claims (12)
- エレクトロルミネセントランプのためのドライバであって、前記ドライバが、
前記エレクトロルミネセントランプを接続するための出力部、
前記出力部において第1の極性を有する電流パルスを発生するための第1の電流パルス発生手段、
前記出力部において前記第1の極性とは反対の第2の極性を有する電流パルスを発生するための第2の電流パルス発生手段、
前記第1及び第2の電流パルス発生手段に作動的に結合され、前記第1及び第2の電流パルス発生手段のオン及びオフを切り替える制御手段を有し、
前記制御手段が、出力電圧期間のうちの少なくとも一部分の間、前記第1の電流パルス発生手段と第2の電流パルス発生手段との両方をオフに切り替えるドライバ。 - 前記制御手段は、
− 第1のフェーズの間、第1の電流パルス発生手段をオン状態に維持し、第2の電流パルス発生手段をオフ状態に維持し、
− 第1のフェーズに続く第2のフェーズの間、第1の電流パルス発生手段をオフ状態に維持し、第2の電流パルス発生手段をオフ状態に維持し、
− 第2のフェーズに続く第3のフェーズの間、第1の電流パルス発生手段をオフ状態に維持し、第2の電流パルス発生手段をオン状態に維持し、
− 第3のフェーズに続く第4のフェーズの間、第1の電流パルス発生手段をオフ状態に維持し、第2の電流パルス発生手段をオフ状態に維持する、
請求項1によるドライバ。 - 第2のフェーズの期間は第1のフェーズの期間にほぼ等しく、第4のフェーズの期間は第3のフェーズの期間にほぼ等しい請求項2によるドライバ。
- 前記第3のフェーズの期間は、前記第1のフェーズの期間にほぼ等しい請求項2によるドライバ。
- インダクタ、
前記インダクタの第1の端子と第1の出力端子との間に結合され、前記第1の出力端子に向いたアノードを有する第1のダイオード及び第1の制御可能スイッチの直列接続部、
前記インダクタの第2の端子と前記第1の出力端子との間に結合され、前記第1の出力端子に向いたカソードを有する第2のダイオード及び第2の制御可能スイッチの直列接続部、
前記インダクタの第1の端子と第1の電圧源との間に結合された第3の制御可能スイッチ、
前記インダクタの第2の端子と第2の電圧源との間に結合された第4の制御可能スイッチ、
前記スイッチを制御するための制御信号を発生する制御手段、
を有する請求項1によるドライバ。 - 前記制御手段は、出力電圧期間の少なくとも一部の間、全ての前記スイッチが非導通状態に維持されるように制御信号を発生する請求項5によるドライバ。
- 前記制御手段が、
−第1のフェーズの間、前記第1の制御可能スイッチが非導通状態、前記第2及び第3の制御可能スイッチが導通状態、及び前記第4の制御可能スイッチが相対的に高い周波数でオン/オフが切り替えられ、
−前記第1のフェーズに続く第2のフェーズの間、全ての前記スイッチが非導通状態に維持され、
−前記第2のフェーズに続く第3のフェーズの間、前記第2の制御可能スイッチが非導通状態、前記第1及び第4の制御可能スイッチが導通状態、及び前記第3の制御可能スイッチが相対的に高い周波数でオン/オフが切り替えられ、
−前記第3のフェーズに続く第4のフェーズの間、全ての前記制御可能スイッチが非導通状態に維持される、
ように制御信号を発生する請求項6によるドライバ。 - 前記制御手段が、
第1の低周波数信号を発生するための第1の信号源、
前記第1の信号の周波数より高い周波数を有する第2の低周波数信号を発生するための第2の信号源、
前記第2の低周波数信号及び反転された前記第1の低周波数信号を受け取るように結合され、前記第1の制御可能スイッチに前記第1の制御信号を供給するための第1のANDゲート、
前記第2の低周波数信号及び前記第1の低周波数信号を受け取るように結合され、前記第2の制御可能スイッチに前記第2の制御信号を供給するための第2のANDゲート、
を有する請求項7によるドライバ。 - 相対的に高い周波数信号を発生する第3の信号源、
前記第2の低周波数信号及び前記相対的に高い周波数信号を受け取るように結合された第4のANDゲート、
前記第2の低周波数信号及び前記反転された第1の低周波数信号を受け取るように結合された第3のANDゲート、
前記第2の低周波数信号及び前記第1の低周波数信号を受け取るように結合された第5のANDゲート、
前記第3及び第4のANDゲートの出力信号を受け取るように結合され、前記第4の制御可能スイッチに前記第4の制御信号を供給するための第1のORゲート、
前記第5及び第4のANDゲートの出力信号を受け取るように結合され、前記第3の制御可能スイッチに前記第3の制御信号を供給するための第2のORゲート、
を有する請求項7によるドライバ。 - 前記第2の低周波数信号の周波数が前記第1の低周波数信号の周波数の2倍である請求項8によるドライバ。
- エレクトロルミネセントランプ、及び
前記エレクトロルミネセントランプのための請求項1に記載のドライバ、
を有するエレクトロルミネセントランプ装置。 - エレクトロルミネセントランプを駆動する方法であって、前記方法が、
第1のフェーズで、前記ランプに第1の極性の電流パルスを供給するステップ、
第3のフェーズで、前記ランプに前記第1の極性とは反対の第2の極性の電流パルスを供給するステップ、
を有し、
前記第1のフェーズの終わりと前記第3のフェーズの開始との間に、実質的にパルスの無い第2のフェーズが存在する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02076144 | 2002-03-19 | ||
PCT/IB2003/000759 WO2003079733A1 (en) | 2002-03-19 | 2003-02-25 | Driver circuit for an electroluminescent lamp |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005521208A true JP2005521208A (ja) | 2005-07-14 |
Family
ID=27838108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003577580A Withdrawn JP2005521208A (ja) | 2002-03-19 | 2003-02-25 | エレクトロルミネセントランプのための駆動回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20050104535A1 (ja) |
EP (1) | EP1488667A1 (ja) |
JP (1) | JP2005521208A (ja) |
CN (1) | CN1643990A (ja) |
AU (1) | AU2003206074A1 (ja) |
TW (1) | TW200306130A (ja) |
WO (1) | WO2003079733A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9582888B2 (en) * | 2014-06-19 | 2017-02-28 | Qualcomm Incorporated | Structured light three-dimensional (3D) depth map based on content filtering |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4527096A (en) * | 1984-02-08 | 1985-07-02 | Timex Corporation | Drive circuit for capacitive electroluminescent panels |
WO1993007733A1 (en) * | 1991-10-11 | 1993-04-15 | Norand Corporation | Drive circuit for electroluminescent panels and the like |
US5336978A (en) * | 1991-11-18 | 1994-08-09 | Alessio David S | Drive circuit for electroluminescent lamps |
US5349269A (en) * | 1993-03-29 | 1994-09-20 | Durel Corporation | Power supply having dual inverters for electroluminescent lamps |
EP0655826B1 (en) * | 1993-11-29 | 1998-01-21 | STMicroelectronics S.r.l. | DC-DC boost converter for driving a capacitive load |
US5463283A (en) * | 1994-05-24 | 1995-10-31 | Bkl, Inc. | Drive circuit for electroluminescent lamp |
US5686797A (en) * | 1994-05-24 | 1997-11-11 | Bkl, Inc. | Electronluminescent lamp inverter |
US5559402A (en) * | 1994-08-24 | 1996-09-24 | Hewlett-Packard Company | Power circuit with energy recovery for driving an electroluminescent device |
US5623185A (en) * | 1995-04-24 | 1997-04-22 | Timex Corporation | Adjustable drive circuit for capacitive electroluminescent lamps |
US5789870A (en) * | 1996-05-06 | 1998-08-04 | Durel Corporation | Low noise inverter for EL lamp |
US5808884A (en) * | 1996-07-16 | 1998-09-15 | Texas Instruments Incorporated | Circuit and method for conserving energy in a boost regulator circuit |
US6157138A (en) * | 1998-12-31 | 2000-12-05 | Telefonaktiebolaget Lm Ericsson | Apparatus for illuminating an electroluminescent lamp that preserves battery power |
US6204609B1 (en) * | 2000-01-13 | 2001-03-20 | Durel Corporation | Enhanced inverter for powering an EL lamp |
US6320323B1 (en) * | 2000-05-18 | 2001-11-20 | Durel Corporation | EL driver with lamp discharge monitor |
-
2003
- 2003-02-25 AU AU2003206074A patent/AU2003206074A1/en not_active Abandoned
- 2003-02-25 US US10/507,952 patent/US20050104535A1/en not_active Abandoned
- 2003-02-25 WO PCT/IB2003/000759 patent/WO2003079733A1/en not_active Application Discontinuation
- 2003-02-25 JP JP2003577580A patent/JP2005521208A/ja not_active Withdrawn
- 2003-02-25 EP EP03702958A patent/EP1488667A1/en not_active Withdrawn
- 2003-02-25 CN CNA038065657A patent/CN1643990A/zh active Pending
- 2003-03-14 TW TW092105643A patent/TW200306130A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
AU2003206074A1 (en) | 2003-09-29 |
TW200306130A (en) | 2003-11-01 |
EP1488667A1 (en) | 2004-12-22 |
CN1643990A (zh) | 2005-07-20 |
WO2003079733A1 (en) | 2003-09-25 |
US20050104535A1 (en) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2289807A (en) | Inverter for electroluminescent lamp | |
US5789870A (en) | Low noise inverter for EL lamp | |
US5686797A (en) | Electronluminescent lamp inverter | |
JP2005151791A (ja) | パルス幅変調器及びそのローディングシステム | |
US6570347B2 (en) | Gas-discharge lamp having brightness control | |
CA2519605A1 (en) | Discharge lamp lighting control device | |
WO2008029509A1 (fr) | Circuit de génération de formes d'onde triangulaires, procédé de génération, inverseur les utilisant, dispositif émettant de la lumière et télévision à cristaux liquides | |
EP1300054B1 (en) | El driver with lamp discharge monitor | |
US5065072A (en) | Power supply circuit for an arc lamp, in particular for a motor vehicle headlight | |
JP2002354783A (ja) | 電源装置 | |
CN102379162B (zh) | 用于驱动高压气体放电灯的电路装置和方法 | |
US7907426B2 (en) | Flyback circuit providing synchronized control | |
US8513903B2 (en) | Discharge lamp lighting device | |
JP2005521208A (ja) | エレクトロルミネセントランプのための駆動回路 | |
JP4193798B2 (ja) | 放電管点灯装置 | |
JP4060184B2 (ja) | 回路 | |
JP2004192898A (ja) | El素子駆動回路 | |
US6376934B1 (en) | Voltage waveform generator | |
JP3769993B2 (ja) | 放電灯点灯装置 | |
JP3195692B2 (ja) | 電流共振型インバータ | |
JP5885544B2 (ja) | 圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法 | |
JP2672692B2 (ja) | El点灯回路 | |
MX2007012118A (es) | Circuito de arranque de impulso. | |
US20080197787A1 (en) | Sinusoidal discharge for EL lamp | |
KR100827433B1 (ko) | 용량성 부하소자의 전원 공급 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |