JP2005507135A - メモリ構造 - Google Patents
メモリ構造 Download PDFInfo
- Publication number
- JP2005507135A JP2005507135A JP2003540994A JP2003540994A JP2005507135A JP 2005507135 A JP2005507135 A JP 2005507135A JP 2003540994 A JP2003540994 A JP 2003540994A JP 2003540994 A JP2003540994 A JP 2003540994A JP 2005507135 A JP2005507135 A JP 2005507135A
- Authority
- JP
- Japan
- Prior art keywords
- energy storage
- memory
- memory cell
- structure according
- memory structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/10—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using multi-axial storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Static Random-Access Memory (AREA)
- Arrangement Or Mounting Of Propulsion Units For Vehicles (AREA)
Abstract
本発明は、エネルギー蓄積装置（Ｅ２‐Ｅ５）を備えたメモリ構造に関するものである。エネルギー蓄積装置（Ｅ２‐Ｅ５）は、書き込み電流または読み出し電流が流れている間に、もたらされるエネルギーを蓄積する。このエネルギーは、新しい書き込み工程または読み出し工程のために、使用できる。
Description
【０００１】
本発明は、少なくとも１つのメモリセルアレイと、少なくとも１つのジェネレータ（Generatoreinrichtung）とを備えたメモリ構造に関するものである。上記メモリセルアレイでは、複数のメモリセルが、ビット線およびワード線に接続されている。また、上記ジェネレータは、少なくとも１つのメモリセルへの書き込み、および／または、このメモリセルからの読み出しを行うために、メモリセルに割り当てられたビット線および／またはワード線に電流を供給する。上記メモリ構造は、ＭＲＡＭ構造（ＭＲＡＭ＝磁気抵抗ランダムアクセスメモリ）であることが、好ましい。
【０００２】
メモリセル（特にＭＲＡＭメモリセル）への情報の書き込みは、固定電位（festes Potential）（特にアース）に対して一定の電流源から供給される電流によって行われる。この電流によって、ＭＲＡＭ構造における各メモリセルの（トンネル障壁層によって分離された）磁気抵抗層の分極方向が、電流の方向に応じて平行または反平行になる。周知のように、分極方向が平行である場合には、分極方向が反平行である場合よりも、抵抗値が低くなる。また、書き込み電流には、パルスが用いられる。なお、書き込み工程に関しては、パルス幅よりもパルス振幅が重要である。
【０００３】
特定のワード線と特定のビット線との交差点における、選択されたメモリセルへの書き込み工程では、磁気エネルギーとともに、ワード線またはビット線の配線抵抗（Leitungswiderstenden）による電圧降下によって、電気エネルギーも熱エネルギーに変換されて、消費される。実際には、大部分の電気エネルギーが熱に変換されるので、全体としてのエネルギーバランスは非常に不都合なものとなる。
【０００４】
このエネルギー損失とともに、種々の大きさのメモリセルアレイに備えられた個々のメモリセルによる電圧降下を一定に保つために、メモリ構造内にある種々の大きさのメモリセルアレイに対して、必要な措置を講じなければならない。
【０００５】
また、メモリセルからの読み出しに際しても、格納された情報を示す電流パルスが流れている。この電流パルスは、抵抗値が低い（分極方向が平行である）場合に、抵抗値が高い（分極方向が反平行である）場合よりも、大きい振幅を有しているので、セル内容を「１」または「０」で表すことができる。このような電流パルスにより、書き込み電流と同じように、エネルギー損失が熱として生じる。
【０００６】
以下では、メモリ構造のメモリセルアレイ内にあるメモリセルへの書き込み、および、該メモリセルからの読み出しを、「アドレス指定」または「設定」とも呼ぶ。
【０００７】
これまで、上記のエネルギー損失の問題について、ほとんど考察していないので、以下に、解決策について詳述する。
【０００８】
既に知られているように、ワード線またはビット線の接続配線抵抗（Leiterbahnwiderstand）、または、付加的な書き込み線の他の接続配線抵抗は、接続配線の材料に固有の導電性、該接続配線の断面や長さによって規定される。それゆえ、メモリ構造中のメモリセルによる過度に大きな電圧降下を防止し、電気的な絶縁破壊（Durchbruechen）の危険を抑制するために、上記接続配線は、できるだけ低い抵抗を有するように設計される。そして、設定後に残った残余電圧は、下流に接続された抵抗器にて「消費」される。言い換えれば、接続配線（特に下流に接続された抵抗器）での損失を、意図的に許容している。しかしながら、この損失により、現在のメモリ構造では、エネルギーバランスが非常に悪くなっている。
【０００９】
したがって、本発明の目的は、冒頭部で述べたように、エネルギー損失が低減され、この結果、エネルギーバランスを改善できる、メモリ構造を提供することにある。
【００１０】
冒頭部で述べたメモリ構造の場合、上記の目的は、本発明にしたがって、ジェネレータをエネルギー蓄積システムとして形成することによって達成される。なお、このエネルギー蓄積システムとは、少なくとも１つのメモリセルをアドレス指定（または設定）する際に流れる電流によってもたらされるエネルギーを蓄積するものである。これにより、上記エネルギーを、次に行われる他のメモリセルのアドレス指定に使用できる。
【００１１】
本発明の他の有効な形態については、従属請求項に記載する。
【００１２】
少なくとも１つのメモリセルアレイを備えた本発明のメモリ構造では、複数のメモリセルがビット線およびワード線、場合によってはさらに、書き込み配線に接続されている。このメモリ構造では、メモリセルアレイに、エネルギー蓄積システムとして形成された少なくとも１つのジェネレータが含まれている。なお、このエネルギー蓄積システムとは、少なくとも１つのメモリセルの設定工程（特に書き込み工程）において、放出されたエネルギーを蓄積するものである。これにより、上記エネルギーは、抵抗器中で「消費」されるのではなく、次の設定工程（つまり、次の書き込み工程または読み出し工程）に用いられる。
【００１３】
上記ジェネレータは、４つのジェネレータユニット（Generatoreinheiten）を有する。これらのジェネレータユニットは、それぞれ、メモリセルアレイの一側面に位置しており、マルチプレクサを介して、ワード線またはビット線に接続されている。
【００１４】
ここでは、上記ジェネレータユニットは、クロックまたはパルスによる制御によって切り替えられ、クロックまたはパルスによって制御された電荷源（Ladungsquellen）として使用することができる。このクロックまたはパルスによって制御される切り替え装置には、トランジスタを使用することが好ましい。
【００１５】
上記ジェネレータユニットは、それぞれ、エネルギー蓄積ユニットを備えている。このエネルギー蓄積ユニットには、コンデンサ、誘導コイル（Induktivitaeten）、または、他のメモリ素子を、任意に組み合わせて使用できる。上記エネルギー蓄積ユニットは、特に、半導体中のスピン用メモリまたはスピン波用反射器等の、新型の（neuartige）エネルギー蓄積装置であってもよい。スピン用メモリは、スピンを非常に長い間保持するために用いられ、有望な磁気抵抗素子と考えられている。しかしながら、エネルギー蓄積ユニットには、コンデンサを使用することが、特に有効である。なぜなら、コンデンサは、簡単に集積でき、容易に実現できるからである。
【００１６】
コンデンサをエネルギー蓄積ユニット内で使用する場合、クロックまたはパルスで制御して、少なくとも１つの一対のスイッチを切り替えることにより、少なくとも２つのコンデンサは、並列回路から、直列回路をなすように切り替えられる。例えば、ビット線の１つの端部に、直列回路をなすように２つのコンデンサが位置し、このビット線の他の端部に、これら２つのコンデンサが並列回路をなすように位置している場合、ビット線の一端から、各選択トランジスタ（Auswahlbausistoren）を介して、ビット線の他端に書き込み電流が流れる。ビット線の一端の直列回路が、２つのコンデンサが並列回路をなすように切り替えられ、ビット線の他端の並列回路が、２つのコンデンサが直列回路をなすように切り替えられる場合、上記のエネルギー蓄積ユニットの構造では、再び電流パルスが発生する。
【００１７】
本発明のメモリ構造では、さらに付加的な補償エネルギー蓄積装置を備えていることが有効である。この補償エネルギー蓄積装置は、エネルギー蓄積ユニットと同様に形成されており、少なくとも１つのメモリセルの設定工程後に生じるエネルギー損失を補償できる。この付加的な補償エネルギー蓄積装置は、各マルチプレクサを介して、ワード線またはビット線に接続可能であるので、この補償エネルギー蓄積装置に接続することにより、発生することがあるエネルギー損失を補償できる。
【００１８】
上記補償エネルギー蓄積装置は、エネルギー蓄積ユニットと同様に、コンデンサを含むことが有効である。
【００１９】
次に、本発明を、添付図面に基づいて詳述する。図１は、メモリ構造の様々な変型例のうちの一実施例を示す図である。
【００２０】
図１に、複数のＭＲＡＭメモリセルＺを含んだメモリセルアレイ１を示す。これらのメモリセルＺを、記号化して抵抗器Ｒｃとして示す。この場合、各メモリセルまたは抵抗器Ｒｃは、いわゆるＭＴＪ積層によって形成されている。このＭＴＪ積層とは、２つの磁気抵抗層間に、トンネル層が配置されたものである（ＭＴＪ＝磁気トンネル接合）。
【００２１】
各抵抗器Ｒｃは、ワード線ＷＬとビット線ＢＬとの間に位置している。メモリセルアレイ１には、ｍ本のワード線ＷＬおよびｎ本のビット線ＢＬが備えられている。また、選択セルＺ（黒塗りで表された抵抗器Ｒｃ）は、例えば、ワード線ＷＬ３とビット線ＢＬ３との間に位置している。上記セルＺは、ワード線ＷＬ３およびビット線ＢＬ３に、所定の電圧差を与えることによって選択される。
【００２２】
メモリセルアレイ１の各側面には、ジェネレータとしてエネルギー蓄積システム２，３，４，５が備えられている。これらのエネルギー蓄積システム２，３，４，５は、それぞれ、エネルギー蓄積ユニットＥ２，Ｅ３，Ｅ４，およびＥ５と、マルチプレクサＭｕｘ２，Ｍｕｘ３，Ｍｕｘ４，およびＭｕｘ５とを含んでいる。
【００２３】
このように、例えば、エネルギー蓄積システム２は、エネルギー蓄積ユニットＥ２およびマルチプレクサＭｕｘ２から形成されている。
【００２４】
また、各エネルギー蓄積ユニットＥ２〜Ｅ５は、コンデンサＣ１，Ｃ２を含んでいる。該コンデンサＣ１，Ｃ２は、一対のスイッチＳによって、直列回路から並列回路に切り替えられる。ここでは、エネルギー蓄積ユニットＥ２は、コンデンサＣ１およびＣ２の並列回路を備えている。一方、ワード線ＷＬ１〜ＷＬｍを介して、エネルギー蓄積ユニットＥ２に接続されたエネルギー蓄積ユニットＥ４は、これらコンデンサＣ１，Ｃ２の直列回路を備えている。同様に、エネルギー蓄積ユニットＥ３のコンデンサＣ１，Ｃ２は、一対のスイッチＳによって、並列回路内に位置している。また、ビット線ＢＬ１〜ＢＬｎを介して、エネルギー蓄積ユニットＥ３に接続されたエネルギー蓄積ユニットＥ５のコンデンサＣ１，Ｃ２は、直列回路内に位置している。言い換えると、ワード線ＷＬまたはビット線ＢＬの互いに向かい合う端部には、エネルギー蓄積ユニットが備えられている。そして、一端においては、コンデンサが直列回路をなすように、該一端に向かい合う端部においては、コンデンサが並列回路をなすように接続されている。また、好ましくはトランジスタ（特にＭＯＳトランジスタ）からなるスイッチＳは、中央制御ユニットＣによって駆動される。図中、この中央制御ユニットＣを、エネルギー蓄積ユニットＥ３の一対のスイッチＳに対して示している。
【００２５】
コンデンサＣ１およびＣ２の直列回路および並列回路は、各マルチプレクサに接続されていない一端が、固定電位（例えばアース）となっている。
【００２６】
エネルギー蓄積ユニットＥ１〜Ｅ５は、コンデンサの代わりに、他のエネルギー蓄積装置（例えば、スピン用メモリＭおよびスピン波用反射器Ｒｆ、または、誘導コイルＬ）を備えていてもよい。しかしながら、コンデンサによって形成されたエネルギー蓄積ユニットを使用することが好ましい。もちろん、２つ以上のコンデンサを、並列回路または直列回路に配置してもよい。
【００２７】
マルチプレクサＭｕｘ１〜Ｍｕｘ４は、さらに、補償エネルギー蓄積装置ｘ２，ｘ３，ｘ４，およびｘ５を備えてもよい。この補償エネルギー蓄積装置は、生じ得るエネルギー損失を補償でき、制御ユニットＣの制御下にて、対応するマルチプレクサを介して接続される。場合によっては、このような補償エネルギー蓄積装置ｘ２〜ｘ５に代えて、マルチプレクサＭｕｘ５に例示する、電圧供給配線ＳＬを設けてもよい。
【００２８】
周知のように、例えばＭＲＡＭメモリセルＺには、電流によって情報が書き込まれる。この場合、通常、電流は、アースに対して一定の電流源から供給される。このとき、冒頭部で述べたように、損失が生じ、これにより、エネルギーバランスが全体的に不都合なものとなる。
【００２９】
本発明のメモリ構造では、ワード線およびビット線の接続配線は、内部抵抗（bulk widerstand）ができる限り小さい材料からなる。これにより、比較的わずかな電気エネルギーだけが熱に変換される。このような変換は、もちろん、従来技術においても試みられてきたことである。
【００３０】
しかしながら、本発明にて重要となる点は、例えばエネルギー蓄積ユニットＥ５およびＥ４から出力されて供給される電気エネルギーが、従来技術のように抵抗器で「消費」されるのではなく、むしろ、エネルギー蓄積ユニットＥ３およびＥ２に蓄積されることにある。言い換えれば、コンデンサＣ１，Ｃ２の直列回路を備えたエネルギー蓄積ユニットＥ４およびＥ５は、書き込み電流Ｉｓｃｈｒｅｉｂの供給源（Quelle）として機能する。この書き込み電流Ｉｓｃｈｒｅｉｂは、これらのエネルギー蓄積ユニットＥ４，Ｅ５からエネルギー蓄積ユニットＥ２またはＥ３に流れ、該エネルギー蓄積ユニットＥ２またはＥ３にて、並列回路をなすように接続されたコンデンサＣ１，Ｃ２によって受入れられて（aufgenommen）蓄積される。
【００３１】
この場合、ワード線またはビット線の接続配線を介して、対応するエネルギー蓄積ユニットにて放電を行う電荷源も存在する。上記電荷源は、コンデンサの直列回路によって形成される。一方、エネルギー蓄積装置には、対応するコンデンサがなす並列回路が含まれている。また、電荷の移送は、通常、ＭＲＡＭメモリセルを切り替え得る磁界に関連付けられる。図示した実施例では、マルチプレクサＭｕｘ２〜Ｍｕｘ５を介して、ワード線ＷＬ３およびビット線ＢＬ３が駆動される。これにより、対応する書き込み電流が、上記のワード線およびビット線を介して、黒塗りの抵抗器Ｒｃで表されるメモリセルＺに流れる。
【００３２】
マルチプレクサＭｕｘ２〜Ｍｕｘ５は、それぞれ、中央制御ユニットＣによって、クロックおよびパルスによる制御で切り替えることができる。これにより、現在のメモリ構造では必要とされていた定電圧源や直列抵抗器を越える数の、電荷源や電荷溜め（Senken）は、もはや必要ではない。
【００３３】
コンデンサＣ１，Ｃ２がなす直列回路は、電荷源と見なせる。なぜなら、この直列回路では、出力部にて、個々のコンデンサが出力する電圧の２倍の電圧を出力するからであり、他方、これらのコンデンサがなす並列回路では、上記コンデンサの１倍の電圧のみを供給するからである。従って、これら２つの回路（すなわち直列回路及び並列回路）が、ワード線またはビット線の向かい合う端部にて、互いに関連付けられる場合、電荷を均等化するように、直列回路から並列回路に電流が流れる。一対のスイッチまたは他の適切な装置を用いれば、直列回路は並列回路に切り替えられる。これにより、電荷源が電荷溜めになり、また、電荷溜めが電荷源になる。したがって、電荷の均等化が双方向に行われることになる。
【００３４】
また、ワード線及びビット線の接続配線を介して常に同じ方向に電流が流れるように、マルチプレクサＭｕｘ２〜Ｍｕｘ５を配置し、相互に接続できる場合もある。
【００３５】
補償エネルギー蓄積装置としての付加的なコンデンサｘ２〜ｘ５は、各並列回路にて、磁界および接続配線抵抗による書き込み後のエネルギー損失を補償するために、備えられている。言い換えれば、例えば、書き込み電流Ｉｓｃｈｒｅｉｂが、エネルギー蓄積ユニットＥ５からエネルギー蓄積ユニットＥ３に流れた場合に生じる損失は、付加的なコンデンサｘ３によって補償される。なお、このような付加的なコンデンサに代えて、電圧供給配線ＳＬｅを用いてもよい。
【００３６】
上記実施例では、エネルギー蓄積ユニットは、コンデンサを含んでいる。もちろん、本発明の目的のためには、上述したように、概略的に図示した、スピンメモリＭ、スピン反射器Ｒｆ、およびコイルＬといった、他の適切なエネルギー蓄積装置を用いてもよい。
【００３７】
本発明のメモリ構造はＭＲＡＭに用いられることが好ましいが、他の型のメモリに用いてもよい。
【００３８】
さらに、メモリセルアレイの各側面に、１つのエネルギー蓄積ユニットと１つのマルチプレクサとを備える必要はない。むしろ、例えばワード線またはビット線にのみ、対応するエネルギー蓄積ユニットおよびマルチプレクサを備えるようにしてもよい。
【００３９】
また、上記マルチプレクサ自体が、選択されたメモリセルに割り当てられたワード線またはビット線を駆動できるように、形成されている必要がある。これにより、選択されたメモリセルには、各ワード線またはビット線を介して、書き込み電流Ｉｓｃｈｒｅｉｂが供給される。書き込み電流Ｉｓｃｈｒｅｉｂは、読み出し工程においても同様に、選択されたメモリセルに印加される。
【図面の簡単な説明】
【００４０】
【図１】メモリ構造の様々な変型例のうちの一実施例を示す図である。
【符号の説明】
【００４１】
１ メモリセルアレイ
２‐５ ジェネレータ
Ｍｕｘ２‐Ｍｕｘ５ マルチプレクサ
Ｅ２‐Ｅ５ エネルギー蓄積ユニット
Ｓ 一対のスイッチ
Ｃ１，Ｃ２ コンデンサ
Ｍ スピン用メモリ
Ｒｆ スピン波用反射器
Ｃ 中央制御ユニット
Ｌ 誘導コイル
ＳＬｅ 電圧供給線
ＷＬ１‐ＷＬｍ ワード線
ＢＬ１‐ＢＬｎ ビット線
ｘ２‐ｘ５ 補償エネルギー蓄積装置
Ｉｓｃｈｒｅｉｂ 書き込み電流
本発明は、少なくとも１つのメモリセルアレイと、少なくとも１つのジェネレータ（Generatoreinrichtung）とを備えたメモリ構造に関するものである。上記メモリセルアレイでは、複数のメモリセルが、ビット線およびワード線に接続されている。また、上記ジェネレータは、少なくとも１つのメモリセルへの書き込み、および／または、このメモリセルからの読み出しを行うために、メモリセルに割り当てられたビット線および／またはワード線に電流を供給する。上記メモリ構造は、ＭＲＡＭ構造（ＭＲＡＭ＝磁気抵抗ランダムアクセスメモリ）であることが、好ましい。
【０００２】
メモリセル（特にＭＲＡＭメモリセル）への情報の書き込みは、固定電位（festes Potential）（特にアース）に対して一定の電流源から供給される電流によって行われる。この電流によって、ＭＲＡＭ構造における各メモリセルの（トンネル障壁層によって分離された）磁気抵抗層の分極方向が、電流の方向に応じて平行または反平行になる。周知のように、分極方向が平行である場合には、分極方向が反平行である場合よりも、抵抗値が低くなる。また、書き込み電流には、パルスが用いられる。なお、書き込み工程に関しては、パルス幅よりもパルス振幅が重要である。
【０００３】
特定のワード線と特定のビット線との交差点における、選択されたメモリセルへの書き込み工程では、磁気エネルギーとともに、ワード線またはビット線の配線抵抗（Leitungswiderstenden）による電圧降下によって、電気エネルギーも熱エネルギーに変換されて、消費される。実際には、大部分の電気エネルギーが熱に変換されるので、全体としてのエネルギーバランスは非常に不都合なものとなる。
【０００４】
このエネルギー損失とともに、種々の大きさのメモリセルアレイに備えられた個々のメモリセルによる電圧降下を一定に保つために、メモリ構造内にある種々の大きさのメモリセルアレイに対して、必要な措置を講じなければならない。
【０００５】
また、メモリセルからの読み出しに際しても、格納された情報を示す電流パルスが流れている。この電流パルスは、抵抗値が低い（分極方向が平行である）場合に、抵抗値が高い（分極方向が反平行である）場合よりも、大きい振幅を有しているので、セル内容を「１」または「０」で表すことができる。このような電流パルスにより、書き込み電流と同じように、エネルギー損失が熱として生じる。
【０００６】
以下では、メモリ構造のメモリセルアレイ内にあるメモリセルへの書き込み、および、該メモリセルからの読み出しを、「アドレス指定」または「設定」とも呼ぶ。
【０００７】
これまで、上記のエネルギー損失の問題について、ほとんど考察していないので、以下に、解決策について詳述する。
【０００８】
既に知られているように、ワード線またはビット線の接続配線抵抗（Leiterbahnwiderstand）、または、付加的な書き込み線の他の接続配線抵抗は、接続配線の材料に固有の導電性、該接続配線の断面や長さによって規定される。それゆえ、メモリ構造中のメモリセルによる過度に大きな電圧降下を防止し、電気的な絶縁破壊（Durchbruechen）の危険を抑制するために、上記接続配線は、できるだけ低い抵抗を有するように設計される。そして、設定後に残った残余電圧は、下流に接続された抵抗器にて「消費」される。言い換えれば、接続配線（特に下流に接続された抵抗器）での損失を、意図的に許容している。しかしながら、この損失により、現在のメモリ構造では、エネルギーバランスが非常に悪くなっている。
【０００９】
したがって、本発明の目的は、冒頭部で述べたように、エネルギー損失が低減され、この結果、エネルギーバランスを改善できる、メモリ構造を提供することにある。
【００１０】
冒頭部で述べたメモリ構造の場合、上記の目的は、本発明にしたがって、ジェネレータをエネルギー蓄積システムとして形成することによって達成される。なお、このエネルギー蓄積システムとは、少なくとも１つのメモリセルをアドレス指定（または設定）する際に流れる電流によってもたらされるエネルギーを蓄積するものである。これにより、上記エネルギーを、次に行われる他のメモリセルのアドレス指定に使用できる。
【００１１】
本発明の他の有効な形態については、従属請求項に記載する。
【００１２】
少なくとも１つのメモリセルアレイを備えた本発明のメモリ構造では、複数のメモリセルがビット線およびワード線、場合によってはさらに、書き込み配線に接続されている。このメモリ構造では、メモリセルアレイに、エネルギー蓄積システムとして形成された少なくとも１つのジェネレータが含まれている。なお、このエネルギー蓄積システムとは、少なくとも１つのメモリセルの設定工程（特に書き込み工程）において、放出されたエネルギーを蓄積するものである。これにより、上記エネルギーは、抵抗器中で「消費」されるのではなく、次の設定工程（つまり、次の書き込み工程または読み出し工程）に用いられる。
【００１３】
上記ジェネレータは、４つのジェネレータユニット（Generatoreinheiten）を有する。これらのジェネレータユニットは、それぞれ、メモリセルアレイの一側面に位置しており、マルチプレクサを介して、ワード線またはビット線に接続されている。
【００１４】
ここでは、上記ジェネレータユニットは、クロックまたはパルスによる制御によって切り替えられ、クロックまたはパルスによって制御された電荷源（Ladungsquellen）として使用することができる。このクロックまたはパルスによって制御される切り替え装置には、トランジスタを使用することが好ましい。
【００１５】
上記ジェネレータユニットは、それぞれ、エネルギー蓄積ユニットを備えている。このエネルギー蓄積ユニットには、コンデンサ、誘導コイル（Induktivitaeten）、または、他のメモリ素子を、任意に組み合わせて使用できる。上記エネルギー蓄積ユニットは、特に、半導体中のスピン用メモリまたはスピン波用反射器等の、新型の（neuartige）エネルギー蓄積装置であってもよい。スピン用メモリは、スピンを非常に長い間保持するために用いられ、有望な磁気抵抗素子と考えられている。しかしながら、エネルギー蓄積ユニットには、コンデンサを使用することが、特に有効である。なぜなら、コンデンサは、簡単に集積でき、容易に実現できるからである。
【００１６】
コンデンサをエネルギー蓄積ユニット内で使用する場合、クロックまたはパルスで制御して、少なくとも１つの一対のスイッチを切り替えることにより、少なくとも２つのコンデンサは、並列回路から、直列回路をなすように切り替えられる。例えば、ビット線の１つの端部に、直列回路をなすように２つのコンデンサが位置し、このビット線の他の端部に、これら２つのコンデンサが並列回路をなすように位置している場合、ビット線の一端から、各選択トランジスタ（Auswahlbausistoren）を介して、ビット線の他端に書き込み電流が流れる。ビット線の一端の直列回路が、２つのコンデンサが並列回路をなすように切り替えられ、ビット線の他端の並列回路が、２つのコンデンサが直列回路をなすように切り替えられる場合、上記のエネルギー蓄積ユニットの構造では、再び電流パルスが発生する。
【００１７】
本発明のメモリ構造では、さらに付加的な補償エネルギー蓄積装置を備えていることが有効である。この補償エネルギー蓄積装置は、エネルギー蓄積ユニットと同様に形成されており、少なくとも１つのメモリセルの設定工程後に生じるエネルギー損失を補償できる。この付加的な補償エネルギー蓄積装置は、各マルチプレクサを介して、ワード線またはビット線に接続可能であるので、この補償エネルギー蓄積装置に接続することにより、発生することがあるエネルギー損失を補償できる。
【００１８】
上記補償エネルギー蓄積装置は、エネルギー蓄積ユニットと同様に、コンデンサを含むことが有効である。
【００１９】
次に、本発明を、添付図面に基づいて詳述する。図１は、メモリ構造の様々な変型例のうちの一実施例を示す図である。
【００２０】
図１に、複数のＭＲＡＭメモリセルＺを含んだメモリセルアレイ１を示す。これらのメモリセルＺを、記号化して抵抗器Ｒｃとして示す。この場合、各メモリセルまたは抵抗器Ｒｃは、いわゆるＭＴＪ積層によって形成されている。このＭＴＪ積層とは、２つの磁気抵抗層間に、トンネル層が配置されたものである（ＭＴＪ＝磁気トンネル接合）。
【００２１】
各抵抗器Ｒｃは、ワード線ＷＬとビット線ＢＬとの間に位置している。メモリセルアレイ１には、ｍ本のワード線ＷＬおよびｎ本のビット線ＢＬが備えられている。また、選択セルＺ（黒塗りで表された抵抗器Ｒｃ）は、例えば、ワード線ＷＬ３とビット線ＢＬ３との間に位置している。上記セルＺは、ワード線ＷＬ３およびビット線ＢＬ３に、所定の電圧差を与えることによって選択される。
【００２２】
メモリセルアレイ１の各側面には、ジェネレータとしてエネルギー蓄積システム２，３，４，５が備えられている。これらのエネルギー蓄積システム２，３，４，５は、それぞれ、エネルギー蓄積ユニットＥ２，Ｅ３，Ｅ４，およびＥ５と、マルチプレクサＭｕｘ２，Ｍｕｘ３，Ｍｕｘ４，およびＭｕｘ５とを含んでいる。
【００２３】
このように、例えば、エネルギー蓄積システム２は、エネルギー蓄積ユニットＥ２およびマルチプレクサＭｕｘ２から形成されている。
【００２４】
また、各エネルギー蓄積ユニットＥ２〜Ｅ５は、コンデンサＣ１，Ｃ２を含んでいる。該コンデンサＣ１，Ｃ２は、一対のスイッチＳによって、直列回路から並列回路に切り替えられる。ここでは、エネルギー蓄積ユニットＥ２は、コンデンサＣ１およびＣ２の並列回路を備えている。一方、ワード線ＷＬ１〜ＷＬｍを介して、エネルギー蓄積ユニットＥ２に接続されたエネルギー蓄積ユニットＥ４は、これらコンデンサＣ１，Ｃ２の直列回路を備えている。同様に、エネルギー蓄積ユニットＥ３のコンデンサＣ１，Ｃ２は、一対のスイッチＳによって、並列回路内に位置している。また、ビット線ＢＬ１〜ＢＬｎを介して、エネルギー蓄積ユニットＥ３に接続されたエネルギー蓄積ユニットＥ５のコンデンサＣ１，Ｃ２は、直列回路内に位置している。言い換えると、ワード線ＷＬまたはビット線ＢＬの互いに向かい合う端部には、エネルギー蓄積ユニットが備えられている。そして、一端においては、コンデンサが直列回路をなすように、該一端に向かい合う端部においては、コンデンサが並列回路をなすように接続されている。また、好ましくはトランジスタ（特にＭＯＳトランジスタ）からなるスイッチＳは、中央制御ユニットＣによって駆動される。図中、この中央制御ユニットＣを、エネルギー蓄積ユニットＥ３の一対のスイッチＳに対して示している。
【００２５】
コンデンサＣ１およびＣ２の直列回路および並列回路は、各マルチプレクサに接続されていない一端が、固定電位（例えばアース）となっている。
【００２６】
エネルギー蓄積ユニットＥ１〜Ｅ５は、コンデンサの代わりに、他のエネルギー蓄積装置（例えば、スピン用メモリＭおよびスピン波用反射器Ｒｆ、または、誘導コイルＬ）を備えていてもよい。しかしながら、コンデンサによって形成されたエネルギー蓄積ユニットを使用することが好ましい。もちろん、２つ以上のコンデンサを、並列回路または直列回路に配置してもよい。
【００２７】
マルチプレクサＭｕｘ１〜Ｍｕｘ４は、さらに、補償エネルギー蓄積装置ｘ２，ｘ３，ｘ４，およびｘ５を備えてもよい。この補償エネルギー蓄積装置は、生じ得るエネルギー損失を補償でき、制御ユニットＣの制御下にて、対応するマルチプレクサを介して接続される。場合によっては、このような補償エネルギー蓄積装置ｘ２〜ｘ５に代えて、マルチプレクサＭｕｘ５に例示する、電圧供給配線ＳＬを設けてもよい。
【００２８】
周知のように、例えばＭＲＡＭメモリセルＺには、電流によって情報が書き込まれる。この場合、通常、電流は、アースに対して一定の電流源から供給される。このとき、冒頭部で述べたように、損失が生じ、これにより、エネルギーバランスが全体的に不都合なものとなる。
【００２９】
本発明のメモリ構造では、ワード線およびビット線の接続配線は、内部抵抗（bulk widerstand）ができる限り小さい材料からなる。これにより、比較的わずかな電気エネルギーだけが熱に変換される。このような変換は、もちろん、従来技術においても試みられてきたことである。
【００３０】
しかしながら、本発明にて重要となる点は、例えばエネルギー蓄積ユニットＥ５およびＥ４から出力されて供給される電気エネルギーが、従来技術のように抵抗器で「消費」されるのではなく、むしろ、エネルギー蓄積ユニットＥ３およびＥ２に蓄積されることにある。言い換えれば、コンデンサＣ１，Ｃ２の直列回路を備えたエネルギー蓄積ユニットＥ４およびＥ５は、書き込み電流Ｉｓｃｈｒｅｉｂの供給源（Quelle）として機能する。この書き込み電流Ｉｓｃｈｒｅｉｂは、これらのエネルギー蓄積ユニットＥ４，Ｅ５からエネルギー蓄積ユニットＥ２またはＥ３に流れ、該エネルギー蓄積ユニットＥ２またはＥ３にて、並列回路をなすように接続されたコンデンサＣ１，Ｃ２によって受入れられて（aufgenommen）蓄積される。
【００３１】
この場合、ワード線またはビット線の接続配線を介して、対応するエネルギー蓄積ユニットにて放電を行う電荷源も存在する。上記電荷源は、コンデンサの直列回路によって形成される。一方、エネルギー蓄積装置には、対応するコンデンサがなす並列回路が含まれている。また、電荷の移送は、通常、ＭＲＡＭメモリセルを切り替え得る磁界に関連付けられる。図示した実施例では、マルチプレクサＭｕｘ２〜Ｍｕｘ５を介して、ワード線ＷＬ３およびビット線ＢＬ３が駆動される。これにより、対応する書き込み電流が、上記のワード線およびビット線を介して、黒塗りの抵抗器Ｒｃで表されるメモリセルＺに流れる。
【００３２】
マルチプレクサＭｕｘ２〜Ｍｕｘ５は、それぞれ、中央制御ユニットＣによって、クロックおよびパルスによる制御で切り替えることができる。これにより、現在のメモリ構造では必要とされていた定電圧源や直列抵抗器を越える数の、電荷源や電荷溜め（Senken）は、もはや必要ではない。
【００３３】
コンデンサＣ１，Ｃ２がなす直列回路は、電荷源と見なせる。なぜなら、この直列回路では、出力部にて、個々のコンデンサが出力する電圧の２倍の電圧を出力するからであり、他方、これらのコンデンサがなす並列回路では、上記コンデンサの１倍の電圧のみを供給するからである。従って、これら２つの回路（すなわち直列回路及び並列回路）が、ワード線またはビット線の向かい合う端部にて、互いに関連付けられる場合、電荷を均等化するように、直列回路から並列回路に電流が流れる。一対のスイッチまたは他の適切な装置を用いれば、直列回路は並列回路に切り替えられる。これにより、電荷源が電荷溜めになり、また、電荷溜めが電荷源になる。したがって、電荷の均等化が双方向に行われることになる。
【００３４】
また、ワード線及びビット線の接続配線を介して常に同じ方向に電流が流れるように、マルチプレクサＭｕｘ２〜Ｍｕｘ５を配置し、相互に接続できる場合もある。
【００３５】
補償エネルギー蓄積装置としての付加的なコンデンサｘ２〜ｘ５は、各並列回路にて、磁界および接続配線抵抗による書き込み後のエネルギー損失を補償するために、備えられている。言い換えれば、例えば、書き込み電流Ｉｓｃｈｒｅｉｂが、エネルギー蓄積ユニットＥ５からエネルギー蓄積ユニットＥ３に流れた場合に生じる損失は、付加的なコンデンサｘ３によって補償される。なお、このような付加的なコンデンサに代えて、電圧供給配線ＳＬｅを用いてもよい。
【００３６】
上記実施例では、エネルギー蓄積ユニットは、コンデンサを含んでいる。もちろん、本発明の目的のためには、上述したように、概略的に図示した、スピンメモリＭ、スピン反射器Ｒｆ、およびコイルＬといった、他の適切なエネルギー蓄積装置を用いてもよい。
【００３７】
本発明のメモリ構造はＭＲＡＭに用いられることが好ましいが、他の型のメモリに用いてもよい。
【００３８】
さらに、メモリセルアレイの各側面に、１つのエネルギー蓄積ユニットと１つのマルチプレクサとを備える必要はない。むしろ、例えばワード線またはビット線にのみ、対応するエネルギー蓄積ユニットおよびマルチプレクサを備えるようにしてもよい。
【００３９】
また、上記マルチプレクサ自体が、選択されたメモリセルに割り当てられたワード線またはビット線を駆動できるように、形成されている必要がある。これにより、選択されたメモリセルには、各ワード線またはビット線を介して、書き込み電流Ｉｓｃｈｒｅｉｂが供給される。書き込み電流Ｉｓｃｈｒｅｉｂは、読み出し工程においても同様に、選択されたメモリセルに印加される。
【図面の簡単な説明】
【００４０】
【図１】メモリ構造の様々な変型例のうちの一実施例を示す図である。
【符号の説明】
【００４１】
１ メモリセルアレイ
２‐５ ジェネレータ
Ｍｕｘ２‐Ｍｕｘ５ マルチプレクサ
Ｅ２‐Ｅ５ エネルギー蓄積ユニット
Ｓ 一対のスイッチ
Ｃ１，Ｃ２ コンデンサ
Ｍ スピン用メモリ
Ｒｆ スピン波用反射器
Ｃ 中央制御ユニット
Ｌ 誘導コイル
ＳＬｅ 電圧供給線
ＷＬ１‐ＷＬｍ ワード線
ＢＬ１‐ＢＬｎ ビット線
ｘ２‐ｘ５ 補償エネルギー蓄積装置
Ｉｓｃｈｒｅｉｂ 書き込み電流
Claims (11)
- 複数のメモリセル（Ｚ）が、ビット線（ＢＬ１，・・・，ＢＬｎ）およびワード線（ＷＬ１，・・・，ＷＬｍ）に接続されてなる、少なくとも１つのメモリセルアレイ（１）と、
少なくとも１つのメモリセル（Ｚ）への書き込み、および／または、少なくとも１つのメモリセル（Ｚ）からの読み出しを行うために、上記１つのメモリセル（Ｚ）に割り当てられたビット線および／またはワード線に電流を供給する、少なくとも１つのジェネレータ（２〜５）と、を備えたメモリ構造において、
上記ジェネレータ（２，５）は、エネルギー蓄積システム（Ｅ２〜Ｅ５）として形成され、
上記エネルギー蓄積システム（Ｅ２〜Ｅ５）は、上記少なくとも１つのメモリセル（Ｚ）をアドレス指定する工程で流れる電流によってもたらされるエネルギーを蓄積し、
上記エネルギーは、次に行われる他のメモリセルのアドレス指定に使用されることを特徴とする、メモリ構造。 - 上記エネルギー蓄積システム（Ｅ２〜Ｅ５）のエネルギー受入状態とエネルギー放出状態とは、クロックによる制御によって切り替えられることを特徴とする、請求項１に記載のメモリ構造。
- 上記エネルギー蓄積システムは、上記メモリセルアレイ（１）の少なくとも１つの側面にそれぞれ配置されているエネルギー蓄積ユニット（Ｅ２〜Ｅ５）を有することを特徴とする、請求項１または２に記載のメモリ構造。
- 上記エネルギー蓄積ユニット（Ｅ２〜Ｅ５）は、コンデンサ（Ｃ１，Ｃ２）および／または誘導コイル（Ｌ）で形成されていることを特徴とする、請求項３に記載のメモリ構造。
- 上記エネルギー蓄積ユニットは、半導体中のスピン用メモリ（Ｍ）およびスピン波用反射器（Ｒｆ）で形成されていることを特徴とする、請求項３に記載のメモリ構造。
- 上記コンデンサ（Ｃ１，Ｃ２）は、少なくとも２つのコンデンサ（Ｃ１，Ｃ２）の並列回路から、少なくとも２つのコンデンサ（Ｃ１，Ｃ２）の直列回路に切り替えられるとともに、上記直列回路から上記並列回路に切り替えられるように、切り替え装置（Ｓ）に接続されていることを特徴とする、請求項４に記載のメモリ構造。
- 上記エネルギー蓄積システムは、マルチプレクサ（Ｍｕｘ２〜Ｍｕｘ５）を介して、メモリセルアレイ（１）に接続されていることを特徴とする、請求項１〜６のいずれか１項に記載のメモリ構造。
- メモリセル（Ｚ）への書き込みまたはメモリセル（Ｚ）からの読み出しの間、および、該書き込みまたは読み出しの前後に生じるエネルギー損失を補償するために、少なくとも１つの補償エネルギー蓄積装置（ｘ）または少なくとも１つの電圧供給線（ＳＬｅ）をさらに備えていることを特徴とする、請求項１〜７のいずれか１項に記載のメモリ構造。
- 上記補償エネルギー蓄積装置（ｘ）は、少なくとも１つのコンデンサ、および／または、少なくとも１つの誘導コイルで形成されていることを特徴とする、請求項８に記載のメモリ構造。
- 上記補償エネルギー蓄積装置（ｘ）は、半導体中の少なくとも１つのスピン用メモリ、および、少なくとも１つのスピン波用反射器で形成されていることを特徴とする、請求項８に記載のメモリ構造。
- 上記メモリセルアレイ（１）は、ＭＲＡＭアレイによって構成されていることを特徴とする、請求項１〜１０のいずれか１項に記載のメモリ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10152034A DE10152034B4 (de) | 2001-10-23 | 2001-10-23 | Speicheranordnung |
| PCT/DE2002/003812 WO2003038829A2 (de) | 2001-10-23 | 2002-10-09 | Speicheranordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005507135A true JP2005507135A (ja) | 2005-03-10 |
| JP3917135B2 JP3917135B2 (ja) | 2007-05-23 |
Family
ID=7703279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003540994A Expired - Fee Related JP3917135B2 (ja) | 2001-10-23 | 2002-10-09 | メモリ構造 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7042789B2 (ja) |
| EP (1) | EP1438720B1 (ja) |
| JP (1) | JP3917135B2 (ja) |
| KR (1) | KR100598633B1 (ja) |
| CN (1) | CN1575495A (ja) |
| DE (2) | DE10152034B4 (ja) |
| TW (1) | TW586113B (ja) |
| WO (1) | WO2003038829A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186559A (ja) * | 2010-06-04 | 2010-08-26 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
| JP2012003817A (ja) * | 2010-06-18 | 2012-01-05 | Sony Corp | 記憶素子の駆動方法及び記憶装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10110003B2 (en) * | 2009-11-24 | 2018-10-23 | James R. Stalker | Energy optimization system |
| US9111795B2 (en) | 2011-04-29 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor connected to memory element through oxide semiconductor film |
| US10796729B2 (en) * | 2019-02-05 | 2020-10-06 | Micron Technology, Inc. | Dynamic allocation of a capacitive component in a memory device |
| US11557325B2 (en) * | 2020-07-28 | 2023-01-17 | Micron Technology, Inc. | Inductive energy harvesting and signal development for a memory device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3048632A1 (de) | 1980-12-23 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer piezoelektrisches stellglied und dergleichen |
| JPS5856286B2 (ja) * | 1980-12-25 | 1983-12-14 | 富士通株式会社 | 出力バッファ回路 |
| US5256224A (en) * | 1991-12-31 | 1993-10-26 | E. I. Du Pont De Nemours And Company | Process for making molded, tufted polyolefin carpet |
| DE19612440C1 (de) * | 1996-03-28 | 1997-05-07 | Siemens Ag | Schaltungsanordnung mit einer Anzahl von elektronischen Schaltungskomponenten |
| JP2982700B2 (ja) * | 1996-08-09 | 1999-11-29 | 日本電気株式会社 | 冗長デコーダ回路 |
| US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
| US5986925A (en) * | 1998-04-07 | 1999-11-16 | Motorola, Inc. | Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method |
| US6265846B1 (en) * | 2000-10-03 | 2001-07-24 | International Business Machines Corporation | Active bypass circuit for extending energy capacity and operational life of a multi-cell battery |
| US6563743B2 (en) * | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
| US6891753B2 (en) * | 2002-09-24 | 2005-05-10 | Sandisk Corporation | Highly compact non-volatile memory and method therefor with internal serial buses |
-
2001
- 2001-10-23 DE DE10152034A patent/DE10152034B4/de not_active Expired - Fee Related
-
2002
- 2002-10-09 CN CNA02821188XA patent/CN1575495A/zh active Pending
- 2002-10-09 EP EP02774448A patent/EP1438720B1/de not_active Expired - Lifetime
- 2002-10-09 WO PCT/DE2002/003812 patent/WO2003038829A2/de active IP Right Grant
- 2002-10-09 DE DE50212115T patent/DE50212115D1/de not_active Expired - Fee Related
- 2002-10-09 JP JP2003540994A patent/JP3917135B2/ja not_active Expired - Fee Related
- 2002-10-09 US US10/493,400 patent/US7042789B2/en not_active Expired - Fee Related
- 2002-10-09 KR KR1020047005959A patent/KR100598633B1/ko not_active IP Right Cessation
- 2002-10-21 TW TW091124181A patent/TW586113B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186559A (ja) * | 2010-06-04 | 2010-08-26 | Renesas Electronics Corp | 薄膜磁性体記憶装置 |
| JP2012003817A (ja) * | 2010-06-18 | 2012-01-05 | Sony Corp | 記憶素子の駆動方法及び記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10152034B4 (de) | 2004-08-26 |
| EP1438720B1 (de) | 2008-04-16 |
| WO2003038829A3 (de) | 2003-10-16 |
| KR20050034618A (ko) | 2005-04-14 |
| WO2003038829A2 (de) | 2003-05-08 |
| TW586113B (en) | 2004-05-01 |
| JP3917135B2 (ja) | 2007-05-23 |
| CN1575495A (zh) | 2005-02-02 |
| US7042789B2 (en) | 2006-05-09 |
| EP1438720A2 (de) | 2004-07-21 |
| DE50212115D1 (de) | 2008-05-29 |
| DE10152034A1 (de) | 2003-05-08 |
| KR100598633B1 (ko) | 2006-07-07 |
| US20050105368A1 (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061796B2 (en) | Thin film magnetic memory device for programming required information with an element similar to a memory cell information programming method | |
| US7411815B2 (en) | Memory write circuit | |
| US9324457B2 (en) | Nonvolatile memory | |
| US6128239A (en) | MRAM device including analog sense amplifiers | |
| US6185143B1 (en) | Magnetic random access memory (MRAM) device including differential sense amplifiers | |
| JP4834040B2 (ja) | Ｍｒａｍアーキテクチャ及びシステム | |
| US7035137B2 (en) | Semiconductor memory device having memory cells including ferromagnetic films and control method thereof | |
| JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
| JP3672803B2 (ja) | 不揮発性記憶装置 | |
| JP2017112351A (ja) | 磁気メモリ | |
| JP4071531B2 (ja) | 薄膜磁性体記憶装置 | |
| EP1377983B1 (en) | Reference for mram cell | |
| US8437180B2 (en) | Memory and write control method | |
| US8780619B2 (en) | Magnetic memory element with multi-domain storage layer | |
| US6853599B2 (en) | Magnetic memory device implementing read operation tolerant to bitline clamp voltage (VREF) | |
| JP3917135B2 (ja) | メモリ構造 | |
| CN113129953A (zh) | 磁性随机存储器的读电路 | |
| CN102687202A (zh) | 用于基于自旋扭矩的存储器装置的读取方向 | |
| US6925003B2 (en) | Magnetic memory cell structure | |
| US6972989B2 (en) | Reference current distribution in MRAM devices | |
| US20070236978A1 (en) | Non-volatile Reactive Magnetic Memory device (REMM) | |
| CN112802519A (zh) | 随机位元电路 | |
| JP2004047063A (ja) | 遅延された電気パルスを用いる磁気抵抗デバイス | |
| JP2002358774A (ja) | 磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |