JP2005506734A - 移動体通信システムのための低チップレートオプションに適用できる捕捉回路 - Google Patents

Abstract

ユーザ機器（ＵＥ）が、第３世代パートナーシッププロジェクト（３ＧＰＰ）によって定められたユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）時分割複信（ＴＤＤ）標準の低チップレートオプションに関する捕捉を実行する回路を有する。本発明は、ＳＹＮＣコード変調シーケンスに基づく基本ＳＹＮＣコードの検出（１０）、使用されるミッドアンブルの決定（２０）、およびスーパーフレームタイミングの検出（３０）を実装する。これにより、完全なブロードキャストチャネル（ＢＣＨ）メッセージの読取りが可能になる。

Description

【技術分野】
【０００１】
本発明は、無線通信の分野に関する。特に、本発明は、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）時分割複信（ＴＤＤ）およびＴＤ−ＳＣＤＭＡの低チップレートオプション（１．２８Ｍｃｐｓ）におけるユーザ機器と基地局との間の同期ステップを可能にすることに関する。
【背景技術】
【０００２】
無線システムにおいて通信を確立するため、ユーザ機器（ＵＥ）はまず、基地局と同期しなければならない。同期が確立されると、無線電話通話が行われることように、実質的な通信および／またはデータ転送が行われる。
【０００３】
第３世代パートナーシッププロジェクト（３ＧＰＰ）は、例えば、３ＧＰＰ ＴＳ２５．２２１ ｖ．５．２．０、３ＧＰＰ ＴＳ２５．２２３ｖ．５．１．０、および３ＧＰＰ ＴＳ２５．２２４ ｖ．５．２．０において、３．８４Ｍｃｐｓという比較的高いチップレートを使用し、オプションとして、１．２８Ｍｃｐｓという比較的低いチップレートを使用する通信システムを規定する。規定された高チップレートオプションにおいては、ユーザ機器（ＵＥ）は、既知のプライマリ同期コードド（ＰＳＣ）を探索し、次に、セカンダリ同期コードのいくつかの異なるグループの１つを識別する。ただし、低チップレートオプションでは、単一のＰＳＣは存在しない。ＵＥは、６４の要素からなる異なる３２のシーケンスの１つとすることが可能なダウンリンク同期コードＳＹＮＣ−ＤＬを探索しなければならない。
【０００４】
図１は、現在３ＧＰＰによって規定されている無線システムの１．２８Ｍｃｐｓの低チップレートオプションに関する時間フレームを示している。１０ミリ秒のフレームが、各５ミリ秒の２つのサブフレームに分割されている。各サブフレームは、７つのタイムスロット、ならびにアップリンクおよびダウンリンクの同期（ＳＹＮＣ）信号のための別個の領域を含む。各タイムスロット０〜７は、通信データシンボルおよびミッドアンブル識別コードを受け取るように構成されている。タイムスロット０は、常にダウンリンク（ＤＬ）スロットである。タイムスロット１は、常にアップリンク（ＵＬ）スロットである。タイムスロット２〜７は、ＵＬまたはＤＬのいずれかの用途に構成されることができる。
【０００５】
タイムスロット０とタイムスロット１との間に、９６チップ長のダウンリンクパイロットタイムスロット（ＤｗＰＴＳ）、９６チップ長のガード期間（ｇｕａｒｄ ｐｅｒｉｏｄ（ＧＰ）、および１６０チップ長のアップリンクパイロットタイムスロット（ＵｐＰＴＳ）が存在する。ＤｗＰＴＳ内に、３２チップ長のガード期間、および６４チップの同期（ＳＹＮＣ−ＤＬ）コードセクションが存在する。さらに、毎２フレーム（４サブフレーム）は、２０ミリ秒のスーパーフレームを定義する。
【０００６】
現在の３ＧＰＰシステム仕様では、６４の要素をそれぞれ有する３２のＳＹＮＣ−ＤＬコードが存在する。各ＳＹＮＣ−ＤＬコードは、（長さ１２８の）４つの基本ミッドアンブルコードコードを示し、したがって、合計で１２８の基本ミッドアンブルコードが存在する。さらに、各タイムスロットの（１４４の長さの）ミッドアンブルコードは、（長さ１２８の）基本ミッドアンブルコードから生成される。各基本ミッドアンブルコードから、１６のタイムスロット以内で、長さ１４４のミッドアンブルコードが生成される。
【０００７】
ＳＹＮＣ−ＤＬコードに対して４相位相変移変調（ＱＰＳＫ）が使用される。各サブフレーム内で、ＤＬタイムスロット０内のミッドアンブルｃｏｄが、ＤｗＰＴＳ内のＳＹＮＣ−ＤＬコードのＱＳＰＫ位相基準を提供する。したがって、タイムスロット０のミッドアンブルコードが決定されると、サブフレームのＤｗＰＴＳ内のＳＹＮＣ−ＤＬコードのＱＰＳＫ変調を確認することができる。スーパーフレームのタイミング（ＳＦＴ）は、規定された数の連続するサブフレームにわたるＳＹＮＣ−ＤＬコード上の４相位相変移変調（ＱＰＳＫ）の特定のシーケンスによって示される。
【０００８】
同期の目的は、スーパーフレームのプライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）によって伝送されるブロードキャストチャネル（ＢＣＨ）のデータを受け取ることができるようにすることである。現在、ＳＹＮＣ−ＤＬコード変調の２つの異なるシーケンスが、スーパーフレーム内の４つの連続するＤｗＰＴＳに関して、３ＧＰＰ ＴＳ２５．２２３ｖ５．１．０ Ｓｅｃ．９．１．１に、規定されている。第１のシーケンス、Ｓ１は、次のスーパーフレーム内でＢＣＨを伝送するＰ−ＣＣＰＣＨが存在することを示し、第２のシーケンス、Ｓ２は、次のスーパーフレーム内にそのようなＰ−ＣＣＰＣＨが存在しないことを示す。スーパーフレームのＳＹＮＣ−ＤＬコードの変調のシーケンスＳ１が見出された場合、ＢＣＨからのデータは次のスーパーフレームのＰ−ＣＣＰＣＨから読み取られることができる。
【０００９】
３ＧＰＰ ＴＳ２５．２２４ Ｖ５．２．０の付録Ｄが、同期のＵＥによる決定に関する４つのステップの手続きを示唆しており、この手続きを図２に図示している。第１のステップは、システムが、３２のコードを通して探索し、どのＳＹＮＣ−ＤＬコードが受信されているかを決定し、コードタイミングを決定することを必要とする。すなわち、受信されたデータのストリーム内のどこにＳＹＮＣ−ＤＬコードを伝送するＤｗＰＬＴＳが存在するかをシステム時間フレーム構造に対する基準として決定することを必要とする。プロセスのステップ２は、ＳＹＮＣ−ＤＬによって示される４つの基本ミッドアンブルコードのどれが使用されているかを決定する。これは、タイムスロット０のミッドアンブルセクション（Ｐ−ＣＣＰＣＨ）を処理することによって完了される。ミッドアンブルとスクランブルコードは１対１の相関で一緒に結び付けられているので、ミッドアンブルが分かると、スクランブルコードも分かる。このステップが失敗した場合、第１のステップが繰り返される。
【００１０】
ステップ３の間、プロセスは、複数のサブフレームにわたるＳＹＮＣコード上のＱＰＳＫ変調の位相を決定し、この決定から、スーパーフレームタイミング（ＳＦＴ）も決定される。ステップ４で、完全なブロードキャストチャネル（ＢＣＨ）情報が、ＵＥによって読み取られる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
１．２８Ｍｃｐｓオプションに関する規定に鑑みて、過多のハードウェアコストなしに効率的な方式で同期を行うことができる受信機を有するＵＥの必要性が存在する。
【課題を解決するための手段】
【００１２】
本発明は、現在、規定されている３ＧＰＰシステムのＵＭＴＳ ＴＤＤ標準の低チップレートオプションのための捕捉を実行するユーザ機器（ＵＥ）に適用できる回路を開示する。本発明は、信頼できる効率的な方式における基本的な捕捉ステップを提供する。第１のステップは、基本同期（ＳＹＮＣ−ＤＬ）コードの検出であり、ステップ２は、使用されているミッドアンブルの検出であり、ステップ３は、スーパーフレームタイミングの検出である。以上のステップの完了により、完全なＢＣＨメッセージの読取りが可能になる。
【００１３】
ユーザ機器（ＵＥ）は、基地局が、ダウンリンクパイロットタイムスロットで、Ｙ個の連続する要素の所定のＸ個のダウンリンク同期コードから選択された同期コードを伝送する、ただし、ＸおよびＹは１５より大きい整数である、時間フレームフォーマットを利用する無線通信システムにおいて使用するために構成される。３ＧＰＰの低チップレートオプションでは、ＸおよびＹは、現在それぞれ３２および６４に規定されている。信号は、所定のチップレートで伝送され、ＵＥが、通信信号を受信して、少なくともチップレートと同じサンプリングレートでその信号をサンプリングする。
【００１４】
ＵＥは、受信された通信信号サンプルを処理するための同期回路を有する。同期回路は、少なくともチップレートと同じ入力レートでサンプルを受信し、サンプル入力レートよりも速い処理速度で連続するサンプルのセットを処理する同期コード決定回路を有する。同期コード決定回路は、Ｍ≦Ｘ／２である複数Ｍ個のＹ要素相関器を含み、各相関器は、受信される通信信号サンプルをサンプル入力レートで並列に受け取るための入力をそれぞれが有する。相関器は、サンプルの各セットをＸ個のダウンリンク同期コードのセットの少なくとも２つの同期コードと相関させる。検出回路は、動作上、相関器と関連付けられて、連続するサンプルセットとのダウンリンク同期コードの正の相関を検出して、追跡する。各相関器は、相関器が集合的に、Ｘ個の同期コードの全てについて相関データを検出回路に出力するように、サンプル入力レートの少なくとも２倍のレートでサンプルの各セットに関するコード相関を出力するための出力を有する。
【００１５】
ダウンリンク同期コードの所定の数が３２で、各々が６４の連続する要素を有している場合、同期コード決定回路内に１６個を超えない相関器が存在する。好ましくは、現在、規定されている３ＧＰＰタイプのシステムに関して、同期コード決定回路内に８個を超えない相関器が存在する。各相関器は、受信される通信信号サンプルを、サンプル入力レートで並列に受け取り、１入力レートの期間にサンプルのセットの各々を３２個のダウンリンク同期コードのセットの少なくとも４つの同期コードに相関させる。好ましくは、同期コード決定回路内の各相関器は、１入力レートの期間に、受信された通信信号サンプルセットの６４／Ｎ個の要素セグメントを３２個のダウンリンク同期コードのセットの少なくとも４つの同期コードの対応する６４／Ｎ個の要素セグメントとそれぞれ相関させるＮ個のマッチドフィルタを含む。一実施形態では、同期コード決定回路内の各相関器は、４要素セグメントを相関させる８つのマッチドフィルタを含む。
【００１６】
ＵＥは、事前定義されたシステム時間フレーム構造の選択されたタイムスロット内のプライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）で伝送される規定のチャネル（ＢＣＨ）のデータを受信して、そのＢＣＨデータを送信した基地局と双方向通信を行うことができるようになる。それぞれの伝送されたダウンリンク同期コードは、規定のタイムスロット内で伝送されたミッドアンブルによって示される変調を有し、連続するダウンリンク同期コードの規定の変調シーケンスは、ＢＣＨデータの位置を特定する。したがって、ＵＥは、好ましくは、ミッドアンブル決定回路および位相変調シーケンス検出回路も有する。ミッドアンブル決定回路は、動作上、同期コード決定回路に関連付けられて、相対位置に基づいてそれぞれの伝送されたミッドアンブルを決定し、検出されたダウンリンク同期コードを識別する。位相変調シーケンス検出回路は、動作上、ミッドアンブル決定回路および同期コード決定回路に関連付けられ、同期コード決定回路によって検出されたダウンリンク同期コードと、ミッドアンブル決定回路によって決定されたミッドアンブルとに基づいて、連続して検出されるダウンリンク同期コードの位相変調のシーケンスを決定する。
【００１７】
好ましくは、同期コード決定回路は、同期コード決定回路の検出回路に関連するノイズ推定回路および自動周波数制御回路（ＡＦＣ）を含む。ノイズ推定回路は、同期コード検出が依拠するノイズ推定を検出回路に提供する。検出回路は、ＡＦＣを制御して、ミッドアンブル生成回路に入力される受信通信サンプルとミキシングされる周波数訂正信号を生成する。
【００１８】
低チップレート３ＧＰＰ規格システムでは、各同期コードは、それぞれ伝送されるダウンリンク同期コードとともに伝送され、伝送されるコードの変調を示すミッドアンブルの事前定義されたセットを示す。したがって、ミッドアンブル決定回路は、好ましくは、バッファ、少なくとも１つのミッドアンブル相関器、ミッドアンブルジェネレータ、およびミッドアンブル判断回路を含む。バッファは、同期コード決定回路からＡＦＣ訂正された通信サンプルを受け取るための入力を有する。ミッドアンブルジェネレータは、同期コード決定回路から決定された同期コードを受け取るための入力を有し、決定された同期コードが示すミッドアンブルの事前定義されたセットに基づいてミッドアンブルを生成する。ミッドアンブル相関器は、規定のタイムスロットのミッドアンブル部分に対応するバッファからの信号サンプルのセットを受け取るための入力、ミッドアンブルジェネレータから生成されたミッドアンブルを受け取るための入力、およびミッドアンブル判断回路に相関データを出力するための出力を有する。ミッドアンブル判断回路は、決定された同期コードが示すミッドアンブルの事前定義されたセットのミッドアンブルのどれが決定された同期コードとともに伝送されたかを、規定のタイムスロットのミッドアンブル部分に対応するバッファからの信号サンプルのセットとミッドアンブルジェネレータからの生成されたミッドアンブルとの間の相関データに基づいて決定する。ミッドアンブル判断回路は、ミッドアンブルジェネレータに選択信号を出力するための出力を有し、ミッドアンブルジェネレータは、その選択信号に基づいてミッドアンブルを位相変調シーケンス検出回路に出力する出力を有する。好ましくは、複数のミッドアンブル相関器が存在し、同期コード決定回路内の相関器は、ミッドアンブル相関器として使用される。
【００１９】
位相変調シーケンス検出回路は、好ましくは、バッファ、位相相関器手段、および位相シーケンス判断回路を含む。位相変調シーケンス検出回路のバッファは、同期コード決定回路から通信サンプルを受け取るための入力を有する。位相相関器手段は、位相シーケンス検出回路のバッファから、受信された信号サンプルの同期コード部分に対応する信号サンプルのセットを受け取り、ミッドアンブルジェネレータから、選択されたミッドアンブルを受け取り、位相相関データをシーケンス判断回路に出力する。シーケンス判断回路は、決定された同期コードに対応する信号サンプルの連続するセットの位相シーケンスを識別する。シーケンス判断回路は、位相相関器手段から位相相関データを受け取るための入力、および規定の位相シーケンスが検出された場合に、ＢＣＨデータの位置を識別する信号を出力するための出力を有する。オプションとして、前記ミッドアンブル決定回路内のバッファは、位相変調シーケンス検出回路のバッファとして使用される。
【００２０】
本発明のその他の目的および利点は、以下の詳細な説明から当分野の技術者に明白となろう。
【発明を実施するための最良の形態】
【００２１】
図３を参照すると、１．２８Ｍｃｐｓチップレートを利用する現行の３ＧＰＰ仕様に従った無線通信システムとつないで使用するためのユーザ機器（ＵＥ）に適用することができる受信機の一部分のブロック図が示されている。ＵＥは、（図示しない）アンテナを介して無線信号を受信し、少なくとも１．２８Ｍｃｐｓのチップレートを使用してその信号をサンプリングする。好ましくは、サンプリングは、チップレートの２倍の速度、またはチップレートの何らかの他の倍数の速度で行われる。チップレートより高いサンプリングレートにより、パフォーマンスが向上するが、余りにも高いサンプリングレートは、十分な処理速度を維持するために追加の処理機器のコストを要する可能性がある。サンプリングがチップレートの２倍の速度で行われる場合、当技術分野で周知のとおり、様々な処理オプションが利用可能である。例えば、別のサンプルが、２つの異なるデータストリームとして独立に処理されることが可能であり、あるいはまた、サンプルを、従来の方法に従って選択的に組み合わせることが可能である。
【００２２】
図３に示す同期処理回路は、３ＧＰＰ規格の１．２８Ｍｃｐｓオプションのフレームフォーマットに従って、基地局によって送信された通信信号のタイミングに関する情報を生成して、ＵＥが基地局と通信することを可能にするように設計されている。前述したシーケンスＳ１のような、ＳＹＮＣ−ＤＬコードの適切な変調シーケンスが検出された場合、ＵＥは、スーパーフレームのタイムスロット０内のＰ−ＣＣＰＣＨで伝送されるブロードキャストチャネル（ＢＣＨ）内の、基地局によって送信されたデータを読み取ることができ、このデータにより、ＵＥは、そのＢＣＨデータを送信した基地局と双方向通信を行うことができるようになる。同期処理回路は、次の３つの主な構成要素を有する。すなわち、ＳＹＮＣ−ＤＬ決定回路１０、ミッドアンブル決定回路２０、および位相変調シーケンス検出回路３０である。
【００２３】
ＳＹＮＣ−ＤＬ決定回路１０は、検出回路１３に相関データを出力する複数のＭ個の並列マッチドフィルタ／相関器１２_１ないし１２_Ｍを含む。受信される通信信号サンプルは、相関器１２_１ないし１２_Ｍのそれぞれに入力される。また、各相関器１２_１ないし１２_Ｍは、各相関器１２_１ないし１２_Ｍが処理中のサンプルのセットを３２の異なるＳＹＮＣ−ＤＬコードの１つと相関させることを可能にする同期コードジェネレータ１１からの入力も有する。
【００２４】
現在の規格の１．２８Ｍｃｐｓオプションでは、各ＳＹＮＣ−ＤＬコードは、６４の要素を有し、したがって、相関器１２_１ないし１２_Ｍは、一度に６４の受信信号サンプルのセットを処理するように構成されている。図４に示すとおり、相関器１２_１ないし１２_Ｍの各相関器は、好ましくは、関連するスクエアリング（ｓｑｕａｒｉｎｇ）デバイスまたは同様のデバイス、および加算器をそれぞれが有するＮ個のマッチドフィルタのバンクとして構成される。各マッチドフィルタは、６４の受信信号サンプルのセットの長さの内の６４／Ｎの異なるセグメントを処理する。ＳＹＮＣ−ＤＬコードの対応するセグメントは、マッチドフィルタのそれぞれのコード入力に導かれる。各マッチドフィルタは、それぞれのスクエアリングデバイスまたは同様のデバイスに信号を出力する出力を有し、このデバイスは集合として加算器に信号を出力し、加算器は、集合的なセグメント出力を加算して相関器の出力を提供する。
【００２５】
相関器１２_１ないし１２_Ｍは、第１の入力速度で信号サンプルを受け取るが、より速い速度で動作するので、各相関器は、少なくとも２つの異なるＳＹＮＣ−ＤＬコードに関する相関データを出力してから、後続の信号サンプルの処理を行うことができる。例えば、図４を参照すると、所与のサンプル入力速度（ｉｒ）に対して、ＳＹＮＣ−ＤＬコードジェネレータ１１からのコード入力速度は、Ｎ個のマッチドフィルタのそれぞれについて、ｉｒ周期ごとに少なくとも８つのコード要素である。各々対応するＳＹＮＣ−ＤＬコードの４つの要素のセットがＮ個のマッチドフィルタのそれぞれによって受け取られた後、相関データ出力が２乗され、全体として合計されて、出力される。各相関器１２_１ないし１２_Ｍは、サンプル入力速度周期ごとに少なくとも２つのＳＹＮＣ−ＤＬコードを処理するので、重大な処理遅延を全く被ることなく必要とされる相関器の数Ｍは、可能なコードの数の半分を超えない。
【００２６】
好ましい構成では、各相関器１２_１ないし１２_Ｍは、好ましくは、サンプル入力速度周期ごとに４つのＳＹＮＣ−ＤＬコードを処理する速度で動作し、したがって、８個（Ｍ＝８）の相関器が使用される。すなわち、可能なコードの数（３２）を速度係数（４）で割った数である。好ましい実施形態では、各相関器は、長さ４の８個（Ｎ＝８）のマッチドフィルタから構成される。すなわち、コードの長さ（６４）をセグメントの数（８）で割った数である。要素処理の点からは、処理される信号サンプルの各要素に関して、各マッチドフィルタによってＳＹＮＣ−ＤＬコードの１６の要素が処理される。
【００２７】
検出回路１３は、相関器１２_１ないし１２_Ｍから出力を受け取り、選択された数のフレームにわたって正の相関を追跡する。また、通信信号サンプルを受け取り、ノイズ推定を出力するノイズ推定回路１５が提供される。検出回路１３は、ノイズ推定回路１５からのノイズ推定を使用して、相関器１２_１ないし１２_Ｍの１つからの出力が正であるか否かを判定する。好ましくは、正の相関は、ＳＹＮＣ−ＤＬコード相関に関する相関器出力が選択されたノイズ係数の定数が掛けられたノイズ推定を超えた場合に検出される。
【００２８】
同一のＳＹＮＣ−ＤＬコードにより、複数の、好ましくは８つの、サブフレームにわたる同じ相対位置で正の相関が生成された場合、検出回路により、受け取られている特定のＳＹＮＣ−ＤＬと通信信号内のＤｗＰＴＳの相対位置がともに識別されたと決定され、その相対位置により、サブフレームのそれぞれのタイムスロット０の位置、および関連するミッドアンブルが提供される。
【００２９】
好ましくは、ミッドアンブル検出回路２０のバッファ２１に送り込まれる入力信号の周波数を調整するように検出回路１３によって制御される自動周波数制御（ＡＦＣ）回路１６が提供される。ＡＦＣの出力は、ミキサー１７を介して信号サンプル入力とミキシングされて、周波数調整されたサンプル入力をミッドアンブル検出回路に提供する。後続のステップが整合のとれた処理を行うことができるように、ＡＦＣ、搬送波再生は、ＳＹＮＣ−ＤＬコード決定と併せて完了することが可能である。ＳＹＮＣ−ＤＬコードの肯定的な検出毎に、検出回路は、制御信号をＡＦＣ１６に送る。ＡＦＣプロセスは、検出回路１３によるＳＹＮＣ−ＤＬの決定が完了した時点で完了する。あるいはまた、ミキサー１７をＳＹＮＣ−ＤＬ決定回路１０の入力に配置して、回路１０が決定機能を続行している間に受け取る入力信号にＡＦＣ訂正が行われるようにすることも可能である。ミキサー１７に関するこの代替の位置は、シーケンス決定回路３０に対する入力よりも前段である。
【００３０】
ＳＹＮＣ−ＤＬ決定回路１０は、３２のＳＹＮＣ−ＤＬコードのどれが、基地局から受信されているかを決定すると、ミッドアンブル選択回路が、４つの基本ミッドアンブルのどれが、受信ＳＹＮＣ−ＤＬコードを送信した基地局によって伝送されたＰ−ＣＣＰＣＨ内で利用されているかを決定するように動作することができる。現在の規格の３ＧＰＰシステムでは、Ｐ−ＣＣＰＣＨは、サブフレームのタイムスロット０の最初の２つのコードチャネルにマップされた２つのチャネルＰ−ＣＣＰＣＨ１およびＰ−ＣＣＰＣＨ２から構成される。
【００３１】
ミッドアンブル選択回路２０は、ＳＹＮＣ−ＤＬ決定回路１０の検出回路１３からＳＹＮＣ−ＤＬコード識別および相対タイミング情報を受け取るミッドアンブルジェネレータを含む。次に、ミッドアンブルジェネレータ２３が、検出回路１３によって前に識別されているＳＹＮＣ−ＤＬコードに関連する４つの１２８ビットのミッドアンブルの各々から１４４ビットのミッドアンブルを生成する。ＤｗＰＴＳの相対位置が決定されると、連続するタイムスロット０のミッドアンブルの位置に対応するサンプルが、バッファ２１から、Ｐ−ＣＣＰＣＨ１を表す第１のコードチャネルに関するマッチドフィルタ／相関器２４_ａ、および第２のコードチャネルＰ−ＣＣＰＣＨ２を表す２４_ｂに入力される。これらの入力は、識別されたＳＹＮＣ−ＤＬコードに対応する４つの基本ミッドアンブルのそれぞれから導出されたミッドアンブルジェネレータ２３からの入力に相関させられる。判断回路２６は、４つのミッドアンブルのどれが基地局によって伝送されたかを識別するために、マッチドフィルタ／相関器２４_ａおよび２４_ｂからのミッドアンブルの各反復比較の相関を受け取る。好ましくは、この決定は、第２の選択された相関係数の定数が掛けられたノイズ推定器１５から受け取られたノイズ推定と比較して行われる。
【００３２】
マッチドフィルタ／相関器１２_１ないし１２_Ｍは、ミッドアンブル検出回路２０がミッドアンブルを決定している最中にＳＹＮＣ−ＤＬ決定回路１０によって使用される必要はない。したがって、ミッドアンブル検出回路２０は、マッチドフィルタ／相関器２４_ａおよび２４_ｂとしてマッチドフィルタ／相関器１２_１ないし１２_Ｍを使用するように構成することが可能である。ハードウェアの再使用により、効率的な実装が提供される。
【００３３】
また、２つのマッチドフィルタ／相関器２４_ａおよび２４_ｂを使用することは、Ｐ−ＣＣＰＣＨで使用することが可能な時空間符号化送信ダイバーシチに対応することができる。その場合、通常の動作における１つのミッドアンブルの１／２の電力で２つのミッドアンブルが使用される。両方のミッドアンブルの検出が行われ、決定デバイスが両方のミッドアンブルを非コヒーレントの形で結合する。
【００３４】
肯定的なミッドアンブル決定が行われた場合、判断回路２６が、ミッドアンブルジェネレータ２３にミッドアンブル選択信号を出力し、ミッドアンブルジェネレータ２３は、識別されたミッドアンブルをシーケンス検出回路３０に出力する。
【００３５】
シーケンス検出回路３０は、信号サンプルを受け取るバッファ３１、変調相関器３２、および判断回路３４を含む。ミッドアンブル決定回路のバッファ２１は、バッファ３１として再使用することが可能であり、その場合、シーケンス検出回路は、前述したミキサー１７の配置変更なしにＡＦＣを活用する。
【００３６】
シーケンス検出回路３０は、ＳＹＮＣ−ＤＬ決定回路１０の検出回路１３から、識別されたＳＹＮＣ−ＤＬコードとＤｗＰＴＳ位置情報とを受け取り、および、ミッドアンブル検出回路２０からミッドアンブルデータを受け取る。変調相関器３２は、受信された通信サンプルが中に格納されているバッファ３１から入力を受け取り、判断回路３４にデータを出力する。相関器３２は、ＤｗＰＴＳ内のＳＹＮＣ−ＤＬコードのＱＰＳＫ変調を一連のサブフレームの識別されたミッドアンブルに相関させる。この情報は、判断回路３４に出力される。別々の相関器が提供されて、ＳＹＮＣ−ＤＬコードの位相、およびミッドアンブルコードの位相をそれぞれ検出する。あるいはまた、単一の相関器が共用されて、ＳＹＮＣ−ＤＬとミッドアンブルコードの両方の位相を検出することも可能である。
【００３７】
判断回路３４が、決定されたミッドアンブルと４つまたはそれより多くの連続するＳＹＮＣ−ＤＬコードとの間の位相の影響を計算する。判断回路３４は、前述したＳ１シーケンスのような選択されたシーケンスが検出されたか否かを決定する。選択された変調シーケンスが検出された場合、判断回路３４は、スーパーフレームタイミング（ＳＦＴ）を出力し、タイムスロット０内のＰ−ＣＣＰＣＨでＢＣＨデータが伝送されるスーパーフレームの先頭を特定する。これは、ＤｗＰＴＳの変調のＳ１シーケンスに続く次のスーパーフレームとして３ＧＰＰにおいて現在、規定されている。
【図面の簡単な説明】
【００３８】
【図１】３ＧＰＰシステムの１．２８Ｍｃｐｓオプションに関するフレーム構造を示すバースト図である。
【図２】３ＧＰＰシステムの１．２８Ｍｃｐｓオプションに即して、ＵＥによる同期通信を確立するためのプロセスを示す流れ図である。
【図３】本発明の教示に従って作製されたＵＥ受信機の構成要素を示すブロック図である。
【図４】図３のＵＥ受信機のマッチドフィルタ／相関器を示す拡大ブロック図である。

Claims (11)

1. 基地局が、所定のチップレートで、ＸおよびＹが１５より大きい整数の、Ｙ個の連続する要素からなる所定のＸ個のダウンリンク同期コードから選択された同期コードをダウンリンクパイロットタイムスロット内で伝送し、ユーザ機器が、通信信号を受信し、前記チップレートと少なくとも同じサンプリングレートでそれらをサンプリングする、時間フレーム形式を利用する無線通信システムにおいて使用するためのユーザ機器（ＵＥ）であって、
   受信された通信信号サンプルを処理するための同期回路を備え、
   前記同期回路は、前記チップレートと少なくとも同じ入力速度でサンプルを受け取り、前記サンプル入力速度より速い処理速度で連続するサンプルのセットを処理する同期コード決定回路を有し、
   前記同期コード決定回路は、
   受信された通信信号サンプルを前記サンプル入力速度で並列に受け取り、サンプルの各セットをＸ個のダウンリンク同期コードのセットの少なくとも２つの同期コードに相関させるための入力を有するＭ≦Ｘ／２である複数のＭ個のＹ要素相関器と、
   前記相関器に動作上、関連付けられて連続するサンプルセットとのダウンリンク同期コードの正の相関を検出し、追跡する検出回路とを含み、
   前記相関器のそれぞれは、前記サンプル入力速度の少なくとも２倍の速度でサンプルの各セットに関する符号相関を出力して、前記相関器が集合として、すべてのＸ個の同期コードに関する相関データを前記検出回路に出力してから、さらなる通信信号サンプルが処理されるようにするための出力を有する
   ことを特徴とするユーザ機器（ＵＥ）。
2. ダウンリンク同期コードの前記予め定めた数は３２個であり、各々が６４の連続する要素を有し、前記同期コード決定回路内に１６個を超える相関器が存在しないことを特徴とする請求項１に記載のＵＥ。
3. ８つを超えない相関器が前記同期コード決定回路内に存在し、各々が、受信された通信信号サンプルを前記サンプル入力速度で並列に受け取り、１入力速度期間内に、サンプルの各セットを、３２個のダウンリンク同期コードの前記セットの少なくとも４つの同期コードと、相関させることを特徴とする請求項２に記載のＵＥ。
4. 前記同期コード決定回路内の各相関器はＮ個のマッチドフィルタを含み、該マッチドフィルタの各々が、１入力速度期間内に、受信された通信信号サンプルセットの６４／Ｎ個の要素セグメントを、３２個のダウンリンク同期コードの前記セットの少なくとも４つの同期コードの対応する６４／Ｎ個の要素セグメントと、相関させることを特徴とする請求項３に記載のＵＥ。
5. 前記同期コード決定回路内の各相関器は、４つの要素セグメントを相関させる８つのマッチドフィルタを含むことを特徴とする請求項４に記載のＵＥ。
6. 事前定義されたシステム時間フレーム構造の選択されたタイムスロット内のプライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）で伝送される規定のチャネル（ＢＣＨ）のデータを受信し、ＵＥが前記ＢＣＨデータを送信した基地局と双方向通信を行うことを可能にし、伝送されたダウンリンク同期コードの各々が、規定のタイムスロット内で伝送されるミッドアンブルによって示された変調を有し、連続するダウンリンク同期コードの規定の変調シーケンスが、ＢＣＨデータの位置を特定し、前記ＵＥは、
   前記同期コード決定回路に動作上、関連付けられ、検出されたダウンリンク同期コードの相対位置および識別に基づいて前記それぞれの伝送されたミッドアンブルを決定するミッドアンブル決定回路と、
   前記ミッドアンブル決定回路および前記同期コード決定回路に動作上、関連付けられ、前記同期コード決定回路によって検出されたダウンリンク同期コード、および前記ミッドアンブル決定回路によって決定されたミッドアンブルに基づいて連続する検出されたダウンリンク同期コードの位相変調のシーケンスを決定する位相変調シーケンス検出回路とをさらに含むことを特徴とする請求項２に記載のＵＥ。
7. 前記同期コード決定回路は、前記検出回路に関連付けられたノイズ推定回路および自動周波数制御回路（ＡＦＣ）を含み、
   前記ノイズ推定回路は、同期コード検出が依拠するノイズ推定を前記検出回路に提供し、
   前記検出回路は、前記ＡＦＣを制御して、前記ミッドアンブル生成回路に入力される受信された通信サンプルとミキシングされる周波数訂正信号を生成することを特徴とする請求項６に記載のＵＥ。
8. 各同期コードは、それぞれの伝送されるダウンリンク同期コードとともに１つが伝送され、その伝送されるコードの変調を示すミッドアンブルの事前定義されたセットを示し、
   前記ミッドアンブル決定回路は、バッファと、少なくとも１つのミッドアンブル相関器と、ミッドアンブルジェネレータと、ミッドアンブル判断回路とを含み、
   前記バッファは、前記同期コード決定回路から、ＡＦＣ訂正された通信サンプルを受け取るための入力を有し、
   前記ミッドアンブルジェネレータは、前記同期コード決定回路から前記決定された同期コードを受け取るための入力を有し、前記特定された同期コードが示すミッドアンブルの前記事前定義されたセットに基づいてミッドアンブルを順次に生成し、
   前記ミッドアンブル相関器は、前記規定のタイムスロットのミッドアンブル部分に対応する前記バッファからの信号サンプルのセットを受け取るための入力、前記ミッドアンブルジェネレータから生成されたミッドアンブルを受け取るための入力、および前記ミッドアンブル判断回路に相関データを出力するための出力を有し、および
   前記ミッドアンブル判断回路は、前記決定された同期コードが示すミッドアンブルの前記事前定義されたセットの前記ミッドアンブルのどれが前記決定された同期コードとともに伝送されたかを、前記規定のタイムスロットのミッドアンブル部分に対応する前記バッファからの信号サンプルのセットと前記ミッドアンブルジェネレータからの生成されたミッドアンブルとの間の相関データに基づいて決定し、および前記ミッドアンブルジェネレータに選択信号を出力するための出力を有し、前記ミッドアンブルジェネレータが、前記選択信号に基づくミッドアンブルを前記位相変調シーケンス検出回路に出力する出力を有する
   ことを特徴とする請求項７に記載のＵＥ。
9. 複数のミッドアンブル相関器が存在し、前記同期コード決定回路内の前記相関器が、ミッドアンブル相関器として使用されることを特徴とする請求項８に記載のＵＥ。
10. 位相変調シーケンス検出回路は、バッファと、位相相関器手段と、位相シーケンス判断回路とを含み、
    前記位相変調シーケンス検出回路のバッファは、前記同期コード決定回路から通信サンプルを受け取るための入力を有し、
    前記位相相関器手段は、前記受信された信号サンプルの同期コード部分に対応する前記位相変調シーケンス検出回路のバッファからの信号サンプルのセットと、前記ミッドアンブルジェネレータからの選択されたミッドアンブルとを受け取り、前記シーケンス判断回路に位相相関データを出力し、および
    前記決定された同期コードに対応する信号サンプルの連続するセットの位相シーケンスを識別する前記シーケンス判断回路は、前記位相相関器手段から位相相関データを受け取るための入力を有し、規定の位相シーケンスが検出された場合、前記ＢＣＨデータの位置を識別する信号を出力するための出力を有する
    ことを特徴とする請求項８に記載のＵＥ。
11. 前記ミッドアンブル決定回路内の前記バッファが、前記位相変調シーケンス検出回路のバッファとして使用されることを特徴とする請求項１０に記載のＵＥ。

Images