JP2005353822A - 半導体レーザ制御装置 - Google Patents

Abstract

【課題】 半導体レーザの劣化時に高精度の光出力制御を行うと共に、電源遮断後に動作を再開する際の制御を簡略に行える半導体レーザ制御装置の提供。
【解決手段】 半導体レーザ５のＩ−ＬデータをＥＥＰＲＯＭ１２のような不揮発性メモリへ格納しておき、電源投入時にそのデータをＲＡＭ１１へ転送する。半導体レーザ５の駆動電流は、駆動パルスに同期したタイミングでサンプリングして、データをＲＡＭ１１に記憶させて更新する。半導体レーザ５のパルス駆動時には、ＲＡＭ１１に格納されているデータを使用してＡＰＣ制御を行う。半導体レーザ５の駆動が終了し電源を遮断するときには、ＲＡＭ１１に記憶されている最新のデータを不揮発性メモリであるＥＥＰＲＯＭ１２へ転送し、データを記憶させる。
【選択図】 図１

Description

本発明は、半導体レーザが劣化した場合でも高精度の光出力制御を行うと共に、電源遮断後に動作を再開する際の制御を簡略に行える半導体レーザ制御装置に関するものである。

半導体レーザの光出力を、ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）で制御する場合がある。特許文献１には、半導体レーザをＡＰＣで制御する際に、不揮発性メモリに発光光量データを記憶させておくことが記載されている。また、特許文献２には、半導体レーザに対して所定光量を発光させる制御電圧をＲＡＭに記憶させることが記載されている。

特開昭６２−２３７４１８号公報 特開平４−１２２６５６号公報

特許文献１、特許文献２に記載の技術では、不揮発性メモリや随時書き込み読み出しメモリに発光光量データに基づいて光源に印加する駆動電流が記憶されている。しかしながら、特許文献１、特許文献２には、これらのデータを半導体レーザの駆動中に毎回更新することについては記載されていない。このため、半導体レーザの動作中に劣化に起因してキンク発生や閾値電流シフトが生じた場合に対応できず、高精度な制御ができないという問題があった。また、半導体レーザの電源遮断後に電源を再投入する際には、その都度半導体レーザの発光テストによるキャリブレーションを必要としており、半導体レーザの制御が煩雑になるという問題があった。

本発明は上記のような問題に鑑み、半導体レーザが劣化した場合でも高精度な制御を行うと共に、電源遮断後に電源を再投入する際の制御を簡略に行える構成とした半導体レーザ制御装置の提供を目的とする。

上記目的を達成するために、本発明の第１の実施形態にかかる半導体レーザ制御装置は、制御手段により半導体レーザの出力光を所定の値に制御する半導体レーザ制御装置であって、前記半導体レーザの電流―光出力特性（Ｉ―Ｌ特性）を記憶するＥＥＯＲＯＭ等の不揮発性メモリを用いる第１の記憶手段と、随時書き込み読み出し可能な第２の記憶手段とを備え、前記Ｉ―Ｌ特性の初期値を記憶させている前記第１の記憶手段から前記第２の記憶手段に前記初期値を転送して前記半導体レーザを駆動し、当該駆動時のＩ―Ｌ特性をサンプリングして前記第２の記憶手段に記憶させて更新し、電源遮断時の前記Ｉ―Ｌ特性を、前記第２の記憶手段から前記第１の記憶手段に転送して記憶させることを特徴とする。

本発明の第２の実施形態にかかる半導体レーザ制御装置は、制御手段と、ＥＥＯＲＯＭ等の不揮発性メモリを用いる第１の記憶手段と、随時書き込み読み出し可能な第２の記憶手段とを備え、半導体レーザの出力光をＡＰＣ制御する半導体レーザ制御装置であって、前記半導体レーザの電流―光出力特性（Ｉ―Ｌ特性）の初期値を前記第１の記憶手段に記憶させ、前記半導体レーザの起動時に前記Ｉ―Ｌ特性の初期値を前記第１の記憶手段から前記第２の記憶手段に転送して前記半導体レーザを駆動し、当該駆動時のＩ―Ｌ特性をサンプリングして前記第２の記憶手段に記憶させて更新し、電源遮断時の最新の前記Ｉ―Ｌ特性を前記第２の記憶手段から前記第１の記憶手段に転送して記憶させ、電源再開時には発光テストを省略して前記第１の記憶手段に記憶されている最新の前記Ｉ―Ｌ特性により前記半導体レーザを駆動することを特徴とする。

また、本発明の第１、第２の実施形態にかかる半導体レーザ制御装置は、前記Ｉ―Ｌ特性に、電流の増加に対して光出力が増加する方向のキンクが発生したときに、前記キンクが発生している電流区間の前後において、それぞれ光出力を２個所以上サンプリングし、その２点間の光出力によりスロープ効率を求め、最適な光出力に制御することを特徴とする。

また、本発明の第１、第２の実施形態にかかる半導体レーザ制御装置は、前記Ｉ―Ｌ特性に、電流の増加に対して光出力が減少する方向のキンクが発生して、同一の光出力に対して複数の電流値が生じるときに、最小電流値を選択して半導体レーザを駆動することを特徴とする。

本発明の半導体レーザ制御装置においては、半導体レーザが劣化してキンクが生じた場合でも高精度の光出力制御を行うことができる。また、不揮発性メモリに電源遮断時のＩ―Ｌ特性を記憶させており、電源再投入時には当該最終のＩ―Ｌ特性に基づいて半導体レーザを駆動させるので、半導体レーザの発光テストによるキャリブレーションが不要となる。このため、半導体レーザの制御が簡略に行える。

以下図に基づいて本発明の実施形態について説明する。図１は、本発明にかかる半導体レーザ制御装置１の概略構成を示すブロック図である。図１において、不揮発性メモリのＥＥＰＲＯＭ１２には、半導体レーザの駆動電流―光出力（Ｉ―Ｌ）特性が記憶されている。すなわち、所望の光出力を得るための駆動電流が、初期値としてＥＥＰＲＯＭ１２に記憶されている。半導体レーザを最初に駆動する際には、ＥＥＰＲＯＭ１２から前記Ｉ―Ｌ特性を読み出して、随時書き込み読み出し可能な記憶手段のＲＡＭ１１に格納する。次にＣＰＵ２はＲＡＭ１１からＩ―Ｌデータを読み出す。ＣＰＵ２は、当該Ｉ―Ｌデータから取得した半導体レーザ駆動電流のデジタル信号を、ＤＡコンーバータ（ＤＡＣ）３に出力してアナログ信号に変換する。

半導体レーザ駆動回路（ＬＤドライバ）４には、半導体レーザ駆動時のバイアス設定用の回路と、パルス電流出力用の回路が設けられている。ＤＡコンバータ３からは、半導体レーザ駆動回路４に設けられているバイアス設定用の回路と、パルス電流出力用の回路のそれぞれにアナログ信号が供給される。前記アナログ信号が大きいほど、半導体レーザの光信号が増大する。半導体レーザ駆動回路４に設けられているバイアス設定用の回路と、パルス電流出力用の回路は、例えばバイポーラトランジスタなどの制御素子で構成されており、これらの制御素子を制御して半導体レーザ（ＬＤ）５を駆動する。

半導体レーザ５の駆動電流は、抵抗Ｒ１で検出されて電圧値としてアンプ（ＡＭＰ１）７に入力される。アンプ７から出力される半導体レーザの駆動電流モニタ信号（電圧信号）は、ＡＤコンバータ（ＡＤＣ）１０に入力される。ＡＤコンバータ１０の最大動作電圧は例えば５Ｖに制限されている。このため、半導体レーザ５へ最大電流を流したときに、アンプ７からの出力が５Ｖになるのが望ましい。また、ＣＰＵ２はアンプ７で検出される電圧がこの例では５Ｖを超えないように、半導体レーザ５の駆動電流を制御する。クロック信号発生部（ＣＬＯＣＫ）８は、半導体レーザ駆動回路４とＡＤコンバータ１０が同期して動作するようにクロックパルスを出力する。

半導体レーザ５の光出力はフォトダイオード（ＰＤ）６で検出され、フォトダイオード６の出力電流は抵抗Ｒ２を流れる。抵抗Ｒ２には、アンプ（ＡＭＰ２）９が接続されている。このため、抵抗Ｒ２を流れる電流からアンプ９で光出力の電圧が検出され、ＡＤコンバータ１０に入力される。ＣＰＵ２は、ＡＤコンバータ１０からの光出力信号に基づいて、所望の光出力が得られるように半導体レーザ５の駆動電流を制御する。

すなわち、フォトダイオード７、アンプ９、ＡＤコンバータ１０からＣＰＵ２にフィードバックされる制御系は、半導体レーザ５のＡＰＣ制御系を形成している。ＣＰＵ２には、外部コンピュータ（ＰＣ）１４からインターフェイス（ＳＣＩ：Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｉｎｔｅｒｆａｃｅ）１３を介して制御信号を送り、ＣＰＵ２はこの制御信号に基づいて半導体レーザ５の駆動、停止の制御を行う。ＳＣＩ１２は、マルチプロセッサマシンで使用されるシリアルインターフェイスである。

半導体レーザ５の駆動電流は、駆動パルスに同期したタイミングでサンプリングされて、データを随時ＲＡＭ１１に記憶する。このように、本発明においては、半導体レーザ５のＩ−Ｌデータの初期値をＥＥＰＲＯＭ１２のような不揮発性メモリへ格納しておき、電源投入時にそのデータをＲＡＭ１１へ転送する。半導体レーザ５の最初のパルス駆動時には、ＲＡＭ１１に格納されているデータを使用してＡＰＣ制御を行う。

また、半導体レーザ５の駆動パルスのタイミングと同期して、光出力パワーをサンプリングし、その時の電流値と光出力をＲＡＭ１１へ転送する。このようにして、絶えず最新のＩ―Ｌ特性をＲＡＭ１１に記憶し、半導体レーザ５で所望のパルスパワーを得るためのパルス制御に使用する。図１の構成では、ＲＡＭ１１とＥＥＰＲＯＭ１２の２つの記憶手段を有しているが、通常の制御ではアクセス時間が早いＲＡＭ１１にデータを記憶させ、初期値と電源遮断時のデータはデータ保護の観点で不揮発性のＥＥＰＲＯＭ１２に記憶させてる。このように、ＲＡＭ１１とＥＥＰＲＯＭ１２の２つの記憶手段を目的に応じて使い分けているので、メモリ資源の特性を考慮した合理的なデータ記憶を行うことができる。

半導体レーザ５の駆動が終了して電源を遮断するときには、ＲＡＭ１１に記憶されている最新のデータを不揮発性メモリであるＥＥＰＲＯＭ１２へ転送し、このデータをＥＥＰＲＯＭ１２に記憶させる。このため、電源を遮断した際にＲＡＭ１１のデータが消失しても、不揮発性メモリのＥＥＰＲＯＭ１２に半導体レーザ５の最後の動作状態が記憶されているので、次回の半導体レーザ５の駆動時には最新のＩ−Ｌデータによって駆動が再開できる。なお、不揮発性メモリはＥＥＰＲＯＭに限定されず、ＥＰＲＯＭやフラッシュメモリなども使用することができる。

これにより、半導体レーザ５のパルス駆動時に高精度な階調制御（パルスパワー制御）が可能になり、従来電源投入時に行っていた半導体レーザの発光テストによるキャリブレーションの必要がなくなる。このため、電源再投入時の半導体レーザの制御が簡略に行える。また、半導体レーザ５の劣化や温度の影響で半導体レーザの光出力特性が変化しても、逐次高精度な制御が可能になる。

ところで、半導体レーザのＩ―Ｌデータを連続的にＲＡＭ１１に記憶させることは理論上不可能なので、ＲＡＭ１１やＥＥＰＲＯＭ１２に記憶されるデータは、不連続なＩ−Ｌデータとなる。したがって、所望の光出力パワーがＩ−Ｌデータ上に存在しない場合がある。このような場合には、所望の光出力パワー前後のスロープ効率（光出力Ｗ／駆動電流Ａ）ηから電流値を判断するものとする。

半導体レーザに特有の特性劣化の例として、キンクという現象が知られている。このキンクは、Ｉ−Ｌ特性に非直線の部分が発生するものである。図２、図３はキンクの発生状態を示す特性図であり、横軸に半導体レーザの駆動電流Ｉｆ（Ａ）、縦軸に光出力Ｐｏ（Ｗ）を設定している。図２において、半導体レーザのＩ−Ｌ特性がＧａであるものとする。半導体レーザの駆動中に、劣化や温度上昇により特性ＧｂにＩ−Ｌ特性が低下する。すなわち、同一電流に対する光出力が低下する。ここで、Ｇｂの特性は、直線状に延長するとＧｂ'になるが、その途中で非直線の部分Ｋａが発生する。この非直線の部分Ｋａがキンクである。半導体レーザのＩ−Ｌ特性は、キンクＫａの部分からＧｃに移行する。図２のキンクＫａは、電流の増大に伴い光出力も増大する方向に発生している。

図２に示したように、キンクＫａが半導体レーザの劣化に起因して突然発生した場合には、半導体レーザのＩ−Ｌ特性が低下する。本発明の実施形態においては、キンクが発生している電流区間の前後において、それぞれ光出力を２個所以上サンプリングし、その２点間の光出力によりスロープ効率を求め、最適なパワー制御をするものとする。図２の例では、キンクＫａの前後のＩ−Ｌ特性Ｇｂ、Ｇｃで光出力を２個所以上サンプリングする。

図２の例では、Ｉ−Ｌ特性Ｇｂの２点の電流値Ｉｘ、Ｉｙに対応する光出力Ｐｘ、ＰｙをサンプリングしてＩ−Ｌ特性Ｇｂのスロープ効率を求める。また、キンクＫａの２点の電流値Ｉｗ、Ｉｚに対応する光出力Ｐｗ、ＰｚをサンプリングしてＩ−Ｌ特性Ｋａのスロープ効率を求める。さらにＩ−Ｌ特性Ｇｃの２点の電流値Ｉｕ、Ｉｖに対応する光出力Ｐｕ、ＰｖをサンプリングしてＩ−Ｌ特性Ｇｂのスロープ効率を求める。

したがって、図２の場合では、Ｉ−Ｌ特性はキンクＫａの前後で電流区間によって異なる３つのスロープ効率を保有することになる。本発明の実施形態においては、それぞれの電流区間において、各々のスロープ効率から最適なパワーを制御するものである。このような制御は、図１のＲＡＭ１１に記憶されている最新のＩ−Ｌ特性のデータに基づき、ＣＰＵ２が行うものである。このため、半導体レーザの劣化に伴いキンクが発生した場合でも、高精度な光出力の制御を行うことができる。

次に、図３の例について説明する。図３の例では、Ｉ−Ｌ特性Ｇｂから、キンクＫｂが光出力が低下する方向に発生するものである。この場合も図２の場合と同様に各電流区間によってスロープ効率からパワーを制御する。図３では、同一の光出力Ｐａに対して、キンクが発生している前後のＩ−Ｌ特性Ｇｂ、Ｋｂ、Ｇｃでは、Ｉ１、Ｉ２、Ｉ３の３点以上の電流値が存在することになる。その場合には、低消費電力の観点から最小電流値のＩ１を選択して半導体レーザを駆動する。このため、半導体レーザ劣化時に半導体レーザを駆動する際の電力消費を低減することができる。

なお、図２、図３では、半導体レーザの劣化によるキンクが発生した際の制御について説明したが、本発明の実施形態では、半導体レーザの劣化による閾値電流シフトが発生した際の制御についても適用できる。

以上説明したように、本発明によれば半導体レーザが劣化した場合にも高精度な制御を行うと共に、電源遮断後に電源を再投入する際の制御を簡略に行える半導体レーザ制御装置が得られる。

本発明の全体構成を示すブロック図である。 本発明が適用される半導体レーザのＩ―Ｌ特性を説明する特性図である。 本発明が適用される半導体レーザのＩ―Ｌ特性を説明する特性図である。

符号の説明

１・・・半導体レーザ制御装置、２・・・ＣＰＵ、３・・・ＤＡコンバータ、４・・・半導体レーザ駆動回路、５・・・半導体レーザ、、６・・・フォトダイオード、７・・・アンプ、８・・・クロック信号発生部、９・・・アンプ、１０・・・ＡＤコンバータ、１１・・・ＲＡＭ、１２・・・ＥＥＰＲＯＭ

Claims (4)

1. 制御手段により半導体レーザの出力光を所定の値に制御する半導体レーザ制御装置であって、前記半導体レーザの電流―光出力特性（Ｉ―Ｌ特性）を記憶するＥＥＯＲＯＭ等の不揮発性メモリを用いる第１の記憶手段と、随時書き込み読み出し可能な第２の記憶手段とを備え、前記Ｉ―Ｌ特性の初期値を記憶させている前記第１の記憶手段から前記第２の記憶手段に前記初期値を転送して前記半導体レーザを駆動し、当該駆動時のＩ―Ｌ特性をサンプリングして前記第２の記憶手段に記憶させて更新し、電源遮断時の前記Ｉ―Ｌ特性を、前記第２の記憶手段から前記第１の記憶手段に転送して記憶させることを特徴とする、半導体レーザ制御装置。
2. 制御手段と、ＥＥＯＲＯＭ等の不揮発性メモリを用いる第１の記憶手段と、随時書き込み読み出し可能な第２の記憶手段とを備え、半導体レーザの出力光をＡＰＣ制御する半導体レーザ制御装置であって、前記半導体レーザの電流―光出力特性（Ｉ―Ｌ特性）の初期値を前記第１の記憶手段に記憶させ、前記半導体レーザの起動時に前記Ｉ―Ｌ特性の初期値を前記第１の記憶手段から前記第２の記憶手段に転送して前記半導体レーザを駆動し、当該駆動時のＩ―Ｌ特性をサンプリングして前記第２の記憶手段に記憶させて更新し、電源遮断時の最新の前記Ｉ―Ｌ特性を前記第２の記憶手段から前記第１の記憶手段に転送して記憶させ、電源再開時には発光テストを省略して前記第１の記憶手段に記憶されている最新の前記Ｉ―Ｌ特性により前記半導体レーザを駆動することを特徴とする、半導体レーザ制御装置。
3. 前記Ｉ―Ｌ特性に、電流の増加に対して光出力が増加する方向のキンクが発生したときに、前記キンクが発生している電流区間の前後において、それぞれ光出力を２個所以上サンプリングし、その２点間の光出力によりスロープ効率を求め、最適な光出力に制御することを特徴とする、請求項１または請求項２に記載の半導体レーザ制御装置。
4. 前記Ｉ―Ｌ特性に、電流の増加に対して光出力が減少する方向のキンクが発生して、同一の光出力に対して複数の電流値が生じるときに、最小電流値を選択して半導体レーザを駆動することを特徴とする、請求項１または請求項２に記載の半導体レーザ制御装置。
   
   

Images