JP2005347499A - Epitaxial wafer for field effect transistor and epitaxial layer for high electron mobility transistor - Google Patents
Epitaxial wafer for field effect transistor and epitaxial layer for high electron mobility transistor Download PDFInfo
- Publication number
- JP2005347499A JP2005347499A JP2004165188A JP2004165188A JP2005347499A JP 2005347499 A JP2005347499 A JP 2005347499A JP 2004165188 A JP2004165188 A JP 2004165188A JP 2004165188 A JP2004165188 A JP 2004165188A JP 2005347499 A JP2005347499 A JP 2005347499A
- Authority
- JP
- Japan
- Prior art keywords
- electron mobility
- layer
- epitaxial wafer
- plane
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 21
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 34
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 18
- 238000000034 method Methods 0.000 description 13
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 8
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 239000002994 raw material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000003574 free electron Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011669 selenium Substances 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QTQRGDBFHFYIBH-UHFFFAOYSA-N tert-butylarsenic Chemical compound CC(C)(C)[As] QTQRGDBFHFYIBH-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical group CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- HTDIUWINAKAPER-UHFFFAOYSA-N trimethylarsine Chemical compound C[As](C)C HTDIUWINAKAPER-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明は電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハに係り、特にデバイス特性を改善したものに関する。 The present invention relates to an epitaxial wafer for a field effect transistor and an epitaxial wafer for a high electron mobility transistor, and more particularly to an improved device characteristic.
電界効果トランジスタ（ＦＥＴ）用エピタキシャルウェハのうち、ガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）を用いたエピタキシャルウェハは、シリコン（Ｓｉ）に比べて電子移動度が高いという特長をいかして高速デバイスに多く用いられている。代表例として高電子移動度トランジスタ（ＨＥＭＴ）が挙げられる。 Among epitaxial wafers for field effect transistors (FETs), epitaxial wafers using gallium arsenide (GaAs) or indium gallium arsenide (InGaAs) take advantage of the higher electron mobility than silicon (Si), and are high-speed devices. Is often used. A typical example is a high electron mobility transistor (HEMT).
ＨＥＭＴの性能を向上させるには、より多くの多数キャリアをより高速に伝達できる構造とすること、即ち、キャリア濃度と移動度とを同時に高めることが大切である。一般に、半導体のキャリア濃度を高めるためには、ドーパントと呼ばれる不純物を半導体に添加（ドープ）する必要がある。ところが、半導体中にドープしたドーパントは、半導体中にキャリアを放出した後、帯電してイオン化不純物となり、多数キャリアの走行を妨げるため、キャリア濃度を高めようとして多量のドーパントをドープすると多数キャリアの移動度は、かえって低下してしまうという問題がある。 In order to improve the performance of the HEMT, it is important to have a structure that can transmit more majority carriers at a higher speed, that is, to simultaneously increase the carrier concentration and mobility. Generally, in order to increase the carrier concentration of a semiconductor, it is necessary to add (dope) an impurity called a dopant to the semiconductor. However, the dopant doped in the semiconductor discharges carriers into the semiconductor and then becomes charged and becomes ionized impurities, which prevents the majority carriers from traveling. Therefore, when a large amount of dopant is doped to increase the carrier concentration, the majority carriers move. However, there is a problem that the degree decreases.
この観点からＨＥＭＴの特性を向上する方法としては、電子供給層を薄層化すればよいことが分かっている。厚さを１原子層または数原子層以下まで薄層化した電子供給層はδドープ層と呼ばれ、キャリア走行内に溜まる電子の濃度をその移動度の大幅な低下なしに高めることができることから、δドープ層を有するＨＥＭＴ構造からなるエピタキシャルウェハ（以下、δドープＨＥＭＴ構造エピタキシャルウェハという）は高い特性が期待できるものである。 From this point of view, it has been found that the electron supply layer may be thinned as a method for improving the characteristics of the HEMT. An electron supply layer whose thickness is reduced to one atomic layer or several atomic layers or less is called a δ-doped layer, and can increase the concentration of electrons accumulated in the carrier travel without significantly lowering the mobility. An epitaxial wafer having a HEMT structure having a δ-doped layer (hereinafter referred to as a δ-doped HEMT structure epitaxial wafer) can be expected to have high characteristics.
このδドープＨＥＭＴ構造エピタキシャルウェハの特性の良否を決める最も重要な特性の一つに、チャネルの電子移動度がある。このチャネルの電子移動度が高いほど、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させることができるからである。近年、デバイス特性向上の目的のために、δドープＨＥＭＴ構造エピタキシャルウェハのチャネルの電子移動度向上の要求が強まってきている。 One of the most important characteristics that determine the quality of the δ-doped HEMT structure epitaxial wafer is the electron mobility of the channel. This is because the higher the electron mobility of the channel, the more the characteristics of the device manufactured using the epitaxial wafer can be improved. In recent years, for the purpose of improving device characteristics, there is an increasing demand for improving the electron mobility of the channel of the δ-doped HEMT structure epitaxial wafer.
従来、このようなエピタキシャルウェハを製造する方法として、有機金属気相成長法（ＭＯＶＰＥ法）を用いてエピタキシャル成長させる方法が知られている。しかし、ＭＯＶＰＥ法を用いてエピタキシャル成長させる場合、（１００）面を使用すると、ヒロックの発生が避けがたい。このために、そのヒロックの発生を防止するために、ＧａＡｓ基板の（１００）面から僅かに傾斜した面の上に、ＭＯＶＰＥ法を使用して、エピタキシャル層構造を形成することが行われている（例えば、特許文献１参照）。
しかしながら、上述した特許文献１に記載のものは、「ＧａＡｓ基板の（１００）面から僅かに傾斜した面の上に、ＭＯＶＰＥ法を使用して、エピタキシャル層を形成する」とあるだけで、どの結晶方位に傾斜させたら良いのか、また傾斜させる場合、傾斜角度がいくらであると良いのかという具体的な限定がなされていない。即ち、従来、δドープＨＥＭＴ構造エピタキシャルウェハ用のＧａＡｓ基板として、（１００）面からの最適な傾斜方向と傾斜角度の両方を同時に規定したものはなかった。このため、δドープＨＥＭＴ構造エピタキシャルウェハにおけるチャネルの電子移動度向上の要請に十分応えることができなかった。
However, the one described in the above-mentioned
本発明の目的は、上述した従来技術の問題点を解消して、δドープＨＥＭＴ構造エピタキシャルウェハにおいて、基板表面である（１００）面からの最適な傾斜方向と傾斜角度を具体的に規定することによって、そのエピタキシャルウェハにおけるチャネルの電子移動度を向上することが可能な電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハを提供することにある。 The object of the present invention is to solve the above-mentioned problems of the prior art and specifically define the optimum tilt direction and tilt angle from the (100) plane which is the substrate surface in the δ-doped HEMT structure epitaxial wafer. Accordingly, an object of the present invention is to provide an epitaxial wafer for a field effect transistor and an epitaxial wafer for a high electron mobility transistor capable of improving the electron mobility of a channel in the epitaxial wafer.
本発明者らは、基板の面方位のずれの程度によってチャネルの電子移動度がどの程度異なるようになるのかと考え、ＧａＡｓ基板上にＭＯＶＰＥ法により、ＧａＡｓ層をエピタキシャル成長させた場合のＧａＡｓ基板の（１００）面からの傾斜方向と電子移動度との関係、及び傾斜角度と電子移動度との関係を調べた。 The present inventors consider how much the electron mobility of the channel differs depending on the degree of deviation of the plane orientation of the substrate, and the GaAs substrate is epitaxially grown on the GaAs substrate by the MOVPE method. The relationship between the tilt direction from the (100) plane and the electron mobility and the relationship between the tilt angle and the electron mobility were examined.
その結果、傾斜方向と傾斜角度とは共にチャネルの電子移動度に相関があることを見い出し、傾斜方向が特定の方向にあると電子移動度が大きくなり、特定の傾斜方向における傾斜角度が、特定の範囲内であると電子移動度が大きくなることが分かった。 As a result, it is found that both the tilt direction and the tilt angle have a correlation in the electron mobility of the channel, and when the tilt direction is in a specific direction, the electron mobility increases, and the tilt angle in a specific tilt direction is specified. It was found that the electron mobility was increased within the range of.
本発明は、上記知見に基づいてなされたもので、半導体基板上にＭＯＶＰＥ法により薄膜層をエピタキシャル成長させる際に、（１００）面からの最適な傾斜方向と傾斜角度の両方を同時に特定することによって、電子移動度の向上を図ったものである。 The present invention has been made on the basis of the above knowledge, and by simultaneously specifying both the optimum tilt direction and tilt angle from the (100) plane when a thin film layer is epitaxially grown on a semiconductor substrate by the MOVPE method. This is intended to improve the electron mobility.
すなわち、第１の発明は、III−Ｖ族化合物半導体基板上に、少なくとも、チャネル層、δドープ層を有する電界効果トランジスタ用エピタキシャルウェハにおいて、前記III−Ｖ族化合物半導体基板の表面が、（１００）面から［０１−１］方向または［０−１１］方向に、０．４°〜１．１°傾斜していることを特徴とするＦＥＴ用エピタキシャルウェハである。 That is, according to a first aspect of the present invention, there is provided a field effect transistor epitaxial wafer having at least a channel layer and a δ-doped layer on a III-V compound semiconductor substrate, wherein the surface of the III-V compound semiconductor substrate is (100 ) An epitaxial wafer for FET, which is inclined by 0.4 ° to 1.1 ° in the [01-1] direction or the [0-11] direction from the surface.
III−Ｖ族化合物半導体基板の表面が、（１００）面から［０１−１］方向、または［０−１１］方向に傾斜すると、他の方向と比べてチャネルの電子移動度が大きくなり、さらにIII−Ｖ族化合物半導体表面が、前述した［０１−１］方向、または［０−１１］方向に０．４°〜１．１°傾斜していると電子移動度が最も大きくなる。このようにIII−Ｖ族化合物半導体基板の表面に最適な傾斜方向と傾斜角度の両方を同時に与えることによって、チャネルの電子移動度の向上した高い特性を有するＦＥＴが得られる。 When the surface of the III-V compound semiconductor substrate is tilted from the (100) plane in the [01-1] direction or the [0-11] direction, the electron mobility of the channel is increased as compared to other directions, and When the surface of the group III-V compound semiconductor is inclined by 0.4 ° to 1.1 ° in the [01-1] direction or the [0-11] direction, the electron mobility is maximized. Thus, by simultaneously providing both the optimum tilt direction and tilt angle to the surface of the III-V compound semiconductor substrate, an FET having high characteristics with improved channel electron mobility can be obtained.
III−Ｖ族化合物半導体基板としては、ガリウム砒素（ＧａＡｓ）基板やインジウムガリウム砒素（ＩｎＧａＡｓ）基板が挙げられる。 Examples of the III-V compound semiconductor substrate include a gallium arsenide (GaAs) substrate and an indium gallium arsenide (InGaAs) substrate.
エピタキシャル成長としては、ＭＯＶＰＥ法を採用することができ、これによる成長層としては、例えば、III−Ｖ族化合物半導体基板上の残留不純物によるデバイス特性劣化を防ぐバッファ層、自由電子が流れるチャネル層、自由電子が発生するδドープ層、電極を形成するためのコンタクト層などを挙げることができるが、特に、自由電子が流れるチャネル層および自由電子が発生するδドープ層は、ＦＥＴにおける必須構成要素である。 For epitaxial growth, the MOVPE method can be employed. As a growth layer, for example, a buffer layer for preventing deterioration of device characteristics due to residual impurities on the III-V compound semiconductor substrate, a channel layer through which free electrons flow, a free layer Examples include a δ-doped layer in which electrons are generated and a contact layer for forming an electrode. In particular, a channel layer in which free electrons flow and a δ-doped layer in which free electrons are generated are essential components in an FET. .
（１００）面から最適な傾斜方向と傾斜角度を有する基板を用いることにより、チャネルの電子移動度が向上する。すなわち、III−Ｖ族化合物半導体基板に、（１００）面から［０１−１］方向または［０−１１］方向に０．４°〜１．１°傾斜した表面を持たせると、その表面に成長させるエピタキシャルによって形成されるチャネルの電子移動度が向上する。 By using a substrate having an optimum inclination direction and inclination angle from the (100) plane, the electron mobility of the channel is improved. That is, when a III-V compound semiconductor substrate has a surface inclined by 0.4 ° to 1.1 ° in the [01-1] direction or the [0-11] direction from the (100) plane, The electron mobility of the channel formed by epitaxial growth is improved.
第２の発明は、半絶縁性ＧａＡｓ基板上に、少なくとも、ｉ型ＡｌＧａＡｓバッファ層、ｉ型ＡｌＧａＡｓチャネル層、ｉ型ＡｌＧａＡｓスペーサ層、Ｓｉδドープ層（Ｓｉをドープしたδドープ層）、ｉ型ＡｌＧａＡｓショットキーコンタクト層、ｎ型ＧａＡｓオーミックコンタクト層を有する高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記半絶縁性ＧａＡｓ基板の表面が、（１００）面から［０１−１］方向または［０−１１］方向に、０．４°〜１．１°傾斜していることを特徴とするＨＥＭＴ用エピタキシャルウェハである。 According to a second aspect of the present invention, at least an i-type AlGaAs buffer layer, an i-type AlGaAs channel layer, an i-type AlGaAs spacer layer, an Siδ-doped layer (a δ-doped layer doped with Si), an i-type AlGaAs on a semi-insulating GaAs substrate. In an epitaxial wafer for a high electron mobility transistor having a Schottky contact layer and an n-type GaAs ohmic contact layer, the surface of the semi-insulating GaAs substrate is in the [01-1] direction or [0-11] from the (100) plane. The HEMT epitaxial wafer is characterized by being inclined by 0.4 ° to 1.1 ° in the direction.
δドープＨＥＭＴ構造エピタキシャルウェハのチャネルの移動度を向上できるので、より高速のＨＥＭＴが得られる。 Since the mobility of the channel of the δ-doped HEMT structure epitaxial wafer can be improved, a higher-speed HEMT can be obtained.
本発明によれば、ＦＥＴ用エピタキシャルウェハのチャネルの電子移動度を向上させることができる。したがって、このウェハを用いることにより、デバイス特性を向上することができる。 According to the present invention, the electron mobility of the channel of the epitaxial wafer for FET can be improved. Therefore, device characteristics can be improved by using this wafer.
以下に本発明の実施の形態を説明する。 Embodiments of the present invention will be described below.
図３に、本実施の形態に係るδドープＨＥＭＴ構造エピタキシャルウェハの断面図を示す。 FIG. 3 shows a cross-sectional view of a δ-doped HEMT structure epitaxial wafer according to the present embodiment.
ＨＥＭＴ構造は、基板としての半絶縁性ＧａＡｓ基板１上に、順次、バッファ層としてｉ型ＡｌＧａＡｓバッファ層２（Ａｌ組成比０．２８、厚さ５００nm）、チャネル層としてｉ型ＩｎＧａＡｓチャネル層３（Ｉｎ組成比０．２０、厚さ１２nm）、スペーサ層としてｉ型ＡｌＧａＡｓスペーサ層４（Ａｌ組成比０．２２、厚さ３nm）、電子供給層としてδドープ層５（キャリア濃度３×１０12cm-2）、ショットキーコンタクト層としてｉ型ＡｌＧａＡｓショットキーコンタクト層６（Ａｌ組成比０．２２、厚さ５０nm）、オーミックコンタクト層としてｎ型ＧａＡｓオーミックコンタクト層７（厚さ１００nm、キャリア濃度３×１０18cm-3）を成長させた構造を有する。
In the HEMT structure, an i-type AlGaAs buffer layer 2 (Al composition ratio 0.28,
これらの各層をエピタキシャル成長させる方法として、原子レベルで微細な成長制御が可能なＭＯＶＰＥ法を採用した。 As a method for epitaxially growing each of these layers, the MOVPE method capable of fine growth control at the atomic level was adopted.
ｉ型ＡｌＧａＡｓバッファ層２、ｉ型ＡｌＧａＡｓスペーサ層４、及びｉ型ＡｌＧａＡｓショットキーコンタクト層６のｉ型ＡｌＧａＡｓを成長する場合には、Ｇａ原料としてＧａ（ＣＨ3）3、Ａｓ原料としてアルシン（ＡｓＨ3）、及びＡｌ原料としてトリメチルアルミニウム（Ａｌ（ＣＨ3）3）を基板上に供給する。なお、Ｇａ原料として他にトリエチルガリウム（Ｇａ（ＣＨ3ＣＨ2）3）がある。Ａｓ原料として他にトリメチル砒素（Ａｓ（ＣＨ3）3）、ターシャリーブチルアルシン（ＴＢＡ）がある。Ａｌ原料として他にトリエチルアルミニウム（Ａｌ（ＣＨ3ＣＨ2）3）がある。
When growing the i-type AlGaAs of the i-type
ｉ型ＩｎＧａＡｓチャネル層３のｉ型ＩｎＧａＡｓを成長する場合には、Ｇａ（ＣＨ3）3、ＡｓＨ3、及びＩｎ原料としてトリメチルインジウム（Ｉｎ（ＣＨ3）3）を基板上に供給する。
When growing i-type InGaAs of the i-type
δドープ層５を成長する場合には、ＡｓＨ3ガス雰囲気中でｎ型ドーパントとなるＳｉ原料としてジシラン（Ｓｉ2Ｈ6）の供給を行って、δドープ層５の形成を行った。
When the δ-doped
ｎ型ＧａＡｓオーミックコンタクト層７のｎ型ＧａＡｓを成長する場合には、アルシン（Ｇａ（ＣＨ3）3、ＡｓＨ3）及びｎ型ドーパントを基板上に供給する。このｎ型ドーパントの元素としては、Ｓｉやセレン（Ｓｅ）がある。Ｓｉ原料としては、ジシラン（Ｓｉ2Ｈ6）の他にモノシラン（ＳｉＨ4）がある。Ｓｅ原料としては、セレン化水素（Ｈ2Ｓｅ）がある。全ての層の成長中、基板温度は７００℃一定に保った。また、成長炉内圧力は７６Ｔｏｒｒ、希釈用ガスは水素である。
When growing the n-type GaAs of the n-type GaAs
前述したように、δドープＨＥＭＴ構造エピタキシャルウェハの特性の良否を決める最も重要な特性の一つは、チャネルの電子移動度である。この電子移動度が高いほど、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させることができる。 As described above, one of the most important characteristics that determines the quality of the δ-doped HEMT structure epitaxial wafer is the electron mobility of the channel. The higher the electron mobility, the more the characteristics of the device manufactured using the epitaxial wafer can be improved.
実施の形態では、δドープＨＥＭＴ構造エピタキシャルウェハの僅かに傾斜させた表面において、これまで明らかにされていなかった（１００）面からの最適な傾斜方向と傾斜角度の両方を同時に規定することによって、チャネル層の電子移動度を向上し、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させるようにした。 In an embodiment, by simultaneously defining both the optimum tilt direction and tilt angle from the (100) plane, which has not been clarified so far, on the slightly tilted surface of the δ-doped HEMT structure epitaxial wafer, The electron mobility of the channel layer was improved, and the characteristics of devices fabricated using the epitaxial wafer were improved.
そのために、（１００）面からの傾斜方向と傾斜角度を変化させたＧａＡｓ基板を用いて、図３のδドープＨＥＭＴ構造エピタキシャルウェハの試作を行ない、そのチャネルの電子移動度がどう変化するかを検討した。なお、チャネルの電子移動度はそのシートキャリア濃度の影響を受けるため、本試作においてはチャネルのシートキャリア濃度が１．７×１０12cm-2となるようにδドープ量を調整した。 For this purpose, the δ-doped HEMT structure epitaxial wafer shown in FIG. 3 was fabricated using a GaAs substrate in which the tilt direction and tilt angle from the (100) plane were changed, and how the electron mobility of the channel changed. investigated. Since the electron mobility of the channel is affected by the sheet carrier concentration, in this prototype, the amount of δ-doping was adjusted so that the channel sheet carrier concentration was 1.7 × 10 12 cm −2 .
（１）傾斜方向と電子移動度の関係
図２に（１００）面からの傾斜方向のみを変化させ、それらの傾斜方向への傾斜角度を全て１°に固定したときの試作結果を示す。本結果より、傾斜方向が［０１−１］及び［０−１１］方向のときに、電子移動度がおよそ６９００cm2／Ｖｓと最も高くなることが分った。なお、それ以外の［０１１］、［０−１−１］方向ではおよそ６６００cm2／Ｖｓ、［０１０］、［００−１］、［０−１０］、［００１］方向ではおよそ６７５０cm2／Ｖｓと低くなることも分った。
(1) Relationship between tilt direction and electron mobility FIG. 2 shows the results of trial manufacture when only the tilt direction from the (100) plane is changed and the tilt angles in the tilt direction are all fixed at 1 °. From this result, it was found that when the tilt direction is the [01-1] and [0-11] directions, the electron mobility is as high as about 6900 cm 2 / Vs. In the other [011] and [0-1-1] directions, approximately 6600 cm 2 / Vs, and in the [010], [00-1], [0-10], and [001] directions, approximately 6750 cm 2 / Vs. I also found that it was lower.
（２）傾斜角度と電子移動度の関係
図１に（１００）面からの傾斜方向を［０１−１］、［０１０］及び［０１１］方向に固定して、傾斜角度のみを変化させたときの試作結果を示す。なお、傾斜方向として、（ａ）［０１−１］と［０−１１］方向、（ｂ）［０１１］と［０−１−１］方向、（ｃ）［０１０］と［００−１］と［０−１０］と［００１］方向、はそれぞれ全く等価であることから、傾斜方向は前述の３水準［０１−１］、［０１０］及び［０１１］で代表した。本結果より、３水準ともに傾斜角度が０．４°〜１．１°のときに電子移動度が最も高くなることが分った。
(2) Relationship between tilt angle and electron mobility When the tilt direction from the (100) plane is fixed to the [01-1], [010] and [011] directions in FIG. 1, and only the tilt angle is changed. The prototype results are shown. The tilt directions are (a) [01-1] and [0-11] directions, (b) [011] and [0-1-1] directions, and (c) [010] and [00-1]. Since the [0-10] and [001] directions are completely equivalent to each other, the inclination direction is represented by the aforementioned three levels [01-1], [010] and [011]. From this result, it was found that the electron mobility was highest when the inclination angle was 0.4 ° to 1.1 ° for all three levels.
具体的には、傾斜方向が［０１−１］の場合において、傾斜角度が０．４°〜１．１のとき、電子移動度はおよそ６９００cm2／Ｖｓという高い値を維持しているが、０．４未満及び１．１を超えると電子移動度は低くなることがわかった。また、傾斜方向が［０１０］の場合において、傾斜角度が０．４°〜１．１のとき、電子移動度はおよそ６７５０cm2／Ｖｓを超えた値を維持しているが、０．４未満及び１．１を超えると電子移動度は低くなることがわかった。更に、傾斜方向が［０１１］の場合において、傾斜角度が０．４°〜１．１のとき、電子移動度はおよそ６６００cm2／Ｖｓを維持しているが、０．４未満及び１．１を超えると電子移動度は低くなることがわかった。 Specifically, when the tilt direction is [01-1] and the tilt angle is 0.4 ° to 1.1, the electron mobility maintains a high value of approximately 6900 cm 2 / Vs. It has been found that the electron mobility becomes low when it is less than 0.4 and exceeds 1.1. When the tilt direction is [010] and the tilt angle is 0.4 ° to 1.1, the electron mobility maintains a value exceeding approximately 6750 cm 2 / Vs, but less than 0.4. Further, it was found that the electron mobility was lowered when exceeding 1.1. Furthermore, when the tilt direction is [011] and the tilt angle is 0.4 ° to 1.1, the electron mobility is maintained at approximately 6600 cm 2 / Vs, but less than 0.4 and 1.1. It has been found that the electron mobility is lowered when exceeding.
上記（１）、（２）の結果より、（１００）面から［０１−１］方向または［０−１１］方向に０．４°〜１．１°傾斜した基板を用いたときに、δドープＨＥＭＴ構造エピタキシャルウェハのチャネル層の電子移動度が最も高くなることが分った。 From the results of (1) and (2) above, when using a substrate inclined by 0.4 ° to 1.1 ° in the [01-1] direction or [0-11] direction from the (100) plane, δ It was found that the electron mobility of the channel layer of the doped HEMT structure epitaxial wafer was the highest.
以上説明したように、ＭＯＶＰＥ法を用いてエピタキシャル成長させる場合、ヒロック発生を防止するためにＧａＡｓ基板の（１００）面を僅かに傾斜させているが、本実施の形態では、これを具体的に限定し、（１００）面から［０１−１］方向または［０−１１］方向に０．４°〜１．１°傾斜した基板表面に、エピタキシャル成長させるので、δドープＨＥＭＴ構造エピタキシャルウェハのチャネル層の移動度を、安定して向上させることができる。したがって、高電子移動度トランジスタをより高速化できる。なお、δドープを有しない従来の電子供給層では、上述した効果は得られない。 As described above, when the epitaxial growth is performed using the MOVPE method, the (100) plane of the GaAs substrate is slightly inclined in order to prevent the generation of hillocks. However, in the present embodiment, this is specifically limited. Since the epitaxial growth is performed on the substrate surface inclined by 0.4 ° to 1.1 ° in the [01-1] direction or the [0-11] direction from the (100) plane, the channel layer of the δ-doped HEMT structure epitaxial wafer The mobility can be improved stably. Therefore, the high electron mobility transistor can be further increased in speed. Note that the above-described effects cannot be obtained with a conventional electron supply layer having no δ-dope.
１ 半絶縁性ＧａＡｓ基板
２ ｉ型ＡｌＧａＡｓバッファ層
３ ｉ型ＩｎＧａＡｓチャネル層
４ ｉ型ＡｌＧａＡｓスペーサ層
５ δドープ層
６ ｉ型ＡｌＧａＡｓショットキーコンタクト層
７ ｎ型ＧａＡｓオーミックコンタクト層
DESCRIPTION OF
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004165188A JP4770130B2 (en) | 2004-06-03 | 2004-06-03 | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004165188A JP4770130B2 (en) | 2004-06-03 | 2004-06-03 | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005347499A true JP2005347499A (en) | 2005-12-15 |
| JP2005347499A5 JP2005347499A5 (en) | 2006-10-12 |
| JP4770130B2 JP4770130B2 (en) | 2011-09-14 |
Family
ID=35499593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004165188A Expired - Fee Related JP4770130B2 (en) | 2004-06-03 | 2004-06-03 | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4770130B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256194B2 (en) | 2016-03-31 | 2019-04-09 | Tdk Corporation | Electronic circuit package using composite magnetic sealing material |
| US10615089B2 (en) | 2016-03-31 | 2020-04-07 | Tdk Corporation | Composite magnetic sealing material |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076957A (en) * | 1993-01-13 | 1995-01-10 | Sumitomo Chem Co Ltd | Semiconductor epitaxial substrate |
| JP2003234357A (en) * | 2002-02-07 | 2003-08-22 | Hitachi Cable Ltd | Field effect transistor |
-
2004
- 2004-06-03 JP JP2004165188A patent/JP4770130B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076957A (en) * | 1993-01-13 | 1995-01-10 | Sumitomo Chem Co Ltd | Semiconductor epitaxial substrate |
| JP2003234357A (en) * | 2002-02-07 | 2003-08-22 | Hitachi Cable Ltd | Field effect transistor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256194B2 (en) | 2016-03-31 | 2019-04-09 | Tdk Corporation | Electronic circuit package using composite magnetic sealing material |
| US10615089B2 (en) | 2016-03-31 | 2020-04-07 | Tdk Corporation | Composite magnetic sealing material |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4770130B2 (en) | 2011-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541816B2 (en) | III nitride electronic device and III nitride semiconductor epitaxial substrate | |
| US9419125B1 (en) | Doped barrier layers in epitaxial group III nitrides | |
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| JP2007324247A (en) | Compound semiconductor epitaxial substrate, and manufacturing method thereof | |
| JP7013710B2 (en) | Manufacturing method of nitride semiconductor transistor | |
| US20150001582A1 (en) | HEMT Structure with Iron-Doping-Stop Component and Methods of Forming | |
| JP2004055579A (en) | Field effect transistor and method of manufacturing same | |
| WO2012020565A1 (en) | Semiconductor substrate, semiconductor device and method for producing semiconductor substrate | |
| US6429103B1 (en) | MOCVD-grown emode HIGFET buffer | |
| JP5119644B2 (en) | III-V compound semiconductor epitaxial wafer | |
| JP4770130B2 (en) | Epitaxial wafer for field effect transistor and epitaxial wafer for high electron mobility transistor | |
| KR101083612B1 (en) | Compound semiconductor epitaxial substrate and method for manufacturing same | |
| JP2000068497A (en) | GaN-BASED COMPOUND SEMICONDUCTOR DEVICE | |
| JP2007042936A (en) | Group iii-v compound semiconductor epitaxial wafer | |
| JP2006012915A (en) | Group iii-v compound semiconductor device and its manufacturing method | |
| JP2000349278A (en) | Iii-v compound semiconductor crystal | |
| JP4635444B2 (en) | Epitaxial wafer for field effect transistor | |
| JP2002025922A (en) | Method for manufacturing iii-v compound semiconductor | |
| JP2004241463A (en) | Method of vapor depositing compound semiconductor | |
| JPH10284510A (en) | Semiconductor substrate | |
| JP2008192830A (en) | Third-fifth group compound semiconductor device and manufacturing method therefor | |
| JP2002373905A (en) | Manufacturing method for iii-v compound semiconductor device | |
| JPH04294547A (en) | Inalas/ingaas heterojunction structure semiconductor device and field effect transistor using it | |
| JPH0620966A (en) | Manufacture of compound semiconductor wafer | |
| KR0170189B1 (en) | Lattice mismatched high electron mobility transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4770130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |