JP2005346770A - 光ディスク装置 - Google Patents
光ディスク装置 Download PDFInfo
- Publication number
- JP2005346770A JP2005346770A JP2004162118A JP2004162118A JP2005346770A JP 2005346770 A JP2005346770 A JP 2005346770A JP 2004162118 A JP2004162118 A JP 2004162118A JP 2004162118 A JP2004162118 A JP 2004162118A JP 2005346770 A JP2005346770 A JP 2005346770A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pickup
- laser
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
- G11B7/127—Lasers; Multiple laser arrays
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Head (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
【課題】フレキシブルケーブルの信号線数増加を極力抑えつつピックアップの多機能化に対応可能とする。
【解決手段】この光ディスク装置は、光ディスク6を回転駆動するディスクモータ51と、駆動電流ILD2により駆動されるレーザ素子を持ち光ディスク6にレーザ光を照射するピックアップ3aと、駆動電流ILD2の制御情報をピックアップ3aに伝達する複数のフレキシブルな信号線5と、前記制御情報を、前記複数の信号線のうちの少なくとも1本を用いてピックアップ3aにシリアル伝送する駆動制御回路2aとを備えている。
【選択図】 図1
【解決手段】この光ディスク装置は、光ディスク6を回転駆動するディスクモータ51と、駆動電流ILD2により駆動されるレーザ素子を持ち光ディスク6にレーザ光を照射するピックアップ3aと、駆動電流ILD2の制御情報をピックアップ3aに伝達する複数のフレキシブルな信号線5と、前記制御情報を、前記複数の信号線のうちの少なくとも1本を用いてピックアップ3aにシリアル伝送する駆動制御回路2aとを備えている。
【選択図】 図1
Description
この発明は、光ディスク装置の改良に係わり、特に、ピックアップとその駆動制御回路とを繋ぐフレキシブルケーブルの信号線数低減に関する。
光ディスクにレーザ光を照射するピックアップは、レーザ部に駆動電流を供給するレーザドライバを内蔵する。光ディスクの記録密度の増大に伴い、記録時における駆動電流の多値レベル化及ぴパルス幅制御の高精度化が進んでいる。光ディスク装置の構成は、ピックアップと、コントローラ等の各種回路が実装された本体基板とに大別される。背景技術として、ピックアップ内にレーザドライバを実装し、本体基板上に制御回路を実装する手法が知られている(例えば、特許文献1参照)。ピックアップは、光ディスクの内周から外周又は外周から内周へ移動を繰り返す可動部であるため、柔軟性を有するケーブル、即ちフレキシブルケーブルにより本体基板と接続される。
更に、記録密度の高密度化、記録メディアの多様化、及び記録速度の高速化等に起因して、ピックアップの多機能化が進んでいる。例えば、記録メディアに応じて複数の半導体レーザ素子を使い分ける機能、駆動電流を強制的にオフする機能、及び高速記録時において駆動電流の電流利得を増加させる機能等を備えるピックアップが現在開発されている。
特開平11−219524号公報
上述した背景技術においては、ピックアップの多機能化に伴い、機能制御のための信号線をフレキシブルケーブル内に確保する必要が生じる。例えば、記録メディアに応じて複数の半導体レーザ素子を使い分けるための信号線、駆動電流を強制的にオフするための信号線、及び高速記録時において駆動電流の利得を増加させるための信号線がフレキシブルケーブル内に必要となる。この結果、フレキシブルケーブルの信号線数が増加し、フレキシブルケーブルに接続されるコネクタの実装面積増大及ぴ信頼性低下等が問題となる。
この発明は上記事情に鑑みなされたもので、その目的の1つは、フレキシブルケーブルの信号線数増加を極力抑えつつピックアップの多機能化に対応可能とすることである。
この発明の一実施の形態に係る光ディスク装置は、光ディスク(6)を回転駆動するディスクモータ(図1の51)と、駆動電流(ILD2)により駆動されるレーザ素子(図3の11)を持ち、前記光ディスク(6)にレーザ光を照射するピックアップ(図4の42aを含む図1の3a等)と、前記駆動電流の制御情報(SL1、SL2、EN等)を前記ピックアップ(3)に伝達する1本以上のフレキシブルな信号線(5)と、前記制御情報(SL1、SL2、EN等)を、前記1本以上の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路(図2の82aを含む図1の2)とを備える。
シリアル伝送を用いる上記の構成によれば、フレキシブルケーブルの信号線数増加を極力抑えつつピックアップの多機能化に対応可能となる。
以下、図面を参照してこの発明の種々な実施の形態を説明する。
(第1の実施の形態)
この発明の第1の実施の形態に係る光ディスク装置は、図1に示すように、光ディスク6、システムバス7、光ディスク6に照射するレーザ光を制御するレーザ制御装置1a、光ディスク6を駆動する光ディスク駆動装置50、及び光ディスク6から読み出された信号から再生信号を生成する再生信号処理回路60を備える。レーザ制御装置1aは、レーザの駆動電流ILD2を生成し、光ディスク6にレーザ光を照射するピックアップ3a、駆動電流ILD2の制御情報をピックアップ3aに伝達する複数の信号線5、駆動電流ILD2が一定値の期間にのみピックアップ3aの機能制御に用いる制御データDATAを複数の信号線5を用いてピックアップ3aに転送する駆動制御回路2aを備える。複数の信号線5はフレキシブルケーブル内に構成される。また、駆動制御回路2aは、駆動電流ILD2がパルス状の期間において駆動電流ILD2の生成に用いる複数の電流設定信号V1、V2、……及び複数の波形制御信号S1、S2、……を駆動電流ILD2の制御情報としてピックアップ3aに供給する。ここで「駆動電流ILD2がパルス状の期間」とは、例えば光ディスク装置の記録時を意味する。「駆動電流ILD2が一定値の期間」とは、例えば光ディスク装置の待機時及ぴ再生時等を意味する。また「機能制御」とは、例えば、光ディスク6の種類に応じてレーザ光を出射する半導体レーザ素子を使い分ける及びピックアップ3a内で実行される演算処理を選択する等の駆動電流ILD2を生成する以外の機能に対する制御であることを意味する。
この発明の第1の実施の形態に係る光ディスク装置は、図1に示すように、光ディスク6、システムバス7、光ディスク6に照射するレーザ光を制御するレーザ制御装置1a、光ディスク6を駆動する光ディスク駆動装置50、及び光ディスク6から読み出された信号から再生信号を生成する再生信号処理回路60を備える。レーザ制御装置1aは、レーザの駆動電流ILD2を生成し、光ディスク6にレーザ光を照射するピックアップ3a、駆動電流ILD2の制御情報をピックアップ3aに伝達する複数の信号線5、駆動電流ILD2が一定値の期間にのみピックアップ3aの機能制御に用いる制御データDATAを複数の信号線5を用いてピックアップ3aに転送する駆動制御回路2aを備える。複数の信号線5はフレキシブルケーブル内に構成される。また、駆動制御回路2aは、駆動電流ILD2がパルス状の期間において駆動電流ILD2の生成に用いる複数の電流設定信号V1、V2、……及び複数の波形制御信号S1、S2、……を駆動電流ILD2の制御情報としてピックアップ3aに供給する。ここで「駆動電流ILD2がパルス状の期間」とは、例えば光ディスク装置の記録時を意味する。「駆動電流ILD2が一定値の期間」とは、例えば光ディスク装置の待機時及ぴ再生時等を意味する。また「機能制御」とは、例えば、光ディスク6の種類に応じてレーザ光を出射する半導体レーザ素子を使い分ける及びピックアップ3a内で実行される演算処理を選択する等の駆動電流ILD2を生成する以外の機能に対する制御であることを意味する。
光ディスク駆動装置50は、光ディスク6を駆動するディスクモータ51、及びディスクモータ51を制御するディスクモータ制御回路52を備える。駆動制御回路2a、再生信号処理回路60、ディスクモータ制御回路52、及びシステムパス7は、本体基板100上に実装される。なお、図1においては、光ディスク6の記録面に対してピックアップ3aを平行移動させるピックアップ駆動機構は図示していない。
更に、駆動制御回路2aは、第1コネクタ22、コントローラ20a、信号生成回路8a、選択信号生成回路82a、及び制御データ生成回路83aを備える。第1コネクタ22は複数の信号線5に接続される。コントローラ20a及び制御データ生成回路83aはシステムバス7に接続される。信号生成回路8aは、システムバス7に入力が接続され、第1コネクタ22及び選択信号生成回路82aに出力が接続される。選択信号生成回路82aは、システムバス7、信号生成回路8a、及び制御データ生成回路83aに入力が接続され、第1コネクタ22に出力が接続される。
また、信号生成回路8aは、第1電流設定信号V1及び第2電流設定信号V2を生成し、第1波形制御信号S1、及び第1波形制御信号S1をマスクする第2波形制御信号S2を生成する。制御データ生成回路83aは、コントローラ20aからシステムバス7を介して伝達されるデータ制御信号DC及び出力制御信号MODEに基づき、制御データDATA、データ転送クロックCLK、及び駆動電流ILD2を生成するか否か指示する出力イネープル信号ENを生成する。選択信号生成回路82aは、コントローラ20aからシステムバス7を介して伝達される動作切り換え信号SWに基づき、第1波形制御信号S1及び制御データDATAのいずれかを第1選択信号SL1として選択し、第2波形制御信号S2及びデータ転送クロックCLKのいずれかを第2選択信号SL2として選択する。コントローラ20aは、信号生成回路8a、選択信号生成回路82a、及び制御データ生成回路83a等の動作タイミングを制御する。
更に、信号生成回路8aは、レーザ光量制御回路84a、記録信号処理回路80、及び波形制御信号生成回路81aを備える。レーザ光量制御回路84aは、システムバス7と第1コネクタ22との間に接続される。記録信号処理回路80は、システムバス7に入力が接続される。波形制御信号生成回路81aは、記録信号処理回路80及びシステムバス7に入力が接続され、選択信号生成回路82aに出力が接続される。記録信号処理回路80は、コントローラ20aからシステムバス7を介して伝達される記録信号RDを変調する。波形制御信号生成回路81aは、コントローラ20aからシステムバス7を介して伝達されるプリセット信号PD及び変調された記録信号RDに基づき、第1波形制御信号S1及び第2波形制御信号S2を生成する。レーザ光量制御回路84aは、コントローラ20aからシステムバス7を介して伝達される電圧制御信号VCTLに応じて第1電流設定信号V1及び第2電流設定信号V2を生成する。
<図1の補足説明>
・記録速度の高速化によって、複数のタイミングを決める信号間の時間方向の制御は、高精度の制御が必要になる。
・記録速度の高速化によって、複数のタイミングを決める信号間の時間方向の制御は、高精度の制御が必要になる。
・ピックアップの多機能化によって、ピックアップに接続される信号線が増加する。ピックアップに接続する信号線増加によって、ピックアップのシーク時の機械的負荷が大きくなり、また、信号線増加に伴う接続ポイント数が多くなるため製品性能低下及び信頼性の低下を招く。
・レーザの駆動タイミングを決める信号線は、1本にする。そして、各レーザ出力の切り換え、レーザ電流ゲイン切り換え、高周波重畳切り換え等を、イネーブル信号(EN)および、レーザ電流設定信号(V1,V2)、タイミング信号(S1,S2)をセレクタで切り換えてシリアルI/F(SL1,SL2)として使用することによって、信号線を削減し信号タイミングの高精度化を行う。ここで、レーザ電流設定信号(V1,V2)が、一定レベル以下になった場合に、タイミング信号(S1,S2)を用いたシリアルI/F(SL1,SL2)動作を行わせる。
また、波形制御信号生成回路81aは、図2に示すように、記録データ入力端子811、プリセット信号入力端子812、タイマ回路810a、参照テーブル810b、デコーダ810c、及びオフセット時間設定回路810dを備える。参照テーブル810bは、プリセット信号入力端子812に入力が接続される。デコーダ810cは、タイマ回路810a、参照テーブル810b、デコーダ810c、及びオフセット時間設定回路810dに入力が接続される。なお、図2においては図1に示した第1コネクタ22の図示を省略している。
タイマ回路810aは時間情報を生成する。参照テーブル810bは、プリセット信号PDに基づき、第1波形制御信号S1及び第2波形制御信号S2の立ち上がり及び立ち下がりのタイミングを微調整するためのタイミング制御信号を生成する。オフセット時間設定回路810dは、第2波形制御信号S2のハイレベル時の時間幅を制御するオフセット制御信号を生成する。オフセット時間設定回路810dは、例えば第2波形制御信号S2の立ち上がりを第1波形制御信号S1の立ち上がりよりも時間的に前に設定し、第2波形制御信号S2の立ち下がりを第1波形制御信号S1の立ち下がりよりも時間的に後に設定する。デコーダ810cは、変調された記録信号RD、タイマ回路810aからの時間情報、参照テーブル810bからのタイミング制御信号、及びオフセット時間設定回路810dからのオフセット制御信号に基づいて第1波形制御信号S1及び第2波形制御信号S2を生成する。
更に、制御データ生成回路83aは、データ制御信号入力端子827、出力制御信号入力端子825、イネーブル信号出力端子826、データ生成回路830a、クロック生成回路830b、及びイネーブル信号生成回路830cを備える。データ生成回路830aはデータ制御信号入力端子827に接続される。イネーブル信号生成回路830gは出力制御信号入力端子825とイネーブル信号出力端子826との間に接続される。データ生成回路830aは、データ制御信号DCに応じて制御データDATAを生成する。クロック生成回路830bはデータ転送クロックCLKを生成する。イネーブル信号生成回路830bは、出力制御信号MODEに応じて出力イネーブル信号ENを生成する。
選択信号生成回路82aは、動作切り換え信号入力端子821、第1選択信号出力端子822、第2選択信号出力端子823、第1セレクタ820a、及び第2セレクタ820bを備える。第1セレクタ820aは、デコーダ810c、動作切り換え信号入力端乏821、及びデータ生成回路830aに入力が接続され、第1選択信号出力端子822に出力が接続される。第2セレクタ820bは、デコーダ810c、動作切り換え信号入力端子821、及びクロック生成回路830bに入力が接続され、第2選択信号出力端子823に出力が接続される。第1セレクタ820aは、動作切り換え信号SWに応じて第1波形制御信号S1及び制御データDATAのいずれかを選択して第1選択信号SL1を生成する。第2セレクタ820bは、動作切り換え信号SWに応じて第2波形制御信号S2及びデータ転送クロックCLKのいずれかを選択して第2選択信号SL2を生成する。
一方、ピックアップ3aは、図1に示すように、複数の信号線5に接続された第2コネクタ31、第2コネクタ31に接続されたレーザドライバ4a、及びレーザドライバ4aに接続されたレーザ部10を備える。レーザドライバ4aは、第1電流設定信号V1、第2電流設定信号V2、第1選択信号SL1、第2選択信号SL2、及び出力イネーブル信号ENに基づいて駆動電流ILD2を生成する。レーザ部10は、駆動電流ILD2に応じて光ディスク6にレーザ光を照射する。なお、レーザ部10は、図3に示すように、レーザドライバ4aにアノードが接続され、グラウンドVSSにカソードが接続された複数の半導体レーザ素子11a、11b、……を備える。
更に、レーザドライバ4aは図3に示すように、第1電流設定信号端子141a、第2電流設定信号端子141b、第1選択信号端子142a、第2選択信号端子142b、イネーブル信号端子142c、機能制御回路42a、演算回路44、駆動電流生成回路41a、及び出力選択回路43aを備える。機能制御回路42aは、第1選択信号端子142a、第2選択信号端子142b、及びイネーブル信号端子142cに入力が接続される。演算回路44は、第1選択信号端子142a、第2選択信号端子142b、及び機能制御回路42aの出力に入力が接続される。駆動電流生成回路41aは、第1電流設定信号端子141a、第2電流設定信号端子141b、第1選択信号端子142a、及び演算回路44の出力に入力が接続ざれる。出力選択回路43aは、イネーブル信号端子142c、機能制御回路42aの出力、及び駆動電流生成回路41aの出力に入力が接続され、レーザ部10に出力が接続される。なお、図3においては図1に示した第2コネクタ31は図示を省略している。
また、機能制御回路42aは、第1選択信号SL1、第2選択信号SL2、及び出力イネープル信号ENに基づき、演算選択信号SG及びレーザ選択信号LSを生成する。演算回路44は、演算選択信号SGに応じて、第1選択信号SL1及び第2選択信号SL2を論理積演算又は論理和演算して演算出力信号ASを生成する。駆動電流生成回路41aは、第1電流設定信号V1、第2電流設定信号V2、第1選択信号SL1、及び演算出力信号ASに基づいて駆動電流ILD1を生成する。出力選択回路43aは、出力イネーブル信号ENに応じて駆動電流ILD2を出力するか否か選択し、レーザ選択信号LSに応じてレーザ光を出射する複数の半導体レーザ素子11a、11b、……のいずれに駆動電流ILD2を供給するか選択する。
更に、駆動電流生成回路41aは、第1電圧/電流(V/I)変換アンプ411、第2V/I変換アンプ412、第1スイッチ413、及び第2スイッチ414を備える。第1V/I変換アンプ411は第1電流設定信号端子141aに入力が接続される。第2V/I変換アンプ412は第2電流設定信号端子141bに入力が接続される。第1スイッチ413は、第1選択信号端子142a及び第1V/I変換アンプ411の出力に入力が接続され、出力選択回路43aに出力が接続される。第2スイッチ414は、第2V/I変換アンプ412及び演算回路44のそれぞれの出力に入力が接続され、出力選択回路43aに出力が接続される。
また、第1V/I変換アンプ411は第1電流設定信号V1を第1電流I1に変換する。第2V/I変換アンプ412は第2電流設定信号V2を第2電流I2に変換する。第1スイッチ413は、第1選択信号SL1に応じて、出力選択回路43aに第1電流I1を供給するか否か切り換える。第2スイッチ414は、演算出力信号ASに応じて、出力選択回路43aに第2電流I2を供給するか否か切り換える。
更に、演算回路44は、第1選択信号端子142a及び第2選択信号端子142bに入力が接続されたマスク演算用論理積回路441、第1選択信号端子142a及び第2選択信号端子142bに入力が接続されたマスク演算用論理和回路442、マスク演算用論理積回路441、マスク演算用論理和回路442、及び機能制御回路42aに入力が接続され、第2スイッチ414に出力が接続された演算選択回路443を備える。マスク演算用
論理積回路441は、第1選択信号SL1及び第2選択信号SL2を論理積演算する。これに対してマスク演算用論理和回路442は、第1選択信号SL1及び第2選択信号SL2を論理和演算する。演算選択回路443は、演算選択信号SGに応じて、マスク演算用論理積回路441の出力信号及ぴマスク演算用論理和回路442の出力信号のいずれかを演算出力信号ASとして選択する。
論理積回路441は、第1選択信号SL1及び第2選択信号SL2を論理積演算する。これに対してマスク演算用論理和回路442は、第1選択信号SL1及び第2選択信号SL2を論理和演算する。演算選択回路443は、演算選択信号SGに応じて、マスク演算用論理積回路441の出力信号及ぴマスク演算用論理和回路442の出力信号のいずれかを演算出力信号ASとして選択する。
また、出力選択回路43aは、第1スイッチ413、第2スイッチ414、及びイネーブル信号端子142cに入力が接続された出力スイッチ431、及び出力スイッチ431の出力及ぴ機能制御回路42aの出力に入力が接続され、複数の半導体レーザ素子11a、11b、……に出力が接続されたレーザ選択回路432を備える。出力スイッチ431は、出力イネーブル信号ENに基づき、駆動電流ILD2を出力するか否か選択する。レーザ選択回路432は、レーザ選択信号LSに基づき、複数の半導体レーザ素子11a、11b、……のいずれに駆動電流ILD2を供給するか選択する。
更に、機能制御回路42aは図4に示すように、第1入力端子420a、第2入力端子420b、第3入力端子420c、第1出力端子420d、第2出力端子420e、機能制御用インバータ421、機能制御用論理積回路422、及びシフトレジスタ423を備える。機能制御用インバータ421は、第1入力端子420aに入力が接続される。機能制御用論理積回路422は第3入力端子420c及び機能制御用インバータ421の出力に入力が接続される。シフトレジスタ423は、第2入力端子420bにデータ入力端子Dinが接続され、機能制御用論理積回路422の出力にクロック端子CKが接続され、第1出力端子420dに第1データ出力端子Q0が接続され、第2出力端子420eに第2データ出力端子Q1が接続される。機能制御用インバータ421は出力イネーブル信号ENを反転する。機能制御用論理積回路422は第2選択信号SL2及び反養された出力イネーブル信号ENを論理積演算する。この結果、出力イネープル信号ENがハイレベルの場合、第2選択信号SL2がシフトレジスタ423のクロック端子CKに供給されないように制御される。シフトレジスタ423は機能制御用論理積回路422の出力信号と同期して第1選択信号SL1をシフトさせ、演算選択信号SG及びレーザ選択信号LSを生成する。
以下に、図1〜図6を用いて第1の実施の形態に係るレーザ制御装置1aの動作を説明する:
(イ)先ず、図5〈a〉の時刻t1において、図2に示すイネーブル信号生成回路830cは、出力制御信号MODEに応じてロウレベルの出力イネープル信号ENを生成する。出力イネープル信号ENは図3に示す機能制御回路42a及び出力スイッチ431に伝達される。出力スイッチ431は、出力イネーブル信号ENによりオフ状態となる。したがって、駆動電流ILD2の電流が一定値、即ち0[A]程度に保たれる。更に、図5(b)の時刻t1〜t2の期間において、図2に示すデータ生成回路830aは制御7一タDATAを第1セレクタ820aに供給する。クロック生成回路830bはデータ転送クロックCLKを第2セレクタ820bに供給する。
(イ)先ず、図5〈a〉の時刻t1において、図2に示すイネーブル信号生成回路830cは、出力制御信号MODEに応じてロウレベルの出力イネープル信号ENを生成する。出力イネープル信号ENは図3に示す機能制御回路42a及び出力スイッチ431に伝達される。出力スイッチ431は、出力イネーブル信号ENによりオフ状態となる。したがって、駆動電流ILD2の電流が一定値、即ち0[A]程度に保たれる。更に、図5(b)の時刻t1〜t2の期間において、図2に示すデータ生成回路830aは制御7一タDATAを第1セレクタ820aに供給する。クロック生成回路830bはデータ転送クロックCLKを第2セレクタ820bに供給する。
(ロ)次に、図5(b)の時刻t2において、第1セレクタ820aは、動作切り換え信号SWに応じて制御データDATAを第1選択信号SL1として選択する。箏2セレクタ820bは図5(c)の時刻t2において、動作切り換え信号SWに応じてデータ転送クロックCLKを第2選択信号SL2として選択する。第1選択信号SL1は、図3に示すマスク演算用論理積回路441、マスク演算用論理和回路442、機能制御回路42a、及び第1スイッチ413に伝達される。第2選択信号SL2は、マスク演算用論理積回路441、マスク演算用論理和回路442、及び機能制御回路42aに伝達される。
(ハ)次に、図4に示す機能制御用インバータ421は、ロウレベルの出力イネーブル信号ENを反転する。機能制御用論理積回路422は、第2選択信号SL2とハイレベルの出力イネープル信号ENとを論理積演算する。シフトレジスタ423は、機能制御用論理積回路422の出力信号と同期して第1選択信号SL1を取り込む。この結果、図5(c)及び(d)の時刻t3に示すように、第2選択信号SL2の立ち上がりと同期して演算選択信号SGが生成される。図5(c)及び(e)の時刻t5に示すように、第2選択信号SL2の立ち上がりと同期してレーザ選択信号LSが生成される。
(ニ)次に、図3に示す演算選択回路443は、演算選択信号SGに基づいて、例えばマスク演算用論理積回路441の出力信号を演算出力信号ASとして選択する。レーザ選択回路432は、レーザ選択信号LSに基づいて、例えば複数の半導体レーザ素子11a、11b、……の内から1つの半導体レーザ素子を選択する。更に、図2に示すイネーブル信号生成回路830cは、図5(a)の時刻t7において出力イネーブル信号をハイレベルに立ち上げる。出力イネープル信号ENがハイレベルに立ち上がると、図3に示す出力スイッチ431はオン状態となる。図5の時刻t7から一定期間において、ピックアップ3aは光ディスク6をトレースし、記録開始位置を検索する。
(ホ)次に、図2に示す第1セレクタ820aは、図6(a)に示すように、デコーダ810cからの第1波形制御信号S1を第1選択信号SL1として選択する。第2セレクタ820bは、図6(b)に示すように、デコーダ810cからの第2波形制御信号S2を第2選択信号SL2として選択する。また、レーザ光量制御回路84aは、電圧制御信号VCTLに応じて所定の電圧値を有する第1電流設定信号V1及び第2庫流設定信号V2を生成する。第1電流設定信号V1及び第2電流設定信号V2は、図3に示す第1V/I変換アンプ411及び第2V/I変換アンプ412にそれぞれ伝達される。この結果、第1電流I1及び第2電流I2が生成される。
(へ)次に、第1選択信号SL1及び第2選択信号SL2は、複数の信号線5を介してピックアップ3、に伝達される。ここで、複数の信号線5を通過する除、図6(c)の時刻t1〜t2及びt5〜t6のそれぞれの期間において第2波形制御信号量2に信号遅延が生じたとする。第1選択信号SL1及び第2選択信号SL2は、図3に示すマスク演算用論理積回路441により論理積演算される。この結果、図6(d)に示す演算出力信号ASが生成される。第1選択信号SL1は第1スイッチ413に伝達される。演算出力信号ASは第2スイッチ414に伝達される。
(ト)次に、第1スイッチ413は、第1選択信号SL1がハイレベルの期間、即ち図6(a)の時刻t3〜t4の期間及び時刻t7〜t8の期間においてオンする。これに対して、第2スイッチ414は、演算出力信号ASがハイレベルの期間、即ち図6(d)の時刻t3〜t4の期間においてオンする。この結果、図6(e)に示すように、駆動電流ILD2の電流値は、時刻t3〜t4の期間において、第1電流I1の電流値と第2電流I2の電流値との和と等しくなる。また、時刻t7〜t8の期間において、駆動電流ILD2の電流値は、第1電流I1の電流値と等しくなる。したがって、記録時においては駆動電流ILD2の波形はパルス状となる。
第1の実施の形態に係るレーザ制御装置1aは、出力イネーブル信号ENがロウレベルである図5の時刻t1〜t7の期間、即ち光ディスク装置の待機時において、第1選択信号SL1及び第2選択信号SL2として制御データDATA及びデータ転送クロックCLKをピックアップ3aに供給している。このように、待機時においてピックアップ3aの機能を制御することができるため、複数の信号線5に機能制御用の信号線を追加する必要がない。したがって、複数の信号線5、即ちフレキシブルケーブルの信号線数を増加させずにピックアップ3aの多機能化に対応できる。これに対して記録時においては、第1選択信号SL1および第2選択信号SL2として、第1波形制御信号S1及び第1波形制御信号S1をマスクする第2波形制御信号S2がピックアップ3aに供給される。よって、記録時において複数の信号線5に信号遅延が生じても駆動電流ILD2に波形歪みが生じないため、非常に信頼性高く記録動作を実行できる。
更に、図1に示したレーザドライバ4aは、図7に示すように、同一の半導体チップ95上にモノリシックに集積化し、半導体集積回路91を構成可能である。図7に示す例においては、半導体チップ95上に複数のボンディングパッド93a〜93fが形成されている。また、図1に示したレーザ光量制御回路84a、記録信号処理回路80、波形制御信号生成回路81a、選択信号生成回路82a、制御データ生成回路83a、再生信号処理回路60、ディスクモータ制御回路52は、図8に示すように、同一の半導体チップ96上にモノリシックに集積化し、半導体集積回路92を構成可能である。図8に示す例においては、半導体チップ96上に複数のボンディングパッド94a〜94nが形成されている。
(第1の実施の形態の第1の変形例)
第1の実施の形態の第1の変形例に係るレーザドライバ4bとして、図9に示すように、出力選択回路43bが、駆動電流ILD2の電流値を再生レベルに設定する再生レベル設定回路4300を更に備える構成でも良い。再生レベル設定回路4300は、レベル制御用インバータ4301、レベル制御用論理和回路4302、及びレベル制御用論理積回路4303を備える。レベル制御用インバータ4301は、イネーブル信号端子142cとレベル制御用論理和回路4302の一方の入力との間に接続される。レベル制御用舞和回路4302は、演算選択回路443に他方の入力が接続され、第2スイッチ414に出力が接続される。レベル制御用論理積回路4303は、イネーブル信号端子142cに一方の入力が接続され、第1選択信号端子142aに他方の入力が接続され、第1スイッチ413に出力が接続される。
第1の実施の形態の第1の変形例に係るレーザドライバ4bとして、図9に示すように、出力選択回路43bが、駆動電流ILD2の電流値を再生レベルに設定する再生レベル設定回路4300を更に備える構成でも良い。再生レベル設定回路4300は、レベル制御用インバータ4301、レベル制御用論理和回路4302、及びレベル制御用論理積回路4303を備える。レベル制御用インバータ4301は、イネーブル信号端子142cとレベル制御用論理和回路4302の一方の入力との間に接続される。レベル制御用舞和回路4302は、演算選択回路443に他方の入力が接続され、第2スイッチ414に出力が接続される。レベル制御用論理積回路4303は、イネーブル信号端子142cに一方の入力が接続され、第1選択信号端子142aに他方の入力が接続され、第1スイッチ413に出力が接続される。
また、レベル制御用インバータ4301は出力イネープル信号ENを反転する。レベル制御用論理和回路4302は、反転された出力イネープル信号ENと演算出力信号ASとを論理和演算し、第2スイッチ414を制御する。レベル制御用論理積回路4303は、第1選択信号SL1と出力イネーブル信号ENとを論理積演算し、第1スイッチ413を制御する。
この結果、出力イネーブル信号ENがロウレベルの場合、第1スイッチ413はオフ状態となり、第2スイッチ414はオン状態となる。よって第2電流設定信号V2の電圧値を再生レベルに制御することにより、駆動電流ILD2の電流量を再生レベルに設定できる。このように、図9に示すレーザドライバ4bによれば、駆動電流ILD2の電流値を一定値に設定することができる。
(第1の実施の形態の第2の変形例)
第1の実施の形態の第2の変形例に係る光ディスク装置として、図10に示すように、選択信号生成回路82bにレーザ光量制御回路84bを接続する構成でも良い。選択信号生成回路82bは、切り換え信号SWに基づき、第1電流設定信号V1及び制御フ1コタDATAのいずれかを第1選択信号SL1として選択し、第2電流設定信号V2及びデータ転送クロックCLKのいずれかを第2選択信号SL2として選択する。第1選択信号SL1及び第2選択信号SL2は、第1コネクタ22、複数の信号線5、及び第2コネクタ31を介して駆動電流生成回路41c及び機能制御回路42cに伝達される。
第1の実施の形態の第2の変形例に係る光ディスク装置として、図10に示すように、選択信号生成回路82bにレーザ光量制御回路84bを接続する構成でも良い。選択信号生成回路82bは、切り換え信号SWに基づき、第1電流設定信号V1及び制御フ1コタDATAのいずれかを第1選択信号SL1として選択し、第2電流設定信号V2及びデータ転送クロックCLKのいずれかを第2選択信号SL2として選択する。第1選択信号SL1及び第2選択信号SL2は、第1コネクタ22、複数の信号線5、及び第2コネクタ31を介して駆動電流生成回路41c及び機能制御回路42cに伝達される。
また、波形制御信号生成回路81bが生成する第1波形制御信号S1は、第1コネクタ22、複数の信号線5、及び第2コネクタ31を介して駆動電流生成回路41c及び演算回路44に伝達される。第2波形制御信号S2は、第1コネクタ22、複数の信号線5、及び第2コネクタ31を介して演算回路44に伝達される。図10に示す光ディスク装置によれば、複数の信号線5、即ちフレキシブルケーブルの信号線数を増加させずにピックアップ3cの多機能化に対応できる。
(第1の実施の形態の第3の変形例)
第1の実施の形態の第3の変形例に係るピックアップ3dとして、図11に示すように、機能制御回路420が、駆動電流生成回路41dの電流利得を更に制御する構成でも良い。機能制御回路420は、第1V/I変換アンプ411及び第2V/I変換アンプ412に利得制御信号GCを供給する。図11に示すピックアップ3dによれば、高速記録時において駆動電流生成回路41dの電流利得を増加させることができる。
第1の実施の形態の第3の変形例に係るピックアップ3dとして、図11に示すように、機能制御回路420が、駆動電流生成回路41dの電流利得を更に制御する構成でも良い。機能制御回路420は、第1V/I変換アンプ411及び第2V/I変換アンプ412に利得制御信号GCを供給する。図11に示すピックアップ3dによれば、高速記録時において駆動電流生成回路41dの電流利得を増加させることができる。
(第2の実施の形態)
この発明の第2の実施の形態に係る光ディスク装置は、図12に示すように、波形制御信号生成回路81cが、第3波形制御信号S3を更に生成する点が図1と異なる。制御データ生成回路83cが、出力イネーブル信号ENを選択信号生成回路82cに供給する点が図1と異なる。選択信号生成回路82cが、第3選択信号SL3を更に生成する点が図1と異なる。レーザ光量制御回路84cが、第3電流設定信号V3を更に生成する点が図1と異なる。レーザドライバ4eが図1に示した演算回路44を備えていない点が図1と異なる。その他の構成については、図1に示す光ディスク装置の構成と同様である。また、図12に示すレーザドライバ4e及び駆動制御回路2eは、図7及び図8と同様に同一半導体チップ上にモノリシックに集積化し、半導体集積回路として構成可能である。
この発明の第2の実施の形態に係る光ディスク装置は、図12に示すように、波形制御信号生成回路81cが、第3波形制御信号S3を更に生成する点が図1と異なる。制御データ生成回路83cが、出力イネーブル信号ENを選択信号生成回路82cに供給する点が図1と異なる。選択信号生成回路82cが、第3選択信号SL3を更に生成する点が図1と異なる。レーザ光量制御回路84cが、第3電流設定信号V3を更に生成する点が図1と異なる。レーザドライバ4eが図1に示した演算回路44を備えていない点が図1と異なる。その他の構成については、図1に示す光ディスク装置の構成と同様である。また、図12に示すレーザドライバ4e及び駆動制御回路2eは、図7及び図8と同様に同一半導体チップ上にモノリシックに集積化し、半導体集積回路として構成可能である。
また、選択信号生成回路82cが、図13に示すように、動作切り換え信号入力端子821、デコーダ810c、及びイネーブル信号生成回路830cに入力が接続され、第3選択信号出力端子824に出力が接続された第3セレクタ820cを更に備える点が図2と異なる。第3セレクタ820cは、デコーダ810cからの第3波形制御信号S3及びイネーブル信号生成回路830cからの出力イネーブル信号ENのいずれかを第3選択信号SL3として選択する。
更に、駆動電流生成回路41eが、図14に示すように、第3電流設定信号端子141cに入力が接続され、出力スイッチ431に出力が接続された第3V/I変換アンプ415を更に備える点が図3と異なる。第3V/I変換アンプ415は、第3電流設定信号V3をV/I変換して第3電流I3を生成する。また、機能制御回路42eは図15に示すように、演算選択信号SGを生成しない点が図4と異なる。
以下に、図12〜図16を用いて第2の実施の形態に係るレーザ制御装置1eの動作を説明する。但し、第1の実施の形態に係るレーザ制御装置1aと同様の動作については重複する説明を省略する。
(イ)先ず、図16の時刻t1において、図13に示す第1セレクタ820aは、切り換え信号SWに基づいて制御データDATAを第1選択信号SL1として選択する。同様に第2セレクタ820bは、データ転送クロックCLKを第2選択信号SL2として選択する。第3セレクタ820cは、出力イネーブル信号ENを第3選択信号SL3として選択する。また、イネーブル信号生成回路830cは、ロウレベルの出力イネーブル信号ENを生成する。レーザ光量制御回路84cは、第1電流設定信号V1、第2電流設定信号V2、及び第3電流設定信号V3を生成する。第1電流設定信号V1、第2電流設定信号V2、及び第3電流設定信号V3は、図14に示す第1V/I変換アンプ411、第2V/I変換アンプ412、及び第3V/I変換アンプ415によりそれぞれV/I変換される。この結果、第1電流I1、第2電流I2、及び第3電流I3が生成される。
(ロ)次に、図16(a)の時刻t1〜t2の期間において、データ生成回路830aは制御データDATAを生成する。制御データDATAは、第1選択信号SL1として図15に示すシフトレジスタ4230のデータ入力端子Dinに伝達される。更に、図16(b)の時刻t2において、データ転送クロックCLKがハイレベルに立ち上がる。データ転送クロックCLKは、第2選択信号SL2として図15に示す機能制御用論理積回路422に伝達される。図16の時刻t2においては、第3選択信号SL3はロウレベルであるため、機能制御用論理積回路422は、第2選択信号SL2をシフトレジスタ4230のクロック端子CKに供給する。シフトレジスタ4230は、図16(d)に示すように、第2選択信号SL2の立ち上がりと同期して第1選択信号SL1をラッチする。ラッチされた第1選択信号SL1は、図14に示すレーザ選択回路432に供給される。
(ハ)次に、図16の時刻t3において、イネーブル信号生成回路830cは出力イネーブル信号ENをハイレベルに立ち上げる。この結果、図16(c)の時刻t3において、第3選択信号SL3がハイレベルに立ち上がる。第3選択信号SL3がハイレベルに立ち上がると、図14に示す出力スイッチ431はオン状態となる。この結果、第3電流I3が駆動電流ILD2としてレーザ部10に供給される。図16の時刻t3〜t4の期間においては、ピックアップ3eは光ディスク6をトレースし、記録開始位置を検索する。
(ニ)次に、図16の時刻t4において、第1選択信号SL1及び第2選択信号SL2がハイレベルに立ち上がる。第1選択信号SL1及び第2選択信号SL2がハイレベルに立ち上がると、図14に示す第1スイッチ413及び第2スイッチ414はオン状態となる。この結果、レーザ部10が出射するレーザ光は最大レベルとなる。また、図16の時刻t4以降の期間、即ち記録時においては、第1選択信号SL1及び第2選択信号SL2の組み合わせが、図15に示す機能制御回路42eを動作させることがないように制御される。したがって、図16(a)及び(b)に示すように、第1選択信号SL1がハイレベル且つ第2選択信号SL2がロウレベルとなる状態が禁止される。
このように、第2の実施の形態によれば、選択信号生成回路82cが第3波形制御信号S3及び出力イネープル信号ENのいずれかを第3選択信号SL3として選択することにより、複数の信号線5に出力イネープル信号ENの専用信号線を追加する必要が無くなる。したがって、フレキシブルケーブルの大型化による第1コネクタ22及び第2コネクタ31の実装面積増大及ぴ信頼性低下を防止できる。
(第3の実施の形態)
この発明の第3の実施の形態に係る光ディスク装置は、図17に示すように、レーザドライバ4fが、制御データDATAのデータ転送エラーを検知する内部情報生成回路440を備える点が図1と異なる。内部情報生成回路440は、例えばレーザ選択信号LSのチェックサムを算出し、誤り検知信号CSを第3選択信号SL3として選択信号生成回路82dに伝達する。その他の構成については、図1及び図12に示す光ディスク装置の構成と同様である。
この発明の第3の実施の形態に係る光ディスク装置は、図17に示すように、レーザドライバ4fが、制御データDATAのデータ転送エラーを検知する内部情報生成回路440を備える点が図1と異なる。内部情報生成回路440は、例えばレーザ選択信号LSのチェックサムを算出し、誤り検知信号CSを第3選択信号SL3として選択信号生成回路82dに伝達する。その他の構成については、図1及び図12に示す光ディスク装置の構成と同様である。
更に、内部情報生成回路440は図18に示すように、チェックサム算出回路440a、第3選択信号スイッチ440b、及び検知信号選択スイッチ440cを備える。チェックサム算出回路440aは機能制御回路42fの出力と検知信号選択スイッチ440cの入力との間に接続される。第3選択信号スイッチ440bは、第3選択信号端子142c及びイネーブル信号端子142dに入力が接続され、第3スイッチ416に出力が接続される。検知信号選択スイッチ440cは、チェックサム算出回路440a及びイネーブル信号端子142dに入力が接続され、第3選択信号端子142cに出力が接続される。
また、チェックサム算出回路440aは、レーザ選択信号LSのチェックサムを算出し、誤り検知信号CSを生成する。第3選択信号スイッチ440bは、出力イネーブル信号ENに基づいて第3選択信号SL3を第3スイッチ416に供給するか否か選択する。検知信号選択スイッチ440cは、出力イネープル信号ENに基づいて誤り検知信号CSを第3選択信号端子42cに供給するか否か選択する。
更に、選択信号生成回路82dは、図19に示すように、第3波形制御信号出力スイッチ820d及び第3選択信号入力スイッチ820eを更に備える点が図2と異なる。第3選択信号出力スイッチ820dは、出力イネーブル信号ENに基づいて第3波形制御信号S3をピックアップ3fに供給するか否か選択する。第3選択信号入力スイッチ820eは、図18に示す内部情報生成回路440からの第3選択信号SL3をコントローラ20eに伝達するか否か選択する。データ生成回路830aは、例えば予め制御データDATAの合計の値を計算し、制御データDATAに合計の値を付加する。
また、第3波形制御信号出力スイッチ820d及び図18に示す第3選択信号スイッチ440bは、ハイレベルの出力イネーブル信号ENによりオン状態となる。即ち記録時において、第3波形制御信号出力スイッチ820d及び第3選択信号スイッチ440bはオン状態となる。これに対して第3選択信号入力スイッチ820e及び図18に示す検知信号選択スイッチ440cは、ロウレベルの出力イネープル信号ENによりオン状態となる。即ち待機時又は再生時において、第3選択信号入力スイッチ820e及び検知信号選択スイッチ440cはオン状態となる。
以下に、図17〜図20を用いて第3の実施の形態に係るレーザ制御装置1fの動作を説明する。但し、第1の実施の形態に係るレーザ制御装置1aと同様の動作については重複する説明を省略する。
(イ)先ず、図20(a)の時刻t1において、出力イネーブル信号ENがロウレベルに立ち下がる。出力イネーブル信号ENがロウレベルに立ち下がると、図18に示す検知信号選択スイッチ440c及び図19に示す第3選択信号入力スイッチ820eがオン状態となる。
(ロ)次に、図20(a)の時刻t1〜t2の期間において、データ生成回路830aからの制御データDATAが第1選択信号SL1として図18に示す機能制御回路42fに伝達される。更に、図20(c)の時刻t2において、データ転送クロックCLKがハイレベルに立ち上がる。データ転送クロックCLKがハイレベルに立ち上がると、図20(e)の時刻t2においてレーザ選択信号LSが生成される。
(ハ)次に、図18に示すチェックサム算出回路440aは、レーザ選択信号LSに誤りがないかどうかをチェックする。例えば、チェックサム算出回路440aは、レーザ選択信号LSの合計を算出し、データ生成回路830aが計算した合計値と比較する。チェックサム算出回路440aは、図20(d)に示すように、チェックサムを用いることにより誤り検知信号CSを生成する。データ生成回路830aは、誤り検知信号CSが供給された場合、再度制御データDATAを送信する。
(ニ)次に、図20(a)の時刻t4において出力イネープル信号ENがハイレベルに立ち上がると、図18に示す検知信号選択スイッチ440c及び図19に示す第3選択信号入力スイッチ820eがオフ状態となる。
このように、第3の実施の形態によれば、制御データDATAのデータ転送エラーを検出できる。またチェックサム算出回路440aは、レーザ選択信号LSからチェックサムを算出せずに、機能制御回路42fに入力される制御データDATAから直接チェックサムを算出しても良い。
(第3の実施の形態の変形例)
第3の実施の形態の変形例に係るピックアップ3gとして、図21に示すように、レーザドライバ4gの外部を制御する外部制御回路4200を更に備える構成でも良い。外部制御回路4200は、第1選択信号SL1、第2選択信号SL2、及び出力イネーブル信号ENに基づいて外部制御信号ECを生成する。また、機能制御回路42gが、内部情報選択信号MTを更に生成しても良い。更に、内部情報生成回路4400は、内部情報選択信号MTに基づいて誤り検知信号CS及びレーザドライバ4gの外部から供給される外部情報ESのいずれかを検知信号選択スイッチ440cに供給する内部情報選択スイッチ440dを更に備える。図21に示すピックアップ3gによれば、レーザドライバ4gの内部に限らずレーザドライバ4gの外部も制御できる。
第3の実施の形態の変形例に係るピックアップ3gとして、図21に示すように、レーザドライバ4gの外部を制御する外部制御回路4200を更に備える構成でも良い。外部制御回路4200は、第1選択信号SL1、第2選択信号SL2、及び出力イネーブル信号ENに基づいて外部制御信号ECを生成する。また、機能制御回路42gが、内部情報選択信号MTを更に生成しても良い。更に、内部情報生成回路4400は、内部情報選択信号MTに基づいて誤り検知信号CS及びレーザドライバ4gの外部から供給される外部情報ESのいずれかを検知信号選択スイッチ440cに供給する内部情報選択スイッチ440dを更に備える。図21に示すピックアップ3gによれば、レーザドライバ4gの内部に限らずレーザドライバ4gの外部も制御できる。
上述した第1の実施の形態(図1〜図8)においては、待機時において制御データDATAをシリアル転送する一例を説明した。第1の実施の形態の第1の変形例(図9)においては、再生時において、制御データDATAをシリアル転送する一例を説明した。しかしながら、待機時及ぴ再生時のいずれの期間においても制御データDATAをシリアル転送可能な構成でも良い。更に、複数の電流設定信号V1、V2、……及び複数の波形制御信号S1、S2、……が増加した場合、シリアル転送に限らず制御データDATAをパラレル転送しても良い(シリアル転送とパラレル転送の併用)。また、制御したい機能の数が増加した場合、図4に示すシフトレジスタ423の段数を増加させることにより機能数の増加に対応できる。
既に述べた第1〜第3の実施の形態(図1〜図21)においては、デコーダ810cを用いて波形制御信号生成回路81dを構成する一例を説明した。しかし、デコーダ810cに代えて複数の波形制御信号S1、S2、……のそれぞれに対応したパルス生成回路を設ける構成でも良い。
更に、第3の実施の形態においては、内部情報生成回路440が、第3選択信号スイッチ440b及び検知信号選択スイッチ440cを備える一例を説明した。しかし、データ転送クロックCLKと同期して動作するシーケンス装置を設けることにより、第3選択信号スイッチ440b及び検知信号選択スイッチ440cを不要とすることができる。
図22は、この発明のさらに他の実施の形態(第4の実施の形態)に係るレーザピックアップの構成を例示する図である。図1などの光ディスク装置において、記録動作時のレーザ制御は、基板100上の駆動制御回路2(その機能を集約化したデジタル信号プロセサDSP)からの、精度の求められる複数のタイミング信号によって行うため、ピックアップ装置3上ではタイミング信号の遅延の影響で記録パルスの精度に影響が出る可能性がある。
一方、図22のピックアップ装置3h上の光受光素子出力信号Vpdに対してのサンプル・ホールドパルスSHは、DSP(図1では2a、図10では2c、図12では2e)にて細かな調整が必要であり、記録するメディアや記録条件によってレーザ制御タイミング信号のパルス形態が変わるのに伴いサンプル・ホールドパルスSHのタイミングも変えなければならないという煩雑さがある。またピックアップ装置3hから基板100上でサンプル・ホールドが行われるに至るまでに信号の歪みが懸念され、精度よくサンプル・ホールドが行われない恐れがある。歪み精度改善のためにピックアップ装置3hへサンプル・ホールドパルスSHを送り、そこでサンプル・ホールドを行おうとした場合、フレキシブルケーブル5上に精度の求められるタイミング信号線数が増大し、ノイズの原因にもなってしまう。
そこで、ピックアップ装置3h上のレーザ駆動回路4hにて、レーザ制御タイミング信号(SL1、SL2、EN等)を元に、光出力が再生又は消去のために発光している区間のみ光受光素子出力信号Vpdに対して出力されるサンプル・ホールドパルスSHを生成する。そして、このパルスSHにより回路114でサンプル・ホールドを行うことで、サンプル・ホールドの精度改善が可能となる。
図22の構成では、ピックアップ装置3h上に伝送されるレーザ制御タイミング信号S1(SL1)を元にサンプル・ホールドパルスSHを生成する。そのために、機能制御回路42h(図1の42aなどに対応)からの制御信号CTLによりパルスディレイ量を調整することができるプログラマブルディレイ回路468と、否定論理積演算回路466からなるサンプル・ホールド生成回路46を用いる。
図23は、図22の構成の動作を説明するタイムチャートである。まずS1信号によってレーザが出射され光受光素子110に戻ってくるまでの時間tdを考慮してディレイ回路468を設定し、S1信号をtd+α時間ディレイさせたS6信号を生成する。このS1信号とS6信号から否定論理積演算を行うことで、光受光素子出力信号Vpdに対して、光出力が再生及び消去のために発光している区間(図23の例ではTs)のみサンプル・ホールドパルスSHを生成することが可能となる。ここで、td+α時間は記録倍速(通常記録速度に対する速度増大倍率)に依存しない絶対時間として扱うことが可能であり、プログラマブルディレイ回路468でのディレイ量設定は一義的に(装置設計時に)決めることができる。
・サンプル・ホールドパルスSHをピックアップ装置3h上のレーザ駆動回路4hにてレーザ制御タイミング信号から生成するため、ピックアップ装置3hへのフレキシブルケーブル5の伝送路の信号線数増加を回避できる。
・光受光素子出力Vpdの近くでサンプル・ホールドを行う(図22ではサンプル・ホールド回路114はフォトダイオード110aと同じ受光素子110のデバイス内に実装されている)。このため、(長距離信号伝送に伴う)歪みの少ない、精度の高いサンプル・ホールドが可能である。
・サンプル・ホールドパルスSHは、一本のレーザ制御タイミング信号(S1またはSL1)からピックアップ装置3h上で生成する。このため、サンプル・ホールドパルスSHは、記録するメディアや記録条件の変化によっても自動的に生成タイミングが変化するため、煩雑な調整が不要となる。
図24は、トリミングパルス方式によるフレキシブルケーブルの信号伝送において、一対のタイミング信号を差動伝送するとともに複数のマスキング信号を非差動伝送する場合の構成例を説明する図である。この構成例は、レーザ駆動電流ILD2の制御情報の少なくとも一部としてレーザ出射タイミングを制御するタイミング信号S1およびこのタイミング信号をマスクするマスキング信号M1〜M3をピックアップ3に伝達する複数のフレキシブルな信号線5と、マスキング信号M1〜M3を複数の信号線5のうちの少なくとも1本(ここでは3本)を用いてピックアップ3にシリアル伝送する駆動制御回路(図1他の2)とを用いる。
ここで、タイミング信号S1(一対のタイミング信号+−)を伝送する信号線は一対(2本1組)の差動信号伝送線で構成され、マスキング信号(例えばマスク信号1)を伝送する信号線は1本の非差動信号伝送線で構成される。ここでのフレキシブルな信号線5は、前記一対の差動信号伝送線よりも多数存在する前記非差動信号伝送線により構成されている。非差動信号伝送線は差動信号伝送線の半分の信号線数で済むので、差動信号伝送線にとってかわる非差動信号伝送線数が増える程、相対的に、フレキシブルケーブル5の信号線数抑制効果が大きくなる。
図25は、この発明のさらに他の実施の形態(第5の実施の形態)に係るレーザピックアップの構成を例示する図である。記録密度の高密度化、記録メディアの多様化、及び記録速度の高速化等に起因して、ピックアップの多様化が進んでいる。これに伴ない機能制御のための信号線をフレキシブルケーブル5内に多数確保する必要が生じる。この結果、フレキシブルケーブル5の信号線数が増加し、ピックアップ3に対するメカニカルな負荷増の問題以外に、フレキシブルケーブル5に接続されるコネクタの実装面積の増大、及び信頼性低下も問題となる。
図1等の実施の形態において一定期間のみレ−ザ制御の信号を機能制御に用いる場合に対して、図25の例では、さらにレ−ザ駆動装置外に制御信号を出力し、その出力で駆動装置以外の素子(図25の例では光受光素子110、フロントモニタ素子200)の機能制御を行なう。これにより従来フレキシブルケーブル5を介して本体基板100上のCPU(あるいはDSP)の汎用ポートなどで制御していた機能制御の信号線を、削減できる。
図25の例では、ピックアップ3j内の電気部品の主な構成は、レ−ザ駆動装置、レーザ部10、光受光素子110、フロントモニタ200で構成されている。さらにレーザ駆動装置は、駆動電流生成回路41j、機能制御回路42j、出力選択回路43j、演算回路44、入出力回路45で構成されている。ここで、機能制御回路42jは、レ−ザ制御時以外の特定期間、機能制御に使用される。機能制御回路42jは多段シフトレジスタで構成することができ、SL1,SL2,ENの各信号でシリアル−パラレル変換を行なう。EN信号でラッチされた信号はLS,SG信号のように直接レ−ザ駆動装置外に出力し、他素子(110、200)の機能制御に使用するほか、図25の例では、入出力回路45(例えばトライステートバッファ451〜453で構成できる)をレ−ザ駆動装置内に設け、複雑な機能制御を行なえるようにしてある。図25に示す構成によれば、フレキシブルケーブル5の制御信号数を削減できる。つまり、SL1,SL2,ENを伝える信号線を介して、レーザ駆動制御以外に光受光素子110やフロントモニタ素子200の制御もしているので、素子110、200用の制御信号線数を削減できる。このことから、ケーブル5の電気的接続箇所が削減でき、装置の信頼性向上及び生産性向上に寄与することができる。
(実施の形態のまとめ)
<図1等の実施の形態のポイント>
光ディスク装置において、ピックアップ3とコントロール回路(基板100)間のフレキシブルケーブル5の信号線数を減らすことによって、ピックアップ3のシーク性能等の機械的特性を向上させ、製品信頼性の向上を図る。
<図1等の実施の形態のポイント>
光ディスク装置において、ピックアップ3とコントロール回路(基板100)間のフレキシブルケーブル5の信号線数を減らすことによって、ピックアップ3のシーク性能等の機械的特性を向上させ、製品信頼性の向上を図る。
ピックアップ3とコントロール回路100間のフレキシブルケーブル5において、レーザ出射タイミングを制御するタイミング信号とそのタイミング信号をマスクするマスク信号を伝達する。それらの信号の演算処理によってレーザの駆動信号を生成するレーザ制御装置において、それらの信号を用いてシリアルデータ転送(1本の信号線上に、2種類以上の信号を、時間をずらせて転送する)を行い、レーザ切り換え、レーザドライバー電流ゲイン切り換え等を行う。これにより、ピックアップ制御信号線の本数を削減する。
<図22、図23の実施の形態のポイント>
ピックアップ装置3h上において、記録動作における光受光素子出力信号Vpdに対してサンプル・ホールドを行うことで、サンプル・ホールドの精度を改善し、結果として記録メディアの記録品位を向上させる。
ピックアップ装置3h上において、記録動作における光受光素子出力信号Vpdに対してサンプル・ホールドを行うことで、サンプル・ホールドの精度を改善し、結果として記録メディアの記録品位を向上させる。
フレキシブルケーブル5等を通過する制御信号に信号遅延が生じても信頼性高く記録動作を実行可能な(トリミング方式を使った)光ディスク装置において、ピックアップ装置3h上にて、第1のレーザ制御タイミング信号(SL1)からサンプル・ホールドパルスSHを生成し、光受光出力信号Vpdに対して、パルスSHによりサンプル・ホールドを行うことで、サンプル・ホールドの精度改善が可能となる。
<図24の実施の形態のポイント>
ピックアップヘッド3の多機能化に伴い、フレキシブルケーブル5を経由する信号線が増加する傾向にある。その結果フレキシブルケーブル5の重量が増加し、ピックアップ3のシーク性能に影響を及ぼすなどの問題が指摘されている。図24の実施の形態は、トリミングパルス方式を使うことで、フレキシブルケーブル5を経由する信号線の本数を減らし、このケーブル5によるピックアップヘッド3に対するメカニカル負荷を低減するとともに、電気的接続部箇所を減らして装置性能向上と信頼性向上及び品質向上を図る。
ピックアップヘッド3の多機能化に伴い、フレキシブルケーブル5を経由する信号線が増加する傾向にある。その結果フレキシブルケーブル5の重量が増加し、ピックアップ3のシーク性能に影響を及ぼすなどの問題が指摘されている。図24の実施の形態は、トリミングパルス方式を使うことで、フレキシブルケーブル5を経由する信号線の本数を減らし、このケーブル5によるピックアップヘッド3に対するメカニカル負荷を低減するとともに、電気的接続部箇所を減らして装置性能向上と信頼性向上及び品質向上を図る。
レーザ駆動電流の制御回路2は、メディア(光ディスク6)の記録密度が高くなるほど複雑化してきており、駆動電流のタイミングを決定するタイミングパルスとマスキングパルスの配線(信号線)が多数本必要となってきている。この場合、複数配線の配線長の違いによりパルス伝送に時間差が生じると記録品位に悪影響が出る。この問題を解決する手段としてトリミングパルス方式がある。トリミングパルス方式を使った場合には、基準となるタイミングパルス以外のマスキング信号は、(複数のマスキング信号を同時転送する必要は必ずしもないため)シリアル伝送が可能である。
光ディスクドライブの高倍速化が進むにつれ、ピックアップヘッドへのフレキシブルケーブルを経由する信号伝送にはノイズに強い差動伝送方式が用いられているが、これは1信号あたり一対(2本組)になるため信号線が増加するというデメリットがある。トリミングパルス方式では、差動方式を用いなくともノイズに強い伝送が可能であり、フレキシブルケーブルの信号線の本数を減らすことができる。特にDVD系高倍速記録などでは、複雑なレーザ駆動電力を制御するためにマスキング信号が多く使われているので、この方式は有力である。
<図25の実施の形態のポイント>
レ−ザ駆動装置の制御信号を用いてピックアップ3上の他素子(110、200)を制御する事でピックアップ外部からの制御信号数を削減する。制御信号数を増加させることなくピックアップ3の多機能化が可能なレ−ザ駆動装置において、さらにレ−ザ駆動用の制御信号を、ピックアップ3上の他素子(光受光素子110やフロントモニタ200)の制御に使用する事で、フレキシブルケ−ブル5の制御信号数を削減する。
レ−ザ駆動装置の制御信号を用いてピックアップ3上の他素子(110、200)を制御する事でピックアップ外部からの制御信号数を削減する。制御信号数を増加させることなくピックアップ3の多機能化が可能なレ−ザ駆動装置において、さらにレ−ザ駆動用の制御信号を、ピックアップ3上の他素子(光受光素子110やフロントモニタ200)の制御に使用する事で、フレキシブルケ−ブル5の制御信号数を削減する。
以上述べたように、この発明の種々な実施の形態のいずれか1以上を実施するにあたり、光ディスク6に対してシーク動作をする必要があるピックアップ3への制御情報をシリアル伝送にすることで、フレキシブルケーブル5の信号線数を減らすことができる。これにより、ケーブル5のフレキシビリティ(動き易さ)が改善され、フレキシブルケーブル5がピックアップの動きに対するメカニカルな障害になり難くなる。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。
また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良い。
1a〜1f…レーザ制御装置;2a〜2e…駆動制御回路;3a〜3j…ピックアップ;4a〜4h…レーザドライバ;5…複数の信号線(フレキシブルケーブル);6…光ディスク;7…システムバス;8a…信号生成回路;10…レーザ部;11a、11b、…半導体レーザ素子;20a〜20e…コントローラ;22…第1コネクタ;31…第2コネクタ;41a〜41j…駆動電流生成回路;42a〜42j、420…機能制御回路;43a、43b…出力選択回路;44…演算回路;45…入出力回路;451〜453…トライステートバッファ;46…サンプル・ホールドパルス生成回路;468…プログラマブルディレイ回路;50…光ディスク駆動装置;51…ディスクモータ;52…ディスクモータ制御回路;60…再生信号処理回路;80…記録信号処理回路;81a〜81d…波形制御信号生成回路;82a〜82d…選択信号生成回路;83a〜83c…制御データ生成回路;84a〜84c…レーザ光量制御回路;100…本体基板;110…光受光素子;114…サンプル・ホールド回路;200…フロントモニタ素子;421…機能制御用インバータ;422…機能制御用論理積回路;423…シフトレジスタ;431…出力スイッチ;432…レーザ選択回路;440…内部情報生成回路;440a…チェックサム算出回路;440b…第3選択信号スイッチ;440c…検知信号選択スイッチ;440d…内部情報選択スイッチ;441…マスク演算用論理積回路;442…マスク演算用論理和回路;443…演算選択回路;810a…タイマ回路;810b…参照テーブル;810c…デコーダ;810d…オフセット時間設定回路;811…記録データ入力端子;812…プリセット信号入力端子;820a…第1セレクタ;820b…第2セレクタ;820C…第3セレクタ;820d…第3波形制御信号出力スイッチ;820d…第3選択信号出力スイッチ;820e…第3選択信号入力スイッチ;821…信号入力端子;822…第1選択信号出力端子;823…第2選択信号出力端子;824…第3選択信号出力端子;825…出力制御信号入力端子;826…イネーブル信号出力端子;827…データ制御信号入力端子;830a…データ生成回路;830b…クロック生成回路;830c…イネーブル信号生成回路;4200…外部制御回路;4230…シフトレジス
タ;4300…再生レベル設定回路;4301…レベル制御用インバータ;4302…レベル制御用論理和回路;4303…レベル制御用論理積回路;4400…内部情報生成回路。
タ;4300…再生レベル設定回路;4301…レベル制御用インバータ;4302…レベル制御用論理和回路;4303…レベル制御用論理積回路;4400…内部情報生成回路。
Claims (9)
- 光ディスクを回転駆動するディスクモータと、
駆動電流により駆動されるレーザ素子を持ち、前記光ディスクにレーザ光を照射するピックアップと、
前記駆動電流の制御情報を前記ピックアップに伝達する1本以上のフレキシブルな信号線と、
前記制御情報を、前記1本以上の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路とを備えた光ディスク装置。 - 光ディスクを回転駆動するディスクモータと、
駆動電流により駆動されるレーザ素子を持ち、前記光ディスクにレーザ光を照射するピックアップと、
前記駆動電流の制御情報の少なくとも一部として、レーザ出射タイミングを制御するタイミング信号およびこのタイミング信号をマスクするマスキング信号を前記ピックアップに伝達する複数のフレキシブルな信号線と、
前記マスキング信号を前記複数の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路とを備えた光ディスク装置。 - 前記タイミング信号を伝送する信号線は一対の差動信号伝送線で構成され、前記マスキング信号を伝送する信号線は1本の非差動信号伝送線で構成され、前記フレキシブルな信号線が、前記一対の差動信号伝送線よりも多数存在する前記非差動信号伝送線により構成された請求項2に記載の装置。
- 光ディスクを回転駆動するディスクモータと、
駆動電流により駆動されるレーザ素子を持ち、前記光ディスクにレーザ光を照射するピックアップと、
前記駆動電流の制御情報の少なくとも一部として、前記レーザ素子への電流を切り換える電流切換信号を前記ピックアップに伝達する複数のフレキシブルな信号線と、
前記制御情報を、前記複数の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路とを備えた光ディスク装置。 - 前記レーザ素子は複数あり、前記駆動電流の制御情報は、前記駆動電流を前記複数レーザ素子のどれに供給するかを選択するレーザ選択信号に対応する選択情報を含み、この選択情報が、前記複数の信号線のうちの少なくとも1本によりシリアル伝送されるように構成された請求項4に記載の装置。
- 光ディスクを回転駆動するディスクモータと、
駆動電流により駆動されるレーザ素子、およびその他の素子を持ち、前記光ディスクにレーザ光を照射するピックアップと、
前記駆動電流の制御情報の少なくとも一部として、前記その他の素子の動作制御に用いる信号を前記ピックアップに伝達する複数のフレキシブルな信号線と、
前記制御情報を、前記複数の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路とを備えた光ディスク装置。 - 前記その他の素子は前記レーザ光の受光素子を含み、前記駆動電流の制御情報は、前記受光素子の機能制御を行なう信号に対応する機能制御情報を含み、この機能制御情報が、前記複数の信号線のうちの少なくとも1本によりシリアル伝送されるように構成された請求項6に記載の装置。
- 光ディスクを回転駆動するディスクモータと、
駆動電流により駆動されるレーザ素子、およびレーザ受光素子を持ち、前記光ディスクにレーザ光を照射するとともにこの光ディスクからのレーザ反射光を検知するピックアップと、
前記駆動電流の制御情報の少なくとも一部として、前記レーザ受光素子の検知信号のサンプル・ホールドに用いる信号を前記ピックアップに伝達する複数のフレキシブルな信号線と、
前記制御情報を、前記複数の信号線のうちの少なくとも1本を用いて前記ピックアップにシリアル伝送する駆動制御回路とを備えた光ディスク装置。 - 前記ピックアップが、前記サンプル・ホールドに用いる信号の一部を所定量遅延させてサンプルホールドパルスを生成するサンプルホールドパルス生成回路を含み、前記受光素子が、前記レーザ受光素子の検知信号を前記サンプルホールドパルスによりサンプル・ホールドするサンプル・ホールド回路を含むように構成された請求項8に記載の装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004162118A JP2005346770A (ja) | 2004-05-31 | 2004-05-31 | 光ディスク装置 |
US10/944,829 US20050265155A1 (en) | 2004-05-31 | 2004-09-21 | Optical disc apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004162118A JP2005346770A (ja) | 2004-05-31 | 2004-05-31 | 光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005346770A true JP2005346770A (ja) | 2005-12-15 |
Family
ID=35425057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004162118A Pending JP2005346770A (ja) | 2004-05-31 | 2004-05-31 | 光ディスク装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050265155A1 (ja) |
JP (1) | JP2005346770A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI329863B (en) * | 2003-08-08 | 2010-09-01 | Lite On It Corp | Method of arranging conducting line of flexible cable in optical drive |
JP4188220B2 (ja) * | 2003-12-05 | 2008-11-26 | 東芝マイクロエレクトロニクス株式会社 | レーザ制御装置 |
JP2009087465A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 光ディスク装置およびレーザパワー制御方法 |
US8325583B2 (en) * | 2009-06-11 | 2012-12-04 | Texas Instruments Incorporated | Laser diode driver with wave-shape control |
IT201700050153A1 (it) * | 2017-05-09 | 2018-11-09 | St Microelectronics Srl | Modulo hardware di sicurezza, relativo sistema di elaborazione, circuito integrato e dispositivo |
-
2004
- 2004-05-31 JP JP2004162118A patent/JP2005346770A/ja active Pending
- 2004-09-21 US US10/944,829 patent/US20050265155A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20050265155A1 (en) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8369368B2 (en) | Laser driving device, laser driving method, optical unit, and light device | |
JP2010258262A (ja) | レーザ駆動装置、レーザ駆動方法、光装置、光学ユニット、パルス電流生成回路 | |
US8199625B2 (en) | Laser driving device and method with control signal patterns, reference pulses, and changing pulses | |
JP2005346770A (ja) | 光ディスク装置 | |
US6744031B1 (en) | High speed sampling circuit | |
JP4188220B2 (ja) | レーザ制御装置 | |
EP2093761A2 (en) | Optical disc apparatus | |
JP4587073B2 (ja) | レーザ発光素子駆動制御回路、光ディスク装置、レーザ発光素子駆動制御方法 | |
JP4019280B2 (ja) | 光ディスク装置 | |
US7307930B2 (en) | Optical disk apparatus | |
US20110188359A1 (en) | Optical Disk Apparatus, Semiconductor Integrated Circuit, and Laser Diode Driver | |
KR20030072707A (ko) | 모드 전환 설정구간에서 디스크 구동기의 동작 안정화장치 및 방법 | |
JP2008282468A (ja) | 信号再生装置 | |
JP3791101B2 (ja) | 記録再生装置及び記録方法 | |
TWI255445B (en) | Optical disk apparatus | |
JP3332877B2 (ja) | 光ディスク装置用半導体レーザの光強度制御回路 | |
JP2546100B2 (ja) | 光学的情報記録方法 | |
JP2001266497A (ja) | 伝送装置 | |
JP2009080928A (ja) | 光ディスク記録装置、レーザダイオード駆動装置および記録信号発生装置 | |
JP2010061765A (ja) | レーザ駆動装置、光学ユニット、光装置 | |
JP2009187627A (ja) | 光信号受信回路 | |
JP2006268962A (ja) | 受発光装置 | |
JP2005056533A (ja) | 光ディスク装置 | |
JP2001023217A (ja) | 光情報記録装置及び光情報記録装置の光量制御方法 | |
JPH02278531A (ja) | 半導体レーザ発光パワー制御回路 |