JP2005345405A - 角速度センサと角速度計測方法 - Google Patents
角速度センサと角速度計測方法 Download PDFInfo
- Publication number
- JP2005345405A JP2005345405A JP2004167990A JP2004167990A JP2005345405A JP 2005345405 A JP2005345405 A JP 2005345405A JP 2004167990 A JP2004167990 A JP 2004167990A JP 2004167990 A JP2004167990 A JP 2004167990A JP 2005345405 A JP2005345405 A JP 2005345405A
- Authority
- JP
- Japan
- Prior art keywords
- angular velocity
- output value
- detection
- detection element
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gyroscopes (AREA)
Abstract
【課題】 簡易な構成で、出力の信頼性を向上させることのできる角速度センサを提供しようとする。
【解決手段】
従来の角速度センサにかわって、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、を備え、第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定するものとした。
【選択図】 図1
【解決手段】
従来の角速度センサにかわって、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、を備え、第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定するものとした。
【選択図】 図1
Description
本発明は、検出軸の回りの角速度を検出する角速度センサと角速度計測方法とに係る。特に、故障確率を低減するのに好適な構造に特徴のある角速度センサと角速度計測方法とに関する。
運動体の角速度を検出したい場合がある。
例えば、走行中の自動車の垂直軸の回りの角速度を検出して、自動車の横滑りを察知するのに用いる。
角速度センサの出力を連続的に取り込み、何らかの制御に用いる場合には、角速度センサの出力の信頼性が特に求められる。
通常、自動車の垂直軸の回りの角速度を検出するには、検出軸の回りの角速度を検出する角速度センサを検出軸を垂直軸に沿わせる様に自動車に取り付ける。
例えば、走行中の自動車の垂直軸の回りの角速度を検出して、自動車の横滑りを察知するのに用いる。
角速度センサの出力を連続的に取り込み、何らかの制御に用いる場合には、角速度センサの出力の信頼性が特に求められる。
通常、自動車の垂直軸の回りの角速度を検出するには、検出軸の回りの角速度を検出する角速度センサを検出軸を垂直軸に沿わせる様に自動車に取り付ける。
通例、角速度センサは複数の角速度検出素子を準備し、正常時には複数の角速度検出素子の出力を用いて(例えば、平均して)、自動車の横滑りを察知する。
複数の角速度検出素子のうちの一方が故障した場合は、故障していない他方の角速度検出素子の出力を用いて、自動車の横滑りを察知する。
複数の角速度検出素子の故障を検出するために、故障の有無を確認する故障テストが、角速度検出素子のドライブ回路に組み込まれている。
故障テストは、一般にBIT(ビルトインテスト)と呼称され、いくつかのタイプの回路がある。
例えは、一つのタイプの回路は、角速度検出素子が故障をおこしたときに、出力がゼロに固着する様になる内部回路を持つ。このタイプのBITは、内部で断線、短絡等の異常が生じた結果として発生する故障の場合に有効である。
例えば、他の一つのタイプの回路は、端子に一定の入力電圧を入力すると、出力がある一定のレート分だけシフトする。このタイプのBITは、アンプのゲインを決定する内部素子に異常が生じた結果として発生する故障の場合に有効である。
複数の角速度検出素子のうちの一方が故障した場合は、故障していない他方の角速度検出素子の出力を用いて、自動車の横滑りを察知する。
複数の角速度検出素子の故障を検出するために、故障の有無を確認する故障テストが、角速度検出素子のドライブ回路に組み込まれている。
故障テストは、一般にBIT(ビルトインテスト)と呼称され、いくつかのタイプの回路がある。
例えは、一つのタイプの回路は、角速度検出素子が故障をおこしたときに、出力がゼロに固着する様になる内部回路を持つ。このタイプのBITは、内部で断線、短絡等の異常が生じた結果として発生する故障の場合に有効である。
例えば、他の一つのタイプの回路は、端子に一定の入力電圧を入力すると、出力がある一定のレート分だけシフトする。このタイプのBITは、アンプのゲインを決定する内部素子に異常が生じた結果として発生する故障の場合に有効である。
しかし、全てのタイプの異常に起因する故障を一つのBITで検知でない。また、上述の他の一つのタイプの回路では、出力がシフトしてしまうため、出力された値を制御に用いている時には、使用することができない。したがって、角速度センサの信頼性を今以上に向上させることができないという問題点があった。
本発明は以上に述べた問題点に鑑み案出されたもので、簡易な構成で、出力の信頼性を向上させることのできる角速度センサを提供しようとする。
上記目的を達成するため、本発明に係る角速度センサを、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、を備え、第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定するものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを反対になり、第一出力値と第二出力値との和が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、どちらが故障したかを速やかに決定できる。
上記目的を達成するため、本発明に係る角速度センサを、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、を備え、第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを同じにする様に配置され、第一出力値と第二出力値との差が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定するものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを同じにし、第一出力値と第二出力値との差が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、どちらが故障したかを速やかに決定できる。
上記目的を達成するため、本発明に係る角速度センサを、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力するアナログ−デジタル変換器と、を備え、第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が生じたと判定する、ものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを反対になり、アナログ−デジタル変換器が第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力し、前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が生じたと判定するので、速やかに異常を検知できる。
さらに、本発明の実施形態に係る角速度センサは、第一角速度検出素子をドライブする回路を持つ第一基板と、第二角速度検出素子をドライブする回路を持つ第二基板と、を備え、第一角速度検出素子が第一基板に固定され、第二角速度検出素子が第二基板に固定され、第一基板と第二基板とが板厚の方向に重なる。
上記本発明の構成により、第一角速度検出素子をドライブする回路を持つ第一基板が第一角速度検出素子を固定し、第二角速度検出素子をドライブする回路を持つ第二基板が第二角速度検出素子を固定し、第一基板と第二基板とが板厚の方向に重なるので、角速度センサをコンパクトにすることができ、かつメンテナンスが容易になる。
上記本発明の構成により、第一角速度検出素子をドライブする回路を持つ第一基板が第一角速度検出素子を固定し、第二角速度検出素子をドライブする回路を持つ第二基板が第二角速度検出素子を固定し、第一基板と第二基板とが板厚の方向に重なるので、角速度センサをコンパクトにすることができ、かつメンテナンスが容易になる。
さらに、本発明の実施形態に係る角速度センサは、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置される。
上記本発明の構成により、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置されるので、角速度センサをコンパクトにすることができる。
上記本発明の構成により、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置されるので、角速度センサをコンパクトにすることができる。
上記目的を達成するため、本発明に係る角速度計測方法を、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置する検出素子配置工程と、第一出力値と第二出力値との和の変動を確認する異常検知工程と、第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する故障素子特定工程と、を備えるものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを反対になり、第一出力値と第二出力値との和が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、どちらが故障したかを速やかに決定できる。
上記目的を達成するため、本発明に係る角速度計測方法を、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを同じにする様に配置する検出素子配置工程と、第一出力値と第二出力値との差の変動を確認する異常検知工程と、第一出力値と第二出力値との差が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する故障素子特定工程と、を備えるものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを同じになり、第一出力値と第二出力値との差が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、どちらが故障したかを速やかに決定できる。
上記目的を達成するため、本発明に係る角速度計測方法を、第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置する検出素子配置工程と、第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力するアナログ−デジタル変換工程と、前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断する異常判断工程と、を備えるものとした。
上記本発明の構成により、第一角速度検出素子が第一検出軸の回りの角速度に対応した第一出力値を出力し、第二角速度検出素子が第二検出軸の回りの角速度に対応した第二出力値を出力し、第一検出軸と第二検出軸とが平行かつ互いの向きを反対になり、アナログ−デジタル変換工程で第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力し、異常判断工程で前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断するので、速やかに異常を検知できる。
以上説明したように本発明に係る角速度センサと角速度計測方法は、その構成により、以下の効果を有する。
第一検出軸と第二検出軸とを平行にして互いの向きを反対になるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値と第二出力値との和が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、第一回転角加速度値または第二回転角加速度値のどちらが故障したかを速やかに決定できる。
また、第一検出軸と第二検出軸とを平行にして互いの向きを同じになるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値と第二出力値との差が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、第一回転角加速度値または第二回転角加速度値のどちらが故障したかを速やかに決定できる。
また、第一検出軸と第二検出軸とを平行にして互いの向きを反対になるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とをビット単位に比較するので、速やかに異常を検知できる。
また、第一角速度検出素子をドライブする回路を持つ第一基板が第一角速度検出素子を固定し、第二角速度検出素子をドライブする回路を持つ第二基板が第二角速度検出素子を固定し、第一基板と第二基板とが第一検出軸の方向に重なるので、角速度センサをコンパクトにすることができ、かつメンテナンスが容易になる。
また、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに近接して配置されるので、 角速度センサをコンパクトにすることができる。
従って、簡易な構造で、角速度センサの信頼性を向上させることのできる角速度センサと角速度計測方法とを提供できる。
第一検出軸と第二検出軸とを平行にして互いの向きを反対になるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値と第二出力値との和が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、第一回転角加速度値または第二回転角加速度値のどちらが故障したかを速やかに決定できる。
また、第一検出軸と第二検出軸とを平行にして互いの向きを同じになるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値と第二出力値との差が変動したときに前記第一故障テストと前記第二故障テストとを実施してどちらが故障したかを決定するので、第一回転角加速度値または第二回転角加速度値のどちらが故障したかを速やかに決定できる。
また、第一検出軸と第二検出軸とを平行にして互いの向きを反対になるように第一角速度検出素子と第二角速度検出素子とを配置し、第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とをビット単位に比較するので、速やかに異常を検知できる。
また、第一角速度検出素子をドライブする回路を持つ第一基板が第一角速度検出素子を固定し、第二角速度検出素子をドライブする回路を持つ第二基板が第二角速度検出素子を固定し、第一基板と第二基板とが第一検出軸の方向に重なるので、角速度センサをコンパクトにすることができ、かつメンテナンスが容易になる。
また、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに近接して配置されるので、 角速度センサをコンパクトにすることができる。
従って、簡易な構造で、角速度センサの信頼性を向上させることのできる角速度センサと角速度計測方法とを提供できる。
以下、本発明を実施するための最良の形態を、図面を参照して説明する。なお、各図において、共通する部分には同一の符号を付し、重複した説明を省略する。
最初に、本発明の第一の実施形態に係る角速度センサ10を、図を基に、説明する。
図1は、本発明の第一の実施形態に係る角速度センサの斜視図である。
図1は、本発明の第一の実施形態に係る角速度センサの斜視図である。
角速度センサ10は、検出軸の回りの角速度に対応した出力値を出力するセンサであって、第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60とで構成される。
例えば、検出軸の回りに右ねじの方向に回転するのを(正)とし、検出軸の回りに右ねじの反対方向に回転するのを(負)とする。
例えば、検出軸の回りに右ねじの方向に回転するのを(正)とし、検出軸の回りに右ねじの反対方向に回転するのを(負)とする。
第一角速度検出素子20は、第一検出軸E1の回りの角速度に対応した第一出力値を出力する素子である。
第一角速度検出素子20は、物体が垂直軸回りに回転する際に作用するコリオリ力の変化から角速度に対応した第一出力値を検出する。
第一角速度検出素子20は、物体が垂直軸回りに回転する際に作用するコリオリ力の変化から角速度に対応した第一出力値を検出する。
第一基板30は、第一角速度検出素子20をドライブする回路を実装される基板である。第一角速度検出素子20は、第一基板30の基板面に固定される。例えば、第一角速度検出素子20の端子が、第一基板30に設けられたスルーホールにハンダ付けされる。
また第一基板30には、第一角速度検出素子20の異常の有無を確認する第一故障テストのためのBITが組み込まれている。
第一故障テストには、2つの形式がある。
第一の形式のテストは、出力値が0ボルトまたは駆動電圧に固着しているときに故障と判定する。
第二の形式のテストは、入力に所定のバイアスを印加て、出力がバイアスに相当する分だけシフトするか否か見て、シフト量が適正でないときに故障と判断する。
また第一基板30には、第一角速度検出素子20の異常の有無を確認する第一故障テストのためのBITが組み込まれている。
第一故障テストには、2つの形式がある。
第一の形式のテストは、出力値が0ボルトまたは駆動電圧に固着しているときに故障と判定する。
第二の形式のテストは、入力に所定のバイアスを印加て、出力がバイアスに相当する分だけシフトするか否か見て、シフト量が適正でないときに故障と判断する。
第二角速度検出素子40は、第二検出軸E2の回りの角速度に対応した第一出力値を出力する素子である。
例えば、第二角速度検出素子40は、第一角速度検出素子20と同一の形式の物である。
例えば、第二角速度検出素子40は、第一角速度検出素子20と同一の形式の物である。
第二基板50は、第二角速度検出素子40をドライブする回路を実装される基板である。第二角速度検出素子40は、第二基板50の基板面に固定される。例えば、第二角速度検出素子40の端子が、第二基板50に設けられたスルーホールにハンダ付けされる。
また第二基板50には、第二角速度検出素子40の異常の有無を確認する第二故障テストのためのBITが組み込まれている。
第二故障テストには、2つの形式がある。2つの形式の説明は第一故障テストのものと同じなので、説明を省略する。
第一基板30と第二基板50とは、ターミナル31とスルーホール51とで導通される。
また第二基板50には、第二角速度検出素子40の異常の有無を確認する第二故障テストのためのBITが組み込まれている。
第二故障テストには、2つの形式がある。2つの形式の説明は第一故障テストのものと同じなので、説明を省略する。
第一基板30と第二基板50とは、ターミナル31とスルーホール51とで導通される。
第一角速度検出素子20と第二角速度検出素子40とが第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを反対にする様に配置される。
この様にすると、第一角速度検出素子20と第二角速度検出素子40とが正常に機能している場合、第一出力値と第二出力値との和が一定の値となる。
図1は、第一基板30と第二基板50とが板厚方向に重なって、第一角速度検出素子20が第一基板30の裏面に固定され、第二角速度検出素子40が第二基板50の表面に固定されるのを示している。
第一検出軸が下方に向き、第二検出軸が上方に向き、第一検出軸と第二検出軸とが互いに平行になっている。
この様にすると、第一角速度検出素子20と第二角速度検出素子40とが正常に機能している場合、第一出力値と第二出力値との和が一定の値となる。
図1は、第一基板30と第二基板50とが板厚方向に重なって、第一角速度検出素子20が第一基板30の裏面に固定され、第二角速度検出素子40が第二基板50の表面に固定されるのを示している。
第一検出軸が下方に向き、第二検出軸が上方に向き、第一検出軸と第二検出軸とが互いに平行になっている。
第一基板30と第二基板50には、第一出力値と第二出力値との和が変動したときに、第一故障テストと第二故障テストとを実施してどちらが故障したかを決定する故障素子判定のためのソフトウエアが組み込まれている。
第一角速度検出素子20と第二角速度検出素子40とが正常に機能している状態である場合、第一出力値と第二出力値との和が、常に一定の値になる。第一角速度検出素子20または第二角速度検出素子40の一方に異常が生ずると、第一出力値と第二出力値との和が一定の値からずれる。
通常、一定の値は第一角速度検出素子20または第二角速度検出素子40の最大の出力値である。
ソフトウエアが、第一出力値と第二出力値との和を演算して、その和が一定の値を中心とした所定の値をはみ出ているときには、第一故障テストを実行し第一角速度検出素子が故障しているが否かを判定し、第二故障テストを実行し第二角速度検出措辞が故障しているか否かを判定する。
第一角速度検出素子20と第二角速度検出素子40とが正常に機能している状態である場合、第一出力値と第二出力値との和が、常に一定の値になる。第一角速度検出素子20または第二角速度検出素子40の一方に異常が生ずると、第一出力値と第二出力値との和が一定の値からずれる。
通常、一定の値は第一角速度検出素子20または第二角速度検出素子40の最大の出力値である。
ソフトウエアが、第一出力値と第二出力値との和を演算して、その和が一定の値を中心とした所定の値をはみ出ているときには、第一故障テストを実行し第一角速度検出素子が故障しているが否かを判定し、第二故障テストを実行し第二角速度検出措辞が故障しているか否かを判定する。
ケース60は、第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とを収納する容器であって、ケース蓋61とケース本体62とで構成される。
第一基板30と第二基板50とが、ケース本体62の設けられた収納空間に収納される。
第一基板30と第二基板50とが板厚の方向に重なるのが好ましい。
また、第一角速度検出素子20と第二角速度検出素子40とが隣り合わせに配置されるのが好ましい。
この様にすると、角速度センサをコンパクトに構成することができる。
第一基板30と第二基板50とが、ケース本体62の設けられた収納空間に収納される。
第一基板30と第二基板50とが板厚の方向に重なるのが好ましい。
また、第一角速度検出素子20と第二角速度検出素子40とが隣り合わせに配置されるのが好ましい。
この様にすると、角速度センサをコンパクトに構成することができる。
次に、本発明の第一の実施形態に係る角速度計測方法を説明する。
図3は、本発明の実施形態に係る角速度計測方法のフローチャート図である。
角速度計測方法は、検出軸の回りの角速度を計測する方法であって、検出素子配置工程S10と初期故障確認工程S20と角速度第一演算工程S30と異常検知工程S40と故障素子特定工程S50と角速度第二演算工程S60とで構成される。
図3は、本発明の実施形態に係る角速度計測方法のフローチャート図である。
角速度計測方法は、検出軸の回りの角速度を計測する方法であって、検出素子配置工程S10と初期故障確認工程S20と角速度第一演算工程S30と異常検知工程S40と故障素子特定工程S50と角速度第二演算工程S60とで構成される。
検出素子配置工程S10は、第一角速度検出素子20と第二角速度検出素子40とを第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置する工程である。
第一角速度検出素子20は、第一検出軸E1の回りの角速度に対応した第一出力値を出力する。第二角速度検出素子40は、第二検出軸E2の回りの角速度に対応した第二出力値を出力する。
第一角速度検出素子と第二角速度検出素子の構造は、上述したものと同じものである。
第一角速度検出素子20は、第一検出軸E1の回りの角速度に対応した第一出力値を出力する。第二角速度検出素子40は、第二検出軸E2の回りの角速度に対応した第二出力値を出力する。
第一角速度検出素子と第二角速度検出素子の構造は、上述したものと同じものである。
初期故障確認工程S20は、第一角速度検出素子20と第二角速度検出素子40とに初期故障がないことを確認する工程である。
例えば、第一故障テストを作動させて第一角速度検出素子20に異常がないことを確認し、第二故障テストを作動させて第二角速度検出素子40に異常がないことを確認する工程である。
例えば、第一故障テストを作動させて第一角速度検出素子20に異常がないことを確認し、第二故障テストを作動させて第二角速度検出素子40に異常がないことを確認する工程である。
角速度第一演算工程S30は、複数の角速度検出素子の出力する複数の出力値から、検出軸の回りの角速度を演算する工程である。
例えば、第一出力値に対応する第一角速度を演算し、第二出力値に対応する第二角速度を演算し、第一角速度にマイナスを乗じた値と第二角速度との平均値をとり、その平均値を演算結果とする。
例えば、第一出力値に対応する第一角速度を演算し、第二出力値に対応する第二角速度を演算し、第一角速度にマイナスを乗じた値と第二角速度との平均値をとり、その平均値を演算結果とする。
異常検知工程S40は、第一出力値と第二出力値との和の変動を確認する工程である。
変動を確認しない場合は、手順を角速度第一演算工程S30に進める。
変動を確認した場合は、手順を故障素子特定工程S50へ進める。
例えば、第一出力値と第二出力値との和が一定の値を中心とした所定の値の幅の中に納まる場合は、手順を角速度第一演算工程S30に進める。第一出力値と第二出力値との和が一定の値を中心とした所定の値の幅からはみ出た場合は、手順を故障素子特定工程S50へ進める。
変動を確認しない場合は、手順を角速度第一演算工程S30に進める。
変動を確認した場合は、手順を故障素子特定工程S50へ進める。
例えば、第一出力値と第二出力値との和が一定の値を中心とした所定の値の幅の中に納まる場合は、手順を角速度第一演算工程S30に進める。第一出力値と第二出力値との和が一定の値を中心とした所定の値の幅からはみ出た場合は、手順を故障素子特定工程S50へ進める。
故障素子特定工程S50は、第一角速度検出素子20の異常の有無を確認する第一故障テストと第二角速度検出素子40の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する工程である。
第一故障テストを実行して、第一角速度検出素子20の異常の有無を確認する。
第二故障テストを実行して、第二角速度検出素子40の異常の有無を確認する。
第一故障テストを実行して、第一角速度検出素子20の異常の有無を確認する。
第二故障テストを実行して、第二角速度検出素子40の異常の有無を確認する。
角速度第二演算工程S60は、第一角速度検出素子20と第二角速度検出素子40との内の故障をしていないセンサの出力値を用いて検出軸の回りの角速度を演算する。
次に、本発明の第二の実施形態に係る角速度センサの構造を、図を基に説明する。
図2は、本発明の第二の実施形態に係る角速度センサの斜視図である。
図2は、本発明の第二の実施形態に係る角速度センサの斜視図である。
角速度センサ10は、検出軸の回りの角速度に対応した出力値を出力するセンサであって、第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60とで構成される。
第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60の個々の構造は、第一の実施形態に係る角速度センサ10のものとほぼ同じなので、説明を省略し、異なる点を説明する。
第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60の個々の構造は、第一の実施形態に係る角速度センサ10のものとほぼ同じなので、説明を省略し、異なる点を説明する。
第一角速度検出素子20と第二角速度検出素子40とが第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを同じにする様に配置される。
この様にすると、第一角速度検出素子20と第二角速度検出素子40とが正常に機能している場合、第一出力値と第二出力値との差がセロとなる。
図2は、第一基板30と第二基板50とが板厚方向に重なって、第一角速度検出素子20が第一基板30の表面に固定され、第二角速度検出素子40が第二基板50の表面に固定されるのを示している。
第一検出軸が上方に向き、第二検出軸が上方に向き、第一検出軸と第二検出軸とが互いに平行である。
この様にすると、第一角速度検出素子20と第二角速度検出素子40とが正常に機能している場合、第一出力値と第二出力値との差がセロとなる。
図2は、第一基板30と第二基板50とが板厚方向に重なって、第一角速度検出素子20が第一基板30の表面に固定され、第二角速度検出素子40が第二基板50の表面に固定されるのを示している。
第一検出軸が上方に向き、第二検出軸が上方に向き、第一検出軸と第二検出軸とが互いに平行である。
第一基板30と第二基板50には、第一出力値と第二出力値との差が変動したときに、第一故障テストと第二故障テストとを実施してどちらが故障したかを決定する故障素子判定のためのソフトウエアが組み込まれている。
第一角速度検出素子20と第二角速度検出素子40とが正常に機能している状態である場合、第一出力値と第二出力値との差が、常にゼロになる。第一角速度検出素子20または第二角速度検出素子40の一方に異常が生ずると、第一出力値と第二出力値との差がゼロから変動する。
ソフトウエアが、第一出力値と第二出力値との差を演算して、その差がゼロを中心として所定の幅からはみ出ているときには、第一故障テストを実行し第一角速度検出素子が故障しているが否かを判定し、第二故障テストを実行し第二角速度検出措辞が故障しているか否かを判定する。
第一角速度検出素子20と第二角速度検出素子40とが正常に機能している状態である場合、第一出力値と第二出力値との差が、常にゼロになる。第一角速度検出素子20または第二角速度検出素子40の一方に異常が生ずると、第一出力値と第二出力値との差がゼロから変動する。
ソフトウエアが、第一出力値と第二出力値との差を演算して、その差がゼロを中心として所定の幅からはみ出ているときには、第一故障テストを実行し第一角速度検出素子が故障しているが否かを判定し、第二故障テストを実行し第二角速度検出措辞が故障しているか否かを判定する。
次に、本発明の第二の実施形態に係る角速度計測方法を説明する。
図3は、本発明の実施形態に係る角速度計測方法のフローチャート図である。
角速度計測方法は、検出軸の回りの角速度を計測する方法であって、検出素子配置工程S10と初期故障確認工程S20と角速度第一演算工程S30と異常検知工程S40と故障素子特定工程S50と角速度第二演算工程S60とで構成される。
初期故障確認工程S20と故障素子特定工程S50と角速度第二演算工程S60とは、第一の実施形態に係る角速度計測方法のものと同じなので、説明を省略する。
図3は、本発明の実施形態に係る角速度計測方法のフローチャート図である。
角速度計測方法は、検出軸の回りの角速度を計測する方法であって、検出素子配置工程S10と初期故障確認工程S20と角速度第一演算工程S30と異常検知工程S40と故障素子特定工程S50と角速度第二演算工程S60とで構成される。
初期故障確認工程S20と故障素子特定工程S50と角速度第二演算工程S60とは、第一の実施形態に係る角速度計測方法のものと同じなので、説明を省略する。
検出素子配置工程S10は、第一検出軸E1の回りの角速度に対応した第一出力値を出力する第一角速度検出素子20と第二検出軸E2の回りの角速度に対応した第二出力値を出力する第二角速度検出素子40とを第一検出軸と第二検出軸とを平行かつ互いの向きを同じにする様に配置する工程である。
第一角速度検出素子と第二角速度検出素子の構造は、上述したものと同じなので、説明を省略する。
第一角速度検出素子と第二角速度検出素子の構造は、上述したものと同じなので、説明を省略する。
角速度第一演算工程S30は、複数の角速度検出素子の出力する複数の出力値から、検出軸の回りの角速度を演算する工程である。
例えば、第一出力値に対応する第一角速度を演算し、第二出力値に対応する第二角速度を演算し、第一角速度と第二角速度との平均値をとり、その平均値を演算結果とする。
例えば、第一出力値に対応する第一角速度を演算し、第二出力値に対応する第二角速度を演算し、第一角速度と第二角速度との平均値をとり、その平均値を演算結果とする。
異常検知工程S40は、第一出力値と第二出力値との差の変動を確認する工程である。
変動を確認しない場合は、手順を角速度第一演算工程S30に進める。
変動を確認した場合は、手順を故障素子特定工程S50へ進める。
例えば、第一出力値と第二出力値との差がゼロを中心とした所定の値の幅の中二納まる場合は、手順を角速度第一演算工程S30に進める。第一出力値と第二出力値との和がゼロを中心とした所定の値の幅からはみ出た場合は、手順を故障素子特定工程S50へ進める。
変動を確認しない場合は、手順を角速度第一演算工程S30に進める。
変動を確認した場合は、手順を故障素子特定工程S50へ進める。
例えば、第一出力値と第二出力値との差がゼロを中心とした所定の値の幅の中二納まる場合は、手順を角速度第一演算工程S30に進める。第一出力値と第二出力値との和がゼロを中心とした所定の値の幅からはみ出た場合は、手順を故障素子特定工程S50へ進める。
次に、本発明の第三の実施形態に係る角速度センサ10と角速度計測方法とを、図を基に、説明する。
図4は、本発明の第三の実施形態に係る角速度センサの機器構成図である。図5は、本発明の第三の実施形態に係るCPUの機能ブロック図である。図6は、本発明の第三の実施形態に係る角速度計測方法のタイムチャート図である。図7は、本発明の第三の実施形態に係る角速度計測方法の説明図である。
角速度センサ10は、検出軸の回りの角速度に対応した出力値を出力するセンサであって、第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60とで構成される。
第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60の個々の構造は、第一の実施形態に係る角速度センサ10のものとほぼ同じなので、説明を省略し、追加の点および異なる点を説明する。
図4は、本発明の第三の実施形態に係る角速度センサの機器構成図である。図5は、本発明の第三の実施形態に係るCPUの機能ブロック図である。図6は、本発明の第三の実施形態に係る角速度計測方法のタイムチャート図である。図7は、本発明の第三の実施形態に係る角速度計測方法の説明図である。
角速度センサ10は、検出軸の回りの角速度に対応した出力値を出力するセンサであって、第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60とで構成される。
第一角速度検出素子20と第一基板30と第二角速度検出素子40と第二基板50とケース60の個々の構造は、第一の実施形態に係る角速度センサ10のものとほぼ同じなので、説明を省略し、追加の点および異なる点を説明する。
第一角速度検出素子20と第一ドライバ32とが、第一基板30に実装される。
第一ドライバ32は、第一角速度検出素子20を駆動し、第一角速度検出素子20の出力を基に、第一検出軸E1の回りの角速度に対応した第一アナログ電圧を出力する。
例えば、第一ドライバ32はASICで構成される。
例えば、第一アナログ電圧は、計測した角速度に応じた0〜5Vの範囲の電圧である。
第一ドライバ32は、第一角速度検出素子20を駆動し、第一角速度検出素子20の出力を基に、第一検出軸E1の回りの角速度に対応した第一アナログ電圧を出力する。
例えば、第一ドライバ32はASICで構成される。
例えば、第一アナログ電圧は、計測した角速度に応じた0〜5Vの範囲の電圧である。
第二角速度検出素子40と第二ドライバ52とCPU53とインターフェース43とが、第二基板50に実装される。
第二ドライバ52は、第二角速度検出素子40を駆動し、第二角速度検出素子40の出力を基に、第二検出軸E2の回りの角速度に対応した第二アナログ電圧を出力する。
例えば、第二ドライバ52はASICで構成される。
例えば、第二アナログ電圧は、計測した角速度に応じた0〜5Vの範囲の電圧である。
CPU53は、第一アナログ電圧と第二アナログ電圧とを入力して、内蔵するプログラムにしたがって所定の手順を実行する。
インターフェース54は、CPU53に制御されて、外部とのデータをやり取りする入出力装置である。
第二ドライバ52は、第二角速度検出素子40を駆動し、第二角速度検出素子40の出力を基に、第二検出軸E2の回りの角速度に対応した第二アナログ電圧を出力する。
例えば、第二ドライバ52はASICで構成される。
例えば、第二アナログ電圧は、計測した角速度に応じた0〜5Vの範囲の電圧である。
CPU53は、第一アナログ電圧と第二アナログ電圧とを入力して、内蔵するプログラムにしたがって所定の手順を実行する。
インターフェース54は、CPU53に制御されて、外部とのデータをやり取りする入出力装置である。
CPU53は、演算回路53aとA/Dコンバータ53bとマルチプレクサ53cを内蔵する。
A/Dコンバータ53bとマルチプレクサ53cとはアナログ−デジタル変換器に相当する。
アナログ−デジタル変換器は、第一出力値の二進数化された第一デジタル値Yaw1と第二出力値の二進数化された第二デジタル値Yaw2とを出力する。
マルチプレクサ53cは、第一検出軸E1の回りの角速度Yaw1に対応した第一出力値と第二検出軸E2の回りの角速度Yaw2に対応した第二出力値を入力して、演算回路53aの指令に従って、第一出力値と第二出力値の一方をA/Dコンバータ53bへ送る電子素子である。
A/Dコンバータ53bは、アナログ電圧である第一出力値または第二出力値を対応する第一デジタル値Yaw1または第二デジタル値Yaw2に変換する電子素子である。
第一デジタル値Yaw1は、第一出力値を二進数で表したビット列である。
第二デジタル値Yaw2は、第二出力値を二進数で表したビット列である。
演算回路53aは、内蔵されたプログラムにしたがって定められた手順を実行する論理素子である。演算回路53aは、A/Dコンバータ53bから第一デジタル値と第二デジタル値を取り込み定められた手順にしたがって処理する。
A/Dコンバータ53bとマルチプレクサ53cとはアナログ−デジタル変換器に相当する。
アナログ−デジタル変換器は、第一出力値の二進数化された第一デジタル値Yaw1と第二出力値の二進数化された第二デジタル値Yaw2とを出力する。
マルチプレクサ53cは、第一検出軸E1の回りの角速度Yaw1に対応した第一出力値と第二検出軸E2の回りの角速度Yaw2に対応した第二出力値を入力して、演算回路53aの指令に従って、第一出力値と第二出力値の一方をA/Dコンバータ53bへ送る電子素子である。
A/Dコンバータ53bは、アナログ電圧である第一出力値または第二出力値を対応する第一デジタル値Yaw1または第二デジタル値Yaw2に変換する電子素子である。
第一デジタル値Yaw1は、第一出力値を二進数で表したビット列である。
第二デジタル値Yaw2は、第二出力値を二進数で表したビット列である。
演算回路53aは、内蔵されたプログラムにしたがって定められた手順を実行する論理素子である。演算回路53aは、A/Dコンバータ53bから第一デジタル値と第二デジタル値を取り込み定められた手順にしたがって処理する。
プログラムは、演算回路53aに異常判断手順を実行させる。
異常判断手順は、第一デジタル値Yaw1と第二デジタル値Yaw2との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断する手順である。
特に、異常判断手順は、アナログ−デジタル変換工程で異常が発生したと判断する手順である。
演算回路53aが、プログラムループタイムT毎に、第一デジタル値と第二デジタル値とを取り込む。
最初に、マルチプレクサ53cが、第一出力値をA/Dコンバータ53bへ送る。A/Dコンバータ53bが、第一出力値を第一デジタル値に変換して、演算回路53aへ送る。次に、マルチプレクサ53cが、第二出力値をA/Dコンバータ53bへ送る。A/Dコンバータ53bが、第二出力値を第二デジタル値に変換して、演算回路53aへ送る。
演算回路53aが受け取った第一デジタル値のサンプリングタイミングと第二デジタル値のサンプリングタイミングには、時間t1の差が生ずる。この差t1を、サンプリングタイムと呼称する。
異常判断手順は、第一デジタル値Yaw1と第二デジタル値Yaw2との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断する手順である。
特に、異常判断手順は、アナログ−デジタル変換工程で異常が発生したと判断する手順である。
演算回路53aが、プログラムループタイムT毎に、第一デジタル値と第二デジタル値とを取り込む。
最初に、マルチプレクサ53cが、第一出力値をA/Dコンバータ53bへ送る。A/Dコンバータ53bが、第一出力値を第一デジタル値に変換して、演算回路53aへ送る。次に、マルチプレクサ53cが、第二出力値をA/Dコンバータ53bへ送る。A/Dコンバータ53bが、第二出力値を第二デジタル値に変換して、演算回路53aへ送る。
演算回路53aが受け取った第一デジタル値のサンプリングタイミングと第二デジタル値のサンプリングタイミングには、時間t1の差が生ずる。この差t1を、サンプリングタイムと呼称する。
第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置するので、第一角速度検出素子20と第二角速度検出素子40と第一ドライバ32と第二ドライバ52とマルチプレクサ53cとA/Dコンバータ53bとが正常であり、精度良く調整されていおり、同時に第一角速度検出素子20と第二角速度検出素子40の出力を処理すると、第一デジタル値と第二デジタル値とは、互いに1の補数の関係になる。
但し、第一角速度検出素子20と第二角速度検出素子40の出力を処理するタイミングが、サンプリングタイムt1だけずれるために、第一デジタル値と第二デジタル値との下位の桁は僅かの差が生ずるので、下位の桁を無視した場合だけ、第一デジタル値と第二デジタル値とは、互いに1の補数の関係になる。
但し、第一角速度検出素子20と第二角速度検出素子40の出力を処理するタイミングが、サンプリングタイムt1だけずれるために、第一デジタル値と第二デジタル値との下位の桁は僅かの差が生ずるので、下位の桁を無視した場合だけ、第一デジタル値と第二デジタル値とは、互いに1の補数の関係になる。
図7は、異常判断手順が第一デジタル値と第二デジタル値とを処理する様子を示す。
第一デジタル値Yaw1と第二デジタル値Yaw2とが10ビットであるとして説明する。
第一デジタル値Yaw1の下位のN桁を無視する。Nの数は、上述したサンプリングタイムt1の存在に起因して無視する必要のある桁数であり、第一角速度検出素子20と第二角速度検出素子40と第一ドライバ32と第二ドライバ52とマルチプレクサ53cとA/Dコンバータ53bの特性から実際に則して定められる。
第一デジタル値Yaw1と第二デジタル値Yaw2との上位の(10−N)桁のビット毎に排他的論理和(XОR)を演算する。
第一デジタル値Yaw1と第二デジタル値Yaw2とが10ビットであるとして説明する。
第一デジタル値Yaw1の下位のN桁を無視する。Nの数は、上述したサンプリングタイムt1の存在に起因して無視する必要のある桁数であり、第一角速度検出素子20と第二角速度検出素子40と第一ドライバ32と第二ドライバ52とマルチプレクサ53cとA/Dコンバータ53bの特性から実際に則して定められる。
第一デジタル値Yaw1と第二デジタル値Yaw2との上位の(10−N)桁のビット毎に排他的論理和(XОR)を演算する。
図7の(A)は、A/Dコンバータ53bとマルチプレクサ53cとが正常であるときにの演算結果を示す。
排他的論理和の結果、全てのビットが1になる。
全てのビットが1である場合には、アナログ−デジタル化工程で異常が発生していないと判断する。
排他的論理和の結果、全てのビットが1になる。
全てのビットが1である場合には、アナログ−デジタル化工程で異常が発生していないと判断する。
図7の(B)は、A/Dコンバータ53bとマルチプレクサ53cとが異常であるときにの演算結果を示す。
例えば、6桁目のビットが故障しているばあい、排他的論理和の結果、6桁目のビットが0で、その他のビットが1になる。
同様の理由により、複数のビットが故障して「1」または「0」に固着したり、第一角速度検出素子20と第二角速度検出素子40と第一ドライバ32と第二ドライバ52とマルチプレクサ53cとA/Dコンバータ53bに何らかの異常や、調整の誤差があると、排他的論理和を取った結果の複数のビットが0となる。
すくなとも1つのビットが0である場合には、アナログ−デジタル変換工程で異常が発生したと判断する。
例えば、6桁目のビットが故障しているばあい、排他的論理和の結果、6桁目のビットが0で、その他のビットが1になる。
同様の理由により、複数のビットが故障して「1」または「0」に固着したり、第一角速度検出素子20と第二角速度検出素子40と第一ドライバ32と第二ドライバ52とマルチプレクサ53cとA/Dコンバータ53bに何らかの異常や、調整の誤差があると、排他的論理和を取った結果の複数のビットが0となる。
すくなとも1つのビットが0である場合には、アナログ−デジタル変換工程で異常が発生したと判断する。
上述の実施形態の角速度センサと角速度計測方法を用いれば、以下の効果を発揮する。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とが平行かつ互いの向きを反対になる様に配置し、第一出力値と第二出力値との和が一定の値を中心とした所定の幅からはみ出たときに第一故障テストと第二故障テストとを実施してどちらが故障したかを決定するので、いかなるタイプの異常が生じた場合でも、どちらが故障したかを決定できる。また、第一角速度検出素子と第二角速度検出素子とに異常が発生しない間は、故障テストを実行させる必要がない。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを同じにする様に配置し、第一出力値と第二出力値との差がゼロを中心とした所定の幅をはみ出たときに第一故障テストと第二故障テストとを実施してどちらが故障したかを決定するので、いかなるタイプの異常が生じた場合でも、どちらが故障したかを決定できる。また、第一角速度検出素子と第二角速度検出素子とに異常が発生しない間は、故障テストを実行させる必要がない。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを反対にする様に配置し、第一デジタル値Yaw1と第二デジタル値Yaw2との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断するので、異常の検出を簡易に、高速にすることができる。特に、アナログ−デジタル化工程で異常が発生したと判断することができる。
また、ケースのなかの収納空間で第一角速度検出素子を固定する第一基板と第二角速度検出素子を固定する第二基板を板厚の方向に重ねたので、角速度センサの設置面積をコンパクトにすることができる。
また、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置される様にしたので、角速度センサの大きさをコンパクトにすることができる。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とが平行かつ互いの向きを反対になる様に配置し、第一出力値と第二出力値との和が一定の値を中心とした所定の幅からはみ出たときに第一故障テストと第二故障テストとを実施してどちらが故障したかを決定するので、いかなるタイプの異常が生じた場合でも、どちらが故障したかを決定できる。また、第一角速度検出素子と第二角速度検出素子とに異常が発生しない間は、故障テストを実行させる必要がない。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを同じにする様に配置し、第一出力値と第二出力値との差がゼロを中心とした所定の幅をはみ出たときに第一故障テストと第二故障テストとを実施してどちらが故障したかを決定するので、いかなるタイプの異常が生じた場合でも、どちらが故障したかを決定できる。また、第一角速度検出素子と第二角速度検出素子とに異常が発生しない間は、故障テストを実行させる必要がない。
第一角速度検出素子20と第二角速度検出素子40とを第一検出軸E1と第二検出軸E2とを平行かつ互いの向きを反対にする様に配置し、第一デジタル値Yaw1と第二デジタル値Yaw2との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断するので、異常の検出を簡易に、高速にすることができる。特に、アナログ−デジタル化工程で異常が発生したと判断することができる。
また、ケースのなかの収納空間で第一角速度検出素子を固定する第一基板と第二角速度検出素子を固定する第二基板を板厚の方向に重ねたので、角速度センサの設置面積をコンパクトにすることができる。
また、前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置される様にしたので、角速度センサの大きさをコンパクトにすることができる。
本発明は以上に述べた実施形態に限られるものではなく、発明の要旨を逸脱しない範囲で各種の変更が可能である。
実施例では、2つの角速度検出素子を用いた例で説明したがこれに限定されず、例えば、3つ以上の角速度検出素子を用いてもよい。
第一角速度検出素子または第二角速度検出素子が検出軸の回りの角速度を検出すると説明したが、「角速度を検出する」とは「角加速度を検出して角速度を演算する」の意を含む。
また、第三の実施形態の異常判定で、桁をビット毎に比較するのを排他的論理和を演算する方法で説明したがこれに限定されない。
実施例では、2つの角速度検出素子を用いた例で説明したがこれに限定されず、例えば、3つ以上の角速度検出素子を用いてもよい。
第一角速度検出素子または第二角速度検出素子が検出軸の回りの角速度を検出すると説明したが、「角速度を検出する」とは「角加速度を検出して角速度を演算する」の意を含む。
また、第三の実施形態の異常判定で、桁をビット毎に比較するのを排他的論理和を演算する方法で説明したがこれに限定されない。
t1 サンプリングタイム
T プログラムループタイム
Yaw1 第一デジタル値
Yaw2 第二デジタル値
10 角速度センサ
20 第一角速度検出素子
30 第一基板
31 ターミナル
32 第一ドライバ
40 第二角速度検出素子
50 第二基板
51 スルーホール
52 第二ドライバ
53 CPU
53a 演算回路
53b A/Dコンバータ
53c マルチプレクサ
54 インターフェース
60 ケース
61 ケース蓋
62 ケース本体
S10 検出素子配置工程
S20 初期故障確認工程
S30 角速度第一演算工程
S40 異常検知工程
S50 故障素子特定工程
S60 角速度第二演算工程
T プログラムループタイム
Yaw1 第一デジタル値
Yaw2 第二デジタル値
10 角速度センサ
20 第一角速度検出素子
30 第一基板
31 ターミナル
32 第一ドライバ
40 第二角速度検出素子
50 第二基板
51 スルーホール
52 第二ドライバ
53 CPU
53a 演算回路
53b A/Dコンバータ
53c マルチプレクサ
54 インターフェース
60 ケース
61 ケース蓋
62 ケース本体
S10 検出素子配置工程
S20 初期故障確認工程
S30 角速度第一演算工程
S40 異常検知工程
S50 故障素子特定工程
S60 角速度第二演算工程
Claims (8)
- 角速度センサであって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、
第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、
を備え、
第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、
第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する、
ことを特徴とする角速度センサ。 - 角速度センサであって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、
第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、
を備え、
第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを同じにする様に配置され、
第一出力値と第二出力値との差が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する、
ことを特徴とする角速度センサ。 - 角速度センサであって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と、
第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子と、
第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力するアナログーデジタル変換器と、
を備え、
第一角速度検出素子と第二角速度検出素子とが第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置され、
前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が生じたと判定する、
ことを特徴とする角速度センサ。 - 第一角速度検出素子をドライブする回路を持つ第一基板と、
第二角速度検出素子をドライブする回路を持つ第二基板と、
を備え、
第一角速度検出素子が第一基板に固定され、
第二角速度検出素子が第二基板に固定され、
第一基板と第二基板とが板厚の方向に重なる、
ことを特徴とする請求項1乃至請求項3に記載の角速度センサ。 - 前記第一角速度検出素子と前記第二角速度検出素子とが隣り合わせに配置される、
ことを特徴とする請求項1乃至請求項3のに記載の角速度センサ。 - 角速度計測方法であって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置する検出素子配置工程と、
第一出力値と第二出力値との和の変動を確認する異常検知工程と、
第一出力値と第二出力値との和が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する故障素子特定工程と、
を備えることを特徴とする角速度計測方法。 - 角速度計測方法であって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを同じにする様に配置する検出素子配置工程と、
第一出力値と第二出力値との差の変動を確認する異常検知工程と、
第一出力値と第二出力値との差が変動したときに第一角速度検出素子の異常の有無を確認する第一故障テストと第二角速度検出素子の異常の有無を確認する第二故障テストとを実施してどちらが故障したかを決定する故障素子特定工程と、
を備えることを特徴とする角速度計測方法。 - 角速度計測方法であって、
第一検出軸の回りの角速度に対応した第一出力値を出力する第一角速度検出素子と第二検出軸の回りの角速度に対応した第二出力値を出力する第二角速度検出素子とを第一検出軸と第二検出軸とを平行かつ互いの向きを反対にする様に配置する検出素子配置工程と、
第一出力値の二進数化された第一デジタル値と第二出力値の二進数化された第二デジタル値とを出力するアナログ−デジタル変換工程と、
前記第一デジタル値と前記第二デジタル値との少なくとも上位の桁の値をビット毎に比較して、少なくとも一つのビットの値が同じであるときに異常が発生したと判断する異常判断工程と、
を備えることを特徴とする角速度計測方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167990A JP2005345405A (ja) | 2004-06-07 | 2004-06-07 | 角速度センサと角速度計測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004167990A JP2005345405A (ja) | 2004-06-07 | 2004-06-07 | 角速度センサと角速度計測方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005345405A true JP2005345405A (ja) | 2005-12-15 |
Family
ID=35497917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004167990A Pending JP2005345405A (ja) | 2004-06-07 | 2004-06-07 | 角速度センサと角速度計測方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005345405A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003002A (ja) * | 2006-06-23 | 2008-01-10 | Asahi Kasei Electronics Co Ltd | 角速度計測装置 |
JP2010271225A (ja) * | 2009-05-22 | 2010-12-02 | Tamagawa Seiki Co Ltd | 管路計測装置 |
JP2012068189A (ja) * | 2010-09-27 | 2012-04-05 | Toyota Motor Corp | 故障検知装置、故障検知方法、及び倒立移動体。 |
-
2004
- 2004-06-07 JP JP2004167990A patent/JP2005345405A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008003002A (ja) * | 2006-06-23 | 2008-01-10 | Asahi Kasei Electronics Co Ltd | 角速度計測装置 |
JP2010271225A (ja) * | 2009-05-22 | 2010-12-02 | Tamagawa Seiki Co Ltd | 管路計測装置 |
JP2012068189A (ja) * | 2010-09-27 | 2012-04-05 | Toyota Motor Corp | 故障検知装置、故障検知方法、及び倒立移動体。 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5851035B2 (ja) | 回路装置、及び、センサ信号の妥当性検査方法 | |
US7388527B2 (en) | Method of detecting abnormality of R/D converter | |
US20110010482A1 (en) | Self-Healing Chip-to-Chip Interface | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
JP4500063B2 (ja) | 電子装置、予測方法および予測プログラム | |
US8448042B2 (en) | Data processing device and a method for error detection and error correction | |
CN110595524B (zh) | 传感器饱和故障检测 | |
US20080190166A1 (en) | Device and Method for Error-Protected Detection of Measured Values in a Control Unit | |
JP2009129301A (ja) | 自己診断回路及び自己診断方法 | |
JP2005345405A (ja) | 角速度センサと角速度計測方法 | |
CN103592463A (zh) | 用于旋转方向冗余检测的方法和装置 | |
JP4705886B2 (ja) | 回路基板の診断方法、回路基板およびcpuユニット | |
US11879937B2 (en) | Method and device for monitoring the reliability of an electronic system | |
CN114487764A (zh) | 确定关于电路部件的连接的信息 | |
JP6106839B2 (ja) | エンコーダ | |
US20150036520A1 (en) | Monitoring of a differential multichannel transmission link | |
US20040177289A1 (en) | Method and arrangement for detecting and correcting line defects | |
JP3153812U (ja) | 力検出装置 | |
KR100534905B1 (ko) | 파워스티어링 스위치의 고장 판단 방법 | |
JP5925925B2 (ja) | 診断付き出力装置 | |
JPH11183233A (ja) | 水位計 | |
JP4760536B2 (ja) | 集積回路及びその試験方法 | |
JP2021009134A (ja) | エンコーダ及びエンコーダ動作方法 | |
JPH04361330A (ja) | カウンタの診断装置 | |
JP2591470B2 (ja) | 信号処理装置 |