JP2005340590A - Semiconductor device and semiconductor unit equipped therewith - Google Patents

Semiconductor device and semiconductor unit equipped therewith Download PDF

Info

Publication number
JP2005340590A
JP2005340590A JP2004158984A JP2004158984A JP2005340590A JP 2005340590 A JP2005340590 A JP 2005340590A JP 2004158984 A JP2004158984 A JP 2004158984A JP 2004158984 A JP2004158984 A JP 2004158984A JP 2005340590 A JP2005340590 A JP 2005340590A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
semiconductor chip
insulating layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004158984A
Other languages
Japanese (ja)
Other versions
JP4179225B2 (en
Inventor
Hiroshi Saito
博 斉藤
Takashi Sato
隆志 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2004158984A priority Critical patent/JP4179225B2/en
Priority to US11/076,055 priority patent/US7830011B2/en
Priority to SG200501504A priority patent/SG115753A1/en
Priority to SG200800506-8A priority patent/SG139753A1/en
Priority to TW094107609A priority patent/TWI264828B/en
Priority to CNA2005100741688A priority patent/CN1681117A/en
Priority to KR1020050021177A priority patent/KR100686986B1/en
Publication of JP2005340590A publication Critical patent/JP2005340590A/en
Priority to KR1020060102739A priority patent/KR20060121777A/en
Priority to KR1020060121567A priority patent/KR100834206B1/en
Priority to KR1020070042278A priority patent/KR20070064564A/en
Application granted granted Critical
Publication of JP4179225B2 publication Critical patent/JP4179225B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To permit the efficient discharge of heat, generated in a semiconductor chip, to the outside of the chip in a semiconductor device manufactured as a WLCSP (wafer level chip size package). <P>SOLUTION: The semiconductor device 1 is equipped with a semiconductor chip 3 with pad electrodes 21, 23, 25 formed thereon, a first insulating layer 5 arranged on the surface of the semiconductor chip 3 so as to avoid the pad electrodes 21, 23, 25, a connecting electrode unit 7 as well as an electrode unit 9 for dissipating heat positioned at the front surface side of the semiconductor chip 3, first wiring units 11, 13 for electrically connecting the pad electrodes 21, 23, 25 to the connecting electrode unit 7 mutually, a second wiring unit 15 connected to the electrode unit 9 for dissipating heat, and a second insulating layer for sealing the electrode units 7, 9 and the wiring units 11, 13, 15 so as to expose the electrode units 7, 9 to the front surface side of the semiconductor chip 3. In this case, the second wiring unit 15 is arranged on the surface of the first insulating layer 5, neighbored to the heat generating part of the semiconductor chip 3 and excluding the arranging region of the first wiring units 11, 13. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、半導体装置及びこれを備えた半導体ユニットに関する。   The present invention relates to a semiconductor device and a semiconductor unit including the same.

ＬＳＩ等の半導体装置においては、半導体チップの表面にトランジスタ等の各種素子からなる集積回路が形成されているため、半導体装置の動作時には半導体チップが発熱する。従来では、半導体チップが過剰に加熱されて誤動作が発生することを防止するために、この熱を半導体装置の外方に効率よく放出する放熱手段を備えた半導体装置が各種提案されている。
すなわち、半導体素子（半導体チップ）の表面において発生する熱を、絶縁性樹脂や絶縁性接着手段（絶縁層）、電気的接続手段を介して、実装基板（回路基板）に接地した放熱用の電極から実装基板に逃がす放熱手段を備えた半導体装置がある（例えば、特許文献１参照。）。この半導体装置は、絶縁性樹脂（絶縁層）により半導体チップの表面や側面を覆い隠して構成されている。
さらに、半導体素子の表面上にアンダーフィル材を介して電源等の発熱の大きいパッドから、前記表面の周縁領域に配されたフィルム基板の放熱用パターン（配線部）を介して回路基板に熱を逃がす放熱手段を備えた半導体装置がある（例えば、特許文献２参照。）。この半導体装置では、集積回路を形成した半導体チップの表面から側方にはみ出る位置に配線部が形成されている。 In a semiconductor device such as an LSI, an integrated circuit made up of various elements such as transistors is formed on the surface of a semiconductor chip, so that the semiconductor chip generates heat during operation of the semiconductor device. Conventionally, in order to prevent the semiconductor chip from being heated excessively and causing a malfunction, various semiconductor devices having heat dissipation means for efficiently releasing this heat to the outside of the semiconductor device have been proposed.
That is, the heat-dissipating electrode that grounds the heat generated on the surface of the semiconductor element (semiconductor chip) to the mounting board (circuit board) via the insulating resin, insulating bonding means (insulating layer), and electrical connection means There is a semiconductor device provided with a heat radiation means for escaping from the surface to a mounting substrate (for example, see Patent Document 1). This semiconductor device is configured by covering the surface and side surfaces of a semiconductor chip with an insulating resin (insulating layer).
Further, heat is applied to the circuit board from the heat generating pad such as a power source through the underfill material on the surface of the semiconductor element through the heat radiation pattern (wiring portion) of the film board disposed in the peripheral area of the surface. There is a semiconductor device provided with heat radiating means for escaping (for example, see Patent Document 2). In this semiconductor device, the wiring portion is formed at a position protruding laterally from the surface of the semiconductor chip on which the integrated circuit is formed.

ところで、近年の半導体装置には、ウエハに形成した多数の半導体チップを個々に切り分ける前に、半導体チップの表面に、半導体装置を搭載する回路基板と半導体チップとを電気的に接続するための配線部や電極部を形成し、これら配線部や電極部を封止する絶縁部を形成した所謂ウエハレベルチップサイズパッケージ（以下、ＷＬＣＳＰと呼ぶ）がある。このＷＬＣＳＰでは、半導体チップの側面からはみ出さないように、配線部、電極部や絶縁部を形成しているため、半導体装置の小型軽量化を実現するものとして注目されている。
特開２００２−１５８３１０号公報 特開２００１−７７２３６号公報 By the way, in recent semiconductor devices, before the semiconductor chips formed on the wafer are individually cut, wiring for electrically connecting the circuit board on which the semiconductor device is mounted and the semiconductor chips on the surface of the semiconductor chips. There is a so-called wafer level chip size package (hereinafter referred to as WLCSP) in which an insulating portion for sealing a wiring portion and an electrode portion is formed. In this WLCSP, since a wiring part, an electrode part, and an insulating part are formed so as not to protrude from the side surface of the semiconductor chip, the WLCSP is attracting attention as a means for realizing a reduction in size and weight of a semiconductor device.
JP 2002-158310 A JP 2001-77236 A

しかしながら、特許文献１に記載の半導体装置では、絶縁層により半導体チップの側面を封止しており、また、特許文献２に記載の半導体装置では、半導体チップの側面からはみだした位置に配線部が形成されているため、ＷＬＣＳＰとして製造することができないという問題がある。
なお、従来のＷＬＣＳＰには、半導体チップにおいて発生する熱を効率よく放出できる放熱手段が設けられておらず、半導体装置の信頼性を向上させるために有効な放熱手段を設けることが急務とされている。 However, in the semiconductor device described in Patent Document 1, the side surface of the semiconductor chip is sealed with an insulating layer, and in the semiconductor device described in Patent Document 2, the wiring portion is located at a position protruding from the side surface of the semiconductor chip. Since it is formed, there is a problem that it cannot be manufactured as WLCSP.
The conventional WLCSP is not provided with a heat dissipation means that can efficiently release the heat generated in the semiconductor chip, and it is an urgent need to provide an effective heat dissipation means for improving the reliability of the semiconductor device. Yes.

この発明は、上述した事情に鑑みてなされたものであって、ＷＬＣＳＰとして製造でき、半導体チップにおいて発生する熱を外方に効率よく放出できる半導体装置を提供することを目的としている。   The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a semiconductor device that can be manufactured as a WLCSP and can efficiently release heat generated in a semiconductor chip to the outside.

上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、略板状に形成され、表面にパッド電極を形成した半導体チップと、電気的な絶縁材料から形成され、前記パッド電極を避けて前記半導体チップの表面に配された第１の絶縁層と、前記半導体チップの表面側に位置し、前記半導体チップを外部回路に接続するための接続電極部と、前記半導体チップの表面側に位置し、外部回路に接続する少なくとも１つの放熱用電極部と、前記第１の絶縁層の表面に配され、前記パッド電極及び接続電極部を相互に電気接続する第１の配線部と、前記第１の絶縁層の表面に配され、前記放熱用電極部に接続する第２の配線部と、電気的な絶縁材料から形成され、少なくとも前記接続電極部及び放熱用電極部を前記半導体チップの表面側に露出させた状態で、前記接続電極部、放熱用電極部及び配線部を封止する第２の絶縁層とを備え、前記第２の配線部が、前記半導体チップの発熱部分に隣接し、かつ、前記第１の絶縁層の表面のうち、前記第１の配線部の配置領域を除く領域に配されていることを特徴とする半導体装置を提案している。 In order to solve the above problems, the present invention proposes the following means.
The invention according to claim 1 is formed of a semiconductor chip formed in a substantially plate shape and having a pad electrode formed on the surface thereof, and an electrically insulating material, and is disposed on the surface of the semiconductor chip while avoiding the pad electrode. A first insulating layer; a connection electrode portion for connecting the semiconductor chip to an external circuit; located at a surface side of the semiconductor chip; and at least one connected to an external circuit, located at the surface side of the semiconductor chip. Two heat dissipating electrode portions, a first wiring portion disposed on the surface of the first insulating layer, electrically connecting the pad electrode and the connection electrode portion to each other, and a surface of the first insulating layer. The second wiring portion connected to the heat radiation electrode portion and an electrically insulating material, and at least the connection electrode portion and the heat radiation electrode portion are exposed on the surface side of the semiconductor chip, Connecting electrode, heat dissipation power And a second insulating layer that seals the wiring portion, wherein the second wiring portion is adjacent to the heat-generating portion of the semiconductor chip, and of the surface of the first insulating layer, the first A semiconductor device is proposed which is arranged in an area excluding the arrangement area of one wiring portion.

この発明に係る半導体装置は、半導体チップの表面に第１の絶縁層、配線部及び第２の絶縁層を順次積層する構成であるため、半導体装置をＷＬＣＳＰとして製造することができる。
また、半導体チップと外部回路とを接続する第１の配線部を配した第１の絶縁層の表面を除く領域に放熱用の第２の配線部を配するため、第１の絶縁層の表面における第２の配線部の形成面積を広く形成することができる。これにより、第２の配線部は、半導体装置を作動させた際に半導体チップにおいて発生する熱を第１の絶縁層を介して効率よく吸収できる。すなわち、半導体チップにおいて発生する熱を半導体チップから放熱用電極部に効率よく放出することができる。 Since the semiconductor device according to the present invention has a configuration in which the first insulating layer, the wiring portion, and the second insulating layer are sequentially stacked on the surface of the semiconductor chip, the semiconductor device can be manufactured as WLCSP.
Further, since the second wiring part for heat dissipation is arranged in a region excluding the surface of the first insulating layer provided with the first wiring part for connecting the semiconductor chip and the external circuit, the surface of the first insulating layer is provided. The formation area of the second wiring part can be increased. Thereby, the second wiring portion can efficiently absorb the heat generated in the semiconductor chip when the semiconductor device is operated through the first insulating layer. That is, the heat generated in the semiconductor chip can be efficiently released from the semiconductor chip to the heat radiation electrode section.

請求項２に係る発明は、請求項１に記載の半導体装置において、前記発熱部分に隣接する前記半導体チップの表面に、前記第２の配線部に接続される放熱用パッドが設けられることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第２の配線部は、半導体チップにおいて発生する熱を放熱用パッドを介して吸収することもできるため、半導体チップにおいて発生する熱を半導体チップからさらに効率よく放出することができる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, a heat dissipation pad connected to the second wiring portion is provided on a surface of the semiconductor chip adjacent to the heat generating portion. A semiconductor device is proposed.
According to the semiconductor device of the present invention, since the second wiring portion can also absorb the heat generated in the semiconductor chip through the heat dissipation pad, the heat generated in the semiconductor chip is more efficiently generated from the semiconductor chip. Can be released.

請求項３に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記第２の配線部が複数形成されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体チップにおける発熱部分が離れて複数存在する場合でも、各発熱部分の近傍にそれぞれ別個の第２の配線部を配することができるため、各第２の配線部が各発熱部分において発生する熱をそれぞれ効率よく吸収できる。また、各第２の配線部は相互に電気的に絶縁さ競ることができるため、各第２の配線部が放熱用パッドに接続される構成であっても、各放熱用パッドの間で半導体チップの電気回路が短絡することを防止できる。 A third aspect of the present invention proposes a semiconductor device according to the first or second aspect, wherein a plurality of the second wiring portions are formed.
According to the semiconductor device of the present invention, even when there are a plurality of heat generating portions apart from each other in the semiconductor chip, a separate second wiring portion can be arranged in the vicinity of each heat generating portion. The wiring part can efficiently absorb the heat generated in each heat generating part. Moreover, since each 2nd wiring part can mutually insulate electrically, even if it is the structure where each 2nd wiring part is connected to the pad for heat dissipation, it is a semiconductor between each pad for heat dissipation. It is possible to prevent the electrical circuit of the chip from being short-circuited.

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置において、前記第２の配線部に、前記放熱用電極部が複数接続されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第２の配線部に接続された複数の放熱用電極部から外部回路に熱を放出することができるため、第２の配線部が半導体チップから吸収した熱を第２の配線部から外方にさらに効率よく放出することができる。すなわち、半導体装置の放熱効率をさらに向上させることができる。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, a plurality of the heat radiation electrode portions are connected to the second wiring portion. A semiconductor device is proposed.
According to the semiconductor device of the present invention, since heat can be released to the external circuit from the plurality of heat radiation electrode portions connected to the second wiring portion, the heat absorbed by the second wiring portion from the semiconductor chip. Can be discharged from the second wiring portion to the outside more efficiently. That is, the heat dissipation efficiency of the semiconductor device can be further improved.

請求項５に係る発明は、請求項１から請求項４のいずれか１項に記載の半導体装置において、前記第２の配線部が少なくとも前記第１の絶縁層又は前記第２の絶縁層に係合する係合部を備えていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第２の配線部と第１の絶縁層や第２の絶縁層とが、係合部により相互に係合しているため、第２の配線部と第１、第２の絶縁層とが相互に異なる熱膨張係数の材料から形成されていても、第１、第２の絶縁層が熱変形した場合に第２の配線部を第１、第２の絶縁層の変形に追従させることができる。したがって、第２の配線部を第１の絶縁層の表面に広く形成しても、第１、第２の絶縁層の熱変形によって第２の配線部が、第１、第２の絶縁層から剥離することを防止できる。 According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the second wiring portion is related to at least the first insulating layer or the second insulating layer. There has been proposed a semiconductor device including an engaging portion.
According to the semiconductor device of the present invention, the second wiring portion and the first insulating layer or the second insulating layer are engaged with each other by the engaging portion. Even if the first and second insulating layers are made of materials having different thermal expansion coefficients, the first and second wiring portions are connected when the first and second insulating layers are thermally deformed. The deformation of the insulating layer can be followed. Therefore, even if the second wiring portion is formed widely on the surface of the first insulating layer, the second wiring portion is separated from the first and second insulating layers by the thermal deformation of the first and second insulating layers. It can prevent peeling.

請求項６に係る発明は、請求項１から請求項５のいずれか１項に記載の半導体装置において、前記第１の絶縁層の表面の中央領域に前記第１の配線部を形成し、前記第１の絶縁層の表面の周縁領域に前記第２の配線部を形成することを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第１、２の絶縁層に熱変形が生じた場合には、この熱変形に伴う表面の中央領域の変形量が周縁領域の変形量よりも小さいため、この熱変形に基づいて第１の配線部に発生する応力は、第２の配線部に発生する応力よりも小さくなる。したがって、第１の配線部を細く形成しても、この応力に基づく第１の配線部が断線することを防止できる。
また、第２の配線部は、第１の配線部と比較して第１の絶縁層の表面においてシート状に広く形成することができるため、第１の配線部よりも大きな応力が第２の配線部に発生しても、この応力を吸収することができる。したがって、前述の応力に基づいて第２の配線部が断線することも防止できる。 According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, the first wiring portion is formed in a central region of the surface of the first insulating layer, and A semiconductor device is proposed in which the second wiring portion is formed in a peripheral region on the surface of the first insulating layer.
According to the semiconductor device of the present invention, when thermal deformation occurs in the first and second insulating layers, the deformation amount of the central region of the surface accompanying the thermal deformation is smaller than the deformation amount of the peripheral region. The stress generated in the first wiring portion based on this thermal deformation is smaller than the stress generated in the second wiring portion. Therefore, even if the first wiring portion is formed thin, it is possible to prevent the first wiring portion based on this stress from being disconnected.
Further, since the second wiring portion can be widely formed in a sheet shape on the surface of the first insulating layer as compared with the first wiring portion, the second wiring portion has a larger stress than the first wiring portion. Even if it occurs in the wiring portion, this stress can be absorbed. Therefore, it is possible to prevent the second wiring portion from being disconnected based on the stress described above.

請求項７に係る発明は、請求項１から請求項５のいずれか１項に記載の半導体装置において、前記第１の絶縁層の表面の中央領域に前記第２の配線部を形成することを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、この発明に係る半導体装置によれば、ＱＦＰ等の半導体装置に使用する従来の半導体チップを利用して、第２の配線部を第１の絶縁層の表面に容易に形成することができる。 According to a seventh aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, the second wiring portion is formed in a central region of the surface of the first insulating layer. A semiconductor device having a feature is proposed.
According to the semiconductor device according to the present invention, according to the semiconductor device according to the present invention, the second wiring portion is formed on the surface of the first insulating layer by using the conventional semiconductor chip used in the semiconductor device such as QFP. Can be easily formed.

すなわち、上述した従来の半導体チップは、パッド電極を半導体チップの表面の周縁に配して構成されている。また、一般に、パッド電極と接続電極部とを接続する第１の配線部の長さは短くなる程、パッド電極と接続電極部との間で電気信号を高速で伝達できることが知られている。
以上のことから、従来の半導体チップを使用する場合には、パッド電極に接続する接続電極部も、半導体チップの表面側の周縁部に配されることとなり、半導体チップの表面側の中央領域に配されることはない。したがって、この中央領域に第２の配線部を形成することにより、半導体チップのパッド電極の配置を変更することなく、第２の配線部を第１の絶縁層の表面に容易に形成することができる。 That is, the above-described conventional semiconductor chip is configured by arranging pad electrodes on the periphery of the surface of the semiconductor chip. In general, it is known that the shorter the length of the first wiring portion connecting the pad electrode and the connection electrode portion, the higher the electrical signal can be transmitted between the pad electrode and the connection electrode portion.
From the above, when the conventional semiconductor chip is used, the connection electrode portion connected to the pad electrode is also arranged at the peripheral portion on the surface side of the semiconductor chip, and in the central region on the surface side of the semiconductor chip. It is never arranged. Therefore, by forming the second wiring portion in the central region, the second wiring portion can be easily formed on the surface of the first insulating layer without changing the arrangement of the pad electrodes of the semiconductor chip. it can.

請求項８に係る発明は、請求項１から請求項７のいずれか１項に記載の半導体装置と、前記放熱用電極部を接触させるランド部を表面に形成した回路基板とを備えることを特徴とする半導体ユニットを提案している。   An invention according to an eighth aspect includes the semiconductor device according to any one of the first to seventh aspects, and a circuit board having a land portion formed on a surface for contacting the heat radiation electrode portion. A semiconductor unit is proposed.

請求項９に係る発明は、請求項４に記載の半導体装置と、前記放熱用電極部を接触させる複数のランド部を表面に形成した回路基板とを備え、前記放熱用パッドに接続された前記放熱用電極部に接触させる複数のランド部のうち、少なくとも互いに隣り合う２つのランド部が、相互に接続されていることを特徴とする半導体ユニットを提案している。   The invention according to a ninth aspect includes the semiconductor device according to the fourth aspect, and a circuit board having a plurality of land portions formed on the surface for contacting the heat radiation electrode portion, and connected to the heat radiation pad. A semiconductor unit has been proposed in which at least two land portions adjacent to each other among a plurality of land portions brought into contact with the heat radiation electrode portion are connected to each other.

これらの発明の半導体ユニットによれば、半導体装置を作動させた際に半導体チップにおいて発生する熱が、第２の配線部を介して放熱用電極部から回路基板のランド部に逃げることになる、すなわち、半導体チップにおいて発生した熱を半導体装置の外方に効率よく放出することができる。
特に、放熱用電極部に接触させる複数のランド部が相互に接続されている場合には、放熱用電極部から吸収した熱を一のランド部から他のランド部まで伝達させることができるため、半導体チップにおいて発生する熱を放熱用電極部から回路基板に効率よく放熱することができる。 According to the semiconductor units of these inventions, heat generated in the semiconductor chip when the semiconductor device is operated escapes from the heat radiation electrode part to the land part of the circuit board via the second wiring part. That is, the heat generated in the semiconductor chip can be efficiently released to the outside of the semiconductor device.
In particular, when a plurality of land portions that are in contact with the heat radiation electrode portion are connected to each other, the heat absorbed from the heat radiation electrode portion can be transmitted from one land portion to another land portion, Heat generated in the semiconductor chip can be efficiently radiated from the heat radiation electrode portion to the circuit board.

請求項１に係る発明によれば、第２の配線部の形成面積を広く形成できるため、ＷＬＣＳＰとして構成された半導体装置でも、半導体チップにおいて発生する熱を半導体チップから放熱用電極部に効率よく放出することができる。  According to the first aspect of the present invention, since the formation area of the second wiring portion can be increased, even in a semiconductor device configured as a WLCSP, heat generated in the semiconductor chip is efficiently transferred from the semiconductor chip to the heat dissipation electrode portion. Can be released.

また、請求項２に係る発明によれば、半導体チップの表面に放熱用パッドが設けられているため、半導体チップにおいて発生する熱を半導体チップからさらに効率よく放出することができる。  According to the second aspect of the invention, since the heat dissipation pad is provided on the surface of the semiconductor chip, the heat generated in the semiconductor chip can be more efficiently released from the semiconductor chip.

また、請求項３に係る発明によれば、第２の配線部を複数形成することにより、各第２の配線部が各発熱部分において発生する熱をそれぞれ効率よく吸収できる。また、各放熱用パッドの間で半導体チップの電気回路が短絡することを防止できるため、半導体装置の誤動作を防止でき、半導体装置の信頼性向上を図ることもできる。   According to the invention of claim 3, by forming a plurality of second wiring portions, each second wiring portion can efficiently absorb the heat generated in each heat generating portion. Further, since the electrical circuit of the semiconductor chip can be prevented from being short-circuited between the heat radiation pads, the malfunction of the semiconductor device can be prevented and the reliability of the semiconductor device can be improved.

また、請求項４に係る発明によれば、第２の配線部に接続された複数の放熱用電極部から外部回路に熱を放出することができるため、第２の配線部が半導体チップから吸収した熱を第２の配線部から外方にさらに効率よく放出することができる。  According to the invention of claim 4, since heat can be released from the plurality of heat radiation electrode portions connected to the second wiring portion to the external circuit, the second wiring portion absorbs from the semiconductor chip. This heat can be released from the second wiring portion to the outside more efficiently.

また、請求項５に係る発明によれば、第２の配線部と第１の絶縁層や第２の絶縁層とを相互に係合させる係合部を設けることにより、第２の配線部が、第１、第２の絶縁層から剥離することを防止できるため、半導体装置の信頼性を向上させることができる。  According to the invention of claim 5, the second wiring portion is provided by providing the engaging portion for engaging the second wiring portion with the first insulating layer or the second insulating layer. Since peeling from the first and second insulating layers can be prevented, the reliability of the semiconductor device can be improved.

また、請求項６に係る発明によれば、第１の配線部を中央領域に配し、第２の配線部を周縁領域に形成することにより、第１、第２の配線部が断線することを防止できるため、半導体装置の信頼性の向上を図ることができる。  According to the invention of claim 6, the first and second wiring portions are disconnected by arranging the first wiring portion in the central region and forming the second wiring portion in the peripheral region. Therefore, the reliability of the semiconductor device can be improved.

また、請求項７に係る発明によれば、従来の半導体チップを用いて第２の配線部を容易に形成することができるため、半導体装置の製造コストの削減を図ることができる。  According to the invention of claim 7, since the second wiring portion can be easily formed using a conventional semiconductor chip, the manufacturing cost of the semiconductor device can be reduced.

また、請求項８及び請求項９に係る発明によれば、半導体チップにおいて発生した熱を効率よく吸収できる第２の配線部から半導体装置の外方に効率よく放出できるため、半導体装置の放熱効率を向上させることができる。  Further, according to the inventions according to claims 8 and 9, since the heat generated in the semiconductor chip can be efficiently released from the second wiring part capable of efficiently absorbing the heat to the outside of the semiconductor device, the heat dissipation efficiency of the semiconductor device Can be improved.

図１から図６はこの発明に係る一実施形態を示している。図１，２に示すように、この実施形態に係る半導体装置１は、平面視略矩形に形成された板状の半導体チップ３と、半導体チップ３の主面（表面）３ａに配された絶縁層（第１の絶縁層）５と、半導体チップ３の主面３ａ側に配された複数の接続電極部７及び放熱用電極部９と、絶縁層５の表面５ａに形成され、半導体チップ３と接続電極部７又は放熱用電極部９とを相互に接続する配線部１１，１３，１５と、電極部７，９を半導体チップ３の主面３ａ側に露出させた状態で絶縁層５の表面５ａを覆うと共に電極部７，９及び配線部１１，１３，１５を封止する樹脂モールド部（第２の絶縁層）１７とを備えている。
この半導体装置１は、半導体チップ３の主面３ａから側方にはみ出さないように、絶縁層５、樹脂モールド部１７、電極部７，９及び配線部１１，１３，１５を形成した所謂ＷＬＣＳＰの構成となっている。 1 to 6 show an embodiment according to the present invention. As shown in FIGS. 1 and 2, the semiconductor device 1 according to this embodiment includes a plate-like semiconductor chip 3 formed in a substantially rectangular shape in plan view, and an insulation disposed on a main surface (front surface) 3 a of the semiconductor chip 3. The semiconductor chip 3 is formed on a layer (first insulating layer) 5, a plurality of connection electrode portions 7 and heat radiation electrode portions 9 arranged on the main surface 3 a side of the semiconductor chip 3, and the surface 5 a of the insulating layer 5. Of the insulating layer 5 with the wiring portions 11, 13, 15 connecting the connection electrode portion 7 or the heat radiation electrode portion 9 to each other and the electrode portions 7, 9 exposed on the main surface 3 a side of the semiconductor chip 3. A resin mold portion (second insulating layer) 17 that covers the surface 5 a and seals the electrode portions 7 and 9 and the wiring portions 11, 13, and 15 is provided.
This semiconductor device 1 is a so-called WLCSP in which an insulating layer 5, a resin mold part 17, electrode parts 7 and 9, and wiring parts 11, 13 and 15 are formed so as not to protrude laterally from the main surface 3 a of the semiconductor chip 3. It becomes the composition of.

半導体チップ３は、平面視略矩形の基板１９と、基板１９の表面側に形成された複数の信号用パッド電極２１、電源用パッド電極２３、グランド用パッド電極２５及び放熱用パッド２７とを備えている。基板１９は、シリコン（Ｓｉ）から形成されており、その表面にはトランジスタ等の各種素子からなる電気回路が形成されている。
信号用パッド電極２１、電源用パッド電極２３、グランド用パッド電極２５及び放熱用パッド２７は、アルミニウム（Ａｌ）から形成され、半導体チップ３の主面３ａ側の周縁に配されている。すなわち、この半導体チップ３は、ＱＦＰ等の半導体装置に使用する従来の半導体チップと同様に構成されている。
信号用パッド電極２１は、基板１９に形成された各種素子に対して所定の電気信号を入出力するものであり、電源用パッド電極２３は、半導体チップ３の電気回路に電力を供給するものである。 The semiconductor chip 3 includes a substrate 19 having a substantially rectangular shape in plan view, and a plurality of signal pad electrodes 21, a power supply pad electrode 23, a ground pad electrode 25, and a heat dissipation pad 27 formed on the surface side of the substrate 19. ing. The substrate 19 is made of silicon (Si), and an electric circuit composed of various elements such as a transistor is formed on the surface thereof.
The signal pad electrode 21, the power supply pad electrode 23, the ground pad electrode 25, and the heat dissipation pad 27 are made of aluminum (Al) and arranged on the peripheral edge of the semiconductor chip 3 on the main surface 3 a side. That is, the semiconductor chip 3 is configured in the same manner as a conventional semiconductor chip used in a semiconductor device such as QFP.
The signal pad electrode 21 inputs and outputs predetermined electrical signals to various elements formed on the substrate 19, and the power pad electrode 23 supplies power to the electrical circuit of the semiconductor chip 3. is there.

また、グランド用パッド電極２５は、半導体チップ３の電気回路を外部のグランドに接続するためのものである。すなわち、これら信号用パッド電極２１、電源用パッド電極２３及びグランド用パッド電極２５は、半導体チップ３の電気回路と、半導体装置１を搭載する回路基板（不図示）の電気回路（外部回路）とを相互に電気接続するためのパッド電極として機能するものである。
放熱用パッド２７は、基板１９に形成された各種素子において発生する熱を半導体チップ３から放出するためのものであり、基板１９の発熱部分２９に隣接して配されている。 The ground pad electrode 25 is for connecting the electric circuit of the semiconductor chip 3 to an external ground. That is, the signal pad electrode 21, the power supply pad electrode 23, and the ground pad electrode 25 are an electric circuit of the semiconductor chip 3 and an electric circuit (external circuit) of a circuit board (not shown) on which the semiconductor device 1 is mounted. It functions as a pad electrode for electrically connecting the two.
The heat radiating pad 27 is for releasing heat generated in various elements formed on the substrate 19 from the semiconductor chip 3, and is disposed adjacent to the heat generating portion 29 of the substrate 19.

すなわち、図３に示すように、基板１９の表面１９ａに形成されたトランジスタ３１のソース拡散領域３１ａ及びドレイン拡散領域３１ｂが、それぞれ電極３３，３５に接続されている。これら電極３３，３５は、後述するパッシベーション膜４１に形成される配線により接続され、前述した電源用パッド電極２３やグランド用パッド電極２５に電気回路や配線を通じて電気接続されるものである。そして、このトランジスタ３１のドレイン拡散領域３１ｂに隣接する基板１９の表面１９ａには、放熱用パッド２７に接続される放熱用拡散領域３７が形成されている。なお、この放熱用拡散領域３７の周囲には、フィールド酸化膜（ＳｉＯ２）若しくはシャロートレンチ（ＳｉＯ２）からなる絶縁部３９が形成されており、ドレイン拡散領域３１ｂと放熱用拡散領域３７とを電気的に絶縁するようになっている。この構成においては、トランジスタ３１のゲート電極３１ｃ下部のチャネル部から発生した熱が、ドレイン拡散領域３１ｂに隣接する放熱用拡散領域３７を介して、放熱用パッド２７に伝達されることになる。
なお、放熱用拡散領域３７は、絶縁部３９を介してトランジスタ３１のソース拡散領域３１ａに隣接する位置に形成されていてもよい。また、放熱用パッド２７の電位や放熱用拡散領域３７の不純物極性を調整して、放熱用パッド２７を半導体チップ３の電気回路に電力を供給したり、外部のグランドに接続する電極として使用するとしてもよい。 That is, as shown in FIG. 3, the source diffusion region 31a and the drain diffusion region 31b of the transistor 31 formed on the surface 19a of the substrate 19 are connected to the electrodes 33 and 35, respectively. These electrodes 33 and 35 are connected by wiring formed on a passivation film 41 described later, and are electrically connected to the power supply pad electrode 23 and the ground pad electrode 25 through an electric circuit and wiring. A heat dissipation diffusion region 37 connected to the heat dissipation pad 27 is formed on the surface 19a of the substrate 19 adjacent to the drain diffusion region 31b of the transistor 31. An insulating portion 39 made of a field oxide film (SiO 2 ) or a shallow trench (SiO 2 ) is formed around the heat dissipation diffusion region 37, and the drain diffusion region 31 b and the heat dissipation diffusion region 37 are separated from each other. It is designed to be electrically insulated. In this configuration, heat generated from the channel portion under the gate electrode 31c of the transistor 31 is transmitted to the heat dissipation pad 27 via the heat dissipation diffusion region 37 adjacent to the drain diffusion region 31b.
The heat dissipation diffusion region 37 may be formed at a position adjacent to the source diffusion region 31a of the transistor 31 with the insulating portion 39 interposed therebetween. Further, by adjusting the potential of the heat dissipating pad 27 and the impurity polarity of the heat dissipating diffusion region 37, the heat dissipating pad 27 is used as an electrode for supplying power to the electric circuit of the semiconductor chip 3 or connecting to the external ground. It is good.

この半導体チップ３は、放熱用パッド２７を避けて基板１９の表面１９ａを被覆するパッシベーション膜４１も備えている。このパッシベーション膜４１には、放熱用パッド２７がパッシベーション膜４１の表面４１ａ側に露出するように、放熱用パッド２７とパッシベーション膜４１とにより画定された凹部４３が形成されている。また、パッシベーション膜４１には、放熱用パッド２７を露出させる凹部４３と同様に、信号用パッド電極２１、電源用パッド電極２３及びグランド用パッド電極２５をパッシベーション膜４１の表面４１ａに露出させる凹部（不図示）も形成されている。
このパッシベーション膜４１は、二酸化シリコン（ＳｉＯ２）からなる薄膜状の第１、第２の絶縁膜４１ｂ，４１ｃと、窒化シリコン（ＳｉＮ）からなる薄膜状の第３の絶縁膜４１ｄとを順次重ねて形成したものであり、高い耐熱性及び電気絶縁性を有している。このパッシベーション膜４１の表面４１ａは、半導体チップ３の主面３ａを成している。 The semiconductor chip 3 also includes a passivation film 41 that covers the surface 19 a of the substrate 19 while avoiding the heat dissipation pads 27. The passivation film 41 has a recess 43 defined by the heat dissipation pad 27 and the passivation film 41 so that the heat dissipation pad 27 is exposed on the surface 41 a side of the passivation film 41. Further, in the passivation film 41, the signal pad electrode 21, the power supply pad electrode 23, and the ground pad electrode 25 are exposed to the surface 41 a of the passivation film 41 (similarly to the recess 43 exposing the heat dissipation pad 27. (Not shown) is also formed.
The passivation film 41 is formed by sequentially stacking thin film-like first and second insulating films 41b and 41c made of silicon dioxide (SiO 2 ) and a thin film-like third insulating film 41d made of silicon nitride (SiN). And has high heat resistance and electrical insulation. A surface 41 a of the passivation film 41 forms a main surface 3 a of the semiconductor chip 3.

絶縁層５は、電気的な絶縁材料であるポリイミド（ＰＩ）等の絶縁樹脂から形成されており、半導体チップ３の主面３ａ、及び、放熱用パッド２７とパッシベーション膜４１とにより画定された凹部４３の側壁面を覆うように形成されている。また、特に図示していないが、この絶縁層５は、信号用パッド電極２１、電源用パッド電極２３やグランド用パッド電極２５とパッシベーション膜４１とにより画定された凹部の側壁面も同様に覆うように形成されている。   The insulating layer 5 is made of an insulating resin such as polyimide (PI), which is an electrically insulating material, and is a main surface 3 a of the semiconductor chip 3 and a recess defined by the heat dissipation pad 27 and the passivation film 41. 43 is formed so as to cover the side wall surface. Although not particularly shown, the insulating layer 5 similarly covers the side wall surface of the recess defined by the signal pad electrode 21, the power supply pad electrode 23, the ground pad electrode 25 and the passivation film 41. Is formed.

図２に示すように、接続電極部７及び放熱用電極部９は、半導体装置１を搭載する回路基板の電気回路と半導体チップ３とを接続するためのものである。各電極部７，９は、パッド電極２１，２３，２５に電気接続される第１の配線部１１，１３及び放熱用パッド２７に接続される第２の配線部１５の表面１１ａ，１３ａ，１５ａから、樹脂モールド部１７の表面１７ａまで延びる略円柱状のポスト４５と、ポスト４５の上端に取り付けられ、樹脂モールド部１７の表面から突出する半田ボール４７とから構成されている。ポスト４５は、銅（Ｃｕ）から形成されており、その上端面４５ａが樹脂モールド部１７の表面１７ａと共に略同一平面を形成している。半田ボール４７は半田を略球体状に形成してなるものである。   As shown in FIG. 2, the connection electrode portion 7 and the heat radiation electrode portion 9 are for connecting an electric circuit of a circuit board on which the semiconductor device 1 is mounted and the semiconductor chip 3. The electrode portions 7 and 9 are respectively connected to the first wiring portions 11 and 13 electrically connected to the pad electrodes 21, 23 and 25 and the surfaces 11 a, 13 a and 15 a of the second wiring portion 15 connected to the heat dissipation pad 27. To a surface 17 a of the resin mold portion 17 and a substantially cylindrical post 45, and a solder ball 47 attached to the upper end of the post 45 and protruding from the surface of the resin mold portion 17. The post 45 is made of copper (Cu), and the upper end surface 45 a of the post 45 forms substantially the same plane together with the surface 17 a of the resin mold portion 17. The solder ball 47 is formed by forming solder in a substantially spherical shape.

第１の配線部１１，１３に接続される接続電極部７は、図１に示すように、半導体チップ３のパッド電極２１，３２，２５に隣接するように、絶縁層５の表面５ａの周縁領域に複数形成されている。第２の配線部１５に接続される放熱用電極部９は、前述の周縁領域を除く、絶縁層５の表面５ａの中央領域に複数形成されており、また、放熱用パッド２７の配置位置と前記中央領域との中途部分にも形成されている。
なお、これら電極部７，９は、互いに隣接する電極部７，９間において半導体チップ３の電気回路が短絡しない程度の距離をおいて、等間隔に並べて配されている。 As shown in FIG. 1, the connection electrode portion 7 connected to the first wiring portions 11, 13 is adjacent to the pad electrodes 21, 32, 25 of the semiconductor chip 3, and the peripheral edge of the surface 5 a of the insulating layer 5. A plurality of regions are formed. A plurality of heat dissipating electrode portions 9 connected to the second wiring portion 15 are formed in the central region of the surface 5a of the insulating layer 5 excluding the peripheral region described above. It is also formed in the middle part with the central region.
The electrode portions 7 and 9 are arranged at equal intervals between the electrode portions 7 and 9 adjacent to each other at such a distance that the electric circuit of the semiconductor chip 3 is not short-circuited.

放熱用パッド２７に接続される第２の配線部１５は、図２に示すように、放熱用パッド２７と絶縁層５とにより画定された凹部４９を埋めると共に、絶縁層５と樹脂モールド部１７との間で凹部４９の開口部から放熱用電極部９のポスト４５の下端まで延びて形成されている。この第２の配線部１５は、図３に示すように、アンダーバリアメタル５１（以下、ＵＢＭ５１と呼ぶ）及び配線層５２を絶縁層５の表面５ａから順次重ねて構成されている。配線層５２は、銅（Ｃｕ）から形成されている。また、ＵＢＭ５１は、放熱用パッド２７と配線層５２との密着性を向上させるために、チタン（Ｔｉ）若しくはクロム（Ｃｒ）から形成されており、配線層５２の厚さよりも充分に薄く形成されている。
なお、特に図示していないが、信号用パッド電極２１、電源用パッド電極２３やグランド用パッド電極２５に電気接続される第１の配線部１１，１３は、上述した第２の配線部１５と同様の構成を有しており、絶縁層５の表面５ａの周縁領域に配された信号用、電源用及びグランド用の接続電極部７の下端までそれぞれ延びて形成されている。 As shown in FIG. 2, the second wiring portion 15 connected to the heat dissipation pad 27 fills the concave portion 49 defined by the heat dissipation pad 27 and the insulating layer 5, and the insulating layer 5 and the resin mold portion 17. Between the opening of the concave portion 49 and the lower end of the post 45 of the heat radiation electrode portion 9. As shown in FIG. 3, the second wiring portion 15 is configured by sequentially stacking an under barrier metal 51 (hereinafter referred to as UBM 51) and a wiring layer 52 from the surface 5 a of the insulating layer 5. The wiring layer 52 is made of copper (Cu). The UBM 51 is made of titanium (Ti) or chromium (Cr) in order to improve the adhesion between the heat radiation pad 27 and the wiring layer 52, and is formed sufficiently thinner than the thickness of the wiring layer 52. ing.
Although not particularly illustrated, the first wiring parts 11 and 13 electrically connected to the signal pad electrode 21, the power supply pad electrode 23, and the ground pad electrode 25 are the same as the second wiring part 15 described above. It has the same configuration, and is formed to extend to the lower ends of the signal, power supply, and ground connection electrode portions 7 arranged in the peripheral region of the surface 5a of the insulating layer 5.

また、第２の配線部１５は、図１に示すように、絶縁層５の表面５ａの中央領域に形成された平面視略矩形のシート部１５ｂと、このシート部１５ｂと半導体チップ３の周縁に配された放熱用パッド２７とを電気的に接続する接続配線部１５ｃとから構成されている。シート部１５ｂには、図１，２に示すように、第２の配線部１５の厚さ方向に貫通する孔５４が複数設けられており、各孔５４は放熱用電極部９の配置位置の間に形成されている。また、接続配線部１５ｃは、絶縁層５を介して半導体チップ３内の発熱部分２９に隣接する位置に配されている。   Further, as shown in FIG. 1, the second wiring portion 15 includes a substantially rectangular sheet portion 15 b formed in the central region of the surface 5 a of the insulating layer 5, and the periphery of the sheet portion 15 b and the semiconductor chip 3. And a connection wiring portion 15c for electrically connecting the heat dissipating pad 27. As shown in FIGS. 1 and 2, the sheet portion 15 b is provided with a plurality of holes 54 penetrating in the thickness direction of the second wiring portion 15, and each hole 54 is a position where the heat dissipating electrode portion 9 is disposed. It is formed between. Further, the connection wiring portion 15 c is arranged at a position adjacent to the heat generating portion 29 in the semiconductor chip 3 with the insulating layer 5 interposed therebetween.

なお、第１の配線部１１，１３は、信号用パッド電極２１、電源用パッド電極２３及びグランド用パッド電極２５と接続電極部７とを電気的に接続している。ここで、信号用パッド電極２１、電源用パッド電極２３及びグランド用パッド電極２５と接続電極部７とは相互に隣接して配されているため、第１の配線部１１，１３は、第２の配線部１５の接続配線部１５ｃよりも短く形成されることになる。これにより、信号用パッド電極２１、電源用パッド電極２３及びグランド用パッド電極２５と接続電極部７との間で電気信号を高速で伝達することができる。
また、電源用パッド電極２３及びグランド用パッド電極２５に接続される第１の配線部１１は、より多くの電流を流すことができるように、信号用パッド電極２１に接続される第１の配線部１３よりも太く形成されている。 The first wiring portions 11 and 13 electrically connect the signal pad electrode 21, the power supply pad electrode 23, the ground pad electrode 25, and the connection electrode portion 7. Here, since the signal pad electrode 21, the power supply pad electrode 23, the ground pad electrode 25 and the connection electrode portion 7 are arranged adjacent to each other, the first wiring portions 11 and 13 are connected to the second wiring portions 11 and 13. The wiring portion 15 is formed shorter than the connection wiring portion 15c. As a result, an electrical signal can be transmitted at high speed between the signal pad electrode 21, the power supply pad electrode 23, the ground pad electrode 25, and the connection electrode portion 7.
Further, the first wiring portion 11 connected to the power pad electrode 23 and the ground pad electrode 25 allows the first wiring connected to the signal pad electrode 21 so that more current can flow. It is formed thicker than the portion 13.

樹脂モールド部１７は、電気的な絶縁材料から形成されており、絶縁層５の表面５ａを覆うと共に、電極部７，９のポスト４５及び配線部１１，１３，１５を封止するように形成されている。この樹脂モールド部１７は、電極部７，９や配線部１１，１３，１５よりも硬度の低い樹脂材料から形成され、半導体チップ３と同じ平面視略矩形状に形成されている。
また、この樹脂モールド部１７には、第２の配線部１５の孔５４を埋める突起５１が形成されており、これら孔５４及び突起５１により第２の配線部１５と樹脂モールド部１７とが相互に係合する係合部５３が構成されている。 The resin mold portion 17 is made of an electrically insulating material, covers the surface 5a of the insulating layer 5, and is formed so as to seal the posts 45 and the wiring portions 11, 13, 15 of the electrode portions 7, 9. Has been. The resin mold portion 17 is formed of a resin material having a hardness lower than that of the electrode portions 7 and 9 and the wiring portions 11, 13 and 15, and is formed in a substantially rectangular shape in the same plan view as the semiconductor chip 3.
In addition, the resin mold portion 17 is formed with a protrusion 51 that fills the hole 54 of the second wiring portion 15, and the second wiring portion 15 and the resin mold portion 17 are mutually connected by the hole 54 and the protrusion 51. An engaging portion 53 that engages with is formed.

以上のように構成された半導体装置１の製造方法について説明する。
図４に示すように、はじめに、パッド電極２１，２３，２５及び放熱用パッド２７上に開口部５ｂがくるように半導体チップ３の主面３ａに絶縁層５を形成する。次いで、配線部１１，１３，１５を形成する部分を除く絶縁層５の表面５ａに第１のレジスト層５５を形成する。この第１のレジスト層５５の形成領域は、第２の配線部１５の孔５４を形成する領域を含んでいる。
そして、第１のレジスト層５５が形成されていない部分、すなわち、絶縁層５が露出している部分を銅で埋めて配線部１１，１３，１５を形成する。この際に、配線部１１，１３，１５の表面１１ａ，１３ａ，１５ａは、第１のレジスト層５５の表面５５ａよりも若干薄く形成される。これら配線部１１，１３，１５の形成後には、第１のレジスト層５５を除去する。 A method for manufacturing the semiconductor device 1 configured as described above will be described.
As shown in FIG. 4, first, the insulating layer 5 is formed on the main surface 3 a of the semiconductor chip 3 so that the opening 5 b comes on the pad electrodes 21, 23, 25 and the heat dissipation pad 27. Next, a first resist layer 55 is formed on the surface 5a of the insulating layer 5 excluding the portions where the wiring portions 11, 13, and 15 are to be formed. The formation region of the first resist layer 55 includes a region where the hole 54 of the second wiring portion 15 is formed.
Then, the portions where the first resist layer 55 is not formed, that is, the portions where the insulating layer 5 is exposed are filled with copper to form the wiring portions 11, 13 and 15. At this time, the surfaces 11 a, 13 a, 15 a of the wiring portions 11, 13, 15 are formed slightly thinner than the surface 55 a of the first resist layer 55. After the formation of the wiring portions 11, 13, and 15, the first resist layer 55 is removed.

その後、ポスト４５を形成する部分を除く配線部１１，１３，１５の表面１１ａ，１３ａ，１５ａに第２のレジスト層５７を形成する。この状態においては、配線部１１，１３，１５の表面１１ａ，１３ａ，１５ａの一部のみが露出することになる。そして、第２のレジスト層５７が形成されていない部分、すなわち、配線部２７が露出している部分を銅で埋めてポスト４５を形成する。このポスト４５の形成終了後には、第２のレジスト層５７を除去する。
最後に、絶縁層５の表面５ａを覆うと共にポスト４５の上端面４５ａが露出するように配線部１１，１３，１５及びポスト４５を樹脂モールド部１７により封止し、ポスト４５の上端面４５ａに半田ボール４７を取り付けることにより半導体装置１の製造が終了する。 Thereafter, a second resist layer 57 is formed on the surfaces 11 a, 13 a, and 15 a of the wiring portions 11, 13, and 15 excluding the portion where the post 45 is formed. In this state, only a part of the surfaces 11a, 13a, 15a of the wiring parts 11, 13, 15 is exposed. Then, a post 45 is formed by filling a portion where the second resist layer 57 is not formed, that is, a portion where the wiring portion 27 is exposed, with copper. After the formation of the post 45, the second resist layer 57 is removed.
Finally, the wiring portions 11, 13, 15 and the post 45 are sealed by the resin mold portion 17 so as to cover the surface 5 a of the insulating layer 5 and expose the upper end surface 45 a of the post 45, and to the upper end surface 45 a of the post 45. By attaching the solder ball 47, the manufacture of the semiconductor device 1 is completed.

以上のように構成された半導体装置１は、図５に示すように、半導体装置１を搭載する回路基板５９と共に半導体ユニット６１を構成することができる。すなわち、回路基板５９の表面５９ａには、各電極部７，９の半田ボール４７に接触させる複数のランド部６３が各々独立して設けられている。
この半導体ユニット６１において、半導体装置１を作動させた際には、半導体チップ３内の発熱部分２９から発生する熱が、隣接する放熱用パッド２７に伝達され、この放熱用パッド２７から第２の配線部１５、放熱用電極部９を介して回路基板５９のランド部６３に逃げる、すなわち、半導体チップ３において発生した熱が半導体装置１の外方に放出されることになる。 As shown in FIG. 5, the semiconductor device 1 configured as described above can constitute a semiconductor unit 61 together with a circuit board 59 on which the semiconductor device 1 is mounted. That is, a plurality of land portions 63 that are brought into contact with the solder balls 47 of the respective electrode portions 7 and 9 are independently provided on the surface 59 a of the circuit board 59.
In the semiconductor unit 61, when the semiconductor device 1 is operated, the heat generated from the heat generating portion 29 in the semiconductor chip 3 is transmitted to the adjacent heat dissipating pad 27, and the second heat dissipating pad 27 transmits the second heat. The heat escapes to the land portion 63 of the circuit board 59 through the wiring portion 15 and the heat radiation electrode portion 9, that is, the heat generated in the semiconductor chip 3 is released to the outside of the semiconductor device 1.

上記の半導体装置１によれば、パッド電極２１，２３，２５に接続される第１の配線部１１，１３を配した周縁領域を除く絶縁層５の表面５ａの中央領域に、放熱用の第２の配線部１５を配しているため、第２の配線部１５のシート部１５ｂの形成面積を広く形成することができる。また、第２の配線部１５の接続配線部１５ｃや放熱用パッド２７は、半導体チップ３内の発熱部分２９に隣接する位置に形成されている。
これにより、第２の配線部１５は半導体チップ３において発生する熱を、絶縁層５や放熱用パッド２７を介して効率よく吸収できる。したがって、ＷＬＣＳＰとして構成された半導体装置１でも、半導体チップ３において発生する熱を半導体チップ３から放熱用電極部９に効率よく放出することができる。 According to the semiconductor device 1 described above, the heat dissipation first is provided in the central region of the surface 5a of the insulating layer 5 excluding the peripheral region where the first wiring portions 11, 13 connected to the pad electrodes 21, 23, 25 are arranged. Since the two wiring portions 15 are arranged, the formation area of the sheet portion 15b of the second wiring portion 15 can be increased. Further, the connection wiring portion 15 c and the heat dissipation pad 27 of the second wiring portion 15 are formed at positions adjacent to the heat generating portion 29 in the semiconductor chip 3.
Thereby, the second wiring part 15 can efficiently absorb the heat generated in the semiconductor chip 3 through the insulating layer 5 and the heat dissipation pad 27. Therefore, even in the semiconductor device 1 configured as WLCSP, the heat generated in the semiconductor chip 3 can be efficiently released from the semiconductor chip 3 to the heat radiation electrode portion 9.

また、第２の配線部１５と樹脂モールド部１７とが、係合部５３により相互に係合しているため、第２の配線部１５と樹脂モールド部１７とが相互に異なる熱膨張係数の材料から形成されていても、樹脂モールド部１７が熱変形した際に第２の配線部１５を樹脂モールド部１７の変形に追従させることができる。したがって、第２の配線部１５を絶縁層５の表面５ａに広く形成しても、樹脂モールド部１７の熱変形によって第２の配線部１５が、樹脂モールド部１７から剥離することを防止でき、半導体装置１の信頼性を向上させることができる。   Further, since the second wiring part 15 and the resin mold part 17 are engaged with each other by the engaging part 53, the second wiring part 15 and the resin mold part 17 have different thermal expansion coefficients. Even if it is formed from a material, the second wiring portion 15 can follow the deformation of the resin mold portion 17 when the resin mold portion 17 is thermally deformed. Therefore, even if the second wiring part 15 is widely formed on the surface 5a of the insulating layer 5, it is possible to prevent the second wiring part 15 from being peeled off from the resin mold part 17 due to thermal deformation of the resin mold part 17, The reliability of the semiconductor device 1 can be improved.

さらに、パッド電極２１，２３，２５や放熱用パッド２７を半導体チップ３の主面３ａの周縁に形成した従来の半導体チップを利用し、絶縁層５の表面５ａの周縁領域に第１の配線部１１，１３を形成している。このため、半導体チップ３のパッド電極２１，２３，２５や放熱用パッド２７の配置を変更することなく、第２の配線部１５を絶縁層５の表面５ａに容易に形成することができ、半導体装置１の製造コストの削減を図ることができる。
また、半導体装置１及び半導体ユニット６１によれば、この第２の配線部１５に接続された複数の放熱用電極部９から回路基板５９の電気回路に熱を放出することができるため、第２の配線部１５が半導体チップ３から吸収した熱を、第２の配線部１５から半導体装置１の外方に効率よく放出することができる。すなわち、半導体装置１の放熱効率を向上させることができる。 Further, a conventional semiconductor chip in which pad electrodes 21, 23, 25 and a heat dissipation pad 27 are formed on the periphery of the main surface 3 a of the semiconductor chip 3 is used, and the first wiring portion is formed in the peripheral region of the surface 5 a of the insulating layer 5. 11 and 13 are formed. Therefore, the second wiring portion 15 can be easily formed on the surface 5a of the insulating layer 5 without changing the arrangement of the pad electrodes 21, 23, 25 and the heat dissipation pad 27 of the semiconductor chip 3. The manufacturing cost of the device 1 can be reduced.
Further, according to the semiconductor device 1 and the semiconductor unit 61, heat can be released from the plurality of heat radiation electrode portions 9 connected to the second wiring portion 15 to the electric circuit of the circuit board 59. The heat absorbed by the wiring part 15 from the semiconductor chip 3 can be efficiently released from the second wiring part 15 to the outside of the semiconductor device 1. That is, the heat dissipation efficiency of the semiconductor device 1 can be improved.

なお、上記の実施の形態においては、放熱用パッド２７が配線を介して基板１９に電気接続されるとしたが、これに限ることはなく、放熱用パッド２７を基板１９に接続させないとしてもよい。すなわち、例えば、図６に示すように、放熱用パッド２７をトランジスタ３１のゲート電極３１ｃの上方に配しても構わない。この構成の場合には、放熱用パッド２７が最も発熱量の大きいゲート電極３１ｃの近傍に配されるため、半導体装置１の放熱効率を向上させることができる。
また、例えば、放熱用パッド２７を基板１９の放熱用拡散領域３７の上方に配し、放熱用拡散領域３７に電気接続させない構成としてもよい。さらに、例えば、ゲート電極３１ｃ及び放熱用拡散領域３７の上方にそれぞれ放熱用パッド２７を配するとしてもよい。 In the above embodiment, the heat dissipation pad 27 is electrically connected to the substrate 19 via the wiring. However, the present invention is not limited to this, and the heat dissipation pad 27 may not be connected to the substrate 19. . That is, for example, as shown in FIG. 6, the heat dissipation pad 27 may be disposed above the gate electrode 31 c of the transistor 31. In the case of this configuration, the heat dissipation efficiency of the semiconductor device 1 can be improved because the heat dissipation pad 27 is disposed in the vicinity of the gate electrode 31c that generates the largest amount of heat.
Further, for example, the heat dissipating pad 27 may be disposed above the heat dissipating diffusion region 37 of the substrate 19 and not electrically connected to the heat dissipating diffusion region 37. Further, for example, the heat dissipation pad 27 may be disposed above the gate electrode 31c and the heat dissipation diffusion region 37, respectively.

また、絶縁層５の表面５ａに１つの第２の配線部１５のみが形成されるとしたが、半導体チップ３における発熱部分が複数存在する場合には、例えば、図７，８に示すように、第２の配線部１４，１６が複数形成されるとしても構わない。この構成の場合には、各発熱部分２６，２８の近傍にそれぞれ別個の第２の配線部１４，１６を接続させることができるため、各第２の配線部１４，１６が各発熱部分２６，２８において発生する熱をそれぞれ効率よく吸収できる。
さらに、この構成の場合には、各発熱部分２６，２８に隣接する位置に放熱用パッド２７を設け、これら放熱用パッド２７にそれぞれ別個の第２の配線部１４，１６を接続させることができる。そして、各第２の配線部１４，１６は相互に電気的に絶縁されているため、各放熱用パッド２７の間で半導体チップ３の電気回路が短絡することを防止できる。したがって、半導体装置の誤動作を防止でき、半導体装置の信頼性向上を図ることができる。 Further, although only one second wiring portion 15 is formed on the surface 5a of the insulating layer 5, when there are a plurality of heat generating portions in the semiconductor chip 3, for example, as shown in FIGS. A plurality of second wiring portions 14 and 16 may be formed. In the case of this configuration, since the separate second wiring portions 14 and 16 can be connected in the vicinity of the heat generating portions 26 and 28, the second wiring portions 14 and 16 are connected to the heat generating portions 26 and 16, respectively. The heat generated in each can be efficiently absorbed.
Further, in the case of this configuration, the heat dissipating pads 27 are provided at positions adjacent to the heat generating portions 26 and 28, and the separate second wiring portions 14 and 16 can be connected to the heat dissipating pads 27, respectively. . And since each 2nd wiring parts 14 and 16 are electrically insulated mutually, it can prevent that the electric circuit of the semiconductor chip 3 short-circuits between each heat dissipation pad 27. FIG. Therefore, malfunction of the semiconductor device can be prevented and the reliability of the semiconductor device can be improved.

また、第２の配線部１５は、シート部１５ｂと接続配線部１５ｃとから構成されるとしたが、図９，１０に示すように、半導体チップ３内の発熱部分３０が半導体チップ３の中央領域のみに存在する場合には、例えば、第２の配線部１８が絶縁層５の中央領域に配されるシート部のみから構成されるとしてもよい。この場合には、この発熱部分３０から発生する熱が、絶縁層５を介して第２の配線部１８に吸収されることになる。   The second wiring portion 15 is composed of the sheet portion 15b and the connection wiring portion 15c. However, as shown in FIGS. 9 and 10, the heat generating portion 30 in the semiconductor chip 3 is the center of the semiconductor chip 3. In the case where it exists only in the region, for example, the second wiring portion 18 may be configured only from the sheet portion disposed in the central region of the insulating layer 5. In this case, the heat generated from the heat generating portion 30 is absorbed by the second wiring portion 18 through the insulating layer 5.

また、第２の配線部１５は、絶縁層５の表面５ａの中央領域に形成されるとしたが、これに限ることはなく、少なくとも絶縁層５の表面５ａのうち、第１の配線部１１，１３の配置領域を除く領域に配されていればよい。すなわち、例えば、図１１に示すように、パッド電極２１，２３，２５及び放熱用パッド２７が半導体チップ３の中央領域に配される場合には、これらパッド電極２１，２３，２５及び放熱用パッド２７の内側に位置する絶縁層５の中央領域に第１の配線部１２を形成し、パッド電極２１，２３，２５及び放熱用パッド２７の外側に位置する絶縁層５の周縁領域にシート状の第２の配線部２０を形成してもよい。   The second wiring portion 15 is formed in the central region of the surface 5a of the insulating layer 5. However, the present invention is not limited to this, and at least the first wiring portion 11 of the surface 5a of the insulating layer 5 is used. , 13 may be arranged in an area excluding the arrangement area. That is, for example, as shown in FIG. 11, when the pad electrodes 21, 23, 25 and the heat dissipation pad 27 are arranged in the central region of the semiconductor chip 3, these pad electrodes 21, 23, 25 and the heat dissipation pad The first wiring portion 12 is formed in the central region of the insulating layer 5 located inside the sheet 27, and the sheet electrode is formed in the peripheral region of the insulating layer 5 located outside the pad electrodes 21, 23, 25 and the heat radiation pad 27. The second wiring part 20 may be formed.

この構成の半導体装置２によれば、絶縁層５や樹脂モールド部１７に熱変形が発生した場合には、絶縁層５や樹脂モールド部１７の中央領域における変形量が周縁領域における変形量よりも小さい。このため、この熱変形に基づいて第１の配線部１２に発生する応力は、第２の配線部２０に発生する応力よりも小さくなる。したがって、第１の配線部１２を細く形成しても、この応力に基づいて第１の配線部１２が断線することを防止できる。
また、第２の配線部２０は、前述のように、第１の配線部１２と比較して絶縁層５の表面５ａにおいて広く形成することができるため、第１の配線部１２よりも大きな応力が第２の配線部２０に発生してもこの応力を吸収することができる。したがって、前述の応力に基づいて第２の配線部２０が断線することも防止できる。以上のことから、半導体装置２の信頼性の向上を図ることができる。 According to the semiconductor device 2 having this configuration, when thermal deformation occurs in the insulating layer 5 or the resin mold portion 17, the deformation amount in the central region of the insulating layer 5 or the resin mold portion 17 is larger than the deformation amount in the peripheral region. small. For this reason, the stress generated in the first wiring part 12 based on this thermal deformation is smaller than the stress generated in the second wiring part 20. Therefore, even if the first wiring portion 12 is formed thin, it is possible to prevent the first wiring portion 12 from being disconnected based on this stress.
Further, as described above, since the second wiring portion 20 can be formed wider on the surface 5a of the insulating layer 5 than the first wiring portion 12, a stress greater than that of the first wiring portion 12 is obtained. Even if this occurs in the second wiring part 20, this stress can be absorbed. Therefore, it is possible to prevent the second wiring portion 20 from being disconnected based on the stress described above. From the above, the reliability of the semiconductor device 2 can be improved.

また、係合部５３は、第２の配線部１５に形成された孔５４と樹脂モールド部１７に形成された突起５１とにより構成されるとしたが、これに限ることはなく、少なくとも第２の配線部１５と樹脂モールド部１７とが相互に係合する構成であればよい。すなわち、例えば、図１２に示すように、第２の配線部１５及び絶縁層５を貫通する孔５６と、この孔５６に係合する樹脂モールド部１７の突起５８とにより係合部６０を構成するとしても構わない。また、例えば、第２の配線部１５に樹脂モールド部１７に向けて突出する突起を形成し、樹脂モールド部１７にこの突起に嵌合する凹部を形成して係合部を構成するとしても構わない。   Further, although the engaging portion 53 is configured by the hole 54 formed in the second wiring portion 15 and the protrusion 51 formed in the resin mold portion 17, it is not limited to this, and at least the second portion The wiring part 15 and the resin mold part 17 may be configured to engage with each other. That is, for example, as shown in FIG. 12, the engaging portion 60 is configured by a hole 56 that penetrates the second wiring portion 15 and the insulating layer 5 and a projection 58 of the resin mold portion 17 that engages with the hole 56. It does not matter. In addition, for example, a protrusion that protrudes toward the resin mold portion 17 may be formed on the second wiring portion 15, and a recess that fits into the protrusion may be formed on the resin mold portion 17 to constitute the engagement portion. Absent.

さらに、第２の配線部１５と樹脂モールド部１７とが相互に係合する係合部５３，６０を設けるとしたが、これに限ることはなく、第２の配線部１５と絶縁層５とが相互に係合する係合部を設けるとしても構わない。すなわち、例えば、図１３に示すように、第１の絶縁部５の厚さ方向に貫通する孔６２と、第２の配線部１５に形成され、この孔６２を埋める突起６４とにより係合部６６を構成するとしてもよい。
この構成の場合には、第２の配線部１５と絶縁層５とが相互に異なる熱膨張係数の材料から形成されていても、絶縁層５が熱変形した場合に第２の配線部１５を絶縁層５の変形に追従させることができる。したがって、第２の配線部１５が絶縁層５から剥離することを防止し、半導体装置の信頼性を向上させることができる。 Furthermore, although the engaging parts 53 and 60 in which the second wiring part 15 and the resin mold part 17 are engaged with each other are provided, the present invention is not limited to this, and the second wiring part 15 and the insulating layer 5 It is also possible to provide engaging portions that engage with each other. That is, for example, as shown in FIG. 13, the engaging portion is formed by a hole 62 penetrating in the thickness direction of the first insulating portion 5 and a protrusion 64 formed in the second wiring portion 15 and filling the hole 62. 66 may be configured.
In the case of this configuration, even if the second wiring portion 15 and the insulating layer 5 are formed of materials having different thermal expansion coefficients, the second wiring portion 15 is not formed when the insulating layer 5 is thermally deformed. The deformation of the insulating layer 5 can be followed. Therefore, it is possible to prevent the second wiring portion 15 from being peeled off from the insulating layer 5 and improve the reliability of the semiconductor device.

また、半導体ユニット６１を構成する回路基板５９は、各々独立したランド部６３を複数備えるとしたが、これに限ることはなく、例えば、図１４に示すように、互いに隣り合うランド部６４，６５を回路基板５９の表面において相互に接続して一体的に形成してもよい。
この構成の場合には、放熱用電極部９から吸収した熱を一のランド部６４から他のランド部６５まで伝達させることができるため、半導体チップ３において発生する熱を放熱用電極部９から回路基板５９にさらに効率よく放熱することができる。 Further, the circuit board 59 constituting the semiconductor unit 61 is provided with a plurality of independent land portions 63, but the present invention is not limited to this. For example, as shown in FIG. May be integrally connected to each other on the surface of the circuit board 59.
In the case of this configuration, the heat absorbed from the heat radiation electrode portion 9 can be transmitted from one land portion 64 to another land portion 65, so that the heat generated in the semiconductor chip 3 is transmitted from the heat radiation electrode portion 9. Heat can be radiated to the circuit board 59 more efficiently.

また、電極部７，９は、配線部１１，１３，１５の表面１１ａ，１３ａ，１５ａから樹脂モールド部１７の表面１７ａまで延びる略円柱状のポスト４５を備えるとしたが、これに限ることはなく、例えば、ポスト４５を形成せずに半田ボール４７を直接配線部１１，１３，１５に接続する構成としても構わない。この構成の場合には、配線部１１，１３，１５を封止する樹脂モールド部１７の厚さを減少させることができるため、半導体装置の薄型化を図ることができる。   Moreover, although the electrode parts 7 and 9 were provided with the substantially cylindrical post 45 extended from the surface 11a, 13a, 15a of the wiring parts 11, 13, and 15 to the surface 17a of the resin mold part 17, it is not restricted to this. For example, the solder ball 47 may be directly connected to the wiring portions 11, 13, and 15 without forming the post 45. In the case of this configuration, since the thickness of the resin mold portion 17 that seals the wiring portions 11, 13, and 15 can be reduced, the thickness of the semiconductor device can be reduced.

また、電極部７，９は、球体状の半田ボール４７を備えるとしたが、これに限ることはなく、電極部７，９の少なくとも一部が樹脂モールド部１７の表面１７ａから突出していればよい。すなわち、例えば、図１５（ａ），（ｂ）に示すように、樹脂モールド部１７から突出する突起部６７をポスト４６と一体的に形成しても構わない。これら突起部６７は、例えば、めっき成長や銅ペーストを塗布するスクリーン印刷により形成してもよい。また、例えば、図１５（ｃ）に示すように、ポスト４５及び樹脂モールド部１７を形成した後に、レジストパターニングし、めっき成長で断面視略矩形状の突起部６８を形成するとしても構わない。
また、電極部７，９は、ポスト４５，４６と半田ボール４７や突起部６７，６８とから構成されるとしたが、例えば、ポスト４５，４６のみから構成されるとしても構わない。上記構成の場合には、半導体装置を回路基板５９に搭載する際に、別途半田によりポスト４５，４６と回路基板５９の電気回路とを電気的に接続すればよい。 Moreover, although the electrode parts 7 and 9 were provided with the spherical solder ball 47, it is not restricted to this, If at least one part of the electrode parts 7 and 9 protrudes from the surface 17a of the resin mold part 17, it will be. Good. That is, for example, as shown in FIGS. 15A and 15B, a protruding portion 67 protruding from the resin mold portion 17 may be formed integrally with the post 46. These protrusions 67 may be formed by, for example, plating growth or screen printing applying a copper paste. Further, for example, as shown in FIG. 15C, after the post 45 and the resin mold portion 17 are formed, resist patterning may be performed to form a protrusion 68 having a substantially rectangular shape in cross section by plating growth.
Moreover, although the electrode parts 7 and 9 were comprised from the posts 45 and 46 and the solder ball 47 and the projection parts 67 and 68, you may comprise only the posts 45 and 46, for example. In the case of the above configuration, when the semiconductor device is mounted on the circuit board 59, the posts 45 and 46 and the electric circuit of the circuit board 59 may be electrically connected separately by solder.

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。   As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.

この発明の一実施形態に係る半導体装置の概略を示す平面図である。1 is a plan view schematically showing a semiconductor device according to an embodiment of the present invention. 図１の半導体装置の概略構成を示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view illustrating a schematic configuration of the semiconductor device of FIG. 1. 図１の半導体装置において、半導体チップと第２の配線部との接続を示す要部拡大断面図である。FIG. 3 is an enlarged cross-sectional view of a main part showing a connection between a semiconductor chip and a second wiring part in the semiconductor device of FIG. 1. 図１の半導体装置の製造方法を示す模式図である。It is a schematic diagram which shows the manufacturing method of the semiconductor device of FIG. 図１の半導体装置を回路基板に搭載した半導体ユニットを示す拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing a semiconductor unit in which the semiconductor device of FIG. 1 is mounted on a circuit board. この発明の他の実施形態に係る半導体装置において、放熱用パッドの配置を示す要部拡大断面図である。In the semiconductor device concerning other embodiments of this invention, it is a principal part expanded sectional view which shows arrangement | positioning of the pad for thermal radiation. この発明の他の実施形態に係る半導体装置の概略を示す平面図である。It is a top view which shows the outline of the semiconductor device which concerns on other embodiment of this invention. 図７の半導体装置の概略構成を示す断面図である。FIG. 8 is a cross-sectional view illustrating a schematic configuration of the semiconductor device of FIG. 7. この発明の他の実施形態に係る半導体装置の概略を示す平面図である。It is a top view which shows the outline of the semiconductor device which concerns on other embodiment of this invention. 図７の半導体装置の概略構成を示す断面図である。FIG. 8 is a cross-sectional view illustrating a schematic configuration of the semiconductor device of FIG. 7. この発明の他の実施形態に係る半導体装置の概略を示す平面図である。It is a top view which shows the outline of the semiconductor device which concerns on other embodiment of this invention. この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。It is an expanded sectional view showing the outline of the semiconductor device concerning other embodiments of this invention. この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。It is an expanded sectional view showing the outline of the semiconductor device concerning other embodiments of this invention. この発明の他の実施形態に係る半導体装置の概略を示す拡大断面図である。It is an expanded sectional view showing the outline of the semiconductor device concerning other embodiments of this invention. この発明の他の実施形態に係る半導体装置の電極部を示す拡大断面図である。It is an expanded sectional view showing an electrode part of a semiconductor device concerning other embodiments of this invention.

符号の説明Explanation of symbols

１，２・・・半導体装置、３・・・半導体チップ、３ａ・・・主面（表面）、５・・・絶縁層（第１の絶縁層）、５ａ・・・表面、７・・・接続電極部、９・・・放熱用電極部、１１〜１３・・・第１の配線部、１４〜１６，１８，２０・・・第２の配線部、１７・・・樹脂モールド部（第２の絶縁層）、２１・・・信号用パッド電極、２３・・・電源用パッド電極、２５・・・グランド用パッド電極、２７・・・放熱用パッド、２６，２８〜３０・・・発熱部分、５３・・・係合部、５９・・・回路基板、５９ａ・・・表面、６１・・・半導体ユニット、６３〜６５・・・ランド部

DESCRIPTION OF SYMBOLS 1, 2 ... Semiconductor device, 3 ... Semiconductor chip, 3a ... Main surface (surface), 5 ... Insulating layer (1st insulating layer), 5a ... Surface, 7 ... Connection electrode part, 9 ... Heat radiation electrode part, 11-13 ... First wiring part, 14-16,18,20 ... Second wiring part, 17 ... Resin mold part (first 2), 21... Pad electrode for signal, 23... Pad electrode for power supply, 25... Pad electrode for ground, 27. Part, 53 ... engaging part, 59 ... circuit board, 59a ... surface, 61 ... semiconductor unit, 63-65 ... land part

Claims (9)

略板状に形成され、表面にパッド電極を形成した半導体チップと、
電気的な絶縁材料から形成され、前記パッド電極を避けて前記半導体チップの表面に配された第１の絶縁層と、
前記半導体チップの表面側に位置し、前記半導体チップを外部回路に接続するための接続電極部と、
前記半導体チップの表面側に位置し、外部回路に接続する少なくとも１つの放熱用電極部と、
前記第１の絶縁層の表面に配され、前記パッド電極及び接続電極部を相互に電気接続する第１の配線部と、
前記第１の絶縁層の表面に配され、前記放熱用電極部に接続する第２の配線部と、
電気的な絶縁材料から形成され、少なくとも前記接続電極部及び放熱用電極部を前記半導体チップの表面側に露出させた状態で、前記接続電極部、放熱用電極部及び配線部を封止する第２の絶縁層とを備え、
前記第２の配線部が、前記半導体チップの発熱部分に隣接し、かつ、前記第１の絶縁層の表面のうち、前記第１の配線部の配置領域を除く領域に配されていることを特徴とする半導体装置。 A semiconductor chip formed in a substantially plate shape and having a pad electrode formed on the surface;
A first insulating layer formed of an electrically insulating material and disposed on the surface of the semiconductor chip avoiding the pad electrode;
A connection electrode portion located on the surface side of the semiconductor chip and for connecting the semiconductor chip to an external circuit;
At least one heat radiation electrode part located on the surface side of the semiconductor chip and connected to an external circuit;
A first wiring part disposed on a surface of the first insulating layer and electrically connecting the pad electrode and the connection electrode part;
A second wiring part disposed on the surface of the first insulating layer and connected to the heat dissipation electrode part;
A first insulating layer formed of an electrically insulating material, wherein at least the connection electrode portion and the heat dissipation electrode portion are exposed on the surface side of the semiconductor chip, and the connection electrode portion, the heat dissipation electrode portion, and the wiring portion are sealed. Two insulating layers,
The second wiring portion is disposed adjacent to the heat generating portion of the semiconductor chip and in a region of the surface of the first insulating layer excluding a region where the first wiring portion is disposed. A featured semiconductor device. 前記発熱部分に隣接する前記半導体チップの表面に、前記第２の配線部に接続される放熱用パッドが設けられることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a heat dissipation pad connected to the second wiring portion is provided on a surface of the semiconductor chip adjacent to the heat generating portion. 前記第２の配線部が複数形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。   The semiconductor device according to claim 1, wherein a plurality of the second wiring portions are formed. 前記第２の配線部に、前記放熱用電極部が複数接続されていることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein a plurality of the heat radiation electrode portions are connected to the second wiring portion. 5. 前記第２の配線部が少なくとも前記第１の絶縁層又は前記第２の絶縁層に係合する係合部を備えていることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。   The said 2nd wiring part is provided with the engaging part engaged with at least a said 1st insulating layer or a said 2nd insulating layer, The any one of Claim 1 to 4 characterized by the above-mentioned. The semiconductor device described. 前記第１の絶縁層の表面の中央領域に前記第１の配線部を形成し、
前記第１の絶縁層の表面の周縁領域に前記第２の配線部を形成することを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。 Forming the first wiring portion in a central region of the surface of the first insulating layer;
6. The semiconductor device according to claim 1, wherein the second wiring portion is formed in a peripheral region on a surface of the first insulating layer. 前記第１の絶縁層の表面の中央領域に前記第２の配線部を形成することを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。   6. The semiconductor device according to claim 1, wherein the second wiring portion is formed in a central region of the surface of the first insulating layer. 請求項１から請求項７のいずれか１項に記載の半導体装置と、前記放熱用電極部を接触させるランド部を表面に形成した回路基板とを備えることを特徴とする半導体ユニット。   8. A semiconductor unit comprising: the semiconductor device according to claim 1; and a circuit board on a surface of which a land portion that contacts the heat radiation electrode portion is formed. 請求項４に記載の半導体装置と、前記放熱用電極部を接触させる複数のランド部を表面に形成した回路基板とを備え、
前記放熱用パッドに接続された前記放熱用電極部に接触させる複数のランド部のうち、少なくとも互いに隣り合う２つのランド部が、相互に接続されていることを特徴とする半導体ユニット。

A semiconductor device according to claim 4, and a circuit board having a plurality of land portions formed on the surface for contacting the heat radiation electrode portion,
A semiconductor unit, wherein at least two land portions adjacent to each other among the plurality of land portions to be brought into contact with the heat radiation electrode portion connected to the heat radiation pad are connected to each other.

JP2004158984A 2004-03-15 2004-05-28 Semiconductor device and semiconductor unit including the same Expired - Fee Related JP4179225B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004158984A JP4179225B2 (en) 2004-05-28 2004-05-28 Semiconductor device and semiconductor unit including the same
US11/076,055 US7830011B2 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
SG200501504A SG115753A1 (en) 2004-03-15 2005-03-10 Semiconductor element and wafer level chip size package therefor
SG200800506-8A SG139753A1 (en) 2004-03-15 2005-03-10 Semiconductor device
CNA2005100741688A CN1681117A (en) 2004-03-15 2005-03-11 Semiconductor element and wafer level chip size package therefor
TW094107609A TWI264828B (en) 2004-03-15 2005-03-11 Semiconductor element and wafer level chip size package therefor
KR1020050021177A KR100686986B1 (en) 2004-03-15 2005-03-14 Semiconductor element and wafer level chip size package therefor
KR1020060102739A KR20060121777A (en) 2004-03-15 2006-10-23 Semiconductor element and wafer level chip size package therefor
KR1020060121567A KR100834206B1 (en) 2004-03-15 2006-12-04 Semiconductor element and wafer level chip size package therefor
KR1020070042278A KR20070064564A (en) 2004-03-15 2007-05-01 Semiconductor element and wafer level chip size package therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004158984A JP4179225B2 (en) 2004-05-28 2004-05-28 Semiconductor device and semiconductor unit including the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007121282A Division JP2007243215A (en) 2007-05-01 2007-05-01 Semiconductor device
JP2008099827A Division JP2008187197A (en) 2008-04-07 2008-04-07 Semiconductor device and semiconductor unit equipped therewith

Publications (2)

Publication Number Publication Date
JP2005340590A true JP2005340590A (en) 2005-12-08
JP4179225B2 JP4179225B2 (en) 2008-11-12

Family

ID=35493794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004158984A Expired - Fee Related JP4179225B2 (en) 2004-03-15 2004-05-28 Semiconductor device and semiconductor unit including the same

Country Status (1)

Country Link
JP (1) JP4179225B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182122A (en) * 2007-01-25 2008-08-07 Sanyo Electric Co Ltd Semiconductor device
JP2009038127A (en) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd Semiconductor device
JP2009200125A (en) * 2008-02-19 2009-09-03 Fuji Electric Device Technology Co Ltd Semiconductor device
WO2019176454A1 (en) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, imaging apparatus, and electronic apparatus
JP2020167339A (en) * 2019-03-29 2020-10-08 ローム株式会社 Semiconductor device and semiconductor package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182122A (en) * 2007-01-25 2008-08-07 Sanyo Electric Co Ltd Semiconductor device
JP2009038127A (en) * 2007-07-31 2009-02-19 Sanyo Electric Co Ltd Semiconductor device
JP2009200125A (en) * 2008-02-19 2009-09-03 Fuji Electric Device Technology Co Ltd Semiconductor device
WO2019176454A1 (en) * 2018-03-14 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, imaging apparatus, and electronic apparatus
US11488893B2 (en) 2018-03-14 2022-11-01 Sony Semiconductor Solutions Corporation Semiconductor device, imaging unit, and electronic apparatus
JP2020167339A (en) * 2019-03-29 2020-10-08 ローム株式会社 Semiconductor device and semiconductor package
JP7319075B2 (en) 2019-03-29 2023-08-01 ローム株式会社 Semiconductor equipment and semiconductor packages

Also Published As

Publication number Publication date
JP4179225B2 (en) 2008-11-12

Similar Documents

Publication Publication Date Title
JP4463178B2 (en) Semiconductor device and manufacturing method thereof
JP3868777B2 (en) Semiconductor device
US7352063B2 (en) Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same
US9640505B2 (en) Semiconductor package with trace covered by solder resist
US8436250B2 (en) Metal core circuit element mounting board
TWI343097B (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
JP2008016514A (en) Semiconductor device and method of manufacturing the same
JP6790372B2 (en) Semiconductor device
US8664759B2 (en) Integrated circuit with heat conducting structures for localized thermal control
JP2018190900A (en) Semiconductor device
US11380601B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007043071A (en) Semiconductor device
TW201903991A (en) Semiconductor device
JP2007243215A (en) Semiconductor device
JP4179225B2 (en) Semiconductor device and semiconductor unit including the same
US20080203557A1 (en) Semiconductor module and method of manufacturing the same
JP2005026301A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP2008140894A (en) Semiconductor device and its manufacturing method
JP2007103853A (en) Semiconductor device
US20060267190A1 (en) Semiconductor device, laminated semiconductor device, and method for producing semiconductor device
TWI579994B (en) Package structure
JP4764710B2 (en) Semiconductor device and manufacturing method thereof
JP2008187197A (en) Semiconductor device and semiconductor unit equipped therewith
JP4084737B2 (en) Semiconductor device
JP7161862B2 (en) Wiring structures and electronic components

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Ref document number: 4179225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees