JP2005339323A - ストレージシステム、計算機システムおよびインタフェースモジュール - Google Patents

Abstract

【課題】 同一の入出力ポートで複数種類の通信プロトコルに適合可能なインタフェースモジュールと、これを適用したストレージシステムおよび計算機システムを提供する。
【解決手段】 外部伝送路に接続されるシリアル信号送受信部１１と、上記送受信部に接続されたインタフェース処理部１０とからなり、上記インタフェース処理部が、直並列変換部１３と、符号化復号化部１４と、選択可能な少なくとも２種類のプロトコル処理機能を有するプロトコル処理部１５と、上記プロトコル処理機能の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替える通信モード切替え回路１８とを備えたインタフェースモジュール。
【選択図】 図１

Description

本発明は、ストレージシステム、計算機システムおよびインタフェースモジュールに関し、更に詳しくは、外部装置と交信するための通信プロトコルの切替えを可能にしたストレージシステム、計算機システムおよびインタフェースモジュールに関する。

昨今、ＳＡＮ（Storage Area Network）を実現するデータ伝送方式として、ファイバチャネルＦＣを用いたＦＣ−ＳＡＮが主流となっている。ファイバチャネルは、高速データ転送を実現できるギガビットクラスのパフォーマンスを有し、長距離光ファイバとの接続が可能である。また、ファイバチャネルは、スイッチなどの接続機器を使ってネットワークを構築できるという特徴を生かし、サーバに括り付けられたストレージの一元管理を可能とする。

最近、ＩＰ（Internet Protocol）をベースとする新たなストレージネットワーキング技術が姿を現した。これまでファイバチャネルに対して転送性能で遅れをとっていたイーサネット（登録商標名）は、ギガビットクラスのデータ転送を可能とするファイバチャネルの物理層とデータ符号化の仕組みを転用することによって、データ転送速度を高速化し、ギガビットイーサネットの実現に成功している。このため、イーサネットは、ストレージネットワーキング分野において、ファイバチャネルと競争できる立場になっている。ＩＰをベースとしたストレージネットワーキング技術は、ファイバチャネルをベースとするＦＣ−ＳＡＮと区別して、ＩＰ−ＳＡＮと呼ばれている。

一方、ストレージに目を向けると、高性能化、大容量化、低コスト化の競争に加えて、最近では、ストレージ管理ソリューションの高機能化で競合ベンダが凌ぎを削っている。また、ストレージに接続するホストとのインタフェースも多種多様となっている。ホストとの接続インタフェースとしては、例えば、メインフレームのチャネルインタフェースＥＳＣＯＮ、ＦＩＣＯＮや、上述したオープン系のファイバチャネル、イーサネットなどがある。ストレージシステムでは、サーバとのコネクティビティも重要な要素となっており、上述した多種多様なインタフェースに適合できるように、インタフェース種類に対応した複数種類のモジュール基板が用意されている。

ファイバチャネルとギガビットイーサネットは、情報ビットの伝送速度に違いがあり、ファイバチャネルは1.0625 Gbps、ギガビットイーサネットは1.25 Gbpsとなっている。現在では、ファイバチャネルの伝送速度は２Gbpsにまで達しており、スイッチやホストのバスアダプタは、伝送速度を自動的に検出して、１Gbps（正確には1.0625 Gbps）ファイバチャネルと２Gbpsファイバチャネルに自動的に対応できるようになっている。このようにチャネルの伝送速度を自動的に検出する機能は、一般に、オートネゴシエーションと呼ばれている。

ファイバチャネルとギガビットイーサネットは、上述したように伝送速度は異なっているが、データの取り込みタイミングとなるクロックの基本周波数としては、同一の周波数106.25 MHzが適用されている。また、ファイバチャネルにおいては、2 Gbpsの伝送速度に対応するために、１Gbps用のクロックの立ち上がりと立下りでデータを取り込むダブルデータレートと呼ばれる手法が採用されている。

尚、これらの技術に関連する公知文献として、例えば、特開２００２−３１８７８２号公報がある。

特開２００２−３１８７８２号公報

計算機ネットワークおよびストレージネットワークの分野において、上述した多種多様の接続インタフェースに対応するためには、記憶制御装置のインタフェースモジュールとして、通信プロトコルに応じた複数種類の基板を開発する必要がある。そのため、ストレージ開発ベンダにとっては、インタフェースモジュールの開発コストと管理コストが増加すると言う問題があり、ユーザ側にも、自分が必要とするインタフェースのプロトコル種類に応じて別々のモジュール基板を購入する必要があるため、導入コストが増加すると言う問題がある。

ファイバチャネルと、ファイバチャネルの利点を利用したギガビットイーサネットでは、上述したように、物理層やデータ符号化部分に共通点が多いため、これらの２種類のインタフェースを統合して、一つのモジュール基板上に実現することも可能である。しかしながら、ファイバチャネルとギガビットイーサネットでは、情報ビットの伝送速度に違いがあるため、ファイバチャネルとギガビットイーサネットのインタフェースを統合する場合、ストレージのインタフェース処理部に、それぞれの伝送速度に合わせてデータを送受信するための仕組みが必要となる。

本発明の目的は、同一の入出力ポートで複数種類の通信プロトコルに適合可能なインタフェースモジュールを提供することにある。
本発明の他の目的は、同一の入出力ポートで通信プロトコルの異なる複数の回線に選択的に接続可能なストレージシステムおよび計算機システムを提供することにある。
本発明の他の目的は、ホスト計算機上とストレージシステムとの通信プロトコルを選択的に切替え可能な計算機システムを提供することにある。

上記目的を達成するため、本発明のインタフェースモジュールは、選択可能な複数種類のプロトコル処理機能を有し、プロトコル処理機能の切替えに伴って、インタフェースモジュール動作に必要となる基本クロック周波数を切り換えることを特徴とする。

更に詳述すると、本発明のインタフェースモジュールは、外部伝送路に接続されるシリアル信号送受信部と、上記送受信部に接続されたインタフェース処理部とからなり、
上記インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記外部伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替える通信モード切替え手段とを備えたことを特徴とする。

具体的に言うと、プロトコル処理部は、例えば、ファイバチャネル用の第１プロトコル処理部と、ギガビットイーサネット用の第２プロトコル処理部を有し、通信モード切替え手段は、第１プロトコル処理部の選択時に１０６．２５ＭＨｚ、第２プロトコル処理部の選択時に１２５ＭＨｚのクロックを上記直並列変換部に供給する。

本発明の好ましい実施例では、インタフェースモジュールが、外部伝送路に接続される少なくとも２つのシリアル信号送受信部と、上記シリアル信号送受信部のうちの１つを上記インタフェース処理部に選択的に接続するためのセレクタとを有し、上記通信モード切替え手段が、上記セレクタによる送受信部の選択に連動、或いは独立して、上記プロトコル処理と上記基本クロック周波数を切替える。

本発明のストレージシステムは、外部装置と接続するための複数のインタフェースモジュールのうちの少なくとも１つが、上述したプロトコル切替え可能なインタフェース処理部を備えることによって、同一の入出力ポートを使用して、ホスト計算機または他の装置との間で、最適な通信プロトコルでデータ転送を行えるようにしたことを特徴とする。

本発明の計算機システムは、伝送路を介して通信するホスト計算機および記憶制御装置と、上記ホスト計算機と記憶制御装置に接続された管理端末とからなり、上記ホスト計算機と記憶制御装置が、それぞれ上記伝送路に接続されたシリアル信号送受信部と、上記送受信部に接続されたインタフェース処理部とからなるインタフェースモジュールを備え、
上記各インタフェース処理部が、上述した少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、通信モード切替え手段とを備え、上記通信モード切替え手段が、上記管理端末からの指令に応じて、上記プロトコル処理とクロック周波数の切替えを実行することを特徴とする。

また、本発明の計算機システムは、第１伝送路を介して接続されたホスト計算機および第１の記憶制御装置と、第２伝送路を介して上記第１の記憶制御装置に接続された第２の記憶制御装置とからなり、上記第１の記憶制御装置が、上記第１の伝送路に接続される第１のシリアル信号送受信部と、上記第２の伝送路に接続される第２のシリアル信号送受信部と、インタフェース処理部と、上記第１、第２のシリアル信号送受信部のうちの１つを上記インタフェース処理部に選択的に接続するためのセレクタとからなるインタフェースモジュールを有し、上記インタフェース処理部が、上述した直並列変換部と、符号化復号化部と、第１、第２のプロトコル処理を選択的に実行するプロトコル処理部と、通信モード切替え手段とを備えたことを特徴とする。

本発明のインタフェースモジュールによれば、通信プロトコルの切替えが可能となるため、インタフェースモジュールを交換することなく、装置間の通信プロトコルを最適化したストレージシステムおよび計算機システムを構成することができる。また、同一のインタフェースモジュールで複数種類の通信プロトコルに適合できるため、各インタフェースモジュールに選択可能な複数の信号送受信部を設ることによって、限定個数の入出力ポートを有効に利用したストレージシステムおよび計算機システムを構成することができる。

以下、本発明の実施例について、図面を参照して詳細に説明する。

図１は、本発明を適用したストレージシステムの主要部のブロック構成図を示す。
ストレージシステムは、記憶制御装置２０と、それぞれが通信プロトコルの異なる２種類の伝送路ＣＨ−ｉＡ、ＣＨ−ｉＢに接続可能な複数のインタフェースモジュール１−ｉ（ｉ＝１〜ｎ）と、記憶制御装置２０によって制御される複数のストレージ（図示せず）からなり、各インタフェースモジュール１−ｉは、ＯＳＩ参照モデルにおける物理層やデータリンク層に相当する信号処理機能をもつインタフェース処理部１０を含んでいる。各インタフェースモジュール１−ｉは、記憶制御装置２０の筐体に内蔵されていてもよいし、筐体の外部に設置されていてもよい。

各インタフェースモジュール１−ｉは、第１伝送路ＣＨ−ｉＡとなる光ファイバに接続される光トランシーバ（シリアル信号送受信部）１１Ａと、第２伝送路ＣＨ−ｉＢとなる光ファイバに接続される光トランシーバ１１と、これらの光トランシーバをインタフェース処理部１０に選択的に接続するセレクタ（ＳＥＬ）１２とからなり、セレクタ１２は、記憶制御装置２０から出力される通信モード切替え制御信号Ｓ２０ｉ（ｉ＝１〜ｎ）によって制御されている。

セレクタの制御信号Ｓ２０−ｉは、記憶制御装置２０が備えるモード設定部２１への通信モード選択情報の設定によって、ポート毎（インタフェースモジュール毎）に、第１伝送路ＣＨ−ｉＡまたは第２伝送路ＣＨ−ｉＢの選択を指示できるようになっている。通信モード選択情報は、記憶制御装置の内部で動作する制御プログラムによって自動的に、または外部の管理端末から上記制御プログラムへの指令に応答して設定される。

以下の実施例では、第１伝送路ＣＨ−ｉＡの通信プロトコルをファイバチャネル（ＦＣ）、第２伝送路ＣＨ−ｉＢの通信プロトコルをギガビットイーサネットとして説明するが、セレクタ１２に与える制御信号とインタフェース処理部１０に与える制御信号とを別々にすることによって、同一のプロトコルを適用して、例えば、記憶制御装置２０との通信相手装置を第１伝送路に接続された装置から第２伝送路に接続された装置に切替えることもできる。

また、図１では、記憶制御装置２０が備える入出力ポート（入出力信号線）Ｐ１〜Ｐｎに接続される全てのインタフェースモジュール１−ｉ（ｉ＝１〜ｎ）が、２つのシリアル信号送受信部１１Ａ、１１Ｂを備えた構成となっているが、インタフェースモジュールのうちの一部は、シリアル信号送受信部が１つで、セレクタ１２を省略した構成のものであってもよい。この場合、制御信号Ｓ２０−ｉによる通信モードの切替えによって、同一の伝送路が、ファイバチャネル用伝送路とギガビットイーサネット用伝送路に時分割で利用され、インタフェース処理部１０の通信プロトコルが、ファイバチャネル用のプロトコル処理とギガビットイーサネット用のプロトコル処理を時分割で実行することになる。

図２は、インタフェース処理部１０の１実施例を示す。
インタフェース処理部１０は、図１に示したセレクタ１２に接続される直並列変換部（ＳＥＲＤＥＳ：Serializer／Deserializer）１３と、ＳＥＲＤＥＳ１３に接続されたデータ符号化復号化部１４と、データ符号化復号化部１４に接続されたプロトコル処理部１５と、セレクタ１７を介してＳＥＲＤＥＳ１３に選択的に接続される２つの発振器１６Ａ、１６Ｂと、モード切替え回路１８とからなる。プロトコル処理部１５は、ファイバチャネル用プロトコル処理機能部１５０Ａと、ギガビットイーサネット用プロトコル処理機能部１５０Ｂとを備え、そのうちの一方がセレクタ１５１で選択され、符号化復号化部１４と記憶制御装置２０との間で所定のプロトコル処理動作を行う。

ＳＥＲＤＥＳ１３は、セレクタ１２で選択された光トランシーバ１１Ａ、１１Ｂの何れか一方と接続される。光トランシーバ１１Ａ、１１Ｂは、伝送路ＣＨ−ｉＡまたはＣＨ−ｉＢの受信光信号を電気信号に変換すると共に、ＳＥＲＤＥＳ１３から電気信号として与えられた送信信号を光信号に変換して伝送路に送信する。

ファイバチャネル用の伝送路ＣＨ−ｉＡとギガビットイーサネット用の伝送路ＣＨ−ｉＢは、1ビット単位でデータを伝送するシリアルインタフェースとなっているが、記憶制御装置２０ではパラレル形式でデータが処理されるため、インタフェース処理部１０には、シリアルデータとパラレルデータとの相互変換機能が必要となる。ＳＥＲＤＥＳ１３は、光トランシーバ１１Ａまたは１１Ｂから出力される受信シリアルデータをパラレルデータに変換して、符号化復号化部１４に供給すると共に、符号化復号化部１４から与えられたパラレルデータをシリアルデータに変換して光トランシーバ１１Ａまたは１１Ｂに出力する。

符号化復号化部１４は、ＳＥＲＤＥＳ１３から受信したパラレルデータを復号化してプロトコル処理部１５に転送すると共に、プロトコル処理部１５から与えられたパラレルデータを符号化してＳＥＲＤＥＳ１３に出力する。ファイバチャネルやギガビットイーサネットでは、物理層の伝送信号に、ＩＢＭ社で開発された８Ｂ／１０Ｂと呼ばれる符号化方式が採用されている。８Ｂ／１０Ｂ符号化方式によれば、受信側装置が、受信信号からクロック信号を抽出し、該クロック信号に基いて送信データを復元することが可能となる。

ファイバチャネルとギガビットイーサネットでは、８Ｂ／１０Ｂ符号化によって、実際の伝送速度が互いに異なったものとなる。すなわち、ファイバチャネルの伝送速度は、最大スループットが100 MB/sの整数倍になるように選ばれている。ファイバチャネルでは、100 MB/sの伝送速度を実現するために、オーバヘッドの発生を考慮して、データ伝送速度を0.85 Gbpsと見積もり、この伝送速度に対して８Ｂ／１０Ｂ符号化を施した場合のスループット速度1.0625 Gbpsを採用している。一方、ギガビットイーサネットでは、データ伝送速度1 Gbpsに対して８Ｂ／１０Ｂ符号化を施したスループット速度1.25 Gbpsを採用している。

ＳＥＲＤＥＳ１３において、シリアル受信信号からビット値とビット同期のためのクロック信号を抽出する回路は、クロック・データ復元回路（ＣＤＲ）と呼ばれている。ＣＤＲでは、インタフェース処理部１０の内部基準周波数をもつクロックを使用して、同期クロックを抽出している。

上述したように、ファイバチャネルとギガビットイーサネットでは、データ伝送速度が異なっているため、本発明では、ファイバチャネル用の基準周波数106.25 MHzをもつクロック発振器１６Ａと、ギガビットイーサネット用の基準周波数125 MHzをもつクロック発振器１６Ｂを用意しておき、ＳＥＲＤＥＳ１３に供給するクロック周波数をセレクタ１７で切り換える。

これらのクロック周波数は、モード切替え回路１８からの出力信号Ｓ１８によって切替えられる。モード切替え回路１８の出力信号Ｓ１８は、図１に示したセレクタ１２の制御信号Ｓ２０が、伝送路ＣＨ−１Ａ用の光トランシーバ１１Ａの選択状態となった時、ファイバチャネル用の発振器１６Ａの選択を指示し、制御信号Ｓ２０が、伝送路ＣＨ−１Ｂ用の光トランシーバ１１Ｂの選択状態となった時、ギガビットイーサネット用の発振器１６Ｂの選択を指示する。

プロトコル処理部１５のセレクタ１５１も、上記モード切替え回路１８からの出力信号Ｓ１８によって制御され、ファイバチャネル用プロトコル処理部１５０Ａとギガビットイーサネット用プロトコル処理部１５０Ｂの何れか一方が有効になる。プロトコル処理部１５０Ａと１５０Ｂは、プロトコル処理部１５を構成するマイクロプロセッサによって実行されるソフトウェアとして用意されてもよいし、専用のＬＳＩチップとして用意されてもよい。

ギガビットイーサネットでは、従来ファームウェアで行われていたＴＣＰ／ＩＰのプロトコル処理をハードウェア化することによって処理効率を向上したＴＣＰ／ＩＰオフロードエンジン（ＴＯＥ）が登場して以来、プロトコル処理チップ多くのがＴＯＥ搭載型となっている。ギガビットイーサネット用のプロトコル処理部１５０Ｂには、このようなＴＯＥ搭載型のＬＳＩチップを適用してもよい。

プロトコル処理部１５では、符号化復号化部１４からの受信データに対して、信号Ｓ１８で選択した何れかのプロトコル処理部１５０Ａまたは１５０Ｂによるプロトコル処理を施した後、受信データを記憶制御装置２０に転送する。また、記憶制御装置２０から受信した送信データに上記何れかのプロトコル処理を施した後、符号化復号化部１４に出力する。

図１では、光トランシーバ選択用のセレクタ１２をインタフェース処理部１０の外側に配置した構成を示しているが、上記セレクタ１２をインタフェース処理部１０に内蔵し、モード切替え回路１８の出力信号Ｓ１８によって制御するようにしてもよい。この場合、例えば、モード切替え回路１８をディップスイッチのように手動で切換可能なタイプにしておき、記憶制御装置２０から切替え制御信号Ｓ２０を与える代わりに、インタフェースモジュール毎に手動でチャネルを切替えるようにしてもよい。

以上の如く、本実施例によれば、インタフェース処理部１５にファイバチャネル用プロトコル処理部１５０Ａとギガビットイーサネット用プロトコル処理部１５０Ｂを用意し、ＳＥＲＤＥＳ１３で使用する基準クロック源として、ファイバチャネル用の基準クロック発振器１６Ａとギガビットイーサネット用の基準クロック発振器１６Ｂとを用意し、制御信号Ｓ２０で基準クロックの周波数と適用プロトコル処理部を切り換えることによって、通信プロトコル（通信モード）の異なる伝送路との接続を可能にしている。

尚、インタフェースモジュールの動作と記憶制御装置２０の動作が矛盾しないように、必要に応じて、上述した通信プロトコル（通信モード）の切替えに伴って記憶制御装置２０の内部で動作するプログラムも切替えるようにしてもよい。

図３は、本発明のストレージシステムを適用した計算機システムの１例として、データセンタと、データバックアップ用のミラーサイトとからなる計算機システムを示す。
データセンタは、ホスト計算機５０と、管理端末６０と、ストレージシステムとからなり、ストレージシステムは、記憶制御装置２０Ａと、ストレージ２００Ａと、インタフェースモジュール１Ａ−１、１Ａ−２からなっている。ホスト計算機５０は、ファイバチャネル用の伝送路ＣＨ１を介して、インタフェースモジュール１Ａ−１に接続されている。一方、ミラーサイトのストレージシステムは、記憶制御装置２０Ｂと、ストレージ２００Ｂと、インタフェースモジュール１Ｂ−１、１Ｂ−２とからなっている。

このようにデータセンタとミラーサイトとからなる計算機システムにおいて、記憶制御装置２０Ａと２０Ｂをギガビットイーザネット、例えば、ｉＳＣＳＩで接続する場合、従来は、ギガビットイーザネット（ｉＳＣＳＩ）に専用のインタフェースモジュール（ポート）を用意する必要があり、記憶制御装置２０Ａが備える入出力ポートの１つがデータバックアップ用インタフェースに占有されてしまうと言う問題があった。

これに対して、本実施例によれば、記憶制御装置２０Ｂを、インタフェースモジュール１Ｂ−１が提供するギガビットイーザネット用伝送路ＣＨ２を介して、記憶制御装置２０Ａのインタフェースモジュール１Ａ−１に接続しておき、管理端末６０から記憶制御装置２０Ａへの制御指令で上記インタフェースモジュール１Ａ−１の通信モードを切替えることによって、１つのインタフェースモジュール１Ａ−１をホスト計算機接続用とデータバックアップ用に時分割で利用することが可能となる。

すなわち、ホスト計算機５０で業務プログラムが稼動する時間帯（日中）は、インタフェースモジュール１Ａ−１をファイバチャネルモードで運用しておき、業務プログラムが休止する時間帯（夜間）は、インタフェースモジュール１Ａ−１の通信モードをギガビットイーサネットモードに切替えることによって、ストレージ２００Ａの蓄積データをストレージ２００Ｂにバックアップデータとして転送（複写）することが可能となる。

ここでは、記憶制御装置２０Ａと２０Ｂをインタフェースモジュール１Ａ−１を介して接続したが、記憶制御装置２０Ａと２０Ｂの接続には、別のインタフェースモジュール１Ａ−２が提供するギガビットイーザネット（ｉＳＣＳＩ）用の伝送路を利用してもよい。この場合は、インタフェースモジュール１Ａ−２が提供するファイバチャネル用伝送路に接続された装置（図示せず）と記憶制御装置２０Ｂとの間で、同一ポート（インタフェースモジュール１Ａ−２）が時分割で共用されることになる。

管理端末６０によるインタフェースモジュールの通信モード切替えは、例えば、図６に示すように、管理端末６０の表示画面に、記憶制御装置２０Ａ、２０Ｂが備える各インタフェースモジュール（接続ポート）の識別子６０１と対応して通信モード選択ボックス６０２をもつインタフェース通信モード指定用の制御ウィンドウ６００を表示し、管理者に各通信モード選択ボックスに用意されたプロトコル種別ボタンを選択させ、制御ウィンドウに用意した切替え指令ボタン６０３の選択に応答して、記憶制御装置２０Ａまたは２０Ｂにインタフェース識別子と通信モードを示すモード切替え指令が発行されるようにすればよい。この場合、通信モードの選択結果に応じて各選択ボックスのボタン表示状態を切替えることによって、各インタフェースモジュールの現在の通信モード判別を容易化できる。

図４は、本発明によるストレージシステムの他の応用例として、プライマリサイト計算機システムとセカンダリサイト計算機システムとからなるディザスタリカバリ機能を備えた計算機システムを示す。

プライマリサイト計算機システムは、ホスト計算機５０−１、５０−２と、ストレージ２０１Ａ〜２０ｎＡを収容した記憶制御装置２０Ａと、ネームサーバ７０Ａとからなる。ホスト計算機５０−１、５０−２は、それぞれファイバチャネル用伝送路ＣＨ１、ＣＨ２を介して、記憶制御装置２０Ａのインタフェースモジュール（ＩＮＦ）１Ａ−１、１Ａ−２と接続されている。ネームサーバ７０Ａは、管轄下にあるホスト計算機や記憶制御装置などの装置識別子を管理している。

セカンダリサイト計算機システムは、ホスト計算機５０−３、５０−４と、ストレージ２０１Ｂ〜２０ｎＢを収容した記憶制御装置２０Ｂと、ネームサーバ７０Ｂとからなり、ホスト計算機５０−３、５０−４は、それぞれファイバチャネル用伝送路ＣＨ１１、ＣＨ１２を介して、記憶制御装置２０Ｂのインタフェースモジュール（ＩＮＦ）１Ｂ−３、１Ｂ−４と接続されている。

記憶制御装置２０Ａと２０Ｂは、インタフェースモジュール１Ａ−３と１Ｂ−１との間のギガビットイーザネット（ｉＳＣＳＩ）用の伝送路ＣＨ３と、インタフェースモジュール１Ａ−４と１Ｂ−２との間のギガビットイーザネット用の伝送路ＣＨ４を介して接続されている。ここでは、ホスト計算機との接続用インタフェースモジュール１Ａ−１、１Ａ−２（１Ｂ−３、１Ｂ−４）と、記憶制御装置間の接続用インタフェースモジュール１Ａ−３、１Ａ−４（１Ｂ−１、１Ｂ−２）とを別々にしているが、図３と同様、ホスト計算機接続用インタフェースモジュールと記憶制御装置間接続用インタフェースモジュールとを共用した構成にしてもよい。

このような計算機システムにおいて、従来は、各サイトの記憶制御装置２０Ａ（２０Ｂ）に、ホスト計算機接続用の専用ポート１Ａ−１、１Ａ−２（１Ｂ−３、１Ｂ−４）と、ディザスタリカバリ用の専用ポート１Ａ−３、１Ａ−４（１Ｂ−１、１Ｂ−２）を別々に用意する必要があったため、例えば、障害の発生によってプライマリサイトがダウンし、セカンダリサイトでシステムの運用が開始された時、セカンダリサイトの記憶制御装置２０Ｂでは、プライマリサイトとの接続ポート（図４のインタフェースモジュール１Ｂ−１、１Ｂ−２に相当）が使用不可状態となり、リソーズに無駄が発生すると言う問題があった。

しかしながら、本発明によれば、記憶制御装置２０Ｂのインタフェースモジュール１Ｂ−１、１Ｂ−２が、それぞれ切替え可能な２つの伝送路インタフェース（光トランシーバ１１Ａ、１１Ｂ）を備えているため、管理端末６０からの指令でインタフェースモジュール１Ｂ−１、１Ｂ−２の通信モードを切替えることによって、これらのインタフェースモジュールを記憶制御装置２０Ａ以外の別の装置との接続ポートとして利用することが可能となる。

ネームサーバ７０Ｂへの装置識別子の登録と削除は、上述したインタフェースモジュールの通信モードの切替えに連動して行えばよい。例えば、ネームサーバ７０ＢがｉＳＣＳＩネームを管理するネームサーバの場合、或るインタフェースモジュール１Ｂの通信モードをイーサネットに切替える時は、管理端末６０からネームサーバ７０Ｂに、切替え対象となったインタフェースモジュール１Ｂに対応するｉＳＣＳＩネームの登録を指示する。逆に、インタフェースモジュール１Ｂの通信モードをイーサネットからファイバチャネルに切替える時は、管理端末６０からネームサーバ７０Ｂに、インタフェースモジュール１Ｂに対応するｉＳＣＳＩネームの抹消または使用の中断を指示する。

図５は、本発明のストレージシステムを適用した計算機システムの更に他の実施例を示す。
本実施例では、ホスト計算機５０と記憶制御装置２０の双方に本発明のインタフェースモジュール１Ｃ、１Ｄを適用し、管理端末６０からの指令によって、ホスト計算機５０と記憶制御装置２０との通信プロトコルを適宜切替え可能にしたことを特徴とする。

インタフェースモジュール１Ｃは、図２に示した構成をもつインタフェース処理部１０−１と、光トランシーバ１１−１からなり、インタフェース処理部１０−１の通信モード（ファイバチャネル／ギガビットイーサネット）は、ホスト計算機から出力される制御信号Ｓ１０によって切替えられる。また、インタフェースモジュール１Ｄは、図２に示した構成をもつインタフェース処理部１０−２と、光トランシーバ１１−２からなり、インタフェース処理部１０−２の通信モードは、記憶制御装置２０から出力される制御信号Ｓ２０によって切替えられる。ホスト計算機５０と記憶制御装置２０は、管理端末６０からの指令に従って、互いに同期した状態で、インタフェース処理部１０−１、１０−２に通信モードの切替え制御信号Ｓ１０、Ｓ２０を発生する。

本実施例によれば、例えば、ホスト計算機５０上で動作するオペレーションシステム（ＯＳ）の種類に応じて伝送路ＣＨのプロトコルを切替えることにより、ホスト計算機５０と記憶制御装置２０との間の通信プロトコルを最適化することが可能となる。

以上の実施例では、ストレージシステム（記憶制御装置２０）とホスト計算機を伝送路ＣＨまたはＣＨ１で接続したシステム構成を示しているが、本発明のインタフェースモジュールは、ストレージネットワークに接続されるストレージシステムに対しても適用可能である。

本発明を適用したストレージシステムの主要部のブロック構成例を示す図。 図１におけるインタフェース処理部１０の１実施例を示す図。 本発明のストレージシステムを適用した計算機システムの１実施例を示す図。 本発明のストレージシステムを適用した計算機システムの他の実施例を示す図。 本発明のストレージシステムを適用した計算機システムの更に他の実施例を示す図。 管理端末６０の表示画面の１例を示す図。

符号の説明

１：インタフェースモジュール、１１：光トランシーバ、
１２、１７、１５１：セレクタ、１０：インタフェース処理部、１３：SERDES、
１４：符号化復号化部、１５：プロトコル処理部、１６Ａ、１６Ｂ：発振器、
１５０Ａ：ファイバチャネルプロトコル処理部、１５１：ギガビットイーサネットプロトコル処理部、２０：記憶制御装置、５０：ホスト計算機、６０：管理端末。

Claims (12)

1. 外部伝送路に接続されるシリアル信号送受信部と、上記送受信部に接続されたインタフェース処理部とからなり、
   上記インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記外部伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替える通信モード切替え手段とを備えたことを特徴とするインタフェースモジュール。
2. 外部伝送路に接続される少なくとも２つのシリアル信号送受信部と、インタフェース処理部と、上記シリアル信号送受信部のうちの１つを上記インタフェース処理部に選択的に接続するためのセレクタとからなり、
   上記インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記外部伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替える通信モード切替え手段とを備えたことを特徴とするインタフェースモジュール。
3. 前記通信モード切替え手段が、前記セレクタによる送受信部の切替えに連動して、前記プロトコル処理部で実行するプロトコル処理と、前記基本クロック周波数を切替えることを特徴とする請求項２に記載のインタフェースモジュール。
4. 前記プロトコル処理部が、ファイバチャネル用の第１プロトコル処理部と、ギガビットイーサネット用の第２プロトコル処理部を有し、
   前記通信モード切替え手段が、第１プロトコル処理部の選択時に１０６．２５ＭＨｚ、第２プロトコル処理部の選択時に１２５ＭＨｚのクロックを前記直並列変換部に供給することを特徴とする請求項１〜請求項３の何れかに記載のインタフェースモジュール。
5. 外部装置と接続するための複数のインタフェースモジュールと、記憶制御装置と、該記憶制御装置に収容された少なくとも１つの記憶装置とからなるストレージシステムにおいて、
   上記インタフェースモジュールのうちの少なくとも１つが、外部伝送路に接続されるシリアル信号送受信部と、上記送受信部と上記記憶制御装置との間に接続されるインタフェース処理部とからなり、
   上記インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記外部伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替えるための通信モード切替え手段とを備えたことを特徴とするストレージシステム。
6. 外部装置と接続するための複数のインタフェースモジュールと、記憶制御装置と、該記憶制御装置に収容された少なくとも１つの記憶装置とからなり、
   上記インタフェースモジュールのうちの少なくとも１つが、外部伝送路に接続される少なくとも２つのシリアル信号送受信部と、上記記憶制御装置に接続されるインタフェース処理部と、上記シリアル信号送受信部のうちの１つを上記インタフェース処理部に選択的に接続するためのセレクタとからなり、
   上記インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記外部伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替えるための通信モード切替え手段とを備えたことを特徴とするストレージシステム。
7. 前記通信モード切替え手段が、前記セレクタによる送受信部の切替えに連動して、前記プロトコル処理部で実行するプロトコル処理と、前記基本クロック周波数を切替えることを特徴とする請求項６に記載のストレージシステム。
8. 前記記憶制御装置が、前記各インタフェースモジュールと対応して通信モード指定情報を記憶するための手段を有し、該通信モード指定情報に従って、前記通信モード切替え手段に前記プロトコル処理と基本クロック周波数の切替えを指令することを特徴とする請求項５〜請求項７の何れかに記載のストレージシステム。
9. 前記プロトコル処理部が、ファイバチャネル用の第１プロトコル処理部と、ギガビットイーサネット用の第２プロトコル処理部とからなり、
   前記通信モード切替え手段が、第１プロトコル処理部の選択時に１０６．２５ＭＨｚ、第２プロトコル処理部の選択時に１２５ＭＨｚのクロックを前記直並列変換部に供給することを特徴とする請求項５〜請求項７の何れかに記載のストレージシステム。
10. 伝送路を介して通信するホスト計算機および記憶制御装置と、上記ホスト計算機と記憶制御装置に接続された管理端末とからなる計算機システムにおいて、
    上記ホスト計算機と記憶制御装置が、それぞれ上記伝送路に接続されたシリアル信号送受信部と、上記送受信部に接続されたインタフェース処理部とからなるインタフェースモジュールを備え、
    上記各インタフェース処理部が、上記送受信部から受信したシリアル信号をパラレル信号に変換すると共に、上記伝送路に送信すべきパラレル信号をシリアル信号に変換して上記送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、少なくとも２種類のプロトコル処理を選択的に実行するプロトコル処理部と、上記プロトコル処理の切替えに連動して、上記直並列変換部に供給する基本クロック周波数を切替えるための通信モード切替え手段とを備え、
    上記通信モード切替え手段が、上記管理端末からの指令に応じて、上記プロトコル処理とクロック周波数の切替えを実行することを特徴とする計算機システム。
11. 第１伝送路を介して接続されたホスト計算機および第１の記憶制御装置と、第２伝送路を介して上記第１の記憶制御装置に接続された第２の記憶制御装置とからなる計算機システムにおいて、
    上記第１の記憶制御装置が、上記第１の伝送路に接続される第１のシリアル信号送受信部と、上記第２の伝送路に接続される第２のシリアル信号送受信部と、インタフェース処理部と、上記第１、第２のシリアル信号送受信部のうちの１つを上記インタフェース処理部に選択的に接続するためのセレクタとからなるインタフェースモジュールを有し、
    上記インタフェース処理部が、上記第１または第２の送受信部から受信したシリアル信号をパラレル信号に変換すると共に、外部に送信すべきパラレル信号をシリアル信号に変換して上記第１または第２送受信部に出力する直並列変換部と、上記直並列変換部に接続された符号化復号化部と、上記符号化復号化部に接続され、第１、第２のプロトコル処理を選択的に実行するプロトコル処理部と、上記セレクタによる送受信部の選択に連動して、上記第１、第２プロトコル処理の切替えと上記直並列変換部に供給する基本クロック周波数の切替えを行う通信モード切替え手段とを備えたことを特徴とする計算機システム。
12. 前記通信モード切替え手段が、前記ホスト計算機に付随する管理端末からの指令に応答して、前記プロトコル処理および基本クロック周波数の切替えを実行することを特徴とする請求項１１に記載の計算機システム。
    

Images