JP2005326403A - Converter - Google Patents

Converter Download PDF

Info

Publication number
JP2005326403A
JP2005326403A JP2005127977A JP2005127977A JP2005326403A JP 2005326403 A JP2005326403 A JP 2005326403A JP 2005127977 A JP2005127977 A JP 2005127977A JP 2005127977 A JP2005127977 A JP 2005127977A JP 2005326403 A JP2005326403 A JP 2005326403A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
layer
electrode
tft
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005127977A
Other languages
Japanese (ja)
Inventor
Noriyuki Umibe
紀之 海部
Isao Kobayashi
功 小林
Shinichi Takeda
慎市 竹田
Hidemasa Mizutani
英正 水谷
Satoru Itabashi
哲 板橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005127977A priority Critical patent/JP2005326403A/en
Publication of JP2005326403A publication Critical patent/JP2005326403A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Abstract

<P>PROBLEM TO BE SOLVED: To provide an X-ray detection converter, capable of reading at a same magnification, for example, in a facsimile machine, a digital copier, or an X-ray imaging apparatus. <P>SOLUTION: The converter comprises a substrate 6011 arranged on a base 6012, having a converting portion where a plurality of conversion elements for receiving X-rays, to convert them into electrical signals are arranged two-dimensionally, integrated circuit elements (shift registers and detecting integrated circuit elements) provided for signals supplied to the converting elements or signals outputted from the converting elements, and a case 6020 for housing the base and the integrated circuit elements. The conversion elements comprise photoelectric conversion elements for converting optical signals into electrical signals, and fluorophores for converting the X-rays applied or stuck on the substrate 6011 to the optical signals. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、変換装置に係わり、たとえばファクシミリ、デジタル複写機あるいはＸ線撮像装置等の等倍読み取りを行うことの可能な一次元もしくは二次元の光電変換装置を用いた変換装置に関する。   The present invention relates to a conversion apparatus, and more particularly to a conversion apparatus using a one-dimensional or two-dimensional photoelectric conversion apparatus capable of performing an equal magnification reading such as a facsimile, a digital copying machine, or an X-ray imaging apparatus.

従来、ファクシミリ、デジタル複写機あるいはＸ線撮像装置等の読み取り系としては縮小光学系とＣＣＤ型センサを用いた読み取り系が用いられていた。しかしながら近年、水素化アモルファスシリコン（以下、ａ−Ｓｉと記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取るいわゆる密着型センサの開発が進み実用化され又はされつつある。特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下ＴＦＴと記す）の半導体材料としても用いることができるので光電変換半導体層とＴＦＴの半導体層とを同時に形成することができ都合がよい。   Conventionally, a reading system using a reduction optical system and a CCD sensor has been used as a reading system for a facsimile, a digital copying machine, or an X-ray imaging apparatus. However, in recent years, with the development of photoelectric conversion semiconductor materials typified by hydrogenated amorphous silicon (hereinafter referred to as a-Si), photoelectric conversion elements and signal processing parts are formed on a large-area substrate, and the same size as the information source. A so-called contact type sensor that reads with an optical system has been developed and put into practical use. In particular, a-Si can be used not only as a photoelectric conversion material but also as a semiconductor material of a thin film field effect transistor (hereinafter referred to as TFT), so that a photoelectric conversion semiconductor layer and a TFT semiconductor layer can be formed simultaneously. It is convenient.

図４（ａ），図４（ｂ）は夫々従来の光センサの構成の一例を説明するための模式的断面図であり、図４（ａ），図４（ｂ）は夫々光センサの層構成の一例を示し、図４（ｃ）は駆動方法を説明するための概略的回路図であり、図４（ａ）及び図４（ｂ）に共通した代表的な駆動方法の一例を示している。図４（ａ），図４（ｂ）共にフォト・ダイオード型の光センサであり、図４（ａ）はＰＩＮ型、図４（ｂ）はショットキー型と称されている。図４（ａ），図４（ｂ）中１は絶縁基板、２は下部電極、３はｐ型半導体層（以下ｐ層と記す）、４は真性半導体層（以下ｉ層と記す）、５はｎ型半導体層（以下ｎ層と記す）、６は透明電極である。図４（ｂ）のショットキー型では下部電極２の材料を適宜選択して、下部電極２からｉ層４に不要な電子が注入されないようショットキーバリア層が形成されている。   4 (a) and 4 (b) are schematic cross-sectional views for explaining an example of the configuration of a conventional photosensor, and FIGS. 4 (a) and 4 (b) are layers of the photosensor, respectively. FIG. 4C is a schematic circuit diagram for explaining the driving method, and shows an example of a typical driving method common to FIGS. 4A and 4B. Yes. 4 (a) and 4 (b) are photo-diode type optical sensors. FIG. 4 (a) is referred to as a PIN type, and FIG. 4 (b) is referred to as a Schottky type. 4 (a) and 4 (b), 1 is an insulating substrate, 2 is a lower electrode, 3 is a p-type semiconductor layer (hereinafter referred to as p layer), 4 is an intrinsic semiconductor layer (hereinafter referred to as i layer), 5 Is an n-type semiconductor layer (hereinafter referred to as n layer), and 6 is a transparent electrode. In the Schottky type of FIG. 4B, the material of the lower electrode 2 is appropriately selected, and a Schottky barrier layer is formed so that unnecessary electrons are not injected from the lower electrode 2 into the i layer 4.

図４（ｃ）において、１０は上記光センサを記号化して表わした光センサを示し、１１は電源、１２は電流アンプ等の検出部を示している。光センサ１０中Ｃで示された方向は図４（ａ），図４（ｂ）中の透明電極６側、Ａで示された方向が下部電極２側であり電源１１はＡ側に対しＣ側に正の電圧が加わるように設定されている。ここで動作を簡単に説明する。   In FIG. 4C, reference numeral 10 denotes an optical sensor represented by symbolizing the optical sensor, 11 denotes a power source, and 12 denotes a detection unit such as a current amplifier. The direction indicated by C in the optical sensor 10 is the transparent electrode 6 side in FIGS. 4A and 4B, the direction indicated by A is the lower electrode 2 side, and the power source 11 is C with respect to the A side. It is set so that a positive voltage is applied to the side. The operation will be briefly described here.

図４（ａ），図４（ｂ）に示されるように、矢印で示された方向から光が入射され、ｉ層４に達すると、光は吸収され電子とホールが発生する。ｉ層４には電源１１により電界が印加されているため電子はＣ側、つまりｎ層５を通過して透明電極６に移動し、ホールはＡ側、つまり下部電極２に移動する。よって光センサ１０に光電流が流れたことになる。また、光が入射しない場合ｉ層４で電子もホールも発生せず、また、透明電極内６のホールはｎ層５がホールの注入阻止層として働き、下部電極２内の電子は図４（ａ）のＰＩＮ型ではｐ層３が、図４（ｂ）のショットキー型ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。このように光の入射の有無で回路を流れる電流が変化する。これを図４（ｃ）の検出部１２で検出すれば光センサとして動作する。   As shown in FIGS. 4A and 4B, when light enters from the direction indicated by the arrow and reaches the i layer 4, the light is absorbed and electrons and holes are generated. Since an electric field is applied to the i layer 4 from the power source 11, electrons move to the transparent electrode 6 through the C side, that is, the n layer 5, and holes move to the A side, that is, the lower electrode 2. Therefore, a photocurrent flows through the photosensor 10. Further, when light is not incident, neither electrons nor holes are generated in the i layer 4, and the holes in the transparent electrode 6 serve as an injection layer for preventing the n layer 5 and the electrons in the lower electrode 2 are shown in FIG. In the PIN type of a), the p layer 3 functions as an electron injection blocking layer in the Schottky type of FIG. 4B, and neither electrons nor holes can move, and no current flows. Thus, the current flowing through the circuit changes depending on whether light is incident. If this is detected by the detection unit 12 in FIG. 4C, it operates as an optical sensor.

しかしながら、上記従来の光センサでＳＮ比が高く、かつ低コストの光電変換装置を生産するのは難しい。以下その理由について説明する。   However, it is difficult to produce a photoelectric conversion device having a high SN ratio and a low cost with the conventional optical sensor. The reason will be described below.

第一の理由は、図４（ａ）のＰＩＮ型、図４（ｂ）のショットキー型は共に２カ所に注入阻止層が必要なところにある。   The first reason is that both the PIN type shown in FIG. 4A and the Schottky type shown in FIG. 4B require injection blocking layers at two locations.

図４（ａ）のＰＩＮ型において注入阻止層であるｎ層５は電子を透明電極６に導くと同時にホールがｉ層４に注入するのを阻止する特性が必要である。どちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流（以下暗電流と記す）が発生、増加することになりＳＮ比の低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおりたとえ検出部１２で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。   In the PIN type of FIG. 4A, the n layer 5 which is an injection blocking layer needs to have a characteristic of guiding electrons to the transparent electrode 6 and at the same time blocking holes from being injected into the i layer 4. If either of the characteristics is lost, the photocurrent is reduced, or a current when light is not incident (hereinafter referred to as dark current) is generated and increased, which causes a decrease in the SN ratio. This dark current is considered to be noise itself, and at the same time includes fluctuations called shot noise, so-called quantum noise. Even if the detection unit 12 subtracts the dark current, the quantum noise associated with the dark current is reduced. It is not possible.

通常この特性を向上させるためｉ層４やｎ層５の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるｐ層３についても電子、ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。通常、前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは困難である。   Usually, in order to improve this characteristic, it is necessary to optimize the conditions for forming the i layer 4 and the n layer 5 and the annealing conditions after the formation. However, the p layer 3 which is another injection blocking layer also requires the same characteristics although the electrons and holes are reversed, and each condition needs to be optimized as well. Usually, the conditions for optimizing the former n layer and the latter p layer are not the same, and it is difficult to satisfy both conditions simultaneously.

つまり、同一光センサ内に二カ所の注入阻止層が必要なことは高ＳＮ比の光センサの形成を難しくする。   That is, the need for two injection blocking layers in the same optical sensor makes it difficult to form a high S / N ratio optical sensor.

これは図４（ｂ）のショットキー型においても同様である。また図４（ｂ）のショットキー型においては片方の注入阻止層にショットキーバリア層を用いているが、これは下部電極２とｉ層４の仕事関数の差を利用するもので、下部電極２の材料が限定されたり、界面の局在準位の影響が特性に大きく影響し、条件を満足させるのはさらに難しい。   The same applies to the Schottky type shown in FIG. In the Schottky type of FIG. 4B, a Schottky barrier layer is used as one of the injection blocking layers, and this uses the difference in work function between the lower electrode 2 and the i layer 4. It is more difficult to satisfy the conditions because the material of 2 is limited or the influence of the localized level of the interface greatly affects the characteristics.

また、さらにショットキーバリア層の特性を向上させるために、下部電極２とｉ層４の間に１００オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されているが、これはトンネル効果を利用し、ホールを下部電極２に導き、電子のｉ層４への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用しているため下部電極２の材料の限定は必要である。加えて電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため酸化膜や窒化膜は１００オングストローム前後と非常に薄くすることが要求される。そしてその厚さや膜質の制御は難しく生産性は低下する。   Further, in order to further improve the characteristics of the Schottky barrier layer, it has been reported that a thin silicon or metal oxide film or nitride film of about 100 angstroms is formed between the lower electrode 2 and the i layer 4. This uses the tunnel effect to improve the effect of guiding holes to the lower electrode 2 and blocking the injection of electrons into the i layer 4. The material of the lower electrode 2 is also used because the difference in work function is also used. Limitation of is necessary. In addition, the oxide film and the nitride film are required to be very thin, around 100 angstroms, in order to use the opposite properties of blocking electron injection and hole movement due to the tunnel effect. And it is difficult to control the thickness and film quality, and the productivity is lowered.

また、注入阻止層が２カ所必要なことは生産性を低下させるだけでなくコストもアップする要因となる。これは注入阻止層が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が生じた場合、光センサとしての所望の特性が得られないからである。   In addition, the need for two injection blocking layers not only reduces productivity but also increases costs. This is because the injection blocking layer is important in terms of characteristics, and if one of the two places is defective due to dust or the like, desired characteristics as an optical sensor cannot be obtained.

第二の理由を図２を用いて説明する。図２は薄膜の半導体膜で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装置を形成するうえで制御部の一部として利用することがある。図中図４と同一なものは同番号で示してある。図２において、７はゲート絶縁膜であり、６０は上部電極である。形成法を順を追って説明する。絶縁基板１上にゲート電極（Ｇ）として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極（Ｓ、Ｄ）として働く上部電極６０を順次成膜し、上部電極６０をエッチングしてソース、ドレイン電極を形成し、その後ｎ層５をエッチングしてチャネル部を構成している。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続に堆積する。   The second reason will be described with reference to FIG. FIG. 2 shows a layer structure of a field effect transistor (TFT) formed of a thin semiconductor film. The TFT may be used as a part of the control unit in forming the photoelectric conversion device. In the figure, the same elements as those in FIG. 4 are denoted by the same reference numerals. In FIG. 2, 7 is a gate insulating film, and 60 is an upper electrode. The formation method will be described step by step. A lower electrode 2 serving as a gate electrode (G), a gate insulating film 7, an i layer 4, an n layer 5, and an upper electrode 60 serving as source and drain electrodes (S, D) are sequentially formed on the insulating substrate 1. The electrode 60 is etched to form source and drain electrodes, and then the n layer 5 is etched to form a channel portion. The characteristics of the TFT are sensitive to the state of the interface between the gate insulating film 7 and the i layer 4 and are usually deposited continuously in the same vacuum in order to prevent contamination.

従来の光センサをこのＴＦＴと同一基板上に形成する場合、この層構成が問題となりコストアップや特性の低下を招く。この理由は図４に示した従来の光センサの構成が、図４（ａ）のＰＩＮ型が電極／ｐ層／ｉ層／ｎ層／電極、図４（ｂ）のショットキー型が電極／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者の層構成が異なるからである。これは同一プロセスで光センサ、ＴＦＴを同時に形成できないことを示し、必要な場所に必要な層を形成するためフォトリソ工程などが繰り返されるプロセスの複雑化による歩留まりの低下、コストアップを招く。また、ｉ層／ｎ層を共通化するにはゲート絶縁層７やｐ層３のエッチング工程が必要となり、先に述べた光センサの重要な層である注入阻止層のｐ層３とｉ層４が同一真空内で成膜できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜のエッチングにより汚染され、特性の劣化やＳＮ比の低下の原因になる。   When a conventional photosensor is formed on the same substrate as this TFT, this layer structure becomes a problem, resulting in an increase in cost and a decrease in characteristics. This is because the configuration of the conventional photosensor shown in FIG. 4 is such that the PIN type in FIG. 4A is an electrode / p layer / i layer / n layer / electrode, and the Schottky type in FIG. This is because the structure of i layer / n layer / electrode is different from that of TFT in the structure of electrode / insulating film / i layer / n layer / electrode. This indicates that the optical sensor and the TFT cannot be formed at the same time in the same process, and this leads to a decrease in yield and an increase in cost due to a complicated process in which a photolithography process is repeated in order to form a necessary layer in a required place. Further, in order to make the i layer / n layer common, an etching process of the gate insulating layer 7 and the p layer 3 is necessary, and the p layer 3 and the i layer of the injection blocking layer, which are important layers of the optical sensor described above. 4 cannot be formed in the same vacuum, or the interface between the important gate insulating film 7 and the i layer 4 of the TFT is contaminated by the etching of the gate insulating film, resulting in deterioration of characteristics and SN ratio.

また、前述した図４（ｂ）のショットキー型の特性を改善するため下部電極２とｉ層４の間に酸化膜や窒化膜を形成したものは膜構成の順は同一であるが先に述べたように酸化膜や窒化膜は１００オングストローム前後である必要がありゲート絶縁膜と共用することは困難である。図３にゲート絶縁膜とＴＦＴの歩留まりについて、我々が実験した結果を示す。ゲート絶縁膜厚が１０００オングストローム以下で歩留まりは急激に低下し、８００オングストロームで歩留まりは約３０％、５００オングストロームで歩留まりは０％、２５０オングストロームではＴＦＴの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないＴＦＴのゲート絶縁膜を共用化することは明らかに困難であり、これをデータが示している。   Further, in order to improve the Schottky type characteristics of FIG. 4B described above, an oxide film or nitride film formed between the lower electrode 2 and the i layer 4 has the same film configuration, but first. As described above, the oxide film or nitride film needs to be around 100 angstroms and is difficult to share with the gate insulating film. FIG. 3 shows the results of our experiments on the gate insulating film and TFT yield. When the gate insulating film thickness is 1000 angstroms or less, the yield is drastically reduced. At 800 angstroms, the yield is about 30%, at 500 angstroms, the yield is 0%, and even at 250 angstroms, even the operation of the TFT cannot be confirmed. It is clearly difficult to share the oxide film or nitride film of the photosensor using the tunnel effect with the gate insulating film of the TFT that must insulate electrons and holes, and the data shows this.

またさらに、図示していないが電荷や電流の積分値を得るのに必要となる素子である容量素子（以下コンデンサと記す）を従来の光センサと同一の構成でリークが少ない良好な特性ものを作るのは難しい。コンデンサは２つの電極間に電荷を蓄積するのが目的なため電極間の中間層には必ず電子とホールの移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ利用しているため熱的にリークの少ない良好な特性の中間層を得るのは難しいからである。   Furthermore, although not shown, a capacitive element (hereinafter referred to as a capacitor), which is an element necessary for obtaining an integrated value of electric charge and current, has the same configuration as that of a conventional optical sensor and has good characteristics with little leakage. It is difficult to make. Since capacitors are intended to store electric charge between two electrodes, an intermediate layer between the electrodes must always have a layer that prevents the movement of electrons and holes, whereas conventional photosensors use a semiconductor between the electrodes. This is because it is difficult to obtain an intermediate layer having good characteristics with little thermal leakage since only the layer is used.

このように光電変換装置を構成するうえで重要な素子であるＴＦＴやコンデンサとプロセス的にまたは特性的にマッチングが良くないことは複数の光センサを一次元もしくは二次元に多数配置し、この光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりが非常に悪く、低コストで高性能多機能な装置を作るうえで重大な問題になる場合がある。   In this way, TFTs and capacitors, which are important elements for constructing a photoelectric conversion device, have poor matching in terms of process or characteristics. A large number of photosensors are arranged one-dimensionally or two-dimensionally. In order to construct the entire system that sequentially detects signals, the number of processes is complicated and complicated, so the yield is very poor, and it may be a serious problem in producing a high-performance multifunction device at low cost.

本発明の目的はＳＮ比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することを目的とする。   An object of the present invention is to provide a photoelectric conversion device having a high S / N ratio and stable characteristics, a driving method thereof, and a system having the photoelectric conversion device.

又、本発明は歩留りが高く、生産が容易な光電変換装置及びそれを有するシステムを提供することを目的とする。   It is another object of the present invention to provide a photoelectric conversion device having a high yield and easy production, and a system having the photoelectric conversion device.

加えて本発明は、ＴＦＴと同一プロセスで形成することが可能で、生産プロセスの複雑化を生じることなく、低コストで作製可能な光電変換装置、その駆動方法及びそれを有するシステムを提供することを目的とする。   In addition, the present invention provides a photoelectric conversion device that can be formed in the same process as a TFT and can be manufactured at low cost without complicating the production process, a driving method thereof, and a system having the photoelectric conversion device. With the goal.

本発明は、上記課題を解決するための手段として、基台上に設けられた、Ｘ線を受けて電気信号に変換する変換素子の複数を二次元的に配置した変換部を有する基板と、
該変換素子に供給される信号または該変換素子から出力された信号のために設けられた集積回路素子と、
該基台と該集積回路素子を収容するケースと、
を有する変換装置を提供する。 As a means for solving the above-mentioned problems, the present invention provides a substrate having a conversion section provided on a base, two-dimensionally arranged with a plurality of conversion elements that receive X-rays and convert them into electrical signals,
An integrated circuit element provided for a signal supplied to or output from the conversion element;
A case for accommodating the base and the integrated circuit element;
A conversion device is provided.

本発明によればＳＮ比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。   According to the present invention, it is possible to provide a photoelectric conversion device having a high SN ratio and stable characteristics, a driving method thereof, and a system having the photoelectric conversion device.

又、本発明によれば歩留りが高く、生産が容易な光電変換装置を提供することができる。   In addition, according to the present invention, a photoelectric conversion device with high yield and easy production can be provided.

加えて、本発明によれば、ＴＦＴと同一プロセスで形成することが可能で、作製プロセスの複雑化を生じさせることがなく、低コストで作製可能な光電変換装置、その駆動方法及びそれを有するシステムを提供することができる。   In addition, according to the present invention, a photoelectric conversion device which can be formed in the same process as the TFT and can be manufactured at low cost without causing a complicated manufacturing process, a driving method thereof, and the same are provided. A system can be provided.

本発明によれば、光電変換装置内の光電変換部（光電変換素子）は注入阻止層が一カ所のみで光の入射量を検出することができ、プロセスの最適化が容易で、歩留まりの向上が図れ、製造コストの低減が可能で、ＳＮ比の高い低コストの光電変換装置を提供することができる。更に、第一の電極層／絶縁層／光電変換半導体層においてトンネル効果や、ショットキーバリアを利用していないため、電極材料は自由に選択でき、絶縁層の厚さやその他の制御も自由度が高い。また同時に形成する薄膜電界効果トランジスタ（ＴＦＴ）等のスイッチ素子および容量素子とはマッチングが良く、同一膜構成のため共通な膜として同時に形成可能でかつ光電変換素子、ＴＦＴ共に重要な膜構成は同一真空内で同時に形成可能であり、さらに光電変換装置を高ＳＮ化、低コスト化することができる。   According to the present invention, the photoelectric conversion unit (photoelectric conversion element) in the photoelectric conversion device can detect the amount of incident light with only one injection blocking layer, the process can be easily optimized, and the yield can be improved. Therefore, the manufacturing cost can be reduced, and a low-cost photoelectric conversion device with a high SN ratio can be provided. Furthermore, since the tunnel effect and Schottky barrier are not used in the first electrode layer / insulating layer / photoelectric conversion semiconductor layer, the electrode material can be freely selected, and the thickness of the insulating layer and other controls are also flexible. high. In addition, switching elements such as thin film field effect transistors (TFTs) and capacitive elements formed at the same time are well matched and can be simultaneously formed as a common film because of the same film structure, and the important film structure is the same for both photoelectric conversion elements and TFTs. They can be formed simultaneously in a vacuum, and the photoelectric conversion device can have a higher SN and lower cost.

また光電変換素子自身に光情報をキャリアとして蓄え、同時にリアルタイムに電流を流す性質を持つため簡単な構成で複合的な機能を持つ光電変換装置を提供できる。またコンデンサも中間層に絶縁層を含んでおり良好な特性で形成でき光電変換素子で得られた光情報の積分値を簡単な構成で出力できる高機能の光電変換装置が提供できる。   In addition, since the photoelectric conversion element itself has the property of storing optical information as a carrier and simultaneously flowing current in real time, it is possible to provide a photoelectric conversion device having a complex function with a simple configuration. In addition, the capacitor includes an insulating layer in the intermediate layer, can be formed with good characteristics, and can provide a highly functional photoelectric conversion device that can output an integrated value of optical information obtained by the photoelectric conversion element with a simple configuration.

また本発明では光電変換素子のリフレッシュ動作において、コンデンサ等の容量を介して行うことも可能で、印加電圧を下げた瞬間に突入電流を発生させることが可能となる。結果的にＴＦＴを用いてリフレッシュを行う場合に比べて、蓄積される突入電流が大幅に削減されよりＳＮ比の高い低コストの光電変換装置を提供することができる。   In the present invention, the refresh operation of the photoelectric conversion element can also be performed via a capacitor or the like, and an inrush current can be generated at the moment when the applied voltage is lowered. As a result, it is possible to provide a low-cost photoelectric conversion device with a much higher in-noise ratio and a significantly reduced in-rush current compared to the case where refresh is performed using TFTs.

また光電変換素子のリフレッシュ動作において、例えば光電変換素子の半導体注入阻止層がｎ型の場合即ち注入が阻止されるキャリアの電荷ｑが正の場合、Ｄ電極の電位をＧ電極の電位より高くする｛（ＶｒＧ・ｑ）＜（ＶＤ ・ｑ−ＶＦＢ・ｑ）｝ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となり、逆に光電変換素子の半導体注入阻止層ｐ型の場合即ち注入が阻止されるキャリアの電荷ｑが負の場合、Ｄ電極の電位をＧ電極の電位より低くする｛（ＶｒＧ・ｑ）＜（ＶＤ ・ｑ−ＶＦＢ・ｑ）｝ことにより、絶縁層と光電変換半導体層との界面欠陥への電子の出入りをさせなくすることが可能となるため、突入電流を減らすことができ、更にＳＮ比の高い低コストの光電変換装置を提供することができる。 Further, in the refresh operation of the photoelectric conversion element, for example, when the semiconductor injection blocking layer of the photoelectric conversion element is n-type, that is, when the charge q of the carrier to be blocked from injection is positive, the potential of the D electrode is made higher than the potential of the G electrode. {(V rG · q) <(V D · q−V FB · q)} makes it possible to prevent electrons from entering and leaving the interface defects between the insulating layer and the photoelectric conversion semiconductor layer. In the case of the semiconductor injection blocking layer p-type of the photoelectric conversion element, that is, when the charge q of carriers to be blocked is negative, the potential of the D electrode is made lower than the potential of the G electrode {(V rG · q) <(V D Q−V FB · q)} makes it possible to prevent electrons from entering and exiting the interface defects between the insulating layer and the photoelectric conversion semiconductor layer, thereby reducing the inrush current and the SN ratio. High-cost and low-cost photoelectric conversion device It can be.

また信号電荷蓄積用容量素子の積層構造を光電変換素子と同一にし、更にこの信号電荷蓄積用容量素子の絶縁層側の電極に蓄積することにより、信号電荷蓄積用容量素子を常にアキュムレーション状態で用いる事が可能となり、見かけ上信号電荷蓄積用容量素子を介して信号電荷がリークして生じるリーク電流を減らすことができ、ＳＮ比の高い低コストの光電変換装置を提供できる。   Further, the signal charge storage capacitor element is always used in the accumulation state by making the stacked structure of the signal charge storage capacitor element the same as that of the photoelectric conversion element and further storing the signal charge storage capacitor element on the insulating layer side electrode. As a result, it is possible to reduce leakage current caused by leakage of signal charges via the signal charge storage capacitor element, and to provide a low-cost photoelectric conversion device with a high S / N ratio.

又、複数個の光電変換素子をブロックに分割して、且つ別のブロックにおける信号転送動作とリフレッシュ動作を同一駆動線により同時に駆動することが可能な為、読み取り動作を高速に行うことができ、更に装置が小型化できる為、高歩留り、低コストな光電変換装置を提供することが可能となる。   In addition, since a plurality of photoelectric conversion elements can be divided into blocks and the signal transfer operation and the refresh operation in another block can be simultaneously driven by the same drive line, the reading operation can be performed at high speed. Further, since the device can be miniaturized, a high-yield and low-cost photoelectric conversion device can be provided.

また上記したような優れた特性を有する光電変換装置を利用することでより低コストで大面積・高機能・高特性のファクシミリやＸ線レントゲン装置を提供できる。   Further, by using the photoelectric conversion device having the excellent characteristics as described above, it is possible to provide a facsimile and an X-ray X-ray apparatus with a large area, high function, and high characteristics at a lower cost.

以下、本発明を必要に応じて図面を参照しながら説明する。   Hereinafter, the present invention will be described with reference to the drawings as necessary.

［実施形態１］
図１（ａ）および図１（ｂ）は、それぞれ順に、本発明の第１の実施形態に係る光電変換装置の光電変換部を説明するための模式的層構成図、光電変換装置の概略的回路図である。 [Embodiment 1]
FIG. 1A and FIG. 1B are schematic layer configuration diagrams for explaining the photoelectric conversion unit of the photoelectric conversion device according to the first embodiment of the present invention, and a schematic diagram of the photoelectric conversion device, respectively. It is a circuit diagram.

図１（ａ）においては、１はガラスなどで形成される絶縁基板、２はＡｌやＣｒなどで形成される下部電極である。７０は電子、ホール共に通過を阻止する窒化シリコンＳｉＮなどで形成される絶縁層であり、その厚さはトンネル効果により電子、ホールが通過できないほどの厚さである５００オングストローム以上に設定される。４は水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半導体層、５は光電変換半導体層４に透明電極６側からのホールの注入を阻止するａ−Ｓｉのｎ＋層で形成される注入阻止層、透明電極６はＩＴＯのようなインジウム又はスズを含む化合物、酸化物などで形成される。 In FIG. 1A, 1 is an insulating substrate formed of glass or the like, and 2 is a lower electrode formed of Al or Cr. Reference numeral 70 denotes an insulating layer formed of silicon nitride SiN or the like that blocks passage of both electrons and holes, and the thickness is set to 500 angstroms or more, which is a thickness that prevents electrons and holes from passing due to the tunnel effect. 4 is a photoelectric conversion semiconductor layer formed of an intrinsic semiconductor i layer of hydrogenated amorphous silicon (a-Si: H), and 5 is a-Si which prevents injection of holes from the transparent electrode 6 side into the photoelectric conversion semiconductor layer 4. injection blocking layer formed of the n + layer, the transparent electrode 6 of the compound containing indium and tin, such as ITO, is formed by an oxide.

図１（ｂ）において１００は図１（ａ）で示した光電変換部を記号化したものでＤが透明電極６側、Ｇが下部電極２側の電極を示している。１２０は検出部、１１０は電源部であり、電源部１１０はＤ電極に正の電位を与える正電源１１１、負の電位を与える負電源１１２の両者を切り換えるスイッチ１１３で構成される。スイッチ１１３はリフレッシュモードではｒｅｆｒｅｓｈ側、光電変換モードではｒｅａｄ側に接続されるよう制御される。   In FIG. 1B, 100 symbolizes the photoelectric conversion unit shown in FIG. 1A, where D indicates the electrode on the transparent electrode 6 side and G indicates the electrode on the lower electrode 2 side. Reference numeral 120 denotes a detection unit, and 110 denotes a power source unit. The power source unit 110 includes a switch 113 that switches between a positive power source 111 that applies a positive potential to the D electrode and a negative power source 112 that applies a negative potential. The switch 113 is controlled to be connected to the refresh side in the refresh mode and to the read side in the photoelectric conversion mode.

ここで本実施形態で使用している光電変換部１００の動作について説明する。図５（ａ），図５（ｂ）はそれぞれ本実施形態のリフレッシュモードおよび光電変換モードの動作を示す光電変換部のエネルギーバンド図で、光電変換部の各層の厚さ方向の状態を表している。   Here, the operation of the photoelectric conversion unit 100 used in the present embodiment will be described. FIG. 5A and FIG. 5B are energy band diagrams of the photoelectric conversion unit showing the operation of the refresh mode and the photoelectric conversion mode of the present embodiment, respectively, and represent the state in the thickness direction of each layer of the photoelectric conversion unit. Yes.

リフレッシュモード（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。この時一部のホールと電子はｎ層５，ｉ層４において再結合して消滅する。充分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される（図５（ａ））。   In the refresh mode (a), since the D electrode is given a negative potential with respect to the G electrode, holes indicated by black circles in the i layer 4 are guided to the D electrode by an electric field. At the same time, electrons indicated by white circles are injected into the i layer 4. At this time, some holes and electrons recombine in the n layer 5 and i layer 4 and disappear. If this state continues for a sufficiently long time, the holes in the i layer 4 are swept out of the i layer 4 (FIG. 5A).

この状態で光電変換モード（ｂ）になると、Ｄ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホールはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導びかれ、ホールはｉ層４内を移動し絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。この時電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため、電流がＧ電極から検出部１２０に流れる。この電流は光により発生した電子・ホール対に対応するため入射した光に比例する（図５（ｂ））。   When the photoelectric conversion mode (b) is entered in this state, the D electrode is given a positive potential with respect to the G electrode, so that the electrons in the i layer 4 are instantaneously guided to the D electrode. However, holes are not guided to the i layer 4 because the n layer 5 serves as an injection blocking layer. When light enters the i layer 4 in this state, the light is absorbed and an electron / hole pair is generated. The electrons are guided to the D electrode by the electric field, and the holes move in the i layer 4 and reach the interface of the insulating layer 70. However, since it cannot move into the insulating layer 70, it remains in the i layer 4. At this time, electrons move to the D electrode and holes move to the interface of the insulating layer 70 in the i layer 4, so that current flows from the G electrode to the detection unit 120 in order to maintain electrical neutrality in the element. This current is proportional to the incident light because it corresponds to the electron-hole pair generated by the light (FIG. 5B).

ある期間光電変換モード（ｂ）を保った後、再びリフレッシュモード（ａ）の状態になると、ｉ層４内に留まっていたホールは前述のようにＤ電極に導びかれ、同時にこのホールに対応した電荷が検出部１２０に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、検出部１２０に流れる電荷は光の総量に対応する。この時ｉ層４内に注入される電子の量に対応した電荷も流れるが、この量はおよそ一定なため差し引いて検出すればよい。   When the photoelectric conversion mode (b) is maintained for a certain period and then the refresh mode (a) is entered again, the holes remaining in the i layer 4 are led to the D electrode as described above, and at the same time correspond to this hole. The charged charges flow to the detection unit 120. The amount of holes corresponds to the total amount of light incident during the photoelectric conversion mode period, and the charge flowing through the detection unit 120 corresponds to the total amount of light. At this time, a charge corresponding to the amount of electrons injected into the i layer 4 also flows. However, since this amount is approximately constant, it may be detected by subtracting.

つまり、本実施形態においての光電変換部１００は、リアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施形態の大きな特徴といえる。検出部１２０は目的に応じてどちらか一方、もしくは両方を検出すればよい。   That is, the photoelectric conversion unit 100 in the present embodiment can output the total amount of light incident in a certain period at the same time as outputting the amount of light incident in real time. This is a major feature of this embodiment. The detection unit 120 may detect either one or both according to the purpose.

ここで図６を用いて本実施形態の動作について説明する。   Here, the operation of the present embodiment will be described with reference to FIG.

図６は図１の光電変換装置における動作のタイミングチャートである。図中Ｖｄｇは光電変換部１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入射がない。つまりダーク状態を示している。Ｉｓは検出部１２０に流れ込む電流を示し、横軸方向は時間の経過を示す。 FIG. 6 is an operation timing chart of the photoelectric conversion device of FIG. In the figure, V dg is a potential of the D electrode with respect to the G electrode of the photoelectric conversion unit 100, P indicates a light incident state, light is incident when ON, and light is not incident when OFF. That is, it shows a dark state. I s represents the current flowing into the detecting unit 120, the horizontal axis indicates the passage of time.

始めにスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されるとリフレッシュモードに入り、Ｖｄｇは負電圧となり、図５（ａ）のようにホールが掃き出され、また電子がｉ層４に注入されるにともない検出部１２０には図６のＥで示される負の突入電流Ｅが流れる。その後リフレッシュモードは終了し、スイッチ１１３がｒｅａｄ方向に接続されるとｉ層４内の電子が掃き出され正の突入電流Ｅ′が流れ光電変換モードに入る。この時光が入射されているとＡで示される光電流Ａが流れる。もし同様な動作でダーク状態であればＡ′で示されるように電流は流れない。よって光電流Ａを直接、もしくは一定の期間、光電流Ａを積分すれば光の入射を検出できる。 When the switch 113 is first connected in the refresh direction, the refresh mode is entered, V dg becomes a negative voltage, holes are swept out as shown in FIG. 5A, and electrons are injected into the i layer 4. A negative inrush current E indicated by E in FIG. Thereafter, the refresh mode ends, and when the switch 113 is connected in the read direction, electrons in the i layer 4 are swept out and a positive inrush current E ′ flows to enter the photoelectric conversion mode. At this time, if light is incident, a photocurrent A indicated by A flows. If the same operation is performed in the dark state, no current flows as indicated by A '. Therefore, if the photocurrent A is integrated directly or for a certain period, the incident light can be detected.

また、Ａの状態からスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分もしくは積分相当の値を得ればよい。直前の光電変換モードで光が入射していなければ突入電流はＢ′のように小さくなり、その差を検出すれば、光の入射を検出できる。また前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂからこれらを差し引いてもよい。   When the switch 113 is connected in the refresh direction from the state A, an inrush current B flows. This is an amount reflected in the total amount of incident light in the immediately preceding photoelectric conversion mode period, and the inrush current B may be integrated or a value corresponding to the integration may be obtained. If no light is incident in the immediately preceding photoelectric conversion mode, the inrush current is as small as B ′, and if the difference is detected, the incidence of light can be detected. Further, since the inrush currents E ′ and E ″ described above are approximately equal to the inrush current B ′, they may be subtracted from the inrush current B.

また、さらに、同じ光電変換モード期間であっても光の入射の状態が変化すれば、Ｃ，Ｃ′のようにＩＳは変化する。これを検出しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。 Still further, if the state change of the incident light even with the same photoelectric conversion mode period, C, I S as C 'varies. Even if this is detected, the incident state of light can be detected. That is, it is not always necessary to set the refresh mode every detection opportunity.

しかしながら、何らかの理由により、光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図５（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導びかれなくなり、ｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され、次の光電変換モードではＡ″のようにＡと等しい電流が得られる。   However, for some reason, when the photoelectric conversion mode period is long or the illuminance of incident light is strong, current may not flow even though light is incident as in D. As shown in FIG. 5C, a large number of holes remain in the i layer 4, and the electric field in the i layer 4 is reduced due to the holes, and the generated electrons are not guided to the D electrode. This is because it recombines with the inner hole. If the light incident state changes in this state, the current may flow in an unstable manner. However, if the refresh mode is set again, the holes in the i layer 4 are swept out, and in the next photoelectric conversion mode, A ″ is obtained. A current equal to A is obtained.

以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに連続的に変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることはいうまでもない。   In the above description, the incident light is described as being constant. However, the currents A, B, and C change continuously depending on the intensity of the incident light, and not only the presence / absence of incident light but also the intensity is quantitatively determined. Needless to say, it can be detected.

また、前述の説明において、リフレッシュモードで、ｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図５（ｃ）の状態にならなければよく、リフレッシュモードのＶｄｇの電圧、リフレッシュモードの期間、および、ｎ層５の注入阻止層の特性を決めればよい。 In the above description, when holes in the i layer 4 are swept out in the refresh mode, it is ideal to sweep out all the holes. However, sweeping out some of the holes is effective, and photocurrent A Alternatively, the value does not change from the case where everything is swept out in C, and there is no problem. Further, if sweeping is performed so that a constant amount always remains, the amount of light can be quantitatively detected also by the B current. In other words, the current value does not have to be in the D state, that is, the state shown in FIG. 5C, at the detection opportunity in the next photoelectric conversion mode, the voltage V dg in the refresh mode, the refresh mode period, and the n layer The characteristics of the injection blocking layer 5 may be determined.

また、さらに、リフレッシュモードにおいて、ｉ層４への電子の注入は必要条件でなく、Ｖｄｇの電圧は負に限定されるものでもない。ホールの一部がｉ層４から掃き出されればよい。ホールが多数ｉ層４に留まっている場合には、たとえＶｄｇが正の電圧であってもｉ層４内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。 Furthermore, in the refresh mode, injection of electrons into the i layer 4 is not a necessary condition, and the voltage of V dg is not limited to negative. It is only necessary that a part of the hole is swept from the i layer 4. This is because when many holes remain in the i layer 4, the electric field in the i layer 4 is applied in the direction in which the holes are guided to the D electrode even if V dg is a positive voltage. Similarly, the characteristics of the injection blocking layer of the n layer 5 are not required to be able to inject electrons into the i layer 4.

図７（ａ），図７（ｂ），図７（ｃ），図７（ｄ）は、それぞれ検出部の構成例を示したものである。１２１は電流Ａｍｐで代表される電流計、１２２は電圧計、１２３は抵抗器、１２４はコンデンサ、１２５はスイッチ素子、１２６はオペアンプである。   FIG. 7A, FIG. 7B, FIG. 7C, and FIG. 7D each show a configuration example of the detection unit. 121 is an ammeter represented by a current Amp, 122 is a voltmeter, 123 is a resistor, 124 is a capacitor, 125 is a switch element, and 126 is an operational amplifier.

図７（ａ）は直接電流を検出するもので、電流計１２１の出力は電圧や、増幅された電流である。図７（ｂ）は電流を抵抗器１２３に流して電圧を電圧計１２２で検出している。図７（ｃ）は電荷をコンデンサ１２４に蓄積し、その電圧を電圧計１２２で検出している。図７（ｄ）はオペアンプ１２６により電流の積分値を電圧として検出している。図７（ｃ），図７（ｄ）においてスイッチ素子１２５は毎回の検出に対して初期値を与える役割をし、検出の方法によって高抵抗の抵抗器に置き換えることも可能である。   FIG. 7A directly detects the current, and the output of the ammeter 121 is a voltage or an amplified current. In FIG. 7B, the current is passed through the resistor 123 and the voltage is detected by the voltmeter 122. In FIG. 7C, electric charge is accumulated in the capacitor 124, and the voltage is detected by the voltmeter 122. In FIG. 7D, the integrated value of the current is detected as a voltage by the operational amplifier 126. In FIG. 7C and FIG. 7D, the switch element 125 serves to give an initial value for each detection, and can be replaced with a high-resistance resistor depending on the detection method.

電流計や電圧計は、トランジスタやこれを組み合せたオペアンプ、抵抗、コンデンサ等で構成し、高速で動作するものを使用することができる。検出部はこれら４種に限定するものでなく、電流もしくは電荷を直接もしくは積分値を検出できればよく、電流もしくは電圧値を検出する検出器と、抵抗器、コンデンサ、スイッチ素子を組合せ、複数の光電変換部を同時もしくは順次出力するよう構成することもできる。   The ammeter and the voltmeter can be composed of a transistor, an operational amplifier, a resistor, a capacitor, and the like combined with each other, and can operate at high speed. The detection unit is not limited to these four types, and only needs to be able to detect current or charge directly or an integral value, and a combination of a detector that detects a current or voltage value, a resistor, a capacitor, and a switch element. The conversion units may be configured to output simultaneously or sequentially.

ラインセンサやエリアセンサを構成する場合は、電源部の配線やスイッチ素子と組合せてマトリックスで１０００ケ以上の光電変換部の電位を制御し、また検出する。この場合、スイッチ素子やコンデンサ、抵抗の一部は光電変換部と同一基板上に構成するとＳＮ比や、コスト面で有利である。この場合、本実施形態の光電変換部は代表的なスイッチ素子であるＴＦＴと同一膜構成のため同一プロセスで同時に形成することが可能であり低コストの高ＳＮ比の光電変換装置が実現できる。   In the case of configuring a line sensor or an area sensor, the potential of 1000 or more photoelectric conversion units is controlled and detected in a matrix in combination with wiring and switch elements of the power supply unit. In this case, it is advantageous in terms of SN ratio and cost if a part of the switch element, the capacitor, and the resistor are formed on the same substrate as the photoelectric conversion unit. In this case, since the photoelectric conversion unit of the present embodiment has the same film configuration as the TFT that is a typical switch element, it can be formed simultaneously in the same process, and a low-cost and high S / N ratio photoelectric conversion device can be realized.

［実施形態２］
図８は、本発明の光電変換装置の第２の実施形態を示す回路図である。なお先に説明した図と同一部分には同一符号を付している。光電変換部１００の層構成については図３（ａ）と同一である。１１４はＤ電極に正の電位を与える電源、１１５は光電変換部のリフレッシュモードにおいてＧ電極に正の電位を与える電源、および１１６は各モードを切り換える切り換えスイッチ素子である。このとき電源１１５は電源１１４と同等もしくは高電圧に設定されている。 [Embodiment 2]
FIG. 8 is a circuit diagram showing a second embodiment of the photoelectric conversion device of the present invention. In addition, the same code | symbol is attached | subjected to the same part as the figure demonstrated previously. The layer configuration of the photoelectric conversion unit 100 is the same as that in FIG. Reference numeral 114 denotes a power source for applying a positive potential to the D electrode, 115 is a power source for applying a positive potential to the G electrode in the refresh mode of the photoelectric conversion unit, and 116 is a changeover switch element for switching each mode. At this time, the power source 115 is set equal to or higher than the power source 114.

本実施形態では、細く４つのモードを持ち、それぞれ、（１）光電変換部リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換部リフレッシュモードは前記実施形態のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記実施形態の光電変換モードと光電変換部１００各層に同じ方向に電界が加っており、光電変換部１００の動作は基本的に同じである。以下各モードについて順次説明する。   In the present embodiment, there are four thin modes: (1) photoelectric conversion unit refresh mode, (2) G electrode initialization mode, (3) accumulation mode, and (4) detection mode. The photoelectric conversion unit refresh mode of (1) is the refresh mode of the above embodiment, and the G electrode initialization mode, the accumulation mode, and the detection mode of (2), (3), and (4) are the photoelectric conversion mode of the above embodiment. An electric field is applied to each layer in the same direction, and the operation of the photoelectric conversion unit 100 is basically the same. Each mode will be described in turn below.

光電変換部リフレッシュモード（１）ではスイッチ素子１１６は図中のｒｅｆｒｅｓｈの位置に接続され、電源１１５によってＧ電極には正の電位が与えられる。Ｄ電極には電源１１４により正の電位が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇはおよそ０もしくは負の電圧が与えられたことになる。すると光電変換部１００内のホールは掃き出されリフレッシュされる。 In the photoelectric conversion unit refresh mode (1), the switch element 116 is connected to the refresh position in the figure, and a positive potential is applied to the G electrode by the power supply 115. A positive potential is applied to the D electrode by the power supply 114, that is, the potential V dg of the D electrode with respect to the potential of the G electrode is approximately 0 or a negative voltage. Then, the holes in the photoelectric conversion unit 100 are swept out and refreshed.

次にスイッチ素子１１６は、ＧＮＤの位置に接続されＧ電源初期化モード（２）に移行しＧ電極はＧＮＤ電位が与えられる。このときＶｄｇは正の電圧になり、光電変換部１００は突入電流が流れた後光電変換モードになる。 Next, the switch element 116 is connected to the GND position and shifts to the G power supply initialization mode (2), and the GND potential is applied to the G electrode. At this time, V dg becomes a positive voltage, and the photoelectric conversion unit 100 enters the photoelectric conversion mode after an inrush current flows.

次にスイッチ素子１１６はｏｐｅｎの位置になり、蓄積モード（３）に移行し、Ｇ電極は直流的にオープンになる。しかし、実際には点線で示された光電変換部１００の等価的な容量成分ＣＳや浮遊容量ＣＯ により電位は保たれる。ここで光電変換部１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、ＣＳ やＣＯ に光の入射情報が電荷として蓄積される。一定の蓄積時間後スイッチ素子１１６がｓｅｎｓｅの位置に接続されると検出モード（４）に移行しＧ電極の電位はＧＮＤ電位に再び戻される。この時同時にＣＳ，ＣＯ に蓄積された電荷は検出部１２０に流れるが、この電荷は蓄積モードで光電変換部１００から流れ出た電流の積分と等しく、つまり光の入射の総量として検出部１２０により検出される。 Next, the switch element 116 is in the open position, the storage mode (3) is entered, and the G electrode is opened in a DC manner. However, in reality, the potential is maintained by the equivalent capacitance component CS and stray capacitance C O of the photoelectric conversion unit 100 indicated by the dotted line. Here, when light is incident on the photoelectric conversion unit 100, a corresponding current flows out from the G electrode, and the potential of the G electrode rises. That is, the incident light information is stored as electric charges in the C S and C O. When the switch element 116 is connected to the sense position after a certain accumulation time, the detection mode (4) is entered and the potential of the G electrode is returned to the GND potential again. At this time, the charges accumulated in C S and C 2 O simultaneously flow to the detection unit 120. This charge is equal to the integral of the current flowing out from the photoelectric conversion unit 100 in the accumulation mode, that is, the detection unit 120 is the total amount of incident light. Is detected.

さらに、スイッチ素子１１６は再びｒｅｆｒｅｓｈ位置に接続され以下動作が繰り返される。   Further, the switch element 116 is again connected to the refresh position, and the following operation is repeated.

以上本実施形態の特徴は、簡単な素子の組合せで、一定な長期間の蓄積時間に流れた電流の積分値が、検出モードの短期間に得られるところにありこのことは複数の光電変換部をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。   As described above, the feature of the present embodiment is that an integrated value of a current that flows during a fixed long-term accumulation time can be obtained in a short period of the detection mode with a combination of simple elements. It shows that a high S / N ratio photoelectric conversion device having a low-cost configuration can be constructed at low cost.

本実施形態の光電変換部の動作は基本的に第１の実施形態と等しいが、異なる点は光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下することである。このことは少ない光の入射量で図５の（ｃ）で示す状態になりやすいと言え、正常動作における入射光量の制限に成り得るが、これは浮遊容量ＣＯと並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。 The operation of the photoelectric conversion unit of this embodiment is basically the same as that of the first embodiment, except that the potential of the G electrode increases and the V dg decreases during the photoelectric conversion mode. This is likely to be the state shown in FIG. 5C with a small amount of incident light, which may limit the amount of incident light in normal operation, but this is positively accumulated in parallel with the stray capacitance CO. Can be easily improved by inserting a capacitor.

また検出部１２０は、コンデンサ１２４，スイッチ素子１２５，オペアンプ１２６で構成され、検出モード時に流れ込んだ電荷をコンデンサ１２４に蓄え、電圧に変換し、バッファーアンプを介して出力しており、このため検出モード時にＧ電極は完全なＧＮＤ電位にならないが、基本的な動作に影響を与えるものでない。なおコンデンサ１２４は他のモード時に、スイッチ素子１２５により初期化される。また、切り換えスイッチ素子１１６は多極性である必要もなく、たとえばＴＦＴのようなスイッチ素子を３ケで構成することもできる。   The detection unit 120 includes a capacitor 124, a switch element 125, and an operational amplifier 126. The charge flowing in the detection mode is stored in the capacitor 124, converted into a voltage, and output through a buffer amplifier. Sometimes the G electrode is not at full GND potential, but does not affect basic operation. Capacitor 124 is initialized by switch element 125 in other modes. Further, the changeover switch element 116 does not need to be multipolar, and for example, a switch element such as a TFT can be constituted by three pieces.

［実施形態３］
図９（ａ），図９（ｂ），図９（ｃ）は夫々光電変換部１００の別の実施形態を示す層構成図である。なお、先に説明した図と同一部分には同一符号を付している。 [Embodiment 3]
FIG. 9A, FIG. 9B, and FIG. 9C are layer configuration diagrams showing other embodiments of the photoelectric conversion unit 100, respectively. In addition, the same code | symbol is attached | subjected to the same part as the figure demonstrated previously.

図９（ａ）において、１０１は透明な絶縁基板であり、２１は透明な導電層を用いた下部透明電極である。６１は上部電極であり、必ずしも透明である必要はなく、Ａｌ等の金属でよい。入射光は透明絶縁基板１０１，透明電極２１，絶縁層７０を通過してｉ層４に入射する。   In FIG. 9A, 101 is a transparent insulating substrate, and 21 is a lower transparent electrode using a transparent conductive layer. Reference numeral 61 denotes an upper electrode, which is not necessarily transparent and may be a metal such as Al. Incident light passes through the transparent insulating substrate 101, the transparent electrode 21, and the insulating layer 70 and enters the i layer 4.

図９（ｂ）において、６２は上部電極であり、この電極はｎ層５を完全に覆っていない。よって、光はｎ層５を通過させてｉ層４に入射することができる。つまり電極６２はＡｌ等の金属でよく透明である必要はない。キャリアは上部電極６２を通って外部に出力される。   In FIG. 9B, 62 is an upper electrode, and this electrode does not completely cover the n layer 5. Therefore, light can pass through the n layer 5 and enter the i layer 4. That is, the electrode 62 may be a metal such as Al and need not be transparent. The carrier is output to the outside through the upper electrode 62.

図９（ｃ）は、電極６１を直接ｉ層４上に堆積している。この構成では電極６１からｉ層４へのホールの注入を電極６１とｉ層４の仕事関数の差からできる、ショットキーバリア層で阻止している。したがって、先に述べたｎ層５は堆積する必要はなく、さらに低コストの光電変換装置が構成できる。   In FIG. 9C, the electrode 61 is directly deposited on the i layer 4. In this configuration, the injection of holes from the electrode 61 to the i layer 4 is blocked by the Schottky barrier layer that can be obtained from the difference in work function between the electrode 61 and the i layer 4. Therefore, it is not necessary to deposit the n layer 5 described above, and a further low-cost photoelectric conversion device can be configured.

以上の説明から明らかなように、光電変換部は実施形態で示したものに限定するものではない。つまり第一の電極層、ホールおよび電子の移動を阻止する絶縁層、光電変換半導体層、第二の電極層があり、第二の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入を阻止する注入阻止層があればよい。   As is clear from the above description, the photoelectric conversion unit is not limited to that shown in the embodiment. In other words, there is a first electrode layer, an insulating layer that blocks the movement of holes and electrons, a photoelectric conversion semiconductor layer, and a second electrode layer, and the photoelectric conversion semiconductor layer is connected between the second electrode layer and the photoelectric conversion semiconductor layer. Any injection blocking layer that blocks hole injection may be used.

また、以上の説明において、キャリアであるホールと電子との関係を逆にして構成してもよい。たとえば注入阻止層はｐ層でもよい。この場合、上述の説明において、電圧や電界の印加を逆にし他の構成部を構成すれば同様の動作となる。   Further, in the above description, the relationship between holes as carriers and electrons may be reversed. For example, the injection blocking layer may be a p layer. In this case, in the above description, if the application of the voltage or electric field is reversed to configure other components, the same operation is performed.

さらに光電変換半導体はｉ層に限定するものでない。光が入射して電子、ホール対を発生する光電変換機能をもっていればよい。層構成も一層でなく多層で構成してもよく、また、組成などを層厚方向に連続的に変化させて連続的に特性を変化させたものでもよい。   Further, the photoelectric conversion semiconductor is not limited to the i layer. What is necessary is just to have the photoelectric conversion function which generate | occur | produces an electron and a hole pair when light injects. The layer structure may be a multilayer structure instead of a single layer, or the composition may be changed continuously in the layer thickness direction to continuously change the characteristics.

またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。また絶縁基板上への各層の堆積順も第一の電極、絶縁層…に限定されず、逆に第二の電極、注入阻止層…の順、つまり逆の順に積層した構成でもよい。   Furthermore, the insulating substrate does not need to be an insulator, and may be a conductor or a semiconductor in which an insulator is deposited. Further, the order of deposition of the respective layers on the insulating substrate is not limited to the first electrode, the insulating layer,..., And conversely, the second electrode, the injection blocking layer,.

もちろん図９（ａ）〜図９（ｃ）で説明した構成の光電変換部を有する場合も、上述した駆動方法を適用できるのはいうまでもない。   Of course, it is needless to say that the driving method described above can also be applied to the case where the photoelectric conversion unit having the configuration described in FIGS. 9A to 9C is provided.

［実施形態４］
図１０（ａ）は本実施形態に係る光電変換装置内の光電変換素子１００、スイッチ素子であるＴＦＴ２００および配線層４００の模式的層構成図、図１０（ｂ）は光電変換装置の概略的回路図である。図１０（ａ）において、図３と同じ番号で示される部分は同じものを示す。 [Embodiment 4]
10A is a schematic layer configuration diagram of the photoelectric conversion element 100, the switching element TFT 200 and the wiring layer 400 in the photoelectric conversion apparatus according to the present embodiment, and FIG. 10B is a schematic circuit of the photoelectric conversion apparatus. FIG. 10A, the same reference numerals as those in FIG. 3 denote the same parts.

本実施形態においては下部電極２および上部電極６を不透明電極で形成し、上部電極６は注入阻止層５を完全に覆わない構成にし上部より注入阻止層５を通して光の入射を可能にしている。しかし例えばＩＴＯ等の透明電極で上部もしくは下部電極を形成すれば上部電極６は注入阻止層５を覆う構成でも光の入射は可能である。   In this embodiment, the lower electrode 2 and the upper electrode 6 are formed of opaque electrodes, and the upper electrode 6 does not completely cover the injection blocking layer 5 so that light can enter from the upper portion through the injection blocking layer 5. However, if the upper or lower electrode is formed of a transparent electrode such as ITO, for example, light can be incident even if the upper electrode 6 covers the injection blocking layer 5.

また、２０２はＡｌやＣｒ等で形成されるゲート電極、２０７は窒化シリコンＳｉＮで形成されるゲート絶縁層、２０４は水素化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層で形成された半導体層、２０５は半導体層２０４とソース電極２０６およびドレイン電極２０８との間で電子の移動をさせるａ−Ｓｉのｎ層で形成されるオーミックコンタクト層である。   202 is a gate electrode formed of Al, Cr, or the like, 207 is a gate insulating layer formed of silicon nitride SiN, 204 is a semiconductor layer formed of an intrinsic semiconductor i layer of hydrogenated amorphous silicon a-Si, 205 Is an ohmic contact layer formed of an n layer of a-Si that moves electrons between the semiconductor layer 204 and the source electrode 206 and the drain electrode 208.

ソース電極２０６およびドレイン電極２０８はＡｌやＣｒなどの金属やポリシリコンで形成される。また光電変換素子１００の上部電極１０６とＴＦＴ２００のソース電極２０６はＡｌやＣｒの配線４０６で接続している。   The source electrode 206 and the drain electrode 208 are made of a metal such as Al or Cr, or polysilicon. The upper electrode 106 of the photoelectric conversion element 100 and the source electrode 206 of the TFT 200 are connected by a wiring 406 of Al or Cr.

図から明らかなように光電変換部とＴＦＴの層構成は同一であり同一絶縁基板１上に同一材料で同時に成膜することができ、また配線層も光電変換部とＴＦＴの各電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。   As can be seen from the figure, the layer structure of the photoelectric conversion part and the TFT is the same and can be formed simultaneously with the same material on the same insulating substrate 1, and the wiring layer is formed simultaneously with the photoelectric conversion part and each electrode of the TFT. It can be formed by a simple process by using a common film.

尚、図１０（ａ）においてはスイッチ素子であるＴＦＴ２００は１つが接続された例が示されているが、これは１つに限られるわけではない。   FIG. 10A shows an example in which one TFT 200 as a switching element is connected, but this is not limited to one.

図１０（ｂ）において、１００は図１０（ａ）で示した光電変換素子を記号化したもので、Ｄが上部電極６側、Ｇが下部電極２側の電極を示している。１２０は検出部、１１０は電源部であり、電源部１１０はＤ電極に正の電位を与える正電源１１１、負の電位を与える負電源１１２で構成される。また、図中２１０および２１１は図１０（ａ）で示したＴＦＴを記号化したものでｇ，ｓおよびｄがそれぞれゲート電極２０２、ソース電極２０６およびドレイン電極２０８を示している。図１０（ａ）では前述したように代表してＴＦＴ２００とし１個のみ示しているが実際には図１０（ｂ）に示したようにＴＦＴ２１０と２１１共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部１３０に接続されており、この制御部１３０によりリフレッシュモードではｒｅｆｒｅｓｈ−ＴＦＴ２１０、光電変換モードではｒｅａｄ−ＴＦＴ２１１がｏｎするように制御されている。   In FIG. 10 (b), 100 is a symbol of the photoelectric conversion element shown in FIG. 10 (a), where D indicates an electrode on the upper electrode 6 side and G indicates an electrode on the lower electrode 2 side. Reference numeral 120 denotes a detection unit, and 110 denotes a power source unit. The power source unit 110 includes a positive power source 111 that applies a positive potential to the D electrode and a negative power source 112 that applies a negative potential. In the figure, 210 and 211 symbolize the TFT shown in FIG. 10A, and g, s, and d indicate the gate electrode 202, the source electrode 206, and the drain electrode 208, respectively. In FIG. 10A, as described above, only one TFT 200 is shown as a representative, but in reality, both the TFTs 210 and 211 are formed on the same insulating substrate as shown in FIG. 10B. Each gate electrode is connected to the control unit 130, and the control unit 130 controls the refresh-TFT 210 in the refresh mode and the read-TFT 211 in the photoelectric conversion mode.

尚、本実施形態においては、実施形態１において説明したスイッチ１１３をｒｅａｄ−ＴＦＴ２１１とｒｅｆｒｅｓｈ−ＴＦＴ２１０とに具体的に示してあり、実施形態１でのｒｅａｄとｒｅｆｒｅｓｈの選択を制御部１３０からの信号によることが図１０（ｂ）に明記されているが、光電変換部の駆動方法については実施形態１においての説明を適用することができる。   In the present embodiment, the switch 113 described in the first embodiment is specifically shown in the read-TFT 211 and the refresh-TFT 210, and the selection of the read and refresh in the first embodiment is a signal from the control unit 130. Although it is specified in FIG. 10B, the description in Embodiment 1 can be applied to the driving method of the photoelectric conversion unit.

本実施形態においては光電変換部と代表的なスイッチ素子であるＴＦＴとを少なくとも一部が同一の層構成で形成できるため同一プロセスで同時に必要な層を堆積、パターンニングでき高歩留り、低コスト、高ＳＮ比の優れた光電変換装置を提供することができる。   In the present embodiment, at least a part of the photoelectric conversion unit and the TFT that is a typical switch element can be formed in the same layer configuration, so that necessary layers can be deposited and patterned simultaneously in the same process, with high yield, low cost, A photoelectric conversion device with an excellent high SN ratio can be provided.

［実施形態５］
図１１（ａ）は本発明の第５の実施形態に係る光電変換装置内の光電変換部１００、スイッチ素子であるＴＦＴ２００、容量素子であるコンデンサ３００、および配線層４００の層の模式的構成図、図１１（ｂ）は図１１（ａ）に適用可能な光電変換装置の概略的回路図である。図１１（ａ）及び図１１（ｂ）において、図１０（ａ）及び図１０（ｂ）と同じ番号のものは同じ部材を示すのでここでは説明を省略する。 [Embodiment 5]
FIG. 11A is a schematic configuration diagram of the layers of the photoelectric conversion unit 100, the switching element TFT 200, the capacitor element 300, and the wiring layer 400 in the photoelectric conversion device according to the fifth embodiment of the present invention. FIG. 11B is a schematic circuit diagram of a photoelectric conversion device applicable to FIG. 11 (a) and 11 (b), the same reference numerals as those in FIGS. 10 (a) and 10 (b) denote the same members, and the description thereof is omitted here.

尚、図１１（ａ）において、３０２はＡｌやＣｒ等で形成されるコンデンサの下部電極、３０７は窒化シリコンＳｉＮで形成される絶縁層、３０４は水素化アモルファスシリコンａ−Ｓｉの真性半導体ｉ層で形成された半導体層、３０５は半導体層３０４とコンデンサ上部電極３０６との間で電子の移動をさせるａ−Ｓｉのｎ層で形成されるオーミックコンタクト層である。コンデンサの上部電極３０６はＡｌやＣｒで形成される。ここで絶縁層３０７／半導体層３０４／オーミックコンタクト層３０５はコンデンサ３００の中間層として働き、絶縁層３０７を含んでいるためリークの少ない良好なコンデンサが形成されている。また光電変換素子１００の下部電極１０２とコンデンサの下部電極３０２はＡｌやＣｒの配線４０２で接続している。   In FIG. 11A, 302 is a lower electrode of a capacitor formed of Al, Cr or the like, 307 is an insulating layer formed of silicon nitride SiN, and 304 is an intrinsic semiconductor i layer of hydrogenated amorphous silicon a-Si. 305 is an ohmic contact layer formed of an n layer of a-Si that moves electrons between the semiconductor layer 304 and the capacitor upper electrode 306. The upper electrode 306 of the capacitor is made of Al or Cr. Here, the insulating layer 307 / semiconductor layer 304 / ohmic contact layer 305 functions as an intermediate layer of the capacitor 300, and since the insulating layer 307 is included, a good capacitor with little leakage is formed. Further, the lower electrode 102 of the photoelectric conversion element 100 and the lower electrode 302 of the capacitor are connected by a wiring 402 of Al or Cr.

図から明らかなように各素子の層構成は同一であり同一絶縁基板１上に各層は同一材料で同時に成膜することができ、また配線層も各素子の電極と同時に形成することが可能であり、共通の膜で構成することにより簡易的なプロセスで形成することができる。   As is apparent from the figure, the layer structure of each element is the same, and each layer can be formed simultaneously on the same insulating substrate 1 with the same material, and the wiring layer can be formed simultaneously with the electrodes of each element. It can be formed by a simple process by using a common film.

図１１（ｂ）では、図１０（ｂ）と較べて制御部１３０からの信号で駆動されるＤＥＴＥＣＴ ＴＦＴ（検出用ＴＦＴ）２１２を光電変換部１００と検出部１２０との間に介挿されている点と、光電変換部１００の一方の電極がコンデンサ３００を介して接地されている点が異なっている。   In FIG. 11B, a DETECT TFT (detection TFT) 212 driven by a signal from the control unit 130 is inserted between the photoelectric conversion unit 100 and the detection unit 120 as compared with FIG. The difference is that one electrode of the photoelectric conversion unit 100 is grounded via a capacitor 300.

又、本実施形態においても図１１（ａ）においては１つのＴＦＴがしめされているだけであるが、実施形態４と同様に代表的な一例を示してあるにすぎず、図１１（ｂ）に示されるｒｅａｄ ＴＦＴ２１１，ｒｅｆｒｅｓｈ ＴＦＴ２１０及びＤＥＴＥＣＴ ＴＦＴ２１２を同一基板上に形成できるのは云うまでもないことである。   Also, in this embodiment, only one TFT is shown in FIG. 11A, but only a representative example is shown as in Embodiment 4, and FIG. It goes without saying that the read TFT 211, the refresh TFT 210 and the DETECT TFT 212 shown in FIG.

図１１（ｂ）に示したようにＴＦＴ２１０〜２１２共に同一絶縁基板上に形成している。それぞれのゲート電極は制御部１３０に接続されており、この制御部１３０によりフレッシュモードではｒｅｆｒｅｓｈ−ＴＦＴ２１０、光電変換モードではｒｅａｄ−ＴＦＴ２１１がｏｎするように制御されている。また、ｄｅｔｅｃｔ−ＴＦＴ２１２はコンデンサ３００に蓄積された光電変換素子の出力の積分値を検出するタイミングで適宜ｏｎ／ｏｆｆするように制御されている。   As shown in FIG. 11B, the TFTs 210 to 212 are formed on the same insulating substrate. Each gate electrode is connected to the control unit 130, and the control unit 130 controls the refresh-TFT 210 in the fresh mode and the read-TFT 211 in the photoelectric conversion mode. Further, the detect-TFT 212 is controlled to be appropriately turned on / off at the timing of detecting the integrated value of the output of the photoelectric conversion element accumulated in the capacitor 300.

本実施形態の光電変換装置の駆動については実施形態４と同様に実施形態１で説明した駆動方法を適用できる。しかしながら、本実施形態においてはコンデンサ３００に電荷を蓄積しているので、図５及び図６を用いてあらためて説明する。   As with the fourth embodiment, the driving method described in the first embodiment can be applied to drive the photoelectric conversion device according to the present embodiment. However, in this embodiment, since the electric charge is accumulated in the capacitor 300, it will be described again with reference to FIGS.

本実施形態ではＤ電極はｎ層を完全には覆っていないがＤ電極とｎ層との間は電子の移動が自由に行われるためＤ電極とｎ層の電位は常に同電位であり以下の説明ではそれを前提としている。また、Ｇ電極は検出期間において検出部を介してＧＮＤ電位を与えられ、蓄積期間においてもコンデンサ３００によっておよそＧＮＤ電位に保たれる。   In this embodiment, the D electrode does not completely cover the n layer. However, since electrons move freely between the D electrode and the n layer, the potentials of the D electrode and the n layer are always the same. The explanation assumes that. Further, the G electrode is given a GND potential via the detection unit in the detection period, and is maintained at the GND potential by the capacitor 300 also in the accumulation period.

リフレッシュモードの図５（ａ）においてＤ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。このとき一部のホールと電子はｎ層５，ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。   In FIG. 5A in the refresh mode, since the D electrode is given a negative potential with respect to the G electrode, the holes indicated by black circles in the i layer 4 are guided to the D electrode by an electric field. At the same time, electrons indicated by white circles are injected into the i layer 4. At this time, some holes and electrons recombine in the n layer 5 and i layer 4 and disappear. If this state continues for a sufficiently long time, the holes in the i layer 4 are swept out of the i layer 4.

この状態で光電変換モードの図５（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるため、ｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホールはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。このとき電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため電流がＧ電極からコンデンサ３００に流れる。この電流は光により発生した電子・ホール対に対応するため、入射した光に比例する。ある期間光電変換モードの図５（ｂ）を保った後、再びリフレッシュモードの図５（ａ）の状態になると、ｉ層４に留まっていたホールは前述のようにＤ電極に導かれ、同時にこのホールに対応した電流がコンデンサ３００に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、電流は光の総量に対応する。この時ｉ層４内に注入される電子の量に対応した電流も流れるが、この量はおよそ一定なため差し引いて検出すればよい。つまり、本実施形態においての光電変換素子１００はリアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本実施形態の大きな特徴といえる。コンデンサ３００はこれらの出力のうち目的の出力を蓄積しその積分値をｄｅｔｅｃｔ−ＴＦＴをｏｎすることにより検出部１２０で検出すればよい。   In FIG. 5B in the photoelectric conversion mode in this state, the D electrode is given a positive potential with respect to the G electrode, so that the electrons in the i layer 4 are instantaneously guided to the D electrode. However, holes are not guided to the i layer 4 because the n layer 5 serves as an injection blocking layer. When light enters the i layer 4 in this state, the light is absorbed and electron / hole pairs are generated. The electrons are guided to the D electrode by the electric field, and the holes move in the i layer 4 and reach the interface between the i layer 4 and the insulating layer 70. However, since it cannot move into the insulating layer 70, it remains in the i layer 4. At this time, electrons move to the D electrode and holes move to the interface of the insulating layer 70 in the i layer 4, so that a current flows from the G electrode to the capacitor 300 in order to maintain electrical neutrality in the element. Since this current corresponds to the electron-hole pair generated by light, it is proportional to the incident light. After maintaining the photoelectric conversion mode in FIG. 5B for a certain period and then entering the state of the refresh mode in FIG. 5A again, the holes remaining in the i layer 4 are guided to the D electrode as described above, and at the same time A current corresponding to the hole flows through the capacitor 300. The amount of holes corresponds to the total amount of light incident during the photoelectric conversion mode period, and the current corresponds to the total amount of light. At this time, a current corresponding to the amount of electrons injected into the i layer 4 also flows, but since this amount is approximately constant, it may be detected by subtracting. That is, the photoelectric conversion element 100 in the present embodiment can output the total amount of light incident in a certain period at the same time as outputting the amount of light incident in real time. This is a major feature of this embodiment. The capacitor 300 may accumulate the target output among these outputs and detect the integrated value by the detection unit 120 by turning on the detect-TFT.

次に本実施形態の動作について説明する。図６は図１１（ａ）の光電変換装置における動作のタイミングチャートである。図中Ｖｄｇは光電変換素子１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、ＯＮで光が入射の状態、ＯＦＦで光の入射がない、つまりダーク状態を示している。ＩＳ はコンデンサ３００に流れ込む電流を示し、横軸方向は時間の経過を示す。始めに制御部１３０によりｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｎになるとリフレッシュモードに入りＶｄｇは負電圧となり図２（ａ）のようにホールが掃き出され、また電子がｉ層４に注入されるにともないコンデンサ３００には図６Ｅで示される負の突入電流Ｅが流れる。その後リフレッシュモードは終了しｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｆｆと同時にｒｅａｄ−ＴＦＴ２１１がｏｎに制御されるとＶｄｇは正電圧となりｉ層４内の電子が掃き出され、正の突入電流Ｅ′が流れ光電変換モードにはいる。この時光が入射されているとＡで示される光電流が流れる。もし同様な動作でダーク状態であればＡ′で示されるように電流は流れない。よって一定の期間光電流Ａを積分すれば光の入射を検出できる。また、Ａの状態からｒｅｆｒｅｓｈ−ＴＦＴ２１０がｏｎに制御されると突入電流Ｂが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分すれば光の入射を検出できる。直前の光電変換モードで光が入射していなければ突入電流はＢ′のように小さくなり、その差を検出すれば光の入射を検出できる。また前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂからこれを差し引いてもよい。つまり、突入電流Ｂの直前から突入電流Ｅ″の直後までコンデンサ３００によって積分すればよい。これは本実施形態の特徴でもあり特別な引き算器なしに、
（突入電流Ｂ−突入電流Ｅ″）
が得られる。 Next, the operation of this embodiment will be described. FIG. 6 is a timing chart of the operation in the photoelectric conversion device of FIG. In the figure, V dg is the potential of the D electrode with respect to the G electrode of the photoelectric conversion element 100, P indicates the light incident state, ON is the light incident state, OFF is the no light incident, that is, the dark state. Show. I S denotes a current flowing into the capacitor 300, the horizontal axis indicates the passage of time. First, when the refresh-TFT 210 is turned on by the control unit 130, a refresh mode is entered, V dg becomes a negative voltage, holes are swept out as shown in FIG. 2A, and the capacitor is injected as electrons are injected into the i layer 4. 300 flows a negative inrush current E shown in FIG. 6E. After that, when the refresh mode is finished and the refresh-TFT 210 is turned off and the read-TFT 211 is turned on simultaneously, V dg becomes a positive voltage, the electrons in the i layer 4 are swept out, and a positive inrush current E ′ flows and photoelectric conversion occurs. Enter the mode. At this time, if light is incident, a photocurrent indicated by A flows. If the same operation is performed in the dark state, no current flows as indicated by A '. Therefore, if the photocurrent A is integrated for a certain period, the incident light can be detected. Further, when the refresh-TFT 210 is controlled to be on from the state A, an inrush current B flows. This is an amount reflected in the total amount of incident light in the immediately preceding photoelectric conversion mode period. If this inrush current B is integrated, the incident light can be detected. If no light is incident in the immediately preceding photoelectric conversion mode, the inrush current is as small as B ', and if the difference is detected, the incident light can be detected. Further, since the inrush currents E ′ and E ″ described above are approximately equal to the inrush current B ′, it may be subtracted from the inrush current B. That is, the integration is performed by the capacitor 300 from immediately before the inrush current B to immediately after the inrush current E ″. do it. This is also a feature of this embodiment, and without a special subtractor,
(Inrush current B-Inrush current E ")
Is obtained.

また、さらに同じ光電変換モード期間であっても光の入射の状態が変化すれば、Ｃ，Ｃ′のようにＩＳ は変化する。これを積分しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。 Also, if further changes the state of the incident light even with the same photoelectric conversion mode period, C, I S as C 'varies. Even if this is integrated, the incident state of light can be detected. That is, it is not always necessary to set the refresh mode every detection opportunity.

しかしながら、何らかの理由により光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図５（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導かれなくなりｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され次の光電変換モードではＡ″のようにＡと等しい電流が得られる。   However, if for some reason the period of the photoelectric conversion mode is long or the illuminance of incident light is strong, current may not flow even though light is incident as in D. As shown in FIG. 5 (c), many holes remain in the i layer 4, and the electric field in the i layer 4 is reduced due to the holes, and the generated electrons are not guided to the D electrode. This is because they recombine with holes. If the light incident state changes in this state, the current may flow in an unstable manner. However, if the refresh mode is set again, the holes in the i layer 4 are swept away, and in the next photoelectric conversion mode, A ″. A current equal to A is obtained.

ここでコンデンサ３００による積分値を得る方法について説明する。まずｄｅｔｅｃｔ−ＴＦＴ２１２を制御部１３０によりｏｎし検出部を介してコンデンサ３００にＧＮＤ電位を与える。この時検出部１２０では流れる電荷を検出する必要はない。次にｄｅｔｅｃｔ−ＴＦＴ２１２をｏｆｆし積分が開始する。積分期間中はコンデンサ３００に流れた電流はコンデンサ３００に電荷として蓄えられる。このとき若干ではあるがコンデンサ３００の電位は上昇するがこれは光電変換素子１００の動作にはほとんど影響しない。ある一定期間積分した後ｄｅｔｅｃｔ−ＴＦＴ２１２をｏｎするとコンデンサ３００に蓄えられた電荷はｄｅｔｅｃｔ−ＴＦＴ２１２を通して検出部１２０に流れる。この電流は一定期間積分された積分値に対応するためこれを検出部１２０で検知すればよい。   Here, a method for obtaining an integral value by the capacitor 300 will be described. First, the detect-TFT 212 is turned on by the control unit 130 and a GND potential is applied to the capacitor 300 via the detection unit. At this time, the detection unit 120 does not need to detect the flowing charge. Next, the detect-TFT 212 is turned off to start integration. During the integration period, the current flowing in the capacitor 300 is stored in the capacitor 300 as electric charge. At this time, although the potential of the capacitor 300 is slightly increased, this hardly affects the operation of the photoelectric conversion element 100. When the detect-TFT 212 is turned on after integration for a certain period, the electric charge stored in the capacitor 300 flows to the detection unit 120 through the detect-TFT 212. Since this current corresponds to the integrated value integrated for a certain period, this may be detected by the detection unit 120.

以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流は共に連続で変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることは言うまでもない。   In the above description, the incident light is described as being constant. However, the currents A, B, and C change continuously depending on the intensity of the incident light, and not only the presence / absence of incident light but also the intensity is quantitatively detected. Needless to say, you can.

また、前述の説明において、リフレッシュモードでｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図５の（ｃ）の状態になっていなければよく、リフレッシュモードでのＶｄｇの電圧、リフレッシュモードの期間およびｎ層５の注入阻止層の特性を決めればよい。また、さらにリフレッシュモードにおいてｉ層４への電子の注入は必要条件ではなく、Ｖｄｇの電圧は負に限定されるものでもない。ホールが多数ｉ層４に留まっている場合には例えＶｄｇが正の電圧であってもｉ層内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。 Further, in the above description, when holes in the i layer 4 are swept out in the refresh mode, it is ideal to sweep out all the holes, but it is effective even by sweeping out some holes, and the photocurrent A or The value is the same as when everything is swept out in C, and there is no problem. Further, if sweeping is performed so that a constant amount always remains, the amount of light can be quantitatively detected also by the B current. That is, it is sufficient that the current value is not in the D state, that is, the state of (c) in FIG. 5 at the detection opportunity in the next photoelectric conversion mode, the voltage of V dg in the refresh mode, the refresh mode period, and n The characteristics of the injection blocking layer of layer 5 may be determined. Further, in the refresh mode, injection of electrons into the i layer 4 is not a necessary condition, and the voltage of V dg is not limited to negative. This is because when a large number of holes remain in the i layer 4, even if V dg is a positive voltage, the electric field in the i layer is applied in the direction leading the holes to the D electrode. Similarly, the characteristics of the injection blocking layer of the n layer 5 are not required to be able to inject electrons into the i layer 4.

尚、検出部としては図７に一例を挙げて説明した多くのタイプを使用し得るものである。   As the detection unit, many types described with an example in FIG. 7 can be used.

本実施形態においてはコンデンサ３００を有しているので所望の期間の光電変換した信号を蓄積することができ、より一層高感度、高ＳＮ比化をはかることができる。   In the present embodiment, since the capacitor 300 is provided, it is possible to accumulate a photoelectrically converted signal in a desired period, and it is possible to achieve higher sensitivity and higher SN ratio.

［実施形態６］
図１２は本発明の光電変換装置の第６の実施形態を示す回路図である。なお、先に説明した図と同一部分には同一符号を付している。光電変換素子１００、及びスイッチ素子であるＴＦＴ２２０〜２２２の層構成については図１０（ａ）の光電変換素子１００、ＴＦＴ２００を適用可能である。１１４はＤ電極に正の電位を与える電源Ｖｄ 、１１５は光電変換素子のリフレッシュモードにおいてＧ電極に正の電位を与える電源Ｖｇ である。この時電源１１５は電源１１４と同等もしくは高電圧に設定されている。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制御部１３１〜１３３でｏｎ／ｏｆｆを制御されている。破線で囲まれている部分１２０が検出部であり、以下述べるように光電変換素子１００に入射する光を検出している。 [Embodiment 6]
FIG. 12 is a circuit diagram showing a sixth embodiment of the photoelectric conversion device of the present invention. In addition, the same code | symbol is attached | subjected to the same part as the figure demonstrated previously. The photoelectric conversion element 100 and the TFT 200 in FIG. 10A can be applied to the layer configuration of the photoelectric conversion element 100 and the TFTs 220 to 222 which are switch elements. Reference numeral 114 denotes a power supply V d that applies a positive potential to the D electrode, and reference numeral 115 denotes a power supply V g that applies a positive potential to the G electrode in the refresh mode of the photoelectric conversion element. At this time, the power source 115 is set equal to or higher than the power source 114. The gate electrodes of the TFTs 220 to 222 are on / off controlled by the control units 131 to 133, respectively. A portion 120 surrounded by a broken line is a detection unit, and detects light incident on the photoelectric conversion element 100 as described below.

本実施形態では細かく４つのモードを持ち、それぞれ（１）光電変換素子リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換素子リフレッシュモードは前記の実施形態のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記の実施形態の光電変換モードと対応し、光電変換素子１００の各層には同じ方向に電界が加わっており、光電変換素子１００の動作は基本的に同じである。以下各モードについて順次説明する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変換素子リフレッシュモード（１）では制御部１３１によりＴＦＴ２２０がｏｎし、電源１１５によってＧ電極には正の電位Ｖｇ が与えられる。Ｄ電極には電源１１４により正の電位Ｖｄ が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇは（Ｖｄ −Ｖｇ ）が与えられたことになる。すると光電変換素子１００内のホールは掃き出されリフレッシュされる。次にＴＦＴ２２０がｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、Ｇ電極初期化モード（２）に移行し、Ｇ電極はＧＮＤ電位が与えられる。この時Ｖｄｇは正の電圧になり、光電変換素子１００は突入電流が流れた後光電変換モードになる。次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープンになる。しかし実際には点線で示された光電変換素子１００の等価的な容量成分ＣＳ や浮遊容量ＣＯ により電位は保たれる。ここで光電変換素子１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、ＣＳ やＣＯ に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部１３３によりＴＦＴ２２２がｏｎし、検出モード（４）に移行する。この時ＣＳ やＣＯ に蓄積された電荷はＴＦＴ２２２を通してオペアンプ１２６側に流れるが、この電荷は蓄積モードで光電変換素子１００から流れ出た電流の積分値に対応し、つまり光の入射の総量としてオペアンプ１２６、コンデンサ１２４およびスイッチ素子１２５で構成された積分器により検出される。この積分器は検出モード（４）に移行する前に図示していない制御部によりスイッチ素子１２５をｏｎしコンデンサ１２４を放電し初期化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部１３１によりＴＦＴ２２０が再びｏｎし、以下動作が繰り返される。 In this embodiment, there are finely four modes, which are (1) photoelectric conversion element refresh mode, (2) G electrode initialization mode, (3) accumulation mode, and (4) detection mode, respectively. The photoelectric conversion element refresh mode of (1) is the refresh mode of the above embodiment, and the G electrode initialization mode, the accumulation mode, and the detection mode of (2), (3), and (4) are the photoelectric mode of the above embodiment. Corresponding to the conversion mode, an electric field is applied to each layer of the photoelectric conversion element 100 in the same direction, and the operation of the photoelectric conversion element 100 is basically the same. Each mode will be described in turn below. After three TFT220~222 is off, the photoelectric conversion element refresh mode (1), the control unit 131 TFT 220 is on, a positive potential V g is applied to the electrode G by the power supply 115. A positive potential V d is applied to the D electrode by the power supply 114, that is, the potential V dg of the D electrode with respect to the potential of the G electrode is (V d −V g ). Then, the holes in the photoelectric conversion element 100 are swept out and refreshed. Next, after the TFT 220 is turned off, the TFT 221 is turned on by the control unit 132, the G electrode initialization mode (2) is entered, and the GND potential is applied to the G electrode. At this time, V dg becomes a positive voltage, and the photoelectric conversion element 100 enters the photoelectric conversion mode after an inrush current flows. Next, the TFT 221 is turned off, and the G electrode is opened in a DC manner. However, in reality, the potential is maintained by the equivalent capacitance component CS and stray capacitance CO of the photoelectric conversion element 100 indicated by the dotted line. Here, when light is incident on the photoelectric conversion element 100, a corresponding current flows out from the G electrode, and the potential of the G electrode rises. That is, the incident light information is stored as electric charges in the C S and C O. After a certain accumulation time, the control unit 133 turns on the TFT 222 and shifts to the detection mode (4). While flowing through the case C S and C O the charge stored in the TFT222 the operational amplifier 126 side, as the total amount of the charge corresponding to the integrated value of current flowing out of the photoelectric conversion element 100 in the accumulation mode, that is the light incident Detection is performed by an integrator including an operational amplifier 126, a capacitor 124, and a switch element 125. This integrator is initialized by turning on the switch element 125 and discharging the capacitor 124 by a control unit (not shown) before shifting to the detection mode (4). Further, after the TFT 222 is turned off, the TFT 220 is turned on again by the control unit 131, and the following operation is repeated.

以上、本実施形態の特徴は素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。本実施形態の光電変換素子の動作は基本的に第１の実施形態と等しいが、異なる点は光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下することである。このことは少ない光の入射量で図５（ｃ）で示す状態になりやすく、正常動作における入射光量の制限になり得るが、これは浮遊容量ＣＯ と並列に積極的に大きな蓄積用コンデンサを挿入することで容易に改善できる。 As described above, the feature of this embodiment is that the integrated value of the current that flows during a constant long accumulation time can be obtained in a short time in the detection mode by combining the elements, and the load on the operational amplifier, which is expensive, is light. This shows that a high S / N ratio photoelectric conversion device having a plurality of photoelectric conversion elements can be configured at low cost. The operation of the photoelectric conversion element of this embodiment is basically the same as that of the first embodiment, except that the potential of the G electrode increases and V dg decreases during the photoelectric conversion mode. This is likely to be in the state shown in FIG. 5C with a small amount of incident light, and may limit the amount of incident light in normal operation. This is because a large storage capacitor is actively added in parallel with the stray capacitance CO. It can be easily improved by inserting.

図１３（ａ）に図１２で示した光電変換装置の模式的平面図、図１３（ｂ）に図１３（ａ）の模式的平面図で図示したＡ−Ｂ間の模式的断面図を示す。図１３（ａ）において詳細に図示できない部分は図１２と同じ記号で示している。１００は光電変換素子、２２０〜２２２はＴＦＴ、４０２並びに４０６は各素子を電気的に結ぶ配線でありコンタクトホール４０８を介して接続されている。図１３（ｂ）において４１２並びに４１６は他の構成部と結ぶ配線である。ここで図１３により各素子の形成方法について順に説明する。   13A is a schematic plan view of the photoelectric conversion device shown in FIG. 12, and FIG. 13B is a schematic cross-sectional view taken along line A-B shown in the schematic plan view of FIG. . Portions that cannot be illustrated in detail in FIG. 13A are denoted by the same symbols as in FIG. Reference numeral 100 denotes a photoelectric conversion element, reference numerals 220 to 222 denote TFTs, and reference numerals 402 and 406 denote wirings that electrically connect the elements, and are connected via contact holes 408. In FIG. 13B, reference numerals 412 and 416 denote wirings connected to other components. Here, the formation method of each element will be described in order with reference to FIG.

まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子１００の下部電極、ＴＦＴ２２０〜２２２のゲート電極、および下部配線４０２と４１２が形成される。   First, about 500 angstroms of Cr is deposited as a lower metal layer 2 on the glass substrate 1 which is an insulating material by sputtering or the like, and then unnecessary areas are etched by patterning by photolithography. Thereby, the lower electrode of the photoelectric conversion element 100, the gate electrodes of the TFTs 220 to 222, and the lower wirings 402 and 412 are formed.

次に、ＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これらの各層は光電変換素子１００の絶縁層／光電変換半導体層／ホール注入阻止層、およびＴＦＴ２２０〜２２２のゲート絶縁膜／半導体層／オーミックコンタクト層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。   Next, SiN layer 70 / i layer 4 / n layer 5 are deposited by the CVD method in the same vacuum at about 2000/5000/500 mm, respectively. Each of these layers becomes an insulating layer / photoelectric conversion semiconductor layer / hole injection blocking layer of the photoelectric conversion element 100, and a gate insulating film / semiconductor layer / ohmic contact layer of the TFTs 220 to 222. It is also used as a cross insulation layer for upper and lower wiring. The thickness of each layer is not limited to this, and can be optimally designed depending on the voltage, current, charge, incident light quantity, etc. used as a photoelectric conversion device, but at least SiN cannot pass electrons and holes, and as a gate insulating film of TFT 500 angstroms or more capable of functioning is desirable.

各層堆積後、コンタクトホール４０８になるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリングラフィによりパターニングし不必要なエリアをエッチングし光電変換素子１００の上部電極、ＴＦＴ２２０〜２２２の主電極であるソース電極並びにドレイン電極、および上部配線４０６と４１６が形成される。同時にコンタクトホール４０８では、下部配線４０２と上部配線４０６が接続されている。   After depositing each layer, the area that becomes the contact hole 408 is etched, and then Al is deposited as the upper metal layer 6 by sputtering or the like at about 10,000 angstroms. Further, patterning is performed by photolithography, and unnecessary areas are etched to form an upper electrode of the photoelectric conversion element 100, a source electrode and a drain electrode that are main electrodes of the TFTs 220 to 222, and upper wirings 406 and 416. At the same time, in the contact hole 408, the lower wiring 402 and the upper wiring 406 are connected.

さらにＴＦＴ２２０〜２２２のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングして各素子が分離される。これで光電変換素子１００、ＴＦＴ２２０〜２２２、下部配線４０２，４１２、上部配線４０６，４１６、およびコンタクトホール４０８が完成する。また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆う。   Further, the n layer is etched by RIE only in the channel portions of the TFTs 220 to 222, and then the unnecessary SiN layer 70 / i layer 4 / n layer 5 is etched to separate the elements. Thus, the photoelectric conversion element 100, the TFTs 220 to 222, the lower wirings 402 and 412, the upper wirings 406 and 416, and the contact hole 408 are completed. Although not shown, the upper part of each element is usually covered with a passivation film such as SiN in order to improve durability.

以上の説明の通り本実施形態では光電変換素子１００、ＴＦＴ２２０〜２２２、及び配線部３００とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができ、また光電変換素子１００内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成でき、さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成でき、総合的に高歩留りでかつ低コストで高性能の光電変換装置の生産を可能としている。   As described above, in the present embodiment, the common lower metal layer 2, the SiN layer 7 / i layer 4 / n layer 5, and the upper metal on which the photoelectric conversion element 100, the TFTs 220 to 222, and the wiring part 300 are simultaneously deposited. The layer 6 can be formed only by etching each layer, and there is only one injection blocking layer in the photoelectric conversion element 100 and can be formed in the same vacuum. The i-layer interface can also be formed in the same vacuum, and it is possible to produce a high-performance photoelectric conversion device with high yield and low cost.

［実施形態７］
図１４は本発明の光電変換装置の第７の実施形態を示す回路図である。なお、先に説明した図と同一機能の部分には、同一符号を付している。光電変換素子１００、ＴＦＴ２２０〜２２２、およびコンデンサ３００の層構成については図１１（ａ）と同一である。１１４はＤ電極に正の電位を与える電源Ｖｄ 、１１５は光電変換素子のリフレッシュモードにおいてＧ電極に正の電位を与える電源Ｖｇ である。この時電源１１５は電源１１４と同等もしくは高電圧に設定されている。各ＴＦＴ２２０〜２２２のゲート電極はそれぞれ制御部１３１〜１３３でｏｎ／ｏｆｆを制御されている。破線で囲まれている部分１２０が検出部であり、以下述べるように光電変換素子１００に入射する光を検出している。 [Embodiment 7]
FIG. 14 is a circuit diagram showing a seventh embodiment of the photoelectric conversion device of the present invention. In addition, the same code | symbol is attached | subjected to the part of the same function as the figure demonstrated previously. The layer configuration of the photoelectric conversion element 100, the TFTs 220 to 222, and the capacitor 300 is the same as that in FIG. Reference numeral 114 denotes a power supply V d that applies a positive potential to the D electrode, and reference numeral 115 denotes a power supply V g that applies a positive potential to the G electrode in the refresh mode of the photoelectric conversion element. At this time, the power source 115 is set equal to or higher than the power source 114. The gate electrodes of the TFTs 220 to 222 are on / off controlled by the control units 131 to 133, respectively. A portion 120 surrounded by a broken line is a detection unit, and detects light incident on the photoelectric conversion element 100 as described below.

本実施形態では細かく４つのモードを持ち、それぞれ（１）光電変換素子リフレッシュモード、（２）Ｇ電極初期化モード、（３）蓄積モード、（４）検出モードである。（１）の光電変換素子リフレッシュモードは前記の実施形態のリフレッシュモードと、また（２），（３），（４）のＧ電極初期化モード、蓄積モード、検出モードは前記の実施形態の光電変換モードと対応し、光電変換素子１００の各層には同じ方向に電界が加わっており、光電変換素子１００の動作は基本的に同じである。以下各モードについて順次説明する。３つのＴＦＴ２２０〜２２２がｏｆｆ後、光電変換素子リフレッシュモード（１）では制御部１３１によりＴＦＴ２２０がｏｎし、電源１１５によってＧ電極には正の電位Ｖｇ が与えられる。Ｄ電極には電源１１４により正の電位Ｖｄ が与えられており、つまり、Ｄ電極のＧ電極の電位に対しての電位Ｖｄｇは（Ｖｄ −Ｖｇ ）が与えられたことになる。すると光電変換素子１００内のホールは掃き出されリフレッシュされる。次にＴＦＴ２２０がｏｆｆ後、制御部１３２によりＴＦＴ２２１がｏｎし、Ｇ電極初期化モード（２）に移行し、Ｇ電極はＧＮＤ電位が与えられる。この時Ｖｄｇは正の電圧になり、光電変換素子１００は突入電流が流れた後光電変換モードになる。次にＴＦＴ２２１はｏｆｆし、Ｇ電極は直流的にオープンになる。しかしコンデンサ３００により電位は保たれる。ここで光電変換素子１００に光が入射していると対応する電流がＧ電極から流れ出し、Ｇ電極の電位は上昇する。つまり、コンデンサ３００に光の入射情報が電荷として蓄積される。一定の蓄積時間後制御部１３３によりＴＦＴ２２２がｏｎし、検出モード（４）に移行する。この時コンデンサ３００に蓄積された電荷はＴＦＴ２２２を通してオペアンプ１２６側に流れるが、この電荷は蓄積モードで光電変換素子１００から流れ出た電流の積分値に対応し、つまり光の入射の総量としてオペアンプ１２６、コンデンサ１２４およびスイッチ素子１２５で構成された積分器により検出される。この積分器は検出モード（４）に移行する前に図示していない制御部によりスイッチ素子１２５をｏｎしコンデンサ１２４を放電し初期化しておく。さらに、ＴＦＴ２２２がｏｆｆ後、制御部１３１によりＴＦＴ２２０が再びｏｎし以下動作が繰り返される。 In this embodiment, there are finely four modes, (1) photoelectric conversion element refresh mode, (2) G electrode initialization mode, (3) accumulation mode, and (4) detection mode. The photoelectric conversion element refresh mode of (1) is the refresh mode of the above embodiment, and the G electrode initialization mode, the accumulation mode, and the detection mode of (2), (3), and (4) are the photoelectric mode of the above embodiment. Corresponding to the conversion mode, an electric field is applied to each layer of the photoelectric conversion element 100 in the same direction, and the operation of the photoelectric conversion element 100 is basically the same. Each mode will be described in turn below. After three TFT220~222 is off, the photoelectric conversion element refresh mode (1), the control unit 131 TFT 220 is on, a positive potential V g is applied to the electrode G by the power supply 115. The D electrode positive potential V d are given by the power supply 114, that is, the potential V dg of the relative potential of the G electrode of the D electrode will be given the (V d -V g). Then, the holes in the photoelectric conversion element 100 are swept out and refreshed. Next, after the TFT 220 is turned off, the TFT 221 is turned on by the control unit 132 and the G electrode initialization mode (2) is entered, and the GND potential is applied to the G electrode. At this time, V dg becomes a positive voltage, and the photoelectric conversion element 100 enters the photoelectric conversion mode after an inrush current flows. Next, the TFT 221 is turned off, and the G electrode is opened in a DC manner. However, the potential is maintained by the capacitor 300. Here, when light is incident on the photoelectric conversion element 100, a corresponding current flows out from the G electrode, and the potential of the G electrode rises. That is, light incident information is accumulated in the capacitor 300 as electric charges. After a certain accumulation time, the control unit 133 turns on the TFT 222 and shifts to the detection mode (4). At this time, the electric charge accumulated in the capacitor 300 flows to the operational amplifier 126 side through the TFT 222. This electric charge corresponds to the integral value of the current flowing out from the photoelectric conversion element 100 in the accumulation mode, that is, the operational amplifier 126, It is detected by an integrator composed of a capacitor 124 and a switch element 125. This integrator is initialized by turning on the switch element 125 and discharging the capacitor 124 by a control unit (not shown) before shifting to the detection mode (4). Further, after the TFT 222 is turned off, the TFT 220 is turned on again by the control unit 131 and the following operation is repeated.

以上本実施形態の特徴は簡単な素子の組み合わせで、一定な長時間の蓄積時間に流れた電流の積分値が、検出モードの短時間に得られるところにあり、高コストであるオペアンプの負荷が軽く複数の光電変換素子をもつ高ＳＮ比の光電変換装置が低コストで構成できることを示している。本実施形態の光電変換装置の動作において第１の実施形態と同様に光電変換モード中にＧ電極の電位が上昇し、Ｖｄｇが低下する。このことは少ない光の入射量で図５（ｃ）で示す状態になりやすく、正常動作における入射光量の制限に成り得るが、これはコンデンサ３００を十分に大きくすることで改善できる。逆に少ない光の検出でよい場合は積極的な素子としてコンデンサ３００を構成しなくとも点線で示した光電変換素子１００の持つ浮遊容量ＣＳ が容量素子として働き動作可能である。この浮遊容量ＣＳ は光電変換素子１００の上部電極１０６の面積により調整することができる。 As described above, the feature of this embodiment is that the integrated value of the current that flows during a constant long accumulation time can be obtained in a short time in the detection mode with a simple combination of elements. This shows that a high-S / N ratio photoelectric conversion device that is light and has a plurality of photoelectric conversion elements can be configured at low cost. In the operation of the photoelectric conversion apparatus according to the present embodiment, the potential of the G electrode increases during the photoelectric conversion mode, and V dg decreases, as in the first embodiment. This is likely to be in the state shown in FIG. 5C with a small amount of incident light, which may limit the amount of incident light in normal operation, but this can be improved by making the capacitor 300 sufficiently large. If good in reverse to less light detection is operable serves as the floating capacitance C S is the capacitance element having a photoelectric conversion element 100 shown in dotted lines without constitute a capacitor 300 as active elements. The stray capacitance C S can be adjusted by the area of the upper electrode 106 of the photoelectric conversion element 100.

図１５（ａ）に図１４で示した光電変換装置の平面図、図１５（ｂ）に図１５（ａ）の平面図で図示したＡ−Ｂ間の断面図を示す。図１５（ａ）において詳細に図示できない部分は図１４と同じ記号で示している。１００は光電変換素子、２２０〜２２２はＴＦＴ、３００はコンデンサ、４０２並びに４０６は各素子を電気的に結ぶ配線でありコンタクトホール４０８を介して接続されている。図１５（ｂ）において４１２並びに４１６は他の構成部と結ぶ配線である。ここで図１５により各素子の形成方法について順に説明する。   FIG. 15A shows a plan view of the photoelectric conversion device shown in FIG. 14, and FIG. 15B shows a cross-sectional view taken along the line A-B shown in the plan view of FIG. Portions that cannot be shown in detail in FIG. 15A are denoted by the same symbols as in FIG. 100 is a photoelectric conversion element, 220 to 222 are TFTs, 300 is a capacitor, 402 and 406 are wirings that electrically connect the elements, and are connected via a contact hole 408. In FIG. 15B, reference numerals 412 and 416 denote wirings connected to other components. Here, a method of forming each element will be described in order with reference to FIG.

まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子１００の下部電極、ＴＦＴ２２０〜２２２のゲート電極、コンデンサ３００の下部電極、および下部配線４０２と４１２が形成される。   First, about 500 angstroms of Cr is deposited as a lower metal layer 2 on the glass substrate 1 which is an insulating material by sputtering or the like, and then unnecessary areas are etched by patterning by photolithography. As a result, the lower electrode of the photoelectric conversion element 100, the gate electrodes of the TFTs 220 to 222, the lower electrode of the capacitor 300, and the lower wirings 402 and 412 are formed.

次にＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これらの各層は光電変換素子１００の絶縁層／光電変換半導体層／ホール注入阻止層、ＴＦＴ２２０〜２２２のゲート絶縁膜／半導体層／オーミックコンタクト層、およびコンデンサ３００の中間層となる。また、上下配線のクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できるが、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。   Next, SiN layer 70 / i layer 4 / n layer 5 are deposited by the CVD method in the same vacuum at about 2000/5000/500 mm, respectively. Each of these layers becomes an insulating layer / photoelectric conversion semiconductor layer / hole injection blocking layer of the photoelectric conversion element 100, a gate insulating film / semiconductor layer / ohmic contact layer of the TFTs 220 to 222, and an intermediate layer of the capacitor 300. It is also used as a cross insulation layer for upper and lower wiring. The thickness of each layer is not limited to this, and can be optimally designed depending on the voltage, current, charge, incident light quantity, etc. used as a photoelectric conversion device, but at least SiN cannot pass electrons and holes, and as a gate insulating film of TFT 500 angstroms or more capable of functioning is desirable.

各層堆積後、コンタクトホール４０８になるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリソグラフィによりパターニングし不必要なエリアをエッチングし光電変換素子１００の上部電極、ＴＦＴ２２０〜２２２の主電極であるソース電極並びにドレイン電極、コンデンサ３００の上部電極、および上部配線４０６と４１６が形成される。同時にコンタクトホール４０８では、下部配線４０２と上部配線４０６が接続されている。   After depositing each layer, the area that becomes the contact hole 408 is etched, and then Al is deposited as the upper metal layer 6 by sputtering or the like at about 10,000 angstroms. Furthermore, patterning is performed by photolithography and unnecessary areas are etched to form an upper electrode of the photoelectric conversion element 100, a source electrode and a drain electrode which are main electrodes of the TFTs 220 to 222, an upper electrode of the capacitor 300, and upper wirings 406 and 416. The At the same time, in the contact hole 408, the lower wiring 402 and the upper wiring 406 are connected.

さらにＴＦＴ２２０〜２２２のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングして各素子が分離される。これで光電変換素子１００、ＴＦＴ２２０〜２２２、下部配線４０２，４１２、上部配線４０６，４１６、およびコンタクトホール４０８が完成する。   Further, the n layer is etched by RIE only in the channel portions of the TFTs 220 to 222, and then the unnecessary SiN layer 70 / i layer 4 / n layer 5 is etched to separate the elements. Thus, the photoelectric conversion element 100, the TFTs 220 to 222, the lower wirings 402 and 412, the upper wirings 406 and 416, and the contact hole 408 are completed.

また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆う。   Although not shown, the upper part of each element is usually covered with a passivation film such as SiN in order to improve durability.

以上の説明の通り本実施形態では光電変換素子１００、ＴＦＴ２２０〜２２２、コンデンサ３００、および配線部４００とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。また光電変換素子１００内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成できる。さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成できる。またさらにコンデンサ３００の中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。このように本実施形態は低コストで高性能の光電変換装置の生産を可能としている。   As described above, in this embodiment, the photoelectric conversion element 100, the TFTs 220 to 222, the capacitor 300, and the wiring unit 400 are simultaneously deposited on the common lower metal layer 2, SiN layer 70 / i layer 4 / n layer 5, The upper metal layer 6 and each layer can be formed only by etching. Further, the photoelectric conversion element 100 has only one injection blocking layer and can be formed in the same vacuum. Furthermore, the gate insulating film / i-layer interface important for TFT characteristics can also be formed in the same vacuum. Furthermore, since the intermediate layer of the capacitor 300 includes an insulating layer with little leakage due to heat, a capacitor with good characteristics is formed. Thus, this embodiment enables the production of a high-performance photoelectric conversion device at a low cost.

［実施形態８］
図１６は本発明の第８の実施形態に係る光電変換装置の概略的全体回路図、図１７（ａ）は本実施形態中の１画素に相当する各構成素子の模式的平面図、図１７（ｂ）は図１７（ａ）の模式的Ａ−Ｂ断面図である。図１６において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。 [Embodiment 8]
FIG. 16 is a schematic overall circuit diagram of a photoelectric conversion device according to the eighth embodiment of the present invention. FIG. 17A is a schematic plan view of each component corresponding to one pixel in the present embodiment. (B) is a schematic AB cross-sectional view of FIG. In FIG. 16, S11 to S33 are photoelectric conversion elements, and the lower electrode side is indicated by G and the upper electrode side is indicated by D.

この９個の光電変換素子Ｓ１１〜Ｓ３３は同一の絶縁基板であるガラス基板上に一次元的に一列に、つまりライン状に配置されラインセンサとしてのセンサ部として機能する。Ｃ１１〜Ｃ３３は容量素子である蓄積用コンデンサ、Ｒｅ１１〜Ｒｅ３３は初期化用ＴＦＴ、Ｒｆ１１〜Ｒｆ３３はリフレッシュ用ＴＦＴ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。転送用ＴＦＴ・Ｔ１１に示したｇ，ｄ，ｓはそれぞれゲート電極、ドレイン電極、ソース電極を示し、ゲート電極の電位を低電圧（以下Ｌｏと記す）にするとドレイン電極・ソース電極間は非導通（ｏｆｆ）、高電圧（以下Ｈｉと記す）にすると導通（ｏｎ）の状態になりスイッチ素子として機能する。図中の他のＴＦＴについても同様である。   The nine photoelectric conversion elements S11 to S33 are arranged one-dimensionally in a line on the glass substrate which is the same insulating substrate, that is, in a line shape, and function as a sensor unit as a line sensor. C11 to C33 are storage capacitors as capacitive elements, Re11 to Re33 are initialization TFTs, Rf11 to Rf33 are refresh TFTs, and T11 to T33 are transfer TFTs. G, d, and s shown in the transfer TFT T11 indicate a gate electrode, a drain electrode, and a source electrode, respectively. When the potential of the gate electrode is set to a low voltage (hereinafter referred to as Lo), the drain electrode and the source electrode are not electrically connected. (Off), when a high voltage (hereinafter referred to as Hi) is applied, it becomes conductive (on) and functions as a switch element. The same applies to the other TFTs in the figure.

ｇ１〜ｇ５は各ＴＦＴを制御するための配線であり、シフトレジスタＳＲ１で作られる制御パルスＨｉ／Ｌｏによって各ＴＦＴは制御される。Ｖｄ は光電変換素子Ｓ１１〜Ｓ３３のＤ電極に共通に接続された読み出し用電源、Ｖｇ はリフレッシュ用ＴＦＴ・Ｒｆ１１〜Ｒｆ３３のドレイン電極に共通に接続されたリフレッシュ用電源である。１画素は１個の光電変換素子とコンデンサ、３個のＴＦＴで構成され、その信号出力はマトリクス信号配線ＭＴＸにより検出用集積回路ＩＣに接続されている。本実施形態の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に処理しこのマトリクス信号配線ＭＴＸを通して検出用集積回路ＩＣによって順次出力に変換され出力される。検出用集積回路ＩＣ内のＭ１〜Ｍ３は読み取りスイッチでありシフトレジスタＳＲ２で作られた制御パルスのＨｉ／Ｌｏにより制御線ｓｇ１〜ｓｇ３を介して制御され、その出力は積分検出器Ａｍｐに接続されている。積分検出器Ａｍｐは読み取りスイッチＭ１〜Ｍ３を介して流れ込んできた電荷を積分してＶｏｕｔとして出力する。 g1 to g5 are wirings for controlling each TFT, and each TFT is controlled by a control pulse Hi / Lo generated by the shift register SR1. V d is a readout power source commonly connected to the D electrodes of the photoelectric conversion elements S11 to S33, and V g is a refresh power source commonly connected to the drain electrodes of the refresh TFTs Rf11 to Rf33. One pixel is composed of one photoelectric conversion element, a capacitor, and three TFTs, and the signal output is connected to the detection integrated circuit IC by a matrix signal wiring MTX. The photoelectric conversion device of this embodiment divides a total of nine pixels into three blocks, simultaneously processes the outputs of three pixels per block, and sequentially converts them into outputs by the detection integrated circuit IC through the matrix signal wiring MTX and outputs them. . M1 to M3 in the detection integrated circuit IC are read switches, which are controlled via the control lines sg1 to sg3 by Hi / Lo of the control pulse generated by the shift register SR2, and the output thereof is connected to the integration detector Amp. ing. The integration detector Amp integrates the electric charge that has flowed in through the read switches M1 to M3 and outputs it as Vout.

図中破線で囲んだ部分は大面積の同一ガラス基板上に形成されているが、このうち第１画素目に相当する部分の平面図を図１６（ａ）に示す。また図中破線Ａ−Ｂで示した部分の断面図を図１７（ｂ）に示す。図１７において図１６と同一な部分は同じ記号で示している。   The portion surrounded by the broken line in the drawing is formed on the same glass substrate having a large area. FIG. 16A shows a plan view of the portion corresponding to the first pixel. Further, FIG. 17B shows a cross-sectional view of a portion indicated by a broken line AB in the drawing. 17, the same parts as those in FIG. 16 are denoted by the same symbols.

図１７（ａ），（ｂ）において、Ｓ１１は光電変換素子、Ｒｅ１１，Ｒｆ１１，Ｔ１１はＴＦＴ，Ｃ１１はコンデンサ、およびＭＴＸはマトリクス信号配線である。ここで図１７により各素子の形成方法について順に説明する。   17A and 17B, S11 is a photoelectric conversion element, Re11, Rf11 and T11 are TFTs, C11 is a capacitor, and MTX is a matrix signal wiring. Here, a method of forming each element will be described in order with reference to FIG.

まず、絶縁材料であるガラス基板１上にスパッタ等により下部メタル層２としてＣｒを約５００オングストローム堆積させ、その後フォトリソグラフィによりパターニングし不必要なエリアをエッチングする。これにより光電変換素子Ｓ１１の下部電極、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のゲート電極、コンデンサＣ１１の下部電極、およびマトリクス信号配線ＭＴＸの下部配線が形成される。   First, about 500 angstroms of Cr is deposited as a lower metal layer 2 on the glass substrate 1 which is an insulating material by sputtering or the like, and then unnecessary areas are etched by patterning by photolithography. Thus, the lower electrode of the photoelectric conversion element S11, the gate electrodes of the TFTs Re11, Rf11, and T11, the lower electrode of the capacitor C11, and the lower wiring of the matrix signal wiring MTX are formed.

次にＣＶＤ法により同一真空内でＳｉＮ層７０／ｉ層４／ｎ層５をそれぞれ約２０００Å／５０００Å／５００Å堆積する。これら各層は光電変換素子Ｓ１１の絶縁層／光電変換半導体層／ホール注入阻止層、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のゲート絶縁膜／半導体層／オーミックコンタクト層、およびコンデンサＣ１１の中間層となる。また、マトリクス信号配線ＭＴＸのクロス部絶縁層としても使われる。各層の厚さはこれに限らず光電変換装置として使用する電圧、電流、電荷、入射光量等により最適に設計できる、少なくともＳｉＮは電子とホールが通過できず、また、ＴＦＴのゲート絶縁膜として機能ができる５００オングストローム以上が望ましい。   Next, SiN layer 70 / i layer 4 / n layer 5 are deposited by the CVD method in the same vacuum at about 2000/5000/500 mm, respectively. Each of these layers becomes an insulating layer / photoelectric conversion semiconductor layer / hole injection blocking layer of the photoelectric conversion element S11, a gate insulating film / semiconductor layer / ohmic contact layer of the TFT · Re11, Rf11, T11, and an intermediate layer of the capacitor C11. Further, it is also used as a cross portion insulating layer of the matrix signal wiring MTX. The thickness of each layer is not limited to this, and can be optimally designed according to the voltage, current, charge, incident light quantity, etc. used as a photoelectric conversion device. At least SiN cannot pass electrons and holes, and also functions as a gate insulating film of TFT. 500 angstroms or more is desirable.

各層堆積後、コンタクトホールになるエリアをエッチングし、その後、上部メタル層６としてＡｌをスパッタ等で約１００００オングストローム堆積させる。さらにフォトリソグラフィによりパターニングし不必要なエリアをエッチングし光電変換素子Ｓ１１の上部電極、ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１の主電極であるソース電極並びにドレイン電極、コンデンサＣ１１の上部電極、およびマトリクス信号配線ＭＴＸの上部配線が形成される。同時にコンタクトホールでは、下部配線と上部配線とが接続されている。   After depositing each layer, the area to be a contact hole is etched, and then Al is deposited as the upper metal layer 6 by sputtering or the like at about 10,000 angstroms. Further, patterning is performed by photolithography, unnecessary areas are etched, and an upper electrode of the photoelectric conversion element S11, a source electrode and a drain electrode that are main electrodes of the TFTs Re11, Rf11, and T11, an upper electrode of the capacitor C11, and a matrix signal wiring MTX The upper wiring is formed. At the same time, the lower wiring and the upper wiring are connected in the contact hole.

またさらにＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１のチャネル部のみｎ層をＲＩＥでエッチングし、その後不必要なＳｉＮ層７０／ｉ層４／ｎ層５をエッチングし各素子が分離される。これで光電変換素子Ｓ１１，ＴＦＴ・Ｒｅ１１，Ｒｆ１１，Ｔ１１，マトリクス信号配線ＭＴＸ、およびコンタクトホールが完成する。以上、第一画素目について説明したが他の画素についても同時に形成されることは言うまでもない。   Further, only the channel portions of the TFTs Re11, Rf11, and T11 are etched by RIE, and then the unnecessary SiN layer 70 / i layer 4 / n layer 5 are etched to separate the elements. As a result, the photoelectric conversion element S11, TFT • Re11, Rf11, T11, matrix signal wiring MTX, and contact hole are completed. The first pixel has been described above, but it goes without saying that other pixels are formed simultaneously.

また、図示はしていないが耐久性を向上させるため通常各素子の上部をＳｉＮ等のパッシベーション膜で覆い、さらに５０ミクロン程度の薄板ガラスを接着する。   Although not shown, in order to improve durability, the upper part of each element is usually covered with a passivation film such as SiN, and a thin glass of about 50 microns is adhered.

以上の説明の通り本実施形態では光電変換素子、ＴＦＴ、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。また光電変換素子内に注入阻止層が１カ所しかなく、かつ、同一真空内で形成できる。さらにＴＦＴの特性上重要なゲート絶縁膜／ｉ層界面も同一真空内で形成できる。またさらにコンデンサの中間層が熱によるリークの少ない絶縁層を含んでいるため良好な特性のコンデンサが形成される。   As described above, in this embodiment, the common lower metal layer 2, the SiN layer 70 / i layer 4 / n layer 5, and the upper metal layer in which the photoelectric conversion element, TFT, capacitor, and matrix signal wiring are simultaneously deposited. 6 and each layer can be formed only by etching. Further, the photoelectric conversion element has only one injection blocking layer and can be formed in the same vacuum. Furthermore, the gate insulating film / i-layer interface important for TFT characteristics can also be formed in the same vacuum. Furthermore, since the intermediate layer of the capacitor includes an insulating layer with little leakage due to heat, a capacitor having good characteristics can be formed.

次に図１６乃至図１８を用いて本実施形態の光電変換装置の動作について説明する。図１８は本実施形態の動作を示すタイミングチャートである。前述の説明のように本実施形態においての光電変換素子は定期的にリフレッシュすれば光電変換モードにおいては入射した光に比例した光電流を出力する光センサとして動作する。ここでまず本光電変換装置内の第１ブロック目の画素の動作について説明する。   Next, the operation of the photoelectric conversion apparatus of this embodiment will be described with reference to FIGS. FIG. 18 is a timing chart showing the operation of this embodiment. As described above, the photoelectric conversion element in this embodiment operates as an optical sensor that outputs a photocurrent proportional to incident light in the photoelectric conversion mode if it is periodically refreshed. First, the operation of the pixel in the first block in the photoelectric conversion device will be described.

図１６の光電変換素子Ｓ１１〜Ｓ１３はリフレッシュ後一定の蓄積期間が経過したとする。するとコンデンサＣ１１〜Ｃ１３にはこの期間に入射した光情報の積分値に比例した電荷が蓄積している。ここで配線ｇ１に図１８に示したようにシフトレジスタＳＲ１によりＨｉの制御パルスが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ１３はｏｎし導通状態になる。同時にシフトレジスタＳＲ２により制御線ｓｇ１〜ｓｇ３に順次制御パルスが印加されるとコンデンサＣ１１〜Ｃ１３の電荷は転送用ＴＦＴ・Ｔ１１〜Ｔ１３、マトリクス信号配線ＭＴＸ、読み取りスイッチＭ１〜Ｍ３を通して積分検出器Ａｍｐに転送されＶｏｕｔにｖ１〜ｖ３に順次出力される（図示していないが積分検出器Ａｍｐは各電荷の転送の前に初期化されている）。この出力は一定の蓄積期間に光電変換素子Ｓ１１〜Ｓ１３に入射された光情報の積分値に比例している。次に図１８に示したように配線ｇ２に制御パルスが印加されるとリフレッシュ用ＴＦＴ・Ｒｆ１１〜Ｒｆ１３が導通し光電変換素子Ｓ１１〜Ｓ１３のＧ電極はリフレッシュ用電源Ｖｇ によって上昇する。すると光電変換素子内のホールは掃き出されリフレッシュされる。つぎに配線ｇ３に制御パルスが印加されると初期化用ＴＦＴ・Ｒｅ１１〜Ｒｅ１３が導通し光電変換素子Ｓ１１〜Ｓ１３のリフレッシュが終了すると共にコンデンサＣ１１〜Ｃ１３が初期化される。配線ｇ３がＬｏになると光電変換素子Ｓ１１〜Ｓ１３のＧ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ１３によって電位は保持される。ここからつぎの周期の蓄積期間が開始され光電変換素子Ｓ１１〜Ｓ１３に入射された光情報がつぎに配線ｇ１に制御パルス印加されるまでコンデンサＣ１１〜Ｃ１３に蓄積され、以下動作が繰り返される。 It is assumed that the photoelectric conversion elements S11 to S13 in FIG. 16 have passed a certain accumulation period after refresh. Then, charges proportional to the integral value of the optical information incident during this period are accumulated in the capacitors C11 to C13. Here, as shown in FIG. 18, a Hi control pulse is applied to the wiring g1 by the shift register SR1. Then, the transfer TFTs T11 to T13 are turned on and become conductive. At the same time, when the control pulses are sequentially applied to the control lines sg1 to sg3 by the shift register SR2, the charges of the capacitors C11 to C13 are transferred to the integration detector Amp through the transfer TFTs T11 to T13, the matrix signal wiring MTX, and the read switches M1 to M3. It is transferred and sequentially output to Vout from v1 to v3 (not shown, but the integration detector Amp is initialized before the transfer of each charge). This output is proportional to the integrated value of the optical information incident on the photoelectric conversion elements S11 to S13 during a certain accumulation period. Then G electrodes of the photoelectric conversion element S11~S13 conductive and refresh TFT · Rf11~Rf13 the control pulse is applied to the wiring g2 as shown in FIG. 18 is raised by the refresh power supply V g. Then, the holes in the photoelectric conversion element are swept out and refreshed. Next, when a control pulse is applied to the wiring g3, the initialization TFTs Re11 to Re13 are turned on, the refresh of the photoelectric conversion elements S11 to S13 is completed, and the capacitors C11 to C13 are initialized. When the wiring g3 becomes Lo, the G electrodes of the photoelectric conversion elements S11 to S13 are opened in terms of DC, but the potential is held by the capacitors C11 to C13. The accumulation period of the next cycle is started from here, and the optical information incident on the photoelectric conversion elements S11 to S13 is accumulated in the capacitors C11 to C13 until the control pulse is next applied to the wiring g1, and the operation is repeated thereafter.

ここまでは第１ブロック目の動作を説明したが第２ブロックには制御配線ｇ２〜ｇ４、第３ブロックには制御配線ｇ３〜ｇ５が配線されており、図１８のようにそれぞれ制御パルスが印加されており各ブロック時間をずらしながら同時に動作する。ただし動作は１パルスずつずらして動作しているためマトリクス信号配線ＭＴＸには同時に複数のブロックの信号が流れることなくＶｏｕｔには図示したようにｖ１〜ｖ９として光電変換素子Ｓ１１〜Ｓ３３に入射した光情報が光信号として出力される。   The operation of the first block has been described so far, but the control wirings g2 to g4 are arranged in the second block, and the control wirings g3 to g5 are arranged in the third block, and control pulses are respectively applied as shown in FIG. It operates simultaneously while shifting each block time. However, since the operation is performed by shifting one pulse at a time, signals of a plurality of blocks do not flow through the matrix signal wiring MTX at the same time, and the light incident on the photoelectric conversion elements S11 to S33 as v1 to v9 as illustrated in Vout. Information is output as an optical signal.

図１７（ｂ）中、破線で示した箇所は本実施形態で構成された光電変換装置を用いて原稿を読み取る場合の光の経路（矢印）と原稿１０００である。ＬＥＤ等でガラス基板１の裏面より光電変換素子の脇にある窓を通して原稿１０００を照明する。原稿１０００に書かれた文字や絵の情報を含んだ反射光がライン状に並んだ光電変換素子Ｓ１１〜Ｓ３３に入射し本光電変換装置が順次出力する。１ライン出力後、原稿を適当な量ずらし、さらに１ライン読み取る。これを繰り返し原稿全体の画像情報を電気信号に変換できる。本実施形態では９個の画素で１ラインを構成しているが、これに限らず例えば１ｍｍあたり８個の画素で１７２８個の画素をライン状に並べ、３６ブロックに分割し４８画素単位で処理すればＡ４ファクシミリ用の光電変換装置が構成できる。   In FIG. 17B, a portion indicated by a broken line is a light path (arrow) and a document 1000 when the document is read using the photoelectric conversion device configured in this embodiment. The document 1000 is illuminated from the back surface of the glass substrate 1 through a window on the side of the photoelectric conversion element with an LED or the like. Reflected light including character and picture information written on the original 1000 is incident on the photoelectric conversion elements S11 to S33 arranged in a line, and the photoelectric conversion apparatus sequentially outputs the light. After outputting one line, the document is shifted by an appropriate amount, and one line is read. By repeating this, the image information of the entire document can be converted into an electrical signal. In this embodiment, one line is composed of nine pixels. However, the present invention is not limited to this. For example, 1728 pixels are arranged in a line with 8 pixels per mm, divided into 36 blocks, and processed in units of 48 pixels. Then, a photoelectric conversion device for A4 facsimile can be configured.

このように本実施形態の光電変換装置は複数の光電変換素子をｎブロックに分割し各ブロック毎にｍ個のＴＦＴを１本の制御線で同時に制御することによりｎ×ｍ個の光電変換素子の光信号をマトリクス信号配線に出力することにより少ない制御配線と少ない検出回路で光信号を出力することを可能としている。また１本の制御配線により１つのブロックのｍ個のＴＦＴのゲートを制御すると共に他のブロックの他の機能のｍ個のＴＦＴのゲートも同時に制御させることによりさらに制御配線の本数を少なく構成している。   As described above, the photoelectric conversion device according to the present embodiment divides a plurality of photoelectric conversion elements into n blocks, and simultaneously controls m TFTs for each block with one control line, thereby nxm photoelectric conversion elements. This optical signal can be output to the matrix signal wiring to output the optical signal with a small number of control wirings and a small number of detection circuits. In addition, the number of control wirings can be further reduced by controlling the gates of m TFTs in one block with one control wiring and simultaneously controlling the gates of m TFTs in other functions in other blocks. ing.

以上の説明の通り本実施形態では光電変換素子、ＴＦＴ、コンデンサ、およびマトリクス信号配線とが同時に堆積された共通の下部メタル層２、ＳｉＮ層７０／ｉ層４／ｎ層５、および上部メタル層６と各層のエッチングのみで形成することができる。このように各層の形成工程が少ないということは工程中で不良ができにくく、特に上記説明のような多数の画素の光電変換装置を作る場合歩留まりの向上が可能になる。このように本実施形態は低コストで大面積・高性能の光電変換装置の生産を可能としている。   As described above, in the present embodiment, the common lower metal layer 2, SiN layer 70 / i layer 4 / n layer 5, and upper metal layer on which the photoelectric conversion element, TFT, capacitor, and matrix signal wiring are simultaneously deposited. 6 and each layer can be formed only by etching. In this way, the fact that the number of steps for forming each layer is small, it is difficult for defects to occur during the process, and in particular, when a photoelectric conversion device having a large number of pixels as described above is manufactured, the yield can be improved. As described above, this embodiment enables the production of a large-area, high-performance photoelectric conversion device at low cost.

［実施形態９］
図２０は本発明の光電変換装置の第９の実施形態を示す全体回路図、図２０（ａ）は本実施形態中の１画素に相当する各構成素子の平面図、図２０（ｂ）は図２０（ａ）のＡ−Ｂ線断面図である。なお、図１６、図１７と同一機能の部分には同一符号を付している。図１９において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。ＶＳ は読み出し用電源、Ｖｇ はリフレッシュ用電源であり、それぞれスイッチＳＷｓ，ＳＷｇを介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続されている。スイッチＳＷｓはインバータを介して、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続されており、リフレッシュ期間はＳＷｇがｏｎ、その他の期間はＳＷｓがｏｎするよう制御されている。１画素は１個の光電変換素子とコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施形態の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖｏｕｔ）。また１ブロック内の３画素を横方向に配置し、３ブロックを順に縦に配置することにより各画素を二次元的に配置している。 [Embodiment 9]
FIG. 20 is a general circuit diagram showing a ninth embodiment of the photoelectric conversion device of the present invention, FIG. 20A is a plan view of each component corresponding to one pixel in this embodiment, and FIG. It is the AB sectional view taken on the line of Fig.20 (a). Parts having the same functions as those in FIGS. 16 and 17 are denoted by the same reference numerals. 19, S11 to S33 are photoelectric conversion elements, and the lower electrode side is indicated by G and the upper electrode side is indicated by D. C11 to C33 are storage capacitors, and T11 to T33 are transfer TFTs. V S is a power source for reading and V g is a power source for refreshing, which are connected to the G electrodes of all the photoelectric conversion elements S11 to S33 via switches SWs and SWg, respectively. The switch SWs is directly connected to the refresh control circuit RF through an inverter, and is controlled so that SWg is on during the refresh period and SWs is on during the other periods. One pixel is composed of one photoelectric conversion element, a capacitor, and a TFT, and its signal output is connected to the detection integrated circuit IC by a signal wiring SIG. The photoelectric conversion device of this embodiment divides a total of nine pixels into three blocks, and simultaneously transfers the output of three pixels per block, and sequentially converts and outputs the output through the signal wiring SIG by the detection integrated circuit IC ( Vout). Each pixel is arranged two-dimensionally by arranging three pixels in one block in the horizontal direction and arranging the three blocks in the vertical direction in order.

図中破線で囲んだ部分は大面積の同一絶縁基板上に形成されているが、このうち第１画素に相当する部分の平面図を図２０（ａ）に示す。また図中破線Ａ−Ｂで示した部分の断面図を図２０（ｂ）に示す。Ｓ１１は光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、およびＳＩＧは信号配線である。本実施形態においてはコンデンサＣ１１と光電変換素子Ｓ１１とは特別に素子を分離しておらず、光電変換素子Ｓ１１の電極の面積を大きくすることによりコンデンサＣ１１を形成している。これは本実施形態の光電変換素子とコンデンサが同じ層構成であるから可能なことで本実施形態の特徴でもある。各層の形成法は第１の実施形態におよそ等しいがコンタクトホールがないためその形成用のエッチングはない。また、画素上部にはパッシベーション用窒化シリコン膜ＳｉＮとヨウ化セシウム等の蛍光体ＣｓＩが形成されている。上方よりＸ線（Ｘ−ｒａｙ）が入射すると蛍光体ＣｓＩにより光（破線矢印）に変換され、この光が光電変換素子に入射される。   In FIG. 20A, a portion surrounded by a broken line is formed on the same insulating substrate having a large area. FIG. 20A shows a plan view of a portion corresponding to the first pixel. In addition, FIG. 20B shows a cross-sectional view of a portion indicated by a broken line AB in the drawing. S11 is a photoelectric conversion element, T11 is a TFT, C11 is a capacitor, and SIG is a signal wiring. In the present embodiment, the capacitor C11 and the photoelectric conversion element S11 are not specially separated, and the capacitor C11 is formed by increasing the area of the electrode of the photoelectric conversion element S11. This is also a feature of this embodiment because it is possible because the photoelectric conversion element and the capacitor of this embodiment have the same layer configuration. The formation method of each layer is approximately the same as that of the first embodiment, but there is no etching for forming the contact hole because there is no contact hole. Further, a passivation silicon nitride film SiN and a phosphor CsI such as cesium iodide are formed on the upper portion of the pixel. When X-rays enter from above, the light is converted into light (broken arrows) by the phosphor CsI, and this light enters the photoelectric conversion element.

次に図１９乃至図２１を用いて本実施形態の光電変換装置の動作について説明する。図２１は本実施形態の動作を示すタイミングチャートである。   Next, the operation of the photoelectric conversion device of this embodiment will be described with reference to FIGS. FIG. 21 is a timing chart showing the operation of the present embodiment.

はじめにシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がｏｎし導通し、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にリフレッシュ制御回路ＲＦがＨｉを出力しスイッチＳＷｇがｏｎし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖｇ により正電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３はリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路ＲＦがＬｏを出力しスイッチＳＷｓがｏｎし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源ＶＳ により負電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。この状態でシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３、ｓｇ１〜ｓｇ３にＬｏが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３のスイッチＭ１〜Ｍ３がｏｆｆし、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３３によって電位は保持される。しかしこの時点ではＸ線は入射されていないため全光電変換素子Ｓ１１〜Ｓ３３には光は入射されず光電流は流れない。この状態でＸ線がパルス的に出射され人体等を通過し蛍光体ＣｓＩに入射すると光に変換され、その光がそれぞれの光電変換素子Ｓ１１〜Ｓ３３に入射する。この光は人体等の内部構造の情報が含まれている。この光により流れた光電流は電荷としてそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積されＸ線の入射終了後も保持される。つぎにシフトレジスタＳＲ１により制御配線ｇ１にＨｉの制御パルスが印加され、シフトレジスタＳＲ２の制御配線ｓｇ１〜ｓｇ３への制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ１３、スイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力される。同様にシフトレジスタＳＲ１，ＳＲ２の制御により他の光信号も順次出力される。これにより人体等の内部構造の二次元情報がｖ１〜ｖ９として得られる。静止画像を得る場合はここまでの動作であるが動画像を得る場合はここまでの動作を繰り返す。 First, Hi is applied to the control wirings g1 to g3 and sg1 to sg3 by the shift registers SR1 and SR2. Then, the transfer TFTs T11 to T33 and the switches M1 to M3 are turned on, and the D electrodes of all the photoelectric conversion elements S11 to S33 are set to the GND potential (the input terminal of the integration detector Amp is designed to the GND potential). For). The G electrodes of Zenhikariden conversion element S11~S33 and on the refresh control circuit RF outputs a Hi switch SWg is simultaneously a positive potential by the refresh power supply V g. Then, all the photoelectric conversion elements S11 to S33 enter the refresh mode and are refreshed. Next, the refresh control circuit RF outputs Lo, the switch SWs is turned on, and the G electrodes of all the photoelectric conversion elements S11 to S33 are set to a negative potential by the reading power source V S. Then, all the photoelectric conversion elements S11 to S33 enter the photoelectric conversion mode, and the capacitors C11 to C33 are initialized at the same time. In this state, Lo is applied to the control wirings g1 to g3 and sg1 to sg3 by the shift registers SR1 and SR2. Then, the switches M1 to M3 of the transfer TFTs T11 to T33 are turned off, and the D electrodes of all the photoelectric conversion elements S11 to S33 are opened in terms of DC, but the potential is held by the capacitors C11 to C33. However, since no X-rays are incident at this time, no light enters the photoelectric conversion elements S11 to S33 and no photocurrent flows. In this state, X-rays are emitted in a pulsed manner, pass through the human body, etc., and enter the phosphor CsI to be converted into light, and the light enters each of the photoelectric conversion elements S11 to S33. This light contains information on the internal structure of the human body and the like. The photocurrent flowing by this light is accumulated in each of the capacitors C11 to C33 as electric charges and is held even after the X-ray incidence is completed. Next, a Hi control pulse is applied to the control wiring g1 by the shift register SR1, and v1 to v3 are transferred through the transfer TFTs T11 to T13 and the switches M1 to M3 by applying the control pulse to the control wirings sg1 to sg3 of the shift register SR2. Output sequentially. Similarly, other optical signals are sequentially output under the control of the shift registers SR1 and SR2. Thereby, the two-dimensional information of the internal structure of the human body or the like is obtained as v1 to v9. The operation so far is performed when a still image is obtained, but the operation so far is repeated when a moving image is obtained.

本実施形態では光電変換素子のＧ電極が共通に接続され、この共通の配線をスイッチＳＷｇとスイッチＳＷｓを介してリフレッシュ用電源Ｖｇ と読み取り用電源ＶＳ電位に制御しているため、全光電変換素子を同時にリフレッシュモードと光電変換モードとに切り換えることができる。このため複雑な制御なくして１画素あたり１個のＴＦＴで光出力を得ることができる。 Because the present embodiment is common that G electrode of the photoelectric conversion elements connected, controls the common wiring via the switch SWg and a switch SWs to the power supply V g and the reading power supply V S potential refresh, Zenhikariden The conversion element can be simultaneously switched between the refresh mode and the photoelectric conversion mode. Therefore, light output can be obtained with one TFT per pixel without complicated control.

本実施形態では９個の画素を３×３に二次元配置し３画素ずつ同時に、３回に分割して転送・出力したがこれに限らず、例えば縦横１ｍｍあたり５×５個の画素を２０００×２０００個の画素として二次元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。これをＸ線フィルムの代わりにＸ線発生器と組み合わせＸ線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴで映し出すことが可能で、さらに出力をデジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。   In this embodiment, nine pixels are arranged two-dimensionally in 3 × 3, and three pixels are divided and transferred and output three times at a time. However, the present invention is not limited to this. For example, 5 × 5 pixels per 1 mm in length and width are 2000 If it is arranged two-dimensionally as × 2000 pixels, a 40 cm × 40 cm X-ray detector can be obtained. If this is combined with an X-ray generator instead of an X-ray film to constitute an X-ray X-ray apparatus, it can be used for chest X-ray screening and breast cancer screening. Then, unlike film, the output can be instantly displayed on a CRT, and further, the output can be converted to digital and converted into an output suitable for the purpose by image processing with a computer. It can also be stored on a magneto-optical disk, and past images can be retrieved instantly. It is also possible to obtain a clear image with weak X-rays that have better sensitivity than films and have little effect on the human body.

図２２，図２３に２０００×２０００個の画素を持つ検出器の実装を示す概念図を示す。２０００×２０００個の検出器を構成する場合図１９で示した破線内の素子を縦・横に数を増せばよいが、この場合制御配線もｇ１〜ｇ２０００と２０００本になり信号配線ＳＩＧもｓｉｇ１〜ｓｉｇ２０００と２０００本になる。またシフトレジスタＳＲ１や検出用集積回路ＩＣも２０００本の制御・処理をしなければならず大規模となる。これをそれぞれ１チップの素子で行なうことは１チップが非常に大きくなり製造時の歩留りや価格等で不利である。そこで、シフトレジスタＳＲ１は例えば１００段ごと１個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１−２０）を使用すればよい。また検出用集積回路も１００個の処理回路ごと１個のチップに形成し、２０個（ＩＣ１〜ＩＣ２０）を使用する。   22 and 23 are conceptual diagrams showing the implementation of a detector having 2000 × 2000 pixels. In the case of configuring 2000 × 2000 detectors, the number of elements in the broken line shown in FIG. 19 may be increased vertically and horizontally. In this case, the number of control wirings is g1 to g2000 and 2000, and the signal wiring SIG is also sig1. ~ Sig2000 and 2000. Also, the shift register SR1 and the detection integrated circuit IC have to be controlled and processed in 2000, so the scale becomes large. It is disadvantageous in terms of production yield, price, etc., that each of these is performed with a single chip element, since one chip becomes very large. Therefore, the shift register SR1 may be formed in one chip for every 100 stages, for example, and 20 (SR1-1 to SR1-20) may be used. The integrated circuit for detection is also formed on one chip for every 100 processing circuits, and 20 (IC1 to IC20) are used.

図２２には左側（Ｌ）に２０チップ（ＳＲ１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装し、１チップあたり１００本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接線している。図２２中破線部は図１９の破線部に相当する。また外部への接続は省略している。また、ＳＷｇ，ＳＷｓ，Ｖｇ ，ＶＳ ，ＲＦ等も省略している。検出集積回路ＩＣ１〜ＩＣ２０からは２０本の出力（Ｖｏｕｔ）があるが、これらはスイッチ等を介して１本にまとめたり、２０本をそのまま出力し並列処理すればよい。 In FIG. 22, 20 chips (SR1-1 to SR1-20) are mounted on the left side (L) and 20 chips are mounted on the lower side (D), and 100 control wirings and signal wirings per chip are connected to each chip by wire bonding. Tangent. The broken line portion in FIG. 22 corresponds to the broken line portion in FIG. Connection to the outside is omitted. SWg, SWs, V g , V S , RF, etc. are also omitted. There are 20 outputs (Vout) from the detection integrated circuits IC1 to IC20. These may be combined into one via a switch or the like, or 20 may be output as they are and processed in parallel.

あるいは図２３に示すように左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してもよい。この構成は上・下・左・右側（Ｕ，Ｄ，Ｌ，Ｒ）にそれぞれ各配線を１０００本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、歩留りが向上する。配線の振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，…，ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…，ｇ２０００とし、つまり奇数番目の制御線を左側（Ｌ）、偶数番目の制御を右側（Ｒ）に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく一層歩留りが向上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。また、図示していないが別の実施形態として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０１〜ｇ３００，…，ｇ１８０１〜ｇ１９００、右側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…，ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップごと連続な制御線を振り分け、これを左・右側（Ｌ，Ｒ）交互に振り分ける。こうすると、１チップ内は連続に制御でき、駆動タイミングが楽で回路を複雑にしなくてよく安価なものが使用できる。上側（Ｕ）、下側（Ｄ）についても同様で、連続な処理が可能で安価な回路が使用できる。   Alternatively, as shown in FIG. 23, 10 chips (SR1-1 to SR1-10) on the left side (L), 10 chips (SR1-11 to SR1-20) on the right side (R), and 10 chips (IC1 to 10) on the upper side. 10 chips (ICs 11 to 20) may be mounted on the lower side (D). In this configuration, each wiring is divided into 1000 pieces on each of the upper, lower, left, and right sides (U, D, L, R), so that the density of the wiring on each side is reduced and the wire bonding on each side is reduced. The density is small and the yield is improved. The wiring distribution is g1, g3, g5,..., G1999 on the left side (L) and g2, g4, g6,..., G2000 on the right side (R). The control is distributed to the right side (R). In this way, since each wiring is drawn out at equal intervals and wired, the yield is further improved without concentration of density. Moreover, the wiring to the upper side (U) and the lower side (D) may be similarly distributed. Further, although not shown in the drawings, as another embodiment, the distribution of wirings is g1 to g100, g201 to g300,..., G1801 to g1900 on the left side (L), and g101 to g200, g301 to g400,. G1901 to g2000 are distributed, that is, a continuous control line is distributed for each chip, and the left and right (L, R) are alternately allocated. In this way, one chip can be controlled continuously, and the driving timing is easy, and it is not necessary to make the circuit complicated. The same applies to the upper side (U) and the lower side (D), and an inexpensive circuit capable of continuous processing can be used.

また図２２，図２３に示される例は共に１枚の基板上に破線部の回路を形成した後、その基板上にチップを実装してもよいし、別の大きな基板上に破線部の回路基板とチップを実装してもよい。また、チップをフレキシブル基板上に実装して破線部の回路基板に張り付け接線してもよい。   In both the examples shown in FIG. 22 and FIG. 23, a broken line circuit may be formed on one substrate and then a chip may be mounted on the substrate, or a broken line circuit may be mounted on another large substrate. A substrate and a chip may be mounted. Alternatively, the chip may be mounted on the flexible substrate and attached to the circuit board at the broken line portion to be tangent.

またこのような非常に多くの画素をもつ大面積の光電変換装置は従来の光センサを用いた複雑な工程では不可能であったが、本発明の光電変換装置の工程は各素子を共通な膜で同時に形成しているため工程数が少なく、簡易的な工程で済むため高歩留まりが可能で低コストで大面積・高性能の光電変換装置の生産を可能としている。また、コンデンサと光電変換素子とが同じ素子内で構成でき、実質上素子を半減することが可能でさらに歩留まりを向上できる。   In addition, such a large-area photoelectric conversion device having a very large number of pixels is not possible in a complicated process using a conventional photosensor, but the process of the photoelectric conversion device of the present invention has a common element. Since the films are formed at the same time, the number of processes is small, and a simple process is sufficient, so that a high yield is possible, and a large area and high performance photoelectric conversion device can be produced at low cost. In addition, the capacitor and the photoelectric conversion element can be configured in the same element, the element can be substantially halved, and the yield can be further improved.

次に本発明の理解のためにあらためて突入電流の説明及びＴＦＴによるリフレッシュ動作の説明を行う。図２４はＴＦＴ１７００及び電源１１１５で構成される光電変換装置の１ビット等価回路図であり、図２５がその動作を示すタイミングチャートである。   Next, in order to understand the present invention, the inrush current and the refresh operation by the TFT will be described. FIG. 24 is a 1-bit equivalent circuit diagram of a photoelectric conversion device including a TFT 1700 and a power source 1115, and FIG. 25 is a timing chart showing the operation thereof.

ここでは説明を簡単にする為に、ＴＦＴ１７００を介して光電変換素子のＧ電極に正の電位を与える場合である図２４に示した光電変換装置の１ビット等価回路図を用いて説明を行う。そして光電変換素子のＤ電極の電位は電源１１４によりＶＤに設計され、リフレッシュ動作時のＧ電極の電位は電源１１１５によりＶｒＧに設定されるものとする。 Here, in order to simplify the description, description will be made with reference to a 1-bit equivalent circuit diagram of the photoelectric conversion device shown in FIG. 24 in which a positive potential is applied to the G electrode of the photoelectric conversion element through the TFT 1700. The potential of the D electrode of the photoelectric conversion element is designed to be V D by the power source 114, and the potential of the G electrode during the refresh operation is set to V rG by the power source 1115.

ここで光電変換素子１００は前述した実施形態１に示す光電変換素子１００と同じ構成である為、図１（ａ）と参照しながら以下で説明する。   Here, since the photoelectric conversion element 100 has the same configuration as the photoelectric conversion element 100 described in the first embodiment, it will be described below with reference to FIG.

図１（ａ）に示すように光電変換素子１００のＧ電極の電位（ＶＯ ）をＤ電極の電位（ＶＤ ）以上にリフレッシュすると（ＶＯ ＝ＶｒＧ≧ＶＤ ）、光電変換素子１１００のｉ層４内に留まっていたホール及びｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされていたホールの全てがＤ電極に完全に掃き出される。逆に電子はこの時Ｄ電極からｉ層４内へ流れ込み、その一部はｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされる。以下この電流を負の突入電流という。そしてリフレッシュ動作終了後、光電変換素子１００のＧ電極の電位をＧＮＤ電位等に初期化する時、ｉ層４内及び界面欠陥にトラップされていた電子が全てＤ電極へ掃き出される。以下この電流を正の突入電流という。ｉ層４と絶縁層７０との界面に存在する界面欠陥は一般にエネルギー準位が深い為、界面欠陥位置に存在する電子及びホールを移動させるエネルギー、及び他の位置から界面欠陥位置へ電子及びホールを移動させるエネルギーは相対的に高く、見かけ上の移動度も低くなる。その為、正の突入電流がゼロになるまで即ち界面欠陥にトラップされていた電子の全てがＤ電極へ掃き出されるまで数十マイクロ秒から数秒かかることになり、Ｇ電極リセット動作が終了しても大きな突入電流が流れる。その結果、Ｇ電極が持つ容量に蓄積された電荷の中にはノイズ成分である突入電流による電荷が含まれ、結果的にその電荷分ＳＮ比が低下してしまうのである。 As shown in FIG. 1A, when the potential (V O ) of the G electrode of the photoelectric conversion element 100 is refreshed to be higher than the potential (V D ) of the D electrode (V O = V rG ≧ V D ), the photoelectric conversion element 1100 All of the holes remaining in the i layer 4 and the holes trapped in the interface defects existing at the interface between the i layer 4 and the insulating layer 70 are completely swept out to the D electrode. On the contrary, electrons flow from the D electrode into the i layer 4 at this time, and a part of the electrons are trapped by interface defects existing at the interface between the i layer 4 and the insulating layer 70. Hereinafter, this current is referred to as negative inrush current. After the refresh operation is completed, when the potential of the G electrode of the photoelectric conversion element 100 is initialized to the GND potential or the like, all the electrons trapped in the i layer 4 and the interface defect are swept out to the D electrode. Hereinafter, this current is referred to as a positive inrush current. Since interface defects existing at the interface between the i layer 4 and the insulating layer 70 generally have a deep energy level, energy for moving electrons and holes existing at the interface defect position, and electrons and holes from other positions to the interface defect position. The energy for moving is relatively high, and the apparent mobility is also low. Therefore, it takes tens of microseconds to several seconds until the positive inrush current becomes zero, that is, until all electrons trapped in the interface defect are swept to the D electrode, and the G electrode reset operation is completed. A large inrush current flows. As a result, the charge accumulated in the capacitance of the G electrode includes a charge due to an inrush current that is a noise component, and as a result, the SN ratio of the charge is reduced.

上記の理由について、更に図２４と図２５と用いて詳細に説明する。   The above reason will be further described in detail with reference to FIGS.

図２５のＰａ，Ｐｂ，Ｐｃ，Ｐｄは各々図２４におけるスイッチ素子１１２５、転送用ＴＦＴ１３００、リフレッシュ用ＴＦＴ１７００、リセット用ＴＦＴ１４００を駆動するハイレベルパルスのタイミングを示している。ここでＨは各駆動素子をオン状態にするハイレベルを示しており、一般に結晶シリコン半導体スイッチ素子では＋５Ｖ〜＋１２Ｖ、ａ−ＳｉＴＦＴでは＋８〜＋１５Ｖ位が用いられる。又、Ｌは一般的に０Ｖが多く用いられる。ＩＳ とＶＯ は、図２４中の矢印で示すように、各々光電変換素子１００に一定の信号光が照射された状態において、矢印の方向へ流れる電流とＧ電極の電位を示している。ここでＰａ〜Ｐｄのパルス幅が２０マイクロ秒の動作時におけるＩＳ とＶＯ を図２５に示している。 Pa, Pb, Pc, and Pd in FIG. 25 indicate the timings of the high-level pulses that drive the switch element 1125, transfer TFT 1300, refresh TFT 1700, and reset TFT 1400 in FIG. Here, H indicates a high level at which each drive element is turned on. Generally, + 5V to + 12V is used for a crystalline silicon semiconductor switch element, and +8 to + 15V is used for an a-Si TFT. In general, 0V is often used for L. I S and V O, as indicated by an arrow in FIG. 24, in each state in the photoelectric conversion element 100 is constant signal light is irradiated, shows a potential of the current and the electrode G flowing in the direction of the arrow. Wherein the pulse width of Pa~Pd indicates the I S and V O at the time of operation of the 20 microseconds in Figure 25.

図２５において、ＶＯ はＰｃのリフレッシュ用パルス立ち上がりから、Ｐｄのリセット用パルス立ち上がりまで一定の高い電位に保たれている。その為正の突入電流は、その間に発生せず、Ｐｄのパルス立ち上がり時に初めて、前述した界面欠陥にトラップされていた電子の掃き出しによると考えられる正の突入電流が発生している。この正の突入電流が減衰しほぼゼロになるまで我々の作製した装置では約８０〜１００マイクロ秒かかる為、Ｇ電極が持つ容量に信号電荷を蓄積しはじめるＰｄのパルスの立ち下がり時には、正の突入電流が多く発生しており、図中の斜線で示した部分の電荷及び電圧値がノイズ成分として蓄積されてしまうのである。その結果その蓄積分ＳＮ比が低下してしまうのである。正の突入電流を低減する方法としては、Ｐｄのリセット用パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。 In Figure 25, V O from the refresh pulse rise of the Pc, is kept constant high potential until a reset pulse rise of Pd. Therefore, a positive inrush current does not occur in the meantime, and a positive inrush current, which is considered to be caused by sweeping out electrons trapped in the above-described interface defect, is generated only when the pulse of Pd rises. It takes about 80 to 100 microseconds for our device until the positive inrush current decays to almost zero. Therefore, when the Pd pulse starts to accumulate signal charge in the capacitance of the G electrode, A large amount of inrush current is generated, and the charge and voltage values in the shaded area in the figure are accumulated as noise components. As a result, the accumulated signal-to-noise ratio decreases. As a method of reducing the positive inrush current, it is conceivable to lengthen the time of the Pd reset pulse, but there is a limit to the time, and by increasing the time, the signal reading time of the entire apparatus becomes longer. As a result, the speed of the apparatus, that is, the performance is reduced.

次に図２６を用いて光電変換素子１００をリフレッシュさせる時の印加電圧の条件について説明する。   Next, the conditions of the applied voltage when refreshing the photoelectric conversion element 100 will be described with reference to FIG.

図２６は光電変換素子１００のエネルギーバンド図であり、両端の各々の電極（Ｄ電極及びＧ電極）は開放（オープン）状態である。光電変換素子１００は一般にいわれているＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造であり両端の電極に加わる電圧条件により全容量が相対的に小さい状態（デプレッション状態）と全容量が相対的に大きい状態（アキュムレーション状態）が現れる。   FIG. 26 is an energy band diagram of the photoelectric conversion element 100, and each electrode (D electrode and G electrode) at both ends is in an open state. The photoelectric conversion element 100 has a generally-known MIS (Metal-Insulator-Semiconductor) structure, and a state in which the total capacitance is relatively small (depletion state) and a state in which the total capacitance is relatively large depending on the voltage condition applied to the electrodes at both ends ( Accumulation state) appears.

図２６における各デバイスの両端はオープンであるが、エネルギーバンド図については図２６（ｂ）の場合が上記デプレッション状態のエネルギーバンド図と同じであり、図２６（ｃ）の場合がアキュムレーション状態のエネルギーバンド図と同じである。   Although both ends of each device in FIG. 26 are open, the energy band diagram is the same as the energy band diagram in the depletion state in the case of FIG. 26B, and the energy in the accumulation state is in the case of FIG. It is the same as the band diagram.

一般にＭＩＳコンデンサは、作製直後において図２６（ａ）の状態即ちｉ層のバンドがフラットな状態（フラットバンド電圧ＶＦＢ＝０Ｖ）又は図２６（ｂ）の状態即ち若干デプレッション状態（３Ｖ≧ＶＦＢ＞０Ｖ）である事が多い。又、ＭＩＳコンデンサの両端に電圧を加える事によりＶＦＢはある程度任意の正及び負の値にする事も可能である。 Generally MIS capacitor, state or band flat state (flat band voltage V FB = 0V) of the i layer or FIG state or slight depression state of 26 (b) (3V ≧ V FB of FIG. 26 immediately after making (a) > 0V) in many cases. Further, by applying a voltage across the MIS capacitor, VFB can be set to any positive and negative value to some extent.

以上のことにより、正の突入電流（減衰時間が長く、且つ電流値が大であること）をもたらす電圧値の条件を以下においてまとめる。   Based on the above, the voltage value conditions that cause a positive inrush current (a long decay time and a large current value) are summarized below.

まず、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロの時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ ）より高ければ、即ちＶｒＧ＞ＶＤ であれば、正の突入電流が流れる。 First, when the flat band voltage V FB of the i layer of the photoelectric conversion element 100 is zero, if the potential of the G electrode (V rG ) at the time of refresh is higher than the potential (V D ) of the D electrode, that is, V rG > V D If so, a positive inrush current flows.

又、光電変換素子１００のｉ層のフラットバンド電圧ＶＦＢがゼロでない時はリフレッシュ時のＧ電極の電位（ＶｒＧ）はＤ電極の電位（ＶＤ ）からＶＦＢを差し引いた電圧値よりも高いもしくは同等であれば即ちＶｒＧ≧ＶＤ −ＶＦＢであれば正の突入電流が流れるのである。 In addition, when the flat band voltage V FB of the i layer of the photoelectric conversion element 100 is not zero, the potential of the G electrode (V rG ) at the time of refreshing is less than the voltage value obtained by subtracting V FB from the potential of the D electrode (V D ). If it is high or equivalent, that is, if V rG ≧ V D −V FB , a positive inrush current flows.

上記のメカニズムを図２７を用いて説明する。   The above mechanism will be described with reference to FIG.

図２７はＶｒＧ≧ＶＤ −ＶＦＢの場合の光電変換素子１１００のエネルギーバンド図で図２７（ａ）の下部電極層２から透明電極層６までの各層の厚さ方向の状態を表している。リフレッシュ動作の図２７（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。又、ｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはある程度の時間を費しＤ電極に導かれ、ｉ層４に注入された電子のうち一部は逆に、ある程度の時間を費してｉ層４と絶縁層７０の界面欠陥にトラップされる。この時一部のホールと電子はｎ層５、ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。この状態で光電変換動作の図２７（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。そしてｉ層４と絶縁層７０の界面欠陥にトラップされていた電子は、ある程度時間を費してＤ電極へ導かれる。この界面欠陥にトラップされていた電子が前述した問題の突入電流の原因である。ここでホールはｎ層５が注入阻止層として働く為、ｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できない為、ｉ層４内に留まることになる。そして一部のホールは界面欠陥にトラップされる。そしてある期間光電変換動作の図２７（ｂ）を保った後の状態が図２７（ｃ）である。 FIG. 27 is an energy band diagram of the photoelectric conversion element 1100 in the case of V rG ≧ V D −V FB , and represents the state in the thickness direction of each layer from the lower electrode layer 2 to the transparent electrode layer 6 in FIG. Yes. In FIG. 27A of the refresh operation, since the D electrode is given a negative potential with respect to the G electrode, holes indicated by black circles in the i layer 4 are guided to the D electrode by an electric field. At the same time, electrons indicated by white circles are injected into the i layer 4. Further, holes trapped in the interface defect between the i layer 4 and the insulating layer 70 spend a certain amount of time and are led to the D electrode, and some of the electrons injected into the i layer 4 are conversely a certain amount of time. Is trapped in the interface defect between the i layer 4 and the insulating layer 70. At this time, some holes and electrons recombine in the n layer 5 and the i layer 4 and disappear. If this state continues for a sufficiently long time, the holes in the i layer 4 are swept out of the i layer 4. In FIG. 27B of the photoelectric conversion operation in this state, the D electrode is given a positive potential with respect to the G electrode, so the electrons in the i layer 4 are instantaneously guided to the D electrode. The electrons trapped in the interface defect between the i layer 4 and the insulating layer 70 are led to the D electrode after a certain amount of time. The electrons trapped in the interface defects are the cause of the inrush current as described above. Here, the holes are not guided to the i layer 4 because the n layer 5 acts as an injection blocking layer. When light enters the i layer 4 in this state, the light is absorbed and electron / hole pairs are generated. The electrons are guided to the D electrode by the electric field, and the holes move in the i layer 4 and reach the interface between the i layer 4 and the insulating layer 70. However, since it cannot move into the insulating layer 70, it remains in the i layer 4. Some holes are trapped by interface defects. FIG. 27C shows a state after maintaining the photoelectric conversion operation in FIG. 27B for a certain period.

以下、本発明の他の実施形態を図面に基づいて詳細に説明する。   Hereinafter, other embodiments of the present invention will be described in detail with reference to the drawings.

［実施形態１０］
図２８は、本発明の第１０の実施形態に係る光電変換装置の１ビットの概略的等価回路図である。図２９は図２８の光電変換装置を実際に駆動した時のタイミングチャートである。 [Embodiment 10]
FIG. 28 is a schematic equivalent circuit diagram of one bit of the photoelectric conversion device according to the tenth embodiment of the present invention. FIG. 29 is a timing chart when the photoelectric conversion device of FIG. 28 is actually driven.

図２８において図２４と同じ番号で示される部分については同じものを示しているので説明は省略する。図２４に示される概略的等価回路と本実施形態との違いはＴＦＴ１７００に接続される電源の大きさである。   28, the same reference numerals as those in FIG. 24 denote the same parts, and a description thereof will be omitted. The difference between the schematic equivalent circuit shown in FIG. 24 and this embodiment is the size of the power source connected to the TFT 1700.

尚、ここで光電変換部１００は、図４（ａ）と同一の構造をしているので、ｉ層と第２の電極層との間の注入阻止層はｎ型の半導体層であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合はｑ＞０となる。   Here, since the photoelectric conversion unit 100 has the same structure as that in FIG. 4A, the injection blocking layer between the i layer and the second electrode layer is an n-type semiconductor layer. The carrier that is blocked is the hole. Therefore, when q represents the charge of one carrier to be prevented from being injected, q> 0 in this case.

なお、本実施形態において信号検出部は図２８の点線内の検出手段とＴＦＴ１３００、及びハイレベルパルスＰｂを印加する手段を含む。   In the present embodiment, the signal detection unit includes detection means within the dotted line in FIG. 28, TFT 1300, and means for applying the high level pulse Pb.

図２８において図２４と異なる点は、光電変換素子１００のリフレッシュ動作においてＧ電極に正の電位を与える電源１１１５の電位ＶｒＧを、Ｄ電極に正の電位を与える電源１１４の電位ＶＤ に比べて低くしている点のみである。詳細にいえば、光電変換素子１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶＦＢ）が存在するので、実際には、図２４の例ではＶｒＧ≧ＶＤ −ＶＦＢの状態で駆動していたのに対し、図２８の本実施形態ではＶｒＧ＜ＶＤ −ＶＦＢの状態で駆動するのである。 28 differs from FIG. 24 in that the potential V rG of the power source 1115 that applies a positive potential to the G electrode in the refresh operation of the photoelectric conversion element 100 is compared with the potential V D of the power source 114 that applies a positive potential to the D electrode. It is only a point made low. More specifically, the photoelectric conversion element 100 has a flat band voltage (V FB ) that is applied to the G electrode in order to flatten the energy band of the i layer. The driving is performed in the state of rG ≧ V D −V FB , whereas in the present embodiment of FIG. 28, the driving is performed in the state of V rG <V D −V FB .

次に図２９において本実施形態の光電変換装置の動作を説明する。   Next, the operation of the photoelectric conversion apparatus of this embodiment will be described with reference to FIG.

図２９において図２５と異なる点は、光電変換素子１００の電流ＩＳ と電流ＩＳ によるＧ電極の電位ＶＯ の振舞いである。 29 differs from FIG. 25 in the behavior of the current I S of the photoelectric conversion element 100 and the potential V O of the G electrode due to the current I S.

図２９において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換部１００のＧ電極に電圧ＶｒＧ（ＶｒＧ＜ＶＤ −ＶＦＢ）が印加されると光電変換部１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。この時、ｉ層と絶縁層の界面欠陥にトラップされていたホールのほぼ全てはそのままの状態であると考えられる。又、この時電子はＤ電極に掃き出された一部のホールに相当する量もしくはそれ以下の数量がＤ電極からｉ層内へ流れ込むが、ｉ層内における電界はＧ電極側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラップされる電子はほぼゼロであると考えられる。よって図２９におけるＩＳ はＰｃのリフレッシュパルス立ち上がり時において小さな負の突入電流しか生じることなく、又減衰時間も短くなっている。又、Ｐｃのリフレッシュパルス立ち上がりからＰｄのＧ電極リセットパルス立ち上がりまでのＧ電極の電圧ＶＯ はＶｒＧにほぼ一致しており、その電位はＶＤ −ＶＦＢより下がっていることを図２９は示している。 In FIG. 29, when the refresh pulse of Pc rises and a voltage V rG (V rG <V D −V FB ) is applied to the G electrode of the photoelectric conversion unit 100, the holes that have remained in the i layer of the photoelectric conversion unit 100 Is partially swept out to the D electrode. At this time, it is considered that almost all of the holes trapped in the interface defect between the i layer and the insulating layer remain as they are. At this time, electrons flow into the i layer from the D electrode in an amount corresponding to or less than some holes swept out by the D electrode, but the electric field in the i layer has a low potential on the G electrode side. Therefore, it is considered that the number of electrons trapped in the interface defect between the i layer and the insulating layer is almost zero. Therefore I S in Figure 29 is not that only small negative inrush current during the refresh pulse rise of Pc occur, also it is also shorter decay time. FIG. 29 shows that the voltage V O of the G electrode from the rise of the Pc refresh pulse to the rise of the Pd G electrode reset pulse is substantially equal to V rG , and the potential is lower than V D −V FB . Show.

次にＧ電極リセットパルスが立ち上がり、光電変換部１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出すことになる。この時、ｉ層と絶縁層との界面欠陥には電子は存在しない為、電子は少量で且つ瞬時に流れ出ると考えられる。又、この時界面欠陥に存在するホールはほとんど移動しないと思われる。よってＰｄのＧ電極リセットパルス立ち上がり時において、ＩＳ は小さな正の突入電流しか生じることなく、又減衰時間も短くなっている。ＰｄのＧ電極リセットパルスの立ち上がりから立ち下がりまでを約２０マイクロ秒で動作させると、図のように光電変換動作開始となるＰｄのパルスの立ち下がり時には、ほぼ突入電流はゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。ここで図２８に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略可能であるが、このことは先の説明で述べたことと同じである。 Next, when the G electrode reset pulse rises and the G electrode of the photoelectric conversion unit 100 is grounded to GND, all of the electrons remaining in the i layer flow out to the D electrode. At this time, since there is no electron at the interface defect between the i layer and the insulating layer, it is considered that the electron flows out in a small amount and instantly. At this time, it seems that the holes existing in the interface defect hardly move. Thus during the G electrode reset pulse rise of Pd, I S is shorter small positive inrush current only without causing, and also the decay time. When the Pd G electrode reset pulse is operated in about 20 microseconds from the rise to the fall, the inrush current becomes almost zero at the fall of the Pd pulse that starts the photoelectric conversion operation as shown in the figure. Therefore, almost all of the charges that start to accumulate from the fall of the pulse of Pd become charges due to the signal light incident on the photoelectric conversion unit 100, and it is possible to obtain information with a high S / N ratio by reading the signal voltage. . Here, the signal detecting element within the square dotted line shown in FIG. 28 is not particularly limited, as long as the current or charge can be detected directly or by an integral value, and the signal charge is stored in the reading capacitor 1124. However, in the case of reading with an ammeter or the like, the reading capacitor 1124 and the potential initialization switch element 1125 can be omitted, which is the same as described in the above description.

以下、本発明の第１０の実施形態における基本的なメカニズムについて図を用いてさらに詳細に説明する。   Hereinafter, the basic mechanism in the tenth embodiment of the present invention will be described in more detail with reference to the drawings.

図３０（ａ）〜図３０（ｃ）はＶｒＧ＜ＶＤ−ＶＦＢの場合の光電変換部１００の動作を示すエネルギーバンド図であり、図２７（ａ）〜図２７（ｃ）に示したエネルギーバンド図に対応している。 30A to 30C are energy band diagrams illustrating the operation of the photoelectric conversion unit 100 in the case of V rG <V D −V FB , and are illustrated in FIGS. 27A to 27C. Corresponds to the energy band diagram.

リフレッシュ動作の図３０（ａ）においてＤ電極はＧ電極に対して正の電位が与えられている為、ｉ層４中の黒丸で示されたホールの一部が電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。ここでｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはほとんど移動せず、又電子が界面欠陥にトラップされることもない。   In FIG. 30A of the refresh operation, since the D electrode is given a positive potential with respect to the G electrode, a part of the holes indicated by black circles in the i layer 4 is guided to the D electrode by the electric field. At the same time, electrons indicated by white circles are injected into the i layer 4. Here, the holes trapped in the interface defect between the i layer 4 and the insulating layer 70 hardly move, and the electrons are not trapped in the interface defect.

この状態で光電変換動作の図３０（ｂ）になるとＧ電極はＤ電極に対して更に大きな負の電位が与えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれるが、界面欠陥にトラップされた電子はほとんど存在しない為、先に説明した図２４の光電変換装置で問題となる突入電流はほとんど存在しなくなる。   In FIG. 30B of the photoelectric conversion operation in this state, since the G electrode is given a larger negative potential with respect to the D electrode, electrons in the i layer 4 are instantaneously guided to the D electrode. Since there are almost no electrons trapped in, there is almost no inrush current that causes a problem in the photoelectric conversion device of FIG. 24 described above.

そしてある期間光電変換動作の図３０（ｂ）を保った後の状態の図３０（ｃ）になる。   Then, FIG. 30C shows a state after maintaining FIG. 30B of the photoelectric conversion operation for a certain period.

このように本実施形態においては、ｉ層４と絶縁層７０との界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。   As described above, in the present embodiment, electrons hardly exist at the interface defects between the i layer 4 and the insulating layer 70, so that it does not take a long time to enter and exit the electrons, and as a result, noise components and It becomes possible to greatly reduce the inrush current.

［実施形態１１］
図３１から図３２を用いて第１１の実施形態を説明する。図３１は本発明の第１１の実施形態を示す光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。 [Embodiment 11]
The eleventh embodiment will be described with reference to FIGS. 31 to 32. FIG. 31 is a schematic equivalent circuit diagram of a photoelectric conversion device showing an eleventh embodiment of the present invention. However, here, a case of a photoelectric conversion element array having nine photoelectric conversion elements arranged one-dimensionally will be taken as an example.

図３２は長尺方向に複数個の画素のある光電変換部１００、リフレッシュ用ＴＦＴ部１７００、転送用ＴＦＴ部１３００、リセット用ＴＦＴ部１４００、配線部１５００の組のうち、１画素分を示す模式的平面図である。   FIG. 32 is a schematic diagram showing one pixel of a set of a photoelectric conversion unit 100 having a plurality of pixels in the longitudinal direction, a refresh TFT unit 1700, a transfer TFT unit 1300, a reset TFT unit 1400, and a wiring unit 1500. FIG.

図３２において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換素子１００に入射する。ここで発生したキャリアによる光電流は光電変換素子１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ３００により信号線用マトリクス配線部５００へ転送され、信号処理部（不図示）により電圧として読み取られる。   In FIG. 32, the photoelectric conversion unit 100 has a lower electrode 2 that also serves as a light-shielding film for light from the substrate side. Light emitted from the substrate side is reflected by a document surface (not shown) positioned vertically above the drawing through the daylighting window 17, and the reflected light enters the photoelectric conversion element 100. The photocurrent generated by the carriers generated here is accumulated in an equivalent capacitance component of the photoelectric conversion element 100 and other stray capacitance. The accumulated charges are transferred to the signal line matrix wiring unit 500 by the transfer TFT 300 and read as a voltage by a signal processing unit (not shown).

ここで第２の電極層は特に透明電極にしていない。又、実施形態においては、ｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合もｑ＞０となる。   Here, the second electrode layer is not particularly a transparent electrode. In the embodiment, the injection blocking layer between the i layer and the second electrode layer is n-type, and the carriers whose injection is blocked are holes. Therefore, if the charge of one carrier to be prevented from being injected is q, q> 0 also in this case.

次に本第１１の実施形態である光電変換装置の駆動方法について回路図を用いて説明する。   Next, a driving method of the photoelectric conversion apparatus according to the eleventh embodiment will be described with reference to circuit diagrams.

図３１において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続されているリフレッシュ用ＴＦＴ−Ｆ１〜Ｆ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。   In FIG. 31, three photoelectric conversion elements S1 to S9 form one block, and three blocks form a photoelectric conversion element array. Refresh TFTs F1 to F9 connected to the photoelectric conversion elements S1 to S9, TFTs R1 to R9 for initializing the G electrode potential of the photoelectric conversion elements S1 to S9, and a signal charge transfer TFT-T1. The same applies to ˜T9.

又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。   The individual electrodes having the same order in each block of the photoelectric conversion elements S1 to S9 are connected to one of the common lines 1102 to 1104 through the transfer TFTs T1 to T9, respectively. More specifically, the first transfer TFT-T1, T4, T7 of each block is on the common line 1102, the second transfer TFT-T2, T5, T8 of each block is on the common line 1103, and each block The third transfer TFTs T3, T6, and T9 are connected to the common line 1104, respectively. The common lines 1102 to 1104 are connected to the amplifier 1126 via switching transistors T100 to T120, respectively.

又、図３において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図２９で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電位の初期化を行う。なお、本実施形態においてリフレッシュ手段はＴＦＴ−Ｆ１〜Ｆ９、シフトレジスタ１１０８、電源１１１５、電源１１４を有し、信号検出部は図３１の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０６を含む。   In FIG. 3, common lines 1102 to 1104 are grounded via common capacitors C100 to C120, respectively, and grounded via switching transistors CT1 to CT3. Here, the gate electrodes of the switching transistors CT1 to CT3 are connected in common, and the residual charges of the common lines 1102 to 1104 are discharged to GND by turning on at the same timing as the pulse of Pa shown in FIG. Then, the potential is initialized. In this embodiment, the refresh means includes TFTs F1 to F9, a shift register 1108, a power supply 1115, and a power supply 114, and the signal detection unit includes detection means within the dotted line in FIG. 31, TFTs T1 to T9, shift register 1106. including.

次に本第１１の実施形態の動作を時系列的に説明する。   Next, the operation of the eleventh embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。   First, when signal light enters the photoelectric conversion elements S <b> 1 to S <b> 9, charges are accumulated in the equivalent capacitance component of each photoelectric conversion unit 100 and each stray capacitance according to the intensity thereof. Then, a high level is output from the first parallel terminal of the shift register 1106, and the transfer TFTs T1 to T3 are turned on, so that the charges accumulated in the respective capacitance components and the respective stray capacitances are respectively shared by the common capacitor C100. To C120. Subsequently, the high level output from the shift register 1107 shifts, and the switching transistors T100 to T120 are sequentially turned on. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126.

転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。この時、電源１１１５の電位ＶｒＧは、電源１１４の電位ＶＤ 及び全光電変換素子Ｓ１〜Ｓ９の最大のフラットバンド電圧ＶＦＢを用いるとＶｒＧ＜ＶＤ −ＶＦＢの関係に設定する。そして、光電変換素子Ｓ１〜Ｓ３内のホールの一部が共通電源線１４０３に掃き出される。 After the transfer TFTs T1 to T3 are turned off, a high level is output from the first parallel terminal of the shift register 1108, the refresh TFTs F1 to F3 are turned on, and the photoelectric conversion elements S1 to S3 are turned on. The potential of the G electrode rises. At this time, the potential V rG of the power source 1115 is set to a relationship of V rG <V D −V FB when the potential V D of the power source 114 and the maximum flat band voltage V FB of all the photoelectric conversion elements S1 to S9 are used. A part of the holes in the photoelectric conversion elements S1 to S3 is swept out to the common power supply line 1403.

次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力され、リセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。   Next, a high level is output from the first parallel terminal of the shift register 1109, and the potentials of the G electrodes of the photoelectric conversion elements S1 to S3 are initialized to GND by turning on the reset TFT-R1 to R3. . Then, the potential of the common capacitors C100 to C120 is initialized by a pulse of Pa. When the potentials of the common capacitors C100 to C120 are completely initialized, the shift register 1106 shifts and a high level is output from the second parallel terminal. As a result, the transfer TFTs T4 to T6 are turned on, and the equivalent capacitance components of the photoelectric conversion elements S4 to S6 of the second block and the signal charges accumulated in the stray capacitance are transferred to the common capacitors C100 to C120. The Similarly to the case of the first block, the shift transistors 1100 shift to sequentially turn on the switching transistors T100 to T120, and the optical signals of the second block accumulated in the common capacitors C100 to C120 are sequentially read out.

第３のブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。   Similarly, in the case of the third block, a charge transfer operation and an optical signal read operation are performed.

このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりすなわち入射光量の大小によりアナログ的に出力される。   In this way, the reading of the signal for one line in the main scanning direction of the document is completed by a series of operations from the first block to the third block, and the read signal is incident on the basis of the reflectance of the document, that is, incident. It is output in analog depending on the amount of light.

又、上記第１０及び第１１の実施形態の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はｐ層でもよい。この場合上記の第１０及び第１１の実施形態において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。   Moreover, in the description of the tenth and eleventh embodiments, holes and electrons may be reversed. For example, the injection blocking layer may be a p layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the tenth and eleventh embodiments and the other parts are configured in the same manner, the same operation results as in the above embodiment can be obtained. In such a case, the charge q of one carrier whose injection is blocked by the injection blocking layer is q <0.

又、上記第１１の実施形態では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば二次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施形態で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。   In the eleventh embodiment, the one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed, and a photoelectric conversion device that performs the same magnification reading, such as an X-ray imaging device. Needless to say, the configuration can be realized by using the block division driving shown in the above embodiment.

以上説明したように第１１の実施形態は第１０の実施形態に加えて光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。   As described above, the eleventh embodiment is smaller in size than the tenth embodiment because the photoelectric conversion element, TFT, and matrix signal wiring portion have the same film configuration and can be formed simultaneously in the same process. -A high yield is possible, and a low-cost and high SN ratio photoelectric conversion device can be realized.

［実施形態１２］
図３３は本実施形態の光電変換装置の１ビットの概略的等価回路図であり、図３４は図３３の光電変換装置を駆動する場合の例を説明するタイミングチャートである。 [Embodiment 12]
FIG. 33 is a 1-bit schematic equivalent circuit diagram of the photoelectric conversion device of the present embodiment, and FIG. 34 is a timing chart illustrating an example of driving the photoelectric conversion device of FIG.

図３３において図２８と同じ番号のものは同じ部材を示す。図３３では図２８のＴＦＴ１７００の代わりにコンデンサ１２００の一方の電極が光電変換部１００に電気的に接続され、コンデンサ１２００の他方の電極はリフレッシュ用パルス発生手段Ｐｃに接続されている。   33, the same number as FIG. 28 shows the same member. In FIG. 33, instead of the TFT 1700 of FIG. 28, one electrode of the capacitor 1200 is electrically connected to the photoelectric conversion unit 100, and the other electrode of the capacitor 1200 is connected to the refresh pulse generating means Pc.

コンデンサ１２００は光電変換部１００のリフレッシュ動作においてＧ電極に正の電位を与えるパルス印加用容量手段として機能する。   The capacitor 1200 functions as a pulse applying capacitance means for applying a positive potential to the G electrode in the refresh operation of the photoelectric conversion unit 100.

また、１３００は検出動作において信号電荷を転送するＴＦＴであり、１４００はＧ電極の電位を初期化する初期化用ＴＦＴである。また、四角の点線内は信号検出部を表しており、ＩＣ等によって構成されるのが一般的であり、図３３においては１つの例として示している。ここで１１２４は読み出し用コンデンサ、１１２５は読み出し用コンデンサ１１２４を初期化するスイッチ素子、１１２６はオペアンプである。信号検出部はこの一例に限定するものでなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略できる。   Reference numeral 1300 denotes a TFT for transferring a signal charge in the detection operation, and reference numeral 1400 denotes an initialization TFT for initializing the potential of the G electrode. In addition, a square dotted line represents a signal detection unit, which is generally configured by an IC or the like, and is shown as an example in FIG. Here, 1124 is a read capacitor, 1125 is a switch element that initializes the read capacitor 1124, and 1126 is an operational amplifier. The signal detection unit is not limited to this example, and it is sufficient that the current or charge can be detected directly or by an integrated value. For example, when the signal charge is not accumulated in the readout capacitor 1124 but is read out by an ammeter or the like, the readout capacitor 1124 and the potential initialization switch element 1125 can be omitted.

以下、本実施形態の光電変換装置の動作の一例を図３４を用いて説明する。   Hereinafter, an example of the operation of the photoelectric conversion apparatus of this embodiment will be described with reference to FIG.

光電変換素子のリフレッシュ動作において、図３４に示すようにリフレッシュ用ハイレベルパルスＰｃをコンデンサ１２００のＧ電極と対向する電極側に加えることによって、Ｐｃのハイレベルパルスを加えた時のみＧ電極の電位が上昇するように構成している。その為光電変換部１００内に留まっていたホールはＤ電極に掃き出され、光電変換部１００はリフレッシュされる。その後、Ｐｃのリフレッシュパルスが立ち下がると同時にコンデンサ１２００の対向電極であるＧ電極の電位も瞬時に下がるため、光電変換部１１００中に留まっていたホールのＤ電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部１１００には図３４に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめる。次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによりオフ状態となりＧ電極は直流的にオープンになる。しかし実際にはコンデンサ１２００の容量及び光電変換部１１００の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部１１００の光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出部により検出される。またこの転送動作の前にはコンデンサ１１２４の電位はＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されていることが望ましい。そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施形態においてリフレッシュ手段はコンデンサ１２００，ハイレベルパルスＰｃを印加する手段，及び電源１１４を含み、信号検出部は図３０の点線内の検出手段，ＴＦＴ１３００，及びハイレベルパルスＰｂを印加する手段を含む。   In the refresh operation of the photoelectric conversion element, as shown in FIG. 34, by applying a refresh high level pulse Pc to the electrode side facing the G electrode of the capacitor 1200, the potential of the G electrode is only applied when the high level pulse of Pc is applied. Is configured to rise. Therefore, the holes remaining in the photoelectric conversion unit 100 are swept out to the D electrode, and the photoelectric conversion unit 100 is refreshed. Thereafter, simultaneously with the fall of the Pc refresh pulse, the potential of the G electrode, which is the counter electrode of the capacitor 1200, also instantaneously drops, so that the sweeping of the holes remaining in the photoelectric conversion unit 1100 to the D electrode ends, and the photoelectric conversion It becomes operation. Actually, since a positive inrush current as shown in FIG. 34 is generated in the photoelectric conversion unit 1100 and gradually attenuates, the photoelectric conversion operation is started after the inrush current flows. Next, the TFT 1400 is turned off by a low potential (hereinafter also referred to as low level) pulse of Pd, and the G electrode is opened in a DC manner. However, in reality, the potential is maintained by the capacitance of the capacitor 1200 and the equivalent capacitance component or stray capacitance of the photoelectric conversion unit 1100. Here, when an optical signal from the photoelectric conversion unit 1100 is incident, a corresponding current flows from the G electrode, and the potential of the G electrode rises. That is, light incident information is accumulated as electric charges in the capacitance of the G electrode. After a certain accumulation time, the transfer TFT 1300 is turned from the OFF state to the ON state by the high level pulse of Pb, and the accumulated charge flows to the capacitor 1124. This charge is the current flowing out from the photoelectric conversion unit 100 by the photoelectric conversion operation. The value is proportional to the integral value, that is, the total amount of incident light is detected by the detection unit through the operational amplifier 1126. Further, before this transfer operation, the potential of the capacitor 1124 is preferably initialized to the GND potential by the Pa high level pulse of the TFT 1125. When the transfer TFT 1300 is turned off, the refresh TFT 1700 is turned on again by the high level pulse of Pc, and a series of operations are repeated. In this embodiment, the refresh means includes a capacitor 1200, means for applying a high level pulse Pc, and a power supply 114, and the signal detection section applies detection means within the dotted line in FIG. 30, TFT 1300, and high level pulse Pb. Including means.

本実施形態では、リフレッシュ動作においてコンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与え信号電荷の蓄積時の正の突入電流を防いでいる。   In this embodiment, a positive potential is applied to the G electrode of the photoelectric conversion element via the capacitor 1200 in the refresh operation to prevent a positive inrush current when the signal charge is accumulated.

正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。   As a method of reducing the positive inrush current, it is conceivable to lengthen the time of the Pd initialization pulse. However, there is a limit to the time, and by increasing the time, the signal reading time of the entire apparatus becomes longer. This will cause the device to slow down, that is, to reduce the performance.

そこで、本実施形態においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばＰｃのパルスの立ち下がりから、ＰｄのＧ電極電位初期化パルスの立ち下がりまでを約１００μ秒で動作させると、図３４に示すようにＶＯ として蓄積される突入電流はほぼゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。また、Ｐｃのハイレベルパルス（Ｖｒｅｓ）を印加した時のＧ電極の電位ＶＯ（ｒｅｆｒｅｓｈ）を計算する。Ｇ電極に接続されている浮遊容量及び光電変換素子１１００の等価的な容量成分の和をＣＯ 、コンデンサ１２００の容量をＣＸ とすると、ＶＯ（ｒｅｆｒｅｓｈ）は次式で表される。 Therefore, in this embodiment, the refresh operation is performed with a capacitor and an appropriate timing is set, for example, from the fall of the Pc pulse to the fall of the Pd G electrode potential initialization pulse in about 100 μsec. When operated, the inrush current stored as V 2 O becomes almost zero as shown in FIG. Therefore, almost all of the charges that start to accumulate from the fall of the pulse of Pd become charges due to the signal light incident on the photoelectric conversion unit 100, and it is possible to obtain information with a high S / N ratio by reading the signal voltage. . Also, the potential V O (refresh) of the G electrode when the high level pulse (V res ) of Pc is applied is calculated. When the sum of the stray capacitance connected to the G electrode and the equivalent capacitance component of the photoelectric conversion element 1100 is C O , and the capacitance of the capacitor 1200 is C X , V O (refresh) is expressed by the following equation.

ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
よって作り込むコンデンサＣＸの大きさによってＶＯ（ｒｅｆｒｅｓｈ）を自由に変えられることになり、実際に設計する時の自由度も増す。 V O (refresh) = {C X / (C O + C X )} × V res
Therefore, V O (refresh) can be freely changed depending on the size of the capacitor C X to be built, and the degree of freedom in designing actually increases.

以上述べたことから明らかなように、コンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与えることで、正の突入電流がほぼ０になった状態で信号電荷の蓄積を行うことができる。   As is clear from the above description, by applying a positive potential to the G electrode of the photoelectric conversion element via the capacitor 1200, signal charges can be accumulated in a state where the positive inrush current is almost zero. it can.

ここで第２の電極層は透明電極にしていない。又、光電変換部１００のｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア１個の電荷をｑとするとこの場合はｑ＞０となる。   Here, the second electrode layer is not a transparent electrode. In addition, the injection blocking layer between the i layer and the second electrode layer of the photoelectric conversion unit 100 is n-type, and carriers whose injection is blocked are holes. Therefore, if the charge of one carrier to be prevented from being injected is q, q> 0 in this case.

又、本実施形態の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合本実施形態において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。   In the description of this embodiment, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the present embodiment and the other portions are configured in the same manner, the same operation result as in the above embodiment can be obtained. In such a case, the charge q of one carrier whose injection is blocked by the injection blocking layer is q <0.

［実施形態１３］
図３５から図３７を用いて本発明の第１３の実施形態を説明する。 [Embodiment 13]
A thirteenth embodiment of the present invention will be described with reference to FIGS.

図３５は本発明の第１３の実施形態を説明するための光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図３６は長尺方向に複数個の画素のある光電変換素子部、リフレッシュ用コンデンサ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す模式的平面図である。図３７は１画素の断面図である。なお図３７は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図３６と一致していない。またリセット用ＴＦＴ部１４００は図示されていない。又図３５から図３７において、図３３と同一部分には同一符号を付している。   FIG. 35 is a schematic equivalent circuit diagram of a photoelectric conversion device for explaining a thirteenth embodiment of the present invention. However, here, a case of a photoelectric conversion element array having nine photoelectric conversion elements arranged one-dimensionally will be taken as an example. FIG. 36 is a schematic plan view showing one pixel in a set of a photoelectric conversion element portion having a plurality of pixels in the longitudinal direction, a refresh capacitor portion, a transfer TFT portion, a reset TFT portion, and a wiring portion. is there. FIG. 37 is a cross-sectional view of one pixel. Note that FIG. 37 is schematically drawn for easy understanding, and the position of the wiring portion does not necessarily coincide with FIG. The reset TFT portion 1400 is not shown. 35 to 37, the same parts as those in FIG. 33 are denoted by the same reference numerals.

図３６において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極層２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。   36, the photoelectric conversion unit 100 has a lower electrode layer 2 that also serves as a light-shielding film for light from the substrate side. Light emitted from the substrate side is reflected by a document surface (not shown) positioned vertically above the drawing through the daylighting window 17, and the reflected light enters the photoelectric conversion unit 100. The photocurrent generated by the carriers generated here is accumulated in an equivalent capacitance component of the photoelectric conversion unit 100 and other stray capacitance. The accumulated charges are transferred to the signal line matrix wiring section 1500 by the transfer TFT 1300 and read as a voltage by the signal processing section (not shown).

図３７において各部の層構成を簡単に説明する。   In FIG. 37, the layer structure of each part will be briefly described.

図中１００は光電変換部、１２００はリフレッシュ用コンデンサ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３，２−４、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にしていない。   In the figure, 100 is a photoelectric conversion portion, 1200 is a refresh capacitor, 1300 is a transfer TFT, 1500 is a wiring portion, and these are the first electrode layers 2-1, 2-2, 2-3, 2-4, The common layer structure is composed of the insulating layer 70, the i layer 4, the n layer 5, and the second electrode layers 6-1, 6-2, 6-3, and 6-4. Here, the second electrode layer is not particularly a transparent electrode.

また本実施形態においても、光電変換部１００は第１実施形態と同一の構造をしているので、ｉ層４と第２の電極層６−１との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為、注入が阻止されるキャリア１個の電荷をｑとすると、この場合もｑ＞０となる。   Also in this embodiment, since the photoelectric conversion unit 100 has the same structure as that of the first embodiment, the injection blocking layer between the i layer 4 and the second electrode layer 6-1 is n-type. The carriers that are prevented from being injected are holes. Therefore, if the charge of one carrier to be prevented from being injected is q, q> 0 also in this case.

次に本実施形態の光電変換装置の駆動方法について図３５を用いて説明する。   Next, a driving method of the photoelectric conversion device of this embodiment will be described with reference to FIG.

図３５において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続しているリフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。   In FIG. 35, three photoelectric conversion elements S1 to S9 constitute one block, and three blocks constitute a photoelectric conversion element array. Refresh capacitors C1 to C9 respectively connected corresponding to the photoelectric conversion elements S1 to S9, TFTs R1 to R9 for initializing the G electrode potential of the photoelectric conversion elements S1 to S9, and signal charge transfer TFTs T1 to T1. The same applies to T9.

又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。   The individual electrodes having the same order in each block of the photoelectric conversion elements S1 to S9 are connected to one of the common lines 1102 to 1104 through the transfer TFTs T1 to T9, respectively. More specifically, the first transfer TFT-T1, T4, T7 of each block is on the common line 1102, the second transfer TFT-T2, T5, T8 of each block is on the common line 1103, and each block The third transfer TFTs T3, T6, and T9 are connected to the common line 1104, respectively. The common lines 1102 to 1104 are connected to the amplifier 1126 via switching transistors T100 to T120, respectively.

又、図３５において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図３４で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電位の初期化を行う。   In FIG. 35, common lines 1102 to 1104 are grounded via common capacitors C100 to C120, respectively, and grounded via switching transistors CT1 to CT3. Here, the gate electrodes of the switching transistors CT1 to CT3 are connected in common, and the residual charges of the common lines 1102 to 1104 are discharged to GND by turning on at the same timing as the pulse of Pa shown in FIG. Then, the potential is initialized.

なお、本実施形態においてリフレッシュ手段はコンデンサＣ１〜Ｃ９、シフトレジスタ１１０８、及び電源１１１４を含み、信号検出部は図３５中の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ１１０６を含む。   In this embodiment, the refresh means includes capacitors C1 to C9, a shift register 1108, and a power supply 1114, and the signal detection unit includes detection means within the dotted line in FIG. 35, TFT-T1 to T9, and shift register 1106. .

次に本実施形態の動作を時系列的に説明する。   Next, the operation of this embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて電源１１４からリフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。   First, when signal light is incident on the photoelectric conversion elements S1 to S9, electric charges are accumulated from the power supply 114 to the refresh capacitors C1 to C9 and equivalent capacitance components of the photoelectric conversion units 100 and the floating capacitances according to the intensity. . Then, a high level is output from the first parallel terminal of the shift register 1106, and the transfer TFTs T1 to T3 are turned on, so that they are stored in the refresh capacitors C1 to C3, the capacitance components, and the floating capacitors. The charges are transferred to the common capacitors C100 to C120, respectively. Subsequently, the high level output from the shift register 1107 shifts, and the switching transistors T100 to T120 are sequentially turned on. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126.

転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。   After the transfer TFTs T1 to T3 are turned off, a high level is output from the first parallel terminal of the shift register 1108, and the potentials at both ends of the refresh capacitors C1 to C3 rise. Then, the holes in the photoelectric conversion elements S1 to S3 are swept out to the common power supply line 1403.

次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にすることにより光電変換素子Ｓ１〜Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。   Next, a high level is output from the first parallel terminal of the shift register 1109, and the reset TFTs R1 to R3 are turned on, whereby the potentials of the G electrodes of the photoelectric conversion elements S1 to S2 are initialized to GND. Then, the potential of the common capacitors C100 to C120 is initialized by a pulse of Pa. When the potentials of the common capacitors C100 to C120 are completely initialized, the shift register 1106 shifts and a high level is output from the second parallel terminal. As a result, the transfer TFTs T4 to T6 are turned on, and the signal charges stored in the refresh capacitors C4 to C6 and the stray capacitance and the equivalent capacitance of the sensor in the second block are transferred to the common capacitors C100 to C120. Is done. Similarly to the case of the first block, the shift transistors 1100 shift to sequentially turn on the switching transistors T100 to T120, and the optical signals of the second block accumulated in the common capacitors C100 to C120 are sequentially read out.

第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。   Similarly, in the case of the third block, a charge transfer operation and an optical signal read operation are performed.

このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。   As described above, the series of operations from the first block to the third block finishes reading the signal for one line in the main scanning direction of the document, and the read signal is analog based on the magnitude of the reflectance of the document. Is output.

上記本実施形態において図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層を有する全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら同一の層構成は歩留りの向上、低コスト化のために都合がよい。   As described with reference to FIG. 37 in the present embodiment, the photoelectric conversion element, the refresh capacitor, the transfer TFT, the reset TFT, and the matrix signal wiring portion include the first electrode layer, the insulating layer, the i layer, the n layer, Although it has a structure of all five layers including the second electrode layer, it is not always necessary that all the element portions have the same layer structure, and at least the photoelectric conversion element has this structure (MIS structure). In other words, it is sufficient that the other element portions have a layer configuration having a function as each element. However, the same layer structure is convenient for improving the yield and reducing the cost.

又、上記の本実施形態の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施形態において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態１と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。   In the description of the present embodiment, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the present embodiment and the other parts are configured in the same manner, the same operation result as in the first embodiment can be obtained. In such a case, the charge q of one carrier whose injection is blocked by the injection blocking layer is q <0.

又、上記本実施形態では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施形態で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。   In the present embodiment, a one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed, and a photoelectric conversion apparatus that performs an equal magnification reading such as an X-ray imaging apparatus is also described above. It goes without saying that the configuration can be realized by using the block division driving shown in the embodiment.

以上説明したように本実施形態は光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。   As described above, since the photoelectric conversion element, TFT, and matrix signal wiring portion in the present embodiment have the same film configuration, they can be simultaneously formed in the same process, so that downsizing and high yield are possible and low cost and high cost. An S / N ratio photoelectric conversion device can be realized.

以上の説明から明らかな様に、本実施形態の光電変換素子は実施形態で示したものに限定するものではない。つまり第１の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第２の電極層があり、第２の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。   As is clear from the above description, the photoelectric conversion element of this embodiment is not limited to that shown in the embodiment. In other words, there is a first electrode layer, an insulating layer that blocks the movement of holes and electrons, a photoelectric conversion semiconductor layer, and a second electrode layer, and the photoelectric conversion semiconductor layer is connected between the second electrode layer and the photoelectric conversion semiconductor layer. Any injection blocking layer that blocks hole injection is sufficient. Further, the photoelectric conversion semiconductor layer only needs to have a photoelectric conversion function for generating an electron-hole pair when light enters. The layer structure may be a multilayer instead of a single layer, and the characteristics may be continuously changed.

同様にＴＦＴにおいてもゲート電極、ゲート絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はｐ層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。   Similarly, a TFT may have a gate electrode, a gate insulating film, a semiconductor layer capable of forming a channel, an ohmic contact layer, and a main electrode. For example, the ohmic contact layer may be a p-layer. In this case, holes may be used as carriers by reversing the gate electrode control voltage.

また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やＴＦＴと特別分離しなくとも各素子の電極部と兼用した構成でもよい。   Similarly, a capacitor may have a lower electrode layer, an intermediate layer including an insulating layer, and an upper electrode layer. For example, the capacitor may be used as an electrode portion of each element without special separation from a photoelectric conversion element or TFT. Good.

またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。   Furthermore, the insulating substrate does not need to be an insulator, and may be a conductor or a semiconductor in which an insulator is deposited.

また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。   In addition, since the photoelectric conversion element itself has a function of storing electric charge, it is possible to obtain an integrated value of optical information for a certain period without a special capacitor.

［実施形態１４］
実施形態１３で説明した図３３に示される概略的等価図の光電変換装置は図３８に示されるタイミングチャートに示されるタイミングで駆動することができる。 [Embodiment 14]
The photoelectric conversion device of the schematic equivalent diagram shown in FIG. 33 described in the thirteenth embodiment can be driven at the timing shown in the timing chart shown in FIG.

以下、本実施形態である光電変換装置の動作を図３８を用いて説明する。   Hereinafter, the operation of the photoelectric conversion apparatus according to the present embodiment will be described with reference to FIG.

光電変換素子のリフレッシュ動作において、図３８に示すようにリフレッシュ用ハイレベルパルスＰｃをコンデンサ１２００のＧ電極と対向する電極側に加えることによって、Ｐｃのハイレベルパルスを加えた時のみＧ電極の電位が上昇するように構成している。その為光電変換部１００内に留まっていたホールはＤ電極に掃き出され、光電変換部１００はリフレッシュされる。   In the refresh operation of the photoelectric conversion element, as shown in FIG. 38, by applying a refreshing high level pulse Pc to the electrode side facing the G electrode of the capacitor 1200, the potential of the G electrode is only applied when the high level pulse of Pc is applied. Is configured to rise. Therefore, the holes remaining in the photoelectric conversion unit 100 are swept out to the D electrode, and the photoelectric conversion unit 100 is refreshed.

その後、Ｐｃのリフレッシュパルスが立ち下がると同時にコンデンサ１２００の対向電極であるＧ電極の電位も瞬時に下がるため、光電変換部１００中に留まっていたホールのＤ電極への掃き出しが終了し、光電変換動作になる。実際には光電変換部１００には図３８に示すような正の突入電流が発生し次第に減衰していく為、突入電流が流れた後、光電変換動作をはじめる。   Thereafter, simultaneously with the fall of the Pc refresh pulse, the potential of the G electrode, which is the counter electrode of the capacitor 1200, instantaneously drops, so that the sweeping of the holes remaining in the photoelectric conversion unit 100 to the D electrode is completed, and the photoelectric conversion is completed. It becomes operation. Actually, since a positive inrush current as shown in FIG. 38 is generated in the photoelectric conversion unit 100 and gradually attenuates, the photoelectric conversion operation is started after the inrush current flows.

次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによりオフ状態となりＧ電極は直流的にオープンになる。しかし実際にはコンデンサ１２００の容量及び光電変換部１００の等価的な容量成分や浮遊容量により電位は保たれる。ここで光電変換部１００の光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。   Next, the TFT 1400 is turned off by a low potential (hereinafter also referred to as low level) pulse of Pd, and the G electrode is opened in a DC manner. However, in reality, the potential is maintained by the capacitance of the capacitor 1200 and the equivalent capacitance component or stray capacitance of the photoelectric conversion unit 100. Here, when the optical signal of the photoelectric conversion unit 100 is incident, a corresponding current flows out from the G electrode, and the potential of the G electrode rises.

つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出部により検出される。またこの転送動作の前にはコンデンサ１１２４の電位はＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されていることが望ましい。   That is, light incident information is accumulated as electric charges in the capacitance of the G electrode. After a certain accumulation time, the transfer TFT 1300 is turned from the OFF state to the ON state by the high level pulse of Pb, and the accumulated charge flows to the capacitor 1124. This charge is the current flowing out from the photoelectric conversion unit 100 by the photoelectric conversion operation. The value is proportional to the integral value, that is, the total amount of incident light is detected by the detection unit through the operational amplifier 1126. Further, before this transfer operation, the potential of the capacitor 1124 is preferably initialized to the GND potential by the Pa high level pulse of the TFT 1125.

そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。なお、本実施形態においてリフレッシュ手段はコンデンサ１２００、ハイレベルパルスＰｃを印加する手段、及び電源１１４を含み、信号検出部は図３３中の点線内の検出手段、ＴＦＴ１３００、及びハイレベルパルスＰｂを印加する手段を含んでよい。   When the transfer TFT 1300 is turned off, the refresh TFT 1700 is turned on again by the high level pulse of Pc, and a series of operations are repeated. In this embodiment, the refresh means includes a capacitor 1200, a means for applying a high level pulse Pc, and a power source 114, and the signal detection section applies a detection means within the dotted line in FIG. 33, a TFT 1300, and a high level pulse Pb. Means may be included.

本実施形態では、リフレッシュ動作においてコンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与え、そしてその正の電位を所定の電位より小さい電位とすることで図３８のＩＳ において実線で示されるごとくにない信号電荷の蓄積時の正の突入電流を防いでいる。（尚、所定の電位より大きいと破線のごとくになる。）
正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。 In the present embodiment, it is given a positive potential to the electrode G of the photoelectric conversion element via the capacitor 1200 in the refresh operation, and a solid line in I S in Figure 38 by the positive potential and the lower potential than the predetermined potential This prevents a positive inrush current during signal charge accumulation as shown. (In addition, it becomes like a broken line when it is larger than a predetermined potential.)
As a method of reducing the positive inrush current, it is conceivable to lengthen the time of the Pd initialization pulse. However, there is a limit to the time, and by increasing the time, the signal reading time of the entire apparatus becomes longer. This will cause the device to slow down, that is, to reduce the performance.

そこで、本発明においてはリフレッシュ動作をコンデンサで行い、且つ適当なタイミング設定を行うことにより、例えばＰｃのパルスの立ち下がりから、ＰｄのＧ電極電位初期化パルスの立ち下がりまでを約１００μ秒で動作させると、図３８に示すようにＶＯ として蓄積される突入電流はほぼゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換部１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。また、Ｐｃのハイレベルパルス（Ｖｒｅｓ）を印加した時のＧ電極の電位ＶＯ（ｒｅｆｒｅｓｈ）を計算する。Ｇ電極に接続されている浮遊容量及び光電変換部１００の等価的な容量成分の和をＣＯ 、コンデンサ１２００の容量をＣＸ とすると、ＶＯ（ｒｅｆｒｅｓｈ）は次式で表される。 Therefore, in the present invention, the refresh operation is performed with a capacitor and an appropriate timing is set so that, for example, the operation from the fall of the Pc pulse to the fall of the Pd G electrode potential initialization pulse takes about 100 μsec. As a result, the inrush current accumulated as V 2 O becomes almost zero as shown in FIG. Therefore, almost all of the charges that start to accumulate from the fall of the pulse of Pd become charges due to the signal light incident on the photoelectric conversion unit 100, and it is possible to obtain information with a high S / N ratio by reading the signal voltage. . Also, the potential V O (refresh) of the G electrode when the high level pulse (V res ) of Pc is applied is calculated. When the sum of the stray capacitance connected to the G electrode and the equivalent capacitance component of the photoelectric conversion unit 100 is C O , and the capacitance of the capacitor 1200 is C X , V O (refresh) is expressed by the following equation.

ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
よって作り込むコンデンサＣＸ の大きさによってＶＯ（ｒｅｆｒｅｓｈ）を自由に変えられることになり、実際に設計する時の自由度も増す。 V O (refresh) = {C X / (C O + C X )} × V res
Therefore, V O (refresh) can be freely changed depending on the size of the capacitor C X to be built, and the degree of freedom in designing actually increases.

以上述べたことから明らかなように、コンデンサ１２００を介して光電変換素子のＧ電極に正の電位を与えることで、正の突入電流がほぼ０になった状態で信号電荷の蓄積を行うことができるが、さらにコンデンサ１２００を介して光電変換素子のＧ電極に与える電位を調整することで正の突入電流の値を小さくし、減衰時間を短くすることができる。   As is clear from the above description, by applying a positive potential to the G electrode of the photoelectric conversion element via the capacitor 1200, signal charges can be accumulated in a state where the positive inrush current is almost zero. However, by adjusting the potential applied to the G electrode of the photoelectric conversion element via the capacitor 1200, the value of the positive inrush current can be reduced and the decay time can be shortened.

リフレッシュ動作における光電変換素子のＤ電極及びＧ電極の電位については、実施形態９中において図２４乃至図２７を用いて詳細に説明したのでここでの説明については省略する。   Since the potentials of the D electrode and the G electrode of the photoelectric conversion element in the refresh operation have been described in detail with reference to FIGS. 24 to 27 in Embodiment 9, the description thereof is omitted here.

本実施形態では以下の条件で駆動することで優れた特性を得ている。   In this embodiment, excellent characteristics are obtained by driving under the following conditions.

光電変換部１００のリフレッシュ動作においてＧ電極の正の電位を与える電源１１１５の電位ＶｒＧが、Ｄ電極に正の電位を与える電源１１４の電位ＶＤ に比べて低くするのである。詳細にいえば、光電変換部１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶＦＢ）が存在するので実際には、ＶｒＧ＜ＶＤ −ＶＦＢの状態で駆動するのである。 In the refresh operation of the photoelectric conversion unit 100, the potential V rG of the power source 1115 that applies the positive potential of the G electrode is made lower than the potential V D of the power source 114 that applies the positive potential to the D electrode. More specifically, since there is a flat band voltage (V FB ) applied to the G electrode in order to flatten the energy band of the i layer, the photoelectric conversion unit 100 actually has V rG <V D −V. It is driven in the FB state.

具体的な動作については実施形態１０において図２９及び図３０で詳細に説明してあるのでここでの説明は省略する。   Since the specific operation has been described in detail with reference to FIGS. 29 and 30 in the tenth embodiment, description thereof is omitted here.

本実施形態においては、ｉ層４と絶縁層７０の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。   In the present embodiment, electrons hardly exist at the interface defects between the i layer 4 and the insulating layer 70, so that it does not take a long time to enter and exit the electrons, resulting in an inrush current that becomes a noise component. It can be greatly reduced.

コンデンサ１２００の容量をＣＸ 、Ｇ電極に接続されている浮遊容量と光電変換部１００の等価的な容量成分の和をＣＯ 、及びＰｃのハイレベルパルスＶｒｅｓとするとリフレッシュ時のＧ電極電位はＶｒＧは
ＶｒＧ＝ＶＯ（ｒｅｆｒｅｓｈ）＝｛ＣＸ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ
となるのであり、｛ＣＸ／（ＣＯ ＋ＣＸ ）｝×Ｖｒｅｓ の値がＶＤ −ＶＦＢより小さい条件で駆動すれば上記の効果を得ることができ、図３８で示したＶｒＧ＝ＶＯ（ｒｅｆｒｅｓｈ）≧（ＶＤ−ＶＦＢ）の条件で得られるＶＯよりも、更に蓄積された突入電流を減らすことができるのである。 When the capacitance of the capacitor 1200 is C X , the sum of the equivalent capacitance component of the stray capacitance connected to the G electrode and the photoelectric conversion unit 100 is C O , and the high-level pulse V res of Pc, the G electrode potential at the time of refreshing V rG is V rG = V O (refresh) = {C X / (C O + C X )} × V res
Therefore, if the driving is performed under the condition that the value of {C X / (C O + C X )} × V res is smaller than V D −V FB, the above effect can be obtained, and V rG shown in FIG. The accumulated inrush current can be further reduced as compared with V O obtained under the condition of = V O (refresh) ≧ (V D −V FB ).

ここで第２の電極層は透明電極にしていない。又、光電変換部１００のｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア１個の電荷をｑとするとこの場合はｑ＞０となる。   Here, the second electrode layer is not a transparent electrode. In addition, the injection blocking layer between the i layer and the second electrode layer of the photoelectric conversion unit 100 is n-type, and carriers whose injection is blocked are holes. Therefore, if the charge of one carrier to be prevented from being injected is q, q> 0 in this case.

又、本実施形態の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合本実施形態において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態と同様の動作結果が得られる。その様な場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。   In the description of this embodiment, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the present embodiment and the other portions are configured in the same manner, the same operation result as in the above embodiment can be obtained. In such a case, the charge q of one carrier whose injection is blocked by the injection blocking layer is q <0.

［実施形態１５］
実施形態１３において説明した光電変換装置を用い、別の駆動を行なった例を説明する。 [Embodiment 15]
An example in which another drive is performed using the photoelectric conversion device described in Embodiment 13 will be described.

本実施形態の動作を時系列的に説明する。   The operation of this embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて電源１１４からリフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることでリフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。   First, when signal light is incident on the photoelectric conversion elements S1 to S9, electric charges are accumulated from the power supply 114 to the refresh capacitors C1 to C9 and equivalent capacitance components of the photoelectric conversion units 100 and the floating capacitances according to the intensity. . Then, a high level is output from the first parallel terminal of the shift register 1106, and the transfer TFTs T1 to T3 are turned on, so that they are stored in the refresh capacitors C1 to C3, the capacitance components, and the floating capacitors. The charges are transferred to the common capacitors C100 to C120, respectively. Subsequently, the high level output from the shift register 1107 shifts, and the switching transistors T100 to T120 are sequentially turned on. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126.

転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そしてこの時の光電変換素子Ｓ１〜Ｓ３のＤ電極及びＧ電極の電位は第１の実施形態で説明した条件が用いられる。即ち、リフレッシュ動作時のＤ電極電位を各々ＶＤ１〜ＶＤ３、Ｇ電極電位を各々ＶｒＧ１〜ＶｒＧ３ 、各光電変換素子のフラットバンド電圧をＶＦＢ１ 〜ＶＦＢ３ とすると
ＶｒＧ１＜ＶＤ１−ＶＦＢ１ 、ＶｒＧ２ ＜ＶＤ２−ＶＦＢ２、ＶｒＧ３ ＜ＶＤ３−ＶＦＢ３
となる。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。 After the transfer TFTs T1 to T3 are turned off, a high level is output from the first parallel terminal of the shift register 1108, and the potentials at both ends of the refresh capacitors C1 to C3 rise. At this time, the conditions described in the first embodiment are used for the potentials of the D electrode and the G electrode of the photoelectric conversion elements S1 to S3. That is, assuming that the D electrode potential during refresh operation is V D1 to V D3 , the G electrode potential is V rG1 to V rG3 , and the flat band voltage of each photoelectric conversion element is V FB1 to V FB3 , V rG1 <V D1 − V FB1, V rG2 <V D2 -V FB2, V rG3 <V D3 -V FB3
It becomes. Then, the holes in the photoelectric conversion elements S1 to S3 are swept out to the common power supply line 1403.

次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態とすることにより光電変換素子Ｓ１〜Ｓ２のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量及びセンサの等価的容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。リフレッシュ動作時の光電変換素子Ｓ４〜Ｓ６の両電極電位の条件は光電変換素子Ｓ１〜Ｓ３と同様である。   Next, a high level is output from the first parallel terminal of the shift register 1109, and the reset TFTs R1 to R3 are turned on, whereby the potentials of the G electrodes of the photoelectric conversion elements S1 to S2 are initialized to GND. Then, the potential of the common capacitors C100 to C120 is initialized by a pulse of Pa. When the potentials of the common capacitors C100 to C120 are completely initialized, the shift register 1106 shifts and a high level is output from the second parallel terminal. As a result, the transfer TFTs T4 to T6 are turned on, and the signal charges stored in the refresh capacitors C4 to C6 and the stray capacitance and the equivalent capacitance of the sensor in the second block are transferred to the common capacitors C100 to C120. Is done. Similarly to the case of the first block, the shift transistors 1100 shift to sequentially turn on the switching transistors T100 to T120, and the optical signals of the second block accumulated in the common capacitors C100 to C120 are sequentially read out. The conditions of the electrode potentials of the photoelectric conversion elements S4 to S6 during the refresh operation are the same as those of the photoelectric conversion elements S1 to S3.

第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。   Similarly, in the case of the third block, a charge transfer operation and an optical signal read operation are performed.

このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。   As described above, the series of operations from the first block to the third block finishes reading the signal for one line in the main scanning direction of the document, and the read signal is analog based on the magnitude of the reflectance of the document. Is output.

本実施形態において図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかし、同一な層構成とすることは歩留りの向上及び低コスト化に都合がよい。   As described with reference to FIG. 37 in the present embodiment, the photoelectric conversion element, the refresh capacitor, the transfer TFT, the reset TFT, and the matrix signal wiring portion include the first electrode layer, the insulating layer, the i layer, the n layer, the first layer, Although it has a configuration of five common layers composed of two electrode layers, it is not always necessary that all element portions have the same layer configuration, and at least the photoelectric conversion element has this structure (MIS structure). It is sufficient that the other element portions have a layer configuration having a function as each element. However, the same layer structure is convenient for improving the yield and reducing the cost.

又、上記の本実施形態の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施形態において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態１と同様の動作結果が得られる。そのような場合は注入阻止層により注入が阻止されるキャリア１個の電荷ｑはｑ＜０となる。   In the description of the present embodiment, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the present embodiment and the other parts are configured in the same manner, the same operation result as in the first embodiment can be obtained. In such a case, the charge q of one carrier whose injection is blocked by the injection blocking layer is q <0.

又、上記本実施形態では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施形態で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。   In the present embodiment, a one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed, and a photoelectric conversion apparatus that performs an equal magnification reading such as an X-ray imaging apparatus is also described above. It goes without saying that the configuration can be realized by using the block division driving shown in the embodiment.

以上説明したように本実施形態は光電変換素子、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。   As described above, since the photoelectric conversion element, TFT, and matrix signal wiring portion in the present embodiment have the same film configuration, they can be simultaneously formed in the same process, so that downsizing and high yield are possible and low cost and high cost. An S / N ratio photoelectric conversion device can be realized.

以上の説明から明らかな様に、本発明の光電変換素子は本実施形態で示したものに限定するものではない。つまり第１の電極層、ホール及び電子の移動を阻止する絶縁層、光電変換半導体層、第２の電極層があり、第２の電極層と光電変換半導体層の間に光電変換半導体層へのホールの注入が阻止する注入阻止層があればよい。さらに光電変換半導体層は光が入射して電子、ホール対を発生する光電変換機能を持っていればよい。層構成も一層でなく多層で構成してもよく、また連続的に特性が変化していてもよい。   As is clear from the above description, the photoelectric conversion element of the present invention is not limited to that shown in this embodiment. In other words, there is a first electrode layer, an insulating layer that blocks the movement of holes and electrons, a photoelectric conversion semiconductor layer, and a second electrode layer, and the photoelectric conversion semiconductor layer is connected between the second electrode layer and the photoelectric conversion semiconductor layer. Any injection blocking layer that blocks hole injection is sufficient. Further, the photoelectric conversion semiconductor layer only needs to have a photoelectric conversion function for generating an electron-hole pair when light enters. The layer structure may be a multilayer instead of a single layer, and the characteristics may be continuously changed.

同様にＴＦＴにおいてもゲート電極、ゲート絶縁膜、チャネル形成が可能な半導体層、オーミックコンタクト層、主電極があればよい。例えばオーミックコンタクト層はｐ層でもよく、この場合ゲート電極の制御の電圧を逆にしてホールをキャリアとして使用すればよい。   Similarly, a TFT may have a gate electrode, a gate insulating film, a semiconductor layer capable of forming a channel, an ohmic contact layer, and a main electrode. For example, the ohmic contact layer may be a p-layer. In this case, holes may be used as carriers by reversing the gate electrode control voltage.

また同様に、コンデンサにおいても下部電極層、絶縁層を含んだ中間層、及び上部電極層があればよく、例えば光電変換素子やＴＦＴと特別分離しなくとも各素子の電極部と兼用した構成でもよい。   Similarly, a capacitor may have a lower electrode layer, an intermediate layer including an insulating layer, and an upper electrode layer. For example, the capacitor may be used as an electrode portion of each element without special separation from a photoelectric conversion element or TFT. Good.

またさらに絶縁基板も全て絶縁物である必要はなく、導体もしくは半導体上に絶縁物が堆積されたものでもよい。   Furthermore, the insulating substrate does not need to be an insulator, and may be a conductor or a semiconductor in which an insulator is deposited.

また光電変換素子そのものに電荷を蓄える機能もあるため特別なコンデンサ無しである一定期間の光情報の積分値を得ることもできる。   In addition, since the photoelectric conversion element itself has a function of storing electric charge, it is possible to obtain an integrated value of optical information for a certain period without a special capacitor.

［実施形態１６］
図３９は実施形態１６を示す光電変換装置の概略的等価回路図である。ただしここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図４０は図３９の等価回路の動作を示すタイミングチャートである。 [Embodiment 16]
FIG. 39 is a schematic equivalent circuit diagram of the photoelectric conversion device according to the sixteenth embodiment. However, here, a case of a photoelectric conversion element array having nine photoelectric conversion elements arranged one-dimensionally will be taken as an example. FIG. 40 is a timing chart showing the operation of the equivalent circuit of FIG.

光電変換部の構成については実施形態１３の図３６及び図３７に示される構成を適用することができる。   The configuration shown in FIGS. 36 and 37 of the thirteenth embodiment can be applied to the configuration of the photoelectric conversion unit.

次に本実施形態の光電変換装置の駆動方法について図３９及び図４０を用いて説明する。図３９において、光電変換素子Ｓ１〜Ｓ９及び光電変換素子Ｓ１〜Ｓ９に各々接続しているリフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化する（以下Ｇ電極リセット用ともいう）ＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９は３個で１ブロックを構成し、３ブロックで各アレイを構成している。   Next, a driving method of the photoelectric conversion device of this embodiment will be described with reference to FIGS. In FIG. 39, the photoelectric conversion elements S1 to S9 and the refreshing capacitors C1 to C9 connected to the photoelectric conversion elements S1 to S9 and the G electrode potentials of the photoelectric conversion elements S1 to S9 are initialized (hereinafter referred to as G electrode resetting). The TFT-R1 to R9 and the signal charge transfer TFTs T1 to T9 constitute one block with three, and each array comprises three blocks.

又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。   The individual electrodes having the same order in each block of the photoelectric conversion elements S1 to S9 are connected to one of the common lines 1102 to 1104 through the transfer TFTs T1 to T9, respectively. More specifically, the first transfer TFT-T1, T4, T7 of each block is on the common line 1102, the second transfer TFT-T2, T5, T8 of each block is on the common line 1103, and each block The third transfer TFTs T3, T6, and T9 are connected to the common line 1104, respectively. The common lines 1102 to 1104 are connected to the amplifier 1126 via switching transistors T100 to T120, respectively.

又、図３９において共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。   In FIG. 39, common lines 1102 to 1104 are grounded via common capacitors C100 to C120, and grounded via switching transistors CT1 to CT3.

ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に端子１１１６へ接続され、端子１１１６をハイレベルに設定しスイッチングトランジスタＣＴ１〜ＣＴ３をオン状態とする事により、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。又、図３９において第１ブロックのリフレッシュ用コンデンサＣ１〜Ｃ３のＧ電極の各対向電極は共通に接続され、第２ブロックの転送用ＴＦＴ−Ｔ４〜Ｔ６の共通ゲート電極と接続されており、更に第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６のＧ電極の各対向電極は共通に接続され、第３ブロックの転送用ＴＦＴ−Ｔ７〜Ｔ９の共通ゲート電極及び第１ブロックのＧ電極リセット用ＴＦＴ−Ｒ１〜Ｒ３の共通ゲート電極と接続されている。同様に第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９のＧ電極の各対向電極は共通に接続され、第２ブロックのＧ電極リセット用ＴＦＴ−Ｒ４〜Ｒ６の共通ゲート電極と接続されている。なお、本実施形態においてリフレッシュ手段はコンデンサＣ１〜Ｃ９、シフトレジスタ１１０６、及び電源１１１４を含み、信号検出部は図３９点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、及びシフトレジスタ１１０６を含んでよい。   Here, the gate electrodes of the switching transistors CT1 to CT3 are commonly connected to the terminal 1116, the terminal 1116 is set to a high level, and the switching transistors CT1 to CT3 are turned on, whereby the residual charges of the common lines 1102 to 1104 are set. Is discharged to GND, and the charge is initialized. In FIG. 39, the opposing electrodes of the G electrodes of the refresh capacitors C1 to C3 in the first block are connected in common, and are connected to the common gate electrodes of the transfer TFTs T4 to T6 in the second block. The counter electrodes of the G electrodes of the refresh capacitors C4 to C6 in the second block are connected in common, the common gate electrode of the transfer TFTs T7 to T9 in the third block and the G electrode reset TFT-R1 in the first block. To the common gate electrode of R3. Similarly, the counter electrodes of the G electrodes of the refresh capacitors C7 to C9 in the third block are connected in common, and are connected to the common gate electrodes of the G electrode reset TFT-R4 to R6 in the second block. In this embodiment, the refresh means may include capacitors C1 to C9, a shift register 1106, and a power supply 1114, and the signal detection unit may include detection means within the dotted line in FIG. 39, TFT-T1 to T9, and shift register 1106. .

次に本実施形態の動作を時系列的に説明する。   Next, the operation of this embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射すると、その強度に応じてリフレッシュ用コンデンサＣ１〜Ｃ９及び各浮遊容量に電荷が蓄積される。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され［図４０（ａ）］、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで、リフレッシュ用コンデンサＣ１〜Ｃ３及び浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となった後、続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる［図４０（ｊ）〜図４０（ｌ）］。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。そして次に端子１１１６がハイレベルとなり［図４０（ｍ）］、スイッチングトランジスタＣＴ１〜ＣＴ３がオンする事により共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点で、シフトレジスタ１１０６の第２の並列端子からハイレベルが出力され［図４０（ｄ）］、リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇する。そして光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。これと同時に第２ブロックの転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり［図４０（ｂ）］、第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同時にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態［図４０（ｊ）〜図４０（ｌ）となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２のブロックの光信号が順次読み出され、その後共通コンデンサＣ１００〜Ｃ１２０の電位がスイッチングトランジスタＣＴ１〜ＣＴ３により初期化される［図４０（ｍ）］。   First, when signal light is incident on the photoelectric conversion elements S1 to S9, electric charges are accumulated in the refresh capacitors C1 to C9 and the floating capacitors according to the intensity of the signal light. Then, a high level is output from the first parallel terminal of the shift register 1106 [FIG. 40 (a)], and the transfer TFTs T1 to T3 are turned on to accumulate in the refresh capacitors C1 to C3 and the stray capacitance. The charged electric charges are transferred to the common capacitors C100 to C120, respectively. After the transfer TFTs T1 to T3 are turned on, the high level output from the shift register 1107 is subsequently shifted, and the switching transistors T100 to T120 are sequentially turned on [FIG. 40 (j) to FIG. 40 (l)]. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126. Then, the terminal 1116 becomes a high level [FIG. 40 (m)], and the potentials of the common capacitors C100 to C120 are initialized by turning on the switching transistors CT1 to CT3. When the potentials of the common capacitors C100 to C120 are completely initialized, a high level is output from the second parallel terminal of the shift register 1106 [FIG. 40 (d)], and the potentials at both ends of the refresh capacitors C1 to C3 are output. Rises. Then, the holes in the photoelectric conversion elements S1 to S3 are swept out to the common power supply line 1403. At the same time, the transfer TFTs T4 to T6 in the second block are turned on [FIG. 40 (b)], and the signal charges accumulated in the refresh capacitors C4 to C6 and the stray capacitance in the second block are shared capacitors. Transferred to C100 to C120. Simultaneously with the case of the first block, the switching transistors T100 to T120 are sequentially turned on by the shift of the shift register 1107 [FIG. 40 (j) to FIG. 40 (l), and the second stored in the common capacitors C100 to C120. Are sequentially read out, and then the potentials of the common capacitors C100 to C120 are initialized by the switching transistors CT1 to CT3 [FIG. 40 (m)].

次に第１ブロックのリフレッシュ用コンデンサＣ１〜Ｃ３の共通電極電位がローレベルになった後シフトレジスタ１１０６の第３の並列端子からハイレベルが出力され［図４０（ｇ）］、Ｇ電極リセット用ＴＦＴ−Ｒ１〜Ｒ３をオン状態にする事により光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。これと同時に第２ブロックのリフレッシュ用コンデンサＣ４〜Ｃ６の両端の電位が上昇する［図４０（ｅ）］。又、第３ブロックの転送用ＴＦＴ−Ｔ７〜Ｔ９も同時にオン状態になり［図４０（ｃ）］、第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロック及び第２ブロックの場合と同様に、シフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態［図４０（ｊ）〜図４０（ｌ）］となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第３ブロックの光信号が順次読み出される。その後共通コンデンサＣ１００〜Ｃ１２０の電位がスイッチングトランジスタＣＴ１〜ＣＴ３により初期化される［図４０（ｍ）］。   Next, after the common electrode potential of the refresh capacitors C1 to C3 in the first block becomes low level, a high level is output from the third parallel terminal of the shift register 1106 [FIG. 40 (g)], and the G electrode is reset. By turning on the TFT-R1 to R3, the potentials of the G electrodes of the photoelectric conversion elements S1 to S3 are initialized to GND. At the same time, the potentials at both ends of the refresh capacitors C4 to C6 in the second block rise [FIG. 40 (e)]. Also, the transfer TFTs T7 to T9 in the third block are simultaneously turned on [FIG. 40 (c)], and the signal charges stored in the refresh capacitors C7 to C9 and the stray capacitance in the third block are common capacitors. Transferred to C100 to C120. As in the first block and the second block, the shift transistors 1100 to T120 are sequentially turned on [FIGS. 40J to 40L] by the shift of the shift register 1107, and the common capacitors C100 to C120. Are sequentially read out. Thereafter, the potentials of the common capacitors C100 to C120 are initialized by the switching transistors CT1 to CT3 [FIG. 40 (m)].

以下同様にシフトレジスタ１１０６の第４の並列端子からハイレベルが出力される事により、第２ブロックのＧ電極リセット用ＴＦＴ−Ｒ４〜Ｒ６をオン状態へ移行させる［図４０（ｈ）］。同時に第３ブロックのリフレッシュ用コンデンサＣ７〜Ｃ９の両端の電位を上昇させる［図４０（ｆ）］。その後、シフトレジスタ１１０６の第５の並列端子からハイレベルが出力される事により、第３ブロックのＧ電極リセット用ＴＦＴ−Ｒ７〜Ｒ９をオン状態へ移行させる［図４０（ｉ）］。   Similarly, when a high level is output from the fourth parallel terminal of the shift register 1106, the G electrode reset TFT-R4 to R6 of the second block are shifted to the ON state [FIG. 40 (h)]. At the same time, the potentials at both ends of the refresh capacitors C7 to C9 in the third block are raised [FIG. 40 (f)]. Thereafter, a high level is output from the fifth parallel terminal of the shift register 1106, whereby the G electrode reset TFT-R7 to R9 of the third block are shifted to the ON state [FIG. 40 (i)].

このように、あるラインにおいて第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取る事が終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。   As described above, a series of operations from the first block to the third block in a certain line finishes reading a signal for one line in the main scanning direction of the document, and the read signal indicates the reflectance of the document. Output in analog form depending on the size.

以上９個の光電変換素子を３ブロックに分割して１ライン分のセンサアレイを構成する光電変換装置の動作を説明したが、その他のラインを読み取る場合も同様に、電荷転送動作と光信号の読み出し動作が連続して行われる。   The operation of the photoelectric conversion device that constitutes a sensor array for one line by dividing the nine photoelectric conversion elements into three blocks has been described above. Similarly, when reading other lines, the charge transfer operation and the optical signal Read operations are performed continuously.

上記本実施形態において、図３７で説明したように、光電変換素子、リフレッシュ用コンデンサ、ＴＦＴ、マトリクス配線部が第１の電極層、絶縁層、半導体層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしもすべての素子部が同一な層構成である必要はなく、少なくとも光電変換素子がこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通の構成とすることは歩留りの向上とそれによる一層の低コスト化を達成することができる。   In the present embodiment, as described with reference to FIG. 37, the photoelectric conversion element, the refresh capacitor, the TFT, and the matrix wiring portion are composed of the first electrode layer, the insulating layer, the semiconductor layer, the n layer, and the second electrode layer. Although it has a common layer configuration of all five layers, it is not always necessary that all element portions have the same layer configuration, at least the photoelectric conversion element has this structure (MIS structure), and other element portions A layer structure having a function as each element is sufficient. However, the common configuration can achieve an improvement in yield and a further reduction in cost.

又、以上の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合上記の本実施形態において、電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば上記実施形態と同様の動作結果が得られる。   In the above description, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, in the above-described embodiment, the operation results similar to those in the above-described embodiment can be obtained by reversing the direction in which the voltage or electric field is applied and configuring the other parts in the same manner.

又、上記本実施形態では、一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も、上記実施形態で示したブロック分割駆動を用いる事により、構成が可能となる事は言うまでもない。   In the present embodiment, a one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed. Needless to say, the configuration can be realized by using the block division driving shown in the above embodiment.

以上説明したように本実施形態は光電変換素子、コンデンサ、ＴＦＴ、マトリクス配線部が同一膜構成の為、同一プロセスで同時に形成する事が可能な為、小型化・高歩留りが可能となり、低コストで高ＳＮ比の光電変換装置が実現できる。又、従来用いられていたリフレッシュ用電源を１つ削減でき、ＳＮ比の高い低コストの光電変換装置を作製できる効果がある。又、複数個の光電変換素子をブロックに分割して、且つ別のブロックにおける２つ以上の動作（例えば、信号転送動作及びセンサリフレッシュ動作及び電位リセット動作）を同一駆動線により同時に駆動可能な為、高速に動作ができ、又装置を小型化できる事により、更に高歩留り、低コストな光電変換装置が実現できる。   As described above, the photoelectric conversion element, the capacitor, the TFT, and the matrix wiring portion in the present embodiment have the same film configuration, and can be formed at the same time in the same process. Therefore, the size and the yield can be reduced, and the cost can be reduced. Thus, a photoelectric conversion device with a high SN ratio can be realized. Further, it is possible to reduce one refreshing power source that has been conventionally used and to produce a low-cost photoelectric conversion device having a high SN ratio. In addition, a plurality of photoelectric conversion elements are divided into blocks, and two or more operations (for example, a signal transfer operation, a sensor refresh operation, and a potential reset operation) in another block can be simultaneously driven by the same drive line. Since the device can operate at high speed and can be downsized, a photoelectric conversion device with higher yield and lower cost can be realized.

［実施形態１７］
図４１は本発明の第１７の実施形態を説明するための光電変換装置の１ビットの概略的等価回路図である。 [Embodiment 17]
FIG. 41 is a 1-bit schematic equivalent circuit diagram of a photoelectric conversion device for explaining a seventeenth embodiment of the present invention.

図４１において１００は光電変換部である。光電変換部の層構成は図４（ａ）において説明されたものと同じであり従って、Ｄが透明電極６側、Ｇが下部電極２側の電極を示している。又、１１１４はＤ電極に正の電位（ＶＤ ）を与える電源、１１１５は光電変換素子１１００のリフレッシュ動作においてＧ電極の正の電位（ＶｒＧ）を与える電源であり、１７００がリフレッシュ用のＴＦＴである。このとき、電源１１１５は電源１１１４に比べて低電圧に設定されているのが望ましい。又、１８００は信号電荷蓄積用コンデンサであり、光電変換部１００と同じ積層構造である。そして蓄積コンデンサのＧ電極をＧＮＤに接地し、Ｄ電極を光電変換部１００のＧ電極と接続してある。更に、１３００は検出動作において信号電荷を転送するＴＦＴであり、１４００はＧ電極の電位を初期化するＧ電極初期化用ＴＦＴ（以下Ｇ電極リセット用ＴＦＴともいう）である。又、四角の点線内は検出手段を表わしており、ＩＣ等によって構成されるのが一般的であり図４１に１つの例を示している。ここで、１１２４は読み出し用コンデンサ、１１２５は読み出し用コンデンサを初期化するスイッチ素子、１１２６はオペアンプである。検出手段はこの１例に限定するものではなく電流もしくは電荷を直接もしくは積分値で検出できればよい。例えば信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略できる。 In FIG. 41, reference numeral 100 denotes a photoelectric conversion unit. The layer structure of the photoelectric conversion unit is the same as that described in FIG. 4A. Therefore, D indicates the electrode on the transparent electrode 6 side, and G indicates the electrode on the lower electrode 2 side. Reference numeral 1114 denotes a power source for applying a positive potential (V D ) to the D electrode, 1115 denotes a power source for applying a positive potential (V rG ) of the G electrode in the refresh operation of the photoelectric conversion element 1100, and 1700 denotes a refresh TFT. It is. At this time, the power source 1115 is preferably set to a lower voltage than the power source 1114. Reference numeral 1800 denotes a signal charge storage capacitor, which has the same laminated structure as the photoelectric conversion unit 100. The G electrode of the storage capacitor is grounded to GND, and the D electrode is connected to the G electrode of the photoelectric conversion unit 100. Further, reference numeral 1300 denotes a TFT that transfers signal charges in the detection operation, and reference numeral 1400 denotes a G electrode initialization TFT (hereinafter also referred to as a G electrode reset TFT) that initializes the potential of the G electrode. Further, the inside of the square dotted line represents a detecting means, and is generally constituted by an IC or the like. FIG. 41 shows one example. Here, 1124 is a read capacitor, 1125 is a switch element that initializes the read capacitor, and 1126 is an operational amplifier. The detection means is not limited to this example, and it is sufficient that the current or charge can be detected directly or by an integral value. For example, when the signal charge is not accumulated in the read capacitor 1124 but is read by an ammeter or the like, the read capacitor 1124 and the potential initialization switch element 1125 can be omitted.

以下、上記光電変換装置の動作を図４１を用いて説明する。   Hereinafter, the operation of the photoelectric conversion device will be described with reference to FIG.

光電変換素子のリフレッシュ動作において、ＴＦＴ１７００はＰｃの高電位（以下ハイレベルともいう）パルスによってオフ状態からオン状態になり、電源１１１５によってＧ電極には正の電位が与えられる。Ｄ電極には電源１１４により正の電位が与えられており、Ｄ電極のＧ電極に対しての電位ＶＤＧは正の電位が与えられたことになる。すると光電変換部１００内のホールの一部はＤ電極に掃き出されリフレッシュされる。次にＴＦＴ１４００はＰｄのハイレベルパルスによってオフ状態からオン状態になりＧ電極はＧＮＤ電位が与えられる。このときＶＤＧは更に大きな正の電位になり、光電変換部１００は突入電流が流された後、光電変換動作を始める。次にＴＦＴ１４００はＰｄの低電位（以下ローレベルともいう）パルスによってオフ状態となりＧ電極は電荷蓄積コンデンサ１８００を介して接地された状態になる。ここで光電変換部１００に光信号が入射していると対応する電流がＧ電極から流れ出しＧ電極の電位は上昇する。つまりＧ電極が持つ容量に光の入射情報が電荷として蓄積される。一定の蓄積時間後転送用ＴＦＴ１３００はＰｂのハイレベルパルスによりオフ状態からオン状態になり、蓄積された電荷はコンデンサ１１２４に流れるが、この電荷は光電変換動作で光電変換部１００から流れ出た電流の積分値に比例した値であり、つまり光の入射の総量としてオペアンプ１１２６を通して検出手段により検出される。また、この転送動作の前には、コンデンサ１１２４の電位は、ＴＦＴ１１２５のＰａのハイレベルパルスによりＧＮＤ電位に初期化されている事が望ましい。そして転送用ＴＦＴ１３００がオフ状態になると、再びリフレッシュ用ＴＦＴ１７００がＰｃのハイレベルパルスによりオン状態となり、以下一連の動作が繰り返される。 In the refresh operation of the photoelectric conversion element, the TFT 1700 is turned on from an off state by a high potential (hereinafter also referred to as high level) pulse of Pc, and a positive potential is applied to the G electrode by the power source 1115. A positive potential is applied to the D electrode by the power supply 114, and the potential V DG of the D electrode with respect to the G electrode is given a positive potential. Then, a part of the hole in the photoelectric conversion unit 100 is swept out to the D electrode and refreshed. Next, the TFT 1400 is turned from the off state to the on state by the high level pulse of Pd, and the GND potential is applied to the G electrode. At this time, V DG becomes an even larger positive potential, and the photoelectric conversion unit 100 starts a photoelectric conversion operation after an inrush current flows. Next, the TFT 1400 is turned off by a low potential (hereinafter also referred to as low level) pulse of Pd, and the G electrode is grounded through the charge storage capacitor 1800. Here, when an optical signal is incident on the photoelectric conversion unit 100, a corresponding current flows from the G electrode and the potential of the G electrode rises. That is, light incident information is accumulated as electric charges in the capacitance of the G electrode. After a certain accumulation time, the transfer TFT 1300 is turned from the OFF state to the ON state by the high level pulse of Pb, and the accumulated charge flows to the capacitor 1124. The value is proportional to the integral value, that is, the total amount of incident light is detected by the detection means through the operational amplifier 1126. Further, before this transfer operation, the potential of the capacitor 1124 is preferably initialized to the GND potential by the Pa high level pulse of the TFT 1125. When the transfer TFT 1300 is turned off, the refresh TFT 1700 is turned on again by the high level pulse of Pc, and a series of operations are repeated.

これによってＳＮ比が高く、優れた特性で光電変換することができる。   As a result, the SN ratio is high, and photoelectric conversion can be performed with excellent characteristics.

［実施形態１８］
図４２は、本発明の第１８の実施形態に係る光電変換装置の１ビットの概略的等価回路図である。図４３は図４２の光電変換装置を実際に駆動した時のタイミングチャートである。 [Embodiment 18]
FIG. 42 is a schematic equivalent circuit diagram of one bit of the photoelectric conversion device according to the eighteenth embodiment of the present invention. FIG. 43 is a timing chart when the photoelectric conversion device of FIG. 42 is actually driven.

ここで図４２は前述した図４１に示した構成と対応しており同様の各部については対応箇所に同一符号を付してある。又、図４１と同様の部分については説明を簡略化もしくは省略する。   Here, FIG. 42 corresponds to the configuration shown in FIG. 41 described above, and the same parts are denoted by the same reference numerals for the same parts. Also, description of the same parts as in FIG. 41 is simplified or omitted.

なお、本実施形態において、リフレッシュ手段はＴＦＴ１７００、ハイレベルパルスＰｃを印加する手段、電源１１１５、及び電源１１１４を含んでよい。   In this embodiment, the refresh means may include a TFT 1700, means for applying a high level pulse Pc, a power source 1115, and a power source 1114.

さらに、信号検出部は図４２中の点線内の検出手段、ＴＦＴ１３００、ハイレベルパルスＰｂを印加する手段、及び蓄積コンデンサ１８００を含んでよい。   Further, the signal detection unit may include detection means within a dotted line in FIG. 42, TFT 1300, means for applying a high level pulse Pb, and a storage capacitor 1800.

図４２において図４１と異なる点は、光電変換部１００のＧ電極に接続される蓄積コンデンサ１８００の端子がＤ電極でなく、Ｇ電極である点である。   42 differs from FIG. 41 in that the terminal of the storage capacitor 1800 connected to the G electrode of the photoelectric conversion unit 100 is not the D electrode but the G electrode.

次に図４３において動作を説明する。図４３において光電変換部１００の電流ＩＳ と電流ＩＳ によるＧ電極の電位ＶＯ の振舞いに注目する。 Next, the operation will be described with reference to FIG. In FIG. 43, attention is paid to the behavior of the potential V O of the G electrode due to the current I S and the current I S of the photoelectric conversion unit 100.

図４３において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換部１００のＧ電極に電圧が印加されると光電変換部１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。   In FIG. 43, when the Pc refresh pulse rises and a voltage is applied to the G electrode of the photoelectric conversion unit 100, part of the holes remaining in the i layer of the photoelectric conversion unit 100 are swept out to the D electrode.

次にＰｄのＧ電極リセットパルスが立ち上がり、光電変換部１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出す。そして、ＰｄのＧ電極リセットパルスが立ち下がる。Ｐｄのパルスの立ち下がりから信号電荷は蓄積されはじめるが、この時蓄積コンデンサ１８００の電荷蓄積電極はＧ電極であり、接地電極がＤ電極である為、蓄積コンデンサ１８００内のｉ層４のエネルギーバンドはほぼフラットな状態いわゆるフラットバンド状態である。一般にＭＩＳ型コンデンサのフラットバンド状態にする為の絶縁層側へ印加する電圧いわゆるフラットバンド電圧はゼロ又は若干の正の電圧である。よってフラットバンド電圧がゼロの場合は前述したようにコンデンサ１８００は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態になることはない。又、フラットバンド電圧が若干の正の電圧である場合は図４２のＧ電極リセット用ＴＦＴ１４００とＧＮＤとの間に正のフラットバンドと同等もしくはそれ以上の電圧を有する電源を挿入すれば蓄積コンデンサ１８００は電荷蓄積開始時から電荷蓄積終了時までデプレッション状態でなくアキュムレーション状態で使用する事ができる。即ち図４１を用いて説明した光電変換装置における蓄積コンデンサ１８００を介して流れるリーク電流は生じない。よって蓄積コンデンサ及びその他の浮遊容量に蓄積された電荷は、ほぼすべて光電変換部１００内に入射した信号光による電荷であり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。ここで図４２に示した四角の点線内の信号検出用の素子は特に限定されるものではなく、電流もしくは電荷を直接もしくは積分値で検出できればよく、又、信号電荷を読み出し用コンデンサ１１２４に蓄積せず、電流計等で読み出す場合は、読み出し用コンデンサ１１２４及び電位初期化用スイッチ素子１１２５を省略可能であるが、このことは図４１の光電変換装置の説明で述べたことと同じである。   Next, when the G electrode reset pulse of Pd rises and the G electrode of the photoelectric conversion unit 100 is grounded to GND, all the electrons remaining in the i layer flow out to the D electrode. Then, the Pd G electrode reset pulse falls. The signal charge starts to be accumulated from the fall of the pulse of Pd. At this time, the charge accumulation electrode of the storage capacitor 1800 is the G electrode, and the ground electrode is the D electrode. Therefore, the energy band of the i layer 4 in the storage capacitor 1800 Is a so-called flat band state. In general, the voltage applied to the insulating layer side for making the flat band state of the MIS type capacitor, the so-called flat band voltage is zero or a slight positive voltage. Therefore, when the flat band voltage is zero, as described above, the capacitor 1800 does not enter a depletion state from the start of charge accumulation to the end of charge accumulation. If the flat band voltage is a slight positive voltage, a storage capacitor 1800 can be obtained by inserting a power supply having a voltage equal to or higher than the positive flat band between the G electrode reset TFT 1400 and GND in FIG. Can be used not in the depletion state but in the accumulation state from the beginning of charge accumulation to the end of charge accumulation. That is, no leak current flows through the storage capacitor 1800 in the photoelectric conversion device described with reference to FIG. Therefore, almost all charges accumulated in the storage capacitor and other stray capacitance are charges due to the signal light incident on the photoelectric conversion unit 100, and it is possible to obtain information with a high S / N ratio by reading the signal voltage. Become. Here, the signal detecting element within the square dotted line shown in FIG. 42 is not particularly limited, as long as the current or charge can be detected directly or by an integral value, and the signal charge is stored in the reading capacitor 1124. In the case of reading with an ammeter or the like, the reading capacitor 1124 and the potential initialization switch element 1125 can be omitted. This is the same as described in the description of the photoelectric conversion device in FIG.

このように本実施形態においては信号蓄積用コンデンサの絶縁層７０側のＧ電極へ信号電荷を蓄積し、信号蓄積用コンデンサを常にアキュムレーション状態で用いる事が可能な為、見かけ上信号電荷蓄積用コンデンサを介して信号電荷がリークして生じるリーク電流はほとんどない為、結果的により一層ＳＮ比の高い光電変換装置を提供することが可能となる。   As described above, in this embodiment, the signal charge is stored in the G electrode on the insulating layer 70 side of the signal storage capacitor, and the signal storage capacitor can always be used in the accumulation state. As a result, there is almost no leakage current caused by leakage of signal charges through the semiconductor device. As a result, it is possible to provide a photoelectric conversion device having a higher SN ratio.

［実施形態１９］
図４４から図４６を用いて本発明の第１９の実施形態を説明する。 [Embodiment 19]
The nineteenth embodiment of the present invention will be described with reference to FIGS.

図４４は本実施形態の光電変換装置の概略的等価回路図である。但しここでは９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。図４５は長尺方向に複数個の画素のある光電変換素子部、蓄積用コンデンサ部、リフレッシュ用ＴＦＴ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す平面図である。図４６は１画素の断面図である。なお図４６は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図４５と一致していない。また図４６においてリセット用ＴＦＴ部１４００は示されていない。又図４４から図４６において、図４２と同一部分には同一符号を付している。   FIG. 44 is a schematic equivalent circuit diagram of the photoelectric conversion device of the present embodiment. However, here, a case of a photoelectric conversion element array having nine photoelectric conversion elements arranged one-dimensionally will be taken as an example. FIG. 45 shows one pixel of a set of a photoelectric conversion element portion having a plurality of pixels in the longitudinal direction, a storage capacitor portion, a refresh TFT portion, a transfer TFT portion, a reset TFT portion, and a wiring portion. It is a top view. FIG. 46 is a cross-sectional view of one pixel. 46 is drawn schematically for easy understanding, and the position of the wiring portion does not necessarily coincide with FIG. In FIG. 46, the reset TFT portion 1400 is not shown. 44 to 46, the same parts as those in FIG.

図４５において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は蓄積コンデンサ１８００及び光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。   45, the photoelectric conversion unit 100 has a lower electrode 2 that also serves as a light-shielding film for light from the substrate side. Light emitted from the substrate side is reflected by a document surface (not shown) positioned vertically above the drawing through the daylighting window 17, and the reflected light enters the photoelectric conversion unit 100. The photocurrent generated by the carriers generated here is accumulated in an equivalent capacitance component of the storage capacitor 1800 and the photoelectric conversion unit 100 and other stray capacitance. The accumulated charges are transferred to the signal line matrix wiring section 1500 by the transfer TFT 1300 and read as a voltage by the signal processing section (not shown).

図４６において各部の層構成を簡単に説明する。   46, the layer structure of each part will be briefly described.

図中１００は光電変換部、１８００は蓄積コンデンサ、１７００はリフレッシュ用ＴＦＴ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４，６−５からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にはしていない。   In the figure, 100 is a photoelectric conversion portion, 1800 is a storage capacitor, 1700 is a refresh TFT, 1300 is a transfer TFT, 1500 is a wiring portion, and these are the first electrode layers 2-1, 2-2, 2-3. , Insulating layer 70, i layer 4, n layer 5, second electrode layers 6-1, 6-2, 6-3, 6-4 and 6-5. Yes. Here, the second electrode layer is not particularly a transparent electrode.

次に第１９の実施形態である光電変換装置の駆動方法について回路図を用いて説明する。   Next, a driving method of the photoelectric conversion apparatus according to the nineteenth embodiment will be described with reference to circuit diagrams.

図４４において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続している蓄積コンデンサＤ１〜Ｄ９、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。   In FIG. 44, three photoelectric conversion elements S1 to S9 form one block, and three blocks form a photoelectric conversion element array. Storage capacitors D1 to D9, refresh TFTs F1 to F9, TFTs R1 to R9 for initializing G electrode potentials of the photoelectric conversion elements S1 to S9, and signals connected to the photoelectric conversion elements S1 to S9, respectively. The same applies to the charge transfer TFTs T1 to T9.

又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。   The individual electrodes having the same order in each block of the photoelectric conversion elements S1 to S9 are connected to one of the common lines 1102 to 1104 through the transfer TFTs T1 to T9, respectively. More specifically, the first transfer TFT-T1, T4, T7 of each block is on the common line 1102, the second transfer TFT-T2, T5, T8 of each block is on the common line 1103, and each block The third transfer TFTs T3, T6, and T9 are connected to the common line 1104, respectively. The common lines 1102 to 1104 are connected to the amplifier 1126 via switching transistors T100 to T120, respectively.

又、図４４において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図４３で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。   In FIG. 44, common lines 1102 to 1104 are grounded via common capacitors C100 to C120, and grounded via switching transistors CT1 to CT3. Here, the gate electrodes of the switching transistors CT1 to CT3 are connected in common, and the residual charges on the common lines 1102 to 1104 are discharged to GND by turning on at the same timing as the pulse of Pa shown in FIG. Then, the charge is initialized.

なお、本実施形態において光電変換手段はＴＦＴ−Ｒ１〜Ｒ９、シフトレジスタ１１０９、電源１１４をいう。またリフレッシュ手段はＴＦＴ−Ｆ１〜Ｆ９、シフトレジスタ１１０８、電源１１１５、電源１１１４をいう。さらに信号検出部は図４４の点線内の検出手段、ＴＦＴ−Ｔ１〜Ｔ９、シフトレジスタ１１０６、蓄積コンデンサＤ１〜Ｄ９をいう。   In the present embodiment, the photoelectric conversion means refers to the TFTs R1 to R9, the shift register 1109, and the power supply 114. The refresh means refers to the TFTs F1 to F9, the shift register 1108, the power source 1115, and the power source 1114. Further, the signal detection unit refers to detection means within the dotted line in FIG. 44, TFT-T1 to T9, shift register 1106, and storage capacitors D1 to D9.

次に第１９の実施形態の動作を時系列的に説明する。   Next, the operation of the nineteenth embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各蓄積コンデンサＤ１〜Ｄ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施形態１８でも説明したように蓄積コンデンサＤ１〜Ｄ９は、絶縁層側のＧ電極が電荷蓄積電極になっている為、蓄積コンデンサＤ１〜Ｄ９の各ｉ層中の電子及びホールは、Ｇ電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで蓄積コンデンサＤ１〜Ｄ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。   First, when signal light enters the photoelectric conversion elements S1 to S9, electric charges are accumulated in the equivalent capacitance components and the stray capacitances of the storage capacitors D1 to D9 and the photoelectric conversion units 100 according to the intensity. At this time, as described in the eighteenth embodiment, since the storage capacitors D1 to D9 have the G electrodes on the insulating layer side as charge storage electrodes, the electrons and holes in the i layers of the storage capacitors D1 to D9 are There is no flow onto the G electrode, and no apparent leakage current occurs. Then, a high level is output from the first parallel terminal of the shift register 1106, and the transfer TFTs T1 to T3 are turned on, so that the charges accumulated in the storage capacitors D1 to D3, each capacitance component, and each stray capacitance are stored. Are respectively transferred to the common capacitors C100 to C120. Subsequently, the high level output from the shift register 1107 shifts, and the switching transistors T100 to T120 are sequentially turned on. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126.

転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、リフレッシュ用ＴＦＴ−Ｆ１〜Ｆ３がオン状態となり、光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。そして、光電変換素子Ｓ１〜Ｓ３内のホールの一部が共通電源線１４０３に掃き出される。   After the transfer TFTs T1 to T3 are turned off, a high level is output from the first parallel terminal of the shift register 1108, the refresh TFTs F1 to F3 are turned on, and the photoelectric conversion elements S1 to S3 are turned on. The potential of the G electrode rises. A part of the holes in the photoelectric conversion elements S1 to S3 is swept out to the common power supply line 1403.

次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されリセット用ＴＦＴ−Ｒ１〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの蓄積コンデンサＤ４〜Ｄ６及び光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同時にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。   Next, a high level is output from the first parallel terminal of the shift register 1109 and the reset TFTs R1 to R3 are turned on, whereby the potentials of the G electrodes of the photoelectric conversion elements S1 to S3 are initialized to GND. Then, the potential of the common capacitors C100 to C120 is initialized by a pulse of Pa. When the potentials of the common capacitors C100 to C120 are completely initialized, the shift register 1106 shifts and a high level is output from the second parallel terminal. As a result, the transfer TFTs T4 to T6 are turned on, and the equivalent capacitance components of the storage capacitors D4 to D6 and the photoelectric conversion elements S4 to S6 of the second block and the signal charges stored in the stray capacitance are shared capacitors. Transferred to C100 to C120. At the same time as the case of the first block, the shift transistors 1100 to T120 are sequentially turned on by the shift of the shift register 1107, and the optical signals of the second block accumulated in the common capacitors C100 to C120 are sequentially read out.

第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。   Similarly, in the case of the third block, a charge transfer operation and an optical signal read operation are performed.

このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。   As described above, the series of operations from the first block to the third block finishes reading the signal for one line in the main scanning direction of the document, and the read signal is analog based on the magnitude of the reflectance of the document. Is output.

本実施形態において図４６で説明したように、光電変換素子、蓄積コンデンサ、リフレッシュ用ＴＦＴ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積コンデンサがこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら全素子の層構成が共通であることはより一層の歩留りの向上と低コスト化につながる。   As described with reference to FIG. 46 in this embodiment, the photoelectric conversion element, the storage capacitor, the refresh TFT, the transfer TFT, the reset TFT, and the matrix signal wiring portion include the first electrode layer, the insulating layer, the i layer, and the n layer. Although it has a configuration of a common layer of all five layers consisting of a layer and a second electrode layer, it is not always necessary that all element portions have the same layer configuration, and at least the photoelectric conversion element and the storage capacitor have this structure. (MIS structure), and the other element portion may be a layer structure having a function as each element. However, the common layer structure of all elements leads to further improvement in yield and cost reduction.

又、実施形態１８又は１９の説明においてホールと電子を逆に構成してもよい。例えば注入阻止層はＰ層でもよい。この場合実施形態１８又は１９において電圧や電界の印加する方向を逆にし、その他の部分を同様に構成すれば、上記実施形態と同様の動作結果が得られる。   In the description of the eighteenth or nineteenth embodiment, holes and electrons may be reversed. For example, the injection blocking layer may be a P layer. In this case, if the direction in which the voltage or electric field is applied is reversed in the eighteenth or nineteenth embodiment and the other parts are configured in the same manner, the same operation results as in the above embodiment can be obtained.

又、実施形態１９では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施形態で示したブロック分割駆動を用いることにより、構成が可能となることは言うまでもない。   In the nineteenth embodiment, the one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed, and the photoelectric conversion apparatus that performs the same magnification reading such as an X-ray imaging apparatus is also implemented. It goes without saying that the configuration can be realized by using the block division driving shown in the embodiment.

以上説明したように実施形態１９は実施形態１８の効果に加えて光電変換素子、蓄積コンデンサ、ＴＦＴ、マトリクス信号配線部が同一膜構成の為、同一プロセスで同時に形成することが可能な為、小型化・高歩留りが可能となり低コストで高ＳＮ比の光電変換装置が実現できる。   As described above, in the nineteenth embodiment, in addition to the effects of the eighteenth embodiment, since the photoelectric conversion element, the storage capacitor, the TFT, and the matrix signal wiring portion have the same film configuration, they can be simultaneously formed in the same process. And a high yield can be realized, and a low-cost and high SN ratio photoelectric conversion device can be realized.

［実施形態２０］
図４７〜図４９を用いて実施形態２０を説明する。 [Embodiment 20]
Embodiment 20 will be described with reference to FIGS. 47 to 49.

図４７は本発明の実施形態２０の光電変換装置の概略的等価回路図である。但しここでは実施形態１９と同様に９個の一次元的に配置される光電変換素子を有する光電変換素子アレイの場合を一例として取り上げる。   FIG. 47 is a schematic equivalent circuit diagram of the photoelectric conversion device according to the twentieth embodiment of the present invention. However, the case of a photoelectric conversion element array having nine photoelectric conversion elements arranged one-dimensionally as in the nineteenth embodiment will be taken as an example.

図４８は長尺方向に複数個の画素のある光電変換素子部、蓄積コンデンサ兼リフレッシュ用コンデンサ部、転送用ＴＦＴ部、リセット用ＴＦＴ部、配線部の組のうち、１画素分を示す平面図である。   FIG. 48 is a plan view showing one pixel in a set of a photoelectric conversion element portion having a plurality of pixels in the longitudinal direction, a storage capacitor / refresh capacitor portion, a transfer TFT portion, a reset TFT portion, and a wiring portion. It is.

図４９は１画素の断面図である。なお図４９は理解しやすくする為に模式的に描かれており、配線部の位置は必ずしも図４９と一致していない。また図４９においてリセット用ＴＦＴ部１４００は示されていない。尚図４７から図４９において、図４２及び図４４〜図４６と同一部分には同一符号を付している。   FIG. 49 is a cross-sectional view of one pixel. Note that FIG. 49 is schematically drawn for easy understanding, and the position of the wiring portion does not necessarily match FIG. In FIG. 49, the reset TFT portion 1400 is not shown. 47 to 49, the same parts as those in FIGS. 42 and 44 to 46 are denoted by the same reference numerals.

図４８において、光電変換部１００は基板側からの光に対する遮光膜を兼ねた下部電極２を有する。基板側から照射された光は採光用窓１７を通して図面に対して垂直な上方に位置する原稿面（不図示）で反射し、その反射光が光電変換部１００に入射する。ここで発生したキャリアによる光電流は蓄積用兼リフレッシュコンデンサ１２００及び光電変換部１００の等価的な容量成分及びその他の浮遊容量に蓄積される。蓄積された電荷は転送用ＴＦＴ１３００により信号線用マトリクス配線部１５００へ転送され、信号処理部（不図示）により電圧として読み取られる。   In FIG. 48, the photoelectric conversion unit 100 has a lower electrode 2 that also serves as a light-shielding film for light from the substrate side. Light emitted from the substrate side is reflected by a document surface (not shown) positioned vertically above the drawing through the daylighting window 17, and the reflected light enters the photoelectric conversion unit 100. The photocurrent generated by the carriers generated here is stored in an equivalent capacitance component of the storage / refresh capacitor 1200 and the photoelectric conversion unit 100 and other stray capacitances. The accumulated charges are transferred to the signal line matrix wiring section 1500 by the transfer TFT 1300 and read as a voltage by the signal processing section (not shown).

図４９において各部の層構成を簡単に説明する。   49, the layer configuration of each part will be briefly described.

図中１００は光電変換部、１２００は蓄積用兼リフレッシュ用コンデンサ、１３００は転送用ＴＦＴ、１５００は配線部であり、これらは第１の電極層２−１，２−２，２−３、絶縁層７０、ｉ層４、ｎ層５、第２の電極層６−１，６−２，６−３，６−４からなる全５層の共通層の構成をしている。ここで第２の電極層は特に透明電極にはしていないことは実施形態１９と同様である。   In the figure, reference numeral 100 denotes a photoelectric conversion unit, 1200 denotes a storage / refresh capacitor, 1300 denotes a transfer TFT, 1500 denotes a wiring part, which are the first electrode layers 2-1, 2-2, 2-3, insulation. The common layer structure is composed of the layer 70, the i layer 4, the n layer 5, and the second electrode layers 6-1, 6-2, 6-3, and 6-4. Here, the second electrode layer is not a transparent electrode as in the nineteenth embodiment.

次に本実施形態の光電変換装置の駆動方法について回路図を用いて説明する。   Next, a driving method of the photoelectric conversion device of this embodiment will be described with reference to circuit diagrams.

図４７において、光電変換素子Ｓ１〜Ｓ９は３個で１ブロックを構成し、３ブロックで光電変換素子アレイを構成している。光電変換素子Ｓ１〜Ｓ９に対応して各々接続している蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９、光電変換素子Ｓ１〜Ｓ９のＧ電極電位を初期化するＴＦＴ−Ｒ１〜Ｒ９及び信号電荷転送用ＴＦＴ−Ｔ１〜Ｔ９も同様である。   In FIG. 47, three photoelectric conversion elements S1 to S9 constitute one block, and three blocks constitute a photoelectric conversion element array. Storage and refresh capacitors C1 to C9 respectively connected corresponding to the photoelectric conversion elements S1 to S9, TFTs R1 to R9 for initializing the G electrode potential of the photoelectric conversion elements S1 to S9, and signal charge transfer TFTs The same applies to -T1 to T9.

又、光電変換素子Ｓ１〜Ｓ９の各ブロック内で同一順番を有する個別電極は各々転送用ＴＦＴ−Ｔ１〜Ｔ９を介して、共通線１１０２〜１１０４の一つに接続されている。詳細に言えば、各ブロックの第１の転送用ＴＦＴ−Ｔ１，Ｔ４，Ｔ７が共通線１１０２に、各ブロックの第２の転送用ＴＦＴ−Ｔ２，Ｔ５，Ｔ８が共通線１１０３に、そして各ブロックの第３の転送用ＴＦＴ−Ｔ３，Ｔ６，Ｔ９が共通線１１０４に各々接続されている。共通線１１０２〜１１０４は各々スイッチングトランジスタＴ１００〜Ｔ１２０を介してアンプ１１２６に接続されている。   The individual electrodes having the same order in each block of the photoelectric conversion elements S1 to S9 are connected to one of the common lines 1102 to 1104 through the transfer TFTs T1 to T9, respectively. More specifically, the first transfer TFT-T1, T4, T7 of each block is on the common line 1102, the second transfer TFT-T2, T5, T8 of each block is on the common line 1103, and each block The third transfer TFTs T3, T6, and T9 are connected to the common line 1104, respectively. The common lines 1102 to 1104 are connected to the amplifier 1126 via switching transistors T100 to T120, respectively.

又、図４７において、共通線１１０２〜１１０４は各々共通コンデンサＣ１００〜Ｃ１２０を介して接地されており、且つスイッチングトランジスタＣＴ１〜ＣＴ３を介して接地されている。ここで、スイッチングトランジスタＣＴ１〜ＣＴ３の各ゲート電極は共通に接続され、図４３で示したＰａのパルスと同様のタイミングでオン状態とすることにより、共通線１１０２〜１１０４の残留電荷をＧＮＤに放電し、電荷の初期化を行う。   In FIG. 47, common lines 1102 to 1104 are grounded via common capacitors C100 to C120, and grounded via switching transistors CT1 to CT3. Here, the gate electrodes of the switching transistors CT1 to CT3 are connected in common, and the residual charges on the common lines 1102 to 1104 are discharged to GND by turning on at the same timing as the pulse of Pa shown in FIG. Then, the charge is initialized.

なお、本実施形態において光電変換手段はＴＦＴ−Ｒ１〜Ｒ９，シフトレジスタ１１０９，電源１１４をいう。またリフレッシュ手段はコンデンサＣ１〜Ｃ９，シフトレジスタ１１０８，電源１１１４をいう。さらに信号検出部は図４７の点線内の検出手段，ＴＦＴ−Ｔ１〜Ｔ９，シフトレジスタ１１０６，コンデンサＣ１〜Ｃ９をいう。つまり、本実施形態においてはコンデンサＣ１〜Ｃ９は信号電荷を蓄積するとともに、リフレッシュ手段の一部を構成している。   In the present embodiment, the photoelectric conversion means refers to the TFTs R1 to R9, the shift register 1109, and the power supply 114. The refresh means means capacitors C1 to C9, shift register 1108, and power source 1114. Further, the signal detection unit refers to detection means within the dotted line in FIG. That is, in the present embodiment, the capacitors C1 to C9 accumulate signal charges and constitute part of the refresh means.

次に本実施形態の動作を時系列的に説明する。   Next, the operation of this embodiment will be described in time series.

まず、光電変換素子Ｓ１〜Ｓ９に信号光が入射するとその強度に応じて各蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９及び各光電変換部１００の等価的な容量成分及び各浮遊容量に電荷が蓄積される。この時、実施形態１８でも説明したように蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９は、絶縁層側のＧ電極が電荷蓄積電極になっている為、蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ９の各ｉ層中の電子及びホールは、Ｇ電極上へ流れることがなく、見かけ上のリーク電流は生じることがない。そしてシフトレジスタ１１０６の第１の並列端子からハイレベルが出力され、転送用ＴＦＴ−Ｔ１〜Ｔ３がオン状態となることで蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ３及び各容量成分及び各浮遊容量に蓄積されていた電荷が、各々共通コンデンサＣ１００〜Ｃ１２０へ転送される。続いてシフトレジスタ１１０７から出力されるハイレベルがシフトして、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となる。これによって、共通コンデンサＣ１００〜Ｃ１２０に転送された第１ブロックの光信号がアンプ１１２６を通って順次読み出される。   First, when signal light is incident on the photoelectric conversion elements S1 to S9, charges are accumulated in the storage and refresh capacitors C1 to C9 and the equivalent capacitance components of the photoelectric conversion units 100 and the stray capacitances according to the intensity. The At this time, as described in the eighteenth embodiment, the storage and refresh capacitors C1 to C9 have the G electrodes on the insulating layer side as charge storage electrodes. Electrons and holes in the layer do not flow onto the G electrode, and no apparent leakage current occurs. Then, a high level is output from the first parallel terminal of the shift register 1106, and the transfer TFTs T1 to T3 are turned on to store in the storage and refresh capacitors C1 to C3, the capacitance components, and the floating capacitors. The charged electric charges are transferred to the common capacitors C100 to C120, respectively. Subsequently, the high level output from the shift register 1107 shifts, and the switching transistors T100 to T120 are sequentially turned on. Thereby, the optical signals of the first block transferred to the common capacitors C100 to C120 are sequentially read out through the amplifier 1126.

転送用ＴＦＴ−Ｔ１〜Ｔ３がオフ状態になった後、シフトレジスタ１１０８の第１の並列端子からハイレベルが出力され、蓄積用兼リフレッシュ用コンデンサＣ１〜Ｃ３の両端の電位が上昇、即ち光電変換素子Ｓ１〜Ｓ３のＧ電極の電位が上昇する。そして、光電変換素子Ｓ１〜Ｓ３内のホールが共通電源線１４０３に掃き出される。   After the transfer TFTs T1 to T3 are turned off, a high level is output from the first parallel terminal of the shift register 1108, and the potentials at both ends of the storage and refresh capacitors C1 to C3 rise, that is, photoelectric conversion. The potential of the G electrode of the elements S1 to S3 increases. Then, the holes in the photoelectric conversion elements S1 to S3 are swept out to the common power supply line 1403.

次にシフトレジスタ１１０９の第１の並列端子からハイレベルが出力されたリセット用ＴＦＴ−Ｒ１〜Ｒ３がオン状態にすることにより光電変換素子Ｓ１〜Ｓ３のＧ電極の電位がＧＮＤに初期化される。そして次にＰａのパルスにより共通コンデンサＣ１００〜Ｃ１２０の電位が初期化される。共通コンデンサＣ１００〜Ｃ１２０の電位が完全に初期化された時点でシフトレジスタ１１０６がシフトし、第２の並列端子からハイレベルが出力される。これにより、転送用ＴＦＴ−Ｔ４〜Ｔ６がオン状態になり、第２ブロックの蓄積用兼リフレッシュ用コンデンサＣ４〜Ｃ６及び光電変換素子Ｓ４〜Ｓ６の等価的容量成分及び浮遊容量に蓄積されている信号電荷が共通コンデンサＣ１００〜Ｃ１２０へ転送される。そして第１ブロックの場合と同様にシフトレジスタ１１０７のシフトにより、スイッチングトランジスタＴ１００〜Ｔ１２０が順次オン状態となり、共通コンデンサＣ１００〜Ｃ１２０に蓄積されている第２ブロックの光信号が順次読み出される。   Next, the reset TFTs R1 to R3 whose high level is output from the first parallel terminal of the shift register 1109 are turned on, so that the potentials of the G electrodes of the photoelectric conversion elements S1 to S3 are initialized to GND. . Then, the potential of the common capacitors C100 to C120 is initialized by a pulse of Pa. When the potentials of the common capacitors C100 to C120 are completely initialized, the shift register 1106 shifts and a high level is output from the second parallel terminal. As a result, the transfer TFTs T4 to T6 are turned on, and the signals stored in the equivalent capacitance components and stray capacitances of the storage and refresh capacitors C4 to C6 and the photoelectric conversion elements S4 to S6 in the second block. The charge is transferred to the common capacitors C100 to C120. Similarly to the case of the first block, the shift transistors 1100 shift to sequentially turn on the switching transistors T100 to T120, and the optical signals of the second block accumulated in the common capacitors C100 to C120 are sequentially read out.

第３ブロックの場合も同様に、電荷転送動作と光信号の読み出し動作が行われる。   Similarly, in the case of the third block, a charge transfer operation and an optical signal read operation are performed.

このように第１ブロックから第３ブロックまでの一連の動作により、原稿の主走査方向における１ライン分の信号を読み取ることが終了し、その読み取られた信号は原稿の反射率の大小によりアナログ的に出力される。   As described above, the series of operations from the first block to the third block finishes reading the signal for one line in the main scanning direction of the document, and the read signal is analog based on the magnitude of the reflectance of the document. Is output.

本実施形態において、光電変換素子、蓄積用兼リフレッシュ用コンデンサ、転送用ＴＦＴ、リセット用ＴＦＴ、マトリクス信号配線部が、第１の電極層、絶縁層、ｉ層、ｎ層、第２の電極層からなる全５層の共通層の構成を有しているが、必ずしも全ての素子部が同一な層構成である必要はなく、少なくとも光電変換素子及び蓄積用兼リフレッシュ用コンデンサがこの構造（ＭＩＳ構造）であり、他の素子部は各素子としての機能を備える層構成であれば十分である。しかしながら共通な構成は歩留りの向上、低コスト化等に都合がよい。   In this embodiment, the photoelectric conversion element, the storage / refresh capacitor, the transfer TFT, the reset TFT, and the matrix signal wiring portion are the first electrode layer, the insulating layer, the i layer, the n layer, and the second electrode layer. However, it is not always necessary that all element portions have the same layer structure. At least the photoelectric conversion element and the storage / refresh capacitor have this structure (MIS structure). It is sufficient if the other element portions have a layer structure having a function as each element. However, the common configuration is convenient for improving the yield and reducing the cost.

又、本実施形態では一次元的なラインセンサを説明したが、ラインセンサを複数本配置すれば２次元的なエリアセンサとなり、Ｘ線撮像装置等の等倍読み取りを行う光電変換装置も上記実施形態で示したブロック分割駆動を用いることにより、構成が可能となることは実施形態１９と同様である。   In the present embodiment, the one-dimensional line sensor has been described. However, if a plurality of line sensors are arranged, a two-dimensional area sensor is formed, and the photoelectric conversion apparatus that performs the same magnification reading such as an X-ray imaging apparatus is also implemented. It is the same as in the nineteenth embodiment that the configuration becomes possible by using the block division driving shown in the embodiment.

以上説明したように本実施形態は実施形態１８、１９の効果に加えて、蓄積コンデンサにリフレッシュ機能を持たせることが可能となり、小型化・高歩留りが達成でき、更なる低コストの光電変換装置が実現できる。   As described above, in addition to the effects of the eighteenth and nineteenth embodiments, the present embodiment makes it possible to provide a storage capacitor with a refresh function, achieve miniaturization and high yield, and further reduce the cost of the photoelectric conversion device. Can be realized.

［実施形態２１］
図５０は本実施形態の光電変換装置の概略的回路図である。 [Embodiment 21]
FIG. 50 is a schematic circuit diagram of the photoelectric conversion apparatus of this embodiment.

図５０においてＳ１１〜Ｓｍｎはマトリクス上に配された光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃｍｎは蓄積用コンデンサ、Ｔ１１〜Ｔｍｎは転送用ＴＦＴである。Ｖｓは読み出し用電源、Ｖｇはリフレッシュ用電源であり、それぞれのスイッチＳＷｓ、ＳＷｇを介して全光電変換素子Ｓ１１〜ＳｍｎのＧ電極に接続されている。スイッチＳＷｓはインバータを介して、スイッチＳＷｇは直接にリフレッシュ制御回路ＲＦに接続されており、リフレッシュ期間はＳＷｇがｏｎ、その他の期間はＳＷｓがｏｎするよう制御されている。１画素は１個の光電変換素子とそれに並列に接続されたコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施形態の光電変換装置は計ｍ×ｎ個の画素をｍ個のブロックに分け１ブロックあたりｎ画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖｏｕｔ）。また１ブロック内のｎ画素を横方向に配置し、ｍ個のブロックを順に縦に配置することにより各画素の二次元的に配置している。   In FIG. 50, S11 to Smn are photoelectric conversion elements arranged on a matrix, and the lower electrode side is indicated by G and the upper electrode side is indicated by D. C11 to Cmn are storage capacitors, and T11 to Tmn are transfer TFTs. Vs is a power supply for reading, Vg is a power supply for refreshing, and is connected to the G electrodes of all the photoelectric conversion elements S11 to Smn through respective switches SWs and SWg. The switch SWs is directly connected to the refresh control circuit RF through an inverter, and is controlled so that SWg is on during the refresh period and SWs is on during the other periods. One pixel includes one photoelectric conversion element, a capacitor connected in parallel thereto, and a TFT, and the signal output is connected to the detection integrated circuit IC by a signal wiring SIG. In the photoelectric conversion device of this embodiment, a total of m × n pixels are divided into m blocks, and the output of n pixels per block is simultaneously transferred, and is sequentially converted into an output by the detection integrated circuit IC through this signal wiring SIG and output. (Vout). In addition, n pixels in one block are arranged in the horizontal direction, and m blocks are arranged in the vertical direction in order to arrange each pixel two-dimensionally.

尚、図５０に示される光電変換装置は図１９のものと同様な動作をするが本実施形態の場合、Ｖｇの極性とＶｓの大きさが異なっている。   The photoelectric conversion device shown in FIG. 50 operates in the same manner as that of FIG. 19, but in this embodiment, the polarity of Vg and the magnitude of Vs are different.

動作について説明する。   The operation will be described.

はじめにシフトシレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇｍ、ｓｇ１〜ｓｇｎにＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜ＴｍｎとスイッチＭ１〜Ｍｎがｏｎし導通し、全光電変換素子Ｓ１１〜ＳｍｎのＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にリフレッシュ制御回路ＲＦがＨｉを出力しスイッチＳＷｇがｏｎし全光電変換素子Ｓ１１〜ＳｍｎのＧ電極はリフレッシュ用電源Ｖｇにより絶対値の小さな負電位になる。すると全光電変換素子Ｓ１１〜Ｓｍｎはリフレッシュモードになりリフレッシュされる。つぎにリフレッシュ制御回路ＲＦがＬｏを出力しスイッチＳＷｓがｏｎし全光電変換素子Ｓ１１〜ＳｍｎのＧ電極は読み取り用電源Ｖｓにより絶対値の大きな負電位になる。すると全光電変換素子Ｓ１１〜Ｓｍｎは光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。   First, Hi is applied to the control wirings g1 to gm and sg1 to sgn by the shift register SR1 and SR2. Then, the transfer TFTs T11 to Tmn and the switches M1 to Mn are turned on, and the D electrodes of all the photoelectric conversion elements S11 to Smn become the GND potential (the input terminal of the integration detector Amp is designed to the GND potential). For). At the same time, the refresh control circuit RF outputs Hi, the switch SWg is turned on, and the G electrodes of all the photoelectric conversion elements S11 to Smn become a negative potential having a small absolute value by the refresh power supply Vg. Then, all the photoelectric conversion elements S11 to Smn enter the refresh mode and are refreshed. Next, the refresh control circuit RF outputs Lo, the switch SWs is turned on, and the G electrodes of all the photoelectric conversion elements S11 to Smn become a negative potential having a large absolute value by the reading power source Vs. Then, all the photoelectric conversion elements S11 to Smn are in the photoelectric conversion mode, and the capacitors C11 to C33 are initialized at the same time.

上記説明のように本実施形態においてのリフレッシュモードにおいて、Ｇ電極の電位はＤ電極の電位に対して負電位となっており、Ｇ電極の電位がフラットバンド電圧ＶＦＢに達していない。従って先の実施形態中に説明したようにリフレッシュモードにおいて電子が絶縁層と光電変換半導体層の界面に達せず、リフレッシュモード、光電変換モードの違いによる界面欠陥への電子の出入りをさせなくすることが可能となり、突入電流を減らすことができ、ＳＮ比の高い光電変換装置を実現している。本実施形態では光電変換素子のＤ電極とＴＦＴとを接続し、各光電変換素子のＧ電極と共通に接続しているが、逆にＧ電極をＴＦＴと接続し、Ｄ電極を共通に接続してもよい。このときのＶｇとＶｓの極性を逆にすれば同様の動作となる。 As described above, in the refresh mode in the present embodiment, the potential of the G electrode is negative with respect to the potential of the D electrode, and the potential of the G electrode does not reach the flat band voltage VFB . Therefore, as described in the previous embodiment, in the refresh mode, electrons do not reach the interface between the insulating layer and the photoelectric conversion semiconductor layer, and electrons do not enter or leave the interface defects due to the difference between the refresh mode and the photoelectric conversion mode. The inrush current can be reduced, and a photoelectric conversion device with a high SN ratio is realized. In this embodiment, the D electrode of the photoelectric conversion element and the TFT are connected and connected in common with the G electrode of each photoelectric conversion element. Conversely, the G electrode is connected to the TFT and the D electrode is connected in common. May be. If the polarities of Vg and Vs at this time are reversed, the same operation is performed.

本実施形態において全画素をｎ×ｍ個としているが具体的な数は構成するシステムで最適に選べばよいが、例えば、１基板を２０ｃｍ×２０ｃｍで構成する場合、ｎを２，０００、ｍを２，０００とし、ｍ×ｎ個、つまり４，０００，０００個の光電変換素子を１００μｍピッチの密度で構成することができる。   In this embodiment, the total number of pixels is n × m, but the specific number may be optimally selected depending on the system to be configured. For example, when one substrate is composed of 20 cm × 20 cm, n is 2,000 m Is 2,000, and m × n, that is, 4,000,000 photoelectric conversion elements can be formed at a density of 100 μm pitch.

図５０においてシフトレジスタＳＲ１や検出用集積回路ＩＣはそれぞれ１個で表現しているが実際にはｍ、ｎの数により、適当な数で構成する。   In FIG. 50, each of the shift register SR1 and the detection integrated circuit IC is represented by one, but actually, it is configured by an appropriate number depending on the number of m and n.

図５１はシステム全体を表す模式的ブロック図である。６００１はａ−Ｓｉセンサ基板であるこの図では複数のシフトレジスタＳＲ１を直列に、また検出用集積回路ＩＣも複数で駆動している。検出用集積回路ＩＣの出力は処理回路６００８内のアナログ−デジタル変換器６００２に入力されデジタル化される。この出力は固定パターン補正用の引き算器６００３を介してメモリ６００４に記憶される。メモリの中の情報はコントローラ６００５により制御されバッファ６００６を介し信号処理手段としてのイメージプロセッサに転送され、そこで画像処理される。   FIG. 51 is a schematic block diagram showing the entire system. Reference numeral 6001 denotes an a-Si sensor substrate. In this figure, a plurality of shift registers SR1 are driven in series, and a plurality of detection integrated circuit ICs are driven. The output of the detection integrated circuit IC is input to an analog-digital converter 6002 in the processing circuit 6008 and digitized. This output is stored in the memory 6004 through a subtractor 6003 for fixed pattern correction. Information in the memory is controlled by a controller 6005 and transferred to an image processor as signal processing means via a buffer 6006, where image processing is performed.

図５２（ａ），図５２（ｂ）は本発明をＸ線検出用の光電変換装置に適用した場合の模式的構成図及び模式断面図である。   FIGS. 52A and 52B are a schematic configuration diagram and a schematic cross-sectional view when the present invention is applied to a photoelectric conversion device for X-ray detection.

光電変換素子とＴＦＴはａ−Ｓｉセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視光に変換するための蛍光体６０３０たとえばＣｓＩが、塗布または貼り付けされている。前述の図１９、図２０で説明したＸ線検出方法と同じ原理に基き、Ｘ線を検出することができる。本実施形態では図５２（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。   A plurality of photoelectric conversion elements and TFTs are formed in an a-Si sensor substrate 6011, and a flexible circuit substrate 6010 on which a shift register SR1 and a detection integrated circuit IC are mounted is connected. The opposite side of the flexible circuit board 6010 is connected to the circuit boards PCB1 and PCB2. A plurality of a-Si sensor substrates 6011 are bonded on a base 6012, and a lead plate is provided under the base 6012 constituting a large photoelectric conversion device to protect the memory 6014 in the processing circuit 6018 from X-rays. 6013 is implemented. On the a-Si sensor substrate 6011, a phosphor 6030, for example CsI, for converting X-rays into visible light is applied or pasted. X-rays can be detected based on the same principle as the X-ray detection method described with reference to FIGS. In the present embodiment, as shown in FIG. 52 (b), the whole is housed in a case 6020 made of carbon fiber.

図５３は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。   FIG. 53 shows an application example of the photoelectric conversion apparatus of the present invention to an X-ray diagnostic system.

Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して電気的情報を得るこの情報はデジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。   X-rays 6060 generated by the X-ray tube 6050 pass through the chest 6062 of the patient or subject 6061 and enter the photoelectric conversion device 6040 having the phosphor mounted thereon. This incident X-ray includes information inside the body of the patient 6061. The phosphor emits light in response to the incidence of X-rays and photoelectrically converts this to obtain electrical information. This information is converted to digital, image-processed by the image processor 6070, and can be observed on the display 6080 in the control room.

また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。   Further, this information can be transferred to a remote place by a transmission means such as a telephone line 6090 and can be displayed on a display 6081 such as a doctor room in another place or stored in a storage means such as an optical disk, and a doctor at a remote place makes a diagnosis. It is also possible. It can also be recorded on the film 6110 by the film processor 6100.

尚、本発明は上記説明した構成や上記実施形態に限定されるものではなく、本発明の主旨の範囲において適宜、変形組合せが可能であることはいうまでもない。   Note that the present invention is not limited to the above-described configuration and the above-described embodiment, and it goes without saying that modifications and combinations can be appropriately made within the scope of the present invention.

本発明の光電変換部の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。It is typical sectional drawing (a) and schematic circuit diagram (b) for demonstrating the structural example of the photoelectric conversion part of this invention. ＴＦＴの構成例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the structural example of TFT. ＴＦＴのゲート絶縁膜の厚さと歩留りの関係の一例を説明するための図である。It is a figure for demonstrating an example of the relationship between the thickness of the gate insulating film of TFT, and a yield. 光センサの構成の一例を説明するための模式的断面図である。It is a typical sectional view for explaining an example of composition of a photosensor. 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。It is an energy band figure for demonstrating the energy state of a photoelectric conversion part. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 検出部の構成例を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the structural example of a detection part. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換部の一例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating an example of the photoelectric conversion part of this invention. 本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。It is typical sectional drawing (a) and schematic circuit diagram (b) for demonstrating the structural example of the photoelectric conversion apparatus containing the photoelectric conversion part of this invention. 本発明の光電変換部を含む光電変換装置の構成例を説明するための模式的断面図（ａ）及び概略的回路図（ｂ）である。It is typical sectional drawing (a) and schematic circuit diagram (b) for demonstrating the structural example of the photoelectric conversion apparatus containing the photoelectric conversion part of this invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。It is the typical top view (a) for explaining an example of the photoelectric conversion apparatus of this invention, and typical sectional drawing (b). 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。It is the typical top view (a) for explaining an example of the photoelectric conversion apparatus of this invention, and typical sectional drawing (b). 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。It is the typical top view (a) for explaining an example of the photoelectric conversion apparatus of this invention, and typical sectional drawing (b). 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図（ａ）、及び模式的断面図（ｂ）である。It is the typical top view (a) for explaining an example of the photoelectric conversion apparatus of this invention, and typical sectional drawing (b). 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 光電変換装置の実装例を説明するための模式的配置構成図である。It is a typical arrangement block diagram for demonstrating the example of mounting of a photoelectric conversion apparatus. 光電変換装置の実装例を説明するための模式的配置構成図である。It is a typical arrangement block diagram for demonstrating the example of mounting of a photoelectric conversion apparatus. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。It is an energy band figure for demonstrating the energy state of a photoelectric conversion part. 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。It is an energy band figure for demonstrating the energy state of a photoelectric conversion part. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。It is an energy band figure for demonstrating the energy state of a photoelectric conversion part. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図である。It is a schematic plan view for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図である。It is a schematic plan view for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の動作の一例を説明するためのタイミングチャートである。3 is a timing chart for explaining an example of the operation of the photoelectric conversion device of the present invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図である。It is a schematic plan view for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的平面図である。It is a schematic plan view for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の一例を説明するための模式的断面図である。It is typical sectional drawing for demonstrating an example of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を説明するための概略的回路図である。It is a schematic circuit diagram for demonstrating the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。It is a system configuration figure for explaining an example of a system which has a photoelectric conversion device of the present invention. Ｘ線検出用装置に適用した場合の一例を説明する模式的構成図（ａ）、模式的断面図（ｂ）である。It is a typical block diagram (a) explaining an example at the time of applying to an apparatus for X-ray detection, and a typical sectional view (b). 本発明の光電変換装置を有するシステムの一例を説明するためのシステム構成図である。It is a system configuration figure for explaining an example of a system which has a photoelectric conversion device of the present invention.

符号の説明Explanation of symbols

Ｓ１１〜Ｓ３３ 光電変換素子
Ｃ１１〜Ｃ３３ 蓄積用コンデンサ
Ｔ１１〜Ｔ３３ 転送用ＴＦＴ
６０１０ フレキシブル回路基板
６０１１ ａ−Ｓｉセンサ基板
６０１２ 基台
６０１３ 鉛板
６０１４ メモリ
６０１８ 処理回路
６０２０ ケース
６０３０ 蛍光体 S11 to S33 Photoelectric conversion element C11 to C33 Storage capacitor T11 to T33 Transfer TFT
6010 Flexible circuit board 6011 a-Si sensor board 6012 Base 6013 Lead plate 6014 Memory 6018 Processing circuit 6020 Case 6030 Phosphor

Claims (6)

基台上に設けられた、Ｘ線を受けて電気信号に変換する変換素子の複数を二次元的に配置した変換部を有する基板と、
該変換素子に供給される信号または該変換素子から出力された信号のために設けられた集積回路素子と、
該基台と該集積回路素子を収容するケースと、
を有する変換装置。 A substrate having a conversion unit provided on a base and two-dimensionally arranged a plurality of conversion elements that receive X-rays and convert them into electrical signals;
An integrated circuit element provided for a signal supplied to or output from the conversion element;
A case for accommodating the base and the integrated circuit element;
Conversion device. 前記ケースはカーボンファイバー製である請求項１に記載の変換装置。 The conversion device according to claim 1, wherein the case is made of carbon fiber. 前記基台は前記変換素子と前記集積回路素子との間に設けられ、前記基台と前記集積回路素子との間に鉛板を有する請求項１又は２に記載の変換装置。 The conversion device according to claim 1, wherein the base is provided between the conversion element and the integrated circuit element, and has a lead plate between the base and the integrated circuit element. 前記鉛板は前記集積回路素子をＸ線から保護するために設けられる請求項３に記載の変換装置。 The conversion apparatus according to claim 3, wherein the lead plate is provided to protect the integrated circuit element from X-rays. 前記変換素子は光電変換素子と蛍光体とを有し、前記蛍光体は、前記基板の前記変換部を有する表面上に設けられている請求項１乃至４のいずれか１項に記載の変換装置。 The conversion device according to any one of claims 1 to 4, wherein the conversion element includes a photoelectric conversion element and a phosphor, and the phosphor is provided on a surface of the substrate having the conversion unit. . 前記蛍光体はＸ線を可視光に変換するために設けられる請求項５に記載の変換装置。 The conversion device according to claim 5, wherein the phosphor is provided to convert X-rays into visible light.
JP2005127977A 1993-12-27 2005-04-26 Converter Pending JP2005326403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005127977A JP2005326403A (en) 1993-12-27 2005-04-26 Converter

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP33169093 1993-12-27
JP19664494 1994-08-22
JP19664594 1994-08-22
JP19664394 1994-08-22
JP19664194 1994-08-22
JP19664094 1994-08-22
JP19664294 1994-08-22
JP19667094 1994-08-22
JP19664894 1994-08-22
JP2005127977A JP2005326403A (en) 1993-12-27 2005-04-26 Converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000099009A Division JP3685446B2 (en) 1993-12-27 2000-03-31 Photoelectric conversion device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006230569A Division JP4314255B2 (en) 1993-12-27 2006-08-28 Conversion device and X-ray detection system

Publications (1)

Publication Number Publication Date
JP2005326403A true JP2005326403A (en) 2005-11-24

Family

ID=27577588

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000099009A Expired - Fee Related JP3685446B2 (en) 1993-12-27 2000-03-31 Photoelectric conversion device
JP2005127977A Pending JP2005326403A (en) 1993-12-27 2005-04-26 Converter

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000099009A Expired - Fee Related JP3685446B2 (en) 1993-12-27 2000-03-31 Photoelectric conversion device

Country Status (1)

Country Link
JP (2) JP3685446B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247685A (en) * 2010-05-25 2011-12-08 Fujifilm Corp Imaging apparatus for radiation image, imaging system for radiation image and fixing method for radiation conversion panel in imaging apparatus for radiation image
JP4894921B2 (en) * 2007-05-24 2012-03-14 コニカミノルタホールディングス株式会社 Radiation detector, method for manufacturing radiation detector, and method for manufacturing support substrate
WO2013084893A1 (en) 2011-12-07 2013-06-13 浜松ホトニクス株式会社 Sensor unit and solid-state imaging device
US8796623B2 (en) 2010-04-30 2014-08-05 Fujifilm Corporation Radiation imaging device, radiation imaging system, and method for affixing radiation conversion panel in radiation imaging device
JP2016021445A (en) * 2014-07-11 2016-02-04 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2017103428A (en) * 2015-12-04 2017-06-08 キヤノン株式会社 Imaging apparatus and imaging system
JP2017103429A (en) * 2015-12-04 2017-06-08 キヤノン株式会社 Imaging apparatus and imaging system
JP2017108101A (en) * 2015-12-04 2017-06-15 キヤノン株式会社 Imaging apparatus and imaging system

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307138B2 (en) * 2003-04-22 2009-08-05 キヤノン株式会社 Photoelectric conversion device and control method of photoelectric conversion device
EP1716434B1 (en) * 2004-02-11 2012-05-30 Philips Intellectual Property & Standards GmbH X-ray detector with photogates and dose control
JP4441294B2 (en) * 2004-03-12 2010-03-31 キヤノン株式会社 Radiation imaging apparatus and control method thereof
JP4307322B2 (en) 2004-05-18 2009-08-05 キヤノン株式会社 Radiation imaging apparatus and radiation imaging system
JP4546560B2 (en) * 2008-05-23 2010-09-15 キヤノン株式会社 Radiation imaging apparatus, driving method thereof, and radiation imaging system
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5660991B2 (en) * 2010-09-16 2015-01-28 三菱電機株式会社 Photoelectric conversion element and image sensor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894921B2 (en) * 2007-05-24 2012-03-14 コニカミノルタホールディングス株式会社 Radiation detector, method for manufacturing radiation detector, and method for manufacturing support substrate
US8796623B2 (en) 2010-04-30 2014-08-05 Fujifilm Corporation Radiation imaging device, radiation imaging system, and method for affixing radiation conversion panel in radiation imaging device
JP2011247685A (en) * 2010-05-25 2011-12-08 Fujifilm Corp Imaging apparatus for radiation image, imaging system for radiation image and fixing method for radiation conversion panel in imaging apparatus for radiation image
WO2013084893A1 (en) 2011-12-07 2013-06-13 浜松ホトニクス株式会社 Sensor unit and solid-state imaging device
KR20140107175A (en) 2011-12-07 2014-09-04 하마마츠 포토닉스 가부시키가이샤 Sensor unit and solid-state imaging device
US9478683B2 (en) 2011-12-07 2016-10-25 Hamamatsu Photonics K.K. Sensor unit and solid-state imaging device
JP2016021445A (en) * 2014-07-11 2016-02-04 キヤノン株式会社 Photoelectric conversion device and imaging system
JP2017103428A (en) * 2015-12-04 2017-06-08 キヤノン株式会社 Imaging apparatus and imaging system
JP2017103429A (en) * 2015-12-04 2017-06-08 キヤノン株式会社 Imaging apparatus and imaging system
JP2017108101A (en) * 2015-12-04 2017-06-15 キヤノン株式会社 Imaging apparatus and imaging system
JP7020770B2 (en) 2015-12-04 2022-02-16 キヤノン株式会社 Imaging device and imaging system

Also Published As

Publication number Publication date
JP3685446B2 (en) 2005-08-17
JP2000323699A (en) 2000-11-24

Similar Documents

Publication Publication Date Title
JP3066944B2 (en) Photoelectric conversion device, driving method thereof, and system having the same
JP2005326403A (en) Converter
JP3636579B2 (en) Photoelectric conversion device, method for driving photoelectric conversion device, and system having the photoelectric conversion device
JP4100739B2 (en) Photoelectric conversion device
JP3416351B2 (en) Photoelectric conversion device and driving method thereof, X-ray imaging device using the same, and driving method thereof
US7026625B2 (en) Radiation detection apparatus and system
US9357143B2 (en) Image pickup unit and image pickup display system
JP2004179682A (en) Radiographic apparatus
US20120305777A1 (en) Radiation image pickup device and radiation image pickup display system including the same
JP4314255B2 (en) Conversion device and X-ray detection system
JP3560298B2 (en) Photoelectric conversion device, driving method thereof, and system having the same
JP5127937B2 (en) Semiconductor device
JP3372783B2 (en) Photoelectric conversion device, driving method thereof, and system having the same
JP2001320038A (en) Photoelectric conversion device
KR20180044679A (en) Digital x-ray detector having improved fill factor
JP2003309256A (en) Radiation detecting device and its manufacturing method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070315