JP2005317931A - Semiconductor light emitting diode - Google Patents

Semiconductor light emitting diode Download PDF

Info

Publication number
JP2005317931A
JP2005317931A JP2005073375A JP2005073375A JP2005317931A JP 2005317931 A JP2005317931 A JP 2005317931A JP 2005073375 A JP2005073375 A JP 2005073375A JP 2005073375 A JP2005073375 A JP 2005073375A JP 2005317931 A JP2005317931 A JP 2005317931A
Authority
JP
Japan
Prior art keywords
conductive oxide
film
layer
oxide film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005073375A
Other languages
Japanese (ja)
Other versions
JP4977957B2 (en
Inventor
Daisuke Sanga
大輔 三賀
Takeshi Kususe
健 楠瀬
Takahiko Sakamoto
貴彦 坂本
Hisatsugu Kasai
久嗣 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2005073375A priority Critical patent/JP4977957B2/en
Publication of JP2005317931A publication Critical patent/JP2005317931A/en
Application granted granted Critical
Publication of JP4977957B2 publication Critical patent/JP4977957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting diode improving a light extraction efficiency. <P>SOLUTION: An n-type semiconductor layer 2, a light emitting layer 3, and a p-type semiconductor layer 3, are laminated in this order. It is so constituted that each electrode is connected to the n-type semiconductor layer 2 and the p-type semiconductor layer 3, respectively. The electrode connected to the p-type semiconductor layer 3 comprises a lower layer ITO film 5, an upper layer ITO film 6 which is formed on the lower layer ITO film 5 so that a part of a front surface of the lower layer ITO film 5 may be exposed, and a metal film 7 disposed only on the upper layer ITO film 6. The electrode connected to the n-type semiconductor layer 2 is configured by an ITO film 8 and a metal film 9 disposed on the ITO film 8. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体発光素子に関し、より詳細には、導電性酸化物からなる電極を有する半導体発光素子に関する。   The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having an electrode made of a conductive oxide.

従来から、半導体発光素子として、基板上にp型半導体層およびn型半導体層が積層され、p型およびn型の半導体層のそれぞれと電気的に接続する電極が形成された構造が知られている。また、p型の半導体層と電気的に接続する電極として、p型半導体層上全面に透光性材料による電極を形成し、その上に金属電極を形成する構造が知られている。
このような構成の半導体発光素子では、p型半導体層上の全面電極として、Ni/Au電極等の透明な金属薄膜や、ITO、ZnO、In23、SnO2等の導電性酸化物膜が用いられている(例えば、特許文献1及び2)。
しかし、金属薄膜は光の透過率が悪いため、光の取り出し効率を向上させるには限界がある。
Conventionally, a structure in which a p-type semiconductor layer and an n-type semiconductor layer are stacked on a substrate and an electrode electrically connected to each of the p-type and n-type semiconductor layers is formed as a semiconductor light emitting device. Yes. Further, as an electrode electrically connected to the p-type semiconductor layer, a structure is known in which an electrode made of a translucent material is formed on the entire surface of the p-type semiconductor layer, and a metal electrode is formed thereon.
In the semiconductor light emitting device having such a configuration, a transparent metal thin film such as a Ni / Au electrode or a conductive oxide film such as ITO, ZnO, In 2 O 3 or SnO 2 is used as the entire surface electrode on the p-type semiconductor layer. (For example, Patent Documents 1 and 2).
However, since the metal thin film has a low light transmittance, there is a limit to improving the light extraction efficiency.

また、導電性酸化物、例えば、ITOは、透光性を有しているために、一般に光の取り出し効率が良好であるが、その膜厚や膜質によっては十分な光取り出し効率を得ることができないという問題がある。
通常、導電性酸化物からなる電極の上には、ワイヤ等、外部との接続を図るために金属からなるパッド電極が形成される。
しかし、パッド電極は比較的厚膜であり、光を透過しないために、パッド電極が形成された領域において発光した光が取り出せないのみならず、パッド電極の存在によって光が吸収されることとなり、光の取り出し損失が大きくなるという問題もある。
In addition, since conductive oxides such as ITO have translucency, light extraction efficiency is generally good, but sufficient light extraction efficiency can be obtained depending on the film thickness and film quality. There is a problem that you can not.
Usually, a pad electrode made of metal is formed on an electrode made of a conductive oxide for connection to the outside such as a wire.
However, since the pad electrode is relatively thick and does not transmit light, not only the light emitted in the area where the pad electrode is formed cannot be extracted, but also the light is absorbed by the presence of the pad electrode, There is also a problem that the light extraction loss increases.

特開2000−164922号公報JP 2000-164922 A 特開2001−210867号公報JP 2001-210867 A

本発明は上記課題に鑑みなされたものであり、透明な導電性酸化物膜を利用することにより、発光層からの光の取り出し効率を向上させながら、さらに、通常パッド電極として用いられる金属膜による発光層から放出された光の吸収を最小限にとどめることができるとともに、金属膜による光の反射を最大限に発揮させることにより、発光層全面からの光取り出し効率をより一層向上させることができる半導体発光素子を提供することを目的とする。   The present invention has been made in view of the above problems, and by using a transparent conductive oxide film, while improving the light extraction efficiency from the light emitting layer, the metal film is usually used as a pad electrode. Absorption of light emitted from the light emitting layer can be minimized, and light extraction efficiency from the entire surface of the light emitting layer can be further improved by maximizing the reflection of light by the metal film. An object is to provide a semiconductor light emitting device.

本発明の半導体発光素子は、第1導電型半導体層、発光層、第2導電型半導体層がこの順に積層され、前記第1導電型及び第2導電型半導体層にそれぞれ電極が接続されて構成される半導体発光素子であって、前記第2導電型半導体層に接続された電極が、下層導電性酸化物膜と、該下層導電性酸化物膜上に、該下層導電性酸化物膜の表面の一部が露出する領域を有するように形成された上層導電性酸化物膜と、該上層導電性酸化物膜上にのみ配置する金属膜とからなり、前記第1導電性半導体層に接続された電極が、導電性酸化物膜と、該導電性酸化物膜上に配置する金属膜とからなり、かつ前記上下層導電性酸化物膜及び導電性酸化物膜が、亜鉛(Zn)、インジウム(In)、スズ(Sn)及びマグネシウム(Mg)からなる群から選択された少なくとも一種の元素を含む酸化物からなることを特徴とする。   The semiconductor light emitting device according to the present invention includes a first conductive type semiconductor layer, a light emitting layer, and a second conductive type semiconductor layer laminated in this order, and electrodes are connected to the first conductive type and the second conductive type semiconductor layer, respectively. The electrode connected to the second conductivity type semiconductor layer is a lower conductive oxide film and the lower conductive oxide film on the surface of the lower conductive oxide film. An upper conductive oxide film formed so as to have a region where a part of the upper conductive oxide film is exposed, and a metal film disposed only on the upper conductive oxide film, and connected to the first conductive semiconductor layer. The electrode comprises a conductive oxide film and a metal film disposed on the conductive oxide film, and the upper and lower conductive oxide films and the conductive oxide film are made of zinc (Zn), indium (In), tin (Sn) and magnesium (Mg) Characterized by comprising the oxides containing at least one element that is.

この半導体発光素子は、下層導電性酸化物膜が、式(1)
A・λ/4n1±X (1)
(式中、Aは奇数、λは発光層から生じる光の波長(Å)、n1は下層導電性酸化物膜の屈折率、Xは光学薄膜(λ/4n)の0〜20%の膜厚(Å)である。)
の膜厚で形成されてなる。
また、上層導電性酸化物膜と導電性酸化物膜とが、同じ種類及び膜厚の膜によって同じ工程で形成されてなる。
In this semiconductor light emitting device, the lower conductive oxide film has the formula (1)
A ・ λ / 4n 1 ± X (1)
(In the formula, A is an odd number, λ is the wavelength of light (Å) generated from the light emitting layer, n 1 is the refractive index of the lower conductive oxide film, and X is a film of 0 to 20% of the optical thin film (λ / 4n)) Thick (Å).)
It is formed with the film thickness.
Further, the upper conductive oxide film and the conductive oxide film are formed by the same process using the same type and film thickness.

さらに、上層導電性酸化物膜及び/又は導電性酸化物膜が、式(2)
B・λ/4n2+α/2 (2)
(式中、Bは偶数、n2は上層導電性酸化物膜の屈折率、αは位相ずれの距離(Å)、λは上記と同義である。)
の膜厚で形成されてなる。
Further, the upper conductive oxide film and / or the conductive oxide film has the formula (2)
B ・ λ / 4n 2 + α / 2 (2)
(In the formula, B is an even number, n 2 is the refractive index of the upper conductive oxide film, α is the phase shift distance (Å), and λ is as defined above.)
It is formed with the film thickness.

また、下層導電性酸化物膜が、第2導電型半導体層との界面近傍において表面側よりも密度が低い膜からなる。
さらに、上層導電性酸化物膜と導電性酸化物膜とが、第2導電型半導体層との界面近傍における下層導電性酸化膜の密度よりも高い膜からなる。
また、上下層導電性酸化物膜及び導電性酸化物膜がITOである。
さらに、金属膜が、W、Rh、Ag、Pt、Pd、Alの単層膜又は積層膜により形成されてなる。
また、第1導電型半導体層がn型半導体層であり、第2導電型半導体層がp型半導体層である。
さらに、第1導電型及び第2導電型半導体層が窒化物半導体からなる。
The lower conductive oxide film is a film having a lower density than the surface side in the vicinity of the interface with the second conductivity type semiconductor layer.
Further, the upper conductive oxide film and the conductive oxide film are films higher than the density of the lower conductive oxide film in the vicinity of the interface with the second conductive type semiconductor layer.
The upper and lower conductive oxide films and the conductive oxide film are ITO.
Further, the metal film is formed of a single layer film or a laminated film of W, Rh, Ag, Pt, Pd, and Al.
The first conductivity type semiconductor layer is an n-type semiconductor layer, and the second conductivity type semiconductor layer is a p-type semiconductor layer.
Furthermore, the first conductive type and the second conductive type semiconductor layer are made of a nitride semiconductor.

また、第1導電型半導体層が基板上に形成されており、該基板と第1導電型半導体層との界面の少なくとも一部に凹凸を有し、特に、凹凸は、少なくとも上層導電性酸化物膜上に形成された金属膜下方の基板表面に形成されてなることが好ましい。
さらに、第1導電型半導体層に接続された電極及び第2導電型半導体層に接続された電極が、同一面側に形成され、前記第1導電型半導体層は、電極形成面側から見て、上下層導電性酸化物膜を有する半導体積層構造が設けられた第1の領域と、該第1の領域と異なる第2の領域からなり、該第2の領域に、複数の凹凸が設けられてなり、特に、第2の領域に設けられた凹凸の凸部が、第1の領域の半導体層と同じ材料の層からなり、前記凸部の頂部が、下層導電性酸化物膜と同じ材料の膜からなることが好ましい。
Further, the first conductive type semiconductor layer is formed on the substrate, and at least part of the interface between the substrate and the first conductive type semiconductor layer has irregularities. In particular, the irregularities are at least the upper conductive oxide. It is preferably formed on the substrate surface below the metal film formed on the film.
Furthermore, the electrode connected to the first conductivity type semiconductor layer and the electrode connected to the second conductivity type semiconductor layer are formed on the same surface side, and the first conductivity type semiconductor layer is viewed from the electrode formation surface side. A first region provided with a semiconductor stacked structure having upper and lower conductive oxide films and a second region different from the first region, and the second region has a plurality of irregularities. In particular, the uneven protrusions provided in the second region are made of the same material as the semiconductor layer of the first region, and the tops of the protrusions are made of the same material as the lower conductive oxide film. It is preferable to consist of these films.

本発明の半導体発光素子は、特定の導電性酸化物膜を電極に備えており、さらに、第2導電型半導体層に接続された電極が、下層導電性酸化物膜と、下層導電性酸化物膜上に、該下層導電性酸化物膜の表面の一部が露出する領域を有するように形成された上層導電性酸化物膜と、上層導電性酸化物膜上にのみ配置する金属膜とからなり、第1導電性半導体層に接続された電極が、導電性酸化物膜と、導電性酸化物膜上に配置する金属膜とからなるため、第2導電型半導体層上であって、下層導電性酸化物膜が形成され、金属膜が配置していない領域において、発光層から照射された光を効率よく取り出すことができる。また、金属膜が配置した領域においては、金属膜と上層導電性酸化物膜との界面での反射を向上させ、より一層光の取り出し効率を向上させることができる。しかも、上下層導電性酸化物膜及び導電性酸化物膜が亜鉛(Zn)、インジウム(In)、スズ(Sn)及びマグネシウム(Mg)からなる群から選択された少なくとも一種の元素を含む酸化物からなるために、導電性を確保しながら、透光性を向上させることができるため、上記効果がより顕著となる。   The semiconductor light emitting device of the present invention includes a specific conductive oxide film on an electrode, and the electrode connected to the second conductive type semiconductor layer includes a lower conductive oxide film and a lower conductive oxide. An upper conductive oxide film formed on the film so as to have a region where a part of the surface of the lower conductive oxide film is exposed, and a metal film disposed only on the upper conductive oxide film Since the electrode connected to the first conductive semiconductor layer is composed of a conductive oxide film and a metal film disposed on the conductive oxide film, the second conductive type semiconductor layer is formed on the lower layer. In a region where the conductive oxide film is formed and the metal film is not disposed, light emitted from the light emitting layer can be efficiently extracted. Further, in the region where the metal film is disposed, reflection at the interface between the metal film and the upper conductive oxide film can be improved, and the light extraction efficiency can be further improved. In addition, the upper and lower conductive oxide films and the conductive oxide film contain at least one element selected from the group consisting of zinc (Zn), indium (In), tin (Sn), and magnesium (Mg). Therefore, since the translucency can be improved while ensuring the conductivity, the above effect becomes more remarkable.

特に、下層導電性酸化物膜が、式(1)で表される特定の膜厚で形成されている場合には、下層導電性酸化物膜が、金属膜が配置していない領域において、発光波長の光に対して無反射膜として機能するために、光を効率よく透過させることができ、上述した光の取り出し効率をより向上させることができる。
また、上層導電性酸化物膜と導電性酸化物膜とが、同じ種類及び膜厚の膜によって同じ工程で形成されている場合には、製造工程が簡略化され、結果的に安価で信頼性の高い半導体発光素子が得られる。
In particular, when the lower conductive oxide film is formed with a specific film thickness represented by the formula (1), the lower conductive oxide film emits light in a region where the metal film is not disposed. Since it functions as a non-reflective film for light of a wavelength, light can be transmitted efficiently, and the above-described light extraction efficiency can be further improved.
In addition, when the upper conductive oxide film and the conductive oxide film are formed of the same type and film thickness in the same process, the manufacturing process is simplified, resulting in low cost and reliability. A semiconductor light emitting device having a high height can be obtained.

さらに、上層導電性酸化物膜及び/又は導電性酸化物膜が、式(2)で表される特定の膜厚で形成されている場合には、上層導電性酸化物膜が、金属膜が配置している領域において、発光波長の光に対して高い反射率の反射膜として機能するために、金属膜と上層導電性酸化物膜との界面で光を効率よく反射させることができ、上述した光の取り出し効率をより一層向上させることができる。   Furthermore, when the upper conductive oxide film and / or the conductive oxide film is formed with a specific film thickness represented by the formula (2), the upper conductive oxide film is a metal film. In the arranged region, it functions as a reflective film having a high reflectance with respect to light of the emission wavelength, so that light can be efficiently reflected at the interface between the metal film and the upper conductive oxide film. It is possible to further improve the light extraction efficiency.

また、下層導電性酸化物膜が、第2導電型半導体層との界面近傍において表面側よりも密度が低い膜からなる場合、さらに、上層導電性酸化物膜と導電性酸化物膜とが、第2導電型半導体層との界面近傍における下層導電性酸化膜の密度よりも高い膜からなる場合には、第2導電型半導体層と下層導電性酸化物膜との間の電流密度を増加させることができ、ショットキー障壁を低減させて、オーミック性をより一層向上させることができる。しかも、下層導電性酸化物膜の表面側では、密度が界面近傍よりも高く、結晶性の良好な領域として存在するために、横方向に電流を均一に広げることができるとともに、光の散乱を防止し、可視光に対する透過率を良好にすることができ、透明電極としての機能を十分に発揮させることが可能となる。   Further, when the lower conductive oxide film is a film having a lower density than the surface side in the vicinity of the interface with the second conductive type semiconductor layer, the upper conductive oxide film and the conductive oxide film further include: When the film is higher than the density of the lower conductive oxide film in the vicinity of the interface with the second conductive type semiconductor layer, the current density between the second conductive type semiconductor layer and the lower conductive oxide film is increased. And the ohmic property can be further improved by reducing the Schottky barrier. Moreover, on the surface side of the lower conductive oxide film, the density is higher than that in the vicinity of the interface and it exists as a region with good crystallinity, so that the current can be spread uniformly in the lateral direction and light scattering is reduced. Therefore, the transmittance for visible light can be improved, and the function as a transparent electrode can be sufficiently exhibited.

さらに、上下層導電性酸化物膜及び導電性酸化物膜がITOである場合には、第2導電型半導体層との密着性を確保しながら、導電性及び透光性を向上させることができるため、光の取り出し効率をより向上させることができる。
また、金属膜が、W、Rh、Ag、Pt、Pd、Alの単層膜又は積層膜により形成されてなる場合には、上層導電性酸化物膜及び導電性酸化物膜との密着性が良好であるために半導体層への電流の供給を十分に確保することができるとともに、反射率が高いために発光層からの光の取り出し効率をより向上させることができる。
Furthermore, when the upper and lower conductive oxide films and the conductive oxide film are ITO, the conductivity and translucency can be improved while ensuring the adhesion with the second conductivity type semiconductor layer. Therefore, the light extraction efficiency can be further improved.
Further, when the metal film is formed of a single layer film or a laminated film of W, Rh, Ag, Pt, Pd, and Al, the adhesion between the upper conductive oxide film and the conductive oxide film is improved. Since it is favorable, supply of current to the semiconductor layer can be sufficiently ensured, and since the reflectance is high, the light extraction efficiency from the light emitting layer can be further improved.

また、第1導電型半導体層が基板上に形成されており、基板と第1導電型半導体層との界面の少なくとも一部に凹凸を有する場合には、半導体層内において横方向に進む光がこの凹凸で散乱又は回折されて上下方向に進むので、光取り出し効率をより向上させることができる。
特に、凹凸が、上層導電性酸化物膜上に形成された金属膜の下方の基板表面に形成されてなる場合には、横方向に進む光をこの凹凸で散乱又は回折させて上下方向に変えることにより、金属膜と上層導電性酸化物膜との界面に入射する光をより増大させることができるため、さらに光取り出し効率を向上させることができる。
In addition, when the first conductive type semiconductor layer is formed on the substrate and at least part of the interface between the substrate and the first conductive type semiconductor layer has irregularities, light traveling in the lateral direction in the semiconductor layer is transmitted. Since the light is scattered or diffracted by the unevenness and proceeds in the vertical direction, the light extraction efficiency can be further improved.
In particular, when the unevenness is formed on the substrate surface below the metal film formed on the upper conductive oxide film, the light traveling in the lateral direction is scattered or diffracted by the unevenness and changed in the vertical direction. As a result, the light incident on the interface between the metal film and the upper conductive oxide film can be further increased, so that the light extraction efficiency can be further improved.

さらに、第1導電型半導体層に接続される電極が、第2導電型半導体層に接続された電極と同一面側に形成され、第1導電型半導体層上の第2の領域に、複数の凹凸が設けられることにより、第1導電型半導体層の内部を横方向に進む光、つまり全反射を繰り返しながら進む光が、この凸部の内部に取り込まれ、凸部の頂部又は側面から、その光を上下方向、特に発光観測面側に効率よく取り出すことができる。
また、第2の領域に設けられた凹凸の凸部が、第1の領域の半導体層と同じ材料の層からなるか、凸部の頂部が、下層導電性酸化物膜と同じ材料からなる場合には、凸部内部に取り込まれた光をより効率よく取り出すことが可能となる。
Furthermore, the electrode connected to the first conductivity type semiconductor layer is formed on the same surface side as the electrode connected to the second conductivity type semiconductor layer, and a plurality of electrodes are formed in the second region on the first conductivity type semiconductor layer. By providing the unevenness, the light traveling in the lateral direction inside the first conductivity type semiconductor layer, that is, the light traveling while repeating total reflection, is taken into the convex portion, and from the top or side surface of the convex portion, Light can be efficiently extracted in the vertical direction, particularly in the emission observation surface side.
Further, when the uneven protrusions provided in the second region are made of the same material as the semiconductor layer of the first region, or the tops of the protrusions are made of the same material as the lower conductive oxide film Therefore, it becomes possible to extract the light taken into the convex portion more efficiently.

本発明の半導体発光素子は、通常、基板上に、任意にバッファ層、介在層等の1層又は複数層を介して、第1導電型半導体層、発光層、第2導電型半導体層がこの順に積層され、第1及び第2導電型半導体層にそれぞれ電極が接続されて構成される。半導体発光素子としては、例えば、LED、レーザーダイオード等の当該分野で公知の素子が挙げられる。ここでの第1導電型半導体層はn型又はp型を意味し、第2導電型半導体層は、第1導電型半導体層とは異なる導電型を意味する。なお、この明細書においては、第1導電型半導体層をn型、第2導電型半導体層をp型と記載することがある。   The semiconductor light-emitting device of the present invention usually has a first conductive semiconductor layer, a light-emitting layer, and a second conductive semiconductor layer on a substrate, optionally through one or more layers such as a buffer layer and an intervening layer. The electrodes are sequentially stacked, and electrodes are respectively connected to the first and second conductive semiconductor layers. Examples of the semiconductor light emitting element include elements known in the art such as LEDs and laser diodes. Here, the first conductivity type semiconductor layer means n-type or p-type, and the second conductivity type semiconductor layer means a conductivity type different from that of the first conductivity type semiconductor layer. In this specification, the first conductivity type semiconductor layer may be referred to as n-type and the second conductivity type semiconductor layer may be referred to as p-type.

第1及び第2導電型半導体層及び発光層における半導体層としては、特に限定されるものではなく、シリコン、ゲルマニウム等の元素半導体、III−V族、II-VI族、VI-VI族等の化合物半導体等が挙げられる。窒化物半導体、なかでもInXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化ガリウム系化合物半導体が好適に用いられる。
これらの半導体層及び発光層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、発光層は、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。また、通常、このような半導体層及び発光層は、MIS接合、PIN接合又はPN接合を有したホモ構造、ヘテロ構造又はダブルへテロ構造等として構成されてもよい。半導体層及び発光層は、例えば、MOVPE、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、分子線エピタキシャル成長法(MBE)等の公知の技術により形成することができる。また、半導体層及び発光層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
The semiconductor layers in the first and second conductivity type semiconductor layers and the light emitting layer are not particularly limited, and include elemental semiconductors such as silicon and germanium, III-V group, II-VI group, VI-VI group, etc. A compound semiconductor etc. are mentioned. A nitride semiconductor, in particular, a gallium nitride compound semiconductor such as In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) is preferably used.
Each of the semiconductor layer and the light emitting layer may have a single layer structure, but may have a stacked structure of layers having different compositions and film thicknesses, a superlattice structure, or the like. In particular, the light emitting layer preferably has a single quantum well or multiple quantum well structure in which thin films that produce quantum effects are stacked. In general, the semiconductor layer and the light emitting layer may be configured as a homostructure, a heterostructure, a double heterostructure, or the like having a MIS junction, a PIN junction, or a PN junction. The semiconductor layer and the light emitting layer can be formed by a known technique such as MOVPE, metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), or molecular beam epitaxy (MBE). Moreover, the film thickness of a semiconductor layer and a light emitting layer is not specifically limited, The thing of various film thickness is applicable.

本発明の半導体発光素子を形成する基板としては、例えば、サファイア、スピネル、SiC、窒化物半導体(例えば、GaN等)、GaAs等の公知の絶縁性基板又は導電性基板を用いることができる。なかでも、絶縁性基板が好ましい。
絶縁性基板を最終的に取り除かない場合、通常、p電極およびn電極はいずれも半導体層上の同一面側に形成されることになる。この場合、フェイスアップ実装(すなわち半導体層側を主光取出し面とする)、フリップチップ実装(フェイスダウン実装、すなわち電極の反対側の基板側を主光取出し面)のいずれに用いてもよいが、フェイスアップ実装とすることが適当である。p電極及びn電極の上には、外部電極等と接続させるためのメタライズ層(バンプ:Ag、Au、Sn、In、Bi、Cu、Zn等)がそれぞれ形成され、このメタライズ層がサブマウント上に設けられた正負一対の外部電極とそれぞれ接続され、さらにサブマウントに対してワイヤなどが配線される。
また、最終的に絶縁性基板を除去する場合又は導電性基板を用いる場合、上述したように、p電極およびn電極はいずれも半導体層上の同一面側に形成してもよいし、異なる面にそれぞれ形成してもよい。
As a substrate for forming the semiconductor light emitting device of the present invention, for example, a known insulating substrate or conductive substrate such as sapphire, spinel, SiC, nitride semiconductor (for example, GaN), GaAs or the like can be used. Of these, an insulating substrate is preferable.
When the insulating substrate is not finally removed, both the p electrode and the n electrode are usually formed on the same surface side of the semiconductor layer. In this case, it may be used for either face-up mounting (that is, the semiconductor layer side is the main light extraction surface) or flip chip mounting (face-down mounting, that is, the substrate side opposite to the electrode is the main light extraction surface). It is appropriate to use face-up mounting. A metallized layer (bump: Ag, Au, Sn, In, Bi, Cu, Zn, etc.) for connection to an external electrode or the like is formed on the p electrode and the n electrode, respectively, and this metallized layer is formed on the submount. Are connected to a pair of positive and negative external electrodes provided on the substrate, and wires and the like are further wired to the submount.
When the insulating substrate is finally removed or the conductive substrate is used, as described above, both the p electrode and the n electrode may be formed on the same surface side of the semiconductor layer, or different surfaces. May be formed respectively.

本発明の第2導電型半導体層上に形成された電極は、例えば、第2導電型半導体層の上にコンタクト層を介して形成されており、オーミック電極として下層導電性酸化物膜と、例えば、パッド電極として上層導電性酸化物膜と金属膜とがこの順に積層されて構成される。   The electrode formed on the second conductive type semiconductor layer of the present invention is formed, for example, on the second conductive type semiconductor layer via a contact layer, and serves as an ohmic electrode, for example, a lower conductive oxide film, As a pad electrode, an upper conductive oxide film and a metal film are laminated in this order.

コンタクト層は、第2導電型半導体層と電気的に接続される電極とのコンタクトを良好とするために用いられるものであり、通常、第2導電型半導体層よりも低い抵抗の層により形成される。コンタクト層は、上述したように、例えば、第2導電型半導体層で例示した材料の中から適宜選択して形成される。コンタクト層は、クラッド層やその他の層としての機能を有していてもよい。コンタクト層には、通常、抵抗を低くするために第2導電型、例えば、p型のドーパントが拡散されていてもよい。ドーパントとしては、特に限定されるものではなく、コンタクト層の材料によって、p型の導電性を示す元素を用いることが適当である。例えば、コンタクト層が窒化物半導体、つまり、GaN、AlN、InN又はこれらの混晶(例えば、InxAlyGa1-x-yN、0≦x、0≦y、x+y≦1)等である場合には、p型不純物としては、例えば、Mg、Zn、Cd、Be、Ca、Ba等が挙げられ、なかでも、Mgが好ましい。ドーピング濃度は、例えば、1×1018cm-3程度以上、好ましくは、1.5×1020〜1×1022cm-3程度が挙げられる。なお、不純物のドーピングは、成膜と同時に行ってもよいし、成膜後、気相拡散、固相拡散、イオン注入等によって行ってもよいし、隣接するp型半導体層から拡散されたものでもよい。 The contact layer is used to make a good contact with the electrode electrically connected to the second conductivity type semiconductor layer, and is usually formed of a layer having a lower resistance than the second conductivity type semiconductor layer. The As described above, the contact layer is formed, for example, by appropriately selecting from the materials exemplified for the second conductivity type semiconductor layer. The contact layer may have a function as a clad layer or other layers. In the contact layer, a second conductivity type, for example, a p-type dopant may be diffused to reduce the resistance. The dopant is not particularly limited, and it is appropriate to use an element exhibiting p-type conductivity depending on the material of the contact layer. For example, the contact layer is a nitride semiconductor, i.e., GaN, AlN, InN or mixed crystals of these (e.g., In x Al y Ga 1- xy N, 0 ≦ x, 0 ≦ y, x + y ≦ 1) when it is like Examples of the p-type impurity include Mg, Zn, Cd, Be, Ca, Ba, and the like. Among these, Mg is preferable. The doping concentration is, for example, about 1 × 10 18 cm −3 or more, preferably about 1.5 × 10 20 to 1 × 10 22 cm −3 . Impurity doping may be performed simultaneously with film formation, or may be performed by vapor phase diffusion, solid phase diffusion, ion implantation, or the like after film formation, or diffused from an adjacent p-type semiconductor layer. But you can.

上下層導電性酸化物膜は、亜鉛、インジウム、スズ及びマグネシウムからなる群から選択される少なくとも1種の元素を含む酸化物からなる。具体的にはZnO、In23、SnO2、ITO(InとSnとの複合酸化物)、MgO等が挙げられる。なかでも、ITO膜が好ましい。なお、上下層導電性酸化物膜は、異なる材料による膜でもよいが、同じ材料による膜であることが好ましい。 The upper and lower conductive oxide films are made of an oxide containing at least one element selected from the group consisting of zinc, indium, tin and magnesium. Specific examples include ZnO, In 2 O 3 , SnO 2 , ITO (a composite oxide of In and Sn), MgO, and the like. Of these, an ITO film is preferable. Note that the upper and lower conductive oxide films may be films made of different materials, but are preferably films made of the same material.

下層導電性酸化物膜の膜厚は、透明性を確保する限り特に限定されるものではないが、例えば、式(1)
A・λ/4n1±X (1)
(式中、Aは奇数、λは発光層から生じる光の波長(Å)、n1は下層導電性酸化物膜の屈折率、Xは光学薄膜(λ/4n)の0〜20%の膜厚(Å)である。)
で表されるものが好ましい。これにより、下層導電性酸化物膜が、発光層からの光に対して、下層導電性酸化物膜の表面(導電性酸化物膜と空気との界面)における反射を最小限にとどめ、透過率を最大限に発揮させることができる。その結果、光取り出し効率を向上させることができる。
The film thickness of the lower conductive oxide film is not particularly limited as long as the transparency is ensured, but for example, the formula (1)
A ・ λ / 4n 1 ± X (1)
(In the formula, A is an odd number, λ is the wavelength of light (Å) generated from the light emitting layer, n 1 is the refractive index of the lower conductive oxide film, and X is a film of 0 to 20% of the optical thin film (λ / 4n)) Thick (Å).)
The thing represented by these is preferable. As a result, the lower conductive oxide film minimizes reflection on the surface of the lower conductive oxide film (interface between the conductive oxide film and air) with respect to light from the light emitting layer, and transmits the light. Can be maximized. As a result, the light extraction efficiency can be improved.

下層導電性酸化物膜は、発光層からの光を最大限に透過させるものであるため、λ/4nで表される光学薄膜の奇数倍程度の膜厚であることが好ましい。つまり、Xがゼロとなる程度の膜厚が好ましい。ただし、発光層から下層導電性酸化物膜への光の進入は、180°の方向からランダムになされるため、それらを考慮して、±X程度の膜厚の変動が許容される。この膜厚の変動、つまりばらつきとして、Xは、例えば、λ/4n1の0
〜20%程度が挙げられる。
Since the lower conductive oxide film transmits light from the light emitting layer to the maximum extent, it is preferable that the lower conductive oxide film has a thickness that is an odd multiple of the optical thin film represented by λ / 4n. That is, a film thickness such that X is zero is preferable. However, since light enters from the light emitting layer into the lower conductive oxide film at random from the direction of 180 °, a film thickness variation of about ± X is allowed in consideration of them. As the film thickness variation, that is, variation, X is, for example, 0 of λ / 4n 1 .
About 20% is mentioned.

上層導電性酸化物膜の膜厚は、例えば、式(2)
B・λ/4n2+α/2 (2)
(式中、Bは偶数、n2は上層導電性酸化物膜の屈折率、αは位相ずれの距離(Å)、λは上記と同義である。)
で表されるものが好ましい。これにより、上層導電性酸化物膜が、発光層からの光に対して、上下層導電性酸化物膜の透過を最大限にするとともに、さらに上層導電性酸化物膜と金属膜との界面における反射を最大限に発揮させ、光取り出し効率を向上させることができる。なお、式(2)において、αは、ゼロ又はゼロから位相ずれの距離までの値のいずれでもよいが、略位相ずれの距離の値に等しいことが好ましい。また、位相ずれの距離は、通常、上層導電性酸化物膜と金属膜との界面で反射する光の位相が、この界面に入射する光の位相に対して遅れる。よって、αは、通常、ゼロ以下の値となる。これにより、上層導電性酸化物膜と金属膜との界面における反射を最も大きくすることができる。
The film thickness of the upper conductive oxide film is, for example, the formula (2)
B ・ λ / 4n 2 + α / 2 (2)
(In the formula, B is an even number, n 2 is the refractive index of the upper conductive oxide film, α is the phase shift distance (Å), and λ is as defined above.)
The thing represented by these is preferable. As a result, the upper conductive oxide film maximizes the transmission of the upper and lower conductive oxide films with respect to the light from the light emitting layer, and at the interface between the upper conductive oxide film and the metal film. The reflection can be maximized and the light extraction efficiency can be improved. In equation (2), α may be zero or any value from zero to the phase shift distance, but is preferably substantially equal to the value of the phase shift distance. The phase shift distance is usually such that the phase of light reflected at the interface between the upper conductive oxide film and the metal film is delayed with respect to the phase of light incident on this interface. Therefore, α is normally a value of zero or less. Thereby, the reflection at the interface between the upper conductive oxide film and the metal film can be maximized.

ここで、位相ずれの距離αは、以下の式(3)によって算出される。
α=λ・θ/2π (3)
(式中、λは発光層から生じる光の波長(Å)、θは位相ずれの角度(rad)である。)
なお、位相ずれは、光の金属膜での反射(往復)を考慮して、その位相ずれの距離の1/2を、上層導電性酸化物膜の膜厚から増減させている。
また、位相ずれの角度θは、通常、導電性酸化物膜の屈折率と金属膜の複素屈折率とによって決定される。例えば、「光と磁気 改訂版」の3.5節 反射と光学定数(佐藤勝昭、朝倉書店発行)に従って、以下の式(4)によって算出される。
Here, the phase shift distance α is calculated by the following equation (3).
α = λ · θ / 2π (3)
(In the formula, λ is the wavelength (Å) of light generated from the light emitting layer, and θ is the phase shift angle (rad).)
Note that the phase shift takes into account the reflection (reciprocation) of light on the metal film, and ½ of the phase shift distance is increased or decreased from the film thickness of the upper conductive oxide film.
The phase shift angle θ is usually determined by the refractive index of the conductive oxide film and the complex refractive index of the metal film. For example, it is calculated by the following equation (4) according to Section 3.5 Reflection and Optical Constants (published by Katsuaki Sato and Asakura Shoten) of “Revised Light and Magnetics”.

Figure 2005317931
(式中、n0は酸化物膜の屈折率、nは金属膜の屈折率、kは金属膜の減衰係数である。)
Figure 2005317931
(Where n 0 is the refractive index of the oxide film, n is the refractive index of the metal film, and k is the attenuation coefficient of the metal film.)

具体的には、上層導電性酸化物膜の上に形成される金属膜の種類によって異なるが、金属膜が白金の場合には、屈折率nが1.87、減衰係数kが3.20であることから位相差は−0.95(rad)となり、位相ずれの距離(光路差)が−336Å、よって、α/2は−168Å程度と算出される。同様に、Rhの場合には、屈折率n=1.73、減衰係数k=4.50、位相差は−0.77(rad)、位相ずれの距離が−275Å、よって、α/2は−137Å程度となり、Wの場合には、屈折率n=3.31、減衰係数k=2.55、位相差は−0.67(rad)、位相ずれの距離が−239Å、よって、α/2は−119Å程度となり、Agの場合には、屈折率n=0.14、減衰係数k=2.56、位相差は−1.35(rad)、位相ずれの距離が−481Å、よって、α/2は−240Å程度となる。   Specifically, although it varies depending on the type of metal film formed on the upper conductive oxide film, when the metal film is platinum, the refractive index n is 1.87 and the attenuation coefficient k is 3.20. For this reason, the phase difference is -0.95 (rad), the phase shift distance (optical path difference) is -336 mm, and therefore α / 2 is calculated to be about -168 mm. Similarly, in the case of Rh, the refractive index n = 1.73, the attenuation coefficient k = 4.50, the phase difference is −0.77 (rad), and the phase shift distance is −275 mm, so α / 2 is In the case of W, the refractive index n = 3.31, the attenuation coefficient k = 2.55, the phase difference is −0.67 (rad), the phase shift distance is −239 mm, and α / 2 is about −119 mm. In the case of Ag, the refractive index n = 0.14, the attenuation coefficient k = 2.56, the phase difference is −1.35 (rad), and the phase shift distance is −481 mm. α / 2 is about −240 mm.

このように、上層導電性酸化物膜の膜厚において位相ずれの距離を考慮することにより、上層導電性酸化物膜と金属膜との界面で生じる反射を高い状態に設定することができる。しかも、光の波における極大点又はその近傍に、上層導電性酸化物膜と金属膜との界面を設定することにより、発光層からの光の反射による位相ずれのばらつきを最小限にとどめることができ、より一層、光の取り出し効率を向上させることができる。   Thus, by considering the phase shift distance in the film thickness of the upper conductive oxide film, reflection occurring at the interface between the upper conductive oxide film and the metal film can be set to a high state. Moreover, by setting the interface between the upper conductive oxide film and the metal film at or near the maximum point in the light wave, it is possible to minimize the variation in phase shift due to the reflection of light from the light emitting layer. And the light extraction efficiency can be further improved.

電極を構成する上下層導電性酸化物膜は、可視光のみならず、例えば、上述した窒化ガリウム系化合物半導体による発光層から発生する光、つまり波長360nm〜650nm付近、好ましくは380nm〜560nmあるいは400nm〜600nmの波長の光を吸収することなく、効率よく、例えば、透過率が90%以上、あるいは85%以上、80%以上で透過させることができるものであることが好ましい。これにより、意図する波長の半導体発光素子の電極として利用することができる。さらに、上下層導電性酸化物膜は、例えば、比抵抗が1×10-4Ωcm以下、さらに1×10-4〜1×10-6Ωcm程度であることが好ましい。これにより、電極として有効に利用することができる。 The upper and lower conductive oxide films constituting the electrode are not only visible light, but also, for example, light generated from the above-described gallium nitride compound semiconductor light emitting layer, that is, a wavelength of about 360 nm to 650 nm, preferably 380 nm to 560 nm or 400 nm. It is preferable that the light can be efficiently transmitted without absorbing light having a wavelength of ˜600 nm, for example, at a transmittance of 90% or higher, 85% or higher, or 80% or higher. Thereby, it can utilize as an electrode of the semiconductor light emitting element of the intended wavelength. Furthermore, it is preferable that the upper and lower conductive oxide films have, for example, a specific resistance of 1 × 10 −4 Ωcm or less, and further about 1 × 10 −4 to 1 × 10 −6 Ωcm. Thereby, it can utilize effectively as an electrode.

上下層導電性酸化物膜は、当該分野で公知の方法によって形成することができる。例えば、スパッタ法、反応性スパッタ法、真空蒸着法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、CVD法、スプレー法、スピンコート法、ディップ法又はこれらの方法と熱処理の組み合わせ等、種々の方法を利用することができる。
上下層導電性酸化物膜のうち、下層導電性酸化物膜は、例えば、p側コンタクト層との界面において、表面側、さらに上層導電性酸化物膜よりも密度が低いことが好ましい。言い換えると、第2導電型半導体層との界面近傍において、多孔質の状態となっていることが好ましい。多孔質の状態としては、例えば、直径20〜200nm程度の複数の孔が均一又は不均一に存在する状態が挙げられる。密度としては、表面側及び/又は上層導電性酸化物膜の90〜30%程度が挙げられる。このような下層導電性酸化物膜の状態は、例えば、断面を透過電子顕微鏡法(TEM)により観察する方法、走査型電子顕微鏡法(SEM)により観察する方法、電子回折パターンを測定する方法、超薄膜評価装置で観察する方法等によって測定することができる。
The upper and lower conductive oxide films can be formed by a method known in the art. For example, sputtering method, reactive sputtering method, vacuum deposition method, ion beam assisted deposition method, ion plating method, laser ablation method, CVD method, spray method, spin coating method, dipping method or a combination of these methods and heat treatment Various methods can be used.
Of the upper and lower conductive oxide films, the lower conductive oxide film preferably has a lower density than, for example, the surface side and further the upper conductive oxide film at the interface with the p-side contact layer. In other words, it is preferable to be in a porous state in the vicinity of the interface with the second conductivity type semiconductor layer. Examples of the porous state include a state where a plurality of pores having a diameter of about 20 to 200 nm are present uniformly or non-uniformly. Examples of the density include about 90 to 30% of the surface side and / or the upper conductive oxide film. The state of such a lower conductive oxide film is, for example, a method of observing a cross section by transmission electron microscopy (TEM), a method of observing by scanning electron microscopy (SEM), a method of measuring an electron diffraction pattern, It can be measured by a method of observing with an ultra-thin film evaluation apparatus.

この場合、下層導電性酸化物膜の表面側及び上層導電性酸化物膜は、結晶性が良好で透明な膜である。一方、下層導電性酸化物膜の第2導電性半導体層側においては、部分的にアモルファスな領域を有していてもよいが、完全にアモルファスな状態ではなく、透明な膜又は略透明な膜として形成されていることが好ましい。   In this case, the surface side of the lower conductive oxide film and the upper conductive oxide film are transparent films having good crystallinity. On the other hand, the second conductive semiconductor layer side of the lower conductive oxide film may have a partially amorphous region, but it is not a completely amorphous state but is a transparent film or a substantially transparent film. It is preferable that it is formed as.

この下層導電性酸化物膜における密度が低い領域は、例えば、p側コンタクト層との界面から、下層導電性酸化物膜の全膜厚の10〜100%、好ましくは10〜50%で存在することが適当である。このように下層導電性酸化物膜の第2導電性半導体層との界面側の密度が、その表面側及び上層導電性酸化物膜よりも低いことにより、p側コンタクト層とのオーミック性を確保しながら、透光性を良好にすることができる。   The low-density region in the lower conductive oxide film exists, for example, from 10 to 100%, preferably 10 to 50% of the total thickness of the lower conductive oxide film from the interface with the p-side contact layer. Is appropriate. In this way, the lower conductive oxide film has lower interface density with the second conductive semiconductor layer than the surface and upper conductive oxide film, thereby ensuring ohmic contact with the p-side contact layer. However, the translucency can be improved.

密度が変化する下層導電性酸化物膜又は密度が異なる上下層導電性酸化物膜を形成する方法としては、例えば、スパッタ法により下層導電性酸化物膜を又は上下層導電性酸化物膜、例えば、2層のITO膜を成膜する際に、スパッタガスとして酸素分圧の小さい又はゼロのガスから大きいガスに切り替えるか、徐々に酸素分圧を増加させて用いる方法、ITO成膜用のターゲットのほかに、In量が多いターゲットまたは酸素量が少ないターゲットを用い、途中でIn量が多いターゲットまたは酸素量が少ないターゲットに切り替える方法、スパッタ装置の投入電力を徐々に又は急激に増大させて成膜する方法等が挙げられる。また、真空蒸着により上下層導電性酸化物膜を成膜する際に、半導体層の温度を急激又は徐々に上昇または低下させる方法、成膜レートを急激に低下させる方法、イオン銃を用いて酸素イオンを成膜途中から照射する方法等が挙げられる。   As a method of forming a lower conductive oxide film having a different density or an upper and lower conductive oxide film having different densities, for example, a lower conductive oxide film or an upper conductive oxide film by a sputtering method, for example, When forming a two-layer ITO film, a method of switching from a gas having a low or zero oxygen partial pressure to a gas having a large oxygen partial pressure or gradually increasing the oxygen partial pressure as a sputtering gas, a target for ITO film formation In addition to this, a method using a target with a large amount of In or a target with a small amount of oxygen and switching to a target with a large amount of In or a target with a small amount of oxygen in the middle, and increasing the input power of the sputtering apparatus gradually or rapidly can be achieved. Examples include a film forming method. In addition, when forming the upper and lower conductive oxide films by vacuum deposition, a method of rapidly or gradually increasing or decreasing the temperature of the semiconductor layer, a method of rapidly decreasing the deposition rate, oxygen using an ion gun The method etc. which irradiate ion from the middle of film-forming are mentioned.

さらに、イオンプレーティング法により下層導電性酸化物膜を又は上下層導電性酸化物膜を成膜する際に、成膜途中から、酸素ガスをプラズマ化させてこの酸素プラズマをITO膜中に取り込ませて成膜する方法、ITOの微粒子を溶媒に溶解又は分散、懸濁させてスプレー法、スピンコート法、ディップ法により成膜する際に、ITOを含有する溶液等のIn含有量又は酸素含有量を変化させた2種類の溶液等を用いるか、乾燥又は焼成時の雰囲気、温度等を制御する方法、CVD法によりITO膜を形成する際に、酸素ガス又は原料酸素含有ガスの流量を制御する方法が挙げられる。   Furthermore, when the lower conductive oxide film or upper and lower conductive oxide films are formed by the ion plating method, oxygen gas is turned into plasma from the middle of the film formation, and this oxygen plasma is taken into the ITO film. In a film forming method, ITO fine particles of ITO are dissolved or dispersed in a solvent, suspended, and formed into a film by a spray method, a spin coating method, a dipping method, or the like. Control the flow rate of oxygen gas or raw material oxygen-containing gas when using two types of solutions with varying amounts, or controlling the atmosphere, temperature, etc. during drying or firing, or when forming an ITO film by CVD The method of doing is mentioned.

加えて、下層導電性酸化物膜を又は上層導電性酸化物膜を形成した後、例えば、還元性ガス(具体的には、一酸化炭素、水素、アルゴン等又はこれら2種以上の混合ガス)雰囲気下、200〜650℃程度、膜厚に応じて所定時間アニール処理する方法等が挙げられる。また、下層導電性酸化物膜を途中まで形成した後、熱処理し、引き続き成膜して熱処理するなどの多段階での熱処理を利用してもよい。熱処理の方法としては、例えば、ランプアニール処理、加熱炉によるアニール処理などがある。また、ITO膜を成膜後の処理としては電子線照射やレーザアブレーションを利用してもよい。さらに、これらの方法を任意に組み合わせてもよい。   In addition, after forming the lower conductive oxide film or the upper conductive oxide film, for example, reducing gas (specifically, carbon monoxide, hydrogen, argon, etc., or a mixed gas of two or more of these) Examples of the method include annealing at a temperature of about 200 to 650 ° C. for a predetermined time according to the film thickness. Further, a multi-stage heat treatment may be used, such as forming a lower conductive oxide film halfway, then heat-treating, and subsequently forming and heat-treating. Examples of the heat treatment method include a lamp annealing process and an annealing process using a heating furnace. Further, as the processing after forming the ITO film, electron beam irradiation or laser ablation may be used. Furthermore, these methods may be arbitrarily combined.

上述した下層導電性酸化物膜は、通常、第2導電型半導体層上の略全面を覆う全面電極として形成されているが、p型半導体層からなるp側コンタクト層上においてオーミック性を得にくい場合がある。しかし、上述したように、半導体層側において密度が低い導電性酸化物膜とすることにより、p型半導体層及び/又はp側コンタクト層と良好なオーミック性を得ることができる。下層導電性酸化物膜は、第2導電型半導体層上の略全面に一様に形成されていることが好ましいが、例えば、ドット状又は縞状等の開口を有していてもよい。これらの開口は、規則的に分布していてもよいし、ランダムに分布していてもよい。   The lower conductive oxide film described above is normally formed as a full-surface electrode that covers substantially the entire surface of the second conductive semiconductor layer, but it is difficult to obtain ohmic properties on the p-side contact layer made of the p-type semiconductor layer. There is a case. However, as described above, a good ohmic property with the p-type semiconductor layer and / or the p-side contact layer can be obtained by using a conductive oxide film having a low density on the semiconductor layer side. The lower conductive oxide film is preferably formed uniformly on substantially the entire surface of the second conductivity type semiconductor layer, but may have, for example, a dot-like or stripe-like opening. These openings may be regularly distributed or randomly distributed.

上層導電性酸化物膜は、下層導電性酸化物膜上に形成されている。上層導電性酸化物膜の一部のみが下層導電性酸化物膜上に配置し、一部が直接p型半導体層上に配置していてもよいが、その全体が下層導電性酸化物膜上に載置されており、直接第2導電型半導体層と接触しないように形成されていることが適当である。また、上層導電性酸化物膜が下層導電性酸化物膜のほぼ全てを覆うように形成されていてもよいが、下層導電性酸化物膜の表面の一部が露出するように配置されることが好ましい。つまり、上層導電性酸化物膜は、下層導電性酸化物膜上において、後述する金属膜が配置される領域にのみ配置されていることが好ましい。上層導電性酸化物膜の形状は特に限定されるものではなく、例えば、円形、三角形、四角形等の多角形又は不定形とすることができる。大きさは特に限定されるものではなく、後述する金属膜が上層導電性酸化膜又はこれを介して下層導電性酸化膜に良好に接続できるような大きさであることが適当である。なかでも、後述する金属膜と同じ形状、大きさであることが好ましい。   The upper conductive oxide film is formed on the lower conductive oxide film. Only a part of the upper conductive oxide film may be arranged on the lower conductive oxide film and a part may be directly arranged on the p-type semiconductor layer, but the whole is on the lower conductive oxide film. It is appropriate that the second conductive type semiconductor layer is not directly in contact with the second conductive type semiconductor layer. The upper conductive oxide film may be formed so as to cover almost all of the lower conductive oxide film, but the upper conductive oxide film is disposed so that a part of the surface of the lower conductive oxide film is exposed. Is preferred. That is, it is preferable that the upper conductive oxide film is disposed only in a region where a metal film described later is disposed on the lower conductive oxide film. The shape of the upper conductive oxide film is not particularly limited, and can be, for example, a polygon such as a circle, a triangle, or a rectangle, or an indeterminate shape. The size is not particularly limited, and it is appropriate that the metal film described later can be connected to the upper conductive oxide film or the lower conductive oxide film through the upper conductive oxide film. Especially, it is preferable that it is the same shape and magnitude | size as the metal film mentioned later.

第2導電型半導体層に接続された電極を構成する金属膜は、半田により接着され又はワイヤボンディング等される電極として機能し得る。金属膜の種類及び形態は特に限定されるものではなく、通常、電極として用いられるものであればどのようなものでも使用することができる。例えば、亜鉛(Zn)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、コバルト(Co)、鉄(Fe)、マンガン(Mn)、モリブデン(Mo)、クロム(Cr)、タングステン(W)、ランタン(La)、銅(Cu)、銀(Ag)、金(Au)、イットリウム(Y)等の金属、合金の単層膜又は積層膜等が挙げられる。なかでも、抵抗が低いものが好ましく、具体的には、W、Rh、Ag、Pt、Pd、Al等の単層膜又は積層膜が挙げられる。さらに、上層導電性酸化物膜、例えば、ITO膜との密着性が良好なもの、具体的には、W、Rh、Ptの単層膜又は積層膜が好ましい。また、反射特性が良好であるもの、具体的には、Ag、Rhの単層膜又は積層膜が好ましい。   The metal film constituting the electrode connected to the second conductivity type semiconductor layer can function as an electrode bonded by soldering or wire bonding. The kind and form of the metal film are not particularly limited, and any metal film can be used as long as it is normally used as an electrode. For example, zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir), titanium (Ti), zirconium (Zr) ), Hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr), tungsten (W ), Lanthanum (La), copper (Cu), silver (Ag), gold (Au), yttrium (Y), and other metals, alloy single layer films or laminated films. Among them, those having low resistance are preferable, and specific examples include single layer films or laminated films of W, Rh, Ag, Pt, Pd, Al, and the like. Further, an upper conductive oxide film, for example, a film having good adhesion to an ITO film, specifically, a single layer film or a laminated film of W, Rh, and Pt is preferable. Moreover, the thing with favorable reflective characteristics, specifically, the single layer film or laminated film of Ag and Rh is preferable.

金属膜としては、例えば、半導体層側から、Rh又はAl、Pt、Auのそれぞれをスパッタリングにより順に積層させたRh(又はAl)/Pt/Au電極(その膜厚として、例えば、それぞれ100nm/200nm/500nm);Pt、Auのそれぞれをスパッタリングにより順に積層させたPt/Au電極(その膜厚として、例えば、それぞれ20nm/700nm)等が挙げられる。金属膜の最上層をAuとすることによって、Auを主成分とする導電性ワイヤ等と良好な接続を確保することができる。また、RhとAuの間にPtを積層させることによって、Au又はRhの拡散を防止することができ、電極として信頼性の高い電気的な接続を得ることができる。さらに、Rhは、光反射性およびバリア性に優れ、光取り出し効率が向上するため好適に用いることができる。なかでも、Pt/Au(フェイスアップの場合)の積層膜が好ましい。   As the metal film, for example, Rh (or Al) / Pt / Au electrode in which each of Rh or Al, Pt, and Au is sequentially laminated from the semiconductor layer side by sputtering (the film thickness is, for example, 100 nm / 200 nm, respectively) Pt / Au electrode in which each of Pt and Au is sequentially laminated by sputtering (its film thickness is, for example, 20 nm / 700 nm, respectively). By using Au as the uppermost layer of the metal film, it is possible to ensure good connection with a conductive wire or the like mainly composed of Au. Further, by stacking Pt between Rh and Au, diffusion of Au or Rh can be prevented, and highly reliable electrical connection as an electrode can be obtained. Furthermore, Rh is excellent in light reflectivity and barrier property, and can be suitably used because light extraction efficiency is improved. Of these, a laminated film of Pt / Au (in the case of face-up) is preferable.

金属膜は、上層導電性酸化物膜上にのみ形成されている。つまり、金属膜は、その全体が上層導電性酸化物膜上に載置されており、直接下層導電性酸化物膜と接触しないように形成されている。金属膜の形状は特に限定されるものではなく、上層導電性酸化物膜の形状に対応して、例えば、円形、三角形、四角形等の多角形又は不定形とすることができる。大きさは特に限定されるものではないが、上下層導電性酸化物膜、ひいては第2導電性半導体層に効率的に電流を与えることができる程度の大きさであることが必要であるとともに、発光層から発せられた光の吸収を最小限にとどめ、効率よく取り出すことができる程度の大きさであることが必要である。具体的には、発光面の面積に対して30〜70%程度の面積を有する大きさであることが適当である。   The metal film is formed only on the upper conductive oxide film. That is, the entire metal film is placed on the upper conductive oxide film and is formed so as not to directly contact the lower conductive oxide film. The shape of the metal film is not particularly limited, and can be, for example, a polygon such as a circle, a triangle, or a rectangle, or an indefinite shape corresponding to the shape of the upper conductive oxide film. The size is not particularly limited, but it is necessary that the size be such that current can be efficiently applied to the upper and lower conductive oxide films, and thus the second conductive semiconductor layer, The size of the light emitting layer needs to be small enough to absorb light emitted from the light emitting layer and be efficiently extracted. Specifically, it is appropriate that the size has an area of about 30 to 70% with respect to the area of the light emitting surface.

金属膜は、例えば、図2〜図4に示したような、延長導電部を有する形状とすることができる。これにより、発光層全体に効率よく電流を注入することができ、効率よく発光させることができる。特に本発明の半導体発光素子をフェイスアップ実装とする場合に効果的である。   For example, the metal film can have a shape having an extended conductive portion as shown in FIGS. Thereby, current can be efficiently injected into the entire light emitting layer, and light can be emitted efficiently. This is particularly effective when the semiconductor light emitting device of the present invention is mounted face up.

具体的には、図2に示すように、p型半導体層52に接続されるp電極は、p側コンタクト層52のほぼ全面に形成される下層導電性酸化物膜54と、n電極53が近接する辺に対向する辺に隣接する位置に形成された上層導電性酸化物膜(図示せず)と、これと略同じ形状に形成された金属膜55とから構成される。上層導電性酸化物膜と金属膜55は、2つの線状の延長導電部56として、上層導電性酸化物膜及び金属膜55の両側から外側に向かって延びている。これにより、金属膜55とn電極53との間に位置する発光層を効率よく発光させることができる。さらに、金属膜55から延びる延長導電部56が、下層導電性酸化物膜54上に電気的に良好に接続されることにより、効果的にp型半導体層全体に電流が拡散し、発光層全体を効率よく発光させることができる。加えて、金属膜55及び延長導電部56の周辺部において輝度の高い発光が得られる。   Specifically, as shown in FIG. 2, the p-electrode connected to the p-type semiconductor layer 52 includes a lower conductive oxide film 54 formed on almost the entire surface of the p-side contact layer 52 and an n-electrode 53. It is composed of an upper conductive oxide film (not shown) formed at a position adjacent to the side facing the adjacent side, and a metal film 55 formed in substantially the same shape as this. The upper conductive oxide film and the metal film 55 extend outward from both sides of the upper conductive oxide film and the metal film 55 as two linear extended conductive portions 56. Thereby, the light emitting layer located between the metal film 55 and the n electrode 53 can emit light efficiently. Furthermore, since the extended conductive portion 56 extending from the metal film 55 is electrically well connected to the lower conductive oxide film 54, current is effectively diffused throughout the p-type semiconductor layer, and the entire light emitting layer Can be made to emit light efficiently. In addition, light emission with high luminance can be obtained at the periphery of the metal film 55 and the extended conductive portion 56.

延長導電部56は、p層の縁との間に、上述の輝度の高い発光が得られる周辺部が確保されるように、p層の縁との間に間隔を有していることが好ましい。n側コンタクト層51のシート抵抗RnΩ/□と、下層導電性酸化物膜54のシート抵抗RpΩ/□とが、Rp≧Rnの関係を満たしている場合、延長導電部56とp層の縁との間隔は、20〜50μm程度であることが好ましい。その間隔が20μmより小さいと輝度の高い発光が得られる周辺部領域が十分確保できない(輝度の高い発光が得られるべき領域が外側にはみ出す)からであり、その間隔が50μmを超えると、隣接辺に沿って発光輝度の低い部分が形成され、全体としての輝度の低下をもたらす。   The extended conductive portion 56 is preferably spaced from the edge of the p layer so as to ensure the peripheral portion from which light emission with high luminance described above can be obtained. . When the sheet resistance RnΩ / □ of the n-side contact layer 51 and the sheet resistance RpΩ / □ of the lower conductive oxide film 54 satisfy the relationship of Rp ≧ Rn, the extension conductive portion 56 and the edge of the p layer Is preferably about 20 to 50 μm. This is because if the interval is smaller than 20 μm, a sufficient peripheral region where light emission with high luminance can be obtained cannot be secured (the region where light emission with high luminance should be obtained protrudes outside). A portion having a low emission luminance is formed along the line, resulting in a decrease in luminance as a whole.

なお、2つの延長導電部56は、直線状に形成してもよいし、図2に示すように、n電極53から等距離になるように円弧状に形成してもよい。なかでも、円弧状に形成した場合には、より均一な発光分布が得られるため、好ましい。
また、後述するn型半導体層に接続されるn電極53は、半導体発光素子の少なくとも1つの辺に近接するように形成される。例えば、1つの辺の中央部において、p型半導体層及び発光層の一部をエッチングにより除去してn側コンタクト層51が露出した切り欠き部51aを設け、その切り欠き部51aに形成される。なお、このn電極53は、導電性酸化物膜(図示せず)の上に、これと同じ形状の金属膜が形成されて構成される。
The two extended conductive portions 56 may be formed in a straight line shape, or may be formed in an arc shape so as to be equidistant from the n electrode 53 as shown in FIG. In particular, it is preferable to form in an arc shape because a more uniform light emission distribution can be obtained.
Further, an n-electrode 53 connected to an n-type semiconductor layer described later is formed so as to be close to at least one side of the semiconductor light emitting element. For example, in the central portion of one side, a p-type semiconductor layer and a part of the light emitting layer are removed by etching to provide a notch 51a in which the n-side contact layer 51 is exposed, and is formed in the notch 51a. . The n-electrode 53 is configured by forming a metal film having the same shape on a conductive oxide film (not shown).

さらに、図3及び図4に示すように、後述するn電極63は、半導体発光素子の1つの隅部に、2辺に近接するように設けられ、p電極を構成する上層導電性酸化物膜(図示せず)と金属膜65とはn電極63が近接する隅部と対角をなす他の隅部に設けられることが好ましい。
また、金属膜65から延びる2つの延長導電部66は、それぞれ、n電極63から等距離になるように円弧状に形成されていることが好ましい。これにより、より高輝度でかつ均一な発光が得られる。なお、この場合においても、延長導電部66とp層の縁との間隔は、20〜50μm程度が好ましい。
Further, as shown in FIGS. 3 and 4, an n-electrode 63 to be described later is provided at one corner of the semiconductor light emitting element so as to be close to two sides, and an upper conductive oxide film constituting a p-electrode. The metal film 65 (not shown) and the metal film 65 are preferably provided at other corners that are diagonally opposite to the corners where the n-electrode 63 is adjacent.
In addition, the two extended conductive portions 66 extending from the metal film 65 are preferably formed in an arc shape so as to be equidistant from the n electrode 63. Thereby, higher luminance and uniform light emission can be obtained. In this case, the distance between the extended conductive portion 66 and the edge of the p layer is preferably about 20 to 50 μm.

本発明の半導体発光素子においては、通常、半導体発光素子の一部の領域において、第2導電型半導体層及び発光層、任意に第1導電型半導体層の深さ方向の一部が除去されて、第1導電型半導体層の表面が露出されている。そして、その露出した第1導電型半導体層の表面(以下「第2の領域」と記す)に電極が形成されている。この電極は、例えば、第1導電型半導体層の上に、第1導電型コンタクト層を介して形成されており、導電性酸化物膜と金属膜とがこの順に積層されて構成される。
また、第1導電型半導体層に接続される電極は、第1導電型半導体層の裏面側に、第1導電型コンタクト層等を介して形成されていてもよい。特に、半導体発光素子が導電性基板上に形成されている場合には、通常、導電性基板と第1導電型半導体層とは電気的に接続されているため、導電性酸化物膜と金属膜とが、導電性基板等を介して第1導電型半導体層と電気的に接続されていることが好ましい。
In the semiconductor light emitting device of the present invention, usually, in the partial region of the semiconductor light emitting device, the second conductivity type semiconductor layer and the light emitting layer, and optionally the depth direction of the first conductivity type semiconductor layer are removed. The surface of the first conductivity type semiconductor layer is exposed. An electrode is formed on the exposed surface of the first conductivity type semiconductor layer (hereinafter referred to as “second region”). For example, this electrode is formed on the first conductive type semiconductor layer via the first conductive type contact layer, and is configured by laminating a conductive oxide film and a metal film in this order.
The electrode connected to the first conductivity type semiconductor layer may be formed on the back surface side of the first conductivity type semiconductor layer via the first conductivity type contact layer or the like. In particular, when the semiconductor light emitting element is formed on a conductive substrate, the conductive substrate and the first conductive type semiconductor layer are usually electrically connected. Are electrically connected to the first conductive type semiconductor layer via a conductive substrate or the like.

なお、第1導電型半導体層及び第1導電型コンタクト層等は、導電型が異なる以外、第2導電型半導体層等として例示したものを適用することができる。
ここで、第2の領域とは、1つの半導体発光素子を構成する第1及び第2導電型半導体層の積層構造のうち、上下層導電性酸化物膜及び金属膜が形成される、第2導電型半導体層の表面領域(第1の領域)以外の領域を意味する。
As the first conductive type semiconductor layer and the first conductive type contact layer, those exemplified as the second conductive type semiconductor layer can be applied except that the conductive types are different.
Here, the second region refers to a second layer in which an upper and lower conductive oxide film and a metal film are formed in a stacked structure of first and second conductivity type semiconductor layers constituting one semiconductor light emitting element. It means a region other than the surface region (first region) of the conductive semiconductor layer.

本発明においては、発光層から伝播する光が直接当たりやすい領域に導電性酸化物膜を設けることが必要であるため、少なくとも第2導電型半導体層上に上下層導電性酸化物膜が形成されていれば、必ずしも、第1導電型半導体層上に導電性酸化物膜は設けられておらず、金属膜のみが形成されている形態でも許容されるが、第1導電型半導体層に接続される電極は、導電性酸化物膜と金属膜とから構成されることが好ましい。   In the present invention, since it is necessary to provide a conductive oxide film in a region where light propagating from the light emitting layer is likely to hit directly, the upper and lower conductive oxide films are formed on at least the second conductivity type semiconductor layer. If it is, the conductive oxide film is not necessarily provided on the first conductive type semiconductor layer, and a form in which only the metal film is formed is allowed, but it is allowed to be connected to the first conductive type semiconductor layer. The electrode is preferably composed of a conductive oxide film and a metal film.

導電性酸化物膜は、上述した上下層導電性酸化物膜と同様のものが挙げられる。この導電性酸化物膜は、単層でもよいし、2層以上の積層膜でもよい。ただし、必ずしも、下層導電性酸化物膜と、上層導電性酸化物膜と又は上下層導電性酸化物膜と同じものでなくてもよい。この導電性酸化物膜が第1導電型半導体層上に形成されることにより、第1導電性半導体層と導電性酸化物膜との間の密着性をより良好とし、オーミックコンタクトを得ることができる。特に、この電極が、下層導電性酸化物膜及び上層導電性酸化物膜及び金属膜からなる場合は、光の透過率が良くなるとともに、上層導電性酸化物膜と金属膜との界面における反射の効率も良くなる。
また、金属膜は、上述した金属膜と同様のものが挙げられる。第1導電型半導体層上に形成される金属膜は、第2導電型半導体膜上に形成される金属膜と必ずしも同一でなくてもよい。
Examples of the conductive oxide film are the same as the upper and lower conductive oxide films described above. This conductive oxide film may be a single layer or a laminated film of two or more layers. However, the lower conductive oxide film is not necessarily the same as the upper conductive oxide film or the upper conductive oxide film. By forming this conductive oxide film on the first conductive type semiconductor layer, it is possible to improve the adhesion between the first conductive semiconductor layer and the conductive oxide film and obtain an ohmic contact. it can. In particular, when the electrode is composed of a lower conductive oxide film, an upper conductive oxide film, and a metal film, the light transmittance is improved and reflection at the interface between the upper conductive oxide film and the metal film is improved. The efficiency of is also improved.
Further, examples of the metal film include the same metal films as described above. The metal film formed on the first conductivity type semiconductor layer is not necessarily the same as the metal film formed on the second conductivity type semiconductor film.

第1導電型半導体層の上に形成されている導電性酸化物膜及び/又は金属膜は、第2導電型半導体層の上に形成されている上層酸化物膜及び/又は金属膜と同じ種類、同じ膜厚であることが好ましい。さらに、これらが同じ工程で形成されていることが好ましい。同じ積層構造により形成されていれば、同じ製造工程で形成することができるため、製造工程が簡略化され、結果的に安価で信頼性の高い半導体発光素子が得られる。   The conductive oxide film and / or metal film formed on the first conductivity type semiconductor layer is the same type as the upper oxide film and / or metal film formed on the second conductivity type semiconductor layer. The film thickness is preferably the same. Furthermore, it is preferable that these are formed in the same process. If they are formed with the same laminated structure, they can be formed in the same manufacturing process, so that the manufacturing process is simplified, and as a result, an inexpensive and highly reliable semiconductor light emitting device can be obtained.

本発明の半導体発光素子においては、上述したように、第1導電型半導体層の露出した表面である第2の領域の表面の一部に、複数の凹凸が形成されていてもよい(例えば、図5参照)。凹凸は、電極の直下に形成されていてもよいが、第2の領域であって電極が配置する領域以外の領域に形成されていることが適当である。
具体的には、発光素子の外周領域(第1の領域の周辺領域)及び/又は電極の周辺領域に形成されていることが好ましい。特に、図5に示したように、n電極19周辺部は比較的発光が強いので、n電極19と下層導電性酸化物層5との間に凸部を設けることにより、光取り出しの効果をさらに向上させることができる。また、例えば、n電極及び第1の領域近傍等の比較的発光の強い領域に複数の凸部を高密度に設け、それと異なる領域の比較的発光の弱い領域に複数の凸部を低密度に設けてもよい。発光領域の強度を考慮して、複数の凸部の密度を変化させることにより、より効果的な光取り出し及び指向性制御が可能となる。
In the semiconductor light emitting device of the present invention, as described above, a plurality of irregularities may be formed on a part of the surface of the second region, which is the exposed surface of the first conductivity type semiconductor layer (for example, (See FIG. 5). The unevenness may be formed immediately below the electrode, but is suitably formed in a region other than the region where the electrode is disposed in the second region.
Specifically, it is preferably formed in the outer peripheral region of the light emitting element (the peripheral region of the first region) and / or the peripheral region of the electrode. In particular, as shown in FIG. 5, the periphery of the n-electrode 19 emits relatively strong light. Therefore, by providing a convex portion between the n-electrode 19 and the lower conductive oxide layer 5, the light extraction effect can be improved. Further improvement can be achieved. In addition, for example, a plurality of convex portions are provided at high density in a region with relatively strong light emission such as the n electrode and the vicinity of the first region, and a plurality of convex portions are provided at low density in a region with relatively low light emission in a different region. It may be provided. Considering the intensity of the light emitting region, changing the density of the plurality of convex portions enables more effective light extraction and directivity control.

凹凸の凸部頂部の高さは、少なくとも電極を形成する面よりも突出する程度であればよい。これにより、光取り出し効果が向上する。
例えば、凸部頂部が、発光層とそれに隣接するn型半導体層との界面より高ければよく、発光層よりも第2導電型半導体層側にその頂部が位置すること、あるいはp型半導体層と実質的に同じ高さ(図6参照)であることがより好ましい。これにより、凸部側面の表面積が増えるので、n型半導体層を導波してきた光が、凸部側面に当たりやすくなり、凸部内部で全反射する光が少なくなる。また、発光層から側面方向に出射された光は、直接凸部により反射して発光観測面側に進行方向を変えるので、発光観測面側への光の取り出し効率を、例えば、10〜20パーセント向上させることができる。その理由は明らかではないが、(1)n型半導体層(例えば、n側コンタクト層)内を導波する光がn側コンタクト層から凸部内部に光が取り込まれ、凸部の頂部又はその途中部分から光が観測面側に取り出され、(2)発光層端面から側面外部に出射された光が複数の凸部により反射散乱され観測面側へ光が取り出され、(3)n側コンタクト層内を導波する光が凸部の根本(n側コンタクト層と凸部の接続部分)にて乱反射され、観測面側へ光が取り出されるからである。
The height of the convex part top part of an unevenness | corrugation should just be a grade which protrudes from the surface which forms an electrode at least. Thereby, the light extraction effect is improved.
For example, the top of the convex portion only needs to be higher than the interface between the light emitting layer and the n-type semiconductor layer adjacent to the light emitting layer, and the top portion is located on the second conductive semiconductor layer side of the light emitting layer, or the p-type semiconductor layer More preferably, they are substantially the same height (see FIG. 6). As a result, the surface area of the side surface of the convex portion increases, so that the light guided through the n-type semiconductor layer easily hits the side surface of the convex portion and less light is totally reflected inside the convex portion. In addition, the light emitted from the light emitting layer in the side surface direction is directly reflected by the convex portion and changes the traveling direction to the light emission observation surface side, so that the light extraction efficiency to the light emission observation surface side is, for example, 10 to 20%. Can be improved. The reason for this is not clear, but (1) the light guided in the n-type semiconductor layer (for example, the n-side contact layer) is taken into the convex portion from the n-side contact layer, and the top of the convex portion or its Light is extracted from the middle part to the observation surface side, (2) Light emitted from the end surface of the light emitting layer to the outside of the side surface is reflected and scattered by a plurality of convex portions and extracted to the observation surface side, and (3) n-side contact This is because the light guided in the layer is irregularly reflected at the root of the convex portion (the connection portion between the n-side contact layer and the convex portion), and the light is extracted to the observation surface side.

あるいは、凸部は、下層導電性酸化物膜と実質的に同じ高さであることがより好ましい(図7参照)。この場合、通常、凸部頂部は下層導電性酸化物膜から構成される。このように、凸部頂部が、光が透過しやすい膜厚の下層導電性酸化物膜により形成されることにより凸部内部に取り込まれた光を凸部頂部から外部へ取り出しやすくなる。
また、凸部は、上層導電性酸化物膜と実質的に同じ高さであってもよい。
Alternatively, it is more preferable that the convex portion is substantially the same height as the lower conductive oxide film (see FIG. 7). In this case, usually, the top of the convex portion is composed of a lower conductive oxide film. As described above, when the convex top is formed of the lower conductive oxide film having a thickness that allows light to easily pass through, it becomes easy to extract the light taken into the convex from the convex top.
The convex portion may be substantially the same height as the upper conductive oxide film.

なお、凸部頂部の下層導電性酸化物膜が、p型半導体層との界面近傍において、複数の空隙を有するか又は下層導電性酸化物膜の表面側よりも密度が低いことが好ましい。これにより、凸部内部において頂部に向かって進む光を散乱させることができる。
あるいは、凸部は、金属膜と実質的に同じ高さであってもよい(図8参照)。凸部頂部が金属膜により形成されるので、n型半導体層から凸部内部に取り込まれた光は、凸部頂部の金属膜と半導体層との界面で反射されて基板側へ進むので、例えば、基板側を主光取出し面とする場合に好ましい。
凸部間の凹部の底部は、少なくとも発光層とそれに隣接する第2半導体層との界面より低ければよく、発光層よりも低くなるように形成されていることが好ましい。
In addition, it is preferable that the lower layer conductive oxide film at the top of the convex portion has a plurality of voids or has a lower density than the surface side of the lower layer conductive oxide film in the vicinity of the interface with the p-type semiconductor layer. Thereby, the light which progresses toward a top part inside a convex part can be scattered.
Alternatively, the convex portion may be substantially the same height as the metal film (see FIG. 8). Since the top of the convex portion is formed of a metal film, the light taken into the convex portion from the n-type semiconductor layer is reflected at the interface between the metal film on the top of the convex portion and the semiconductor layer and travels to the substrate side. It is preferable when the substrate side is the main light extraction surface.
The bottom of the concave portion between the convex portions may be at least lower than the interface between the light emitting layer and the second semiconductor layer adjacent thereto, and is preferably formed to be lower than the light emitting layer.

凹凸の密度は特に限定されるものではなく、1つの半導体発光素子において、少なくとも100個以上、さらに好ましくは300個以上、より好ましくは500個以上とすることができる。なお、電極形成面側から見て、凹凸が形成される領域が占める面積の割合は、10パーセント以上、好ましくは30パーセント以上とすることができる。また、1つの凸部の面積は、凸部の根本で、3〜300μm2とすることができる。 The density of the unevenness is not particularly limited, and in one semiconductor light emitting element, it can be at least 100, more preferably 300, more preferably 500. Note that a ratio of an area occupied by a region where unevenness is formed when viewed from the electrode forming surface side can be 10% or more, preferably 30% or more. Moreover, the area of one convex part can be 3-300 micrometers 2 by the root of a convex part.

凸部は、その縦断面形状が、三角形、四角形、台形、半円形等、どのような形状であってもよく、平面形状は、円形、菱形、三角形、六角形等、どのような形状であってもよい。特に、凸部自体が徐々に細くなる円錐台形状であることが好ましい。この場合の凸部の傾斜角は、例えば、図6のように、30°〜80°が挙げられ、40°〜70°が好ましい。これにより、光の指向性制御がより容易になり、全体としてより均一な光取り出しが可能となる。また、凸部の表面積が増えるので、光取り出し効率が向上すると考えられる。さらに、凸部が徐々に細くなることで、凸部の上辺、すなわち頂部の表面積が狭くなるので、凸部頂部で全反射される光が少なくなることも光取り出しの向上に寄与していると考えられる。   The convex section may have any shape such as a triangle, a quadrangle, a trapezoid, or a semicircle, and the planar shape may be any shape, such as a circle, a rhombus, a triangle, or a hexagon. May be. In particular, it is preferable that the convex portion itself has a truncated cone shape that gradually becomes thinner. In this case, the inclination angle of the convex portion is, for example, 30 ° to 80 °, and preferably 40 ° to 70 °, as shown in FIG. Thereby, the directivity control of light becomes easier, and more uniform light extraction as a whole becomes possible. Moreover, since the surface area of a convex part increases, it is thought that light extraction efficiency improves. Furthermore, since the surface area of the top part of the convex part, that is, the top part becomes narrow by gradually narrowing the convex part, the fact that the light totally reflected by the convex part top part also contributes to the improvement of light extraction. Conceivable.

凹凸は、露出したn型半導体層上に、半導体層を成長させるなどして、凹凸を形成するための特別な工程を行ってもよいが、n型半導体層を露出させる工程又は各チップに分割するために所定の領域を薄膜化する工程を利用して形成することが好ましい。
具体的には、露出したn型半導体層の表面に、円形、三角形、四角形など所定の形状の開口を有するマスクを形成し、このマスクを利用して、RIE(反応性イオンエッチング)することにより凹部を形成することができる。また、所定形状を覆うマスクを形成し、このマスクを利用して凸部を形成してもよい。
また、凸部は、p型半導体層を積層した後、発光素子として機能する発光層が残存する部位、n型半導体層表面の電極が配置される部位及び凸部を配置する部位を被覆するマスクを利用してエッチングすることにより、形成することができる。これにより、工程を簡略化することが可能となる。
The irregularities may be subjected to a special process for forming the irregularities by growing the semiconductor layer on the exposed n-type semiconductor layer, or divided into the steps for exposing the n-type semiconductor layer or each chip. In order to achieve this, it is preferable to use a step of thinning a predetermined region.
Specifically, a mask having an opening of a predetermined shape such as a circle, a triangle, or a rectangle is formed on the exposed surface of the n-type semiconductor layer, and RIE (reactive ion etching) is performed using this mask. A recess can be formed. Alternatively, a mask covering a predetermined shape may be formed, and the convex portion may be formed using this mask.
The convex portion is a mask that covers a portion where the light emitting layer that functions as a light emitting element remains after laminating the p-type semiconductor layer, a portion where the electrode on the surface of the n-type semiconductor layer is disposed, and a portion where the convex portion is disposed. It can form by etching using. As a result, the process can be simplified.

本発明の半導体発光素子においては、基板と半導体層との少なくとも一部の界面に凹凸を設けてもよい。これにより、半導体層内において横方向に進む光を、この凹凸部で散乱又は回折させて上下方向に進行方向を変えることができるので、下層導電性酸化物膜の表面及び金属膜と上層導電性酸化物膜との界面で全反射される光を減らすことができる。ここで、基板と半導体層との界面の凹凸とは、絶縁性又は導電性基板自体の表面、これら基板の上にバッファ層や介在層等を形成する場合にはこれらバッファ層や介在層等の表面に凹凸が形成されて、この凹凸に起因する凹凸を意味する。   In the semiconductor light emitting device of the present invention, irregularities may be provided on at least a part of the interface between the substrate and the semiconductor layer. As a result, light traveling in the lateral direction in the semiconductor layer can be scattered or diffracted by the concavo-convex portion to change the traveling direction in the vertical direction, so that the surface of the lower conductive oxide film and the metal film and the upper conductive layer Light totally reflected at the interface with the oxide film can be reduced. Here, the unevenness at the interface between the substrate and the semiconductor layer means that the surface of the insulating or conductive substrate itself, such as a buffer layer or an intervening layer when the buffer layer or the intervening layer is formed on the substrate, Concavities and convexities are formed on the surface, which means concavities and convexities resulting from the concavities and convexities.

平坦な基板を有する半導体発光素子の場合、図9(a)に示したように、発光領域3からの光がp型半導体層4と電極との界面又は基板1表面に臨界角以上で入射すると、導波路内に捕捉されて横方向に伝搬する。これに対し、図9(b)に示したように、基板に凹凸を有する場合には、p型半導体層4と電極との界面又は基板1表面に対して臨界角以上の光は、凸部122によって散乱又は回折され、臨界角よりも小さな角度でp型半導体層4と電極との界面又は基板1表面に対して入射する。   In the case of a semiconductor light emitting device having a flat substrate, as shown in FIG. 9A, when light from the light emitting region 3 enters the interface between the p-type semiconductor layer 4 and the electrode or the surface of the substrate 1 at a critical angle or more. , Trapped in the waveguide and propagate in the lateral direction. On the other hand, as shown in FIG. 9B, when the substrate has irregularities, light having a critical angle or more with respect to the interface between the p-type semiconductor layer 4 and the electrode or the surface of the substrate 1 is projected. The light is scattered or diffracted by 122 and enters the interface between the p-type semiconductor layer 4 and the electrode or the surface of the substrate 1 at an angle smaller than the critical angle.

この凹凸は、例えば、図10に示したように、基板としてA面(11−20)にオリフラのあるC面(0001)サファイア基板が用いられ、このサファイア基板の表面部分に、繰り返しパターンで形成された凸部122(又は凹部)とすることができる。また、この凹部123又は凸部122は、ドット状(図11(a)参照)、格子状、ストライプ状、ハニカム状、ハニカム又は格子等の変形形状(図11(b)参照)等、種々の形状とすることができる。   For example, as shown in FIG. 10, the irregularities are formed by using a C-plane (0001) sapphire substrate having an orientation flat on the A-plane (11-20) as a substrate and forming a repetitive pattern on the surface portion of the sapphire substrate. It can be set as the convex part 122 (or recessed part) made. Further, the concave portion 123 or the convex portion 122 has various shapes such as a dot shape (see FIG. 11A), a lattice shape, a stripe shape, a honeycomb shape, a deformed shape such as a honeycomb or a lattice (see FIG. 11B), and the like. It can be a shape.

また、凹凸は、 図12(a)に示したように、凸部122の側面が傾斜していてもよいし、図12(b)に示すように、半球状でもよい。さらに、図12(c)に示したように、n型半導体層2、発光領域3及びp型半導体層4が凸部122の影響を受けて凹凸状になっていてもよい。これにより、図9(c)及び(d)に示したように、光を効率よく取り出すことができる。   Further, as shown in FIG. 12A, the unevenness may be such that the side surface of the convex portion 122 is inclined or may be hemispherical as shown in FIG. 12B. Further, as shown in FIG. 12C, the n-type semiconductor layer 2, the light emitting region 3, and the p-type semiconductor layer 4 may be uneven due to the influence of the protrusion 122. Thereby, as shown in FIGS. 9C and 9D, light can be extracted efficiently.

特に、図12(a)のように、半導体層の成長安定面に対してほぼ平行な面と交叉する直線を境界として凸部の表面及び凹部の表面とに連続している面(=凹部又は凸部の側面)を半導体の積層方向に対して傾斜して形成することで、光の散乱又は回折の効果は顕著に増し、光の取り出し効率は格段に向上する。この1つの要因としては、凹部の表面及び凸部の表面とに連続している面(=凹部又は凸部の側面)の表面積が増えることで、光の散乱又は回折の起こる回数が増えるからと考えられる。換言すれば、凹凸の断面形状は、図12(a)に示すように、凸部であれば台形、凹部であれば逆台形であることが好ましい。このような断面形状とすることにより、伝播する光が散乱及び回折を起こす確率が高まり、光の伝播時の吸収ロスを低減することができる。   In particular, as shown in FIG. 12 (a), a surface (= concave portion or continuous surface) that is continuous with the surface of the convex portion and the surface of the concave portion with a straight line intersecting with a plane substantially parallel to the growth stable surface of the semiconductor layer as a boundary. By forming the side surface of the convex portion inclining with respect to the stacking direction of the semiconductor, the effect of light scattering or diffraction is remarkably increased, and the light extraction efficiency is remarkably improved. One reason for this is that the number of times that light scattering or diffraction occurs increases by increasing the surface area of the surface (= the side surface of the recess or protrusion) that is continuous with the surface of the recess and the surface of the protrusion. Conceivable. In other words, as shown in FIG. 12 (a), the cross-sectional shape of the irregularities is preferably a trapezoid if it is a convex part, and an inverted trapezoid if it is a concave part. By setting it as such a cross-sectional shape, the probability that the propagating light will be scattered and diffracted increases, and the absorption loss during the propagation of the light can be reduced.

このような凹凸は、金属膜7の下方、つまり、図14に示すように、電極形成面側から見て、少なくとも金属膜7及び上層導電性酸化物膜6が配置されている領域と対向する基板と半導体層との界面に形成することにより、あるいは、図15に示すように、基板全面に形成することにより、横方向に進む光を凹凸部で散乱又は回折させて上下方向に変えることができるので、金属膜7と上層ITO膜6との界面に入射する光を増大させることができ、光取り出し効率が向上する。   Such unevenness faces at least the region where the metal film 7 and the upper conductive oxide film 6 are disposed, as viewed from below the metal film 7, that is, from the electrode forming surface side, as shown in FIG. By forming it at the interface between the substrate and the semiconductor layer, or by forming it on the entire surface of the substrate as shown in FIG. Therefore, the light incident on the interface between the metal film 7 and the upper ITO film 6 can be increased, and the light extraction efficiency is improved.

この凹部の深さ又は凸部の段差は、十分な光を散乱又は回折を得、電流の積層構造内の横方向への流れに影響を与えず、発光効率を向上させる観点から、50オングストローム以上であって、基板上に成長される半導体層の厚さ以下であることが好ましい。凹部の深さ又は凸部の段差は、十分に光を散乱又は回折させるためにはλ/4以上の深さ又は段差であることが好ましいが(λ=発光波長、例えば、AlGaInN系の発光層の場合、206nm〜632nm)、λ/4n(nは半導体層の屈折率)以上の深さ又は段差であれば散乱又は回折の効果を得ることができる。   The depth of the concave portion or the level difference of the convex portion is 50 angstroms or more from the viewpoint of obtaining sufficient light scattering or diffraction and improving the luminous efficiency without affecting the lateral flow of current in the laminated structure. And it is preferable that it is below the thickness of the semiconductor layer grown on a board | substrate. The depth of the concave portion or the step of the convex portion is preferably a depth or step of λ / 4 or more in order to sufficiently scatter or diffract light (λ = emission wavelength, for example, an AlGaInN-based light emitting layer) In this case, the effect of scattering or diffraction can be obtained if the depth or step is 206 nm to 632 nm) or more than λ / 4n (n is the refractive index of the semiconductor layer).

また、凹部及び/又は凸部の大きさ(すなわち、凹部及び/又は凸部の構成辺となる一辺の長さ)及び相互の間隔は、半導体層における発光波長をλ(380nm〜460nm)としたとき、少なくともλ/4以上の大きさであることが好ましい。これにより、十分に光を散乱又は回折させることができる。ただし、λ/4n(nは半導体層の屈折率)以上の大きさ及び相互の間隔があれば散乱又は回折の効果を得ることができる。
なお、本発明の半導体発光素子は、第2の領域に形成する複数の凹凸と、基板と半導体層との界面に形成する凹凸との両方を組み合わせることにより、一層効果的に光を取り出すことができる。
In addition, the size of the concave portion and / or the convex portion (that is, the length of one side serving as the constituent side of the concave portion and / or the convex portion) and the interval between them are set to λ (380 nm to 460 nm) as the emission wavelength in the semiconductor layer. In some cases, the size is preferably at least λ / 4. Thereby, light can be sufficiently scattered or diffracted. However, if there is a size equal to or larger than λ / 4n (n is the refractive index of the semiconductor layer) and the mutual distance, the effect of scattering or diffraction can be obtained.
Note that the semiconductor light-emitting element of the present invention can extract light more effectively by combining both the plurality of unevenness formed in the second region and the unevenness formed at the interface between the substrate and the semiconductor layer. it can.

また、本発明の半導体発光素子においては、半導体発光素子の表面の少なくとも第2導電型半導体層上に設けられた下層導電性酸化物膜の露出している表面に樹脂が被覆されてもよい。例えば、導電性酸化物膜がITOである場合、ITOの屈折率はおよそ2.0であるのに対して、空気の屈折率は1.0であることから、その2層の屈折率の間の屈折率を有するシリコン等の樹脂(屈折率1.4〜1.6)を少なくとも下層導電性酸化物膜の露出している表面上に設けることにより、樹脂が緩衝材となり、導電性酸化物膜と空気との界面で反射される光が少なくなるので、光をさらに効率良く外部へ取り出すことができる。半導体発光素子は実際に使用する際は、一般に、例えば、半導体発光素子を外部から保護するために、シリコン樹脂、エポキシ樹脂などの有機樹脂からなる封止樹脂でその周囲を封止して使用される。また、樹脂に光変換部材を含有させて、光変換層としてもよい。   In the semiconductor light emitting device of the present invention, the exposed surface of the lower conductive oxide film provided on at least the second conductive type semiconductor layer on the surface of the semiconductor light emitting device may be coated with a resin. For example, when the conductive oxide film is ITO, the refractive index of ITO is approximately 2.0, whereas the refractive index of air is 1.0. By providing a resin such as silicon (refractive index: 1.4 to 1.6) having a refractive index of at least on the exposed surface of the lower conductive oxide film, the resin becomes a buffer material, and the conductive oxide Since less light is reflected at the interface between the film and air, the light can be extracted to the outside more efficiently. When a semiconductor light emitting device is actually used, generally, for example, in order to protect the semiconductor light emitting device from the outside, its periphery is sealed with a sealing resin made of an organic resin such as a silicon resin or an epoxy resin. The Moreover, it is good also as a light conversion layer by making resin contain a light conversion member.

なお、本発明の半導体発光素子では、図16及び17に示したように、上層導電性酸化物膜及びその上の金属膜からなるp側パッド電極155bが、n電極と、所定の方向に枝状に延設され、それぞれが対向するように配置されていてもよい(図16及び図17中、153a及び155a参照)。以下、p側パッド電極155bを電流拡散電極、n電極をnライン電極ということがある。   In the semiconductor light emitting device of the present invention, as shown in FIGS. 16 and 17, the p-side pad electrode 155b made of the upper conductive oxide film and the metal film thereon is branched from the n electrode in a predetermined direction. It may extend in the shape and may be arranged so as to face each other (see 153a and 155a in FIGS. 16 and 17). Hereinafter, the p-side pad electrode 155b may be referred to as a current diffusion electrode, and the n electrode may be referred to as an n line electrode.

図16及び図17に示した半導体発光素子は、基板1上にそれぞれ窒化物半導体からなるn型半導体層2、発光層3及びp型半導体層4がこの順に積層されて構成されている。n型半導体層2は、その表面の一部に露出部を有しており、この露出部に、互いに分離された複数のnライン電極153が形成されている。
つまり、n型半導体層2、発光層3及びp型半導体層4からなる積層体において、p型半導体層4及び発光層3の一部がライン状に除去されることにより複数のスリットSLが形成されて、n型半導体層がライン状に露出され、そのスリットSLにより露出されたn型半導体層上にそれぞれnライン電極153が形成される。また、スリットに平行な1つの辺(発光素子の1つの辺:以下、第1の辺という。)に沿って、所定の幅にn型半導体層が露出され、そこにも1つのnライン電極153が形成される。なお、第1の辺に対向する辺は、第2の辺という。
The semiconductor light emitting device shown in FIGS. 16 and 17 is configured by laminating an n-type semiconductor layer 2, a light emitting layer 3, and a p-type semiconductor layer 4 made of a nitride semiconductor in this order on a substrate 1. The n-type semiconductor layer 2 has an exposed portion on a part of its surface, and a plurality of n-line electrodes 153 separated from each other are formed in the exposed portion.
That is, in the stacked body including the n-type semiconductor layer 2, the light-emitting layer 3, and the p-type semiconductor layer 4, a part of the p-type semiconductor layer 4 and the light-emitting layer 3 is removed in a line to form a plurality of slits SL. Then, the n-type semiconductor layer is exposed in a line shape, and the n-line electrodes 153 are formed on the n-type semiconductor layer exposed by the slit SL. Further, the n-type semiconductor layer is exposed to a predetermined width along one side parallel to the slit (one side of the light emitting element: hereinafter referred to as the first side), and there is also one n-line electrode there. 153 is formed. Note that the side facing the first side is referred to as the second side.

この半導体発光素子では、n型半導体層が露出された表面のnライン電極形成領域と複数のスリットSLは互いに平行でかつnライン電極形成領域とスリットSLとの間隔及び隣接するスリットSL間の間隔は互いに等しくなるように形成される。
各nライン電極153は、導電性酸化物膜及び/又は金属膜から構成される延長導電部(以下、n側延長導電部という)153aと、そのn側延長導電部153aの一端に設けられ、導電性酸化物膜及び/又は金属膜から構成されるn側パッド電極153bとによって構成される。各n側延長導電部の一端に設けられたn側パッド電極153bは、第1の辺に直角の1つの辺(第3の辺)に沿って形成される。
また、n側延長導電部153aは、その一端部がn側パッド電極153bを形成するために広く形成され、その上にn側パッド電極153bが形成される。
In this semiconductor light emitting device, the n-line electrode formation region and the plurality of slits SL on the surface where the n-type semiconductor layer is exposed are parallel to each other, and the interval between the n-line electrode formation region and the slit SL and the interval between adjacent slits SL. Are formed to be equal to each other.
Each n-line electrode 153 is provided at one end of an extended conductive portion (hereinafter referred to as an n-side extended conductive portion) 153a composed of a conductive oxide film and / or a metal film, and the n-side extended conductive portion 153a. The n-side pad electrode 153b is composed of a conductive oxide film and / or a metal film. The n-side pad electrode 153b provided at one end of each n-side extended conductive portion is formed along one side (third side) perpendicular to the first side.
In addition, the n-side extended conductive portion 153a is widely formed at one end thereof to form the n-side pad electrode 153b, and the n-side pad electrode 153b is formed thereon.

p電極は、p型半導体層のほぼ全面に形成された透光性を有する下層導電性酸化物膜5と、その下層導電性酸化物膜5の上に形成された複数の電流拡散電極155とによって構成される。この電流拡散電極155はn側延長導電部153aと平行に形成された複数の延長導電部(以下、p側延長導電部)155aとそのp側延長導電部155aの一端に設けられたp側パッド電極155bとによって構成される。p側延長導電部155a及びp側パッド電極155bは上層導電性酸化物膜と、これと略同じ形状に形成された金属膜とから構成される。p側延長導電部155aと隣接するnライン電極153との間隔は、互いに等しくなるように形成され、複数のp側延長導電部155aのうちの1つは第2の辺に沿って形成され、他のp側延長導電部155aはnライン電極153の間に形成される。すなわち、対向する2つの辺のうちの一方の辺(第1の辺)に沿ってnライン電極を形成した場合、その一方の辺に対向する他方の辺に沿って電流拡散電極155を形成するように構成している。また、各p側延長導電部155aの一端に設けられたp側パッド電極153bはいずれも、n電極のnパッド電極153bが形成されている第3の辺に対向する第4の辺に沿って形成される。   The p-electrode has a light-transmitting lower conductive oxide film 5 formed on almost the entire surface of the p-type semiconductor layer, and a plurality of current diffusion electrodes 155 formed on the lower conductive oxide film 5. Consists of. The current spreading electrode 155 includes a plurality of extended conductive portions (hereinafter referred to as p-side extended conductive portions) 155a formed in parallel with the n-side extended conductive portion 153a and a p-side pad provided at one end of the p-side extended conductive portion 155a. And the electrode 155b. The p-side extended conductive portion 155a and the p-side pad electrode 155b are composed of an upper conductive oxide film and a metal film formed in substantially the same shape as this. The interval between the p-side extended conductive portion 155a and the adjacent n-line electrode 153 is formed to be equal to each other, and one of the plurality of p-side extended conductive portions 155a is formed along the second side, Another p-side extended conductive portion 155 a is formed between the n-line electrodes 153. That is, when an n-line electrode is formed along one side (first side) of two opposing sides, the current diffusion electrode 155 is formed along the other side facing the one side. It is configured as follows. Further, each of the p-side pad electrodes 153b provided at one end of each p-side extended conductive portion 155a is along the fourth side facing the third side where the n-pad electrode 153b of the n-electrode is formed. It is formed.

このような半導体発光素子は、次のような理由により、発光領域全体に電流が注入されるようにして発光効率を向上させるとともに、比較的大面積(例えば、1000μm×1000μm)の窒化物半導体発光素子においても、発光面全体にわたって均一な発光が可能になる。   Such a semiconductor light emitting device improves the light emission efficiency by injecting a current into the entire light emitting region for the following reasons, and emits a nitride semiconductor having a relatively large area (for example, 1000 μm × 1000 μm). Even in the element, uniform light emission is possible over the entire light emitting surface.

第1に、各nライン電極153の一端にそれぞれ金属膜153bを形成し、各p側延長導電部155aの一端にそれぞれ金属膜155bを形成するようにしている。これにより、発光領域全体に電流がほぼ均一に注入されるようにできる。
なお、この半導体発光素子においては、異なるnライン電極153間において、金属膜153bからn側延長導電部153aの他端までの距離を実質的に等しくでき、異なる電流拡散電極155間において、金属膜155bとp側延長導電部155aの他端までの距離を実質的に等しくでき、発光領域全体に電流が均一に注入されるようにできる。
ここで、上述の距離が実質的に等しいとは、完全に一致していることを意味しているのではなく、距離の違いにより電流の不均一が生じない程度のものは実質的に等しい範囲に含まれるものとする。
First, a metal film 153b is formed on one end of each n-line electrode 153, and a metal film 155b is formed on one end of each p-side extended conductive portion 155a. As a result, the current can be injected almost uniformly into the entire light emitting region.
In this semiconductor light emitting device, the distance from the metal film 153b to the other end of the n-side extension conductive portion 153a can be made substantially equal between the different n-line electrodes 153, and the metal film between the different current diffusion electrodes 155. The distance between 155b and the other end of the p-side extended conductive portion 155a can be made substantially equal, and current can be uniformly injected into the entire light emitting region.
Here, the above-mentioned distances are substantially equal does not mean that the distances are completely the same, but those that do not cause current non-uniformity due to the difference in distances are substantially the same range. Shall be included.

第2に、隣接するnライン電極153とp側の電流拡散電極155の間隔が等しくなるようにして、発光領域全体に電流が均一に注入されるようにしている。
つまり、n側延長導電部153a及びp側延長導電部155aは、途中に、角部及び曲線部が形成されないように直線的に形成して、角部及び曲線部における電界の集中や電界の不均一を防止し、それに伴う電流の不均一を防止している。
Second, the distance between the adjacent n-line electrode 153 and the current diffusion electrode 155 on the p side is made equal so that current is uniformly injected into the entire light emitting region.
That is, the n-side extended conductive portion 153a and the p-side extended conductive portion 155a are formed in a straight line so that corners and curved portions are not formed in the middle, and electric field concentration and electric field non-conformity at the corners and curved portions are formed. Uniformity is prevented and current non-uniformity associated therewith is prevented.

また、p側延長導電部155aの他端(p側パッド電極155bが形成された一端の反対側に位置する端)と、n側パッド電極153b(n側パッド電極153bが形成されたnライン電極153の一端部)との距離を、p側延長導電部155aとnライン電極153の間隔にほぼ等しく設定している。
さらに、nライン電極153の他端(n側パッド電極153bが形成された一端の反対側に位置する端)と、p側パッド電極155b(p側パッド電極155bが形成されたp側延長導電部155aの一端部)との距離を、p側延長導電部155aとnライン電極153の間隔にほぼ等しく設定している。
これにより、どの部分においても電流拡散電極155とnライン電極153との間の距離を実質的に等しくできるので、発光領域全体にほぼ均一に電流を注入でき、均一な発光が可能となる。
Also, the other end of the p-side extended conductive portion 155a (the end located on the opposite side of the one end where the p-side pad electrode 155b is formed) and the n-side pad electrode 153b (the n-line electrode where the n-side pad electrode 153b is formed) 153 is set to be approximately equal to the distance between the p-side extended conductive portion 155a and the n-line electrode 153.
Further, the other end of the n-line electrode 153 (the end located on the opposite side of the one end where the n-side pad electrode 153b is formed) and the p-side pad electrode 155b (the p-side extended conductive portion where the p-side pad electrode 155b is formed). The distance between the p-side extended conductive portion 155a and the n-line electrode 153 is set to be approximately equal to the distance between the one end portion of 155a.
As a result, the distance between the current diffusion electrode 155 and the n-line electrode 153 can be made substantially equal in any part, so that current can be injected almost uniformly into the entire light emitting region, and uniform light emission can be achieved.

また、この半導体発光素子では、上述したように、第2の領域に、第1の領域上の下層導電性酸化物膜の表面と同じ高さとなる凸部が形成されることにより、n側コンタクト層内から凸部内部へ取り込まれた光を凸部頂部から取り出しやすくなり、電極配置面側からの光取り出し効率をより向上させることができる。   Further, in this semiconductor light emitting device, as described above, the n-side contact is formed in the second region by forming a convex portion having the same height as the surface of the lower conductive oxide film on the first region. Light taken from the inside of the layer into the convex portion can be easily extracted from the top of the convex portion, and the light extraction efficiency from the electrode arrangement surface side can be further improved.

さらに、本発明の半導体発光素子は、図18に示したように、p型半導体層が、露出したn型半導体層によって分割されるように形成されていてもよい。
この半導体発光素子10cでは、露出されたn型半導体層上に、n電極73が形成されており、p型半導体層上には、下層導電性酸化物膜5及びp側パッド電極21が形成されている。下層導電性酸化物膜5は、ストライプ形状であり、半導体発光素子中央部分において、露出されたn型半導体層の幅より広い形状を有している。下層導電性酸化物膜5のストライプ列数は、n型半導体層上のn電極73の列数より多い。
Furthermore, as shown in FIG. 18, the semiconductor light emitting device of the present invention may be formed so that the p-type semiconductor layer is divided by the exposed n-type semiconductor layer.
In this semiconductor light emitting device 10c, an n-electrode 73 is formed on the exposed n-type semiconductor layer, and a lower conductive oxide film 5 and a p-side pad electrode 21 are formed on the p-type semiconductor layer. ing. The lower conductive oxide film 5 has a stripe shape, and has a shape wider than the width of the exposed n-type semiconductor layer in the central portion of the semiconductor light emitting device. The number of stripe columns of the lower conductive oxide film 5 is larger than the number of columns of the n electrode 73 on the n-type semiconductor layer.

このように、n電極73がくびれた形状を有することにより下層導電性酸化物膜5の領域面積を大きくすることができ、単位時間あたりに半導体発光素子に投入される電流量を増大させることができる。さらに、発光面において、半導体発光素子の発光に寄与しないn型半導体層の面積を減らし、p型半導体層の面積を相対的に増やすことで半導体発光素子の光取り出し効率を向上させることができる。したがって、この半導体発光素子では、高輝度を実現することができる。また、上記のような下層導電性酸化物膜5を設けることにより、半導体発光素子に投入される電流を均一に半導体発光素子全面に拡散させることができため、半導体発光素子の発光面からの発光を均一とすることができる。   Thus, the n-electrode 73 has a constricted shape, whereby the area area of the lower conductive oxide film 5 can be increased, and the amount of current input to the semiconductor light emitting element per unit time can be increased. it can. Furthermore, the light extraction efficiency of the semiconductor light-emitting element can be improved by reducing the area of the n-type semiconductor layer that does not contribute to light emission of the semiconductor light-emitting element and relatively increasing the area of the p-type semiconductor layer on the light-emitting surface. Therefore, this semiconductor light emitting device can achieve high luminance. Further, by providing the lower conductive oxide film 5 as described above, the current input to the semiconductor light emitting element can be uniformly diffused over the entire surface of the semiconductor light emitting element, and thus light emission from the light emitting surface of the semiconductor light emitting element. Can be made uniform.

この下層導電性酸化物膜の上に、上層導電性酸化物膜及び金属膜が形成される。このような半導体発光素子をフリップチップ実装すると、下層導電性酸化物膜の上に形成する上層導電性酸化物膜及び金属膜が、発光層からp電極側へ向かう光を基板側へ反射させることができ、基板側からの光取り出し量を多くすることができる。   An upper conductive oxide film and a metal film are formed on the lower conductive oxide film. When such a semiconductor light emitting device is flip-chip mounted, the upper conductive oxide film and the metal film formed on the lower conductive oxide film reflect light directed from the light emitting layer toward the p-electrode side toward the substrate side. The amount of light extracted from the substrate side can be increased.

また、図18ような半導体発光素子において、n電極が形成されるn側コンタクト層の表面に、n側コンタクト層から金属膜までを含むような凸部形成すると、n側コンタクト層内から凸部に取り込んだ光を基板側へ反射させることができるので、基板側からの光取り出し効果をより向上させることができる。さらに、凸部の下層及び上層導電性酸化物膜の膜厚が、発光する領域上の下層及び上層導電性酸化物膜と同じ膜厚となるように形成すると、上記光取り出し効果がより向上する。   In addition, in the semiconductor light emitting device as shown in FIG. 18, when a convex portion including the n-side contact layer to the metal film is formed on the surface of the n-side contact layer on which the n-electrode is formed, the convex portion is formed from within the n-side contact layer. Since the light taken in can be reflected to the substrate side, the light extraction effect from the substrate side can be further improved. Furthermore, when the film thickness of the lower conductive layer and the upper conductive oxide film of the convex portion is the same as the lower conductive film and the upper conductive oxide film on the light emitting region, the light extraction effect is further improved. .

なお、本発明の半導体発光素子を構成する第1導電型半導体層、発光層、第2導電型半導体層の積層構造としては、具体的には、次の(1)〜(5)に示すようなものが挙げられる。   The laminated structure of the first conductive semiconductor layer, the light emitting layer, and the second conductive semiconductor layer constituting the semiconductor light emitting device of the present invention is specifically as shown in the following (1) to (5). The thing is mentioned.

(1)膜厚が200ÅのGaNよりなるバッファ層、膜厚が4μmのSiドープn型GaNよりなるn側コンタクト層、膜厚が30ÅのアンドープIn0.2Ga0.8Nよりなる単一量子井戸構造の発光層、膜厚が0.2μmのMgドープp型Al0.1Ga0.9Nよりなるp型クラッド層、膜厚が0.5μmのMgドープp型GaNよりなるp側コンタクト層。 (1) A buffer layer made of GaN having a thickness of 200 mm, an n-side contact layer made of Si-doped n-type GaN having a thickness of 4 μm, and a single quantum well structure made of undoped In 0.2 Ga 0.8 N having a thickness of 30 mm. A light-emitting layer, a p-type cladding layer made of Mg-doped p-type Al 0.1 Ga 0.9 N having a thickness of 0.2 μm, and a p-side contact layer made of Mg-doped p-type GaN having a thickness of 0.5 μm.

(2)膜厚が約100ÅのAlGaNからなるバッファ層、膜厚1μmのアンドープGaN層、膜厚5μmのSiを4.5×1018/cm3含むGaNからなるn側コンタクト層、3000ÅのアンドープGaNからなる下層と、300ÅのSiを4.5×1018/cm3含むGaNからなる中層と、50ÅのアンドープGaNからなる上層との3層からなるn側第1多層膜層(総膜厚:3350Å)、アンドープGaNからなる窒化物半導体層を40ÅとアンドープIn0.1Ga0.9Nからなる窒化物半導体層を20Åとが繰り返し交互に10層ずつ積層されてさらにアンドープGaNからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のn側第2多層膜層(総膜厚:640Å)、膜厚が250ÅのアンドープGaNからなる障壁層と膜厚が30ÅのIn0.3Ga0.7Nからなる井戸層とが繰り返し交互に6層ずつ積層され、さらに膜厚が250ÅのアンドープGaNからなる障壁が形成された多重量子井戸構造の発光層(総膜厚:1930Å)、Mgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40ÅとMgを5×1019/cm3含むIn0.03Ga0.97Nからなる窒化物半導体層を25Åとが繰り返し5層ずつ交互に積層されて、さらにMgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のp側多層膜層(総膜厚:365Å)、膜厚が1200ÅのMgを1×1020/cm3含むGaNからなるp側コンタクト層。 (2) A buffer layer made of AlGaN having a thickness of about 100 mm, an undoped GaN layer having a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 18 / cm 3 of Si having a thickness of 5 μm, and 3000 μm undoped. An n-side first multilayer film composed of three layers: a lower layer made of GaN, a middle layer made of GaN containing 4.5 × 10 18 / cm 3 of 300 Si Si, and an upper layer made of 50 Å undoped GaN (total film thickness) : 3350Å), a nitride semiconductor layer made of a nitride semiconductor layer made of undoped GaN from 40Å undoped an in 0.1 Ga 0.9 a nitride semiconductor layer made of N and the 20Å are stacked ten layers alternately repeated further undoped GaN Barrier made of n-side second multilayer film layer (total film thickness: 640 mm) having a superlattice structure formed with a thickness of 40 mm and an undoped GaN film with a thickness of 250 mm And the film thickness is laminated by six layers alternately repeated and a well layer made of In 0.3 Ga 0.7 N of 30 Å, further thickness light-emitting layer having the multiple quantum well structure barrier composed of undoped GaN of 250Å was formed (total Nitride semiconductor made of In 0.03 Ga 0.97 N containing 40 × and a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 Mg and 5 × 10 19 / cm 3 A superlattice structure in which five layers of 25 Å layers are alternately laminated and a nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 of Mg is formed to a thickness of 40 さ ら に. A p-side contact layer made of GaN containing 1 × 10 20 / cm 3 of Mg with a p-side multilayer film layer (total film thickness: 365 mm) and a film thickness of 1200 mm.

(3)膜厚が約100オングストロームのAlGaNからなるバッファ層、膜厚1μmのアンドープGaN層、膜厚5μmのSiを4.5×1018/cm3含むGaNからなるn側コンタクト層、3000ÅのアンドープGaNからなる下層と、300ÅのSiを4.5×1018/cm3含むGaNからなる中層と、50ÅのアンドープGaNからなる上層との3層からなるn側第1多層膜層(総膜厚3350Å)、アンドープGaNからなる窒化物半導体層を40ÅとアンドープIn0.1Ga0.9Nからなる窒化物半導体層を20Åとが繰り返し交互に10層ずつ積層されてさらにアンドープGaNからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のn側第2多層膜層(総膜厚)640Å)、最初に膜厚が250ÅのアンドープGaNからなる障壁層と続いて膜厚が30ÅのIn0.3Ga0.7Nからなる井戸層と膜厚が100ÅのIn0.02Ga0.98Nからなる第1の障壁層と膜厚が150ÅのアンドープGaNからなる第2の障壁層が繰り返し交互に6層ずつ積層されて形成された多重量子井戸構造の発光層(総膜厚1930Å)(繰り返し交互に積層する層は3層〜6層の範囲が好ましい)、Mgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40ÅとMgを5×1019/cm3含むIn0.03Ga0.97Nからなる窒化物半導体層を25Åとが繰り返し5層ずつ交互に積層されてさらにMgを5×1019/cm3含むAl0.15Ga0.85Nからなる窒化物半導体層を40Åの膜厚で形成された超格子構造のp側多層膜層(総膜厚365Å)、膜厚が1200ÅのMgを1×1020/cm3含むGaNからなるp側コンタクト層。さらに、n側に設ける3000ÅのアンドープGaNからなる下層を、下から1500ÅのアンドープGaNからなる第1の層と100ÅのSiを5×1017/cm3含むGaNからなる第2の層と1500ÅのアンドープGaNからなる第3の層とからなる3層構造の下層にすることで、発光素子の駆動時間経過に伴うVfの変動を抑えることが可能となる。 (3) A buffer layer made of AlGaN having a thickness of about 100 Å, an undoped GaN layer having a thickness of 1 μm, an n-side contact layer made of GaN containing 4.5 × 10 18 / cm 3 of Si having a thickness of 5 μm, An n-side first multilayer film composed of three layers: a lower layer made of undoped GaN, a middle layer made of GaN containing 4.5 × 10 18 / cm 3 of 300 cm Si, and an upper layer made of 50 Å undoped GaN (total film) A thickness of 3350 mm), 40 mm of nitride semiconductor layers made of undoped GaN, and 20 mm of nitride semiconductor layers made of undoped In 0.1 Ga 0.9 N were alternately stacked, and 10 layers of nitride semiconductor layers made of undoped GaN were further stacked. N-side second multilayer film layer (total film thickness) 640 mm) of superlattice structure formed with a film thickness of 40 mm, first undoped with a film thickness of 250 mm The first barrier layer and the thickness of the film thickness subsequently a barrier layer made of aN is the well layers and the film thickness made of In 0.3 Ga 0.7 N of 30Å consisting 100Å of In 0.02 Ga 0.98 N is made of undoped GaN of 150Å A light emitting layer having a multiple quantum well structure (total film thickness of 1930 mm) formed by alternately and alternately stacking 6 layers of the second barrier layer alternately (preferably in the range of 3 to 6 layers repeatedly stacked alternately), 40 を of nitride semiconductor layer made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 of Mg and 25 Å of nitride semiconductor layer made of In 0.03 Ga 0.97 N containing 5 × 10 19 / cm 3 of Mg are repeated. A p-side multilayer layer having a superlattice structure in which nitride semiconductor layers made of Al 0.15 Ga 0.85 N containing 5 × 10 19 / cm 3 of Mg and 5 × 10 19 / cm 3 are stacked alternately and each having a thickness of 40 mm (total Film thickness 365mm), film thickness is P-side contact layer made of GaN containing Mg of 200Å 1 × 10 20 / cm 3 . Further, a lower layer made of 3000 ア ン undoped GaN provided on the n side, a first layer made of 1,500 ア ン undoped GaN from the bottom, a second layer made of GaN containing 5 10 10 17 / cm 3 of 100 Si Si, and 1500 Å By using a lower layer of a three-layer structure composed of a third layer made of undoped GaN, it is possible to suppress the variation in V f with the lapse of the drive time of the light emitting element.

(4)バッファ層、アンドープGaN層、Siを6.0×1018/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを2.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し5層ずつ交互に積層された多重量子井戸の発光層、膜厚が1300ÅのMgを5.0×1018/cm3含むGaNからなるp型窒化物半導体層、さらに透光性導電層とp型窒化物半導体層との間にInGaN層を50Åの膜厚で有してもよい。50ÅのInGaN層を設ける場合、この層が正電極と接することとなり、p側コンタクト層となりうる。このようにMgがドープされていない層であっても、隣接するp型半導体層よりも相対的に膜厚が薄ければ、p電極を形成するp型半導体層として機能する。 (4) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 6.0 × 10 18 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer with a total film thickness of 6 nm), Si 5 × 10 18 / cm 3 of GaN barrier layers and InGaN well layers are repeatedly stacked in a multiple quantum well light emitting layer, and the Mg layer having a thickness of 1300 mm is 5.0 × 10 18 / A p-type nitride semiconductor layer made of GaN containing cm 3 and an InGaN layer having a thickness of 50 mm may be provided between the light-transmitting conductive layer and the p-type nitride semiconductor layer. When a 50-inch InGaN layer is provided, this layer is in contact with the positive electrode and can be a p-side contact layer. Thus, even a layer not doped with Mg functions as a p-type semiconductor layer for forming a p-electrode if the film thickness is relatively smaller than that of an adjacent p-type semiconductor layer.

(5)バッファ層、アンドープGaN層、Siを1.3×1019/cm3含むGaNからなるn側コンタクト層、アンドープGaN層(以上が総膜厚6nmのn型窒化物半導体層)、Siを3.0×1018/cm3含むGaN障壁層とInGaN井戸層とを繰り返し7層ずつ交互に積層された多重量子井戸の発光層(総膜厚:800Å)、膜厚が1300ÅのMgを2.5×1020/cm3含むGaNからなるp型窒化物半導体層、さらに透光性導電層とp型窒化物半導体層との間にInGaN層を50Åの膜厚で有してもよい。50ÅのInGaN層を設ける場合、この層が正電極と接することとなり、p側コンタクト層となりうる。 (5) Buffer layer, undoped GaN layer, n-side contact layer made of GaN containing 1.3 × 10 19 / cm 3 of Si, undoped GaN layer (the above is an n-type nitride semiconductor layer having a total film thickness of 6 nm), Si Is a multiple quantum well light emitting layer (total film thickness: 800 mm) in which 7 layers of GaN barrier layers and InGaN well layers containing 3.0 × 10 18 / cm 3 are alternately stacked, and Mg having a film thickness of 1300 mm. A p-type nitride semiconductor layer made of GaN containing 2.5 × 10 20 / cm 3 and an InGaN layer having a thickness of 50 mm may be provided between the light-transmitting conductive layer and the p-type nitride semiconductor layer. . When a 50-inch InGaN layer is provided, this layer is in contact with the positive electrode and can be a p-side contact layer.

また、本発明の半導体発光素子は、発光素子から光の一部をそれとは異なる波長の光に変換する光変換部材を有していてもよい。これにより、発光素子の光を変換した発光装置を得ることができ、発光素子の発光と変換光との混色光などにより、白色系、電球色などの発光装置を得ることができる。   In addition, the semiconductor light emitting device of the present invention may have a light conversion member that converts part of light from the light emitting device into light having a different wavelength. As a result, a light-emitting device in which light from the light-emitting element is converted can be obtained, and a light-emitting device in white or light bulb color can be obtained by using mixed color light of the light emission from the light-emitting element and converted light.

光変換部材としては、Alを含み、かつY、Lu、Sc、La、Gd、Tb、Eu及びSmから選択された少なくとも一つの元素と、Ga及びInから選択された一つの元素とを含むアルミニウム・ガーネット系蛍光体、さらに希土類元素から選択された少なくとも一つの元素を含有するアルミニウム・ガーネット系蛍光体等が挙げられる。これにより、発光素子を高出力で高発熱での使用においても、温度特性に優れ、耐久性にも優れた発光装置を得ることができる。   As the light conversion member, aluminum containing Al and containing at least one element selected from Y, Lu, Sc, La, Gd, Tb, Eu, and Sm and one element selected from Ga and In And garnet phosphors, and aluminum garnet phosphors containing at least one element selected from rare earth elements. Thereby, even when the light emitting element is used with high output and high heat generation, a light emitting device having excellent temperature characteristics and excellent durability can be obtained.

光変換部材は、(Re1-xx3(Al1-yGay512(0<x<1、0≦y≦1、但し、Reは、Y,Gd,La,Lu,Tb,Smからなる群より選択される少なくとも一種の元素であり、RはCe又はCeとPrである)で表される蛍光体であってもよい。これにより上記と同様に、高出力の発光素子において、温度特性、耐久性に優れた素子とでき、特に、発光層がInGaNである場合に、温度特性において黒体放射に沿った変化となり、白色系発光において有利となる。 The light conversion member is (Re 1−x R x ) 3 (Al 1−y Ga y ) 5 O 12 (0 <x <1, 0 ≦ y ≦ 1, where Re is Y, Gd, La, Lu , Tb, Sm, and at least one element selected from the group consisting of Sb, Tb, and Sm, and R may be Ce or Ce and Pr). Thus, as described above, a high-output light-emitting element can be an element having excellent temperature characteristics and durability. In particular, when the light-emitting layer is InGaN, the temperature characteristic changes along with black body radiation, and white This is advantageous in system light emission.

さらに、光変換部材は、Nを含み、かつBe、Mg、Ca、Sr、Ba及びZnから選択された少なくとも一つの元素と、C、Si、Ge、Sn、Ti、Zr及びHfから選択された少なくとも一つの元素とを含み、希土類元素から選択された少なくとも一つの元素で賦活された窒化物系蛍光体であってもよい。具体的には、一般式LXSiY(2/3X+4/3Y):Eu又はLXSiYZ(2/3X+4/3Y-2/3Z):Eu(Lは、Sr若しくはCa、又は、Sr及びCaのいずれか。)が挙げられる。これにより上記蛍光体と同様に、高出力の発光素子において、優れた温度特性、耐久性を得ることができる。なかでも、酸化窒化珪素化合物が好ましい。また、上述したアルミニウム・ガーネット系蛍光体と組み合わせることで、両者の温度特性が相互に作用して、混合色の温度変化が小さい発光装置とすることができる。 Furthermore, the light conversion member contains N and is selected from at least one element selected from Be, Mg, Ca, Sr, Ba and Zn, and from C, Si, Ge, Sn, Ti, Zr and Hf. It may be a nitride-based phosphor containing at least one element and activated by at least one element selected from rare earth elements. Specifically, the general formula L X Si Y N (2 / 3X + 4 / 3Y): Eu or L X Si Y O Z N ( 2 / 3X + 4 / 3Y-2 / 3Z): Eu (L is Sr or Ca, or any one of Sr and Ca.). As a result, similar to the phosphor described above, excellent temperature characteristics and durability can be obtained in a high-output light emitting device. Of these, a silicon oxynitride compound is preferable. Further, by combining with the above-described aluminum / garnet phosphor, the temperature characteristics of the two interact with each other, and a light emitting device with a small temperature change of the mixed color can be obtained.

以下に、本発明の半導体発光素子を図面に基づいて詳細に説明する。
実験例
サファイア基板上に、GaN層を5.5μm形成し、その上全面に、下層導電性酸化物膜としてITO膜を形成し、さらにその上に上層導電性酸化物膜としてITO膜及びPt膜を、表1に示した膜厚でそれぞれ形成し、サンプルa〜dを得た。
得られた各サンプルについて、サファイア基板側から垂直に波長460nmの光を入射させ、反射した光を検出して反射率を測定した。反射率の測定は、島津製作所製の分光光度計(UV−2400PC)にて行った。その結果を表1に併せて示す。
Hereinafter, a semiconductor light emitting device of the present invention will be described in detail with reference to the drawings.
Experimental Example A GaN layer of 5.5 μm is formed on a sapphire substrate, an ITO film is formed as a lower conductive oxide film on the entire surface, and an ITO film and a Pt film are formed thereon as an upper conductive oxide film. Were formed with the film thicknesses shown in Table 1, and samples a to d were obtained.
For each of the obtained samples, light having a wavelength of 460 nm was incident vertically from the sapphire substrate side, the reflected light was detected, and the reflectance was measured. The reflectance was measured with a spectrophotometer (UV-2400PC) manufactured by Shimadzu Corporation. The results are also shown in Table 1.

なお、光の波長を460nm、Aを奇数である3とし、ITO膜の屈折率である2.06の各値を上述した式(1)に代入して、下層のITO膜の膜厚を約1670Åに設定した。つまり、下層ITO膜の膜厚を3λ/4nとした。なお、位相ずれの距離は考慮しなかった。
また、上層のITO膜は、サンプルaでは、948Åとした。つまり、上層ITO膜の膜厚を2λ/4n+α/2とし、白金の屈折率nである1.87、白金の減衰係数kである3.20及び上述した波長、ITOの屈折率を式(3)及び(4)に代入して、上層のITO膜の膜厚がλ/4nの奇数倍(1116Å)から位相ずれの距離(α/2=336Å)に対応する膜厚分を引いた値となるように設定し、総膜厚がλ/4nの奇数倍となるようにした。
The wavelength of light is 460 nm, A is an odd number 3, and each value of 2.06, which is the refractive index of the ITO film, is substituted into the above-described equation (1), so that the film thickness of the lower ITO film is about 1670cm was set. That is, the thickness of the lower ITO film was 3λ / 4n. Note that the distance of phase shift was not considered.
The upper ITO film was 948 mm in sample a. That is, the film thickness of the upper ITO film is 2λ / 4n + α / 2, the refractive index n of platinum is 1.87, the platinum attenuation coefficient is 3.20, the above-mentioned wavelength, and the refractive index of ITO is expressed by the formula (3 ) And (4), the thickness of the upper ITO film is obtained by subtracting the film thickness corresponding to the phase shift distance (α / 2 = 336 mm) from the odd multiple (1116 mm) of λ / 4n. The total film thickness was set to an odd multiple of λ / 4n.

サンプルbでは、上層ITO膜を設けないこととして、比較対照とした。
サンプルcでは、390Åとした。つまり、上層ITO膜の膜厚を1λ/4n+α/2とし、総膜厚がλ/4nの偶数倍(558Å)から位相ずれが生じる膜厚分を引いた値となるように設定した。
サンプルdでは、558Åとした。つまり、上層ITO膜の膜厚を1λ/4nとし、総膜厚がλ/4nの偶数倍となるように設定した。
Sample b was used as a comparative control because no upper ITO film was provided.
In sample c, it was 390 mm. That is, the film thickness of the upper ITO film was set to 1λ / 4n + α / 2, and the total film thickness was set to be a value obtained by subtracting the film thickness causing phase shift from an even multiple of λ / 4n (558 mm).
In sample d, it was 558 mm. That is, the thickness of the upper ITO film was set to 1λ / 4n, and the total film thickness was set to be an even multiple of λ / 4n.

Figure 2005317931
Figure 2005317931

表1の結果から、サンプルa及びbに示したように、上下層導電性酸化物膜としてITO膜、金属膜としてPtを用い、さらに、ITO膜の総膜厚をλ/4nの奇数倍となるように設定した場合には、反射率を向上させることができることが確認された。
特に、サンプルaに示したように、反射率を最大限に発揮させることができるITO膜の膜厚において、金属膜の複素屈折率とITO膜の屈折率によって左右される位相ずれを相殺することにより、さらにITO膜と白金膜との間に生じる反射率をより高めることができ、より一層の光の取り出し効率を向上させることができることが確認された。
From the results of Table 1, as shown in samples a and b, ITO film is used as the upper and lower conductive oxide films, Pt is used as the metal film, and the total film thickness of the ITO film is an odd multiple of λ / 4n. It was confirmed that the reflectance can be improved when set to be.
In particular, as shown in sample a, in the thickness of the ITO film that can maximize the reflectivity, the phase shift that is influenced by the complex refractive index of the metal film and the refractive index of the ITO film is offset. Thus, it was confirmed that the reflectance generated between the ITO film and the platinum film can be further increased, and the light extraction efficiency can be further improved.

実施例1
この実施例の半導体発光素子を図1に示す。
この半導体発光素子10は、サファイア基板1の上に、Al0.1Ga0.9Nよりなるバッファ層(図示せず)、ノンドープGaN層(図示せず)が積層され、その上に、n型半導体層2として、SiドープGaNよりなるn側コンタクト層、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層が積層され、さらにその上に、GaN層(250Å)とInGaN層(30Å)とが交互に3〜6回積層された多重量子井戸構造の発光層3、p型半導体層4として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とが交互に10回積層された超格子のp型クラッド層、MgドープGaNよりなるp側コンタクト層がこの順に積層されて構成される。
Example 1
The semiconductor light emitting device of this example is shown in FIG.
In this semiconductor light emitting device 10, a buffer layer (not shown) made of Al 0.1 Ga 0.9 N and a non-doped GaN layer (not shown) are stacked on a sapphire substrate 1, and an n-type semiconductor layer 2 is formed thereon. A n-side contact layer made of Si-doped GaN, a superlattice n-type cladding layer in which a GaN layer (40Å) and an InGaN layer (20 積 層) are alternately stacked 10 times, and further, a GaN layer As the light emitting layer 3 and the p-type semiconductor layer 4 having a multiple quantum well structure in which (250 () and InGaN layers (30Å) are alternately stacked three to six times, an Mg-doped Al 0.1 Ga 0.9 N layer (40Å) and an Mg-doped layer A superlattice p-type cladding layer in which InGaN layers (20Å) are alternately stacked 10 times and a p-side contact layer made of Mg-doped GaN are stacked in this order.

p型半導体層4上には、ほぼ全面に、下層ITO膜5(膜厚:1670Å)、下層ITO膜5上の一部の領域にのみ上層ITO膜6(膜厚:948Å)が形成されており、さらに、上層ITO膜6とほぼ同じ大きさのPtからなる金属膜7(膜厚:2000Å)が積層されて、p電極が形成されている。なお、下層ITO膜5とp型半導体層との界面は、下層ITO膜5の表面側及び上層ITO膜6よりも密度が低い、又は該界面近傍において複数の空隙が形成されていることが好ましい。このように下層ITO膜5を形成することで、p型半導体層と下層ITO膜5との間の電流密度を増加させることができ、ショットキー障壁を低減させて、オーミック性を向上させることができる。
また、下層ITO膜5の表面側及び上層ITO膜6は、空隙がなく、下層ITO膜5とp型半導体層との界面近傍よりも密度が高いことが好ましい。このように下層ITO膜5の表面側及び上層ITO膜6を形成することで、下層ITO膜5の表面側及び上層ITO膜6において、可視光に対する透過率を良好にすることができるので、金属膜で効率良く光を反射させることができる。
On the p-type semiconductor layer 4, the lower ITO film 5 (film thickness: 1670 上) is formed almost entirely, and the upper ITO film 6 (film thickness: 948 Å) is formed only in a part of the region on the lower ITO film 5. Furthermore, a metal film 7 (thickness: 2000 mm) made of Pt having the same size as that of the upper ITO film 6 is laminated to form a p-electrode. The interface between the lower ITO film 5 and the p-type semiconductor layer is preferably lower in density than the surface side of the lower ITO film 5 and the upper ITO film 6, or a plurality of voids are formed in the vicinity of the interface. . By forming the lower ITO film 5 in this way, the current density between the p-type semiconductor layer and the lower ITO film 5 can be increased, the Schottky barrier can be reduced, and the ohmic property can be improved. it can.
Moreover, it is preferable that the surface side of the lower ITO film 5 and the upper ITO film 6 have no gap and have a higher density than the vicinity of the interface between the lower ITO film 5 and the p-type semiconductor layer. By forming the surface side of the lower ITO film 5 and the upper layer ITO film 6 in this way, the surface side of the lower layer ITO film 5 and the upper layer ITO film 6 can have good transmittance for visible light. Light can be efficiently reflected by the film.

n型半導体層2の一部の領域においては、その上に積層された発光層3及びp型半導体層4が除去され、さらにn型半導体層2自体の厚さ方向の一部が除去されて露出しており、その露出したn型半導体層2上にn電極として、膜厚390ÅのITO膜8と膜厚2000ÅのPtからなる金属膜9とが形成されている。   In a partial region of the n-type semiconductor layer 2, the light emitting layer 3 and the p-type semiconductor layer 4 stacked thereon are removed, and further, a portion of the n-type semiconductor layer 2 itself in the thickness direction is removed. On the exposed n-type semiconductor layer 2, an ITO film 8 having a thickness of 390 mm and a metal film 9 made of Pt having a thickness of 2000 mm are formed as an n electrode.

このような半導体発光素子は、以下の製造方法により形成することができる。
<半導体層の形成>
まず、直径2インチ、C面を主面とするサファイア基板をMOVPE反応容器内にセットし、温度を500℃にしてトリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、アンモニア(NH3)を用い、Al0.1Ga0.9Nよりなるバッファ層を100Åの膜厚で成長させる。
バッファ層形成後、温度を1050℃にして、TMG、アンモニアを用い、アンドープGaN層を1.5μmの膜厚で成長させる。この層は、素子構造を形成する各層の成長において下地層(成長基板)として作用する。
Such a semiconductor light emitting device can be formed by the following manufacturing method.
<Formation of semiconductor layer>
First, a sapphire substrate having a diameter of 2 inches and a C-plane as a main surface is set in a MOVPE reaction vessel, and the temperature is set to 500 ° C., and trimethylgallium (TMG), trimethylaluminum (TMA), and ammonia (NH 3 ) are used. A buffer layer made of Al 0.1 Ga 0.9 N is grown to a thickness of 100 mm.
After forming the buffer layer, the temperature is set to 1050 ° C., and an undoped GaN layer is grown to a thickness of 1.5 μm using TMG and ammonia. This layer acts as a base layer (growth substrate) in the growth of each layer forming the element structure.

次に、下地層の上に、n型半導体層2として、TMG、アンモニア、不純物ガスとしてシランガスを用い、1050℃でSiを1×1018/cm3ドープさせたGaNからなるn側コンタクト層を2.165μmの膜厚で成長させる。
その上に、温度を800℃にして、原料ガスにトリメチルインジウムを断続的に流しながら、GaN層(40Å)とInGaN層(20Å)とを交互に10回積層させた超格子のn型クラッド層5を640Åの膜厚で成長させ、さらに、GaN層(250Å)とInGaN層(30Å)とを交互に3〜6回積層させた多重量子井戸構造の発光層3を成長させる。
Next, an n-side contact layer made of GaN doped with 1 × 10 18 / cm 3 of Si at 1050 ° C. using TMG, ammonia, and silane gas as an impurity gas as an n-type semiconductor layer 2 on the base layer. Growing with a film thickness of 2.165 μm.
On top of that, a superlattice n-type cladding layer in which a GaN layer (40 cm) and an InGaN layer (20 cm) are alternately stacked 10 times while the temperature is set to 800 ° C. and trimethylindium is intermittently supplied to the source gas. 5 is grown to a thickness of 640 Å, and further, a light emitting layer 3 having a multiple quantum well structure in which GaN layers (250 Å) and InGaN layers (30 Å) are alternately stacked 3 to 6 times is grown.

p型半導体層4として、MgドープAl0.1Ga0.9N層(40Å)とMgドープInGaN層(20Å)とを交互に10回積層させた超格子のp型クラッド層を0.2μm成長させる。
最後に、900℃で、水素雰囲気下、TMGを4cc、アンモニア3.0リットル、キャリアガスとして水素ガスを2.5リットル導入し、p型クラッド層の上にMgを1.5×1020/cm3ドープしたp型GaNからなるp側コンタクト層を0.5μmの膜厚で成長させる。
その後、得られたウェハを反応容器内で、窒素雰囲気中、600℃にてアニールし、p型クラッド層及びp側コンタクト層をさらに低抵抗化する。
As the p-type semiconductor layer 4, a superlattice p-type cladding layer in which Mg-doped Al 0.1 Ga 0.9 N layers (40 Å) and Mg-doped InGaN layers (20 Å) are alternately stacked 10 times is grown by 0.2 μm.
Finally, at 900 ° C. in a hydrogen atmosphere, 4 cc of TMG, 3.0 liters of ammonia, 2.5 liters of hydrogen gas as a carrier gas were introduced, and Mg was added to the p-type cladding layer at 1.5 × 10 20 / A p-side contact layer made of cm 3 -doped p-type GaN is grown to a thickness of 0.5 μm.
Thereafter, the obtained wafer is annealed in a reaction vessel at 600 ° C. in a nitrogen atmosphere to further reduce the resistance of the p-type cladding layer and the p-side contact layer.

<エッチング>
アニール後、ウェハを反応容器から取り出し、最上層のp側コンタクト層の表面に所定の形状のマスクを形成し、エッチング装置でマスクの上からエッチングし、n側コンタクト層の一部を露出させる。
<Etching>
After annealing, the wafer is taken out of the reaction vessel, a mask having a predetermined shape is formed on the surface of the uppermost p-side contact layer, and etched from above the mask with an etching apparatus to expose a part of the n-side contact layer.

<p電極及びn電極の形成>
マスクを除去した後、スパッタ装置にウェハを設置し、In23とSnO2との焼結体からなる酸化物ターゲットをスパッタ装置内に設置する。スパッタ装置によって、酸素ガス雰囲気中、ウェハを300℃に維持し、スパッタガスとしてアルゴンガスと酸素との混合ガス(20:1)で、例えば、RFパワー10W/cm2で20分間スパッタリングし、下層ITO膜5を、膜厚1670Åで形成する。
<Formation of p-electrode and n-electrode>
After removing the mask, a wafer is set in the sputtering apparatus, and an oxide target made of a sintered body of In 2 O 3 and SnO 2 is set in the sputtering apparatus. The wafer is maintained at 300 ° C. in an oxygen gas atmosphere by a sputtering apparatus, and is sputtered with a mixed gas (20: 1) of argon gas and oxygen as a sputtering gas, for example, at an RF power of 10 W / cm 2 for 20 minutes. The ITO film 5 is formed with a film thickness of 1670 mm.

次いで、下層ITO膜5上を含むp側コンタクト層上及びn側コンタクト層上に、レジストからなる所望の形状を有するマスクを形成し、その上に、In23とSnO2との焼結体からなる酸化物ターゲットを用いて、酸素ガス雰囲気中、ウェハを300℃に維持し、スパッタガスとしてアルゴンガスと酸素との混合ガス(20:1)で、RFパワーを2W/cm2に変更して20分間スパッタリングし、リフトオフ法によりマスクとその上に形成されたITOとを除去する。これにより、下層ITO膜5上の一部の領域上と、n側コンタクト層上に、上層ITO膜6とITO膜8とを、それぞれ膜厚948Åで形成する。 Next, a mask having a desired shape made of a resist is formed on the p-side contact layer and the n-side contact layer including the lower ITO film 5, and sintering of In 2 O 3 and SnO 2 is performed thereon. Using an oxide target consisting of a body, the wafer is maintained at 300 ° C. in an oxygen gas atmosphere, and the RF power is changed to 2 W / cm 2 with a mixed gas (20: 1) of argon gas and oxygen as a sputtering gas. Then, sputtering is performed for 20 minutes, and the mask and ITO formed thereon are removed by a lift-off method. Thereby, the upper ITO film 6 and the ITO film 8 are formed with a film thickness of 948 mm on a partial region on the lower ITO film 5 and on the n-side contact layer.

さらに、上記と同様のリフトオフ法を利用して、上層ITO膜6及びITO膜8の上に、Ptターゲットを用いて金属膜7及び金属膜9を、膜厚2000Åで形成する。
次いで、ランプアニール装置にて400〜600℃程度で熱処理を施す。
得られたウェハを所定の箇所で分割することにより、半導体発光素子10を得る。
Further, the metal film 7 and the metal film 9 are formed with a film thickness of 2000 mm on the upper ITO film 6 and the ITO film 8 by using a lift-off method similar to the above using a Pt target.
Next, heat treatment is performed at about 400 to 600 ° C. in a lamp annealing apparatus.
The semiconductor light emitting element 10 is obtained by dividing the obtained wafer at predetermined locations.

以上のようにして形成した半導体発光素子の断面をSTEMにより観察すると、下層導電性酸化物膜である下層ITO膜5の内部に、20〜200nm程度の複数の孔が観察され、密度が低いことが確認できる。また、上層導電性酸化物膜である上層ITO膜6及び導電性酸化物膜であるITO膜8は密度が高い、良好な結晶状態である。なお、p電極自体は、透明である。
また、本発明の半導体発光素子の構成により、p電極とp側コンタクトの間の密着性とともに、n電極とn側コンタクト層と間の密着性との双方を強固にすることができ、特に、下層導電性酸化物膜である下層ITO膜とp側コンタクト層との間の電流密度を増加させることにより、ショットキー障壁を小さくし、下層ITO膜とp側コンタクト層とのコンタクト抵抗を低減させることができる。
さらに、比較例として、上層導電性酸化膜である上層ITO膜6と、ITO膜8とを形成しない半導体発光素子を作製し、上述した半導体発光素子と、比較例の半導体発光素子との光の取り出し効率を測定すると、上述した半導体発光素子のほうが、光の取り出し効率が高いことが確認できる。
When the cross section of the semiconductor light emitting device formed as described above is observed by STEM, a plurality of holes of about 20 to 200 nm are observed inside the lower ITO film 5 which is the lower conductive oxide film, and the density is low. Can be confirmed. In addition, the upper ITO film 6 that is the upper conductive oxide film and the ITO film 8 that is the conductive oxide film have a high density and a good crystal state. Note that the p-electrode itself is transparent.
In addition, the configuration of the semiconductor light emitting device of the present invention can strengthen both the adhesion between the p electrode and the p side contact and the adhesion between the n electrode and the n side contact layer. By increasing the current density between the lower ITO film, which is the lower conductive oxide film, and the p-side contact layer, the Schottky barrier is reduced and the contact resistance between the lower ITO film and the p-side contact layer is reduced. be able to.
Further, as a comparative example, a semiconductor light emitting device in which the upper ITO film 6 that is the upper conductive oxide film and the ITO film 8 are not formed is manufactured, and the light emission between the semiconductor light emitting device described above and the semiconductor light emitting device of the comparative example is made. When the extraction efficiency is measured, it can be confirmed that the above-described semiconductor light emitting device has higher light extraction efficiency.

実施例2
この実施例の半導体発光素子は、p電極における金属膜とn電極における金属膜とを以下のように別々に形成する以外は、実施例1と同様の半導体発光素子を形成する。
つまり、上層ITO膜6上に、レジストにより所定のパターンを有するマスクを形成し、その上にRh(1000Å)/Pt(2000Å)/Au(5000Å)からなる金属膜7を形成する。
その後、n側コンタクト層の上に形成されたITO膜8上に、W層200Å、Pt層2000ÅおよびAu層5000Åをこの順に積層し、金属膜9を形成する。
得られる半導体発光素子は、実施例1と同様の効果が得られる。
Example 2
The semiconductor light emitting device of this example is the same as the semiconductor light emitting device of Example 1 except that the metal film in the p electrode and the metal film in the n electrode are separately formed as follows.
That is, a mask having a predetermined pattern is formed on the upper ITO film 6 with a resist, and a metal film 7 made of Rh (1000 Å) / Pt (2000 Å) / Au (5000 Å) is formed thereon.
Thereafter, a W layer 200 Å, a Pt layer 2000 Å, and an Au layer 5000 積 層 are laminated in this order on the ITO film 8 formed on the n-side contact layer to form the metal film 9.
The obtained semiconductor light emitting device has the same effect as that of Example 1.

このように、本発明の半導体発光素子の構成により、正電極とp側コンタクトの間の密着性を強固にすることができ、特に、第1の半導体膜である下層ITO膜とp側コンタクト層との間の電流密度を増加させることにより、ショットキー障壁を小さくし、下層ITO膜とp側コンタクト層とのコンタクト抵抗を低減させることができる。また、金属膜に起因してシート抵抗が低く、正電極内において、電流を面内方向へ均一に広げることができ、さらに、正電極から半導体層全体へ電流を均一に広げることができ、発光層を効率的に発光させることが可能となる。しかも、光の取り出し効率を向上させることもできる。   As described above, the configuration of the semiconductor light emitting device of the present invention can strengthen the adhesion between the positive electrode and the p-side contact, and in particular, the lower ITO film which is the first semiconductor film and the p-side contact layer. Is increased, the Schottky barrier can be reduced, and the contact resistance between the lower ITO film and the p-side contact layer can be reduced. In addition, the sheet resistance is low due to the metal film, the current can be spread uniformly in the in-plane direction in the positive electrode, and the current can be spread evenly from the positive electrode to the entire semiconductor layer. The layer can emit light efficiently. In addition, the light extraction efficiency can be improved.

実施例3
この実施例の半導体発光素子は、図5に示すように、p電極20及びn電極19が同一面側に設けられており、観測面側を電極形成面側とする電極形成面側から光を取り出す構成である。半導体発光素子を構成する半導体積層構造は、サファイア基板11上にGaNバッファ層12、ノンドープGaN層13、n側コンタクト層となるSiドープGaN層14、n型クラッド層となるSiドープGaN層15、発光層となるInGaN層16、p型クラッド層となるMgドープAlGaN層17、p側コンタクト層となるMgドープGaN層18が、順次積層された層構造を有する。さらに、MgドープGaN層18、MgドープAlGaN層17、InGaN層16、SiドープGaN層15、SiドープGaN層14が部分的にエッチング等により除去され、SiドープGaN層14の露出面にn電極19が形成され、MgドープGaN層18にはp電極20が設けられている。
Example 3
In the semiconductor light emitting device of this embodiment, as shown in FIG. 5, the p electrode 20 and the n electrode 19 are provided on the same surface side, and light is transmitted from the electrode forming surface side with the observation surface side as the electrode forming surface side. It is the structure to take out. The semiconductor multilayer structure constituting the semiconductor light emitting device includes a GaN buffer layer 12, a non-doped GaN layer 13, a Si-doped GaN layer 14 serving as an n-side contact layer, a Si-doped GaN layer 15 serving as an n-type cladding layer, on a sapphire substrate 11. The InGaN layer 16 serving as a light-emitting layer, the Mg-doped AlGaN layer 17 serving as a p-type cladding layer, and the Mg-doped GaN layer 18 serving as a p-side contact layer have a layered structure. Further, the Mg-doped GaN layer 18, the Mg-doped AlGaN layer 17, the InGaN layer 16, the Si-doped GaN layer 15, and the Si-doped GaN layer 14 are partially removed by etching or the like, and an n electrode is formed on the exposed surface of the Si-doped GaN layer 14. 19 is formed, and the Mg-doped GaN layer 18 is provided with a p-electrode 20.

n電極19は、実施例1のようにn側コンタクト層側からITO膜、金属膜の順に積層される。n電極19の金属膜は、n側コンタクト層側から順にW、Pt、Auが積層されてなる。p電極20は、p側コンタクト層のほぼ全面に形成される下層導電性酸化物膜5と、p側パッド電極21となる上層導電性酸化物膜6及び金属膜7とからなる。さらに、p電極の金属膜7はn電極と同様にW、Pt、Auが順に積層されてなる。また、この実施例では、発光領域(第1の領域)を広く確保するために、p電極の下層導電性酸化物膜5はn電極19を部分的に囲んでいる。   The n electrode 19 is laminated in the order of an ITO film and a metal film from the n-side contact layer side as in the first embodiment. The metal film of the n electrode 19 is formed by laminating W, Pt, and Au in order from the n-side contact layer side. The p electrode 20 includes a lower conductive oxide film 5 formed on almost the entire surface of the p-side contact layer, and an upper conductive oxide film 6 and a metal film 7 that become the p-side pad electrode 21. Further, the metal film 7 of the p electrode is formed by sequentially stacking W, Pt, and Au in the same manner as the n electrode. In this embodiment, the lower conductive oxide film 5 of the p-electrode partially surrounds the n-electrode 19 in order to ensure a wide light-emitting region (first region).

n側コンタクト層は、電極形成面側からみて、p電極を有する半導体積層構造が設けられた第1の領域と、前記第1の領域と異なる第2の領域から構成され、第2の領域にはn電極19および複数の凸部29が設けられている。また、各凸部29は、第1の領域の周囲を囲んでいる。この半導体発光素子は、駆動時に発光する第1の領域の周囲を凸部で囲むことにより、半導体発光素子の電極形成面側表面領域を有効に利用して光取り出し効率及び光指向性の制御を行うことができる。   The n-side contact layer includes a first region provided with a semiconductor multilayer structure having a p-electrode and a second region different from the first region, as viewed from the electrode forming surface side. Are provided with an n-electrode 19 and a plurality of convex portions 29. In addition, each convex portion 29 surrounds the first region. In this semiconductor light emitting device, by surrounding the first region that emits light during driving with a convex portion, the surface area on the electrode forming surface side of the semiconductor light emitting device is effectively used to control light extraction efficiency and light directivity. It can be carried out.

第2の領域に設けられた各凸部29の頂部は、図7に示すように、下層導電性酸化物膜が設けられ、断面において、凸部頂部は、発光する第1の領域上の下層導電性酸化物膜5と実質的に同じ膜厚の下層導電性酸化物膜からなるように形成されている。このように凸部頂部が、光を透過しやすい膜厚の下層導電性酸化物膜を有するように凸部を形成すると、n側コンタクト層内から凸部内部へ取り込まれた光を凸部頂部から外部へ取り出しやすくなるので、実施例1の半導体発光素子よりもさらに光取り出し効率が向上する。   As shown in FIG. 7, the top of each projection 29 provided in the second region is provided with a lower conductive oxide film, and the top of the projection is the lower layer on the first region that emits light in the cross section. The lower conductive oxide film having substantially the same film thickness as that of the conductive oxide film 5 is formed. Thus, when the convex part is formed so that the convex part has a lower conductive oxide film having a film thickness that allows light to easily pass through, the light taken into the convex part from the n-side contact layer is absorbed. Therefore, the light extraction efficiency is further improved as compared with the semiconductor light emitting device of Example 1.

また、本実施例の半導体発光素子は、図5に示すように、半導体発光素子は、電極配置面側からみて、n電極とp電極のパッド部との間に位置する第1の領域に設けられた半導体積層構造が、n電極とp電極のパッド部を結ぶV−V’の延長線上において、n電極側からくびれ部分を有するとともに、くびれ部分に複数の凸部を備えることが好ましい。これにより、光の取り出し、光の指向制御性をより向上させることができる。電流はV−V’の延長線に主に流れるが、第1の領域のV−V’の延長線上の一部をあえて除去し、その除去領域に複数の凸部を設けることにより、結果的に、光の取り出し効率、光の指向性制御を効果的に向上させることができる。これにより、電流を半導体積層構造のより広い領域に広げることが可能となるとともに、V−V’の延長線上から除去した領域における発光層を含む半導体積層構造端面から出射される比較的強い光を、効果的に観測面側に取り出すことができるためと考えられる。   Further, as shown in FIG. 5, the semiconductor light emitting device of this example is provided in the first region located between the n electrode and the pad portion of the p electrode as viewed from the electrode arrangement surface side. It is preferable that the obtained semiconductor multilayer structure has a constricted portion from the n-electrode side and a plurality of convex portions in the constricted portion on an extension line of VV ′ connecting the pad portion of the n electrode and the p electrode. Thereby, light extraction and light directivity controllability can be further improved. Although the current mainly flows in the extension line of VV ′, a part of the first area on the extension line of VV ′ in the first area is intentionally removed, and a plurality of convex portions are provided in the removal area. In addition, light extraction efficiency and light directivity control can be effectively improved. As a result, it is possible to spread the current over a wider area of the semiconductor multilayer structure, and relatively strong light emitted from the end face of the semiconductor multilayer structure including the light emitting layer in the area removed from the VV ′ extension line. This is thought to be because it can be effectively extracted to the observation surface side.

さらに、第2の領域に凸部を複数設けることにより、順方向と逆方向の双方の静電耐圧が向上する傾向が得られる。この理由は明らかではないが、おそらく、凸部を複数設け表面積が増加したことに関係するものと考えられる。
本実施例においては、電極形成面側から見て、長方形の外形であり、さらにその長手方向の両端の略中央にn電極及びp側パッド電極がそれぞれ配置された構成であるが、本発明はこれに限定されるものではない。例えば、四角形の対角線上に、n電極及びp側パッド電極がそれぞれ配置された構成とすることもできる。
Furthermore, by providing a plurality of convex portions in the second region, it is possible to obtain a tendency to improve both the forward and reverse electrostatic withstand voltages. The reason for this is not clear, but is probably related to the fact that a plurality of convex portions are provided and the surface area is increased.
In the present embodiment, the electrode has a rectangular outer shape when viewed from the electrode forming surface side, and an n-electrode and a p-side pad electrode are arranged at substantially the center of both ends in the longitudinal direction. It is not limited to this. For example, an n electrode and a p-side pad electrode may be arranged on a rectangular diagonal.

実施例4
この実施例の半導体発光素子10bは、図15に示したように、基板1bとn型半導体2との界面に凹凸を有する以外は、実施例1に準じた構成である。なお、この実施例では、基板としてA面(11−20)にオリフラのあるC面(0001)を主面とするサファイア基板を用いる。
Example 4
As shown in FIG. 15, the semiconductor light emitting device 10 b of this example has a configuration similar to that of Example 1 except that the interface between the substrate 1 b and the n-type semiconductor 2 has irregularities. In this embodiment, a sapphire substrate having a C-plane (0001) having an orientation flat on the A-plane (11-20) as the main surface is used.

この半導体発光素子は、以下の方法によって形成することができる。
まず、サファイア基板1上にエッチングマスクとなるSiO2膜を成膜する。
次に、円形であって、直径φ=5μmのフォトマスクを使用し、SiO2膜とサファイア基板1をRIEで1μmエッチングする。その後、SiO2膜を除去する。これにより、サファイア基板1bの表面部分に、図11(a)に示すような、平面形状が円形の凸部122、凹部123の繰り返しパターンを形成する。凸部の頂部を直径a=5μm、凸部と凸部の間隔b=2μmとした。また、凸部側面の傾斜角θbは120°である。
また、凸部122の繰り返しパターンを、2段階の傾斜面で形成してもよい(図13参照)。この場合は、例えば、SiO2膜を除去した後、さらに、サファイア基板1bの表面をエッチングすることで、凸部の最上面が直径a=3μm、凸部と凸部の間隔b=1.5μm、凸部側面の角θ1が70°、角θ2が20°とすることができる。このように凸部122を2段階の傾斜面で形成すると、後述する光取り出しの効果のみならず、凸部を有する基板上に成長させる半導体素子構造、特にその中の半導体層の結晶性を向上させて、内部量子効率を高めることができる。
This semiconductor light emitting device can be formed by the following method.
First, an SiO 2 film serving as an etching mask is formed on the sapphire substrate 1.
Next, a circular photomask having a diameter φ = 5 μm is used, and the SiO 2 film and the sapphire substrate 1 are etched by 1 μm by RIE. Thereafter, the SiO 2 film is removed. Thus, a repetitive pattern of convex portions 122 and concave portions 123 having a circular planar shape as shown in FIG. 11A is formed on the surface portion of the sapphire substrate 1b. The top part of the convex part was set to a diameter a = 5 μm, and the distance between the convex part and the convex part b = 2 μm. Further, the inclination angle θb of the convex portion side surface is 120 °.
Moreover, you may form the repeating pattern of the convex part 122 in a 2-step inclined surface (refer FIG. 13). In this case, for example, after removing the SiO 2 film, the surface of the sapphire substrate 1b is further etched so that the uppermost surface of the convex portion has a diameter a = 3 μm and the distance between the convex portion and the convex portion b = 1.5 μm. Further, the angle θ 1 of the convex side surface can be set to 70 ° and the angle θ 2 can be set to 20 °. In this way, when the convex portion 122 is formed with a two-step inclined surface, not only the light extraction effect described later but also the semiconductor element structure grown on the substrate having the convex portion, particularly the crystallinity of the semiconductor layer therein is improved. Thus, the internal quantum efficiency can be increased.

次いで、得られたサファイア基板1の上に、n型半導体層2としてAlxGa1−xN(0≦x≦1)の低温成長バッファ層を100Å、アンドープのGaNを3μm、SiドープのGaNを4μm、アンドープのGaNを3000Å積層し、続いて発光領域となる多重量子井戸の発光層3として、(井戸層、障壁層)=(アンドープのInGaN、SiドープのGaN)をそれぞれの膜厚を(60Å、250Å)として井戸層が6層、障壁層が7層となるように交互に積層する。この場合、最後に積層する障壁層はアンドープのGaNとしてもよい。なお、低温成長バッファ層の上に形成する第1層をアンドープのGaNとすることにより、より均一に凸部122を埋めることができる。   Next, on the obtained sapphire substrate 1, an AlxGa1-xN (0 ≦ x ≦ 1) low-temperature growth buffer layer is formed as an n-type semiconductor layer 100 by 100 μm, undoped GaN is 3 μm, Si-doped GaN is 4 μm, undoped Next, as a light emitting layer 3 of a multi-quantum well to be a light emitting region, (GaN layer, barrier layer) = (undoped InGaN, Si doped GaN) with respective film thicknesses (60 cm, 250 mm). ) Are stacked alternately so that there are 6 well layers and 7 barrier layers. In this case, the barrier layer to be finally stacked may be undoped GaN. Note that the first layer formed on the low-temperature growth buffer layer is made of undoped GaN, so that the projections 122 can be filled more uniformly.

その後、p型半導体層4として、MgドープのAlGaNを200Å、アンドープのGaNを1000Å、MgドープのGaNを200Å積層する。p型半導体層4として形成するアンドープのGaN層は、隣接する層からのMgの拡散によりp型を示す。
次に、MgドープのGaNからp型半導体層4と発光層3及びn型半導体層2の一部までをエッチングし、SiドープのGaN層を露出させる。
続いて、下層ITO膜5と上層ITO膜6と金属膜7とからなるp電極及びITO膜8と金属膜9からなるn電極を、実施例1と同様に形成する。
得られたウェハを所定の箇所で分割することにより、半導体発光素子10を得る。
Thereafter, 200 p of Mg-doped AlGaN, 1000 p. Of undoped GaN, and 200 p. Of Mg-doped GaN are stacked as the p-type semiconductor layer 4. The undoped GaN layer formed as the p-type semiconductor layer 4 exhibits p-type due to diffusion of Mg from the adjacent layer.
Next, from the Mg-doped GaN to the p-type semiconductor layer 4, the light emitting layer 3, and a part of the n-type semiconductor layer 2 are etched to expose the Si-doped GaN layer.
Subsequently, a p-electrode composed of the lower ITO film 5, the upper ITO film 6, and the metal film 7 and an n-electrode composed of the ITO film 8 and the metal film 9 are formed in the same manner as in the first embodiment.
The semiconductor light emitting element 10 is obtained by dividing the obtained wafer at predetermined locations.

このようにして得られる半導体発光素子は、金属膜と上層ITO膜との界面又は基板表面に対して臨界角以上の角度で進む光が、基板と半導体層との界面に設けた凹凸によって散乱又は回折され、臨界角よりも小さな角度でもって金属膜と上層ITO膜との界面又は基板表面に対して入射させることができるので、実施例1の半導体発光素子よりもさらに光取り出し効率を向上させることができる。   In the semiconductor light-emitting device obtained in this way, light traveling at an angle greater than the critical angle with respect to the interface between the metal film and the upper ITO film or the substrate surface is scattered by unevenness provided at the interface between the substrate and the semiconductor layer. Since it is diffracted and can enter the interface between the metal film and the upper ITO film or the substrate surface at an angle smaller than the critical angle, the light extraction efficiency can be further improved as compared with the semiconductor light emitting device of Example 1. Can do.

本発明の半導体発光素子は、バックライト光源、ディスプレイ、照明、車両用ランプ等の各種光源を構成する半導体発光素子に好適に利用することができる。   The semiconductor light emitting device of the present invention can be suitably used for a semiconductor light emitting device constituting various light sources such as a backlight light source, a display, illumination, and a vehicle lamp.

本発明における半導体発光素子の一実施形態を示す断面図である。It is sectional drawing which shows one Embodiment of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子の電極形状を説明するための平面図である。It is a top view for demonstrating the electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子のさらに別の電極形状を説明するための平面図である。It is a top view for demonstrating another electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子のさらに別の電極形状を説明するための平面図である。It is a top view for demonstrating another electrode shape of the semiconductor light-emitting device in this invention. 本発明における半導体発光素子の別の実施形態を示す平面図である。It is a top view which shows another embodiment of the semiconductor light-emitting device in this invention. 図5のV−V’線における部分的な断面図である。FIG. 6 is a partial cross-sectional view taken along line V-V ′ of FIG. 5. 本発明における半導体発光素子のさらに別の実施形態を示す部分的な断面図である。It is a fragmentary sectional view showing another embodiment of a semiconductor light emitting element in the present invention. 本発明における半導体発光素子のさらに別の実施形態を示す部分的な断面図である。It is a fragmentary sectional view showing another embodiment of a semiconductor light emitting element in the present invention. 本発明の半導体発光素子における光の進路を説明するための部分的な断面図である。It is a fragmentary sectional view for explaining a course of light in a semiconductor light emitting element of the present invention. 本発明における半導体発光素子のさらに別の実施形態を示す部分的な断面図である。It is a fragmentary sectional view showing another embodiment of a semiconductor light emitting element in the present invention. 図10における凸部のパターン例を示す図である。It is a figure which shows the example of a pattern of the convex part in FIG. 本発明における半導体発光素子のさらに他の実施形態を示す部分的な断面図である。It is a fragmentary sectional view showing other embodiments of a semiconductor light emitting element in the present invention. 凹凸の形状の例を示す断面図である。It is sectional drawing which shows the example of an uneven | corrugated shape. 本発明における半導体発光素子のさらに別の実施形態を示す断面図である。It is sectional drawing which shows another embodiment of the semiconductor light-emitting device in this invention. 本発明における実施例4の半導体発光素子における断面図である。It is sectional drawing in the semiconductor light-emitting device of Example 4 in this invention. 本発明における半導体発光素子のさらに別の実施形態を示す平面図である。It is a top view which shows another embodiment of the semiconductor light-emitting device in this invention. 図16のXVI−XVI’線断面図である。FIG. 17 is a sectional view taken along line XVI-XVI ′ of FIG. 16. 本発明における半導体発光素子のさらに別の実施形態を示す平面図である。It is a top view which shows another embodiment of the semiconductor light-emitting device in this invention.

符号の説明Explanation of symbols

1、1a、1b 基板
2 n型半導体層
3 発光層
4 p型半導体層
5 下層ITO膜(下層導電性酸化物層)
6 上層ITO膜(上層導電性酸化物層)
7 金属膜
8 ITO膜(導電性酸化物層)
9 金属膜
10、10a、10b、10c 半導体発光素子
11 サファイア基板
12 GaNバッファ層
13 ノンドープGaN層
14、15 SiドープGaN層
16 InGaN層
17 MgドープAlGaN層
18 MgドープGaN層
19 n電極
20 p電極
21 p側パッド電極
29、29a、29b 凸部
51 n側コンタクト層
51a 切り欠き部
52 p型半導体層
53、63 n電極
54、64 透明電極
55、65 p側パッド電極
56、66 延長導電部
73 n電極
122 凸部
123 凹部
153 nライン電極
153a n側延長導電部
153b n側パッド電極
155 電流拡散電極
155a p側延長導電部
155b p側パッド電極

1, 1a, 1b substrate 2 n-type semiconductor layer 3 light emitting layer 4 p-type semiconductor layer 5 lower ITO film (lower conductive oxide layer)
6 Upper ITO film (Upper conductive oxide layer)
7 Metal film 8 ITO film (conductive oxide layer)
9 Metal film 10, 10a, 10b, 10c Semiconductor light emitting device 11 Sapphire substrate 12 GaN buffer layer 13 Non-doped GaN layer 14, 15 Si-doped GaN layer 16 InGaN layer 17 Mg-doped AlGaN layer 18 Mg-doped GaN layer 19 n-electrode 20 p-electrode 21 P-side pad electrodes 29, 29 a, 29 b Protrusions 51 n-side contact layer 51 a Notch 52 p-type semiconductor layers 53, 63 n-electrodes 54, 64 Transparent electrodes 55, 65 p-side pad electrodes 56, 66 Extended conductive part 73 n electrode 122 convex portion 123 concave portion 153 n line electrode 153a n side extended conductive portion 153b n side pad electrode 155 current spreading electrode 155a p side extended conductive portion 155b p side pad electrode

Claims (14)

第1導電型半導体層、発光層、第2導電型半導体層がこの順に積層され、前記第1導電型及び第2導電型半導体層にそれぞれ電極が接続されて構成される半導体発光素子であって、
前記第2導電型半導体層に接続された電極が、下層導電性酸化物膜と、該下層導電性酸化物膜上に、該下層導電性酸化物膜の表面の一部が露出する領域を有するように形成された上層導電性酸化物膜と、該上層導電性酸化物膜上にのみ配置する金属膜とからなり、
前記第1導電性半導体層に接続された電極が、導電性酸化物膜と、該導電性酸化物膜上に配置する金属膜とからなり、かつ
前記上下層導電性酸化物膜及び導電性酸化物膜が、亜鉛(Zn)、インジウム(In)、スズ(Sn)及びマグネシウム(Mg)からなる群から選択された少なくとも一種の元素を含む酸化物からなることを特徴とする半導体発光素子。
A semiconductor light emitting device comprising a first conductive type semiconductor layer, a light emitting layer, and a second conductive type semiconductor layer stacked in this order, and electrodes connected to the first conductive type and the second conductive type semiconductor layer, respectively. ,
The electrode connected to the second conductive type semiconductor layer has a lower conductive oxide film and a region where a part of the surface of the lower conductive oxide film is exposed on the lower conductive oxide film. An upper conductive oxide film formed as described above, and a metal film disposed only on the upper conductive oxide film,
The electrode connected to the first conductive semiconductor layer comprises a conductive oxide film and a metal film disposed on the conductive oxide film, and the upper and lower conductive oxide films and the conductive oxide A semiconductor light emitting device, wherein the physical film is made of an oxide containing at least one element selected from the group consisting of zinc (Zn), indium (In), tin (Sn), and magnesium (Mg).
下層導電性酸化物膜が、式(1)
A・λ/4n1±X (1)
(式中、Aは奇数、λは発光層から生じる光の波長(Å)、n1は下層導電性酸化物膜の屈折率、Xは光学薄膜(λ/4n)の0〜20%の膜厚(Å)である。)
の膜厚で形成されてなる請求項1に記載の半導体発光素子。
The lower conductive oxide film has the formula (1)
A ・ λ / 4n 1 ± X (1)
(In the formula, A is an odd number, λ is the wavelength of light (Å) generated from the light emitting layer, n 1 is the refractive index of the lower conductive oxide film, and X is a film of 0 to 20% of the optical thin film (λ / 4n)) Thick (Å).)
The semiconductor light-emitting device according to claim 1, wherein the semiconductor light-emitting device is formed with a film thickness of 5 nm.
上層導電性酸化物膜と導電性酸化物膜とが、同じ種類及び膜厚の膜によって同じ工程で形成されてなる請求項1に記載の半導体発光素子。 The semiconductor light-emitting device according to claim 1, wherein the upper conductive oxide film and the conductive oxide film are formed of the same type and film thickness in the same process. 上層導電性酸化物膜及び/又は導電性酸化物膜が、式(2)
B・λ/4n2+α/2 (2)
(式中、Bは偶数、n2は上層導電性酸化物膜の屈折率、αは位相ずれの距離(Å)、λは上記と同義である。)
の膜厚で形成されてなる請求項3に記載の半導体発光素子。
The upper conductive oxide film and / or the conductive oxide film has the formula (2)
B ・ λ / 4n 2 + α / 2 (2)
(In the formula, B is an even number, n 2 is the refractive index of the upper conductive oxide film, α is the phase shift distance (Å), and λ is as defined above.)
The semiconductor light emitting element according to claim 3, wherein the semiconductor light emitting element is formed with a film thickness of 5 mm.
下層導電性酸化物膜が、第2導電型半導体層との界面近傍において表面側よりも密度が低い膜からなる請求項1又は2に記載の半導体発光素子。 3. The semiconductor light emitting element according to claim 1, wherein the lower conductive oxide film is a film having a lower density than the surface side in the vicinity of the interface with the second conductive type semiconductor layer. 上層導電性酸化物膜と導電性酸化物膜とが、第2導電型半導体層との界面近傍における下層導電性酸化膜の密度よりも高い膜からなる請求項1〜3のいずれか1つに記載の半導体発光素子。 The upper conductive oxide film and the conductive oxide film are made of a film having a higher density than the lower conductive oxide film in the vicinity of the interface with the second conductive type semiconductor layer. The semiconductor light emitting element as described. 上下層導電性酸化物膜及び導電性酸化物膜が、ITOである請求項1〜6のいずれか1つに記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the upper and lower conductive oxide films and the conductive oxide film are ITO. 金属膜が、W、Rh、Ag、Pt、Pd、Alの単層膜又は積層膜により形成されてなる請求項1〜7のいずれか1つに記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the metal film is formed of a single layer film or a laminated film of W, Rh, Ag, Pt, Pd, and Al. 第1導電型半導体層がn型半導体層であり、第2導電型半導体層がp型半導体層である請求項1〜8のいずれか1つに記載の半導体発光素子。 The semiconductor light-emitting element according to claim 1, wherein the first conductivity type semiconductor layer is an n-type semiconductor layer, and the second conductivity type semiconductor layer is a p-type semiconductor layer. 第1及び第2導電型半導体層が窒化物半導体からなる請求項1〜9のいずれか1つに記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the first and second conductive semiconductor layers are made of a nitride semiconductor. 第1導電型半導体層が基板上に形成されており、
該基板と第1導電型半導体層との界面の少なくとも一部に凹凸を有する請求項1〜10のいずれか1つに記載の半導体発光素子。
A first conductivity type semiconductor layer is formed on the substrate;
The semiconductor light-emitting device according to claim 1, wherein at least a part of an interface between the substrate and the first conductivity type semiconductor layer has irregularities.
凹凸は、少なくとも上層導電性酸化物膜上に形成された金属膜下方の基板表面に形成されてなる請求項11に記載の半導体発光素子。 The semiconductor light emitting element according to claim 11, wherein the unevenness is formed on the substrate surface below the metal film formed on at least the upper conductive oxide film. 第1導電型半導体層に接続された電極及び第2導電型半導体層に接続された電極が、同一面側に形成され、
前記第1導電型半導体層は、電極形成面側から見て、上下層導電性酸化物膜を有する半導体積層構造が設けられた第1の領域と、該第1の領域と異なる第2の領域からなり、
該第2の領域に、複数の凹凸が設けられてなる請求項1〜12のいずれか1つに記載の半導体発光素子。
An electrode connected to the first conductivity type semiconductor layer and an electrode connected to the second conductivity type semiconductor layer are formed on the same surface side,
The first conductivity type semiconductor layer includes a first region provided with a semiconductor stacked structure having upper and lower conductive oxide films, and a second region different from the first region, as viewed from the electrode forming surface side. Consists of
The semiconductor light emitting element according to claim 1, wherein a plurality of irregularities are provided in the second region.
第2の領域に設けられた凹凸の凸部が、第1の領域の半導体層と同じ材料の層からなり、前記凸部の頂部が、下層導電性酸化物膜と同じ材料の膜からなる請求項13に記載の半導体発光素子。



The uneven protrusion provided in the second region is made of a layer made of the same material as the semiconductor layer of the first region, and the top of the protruded portion is made of a film made of the same material as the lower conductive oxide film. Item 14. A semiconductor light emitting device according to Item 13.



JP2005073375A 2004-03-29 2005-03-15 Semiconductor light emitting device Active JP4977957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005073375A JP4977957B2 (en) 2004-03-29 2005-03-15 Semiconductor light emitting device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004094514 2004-03-29
JP2004094514 2004-03-29
JP2005073375A JP4977957B2 (en) 2004-03-29 2005-03-15 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2005317931A true JP2005317931A (en) 2005-11-10
JP4977957B2 JP4977957B2 (en) 2012-07-18

Family

ID=35444982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005073375A Active JP4977957B2 (en) 2004-03-29 2005-03-15 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4977957B2 (en)

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069651A1 (en) * 2005-12-14 2007-06-21 Showa Denko K.K. Gallium nitride compound semiconductor light-emitting device and method for manufacturing same
JP2007165612A (en) * 2005-12-14 2007-06-28 Showa Denko Kk Gallium-nitride compound semiconductor light-emitting element and manufacturing method thereof
JP2007165611A (en) * 2005-12-14 2007-06-28 Showa Denko Kk Gallium-nitride compound semiconductor light-emitting element and manufacturing method therefor
JP2007258323A (en) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd Semiconductor light emitting element
JP2007287849A (en) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd Semiconductor luminous element
JP2008010840A (en) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2008034822A (en) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2008034821A (en) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element, and light-emitting apparatus
JP2008108905A (en) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd Semiconductor light-emitting element
JP2008112983A (en) * 2006-10-30 2008-05-15 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting element
JP2008135554A (en) * 2006-11-28 2008-06-12 Nichia Chem Ind Ltd Semiconductor light-emitting element, light-emitting device, and manufacturing method for semiconductor light-emitting element
EP1953838A2 (en) 2007-02-01 2008-08-06 Nichia Corporation Semiconductor light emitting element
JP2008227109A (en) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp GaN-BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2008226866A (en) * 2007-02-13 2008-09-25 Mitsubishi Chemicals Corp Gallium nitride based light-emitting diode element and light-emitting device
JP2008258615A (en) * 2007-03-30 2008-10-23 Shogen Koden Kofun Yugenkoshi Semiconductor light-emitting device having stacked transparent electrodes
WO2009001596A1 (en) * 2007-06-28 2008-12-31 Kyocera Corporation Light emitting element and illumination device
JP2009094107A (en) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ELECTRODE FOR GaN-BASED LED DEVICE AND GaN-BASED LED DEVICE USING THE SAME
JP2009182324A (en) * 2008-01-30 2009-08-13 Foxsemicon Intergated Technology Inc Semiconductor light emitting device
JP2009200178A (en) * 2008-02-20 2009-09-03 Hitachi Cable Ltd Semiconductor light-emitting device
WO2010047072A1 (en) * 2008-10-20 2010-04-29 昭和電工株式会社 Semiconductor light-emitting element and semiconductor light-emitting element manufacturing method
JP2010177460A (en) * 2009-01-29 2010-08-12 Stanley Electric Co Ltd Semiconductor light-emitting element and method for manufacturing therefor
JP2010539731A (en) * 2007-09-19 2010-12-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア (Al, In, Ga, B) N device on patterned substrate
JP2011034989A (en) * 2009-07-29 2011-02-17 Showa Denko Kk Semiconductor light-emitting element and method for manufacturing the same, lamp, electronic apparatus, and mechanical apparatus
JP2011146561A (en) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd Face-up type optical semiconductor device
WO2011121911A1 (en) * 2010-03-30 2011-10-06 豊田合成株式会社 Semiconductor light-emitting element
US8154035B2 (en) 2008-12-26 2012-04-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
US8158994B2 (en) 2007-02-21 2012-04-17 Mitsubishi Chemical Corporation GaN LED element and light emitting device having a structure to reduce light absorption by a pad electrode included therein
JP2012234853A (en) * 2011-04-28 2012-11-29 Seoul Opto Devices Co Ltd Semiconductor substrate, semiconductor device, and method of manufacturing the same
KR101220130B1 (en) 2011-03-30 2013-01-11 산켄덴키 가부시키가이샤 Light emitting element
US8629473B2 (en) 2009-08-13 2014-01-14 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus
US8643046B2 (en) 2009-05-14 2014-02-04 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
KR20140060149A (en) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 Light emitting device and method of fabricating the same
JP2014522126A (en) * 2011-08-08 2014-08-28 イルジン エルイーディー カンパニー リミテッド Nitride semiconductor light emitting device having excellent leakage current blocking effect and method for manufacturing the same
JP2014160864A (en) * 2009-02-26 2014-09-04 Bridgelux Inc Light source utilizing segmented leds to compensate for manufacturing variations in light output of individual segmented leds
JP2015032768A (en) * 2013-08-06 2015-02-16 豊田合成株式会社 Group iii nitride semiconductor light emitting element
JP2016127113A (en) * 2014-12-26 2016-07-11 日亜化学工業株式会社 Light emitting element and light emitting device using the same, and manufacturing method
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
WO2017138778A1 (en) * 2016-02-12 2017-08-17 엘지이노텍(주) Semiconductor device
US9741900B2 (en) 2014-03-24 2017-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
KR20180111419A (en) * 2017-03-31 2018-10-11 서울바이오시스 주식회사 A light emitting device and a method of manufacturing the light emitting device
CN111129259A (en) * 2018-10-31 2020-05-08 日亚化学工业株式会社 Light emitting device, light emitting module, light emitting device, and method for manufacturing light emitting module
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device
CN111129259B (en) * 2018-10-31 2024-06-07 日亚化学工业株式会社 Light emitting device, light emitting module, light emitting device, and method for manufacturing light emitting module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361572A (en) * 1991-06-10 1992-12-15 Toshiba Corp Semiconductor light emitting element
JPH0645651A (en) * 1992-05-22 1994-02-18 Sanyo Electric Co Ltd Electrode for n-type sic and its formation
JP2000315819A (en) * 1999-04-30 2000-11-14 Rohm Co Ltd Manufacture of semiconductor light emitting element
JP2002246648A (en) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd Wavelength conversion type semiconductor device
JP2003110140A (en) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2003124517A (en) * 2001-10-19 2003-04-25 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2003318441A (en) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361572A (en) * 1991-06-10 1992-12-15 Toshiba Corp Semiconductor light emitting element
JPH0645651A (en) * 1992-05-22 1994-02-18 Sanyo Electric Co Ltd Electrode for n-type sic and its formation
JP2000315819A (en) * 1999-04-30 2000-11-14 Rohm Co Ltd Manufacture of semiconductor light emitting element
JP2002246648A (en) * 2001-02-16 2002-08-30 Stanley Electric Co Ltd Wavelength conversion type semiconductor device
JP2003318441A (en) * 2001-07-24 2003-11-07 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2003110140A (en) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2003124517A (en) * 2001-10-19 2003-04-25 Nichia Chem Ind Ltd Semiconductor light emitting element

Cited By (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165612A (en) * 2005-12-14 2007-06-28 Showa Denko Kk Gallium-nitride compound semiconductor light-emitting element and manufacturing method thereof
JP2007165611A (en) * 2005-12-14 2007-06-28 Showa Denko Kk Gallium-nitride compound semiconductor light-emitting element and manufacturing method therefor
US7893449B2 (en) 2005-12-14 2011-02-22 Showa Denko K.K. Gallium nitride based compound semiconductor light-emitting device having high emission efficiency and method of manufacturing the same
WO2007069651A1 (en) * 2005-12-14 2007-06-21 Showa Denko K.K. Gallium nitride compound semiconductor light-emitting device and method for manufacturing same
JP2007258323A (en) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd Semiconductor light emitting element
JP2007287849A (en) * 2006-04-14 2007-11-01 Nichia Chem Ind Ltd Semiconductor luminous element
US8674381B2 (en) 2006-05-29 2014-03-18 Nichia Corporation Nitride semiconductor light emitting device
JP2008010840A (en) * 2006-05-29 2008-01-17 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2008034822A (en) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element
US7947996B2 (en) 2006-06-28 2011-05-24 Nichia Corporation Semiconductor light emitting element
JP2008034821A (en) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd Semiconductor light-emitting element, and light-emitting apparatus
JP2008108905A (en) * 2006-10-25 2008-05-08 Nichia Chem Ind Ltd Semiconductor light-emitting element
US8203170B2 (en) 2006-10-30 2012-06-19 Samsung Led Co., Ltd. Nitride semiconductor light emitting diode
JP2008112983A (en) * 2006-10-30 2008-05-15 Samsung Electro Mech Co Ltd Nitride semiconductor light emitting element
JP2008135554A (en) * 2006-11-28 2008-06-12 Nichia Chem Ind Ltd Semiconductor light-emitting element, light-emitting device, and manufacturing method for semiconductor light-emitting element
EP3258506A1 (en) 2007-02-01 2017-12-20 Nichia Corporation Semiconductor light emitting element
USRE49298E1 (en) 2007-02-01 2022-11-15 Nichia Corporation Semiconductor light emitting element
EP4068398A1 (en) 2007-02-01 2022-10-05 Nichia Corporation Semiconductor light emitting element
EP3454383A1 (en) 2007-02-01 2019-03-13 Nichia Corporation Semiconductor light emitting element
USRE49406E1 (en) 2007-02-01 2023-01-31 Nichia Corporation Semiconductor light emitting element
US7982236B2 (en) 2007-02-01 2011-07-19 Nichia Corporation Semiconductor light emitting element
EP1953838A2 (en) 2007-02-01 2008-08-06 Nichia Corporation Semiconductor light emitting element
US8120057B2 (en) 2007-02-01 2012-02-21 Nichia Corporation Semiconductor light emitting element
JP2008226866A (en) * 2007-02-13 2008-09-25 Mitsubishi Chemicals Corp Gallium nitride based light-emitting diode element and light-emitting device
US8158994B2 (en) 2007-02-21 2012-04-17 Mitsubishi Chemical Corporation GaN LED element and light emitting device having a structure to reduce light absorption by a pad electrode included therein
JP2008227109A (en) * 2007-03-12 2008-09-25 Mitsubishi Chemicals Corp GaN-BASED LED ELEMENT AND LIGHT-EMITTING DEVICE
JP2008258615A (en) * 2007-03-30 2008-10-23 Shogen Koden Kofun Yugenkoshi Semiconductor light-emitting device having stacked transparent electrodes
WO2009001596A1 (en) * 2007-06-28 2008-12-31 Kyocera Corporation Light emitting element and illumination device
JP2010539731A (en) * 2007-09-19 2010-12-16 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア (Al, In, Ga, B) N device on patterned substrate
US8592802B2 (en) 2007-09-19 2013-11-26 The Regents Of The University Of California (Al, In, Ga, B)N device structures on a patterned substrate
JP2009094107A (en) * 2007-10-03 2009-04-30 Mitsubishi Chemicals Corp ELECTRODE FOR GaN-BASED LED DEVICE AND GaN-BASED LED DEVICE USING THE SAME
JP2009182324A (en) * 2008-01-30 2009-08-13 Foxsemicon Intergated Technology Inc Semiconductor light emitting device
JP2009200178A (en) * 2008-02-20 2009-09-03 Hitachi Cable Ltd Semiconductor light-emitting device
TWI425664B (en) * 2008-10-20 2014-02-01 Toyoda Gosei Kk Semiconductor light-emitting device and method for producing the same
US8754441B2 (en) 2008-10-20 2014-06-17 Toyoda Gosei Co., Ltd. Semiconductor light-emitting device with a concavo-convex part formed on a P-type semiconductor layer and method for manufacturing semiconductor light-emitting device
JP2010098234A (en) * 2008-10-20 2010-04-30 Showa Denko Kk Semiconductor light emitting device and method of manufacturing the same
WO2010047072A1 (en) * 2008-10-20 2010-04-29 昭和電工株式会社 Semiconductor light-emitting element and semiconductor light-emitting element manufacturing method
US8154035B2 (en) 2008-12-26 2012-04-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
JP2010177460A (en) * 2009-01-29 2010-08-12 Stanley Electric Co Ltd Semiconductor light-emitting element and method for manufacturing therefor
US9634062B2 (en) 2009-02-26 2017-04-25 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
US9913333B2 (en) 2009-02-26 2018-03-06 Bridgelux Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
US10966300B2 (en) 2009-02-26 2021-03-30 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
JP2014160864A (en) * 2009-02-26 2014-09-04 Bridgelux Inc Light source utilizing segmented leds to compensate for manufacturing variations in light output of individual segmented leds
US10334674B2 (en) 2009-02-26 2019-06-25 Bridgelux Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
US9472593B2 (en) 2009-02-26 2016-10-18 Bridgelux, Inc. Light sources utilizing segmented LEDs to compensate for manufacturing variations in the light output of individual segmented LEDs
US8643046B2 (en) 2009-05-14 2014-02-04 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, method for producing the same, lamp, lighting device, electronic equipment, mechanical device and electrode
JP2011034989A (en) * 2009-07-29 2011-02-17 Showa Denko Kk Semiconductor light-emitting element and method for manufacturing the same, lamp, electronic apparatus, and mechanical apparatus
US8629473B2 (en) 2009-08-13 2014-01-14 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element, semiconductor light-emitting device, method for producing semiconductor light-emitting element, method for producing semiconductor light-emitting device, illumination device using semiconductor light-emitting device, and electronic apparatus
JP2011146561A (en) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd Face-up type optical semiconductor device
US9054269B2 (en) 2010-03-30 2015-06-09 Toyoda Gosei Co., Ltd. Semiconductor light-emitting device
WO2011121911A1 (en) * 2010-03-30 2011-10-06 豊田合成株式会社 Semiconductor light-emitting element
JP2011211074A (en) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Semiconductor light-emitting element
KR101220130B1 (en) 2011-03-30 2013-01-11 산켄덴키 가부시키가이샤 Light emitting element
JP2012234853A (en) * 2011-04-28 2012-11-29 Seoul Opto Devices Co Ltd Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP2014522126A (en) * 2011-08-08 2014-08-28 イルジン エルイーディー カンパニー リミテッド Nitride semiconductor light emitting device having excellent leakage current blocking effect and method for manufacturing the same
KR102013363B1 (en) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 Light emitting device and method of fabricating the same
KR20140060149A (en) * 2012-11-09 2014-05-19 서울바이오시스 주식회사 Light emitting device and method of fabricating the same
JP2014096592A (en) * 2012-11-09 2014-05-22 Seoul Viosys Co Ltd Light-emitting element and method of manufacturing the same
US9608167B2 (en) 2013-07-24 2017-03-28 Nichia Corporation Light emitting device
JP2015032768A (en) * 2013-08-06 2015-02-16 豊田合成株式会社 Group iii nitride semiconductor light emitting element
US9741900B2 (en) 2014-03-24 2017-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element
JP2016127113A (en) * 2014-12-26 2016-07-11 日亜化学工業株式会社 Light emitting element and light emitting device using the same, and manufacturing method
US10026879B2 (en) 2014-12-26 2018-07-17 Nichia Corporation Method of manufacturing light emitting element
US10686091B2 (en) 2016-02-12 2020-06-16 Lg Innotek Co., Ltd. Semiconductor device
WO2017138778A1 (en) * 2016-02-12 2017-08-17 엘지이노텍(주) Semiconductor device
KR101939334B1 (en) * 2017-03-31 2019-01-16 서울바이오시스 주식회사 A light emitting device and a method of manufacturing the light emitting device
JP2018174185A (en) * 2017-03-31 2018-11-08 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. Light-emitting element and method of manufacturing light-emitting element
KR20180111419A (en) * 2017-03-31 2018-10-11 서울바이오시스 주식회사 A light emitting device and a method of manufacturing the light emitting device
CN111129259A (en) * 2018-10-31 2020-05-08 日亚化学工业株式会社 Light emitting device, light emitting module, light emitting device, and method for manufacturing light emitting module
CN111129259B (en) * 2018-10-31 2024-06-07 日亚化学工业株式会社 Light emitting device, light emitting module, light emitting device, and method for manufacturing light emitting module
US11658261B2 (en) 2019-12-20 2023-05-23 Nichia Corporation Method of manufacturing nitride semiconductor device

Also Published As

Publication number Publication date
JP4977957B2 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
JP4977957B2 (en) Semiconductor light emitting device
US7615798B2 (en) Semiconductor light emitting device having an electrode made of a conductive oxide
JP4148264B2 (en) Semiconductor device and manufacturing method thereof
TWI568018B (en) A nitride semiconductor laser diode
JP4765632B2 (en) Semiconductor light emitting device
US8981420B2 (en) Nitride semiconductor device
RU2566383C1 (en) Nitride semiconductor element and method of making same
JP4438422B2 (en) Semiconductor light emitting device
JP2005259970A (en) Semiconductor light emitting element
JP2004006991A (en) Nitride semiconductor element
JP2003110140A (en) Nitride semiconductor light emitting element
KR20060094720A (en) Flip chip type nitride semiconductor light emitting device
JP2024050867A (en) Light-emitting device
JP2005217331A (en) Semiconductor light emitting device
JP5011628B2 (en) Semiconductor light emitting device
JP2012124321A (en) Semiconductor light-emitting element, lamp and method of manufacturing semiconductor light-emitting element
WO2014192226A1 (en) Light-emitting element
US20130146906A1 (en) Ultraviolet semiconductor light emitting device
JP4543700B2 (en) Semiconductor light emitting device
JP2005244129A (en) Semiconductor light emitting element
JP4635458B2 (en) Semiconductor light emitting device
JP5652358B2 (en) Semiconductor light emitting device, lamp, and method for manufacturing semiconductor light emitting device
US20220077348A1 (en) Ultraviolet light emitting element and light emitting element package including the same
JP6747308B2 (en) Light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4977957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250