JP2005317321A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2005317321A
JP2005317321A JP2004133137A JP2004133137A JP2005317321A JP 2005317321 A JP2005317321 A JP 2005317321A JP 2004133137 A JP2004133137 A JP 2004133137A JP 2004133137 A JP2004133137 A JP 2004133137A JP 2005317321 A JP2005317321 A JP 2005317321A
Authority
JP
Japan
Prior art keywords
electrode
discharge
dielectric layer
electrodes
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004133137A
Other languages
Japanese (ja)
Inventor
Hiroyuki Tachibana
弘之 橘
Morio Fujitani
守男 藤谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004133137A priority Critical patent/JP2005317321A/en
Publication of JP2005317321A publication Critical patent/JP2005317321A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma display panel having a stable writing property. <P>SOLUTION: The plasma display panel comprises a plurality of display electrodes each composed of a scanning electrode 6 and a sustaining electrode 7 which are disposed parallel to each other on a front substrate 1 and covered by a dielectric layer 4, a plurality of data electrodes 9 which are disposed in the direction crossing the display electrode on a rear substrate 2 disposed oppositely to the front substrate 1 with a discharge space 3 interposed between the front and rear substrates, and a plurality of priming electrodes 14 which are disposed on the rear substrate 2 and where discharge takes place between the scanning electrodes 6 and themselves. For each of a plurality of discharge cells 11 formed by the display electrodes and the data electrodes 9, a recess 17 is formed on the surface of the dielectric layer 4, thereby reducing the discharge delay at writing, and stabilizing the writing property. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.

プラズマディスプレイパネル(以下、PDPあるいはパネルと呼ぶ)は、大画面、薄型、軽量であることを特徴とする視認性に優れた表示デバイスである。PDPの放電方式としてはAC型とDC型とがあり、電極構造としては3電極面放電型と対向放電型とがある。しかし現在は、高精細化に適し、しかも製造の容易なことからAC型かつ面放電型であるAC型3電極PDPが主流となっている。   A plasma display panel (hereinafter referred to as a PDP or a panel) is a display device with excellent visibility characterized by a large screen, a thin shape, and a light weight. PDP discharge methods include AC and DC types, and electrode structures include a three-electrode surface discharge type and a counter discharge type. However, at present, AC type three-electrode PDPs, which are AC type and surface discharge type, are mainstream because they are suitable for high definition and easy to manufacture.

AC型として代表的な交流面放電型のPDPは、一般に、対向配置された前面板と背面板との間に多数の放電セルを形成している。前面板は、走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護膜が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向、密封され、内部の放電空間には放電ガスが封入されている。   In general, an AC surface discharge type PDP representative as an AC type has a large number of discharge cells between a front plate and a back plate arranged to face each other. The front plate is formed with a plurality of pairs of display electrodes composed of scan electrodes and sustain electrodes on the front glass substrate in parallel with each other, and a dielectric layer and a protective film are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of partition walls formed in parallel to the data electrodes on each of the dielectric layers. A phosphor layer is formed on the side surface of the partition wall. The front plate and the back plate are opposed and sealed so that the display electrode and the data electrode cross three-dimensionally, and a discharge gas is sealed in the internal discharge space.

このような構成のパネルにおいて、データ電極、表示電極に印加される周期的な電圧によって各放電セル内でガス放電により紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている(例えば、特許文献1など)。   In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell by a periodic voltage applied to the data electrode and the display electrode, and phosphors of R, G, and B colors are excited by this ultraviolet light. Thus, color display is performed by emitting light (for example, Patent Document 1).

このPDPを駆動する方法としては、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う、いわゆるサブフィールド法が一般的である。ここで、各サブフィールドは初期化期間、書込み期間および維持期間をもつ。画像データを表示するためには、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。   As a method for driving the PDP, a so-called subfield method is generally used in which one field period is divided into a plurality of subfields and is driven by a combination of subfields to emit light to perform gradation display. Here, each subfield has an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the writing period, and the sustain period.

初期化期間では、例えば、正のパルス電圧を全ての走査電極に印加し全ての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。加えて、書込み放電を安定に発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きを有する。   In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes to perform initialization discharge in all the discharge cells at the same time, and the history of wall charges for each previous discharge cell is erased and the subsequent addressing is performed. For operation, necessary wall charges are accumulated on the protective film and the phosphor layer on the dielectric layer covering the scan electrode and the sustain electrode. In addition, it has a function of generating priming (priming for discharge = excited particles) for stably generating address discharge.

書込み期間では、全ての走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した正の書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、走査電極上の保護膜の表面に壁電荷の形成を行う。   In the address period, a scan pulse is sequentially applied to all the scan electrodes, and a positive address pulse corresponding to an image signal to be displayed is applied to the data electrodes to selectively write between the scan electrodes and the data electrodes. Discharge is caused to form wall charges on the surface of the protective film on the scan electrodes.

続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧で所定の回数の維持パルスを印加する。これにより、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ、蛍光体層を励起発光させる。書込み期間においてデータ電極にパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。   In the subsequent sustain period, a predetermined number of sustain pulses are applied at a voltage sufficient to maintain a discharge between the scan electrode and the sustain electrode for a certain period. As a result, the discharge cells in which the wall charges are formed by the address discharge are selectively discharged, and the phosphor layer is excited to emit light. In the discharge space where no pulse is applied to the data electrode during the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.

このようなPDPにおいて、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こりにくくしていることなど、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定に発生させるためのプライミングが非常に重要となる。しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少する。そのため、上述したパネルの駆動方法において、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足し放電遅れが大きくなり、書込み動作が不安定になって画像表示品質が低下するといった課題があった。あるいは、書込み動作を安定に行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった課題があった。   In such a PDP, in order to display an image correctly, it is important to surely perform selective address discharge in the address period. However, a high voltage cannot be used for the address pulse because of restrictions on the circuit configuration, There are many factors that increase the discharge delay for address discharge, such as the fact that the phosphor layer formed on the electrode makes it difficult for discharge to occur. Therefore, priming for generating the address discharge stably is very important. However, the priming caused by the discharge decreases rapidly with time. Therefore, in the above-described panel driving method, the priming generated by the initialization discharge is insufficient for the address discharge after a long time has elapsed since the initialization discharge, the discharge delay becomes large, and the address operation becomes unstable, causing the image to become unstable. There was a problem that display quality deteriorated. Alternatively, there is a problem that the writing time is set to be long in order to perform the writing operation stably, and as a result, the time spent in the writing period becomes too long.

これらの課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミングを用いて放電遅れを小さくするパネルとその駆動方法が提案されている(例えば、特許文献2など)。   In order to solve these problems, a panel and a driving method thereof have been proposed in which an auxiliary discharge electrode is provided on the front plate and discharge delay is reduced by using priming generated by in-plane auxiliary discharge on the front plate side (for example, Patent Document 2).

また、効率向上の手法の1つとして、放電ガス中のXe分圧を上昇する方法が一般的に知られている。しかし、Xe分圧を上昇させると放電電圧が上昇するだけではなく、発光強度が急増するために輝度飽和が発生する問題が生じる。この輝度飽和を抑制するために、誘電体層の膜厚を厚くする方法が知られ、例えば表示電極を形成する金属電極上の誘電体層膜厚を厚くすることにより、金属電極でマスクされる部分の発光を抑制する方法が提案されている(例えば、特許文献3など)。しかし、単に誘電体層の膜厚を厚くすると、誘電体層の透過率が低下し輝度が低下し、放電電圧も上昇するという問題が発生する。
特開2001−195990号公報 特開2002−297091号公報 特開平8−250029号公報
Further, as one of efficiency improvement methods, a method of increasing the Xe partial pressure in the discharge gas is generally known. However, when the Xe partial pressure is increased, not only the discharge voltage is increased, but also the problem is that luminance saturation occurs because the emission intensity increases rapidly. In order to suppress this luminance saturation, a method of increasing the thickness of the dielectric layer is known. For example, by increasing the thickness of the dielectric layer on the metal electrode forming the display electrode, it is masked by the metal electrode. A method for suppressing the light emission of the portion has been proposed (for example, Patent Document 3). However, simply increasing the film thickness of the dielectric layer causes a problem that the transmittance of the dielectric layer decreases, the luminance decreases, and the discharge voltage also increases.
JP 2001-195990 A JP 2002-297091 A JP-A-8-250029

しかしながら、このようなPDPにおいて、走査電極数を増やして画面の高精細化を図ると、書込み時間に費やす時間が長くなり維持期間に費やす時間が不足するので、結果的に輝度が低下するという課題が生じてしまう。また、高輝度・高効率化を達成するためにキセノン分圧を上げると放電開始電圧が上昇し、さらに放電遅れが大きくなって書込み動作が不安定になるという課題があった。また、書込み特性は製造プロセスの影響も大きいため、製造バラツキの影響を受けないように書込み時の放電遅れを小さくして書込み時間を短くすることが求められている。   However, in such a PDP, when the number of scan electrodes is increased to increase the screen definition, the time spent on the writing time becomes longer and the time spent on the maintenance period becomes insufficient, resulting in a decrease in luminance as a result. Will occur. Further, when the xenon partial pressure is increased in order to achieve high luminance and high efficiency, there is a problem in that the discharge start voltage increases, and the discharge delay becomes large and the address operation becomes unstable. In addition, since the addressing characteristics are greatly affected by the manufacturing process, it is required to shorten the addressing time by reducing the discharge delay at the time of addressing so as not to be affected by manufacturing variations.

このような要求に対し、従来の前面板面内で補助放電を行うPDPは、補助放電自体の放電遅れが大きいため書込み時の放電遅れを十分に短縮できないという課題や、補助放電の動作マージンが小さいためにパネルによっては誤放電を誘発する課題、さらには隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題がある。プライミング粒子を供給するための安定した補助放電を実現するには所定電極間距離が必要となる。したがって、前面板面内での補助放電では補助放電セルが大きくなり、パネルの高精細化ができないという課題を有している。   In response to such demands, the conventional PDP that performs auxiliary discharge within the front plate surface has a problem that the discharge delay of addressing cannot be sufficiently shortened due to the large discharge delay of the auxiliary discharge itself, and there is an operating margin of auxiliary discharge. Due to its small size, there are problems such as inducing false discharge depending on the panel, and further causing priming particles more than particles necessary for priming to the adjacent discharge cells to cause crosstalk. In order to realize a stable auxiliary discharge for supplying the priming particles, a predetermined distance between the electrodes is required. Therefore, the auxiliary discharge in the front plate surface has a problem that the auxiliary discharge cell becomes large and the panel cannot be made high definition.

また、効率向上に関する従来の構造では、表示電極の金属電極上の誘電体層の膜厚を厚くした部分で発光を抑制するためには、放電を十分に抑制できる程度まで膜厚を厚くする必要がある。したがって、走査電極は背面板からの距離が離れることとなり、書込み時の電圧が上昇する恐れがある。また、表示電極に対して垂直な方向の放電は抑制されるが、表示電極と平行方向の放電は抑制されず、隔壁近傍まで放電が広がる。さらに、隔壁により電子温度の低下や、電子とイオンの再結合が発生するため効率が低下する恐れもある。   In addition, in the conventional structure for improving the efficiency, in order to suppress light emission in the portion where the thickness of the dielectric layer on the metal electrode of the display electrode is increased, it is necessary to increase the thickness to such an extent that the discharge can be sufficiently suppressed. There is. Therefore, the scan electrode is separated from the back plate, and the voltage at the time of writing may increase. Further, although discharge in a direction perpendicular to the display electrode is suppressed, discharge in a direction parallel to the display electrode is not suppressed, and the discharge spreads to the vicinity of the partition wall. In addition, the partition wall may lower the electron temperature or cause recombination of electrons and ions, which may reduce efficiency.

その他の対策としては、蛍光体からの発光の取り出し効率(開口率)を上げる方法が挙げられるが、前面板には電極の抵抗を下げる目的で形成される金属電極はメタルで形成されているため、その部分は光を通さず開口率が低下する。このため、金属電極を可能な限り発光領域から離す必要がある。その場合、平行に走る隣の放電セルの電極との距離が狭くなるため、電荷の移動が容易に起こり、非表示領域が発光する、いわゆるクロストークが発生し、表示品質が著しく低下する。   As another countermeasure, there is a method of increasing the extraction efficiency (aperture ratio) of light emission from the phosphor, but the metal electrode formed on the front plate for the purpose of reducing the resistance of the electrode is formed of metal. The portion does not transmit light and the aperture ratio decreases. For this reason, it is necessary to keep the metal electrode as far as possible from the light emitting region. In that case, since the distance from the electrode of the adjacent discharge cell that runs in parallel becomes narrow, the movement of charges easily occurs, so-called crosstalk occurs in which the non-display area emits light, and the display quality is remarkably deteriorated.

本発明は、上述した課題に鑑みなされたものであり、高精細化した場合でも書込み動作を安定かつ高速に行うことができ、歩留りよく発光効率の高いPDPを実現することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to realize a PDP that can perform a writing operation stably and at high speed even when the definition is increased, and has high yield and high light emission efficiency.

このような目的を達成するために、本発明のPDPは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、第1の基板上の走査電極および維持電極と第2の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を形成している。   In order to achieve such an object, a PDP according to the present invention includes a first substrate having a pair of display electrodes each including a plurality of scan electrodes and a plurality of sustain electrodes that are arranged in parallel with each other and covered with a dielectric layer. A second substrate having a plurality of data electrodes arranged in parallel and a plurality of priming electrodes arranged in a direction intersecting the data electrodes, a scan electrode and a sustain electrode on the first substrate, and a second substrate A plurality of main discharge cells including scan electrodes, sustain electrodes, and data electrodes are formed opposite to each other in a direction intersecting with the data electrodes on the substrate, and barrier ribs are adjacent to the main discharge cells. A partitioned gap and a priming discharge cell having a scanning electrode and a priming electrode are formed, and a recess is formed for each main discharge cell on the surface of the dielectric layer on the discharge space side.

この構成により、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中するとともに、第1の基板と第2の基板との上下方向でプライミング放電を発生させることが可能になる。したがって、補助放電セルを小さくして主放電セルにおける放電を容易に制御し、放電遅れを小さくして高速かつ安定な書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。   With this configuration, the capacitance of the bottom surface of the concave portion with the thin dielectric layer is increased, the charge for discharge is concentrated on the bottom surface of the concave portion, and the vertical direction between the first substrate and the second substrate is increased. Thus, it becomes possible to generate a priming discharge. Therefore, the auxiliary discharge cell can be made smaller to easily control the discharge in the main discharge cell, the discharge delay can be made smaller and high-speed and stable address discharge can be realized, and a high-quality image suitable for high definition can be displayed. Can do.

本発明のPDPは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、第1の基板上の走査電極および維持電極と第2の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を形成し、放電ガスとしてXe分圧が5%〜30%のXeを含む混合ガスを封入している。   The PDP according to the present invention includes a first substrate having a pair of display electrodes each including a plurality of scan electrodes and a plurality of sustain electrodes arranged in parallel to each other and covered with a dielectric layer, and a plurality of data electrodes arranged in parallel. And a second substrate having a plurality of priming electrodes arranged in a direction crossing the data electrode, a direction in which the scan electrode and the sustain electrode on the first substrate cross the data electrode on the second substrate A plurality of main discharge cells having scan electrodes, sustain electrodes and data electrodes, and gaps partitioned by barrier ribs adjacent to the main discharge cells, and the scan electrodes and priming A priming discharge cell including an electrode, a recess is formed for each main discharge cell on the surface of the dielectric layer on the discharge space side, and a mixture containing Xe having a Xe partial pressure of 5% to 30% as a discharge gas Ga Encapsulating.

この構成により、補助放電セルを小さくして主放電セルにおける放電を容易に制御し、放電遅れを小さくして高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。さらに、放電ガス中のXe分圧を5%〜30%と高くした場合でも、放電領域を制限して電流を制御し、輝度の飽和を防止することが可能となる。   With this configuration, the auxiliary discharge cell can be made smaller to easily control the discharge in the main discharge cell, and the discharge delay can be reduced to realize high-speed and stable address discharge, which displays a high-quality image suitable for high definition. can do. Furthermore, even when the Xe partial pressure in the discharge gas is increased to 5% to 30%, it is possible to limit the discharge region to control the current and prevent luminance saturation.

さらに、放電ガスが、XeとNeおよび/またはHeとを含んでもよく、より高Xe分圧で高輝度のPDPを実現することができる。   Furthermore, the discharge gas may contain Xe and Ne and / or He, and a high-luminance PDP can be realized with a higher Xe partial pressure.

さらに、凹部は円柱形状、円錐形状、楕円柱形状、楕円錐形状、角部が曲面を有する多角柱形状であることが望ましい。この構成により、誘電体層に凹部を形成して焼成する際に、凹部のコーナー部に応力が集中し凹部の形状が変形するのを抑制することが可能になる。したがって、誘電体層に安定した形状の凹部を形成することができる。   Furthermore, it is desirable that the concave portion has a cylindrical shape, a conical shape, an elliptical column shape, an elliptical cone shape, and a polygonal column shape in which corners have curved surfaces. With this configuration, when the concave portion is formed in the dielectric layer and fired, it is possible to suppress the stress from being concentrated on the corner portion of the concave portion and deformation of the concave portion. Therefore, a concave portion having a stable shape can be formed in the dielectric layer.

さらに、主放電セル毎に少なくとも2つの凹部を形成することが望ましく、放電を凹部の底面から放電ギャップを挟んで突出する部分を超えて放電し、放電距離を伸ばすことが可能になる。したがって、放電ガス中のXeが励起される確率が増加し、放電の制御と高効率を両立することができる。さらに、放電は凹部の底面のみで発生するため、セル内部の放電位置をセル中央から分散させることができる。   Furthermore, it is desirable to form at least two recesses for each main discharge cell, and it is possible to discharge the discharge beyond the portion protruding from the bottom surface of the recess with the discharge gap interposed therebetween, thereby extending the discharge distance. Therefore, the probability that Xe in the discharge gas is excited increases, and both discharge control and high efficiency can be achieved. Furthermore, since discharge occurs only on the bottom surface of the recess, the discharge position inside the cell can be dispersed from the center of the cell.

さらに、2つの凹部が溝部によって連結されていることが望ましく、溝部から放電を発生させることができ、放電の種火としての役割をもたせ、放電電圧を低下させることができ、効率を向上させることができる。   Further, it is desirable that the two concave portions are connected by the groove portion, the discharge can be generated from the groove portion, the role as a discharge igniter, the discharge voltage can be lowered, and the efficiency is improved. Can do.

さらに、表示電極をそれぞれ放電電極と放電電極に給電するためのバス電極とにより構成するとともに、表示電極を表示ライン毎に放電ギャップを介して対向配列し、表示電極の放電電極を凹部の底部領域においてバス電極から垂直に放電ギャップに向けて突出させて形成することが望ましい。   Furthermore, the display electrodes are each composed of a discharge electrode and a bus electrode for supplying power to the discharge electrode, the display electrodes are arranged to face each other via a discharge gap for each display line, and the discharge electrode of the display electrode is arranged at the bottom region of the recess. In this case, it is desirable to form the protrusion vertically from the bus electrode toward the discharge gap.

この構成により、放電電極を隔壁から離し、隔壁付近に蓄積される電荷を抑制することが可能となる。したがって、主放電セルにおける放電を凹部の底面に制限し、効率の向上を図ることができる。   With this configuration, it is possible to suppress the charge accumulated in the vicinity of the partition by separating the discharge electrode from the partition. Therefore, the discharge in the main discharge cell can be limited to the bottom surface of the recess to improve the efficiency.

さらに、凹部の底部領域において放電ギャップを介して対向する放電電極の幅が、凹部の幅と同等またはそれよりも小さいことが望ましく、書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。したがって、PDPの駆動マージンを広く取ることができる。   Further, it is desirable that the width of the discharge electrode facing through the discharge gap in the bottom region of the recess is equal to or smaller than the width of the recess, and discharge is likely to occur between the scan electrode and the data electrode during writing. It becomes possible to do. Therefore, a wide driving margin of the PDP can be taken.

さらに、凹部の底部領域において放電ギャップを介して対向する放電電極が、複数に分割されていることが望ましく、書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。したがって、PDPの駆動マージンを広く取ることができる。   Furthermore, it is desirable that the discharge electrodes facing each other through the discharge gap in the bottom region of the recess are divided into a plurality of parts, and it becomes possible to easily generate a discharge between the scan electrode and the data electrode at the time of writing. . Therefore, a wide driving margin of the PDP can be taken.

さらに、凹部の底部領域において放電ギャップを介して対向する放電電極は、当該電極面がくりぬかれていることが望ましく、放電電極の面積の縮小して書込み時に走査電極とデータ電極との間で放電を発生しやすくすることが可能となる。   Furthermore, it is desirable that the electrode surface facing the discharge electrode through the discharge gap in the bottom region of the recess is hollowed out, and the discharge electrode is reduced in area so that a discharge is generated between the scan electrode and the data electrode at the time of writing. Can be easily generated.

さらに、放電電極が透明電極であることが望ましく、放電電極の光透過率を高め、蛍光体の発光を効率よく取り出すことができる。   Furthermore, it is desirable that the discharge electrode is a transparent electrode, so that the light transmittance of the discharge electrode can be increased and the light emission of the phosphor can be efficiently extracted.

さらに、表示電極およびデータ電極で形成される主放電セルにおいて、表示電極を覆う誘電体層が表示電極と重なり合うように凹部を有し、凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるように構成することが望ましい。   Further, in the main discharge cell formed by the display electrode and the data electrode, the dielectric layer covering the display electrode has a recess so as to overlap the display electrode, and the area where the recess and the scan electrode overlap is defined as the recess and the sustain electrode. It is desirable to configure so that is larger than the overlapping area.

この構成により、書込み動作時において走査電極とデータ電極との間での書込み放電を確実に発生させることが可能となる。   With this configuration, it is possible to reliably generate an address discharge between the scan electrode and the data electrode during the address operation.

さらに、主放電セルにおける凹部の位置を、走査電極側に片寄ったものとすることで、凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるように構成することが望ましい。この構成により、簡単に凹部と走査電極とが重なり合う面積を、凹部と維持電極とが重なり合う面積より大きくなるようにすることができる。   Further, the position of the recess in the main discharge cell is offset toward the scan electrode, so that the area where the recess and the scan electrode overlap is larger than the area where the recess and the sustain electrode overlap. desirable. With this configuration, the area where the recess and the scan electrode overlap can be easily made larger than the area where the recess and the sustain electrode overlap.

さらに、走査電極と維持電極とはそれぞれ透明電極と金属材料のバス電極とを備え、凹部が走査電極とは少なくともバス電極と重なり合い、維持電極とは透明電極とのみ重なり合うように、走査電極側に片寄っていることが望ましい。この構成により、電気抵抗の小さい走査電極上の誘電体層に電荷がさらに溜まりやすく、書込み期間での書込み放電をさらに確実に発生させることができる。   Further, each of the scan electrode and the sustain electrode is provided with a transparent electrode and a bus electrode made of a metal material, and the concave portion overlaps at least the bus electrode with the scan electrode and on the scan electrode side so that the sustain electrode overlaps only with the transparent electrode. It is desirable to be offset. With this configuration, charges are more likely to accumulate in the dielectric layer on the scan electrode having a low electrical resistance, and address discharge in the address period can be more reliably generated.

さらに、表示電極を覆う誘電体層を少なくとも2層構造とし誘電体層の放電空間側の表面に凹部を形成することが望ましい。この構成により、誘電体層の凹部の形成が容易になる。   Furthermore, it is desirable that the dielectric layer covering the display electrode has at least a two-layer structure and a recess is formed on the surface of the dielectric layer on the discharge space side. With this configuration, it becomes easy to form the concave portion of the dielectric layer.

さらに、誘電体層は、表示電極を覆うように形成した下層の誘電体層と、その上を覆うように放電空間側に形成された上層の誘電体層とから構成し、上層の誘電体層をくりぬいて凹部を形成することが望ましい。この構成により、下層の誘電体層を形成した後、上層の誘電体層にエッチングなどを施すことにより容易に凹部を形成することができる。   Furthermore, the dielectric layer is composed of a lower dielectric layer formed so as to cover the display electrode, and an upper dielectric layer formed on the discharge space side so as to cover the upper dielectric layer. It is desirable to form a recess by hollowing out. With this configuration, after forming the lower dielectric layer, the recesses can be easily formed by etching the upper dielectric layer.

また、凹部の底面が下層の誘電体層となるように上層の誘電体層をくりぬいて形成することが望ましい。この構成により、上層の誘電体層を形成する工程で露光パターンなどにより、容易に凹部を形成することができる。   Further, it is desirable to form the upper dielectric layer by hollowing out so that the bottom surface of the recess becomes the lower dielectric layer. With this configuration, the concave portion can be easily formed by an exposure pattern or the like in the step of forming the upper dielectric layer.

さらに、誘電体層を誘電率の異なる少なくとも2層構造とすることが望ましく、主放電セルにおける放電を容易に制御することが可能となる。   Furthermore, it is desirable that the dielectric layer has at least a two-layer structure having different dielectric constants, and discharge in the main discharge cell can be easily controlled.

さらに、上層の誘電体層の誘電率を下層の誘電体層の誘電率よりも小さくすることが望ましく、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中的に形成し、放電を容易に制御できる。   Furthermore, it is desirable to make the dielectric constant of the upper dielectric layer smaller than the dielectric constant of the lower dielectric layer, to increase the capacity of the bottom surface of the concave portion where the thickness of the dielectric layer is reduced, and Electric charges are concentrated on the bottom surface of the recess, and discharge can be easily controlled.

さらに、誘電体層を軟化点の異なる材料により形成した少なくとも2層構造とすることが望ましく、さらに上層の誘電体層を形成する材料の軟化点を下層の誘電体層を形成する材料の軟化点よりも小さくすることが望ましい。   Furthermore, it is desirable that the dielectric layer has at least a two-layer structure formed of materials having different softening points. Further, the softening point of the material forming the upper dielectric layer is different from the softening point of the material forming the lower dielectric layer. It is desirable to make it smaller.

このような構成とすることにより、下層を焼成した後に上層を塗布、乾燥し、焼成する段階や、その後の熱プロセスにより下層が再軟化することがない。したがって、安定した形状の凹部を形成することができる。   By adopting such a configuration, the lower layer is not softened again by the step of applying, drying and baking the upper layer after the lower layer is fired, or by the subsequent thermal process. Therefore, a concave portion having a stable shape can be formed.

さらに、誘電体層は、ZnO−B23−SiO2系の混合物、PbO−B23−SiO2系の混合物、PbO−B23−SiO2−Al23系の混合物、PbO−ZnO−B23−SiO2系の混合物、Bi23−B23−SiO2系の混合物の中から選ばれるガラス粉末により構成することが望ましい。この構成により、誘電体層を形成する材料の中から誘電率の異なる材料あるいは軟化点の異なる材料を任意に選択することが可能になる。 Furthermore, the dielectric layer is composed of a ZnO—B 2 O 3 —SiO 2 based mixture, a PbO—B 2 O 3 —SiO 2 based mixture, or a PbO—B 2 O 3 —SiO 2 —Al 2 O 3 based mixture. It is desirable to use a glass powder selected from a PbO—ZnO—B 2 O 3 —SiO 2 based mixture and a Bi 2 O 3 —B 2 O 3 —SiO 2 based mixture. With this configuration, it is possible to arbitrarily select materials having different dielectric constants or materials having different softening points from materials forming the dielectric layer.

また、本発明のPDPは、互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極とデータ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、第1の基板上の走査電極および維持電極と第2の基板上のデータ電極とが交差する方向に対向配置して放電空間を形成するとともに、走査電極および維持電極とデータ電極とを備えた複数の主放電セルと、主放電セルに隣接して隔壁により区画された隙間部および走査電極とプライミング電極とを備えたプライミング放電セルとを形成し、誘電体層の放電空間側の表面に主放電セル毎に凹部を具備し、1フィールド期間を初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成し、サブフィールドの書込み期間において、プライミング電極の各々に対応する走査電極の走査に先だって対応する走査電極との間でプライミング放電を発生させるための電圧をプライミング電極の各々に印加している。   In addition, the PDP of the present invention includes a first substrate having a pair of display electrodes including a plurality of scan electrodes and a plurality of sustain electrodes that are arranged in parallel to each other and covered with a dielectric layer, and a plurality of parallel arrangements. A scan electrode and a sustain electrode on the first substrate intersect with a data electrode on the second substrate on a second substrate having a data electrode and a plurality of priming electrodes arranged in a direction intersecting the data electrode A plurality of main discharge cells having scan electrodes, sustain electrodes, and data electrodes, and gap portions and scan electrodes adjacent to the main discharge cells and partitioned by barrier ribs. And a priming discharge cell having a priming electrode, and a concave portion for each main discharge cell on the surface of the dielectric layer on the discharge space side, wherein one field period is an initialization period, an address period, and a sustain period And a voltage for generating a priming discharge with the corresponding scan electrode prior to the scan of the scan electrode corresponding to each of the priming electrodes in the subfield address period. Applied to each.

この構成により、サブフィールドの書込み期間において各々の走査電極の走査に先だって、第1の基板と第2の基板との上下方向でプライミング放電を発生させるとともに、誘電体層の膜厚の薄くなった凹部の底面の容量を大きくし、放電のための電荷を凹部の底面に集中させて主放電セルにおける放電を容易に制御することが可能となる。したがって、補助放電セルを小さくしてプライミング放電を安定的に形成することができる。また、各主放電セルの書込み動作の直前に発生させたプライミング放電から十分なプライミングが供給された状態で、書込み放電を行うことが可能となる。これにより、放電遅れが小さく、高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。   With this configuration, prior to scanning of each scan electrode in the subfield address period, priming discharge is generated in the vertical direction between the first substrate and the second substrate, and the thickness of the dielectric layer is reduced. It is possible to easily control the discharge in the main discharge cell by increasing the capacity of the bottom surface of the recess and concentrating the charge for discharge on the bottom surface of the recess. Therefore, the auxiliary discharge cell can be made small and the priming discharge can be stably formed. In addition, the address discharge can be performed in a state in which sufficient priming is supplied from the priming discharge generated immediately before the address operation of each main discharge cell. Thereby, discharge delay is small, high-speed and stable address discharge can be realized, and a high-quality image suitable for high definition can be displayed.

以上のように本発明によれば、プライミング放電を小さな空間で確実に、しかも、書込み動作を安定かつ高速に行うことができるため、パネルが高精細化した場合でも書込み時の放電遅れが小さく書込み特性が良好なPDPを提供することができる。   As described above, according to the present invention, since the priming discharge can be reliably performed in a small space and the address operation can be performed stably and at high speed, the discharge delay at the time of address can be reduced even when the panel has high definition. A PDP having good characteristics can be provided.

以下、本発明の実施の形態におけるPDPについて、図面を用いて説明する。   Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態1)
まず、図1〜図4により、本発明の実施の形態1におけるPDPの構造について説明する。図1は本発明の実施の形態1におけるPDPの構造を示す断面図、図2は第1の基板である前面板側の電極配列を示す平面図、図3は前面板側の放電セル部分の構造を示す斜視図、図4は第2の基板である背面板側の構造を示す斜視図である。
(Embodiment 1)
First, the structure of the PDP in the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view showing the structure of a PDP according to Embodiment 1 of the present invention, FIG. 2 is a plan view showing an electrode arrangement on the front plate side which is the first substrate, and FIG. FIG. 4 is a perspective view showing the structure on the side of the back plate as the second substrate.

図1、図2に示すように、ガラス製の前面基板1と背面基板2とが放電空間3を挟んで対向配置され、放電空間3には放電によって紫外線を放射するNe(ネオン)およびXe(キセノン)などの混合ガスが封入されている。   As shown in FIGS. 1 and 2, a glass front substrate 1 and a rear substrate 2 are disposed to face each other with a discharge space 3 interposed therebetween, and Ne (neon) and Xe (Xe) that radiate ultraviolet rays by a discharge are disposed in the discharge space 3. A mixed gas such as xenon) is enclosed.

前面基板1上には、走査電極6と維持電極7とが放電ギャップ18を挟んで互いに平行に対をなして複数形成されている。走査電極6と維持電極7は、それぞれ透明電極6a、7aと、透明電極6a、7a上に形成され電気的に接続されたCr/Cu/CrまたはAgなどからなるバス電極6b、7bとから構成されている。また、バス電極6b、7bが形成されている側の走査電極6−維持電極7間には黒色材料からなる光吸収層8が設けられ、走査電極6のバス電極6bの突出部6b’は光吸収層8上にまで突出して形成されている。さらに、一対の走査電極6と維持電極7とからなる表示電極、および光吸収層8を覆うように誘電体層4が形成され、誘電体層4を覆って保護膜5が形成されている。ここで、図3に示すように、誘電体層4の表面には各放電セル11毎に凹部17が形成され、誘電体層4は各発光画素領域において厚みの厚い部分と薄い部分を有する構造としている。   On the front substrate 1, a plurality of scanning electrodes 6 and sustaining electrodes 7 are formed in parallel with each other across a discharge gap 18. Scan electrode 6 and sustain electrode 7 are each composed of transparent electrodes 6a and 7a and bus electrodes 6b and 7b made of Cr / Cu / Cr or Ag formed on and transparently connected to transparent electrodes 6a and 7a. Has been. Further, a light absorption layer 8 made of a black material is provided between the scan electrode 6 and the sustain electrode 7 on the side where the bus electrodes 6b and 7b are formed, and the protrusion 6b ′ of the bus electrode 6b of the scan electrode 6 It is formed so as to protrude onto the absorption layer 8. Furthermore, the dielectric layer 4 is formed so as to cover the display electrode composed of the pair of scanning electrodes 6 and the sustain electrodes 7 and the light absorption layer 8, and the protective film 5 is formed so as to cover the dielectric layer 4. Here, as shown in FIG. 3, a concave portion 17 is formed for each discharge cell 11 on the surface of the dielectric layer 4, and the dielectric layer 4 has a structure having a thick part and a thin part in each light emitting pixel region. It is said.

背面基板2上には、データ電極9が互いに平行に複数形成され、このデータ電極9を覆うように誘電体層15が形成され、その上に発光画素領域となる複数の放電セル11を区画するための隔壁10が形成されている。図2に示すように、一対の走査電極6と維持電極7とからなる表示電極と隔壁10で囲まれた領域が発光画素領域19となり、隣接する放電セル11に挟まれ光吸収層8が形成された領域が非発光領域20となっている。また、隔壁10は、図4に示すように、データ電極9と平行な方向に延びる縦壁部10aと、放電セル11を形成しかつ放電セル11の間に隙間部13を形成する横壁部10bとで構成されている。そして、隙間部13にはプライミング電極14がデータ電極9と直交する方向に形成され、プライミング空間13aを構成している。そして、隔壁10により区画された放電セル11に対応する背面基板2の誘電体層15の表面と隔壁10の側面とに蛍光体層12が設けられている。   On the back substrate 2, a plurality of data electrodes 9 are formed in parallel to each other, a dielectric layer 15 is formed so as to cover the data electrodes 9, and a plurality of discharge cells 11 serving as light emitting pixel regions are partitioned thereon. A partition wall 10 is formed. As shown in FIG. 2, a region surrounded by the display electrode including the pair of scanning electrodes 6 and the sustain electrode 7 and the partition wall 10 becomes a light emitting pixel region 19, and is formed between the adjacent discharge cells 11 to form the light absorption layer 8. This area is a non-light emitting area 20. As shown in FIG. 4, the barrier rib 10 includes a vertical wall portion 10 a extending in a direction parallel to the data electrode 9 and a horizontal wall portion 10 b forming the discharge cells 11 and forming the gap portions 13 between the discharge cells 11. It consists of and. A priming electrode 14 is formed in the gap 13 in a direction orthogonal to the data electrode 9 to form a priming space 13a. A phosphor layer 12 is provided on the surface of the dielectric layer 15 of the back substrate 2 and the side surfaces of the barrier rib 10 corresponding to the discharge cells 11 partitioned by the barrier rib 10.

前面基板1と背面基板2を対向配置して封着する際、前面基板1上に形成された走査電極6のバス電極6bのうちの光吸収層8上に突出した突出部6b’が、背面基板2上に形成されたプライミング電極14と平行にかつプライミング空間13aを挟んで対向するように位置合わせする。すなわち、PDPは、前面基板1側に形成された突出部6b’と、背面基板2側に形成されたプライミング電極14との間でプライミング放電を行う構成となっている。   When the front substrate 1 and the rear substrate 2 are arranged to face each other and sealed, the protruding portion 6b ′ protruding on the light absorption layer 8 of the bus electrodes 6b of the scanning electrode 6 formed on the front substrate 1 is formed on the rear surface. Alignment is performed in parallel with the priming electrode 14 formed on the substrate 2 so as to face each other with the priming space 13a interposed therebetween. That is, the PDP is configured to perform priming discharge between the protruding portion 6b 'formed on the front substrate 1 side and the priming electrode 14 formed on the back substrate 2 side.

つぎに、実施の形態1における放電領域の制御に関して、図5を用いて説明する。図5(a)に示すように、誘電体層4の膜厚の薄くなった凹部17の底面は容量が大きくなるため、放電のための電荷は凹部17の底面に集中的に形成されることとなり、放電領域Aを制限することができる。また、凹部17の底面では、それ以外の部分に比べて誘電体層4の膜厚が薄いため、放電の開始はこの底面から発生することになる。逆にいえば、凹部17の底面以外は誘電体層4の膜厚が厚くなるため、その部分の容量が低下し、その部分に存在する電荷は少なくなる。さらに、誘電体層4の膜厚が厚いため放電電圧も上昇する。これらの効果により、放電は、凹部17の底面に制限されることとなる。実施の形態1では、この原理を応用することで、凹部17のサイズを変更すればその部分に形成される電荷の量を任意に制御することができる。これにより、PDPの発光効率を高め、隣接セルとのクロストークを大幅に抑制することができる。   Next, the control of the discharge region in the first embodiment will be described with reference to FIG. As shown in FIG. 5A, the capacitance of the bottom surface of the concave portion 17 where the thickness of the dielectric layer 4 is reduced increases, so that charges for discharge are concentrated on the bottom surface of the concave portion 17. Thus, the discharge area A can be limited. In addition, since the thickness of the dielectric layer 4 is thinner at the bottom surface of the recess 17 than at the other portions, the discharge starts from this bottom surface. In other words, since the thickness of the dielectric layer 4 is increased except for the bottom surface of the concave portion 17, the capacity of the portion is reduced, and the electric charge existing in the portion is reduced. Furthermore, since the dielectric layer 4 is thick, the discharge voltage also increases. Due to these effects, the discharge is limited to the bottom surface of the recess 17. In the first embodiment, by applying this principle, if the size of the concave portion 17 is changed, the amount of charge formed in that portion can be arbitrarily controlled. Thereby, the light emission efficiency of PDP can be improved and crosstalk with an adjacent cell can be suppressed significantly.

これに対し、図5(b)に示すような凹部のない従来の構造では、誘電体層4の膜厚が一定であるため、容量が誘電体層4の面上で一定である。そのため、放電領域Bが電極付近に広がって、放電領域以外の遮蔽される部分の蛍光体を発光させるため効率が低下し、隣接セルに近い部分まで電荷が形成され隣接セルとの誤放電が発生しやすい。   On the other hand, in the conventional structure having no recess as shown in FIG. 5B, the thickness of the dielectric layer 4 is constant, so that the capacitance is constant on the surface of the dielectric layer 4. As a result, the discharge area B spreads near the electrode, causing the phosphors in the shielded area other than the discharge area to emit light, resulting in a decrease in efficiency, and charges are formed up to the area close to the adjacent cell, causing erroneous discharge with the adjacent cell. It's easy to do.

ところで、PDPの高効率化を達成するためには、放電を制御し遮蔽される部分での放電を極力抑制することが必要である。この効率向上の手法の1つとして、表示電極のバス電極6b、7b上の誘電体層4の膜厚を厚くしてバス電極6b、7bでマスクされる部分の発光を抑制する方法が知られている。この場合は、電極に対して垂直な方向の発光は抑制されるが、電極と平行方向の放電は抑制されず、隔壁近傍まで放電が広がり、効率が低下する恐れがある。さらに、隔壁付近で放電を行うと隔壁が負に帯電し正イオンをひきつけるため、イオン爆撃を受けてエッチングされることが知られている。これにより、エッチングされた隔壁が蛍光体に降り積もるなどして、特性を劣化させる恐れがある。また、放電を抑制するために誘電体層4の膜厚を厚くすると、データ電極9から前面基板1の電極までの距離が長くなり、書込み時の電圧が上昇する恐れが生じる。   By the way, in order to achieve high efficiency of the PDP, it is necessary to control the discharge and suppress the discharge in the shielded portion as much as possible. As one of the techniques for improving the efficiency, there is known a method of suppressing the light emission of the portions masked by the bus electrodes 6b and 7b by increasing the film thickness of the dielectric layer 4 on the bus electrodes 6b and 7b of the display electrodes. ing. In this case, light emission in a direction perpendicular to the electrode is suppressed, but discharge in a direction parallel to the electrode is not suppressed, and the discharge spreads to the vicinity of the partition wall, which may reduce efficiency. Furthermore, it is known that when discharge is performed in the vicinity of the partition wall, the partition wall is negatively charged and attracts positive ions. As a result, the etched barrier ribs may fall on the phosphor, and the characteristics may be deteriorated. Further, if the thickness of the dielectric layer 4 is increased in order to suppress discharge, the distance from the data electrode 9 to the electrode of the front substrate 1 becomes longer, and the voltage at the time of writing may increase.

また、本発明の実施の形態1によれば、図4に示すように、背面基板2の隙間部13には、この隙間部13内の空間において前面基板1と背面基板2間で放電を生じさせるための第4電極となるプライミング電極14がデータ電極9と直交する方向に形成され、隙間部13によってプライミング放電セルが形成されている。また、この隙間部13は、データ電極9と直交する方向に連続的に形成されている。また、図1に示すように、このプライミング電極14は、データ電極9を覆う誘電体層15上に形成され、このプライミング電極14を覆うようにさらに誘電体層16が形成されており、データ電極9よりも隙間部13内の空間に近い位置に形成されている。そして走査電極6のバス電極6bの一部が、隙間部13に対応する位置に延長して光吸収層8上に形成されている。すなわち、隣接した走査電極6のうち、隙間部13の領域の方向に突出したバス電極6bと、背面基板2側に形成されたプライミング電極14との間でプライミング放電が行われる。   Further, according to the first embodiment of the present invention, as shown in FIG. 4, a discharge is generated between the front substrate 1 and the rear substrate 2 in the gap 13 of the rear substrate 2 in the space in the gap 13. A priming electrode 14 serving as a fourth electrode is formed in a direction orthogonal to the data electrode 9, and a priming discharge cell is formed by the gap portion 13. The gap 13 is continuously formed in a direction orthogonal to the data electrode 9. As shown in FIG. 1, the priming electrode 14 is formed on a dielectric layer 15 covering the data electrode 9, and a dielectric layer 16 is further formed so as to cover the priming electrode 14. It is formed at a position closer to the space in the gap 13 than 9. A part of the bus electrode 6 b of the scan electrode 6 is formed on the light absorption layer 8 so as to extend to a position corresponding to the gap portion 13. That is, a priming discharge is performed between the bus electrode 6b protruding in the direction of the gap 13 in the adjacent scanning electrodes 6 and the priming electrode 14 formed on the back substrate 2 side.

なお、図1ではプライミング電極14を覆うようにさらに誘電体層16が形成されているが、この誘電体層16は形成しなくてもよい。   In FIG. 1, a dielectric layer 16 is further formed so as to cover the priming electrode 14. However, the dielectric layer 16 may not be formed.

また、本発明の実施の形態1では、背面基板2に隔壁10として縦壁部10aと横壁部10bとを設けて略矩形の放電セル11を形成するとともに、隙間部13は走査電極6および維持電極7と並行して形成された空間としているが、このような放電セル形状に限定されず、隔壁が蛇行して放電セルを形成している場合などでも適用可能であることはいうまでもない。   In the first embodiment of the present invention, the rear substrate 2 is provided with the vertical wall portion 10a and the horizontal wall portion 10b as the partition wall 10 to form the substantially rectangular discharge cell 11, and the gap portion 13 is formed of the scanning electrode 6 and the sustain electrode. Although the space formed in parallel with the electrode 7 is not limited to such a discharge cell shape, it is needless to say that the present invention can also be applied to a case where a partition wall meanders to form a discharge cell. .

つぎに、実施の形態1におけるPDPを駆動するための構造、および駆動波形とそのタイミングについて説明する。図6はPDPの電極配列図である。列方向にm列のデータ電極D1〜Dm(図1のデータ電極9)が配列され、行方向にn行の走査電極SC1〜SCn(図1の走査電極6)とn行の維持電極SU1〜SUn(図1の維持電極7)とが交互に配列されている。さらに、走査電極SC1〜SCnの突出部6b’と対向するようにn行のプライミング電極PR1〜PRnが配列されている。そして、一対の走査電極SCi、維持電極SUi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とを含む放電セルCi,j(図1の放電セル11)が放電空間内にm×n個形成され、隙間部13には走査電極SCiの突出部6b’とプライミング電極PRiとを含むプライミング空間PCi(図1のプライミング空間13a)がn行形成されている。 Next, a structure for driving the PDP in the first embodiment, a drive waveform and its timing will be described. FIG. 6 is an electrode array diagram of the PDP. M columns of data electrodes D 1 to D m (data electrode 9 in FIG. 1) are arranged in the column direction, and n rows of scan electrodes SC 1 to SC n (scan electrode 6 in FIG. 1) and n rows of data electrodes are arranged in the row direction. Sustain electrodes SU 1 to SU n (sustain electrodes 7 in FIG. 1) are alternately arranged. Furthermore, n rows of priming electrodes PR 1 to PR n are arranged so as to face the protruding portions 6b ′ of the scan electrodes SC 1 to SC n . A discharge cell C i, j (discharge cell 11 in FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). ) Are formed in the discharge space, and the gap portion 13 includes n rows of priming spaces PC i (priming spaces 13a in FIG. 1) including the protruding portions 6b ′ of the scanning electrodes SC i and the priming electrodes PR i . Is formed.

図7は、PDPの駆動方法を示す駆動波形図である。本実施の形態においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成されているが、それぞれのサブフィールドは維持期間における維持パルスの数が異なる以外は同様の動作を行うため、1つのサブフィールドにおける動作について以下に説明する。   FIG. 7 is a drive waveform diagram showing a method of driving the PDP. In this embodiment, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, but each subfield is the same except that the number of sustain pulses in the sustain period is different. In order to perform the above operation, the operation in one subfield will be described below.

初期化期間前半部では、データ電極D1〜Dm、維持電極SU1〜SUnおよびプライミング電極PR1〜PRnをそれぞれ0(V)に保持し、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下の電圧Vi1から、放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRnとの間でそれぞれ1回目の微弱な初期化放電が起こり、走査電極SC1〜SCn上部に負の壁電圧が蓄積されるとともに、データ電極D1〜Dm上部、維持電極SU1〜SUn上部およびプライミング電極PR1〜PRn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧をあらわす。 In half of the initializing period, holds the data electrodes D 1 to D m, sustain electrodes SU 1 to SU n and priming electrodes PR 1 to PR n to each 0 (V), the scan electrodes SC 1 to SC n, A ramp waveform voltage that gradually rises from voltage V i1 that is equal to or lower than the discharge start voltage to voltage V i2 that exceeds the discharge start voltage is applied to sustain electrodes SU 1 to SU n . While this ramp waveform voltage rises, the first weakness is respectively present between scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n , data electrodes D 1 to D m , and priming electrodes PR 1 to PR n. Initial discharge occurs, negative wall voltage is accumulated on scan electrodes SC 1 to SC n , data electrodes D 1 to D m , sustain electrodes SU 1 to S n and priming electrodes PR 1 to PR A positive wall voltage is accumulated at the top of n . Here, the wall voltage at the top of the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode.

初期化期間後半部では、維持電極SU1〜SUnを正電圧Veに保ち、走査電極SC1〜SCnには、維持電極SU1〜SUnに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dm、プライミング電極PR1〜PRnとの間でそれぞれ2回目の微弱な初期化放電が起こる。そして、走査電極SC1〜SCn上部の負の壁電圧および維持電極SU1〜SUn上部の正の壁電圧が弱められ、データ電極D1〜Dm上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR1〜PRn上部の正の壁電圧もプライミング動作に適した値に調整される。以上により初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes SU 1 to SU n to a positive voltage Ve, the scan electrodes SC 1 to SC n, the voltage V i3 which is a discharge start voltage or less with respect to sustain electrodes SU 1 to SU n Is applied with a ramp waveform voltage that gently falls toward voltage V i4 exceeding the discharge start voltage. During this time, a second weak initializing discharge occurs between the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n , the data electrodes D 1 to D m , and the priming electrodes PR 1 to PR n . Then, the negative wall voltage above scan electrodes SC 1 -SC n and the positive wall voltage above sustain electrodes SU 1 -SU n are weakened, and the positive wall voltage above data electrodes D 1 -D m is used for the write operation. The positive wall voltage above the priming electrodes PR 1 to PR n is also adjusted to a value suitable for the priming operation. This completes the initialization operation.

書込み期間では、走査電極SC1〜SCnを一旦電圧Vcに保持する。そして、1行目のプライミング電極PR1に電圧Vpを印加する。特にこの場合、電圧Vpは走査電極SC1〜SCnの電圧変化分(Vc−Vi4)を十分に超える高い電圧である。すると、プライミング電極PR1と走査電極SC1の突出部6b’との間でプライミング放電が発生し、1行目の走査電極SC1に対応する1行目の放電セルC1,1〜C1,m内部にプライミングが拡散する。 In the address period, scan electrodes SC 1 to SC n are temporarily held at voltage Vc. Then, the voltage Vp is applied to the priming electrode PR 1 in the first row. Particularly in this case, the voltage Vp is a high voltage sufficiently exceeding the voltage change (Vc−V i4 ) of the scan electrodes SC 1 to SC n . Then, priming electrodes priming discharges are generated between the PR 1 and the projection 6b of the scanning electrodes SC 1 ', 1 row scanning corresponding to the electrodes SC 1 1 row discharge cells C 1, 1 -C 1 Priming diffuses inside m .

つぎに、1行目の走査電極SC1に走査パルス電圧Vaを印加するとともに、データ電極D1〜Dmのうち1行目に表示すべき画像信号に対応するデータ電極Dk(kは1〜mの整数をあらわす)に正の書込みパルス電圧Vdを印加する。このとき書込みパルス電圧Vdを印加したデータ電極Dkと走査電極SC1との交差部で放電が発生し、対応する放電セルC1,kの維持電極SU1と走査電極SC1との間の放電に進展する。そして、放電セルC1,kの走査電極SC1上部に正の壁電圧が蓄積され、維持電極SU1上部に負の壁電圧が蓄積される。この結果、1行目の走査電極SC1を含む1行目の放電セルC1,kの放電は、その直前に走査電極SC1とプライミング電極PR1との間で発生したプライミング放電から十分なプライミングが供給された状態で発生するため、放電遅れが非常に小さく、高速かつ安定な放電となる。さらに、1行目の走査電極SC1による書込み動作と同時に、2行目の走査電極SC2に対応するプライミング電極PR2に電圧Vpを印加し、プライミング放電を発生させ、2行目の走査電極SC2に対応する2行目の放電セルC2,1〜C2,m内部にプライミングを拡散させる。 Next, the scan pulse voltage Va is applied to the scan electrode SC 1 in the first row, and the data electrode D k (k is 1) corresponding to the image signal to be displayed in the first row among the data electrodes D 1 to D m. A positive write pulse voltage Vd is applied. In this case the discharge at the intersection between the address pulse voltage data electrode D k of applying a Vd and scan electrodes SC 1 is generated, during the corresponding discharge cell C 1, sustain electrodes SU 1 to k and the scan electrodes SC 1 Progresses to discharge. A positive wall voltage is accumulated on scan electrode SC 1 of discharge cell C 1, k , and a negative wall voltage is accumulated on sustain electrode SU 1 . As a result, the discharge of the discharge cell C 1, k in the first row including the scan electrode SC 1 in the first row is sufficient from the priming discharge generated between the scan electrode SC 1 and the priming electrode PR 1 immediately before that. Since the priming occurs in a supplied state, the discharge delay is very small and the discharge is fast and stable. Further, simultaneously with the address operation by the scan electrode SC 1 in the first row, the voltage Vp is applied to the priming electrode PR 2 corresponding to the scan electrode SC 2 in the second row to generate a priming discharge, thereby causing the scan electrode in the second row. The priming is diffused inside the discharge cells C 2,1 to C 2, m in the second row corresponding to SC 2 .

以下同様に、2行目の書込み放電を行うとともに3行目のプライミング放電を発生させる。このときの一連の書込み放電はその直前に発生したプライミング放電から十分なプライミングが供給された状態で発生するため放電遅れが小さく、したがって高速かつ安定な放電となる。   Similarly, address discharge in the second row is performed and priming discharge in the third row is generated. A series of address discharges at this time occurs in a state where sufficient priming is supplied from the priming discharge generated immediately before the discharge, so that the discharge delay is small, and thus the discharge is fast and stable.

同様の書込み動作をn行目の放電セルCn,kに至るまで行い、書込み動作が終了する。 A similar address operation is performed until the discharge cell C n, k in the n- th row , and the address operation is completed.

維持期間においては、走査電極SC1〜SCnおよび維持電極SU1〜SUnを0(V)に一旦戻した後、走査電極SC1〜SCnに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした放電セルCi,jにおける走査電極SCi上部と維持電極SUi上部との間の電圧は、維持パルス電圧Vsに加えて、書込み期間において走査電極SCi上部および維持電極SUi上部に蓄積された壁電圧が加算されるので放電開始電圧を超え維持放電が発生する。以降同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルCi,jに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n are once returned to 0 (V), and then positive sustain pulse voltage Vs is applied to scan electrodes SC 1 to SC n . At this time, the voltage between the discharge cell having caused the address discharge C i, and the scan electrode SC i upper part of j and sustain electrode SU i top, in addition to the sustain pulse voltage Vs, the scan electrodes SC i top and in the address period Since the wall voltage accumulated on the sustain electrode SU i is added, the discharge start voltage is exceeded and a sustain discharge is generated. Hereinafter, similarly, by applying a sustain pulse alternately to the scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n, discharge cells C i having generated the address discharge, the number of times of sustain pulses to j The sustain discharge is continuously performed.

図8は、プライミング放電からの時間経過と放電遅れとの関係に関する実験結果を示している。これにより、プライミング放電から10μs以内に書込みを行えば放電遅れの小さい書込みが可能であることが実験的に確認できる。   FIG. 8 shows the experimental results regarding the relationship between the passage of time from the priming discharge and the discharge delay. Accordingly, it can be experimentally confirmed that writing with a small discharge delay is possible if writing is performed within 10 μs from the priming discharge.

なお、AC型PDPの各電極は誘電体層に囲まれており放電空間と絶縁されているため直流成分は放電そのものには何ら寄与しない。したがって、これまで説明した駆動波形に直流成分を加えた波形を用いても同様の効果が得られることはいうまでもない。   Since each electrode of the AC type PDP is surrounded by a dielectric layer and insulated from the discharge space, the direct current component does not contribute to the discharge itself. Therefore, it goes without saying that the same effect can be obtained even if a waveform obtained by adding a DC component to the drive waveform described so far is used.

以上述べたように、実施の形態1によれば、プライミング放電を前面基板1に設けられた走査電極6と背面基板2に設けられたプライミング電極14との間で上下方向に発生させ、しかも、このプライミング電極14は隙間部13の領域にのみデータ電極9と直交して形成している。したがって、プライミング放電を隙間部13の領域のみで発生させることが可能になる。そのため、プライミング放電を前面基板1の面内で発生させる場合に比べ、隣接する放電セル11へプライミングに必要な粒子以上のプライミング粒子が供給されることによって発生するクロストークを抑制することができる。   As described above, according to the first embodiment, the priming discharge is generated in the vertical direction between the scanning electrode 6 provided on the front substrate 1 and the priming electrode 14 provided on the rear substrate 2, and The priming electrode 14 is formed orthogonally to the data electrode 9 only in the gap 13 region. Therefore, it is possible to generate priming discharge only in the region of the gap portion 13. Therefore, compared with the case where the priming discharge is generated in the plane of the front substrate 1, it is possible to suppress the crosstalk generated when the priming particles more than the particles necessary for the priming are supplied to the adjacent discharge cells 11.

さらに、プライミング放電を前面基板1の面内で発生させる場合には、安定したプライミング放電をさせるために電極間距離が必要となり、プライミング放電セルが大きくなる。その結果、全放電セルに占めるプライミング放電セルの面積が増加してパネル輝度が低下する。また、走査パルスを印加するタイミングで前面基板1の面内以外でプライミング放電を発生させようとすれば、走査電極6の一部を背面基板2側に配線するための構造や電極取り出し構造が複雑になったり、耐電圧を確保しにくいなどの課題がある。これに対し、前面基板1に設けられた走査電極6と背面基板2に設けられたプライミング電極14との間でプライミング放電を上下方向に発生させることで、プライミング放電セルを小さくでき、高精細化しても書込み特性に優れ、パネル輝度も向上したPDPを実現することができる。   Further, when the priming discharge is generated within the surface of the front substrate 1, a distance between the electrodes is necessary to cause a stable priming discharge, and the priming discharge cell becomes large. As a result, the area of the priming discharge cell occupying in all the discharge cells is increased, and the panel luminance is lowered. Further, if a priming discharge is generated outside the front substrate 1 at the timing of applying the scan pulse, the structure for wiring a part of the scan electrode 6 to the back substrate 2 side and the electrode extraction structure are complicated. And there are problems such as difficulty in securing a withstand voltage. On the other hand, by generating priming discharge in the vertical direction between the scanning electrode 6 provided on the front substrate 1 and the priming electrode 14 provided on the rear substrate 2, the priming discharge cell can be made smaller and higher definition. However, it is possible to realize a PDP having excellent writing characteristics and improved panel luminance.

また、プライミング放電を生じさせる隙間部13はデータ電極9と直交する方向に連続して形成されている。このため、プライミング電極14に沿って、長い隙間部13において生じるプライミング放電の放電バラツキを小さくすることができる。   Further, the gap portion 13 that causes priming discharge is formed continuously in a direction orthogonal to the data electrode 9. For this reason, the discharge variation of the priming discharge generated in the long gap portion 13 along the priming electrode 14 can be reduced.

また、従来の初期化放電のプライミングのみに依存した書込み放電とは異なり、各放電セルの書込み動作の直前に発生させたプライミング放電から十分なプライミングが供給された状態で隙間部の領域において確実に書込み放電を行うことができる。上記により、実施の形態1のPDPによれば、書込み時の放電遅れを効果的に低減することにより、高速かつ安定した書込み放電を実現でき、高精細化に好適な品質の高い画像を表示することができる。   In addition, unlike the address discharge that relies only on the priming of the initializing discharge, the priming discharge generated immediately before the address operation of each discharge cell is reliably supplied in the region of the gap portion with sufficient priming supplied. Address discharge can be performed. As described above, according to the PDP of the first embodiment, by effectively reducing the discharge delay at the time of writing, high-speed and stable address discharge can be realized, and a high-quality image suitable for high definition is displayed. be able to.

なお、図9に示すように、電極配列を、維持電極SU1−走査電極SC1−走査電極SC2−維持電極SU2−・・・となるように走査電極6と維持電極7とを2本ずつ交互に配列し、走査電極6同士が隣り合う部分に対応する隙間部13にのみプライミング電極14を形成する構造であっても、実施の形態1による方法を適用可能であることはいうまでもない。 As shown in FIG. 9, the scan electrode 6 and the sustain electrode 7 are arranged so that the electrode arrangement is sustain electrode SU 1 −scan electrode SC 1 −scan electrode SC 2 −sustain electrode SU 2 −. It goes without saying that the method according to the first embodiment can be applied even to a structure in which the priming electrodes 14 are formed only in the gaps 13 corresponding to the portions where the scanning electrodes 6 are adjacent to each other, alternately arranged one by one. Nor.

(実施の形態2)
以下、本発明の実施の形態2におけるPDPについて、図10〜図12を用いて説明する。実施の形態2は、実施の形態1に適用可能な放電セルの構造に関する応用例を示している。
(Embodiment 2)
Hereinafter, PDP in Embodiment 2 of this invention is demonstrated using FIGS. 10-12. The second embodiment shows an application example relating to the structure of the discharge cell applicable to the first embodiment.

図10、図11は前面板121の放電セル部分を拡大して示している。図面に示すように、誘電体層127は、一対の走査電極124と維持電極125とからなる表示電極を覆うように前面基板123上に形成した下層の誘電体層127aと、その上を覆うように放電空間側に形成され、下層の誘電体層127aと誘電率が異なる上層の誘電体層127bとから形成されている。そして、誘電体層127の誘電体層127bの表面には、放電セル毎に凹部127cが形成されている。この凹部127cは、上層の誘電体層127bのみを放電セル毎にくりぬいて形成し、凹部127cの底面が下層の誘電体層127aとなるように形成してもよい。また、好ましくは下層の誘電体層127aより上層の誘電体層127bの誘電率が小さくなるように形成する。   10 and 11 show the discharge cell portion of the front plate 121 in an enlarged manner. As shown in the drawing, the dielectric layer 127 covers the lower dielectric layer 127a formed on the front substrate 123 so as to cover the display electrode composed of the pair of scanning electrodes 124 and the sustain electrodes 125, and the upper layer. The lower dielectric layer 127a is formed on the discharge space side, and the upper dielectric layer 127b having a different dielectric constant is formed. A recess 127c is formed for each discharge cell on the surface of the dielectric layer 127b of the dielectric layer 127. The recess 127c may be formed by hollowing out only the upper dielectric layer 127b for each discharge cell so that the bottom surface of the recess 127c becomes the lower dielectric layer 127a. The dielectric layer 127b is preferably formed so that the dielectric constant of the upper dielectric layer 127b is lower than that of the lower dielectric layer 127a.

また、この誘電体層は、焼成することによってガラス焼結体(誘電体層)となるもので、含有されるガラス粉末としては、例えばZnO−B23−SiO2系の混合物、PbO−B23−SiO2系の混合物、PbO−B23−SiO2−Al23系の混合物、PbO−ZnO−B23−SiO2系の混合物、Bi23−B23−SiO2系の混合物などを挙げることができる。ここで、用いられるガラスの誘電率としては、前記ZnO−B23−SiO2系ガラスが最も低く、次いでPbO−B23−SiO2系、Bi23−B23−SiO2系と続く。実施の形態2においては、この誘電率の異なるガラス粉末を使用して誘電率の異なる誘電体層を形成するものである。 Moreover, this dielectric layer becomes a glass sintered body (dielectric layer) by firing. Examples of the contained glass powder include ZnO—B 2 O 3 —SiO 2 based mixture, PbO— B 2 O 3 —SiO 2 mixture, PbO—B 2 O 3 —SiO 2 —Al 2 O 3 mixture, PbO—ZnO—B 2 O 3 —SiO 2 mixture, Bi 2 O 3 —B Examples thereof include 2 O 3 —SiO 2 -based mixtures. Here, the dielectric constant of the glass used is the lowest in the ZnO—B 2 O 3 —SiO 2 glass, followed by the PbO—B 2 O 3 —SiO 2 system, Bi 2 O 3 —B 2 O 3 —. Continued with SiO 2 system. In the second embodiment, the glass layers having different dielectric constants are used to form dielectric layers having different dielectric constants.

実施の形態2においては、誘電体層127に凹部127cを形成することで、誘電体層の膜厚の薄くなった凹部127cの底面は容量が大きくなるため、放電のための電荷は凹部127cの底面に集中的に形成されることとなり、図11のAのように放電領域を制限することができる。また、誘電体層を2層構造として、上層の誘電体層127bの誘電率を低下させることにより容量を低下させ、上層の膜厚を厚くすることなくそこに溜まる電荷の量を減少させて放電を容易に制御できるようになる。したがって、図12に示す従来例では、放電領域が広がるために隣接セルとのクロストークなどが発生するが、本発明の実施の形態によればこれらの課題を解決することができる。   In the second embodiment, by forming the concave portion 127c in the dielectric layer 127, the bottom surface of the concave portion 127c having a thin dielectric layer is increased in capacity, so that the charge for discharge is reduced in the concave portion 127c. It is formed in a concentrated manner on the bottom surface, and the discharge region can be limited as shown in FIG. Further, the dielectric layer has a two-layer structure, the capacitance is reduced by lowering the dielectric constant of the upper dielectric layer 127b, and the amount of electric charge accumulated therein is reduced without increasing the thickness of the upper layer. Can be easily controlled. Therefore, in the conventional example shown in FIG. 12, since the discharge region is widened, crosstalk and the like with adjacent cells occur. However, according to the embodiment of the present invention, these problems can be solved.

さらに、その他の高効率化として、蛍光体からの発光の取り出し効率を上げる、すなわち開口率を上げる方法があるが、前面基板123には電極の抵抗を下げる目的で形成されるバス電極124b、125bはメタルで形成されているため、その部分は光を通さず開口率が低下する。このため、バス電極124b、125bを可能な限り発光領域から離す必要がある。しかし、その場合には平行に走る隣のセルの電極との距離が狭くなるため、電荷の移動が容易に起こり、発光を望まないセルが発光する、いわゆるクロストークが発生し表示品質が著しく低下する。この観点から考えると、放電に使われる電荷がバス電極124b、125bから放電ギャップ側に抑制される必要がある。すなわち、バス電極124b、125bから非発光領域にかけては、上述したように誘電体層127の容量を小さくしてクロストークを抑制できる十分な誘電体層の厚さが必要になる。   Furthermore, as another improvement in efficiency, there is a method of increasing the efficiency of extracting light emitted from the phosphor, that is, increasing the aperture ratio. However, bus electrodes 124b and 125b formed on the front substrate 123 for the purpose of reducing the resistance of the electrodes. Since is made of metal, the portion does not transmit light and the aperture ratio decreases. For this reason, the bus electrodes 124b and 125b need to be separated from the light emitting region as much as possible. However, in this case, the distance from the electrode of the adjacent cell that runs in parallel is narrowed, so that the movement of charges easily occurs, so-called crosstalk occurs where cells that do not want to emit light, and display quality is significantly reduced. To do. From this point of view, it is necessary to suppress the charge used for discharge from the bus electrodes 124b and 125b to the discharge gap side. That is, from the bus electrodes 124b and 125b to the non-light emitting region, it is necessary to have a sufficient thickness of the dielectric layer that can reduce the capacitance of the dielectric layer 127 and suppress crosstalk as described above.

実施の形態2においては、バス電極124b、125bから非発光領域において膜厚が厚くなる上層の誘電体層127bの誘電率を下層の誘電体層127aよりも小さくすることで、その領域の容量を小さくすることができ、そこに溜まる電荷を抑制することができる。また、容量を小さくすると、その部分での放電開始電圧もそれに伴って上昇するため、その部分での放電がさらに抑制されることとなり、これにより隣接セルとのクロストークを大幅に抑制することができる。   In the second embodiment, the dielectric constant of the upper dielectric layer 127b whose thickness is increased in the non-light emitting region from the bus electrodes 124b and 125b is made smaller than that of the lower dielectric layer 127a, so that the capacitance of the region is increased. It can be made small, and the electric charge which accumulates there can be suppressed. In addition, when the capacity is reduced, the discharge start voltage at that portion also rises accordingly, so that the discharge at that portion is further suppressed, thereby greatly suppressing crosstalk with adjacent cells. it can.

なお、凹部127cの形状は上記の形状以外に、円柱、円錐、三角柱、三角錐などの形状でもよく、上記実施の形態に限るものではない。   The shape of the recess 127c may be a cylinder, a cone, a triangular prism, a triangular pyramid, or the like other than the above shape, and is not limited to the above embodiment.

つぎに、PDPの製造方法について、説明する。   Next, a method for manufacturing a PDP will be described.

まず、前面基板123としてのガラス基板上に、ITOやSnO2などからなる透明電極材料膜をスパッタ法により一様に成膜する。透明電極材料膜の膜厚は約100nmである。つぎに、透明電極材料膜上に、ノボラック樹脂を主成分とするポジ型レジストを1.5μm〜2.0μmの膜厚で塗布し、所望のパターンの露光乾板を介して紫外線を露光し、レジストを硬化させる。つぎに、アルカリ水溶液で現像を行い、レジストパターンを形成する。その後、塩酸を主成分とする溶液に基板を浸漬させてエッチングを行い、不要部分の除去を行い、最後にレジストを剥離して透明電極124a、125aを形成する。 First, a transparent electrode material film made of ITO, SnO 2 or the like is uniformly formed on a glass substrate as the front substrate 123 by a sputtering method. The film thickness of the transparent electrode material film is about 100 nm. Next, on the transparent electrode material film, a positive resist mainly composed of a novolak resin is applied in a film thickness of 1.5 μm to 2.0 μm, and ultraviolet rays are exposed through an exposure dry plate having a desired pattern. Is cured. Next, development is performed with an alkaline aqueous solution to form a resist pattern. Thereafter, the substrate is immersed in a solution containing hydrochloric acid as a main component, etching is performed, unnecessary portions are removed, and finally the resist is removed to form transparent electrodes 124a and 125a.

つぎに、RuO2などからなる黒色顔料、ガラスフリット(PbO−B23−SiO2系やBi23−B23−SiO2系など)を含有する黒色電極材料膜と、Agなどの導電性材料、ガラスフリット(PbO−B23−SiO2系やBi23−B23−SiO2系など)を含有する金属電極材料膜とからなる電極材料膜を形成する。その後、所望のパターンの露光乾板を介して紫外線を照射し露光部を硬化させ、その後、アルカリ性現像液(0.3wt%の炭酸ナトリウム水溶液)を用いて現像してパターンを形成する。その後、空気中でガラス材料の軟化点以上の温度で焼成を行い、電極を基板に固着させる。このように透明電極124a、125a上にバス電極124b、125bを形成することにより、表示電極を形成することができる。 Next, a black electrode material film containing a black pigment made of RuO 2 or the like, glass frit (PbO—B 2 O 3 —SiO 2 system, Bi 2 O 3 —B 2 O 3 —SiO 2 system, etc.), Ag, An electrode material film composed of a metal electrode material film containing a conductive material such as glass frit (PbO—B 2 O 3 —SiO 2 system, Bi 2 O 3 —B 2 O 3 —SiO 2 system, etc.) To do. Thereafter, ultraviolet light is irradiated through an exposure dry plate having a desired pattern to cure the exposed portion, and thereafter development is performed using an alkaline developer (0.3 wt% aqueous sodium carbonate solution) to form a pattern. Thereafter, firing is performed in air at a temperature equal to or higher than the softening point of the glass material to fix the electrode to the substrate. In this manner, the display electrodes can be formed by forming the bus electrodes 124b and 125b on the transparent electrodes 124a and 125a.

つぎに、ガラス粉末、結着樹脂、および溶剤を含有するペースト状のガラス粉末含有組成物(ガラスペースト組成物)を、例えばダイコート法を用いて表示電極が固定されたガラス基板よりなる前面基板123の表面に塗布して乾燥し、焼成することにより、誘電体層127を形成する。なお、ガラスペースト組成物を支持フィルム上に塗布し、塗膜を乾燥して膜形成材料層を形成し、支持フィルム上に形成された膜形成材料層(シート状誘電体材料)を用いて2層からなる誘電体層127を形成してもよい。この場合、誘電体層127はシート状誘電体材料のカバーフィルムを剥離した後、誘電体材料層の表面が前面基板123に接するようにシート状誘電体材料を重ね合わせながら、支持フィルム側から加熱ローラーで圧着してガラス基板に固着する。その後、ガラス基板上に固着された誘電体材料層から支持フィルムを剥離除去する。このとき、圧着に使用する手段としては、加熱ローラー以外に加熱しない単なるローラーでもよい。   Next, a paste-like glass powder-containing composition (glass paste composition) containing glass powder, a binder resin, and a solvent is used as a front substrate 123 made of a glass substrate on which display electrodes are fixed using, for example, a die coating method. The dielectric layer 127 is formed by applying to the surface, drying and firing. The glass paste composition is applied onto a support film, the coating film is dried to form a film-forming material layer, and the film-forming material layer (sheet-like dielectric material) formed on the support film is used for 2 A dielectric layer 127 made of layers may be formed. In this case, the dielectric layer 127 is heated from the support film side while peeling the cover film of the sheet-like dielectric material and then superposing the sheet-like dielectric material so that the surface of the dielectric material layer is in contact with the front substrate 123. Crimped with a roller and fixed to the glass substrate. Thereafter, the support film is peeled off from the dielectric material layer fixed on the glass substrate. At this time, the means used for pressure bonding may be a simple roller that does not heat other than the heating roller.

また、凹部127cを形成する方法としては、放電空間側の上層に前記ガラスペースト組成物に感光性材料を添加して感光性ガラスペースト組成物を作製し、上述した方法で電極を覆った後、露光、現像して所望のパターンを形成する方法が挙げられる。   Moreover, as a method of forming the recess 127c, a photosensitive material is added to the glass paste composition in the upper layer on the discharge space side to prepare a photosensitive glass paste composition, and after covering the electrodes by the above-described method, Examples include a method of forming a desired pattern by exposure and development.

また、上層の誘電体層127bと下層の誘電体層127aに含有されるガラス粉末の誘電率は、それぞれ異なっている。そして、この誘電体層127には、エッチングなどにより放電セルとなる発光画素領域に凹部127cを形成することにより、厚みの厚い部分と薄い部分を有する構造としている。   The dielectric constants of the glass powders contained in the upper dielectric layer 127b and the lower dielectric layer 127a are different from each other. The dielectric layer 127 has a structure having a thick portion and a thin portion by forming a concave portion 127c in a light emitting pixel region to be a discharge cell by etching or the like.

その後、MgOを電子ビーム蒸着法により誘電体層127に一様に成膜して、膜厚約600nmの保護膜を形成することにより、上層の誘電体層127bと下層の誘電体層127aとの誘電率とが異なる所望の立体構造の誘電体層127を有するPDPが得られる。   Thereafter, MgO is uniformly deposited on the dielectric layer 127 by electron beam evaporation to form a protective film having a thickness of about 600 nm, whereby the upper dielectric layer 127b and the lower dielectric layer 127a are formed. A PDP having a dielectric layer 127 having a desired three-dimensional structure having a different dielectric constant is obtained.

以上のように本発明の実施の形態2におけるPDPによれば、前面板121の誘電体層127を誘電率の異なる少なくとも2層構造とし、かつ誘電体層127の放電空間側の表面に放電セル毎に凹部127cを形成することにより、放電を制御することができ、効率の向上と画質の向上を達成できる。   As described above, according to the PDP in the second embodiment of the present invention, the dielectric layer 127 of the front plate 121 has at least a two-layer structure having different dielectric constants, and the discharge cell is formed on the surface of the dielectric layer 127 on the discharge space side. By forming the concave portion 127c every time, it is possible to control the discharge, and it is possible to achieve improvement in efficiency and improvement in image quality.

(実施の形態3)
以下、本発明の実施の形態3におけるPDPについて説明する。実施の形態3は、実施の形態2に関する応用例である。
(Embodiment 3)
Hereinafter, the PDP according to Embodiment 3 of the present invention will be described. The third embodiment is an application example related to the second embodiment.

実施の形態2に示した誘電体層127が誘電率の異なる2層構造により構成されているのに対して、実施の形態3では軟化点の異なる2層構造としている。以下、図10〜図12を用いて説明する。実施の形態3の基本構成は実施の形態2と同様である。   Whereas the dielectric layer 127 shown in the second embodiment has a two-layer structure with different dielectric constants, the third embodiment has a two-layer structure with different softening points. Hereinafter, a description will be given with reference to FIGS. The basic configuration of the third embodiment is the same as that of the second embodiment.

図10、図12に示すように、誘電体層127は下層の誘電体層127aと軟化点が異なる上層の誘電体層127bとから形成されている。好ましくは下層の誘電体層127aより上層の誘電体層127bの軟化点が低くなるように形成する。また、凹部127cは隔壁よりも内側に位置するように、例えば隔壁から少なくとも20μm離すことが好ましい。ここで、この誘電体層127の材料としては、実施の形態2における誘電体層と同様の材料などを挙げることができる。   As shown in FIGS. 10 and 12, the dielectric layer 127 is formed of a lower dielectric layer 127a and an upper dielectric layer 127b having a different softening point. Preferably, the upper dielectric layer 127b is formed so as to have a lower softening point than the lower dielectric layer 127a. Further, it is preferable that the concave portion 127c is separated from the partition wall by at least 20 μm, for example, so as to be positioned inside the partition wall. Here, examples of the material of the dielectric layer 127 include the same materials as those of the dielectric layer in the second embodiment.

また、上層の誘電体層127bの軟化点は、下層の誘電体層127aの軟化点より低く、上層の誘電体層127b形成後の、保護膜の形成時の温度や、封着、排気ベーキング時の温度より高いことが好ましい。これは、形成した上層の誘電体層127bが、後の熱プロセスにより再軟化することを防止するためである。   Further, the softening point of the upper dielectric layer 127b is lower than the softening point of the lower dielectric layer 127a, and the temperature at the time of forming the protective film, sealing, and exhaust baking after the upper dielectric layer 127b is formed. It is preferable that the temperature is higher. This is to prevent the formed upper dielectric layer 127b from being softened again by a subsequent thermal process.

例えば、保護膜の形成時の温度や、封着、排気ベーキング時の温度が500℃程度というような高温の場合、上層の誘電体層127bの軟化点はそれよりも高いことが要求され、そのような場合には、例えば、下層の誘電体層127aの軟化点を570℃から600℃とし、上層の誘電体層127bの軟化点を540℃から570℃とする。ここで、軟化点の調整は、誘電体層127を形成する材料中のPbOの組成比やSiO2の組成比を変更することにより行う。一般的に、PbOの組成比を高くすると軟化点が低下し、また、SiO2の組成比を下げると、同様に軟化点が低下する。軟化点が600℃付近のガラス粉末としては、例えば、全体を100重量%として、酸化鉛(PbO)45重量%〜65重量%、酸化硼素(B23)10重量%〜30重量%、酸化硅素(SiO2)10重量%〜30重量%、添加物として酸化カルシウム(CaO)1重量%〜10重量%、酸化アルミニウム(Al23)0重量%〜3重量%という組成のものが挙げられ、これに対して軟化点を30℃下げるためには、PbOの重量%を5%〜10%下げることで実現できる。 For example, when the temperature at the time of forming the protective film, the temperature at the time of sealing and exhaust baking is about 500 ° C., the softening point of the upper dielectric layer 127b is required to be higher than that, In such a case, for example, the softening point of the lower dielectric layer 127a is set to 570 ° C. to 600 ° C., and the softening point of the upper dielectric layer 127b is set to 540 ° C. to 570 ° C. Here, the softening point is adjusted by changing the composition ratio of PbO and the composition ratio of SiO 2 in the material forming the dielectric layer 127. Generally, when the composition ratio of PbO is increased, the softening point is lowered, and when the composition ratio of SiO 2 is lowered, the softening point is similarly lowered. Examples of the glass powder having a softening point near 600 ° C. include, for example, 45% to 65% by weight of lead oxide (PbO), 10% to 30% by weight of boron oxide (B 2 O 3 ), 100% by weight as a whole. Silicon oxide (SiO 2 ) 10 wt% to 30 wt%, calcium oxide (CaO) 1 wt% to 10 wt%, aluminum oxide (Al 2 O 3 ) 0 wt% to 3 wt% as additives. On the other hand, in order to lower the softening point by 30 ° C., the weight percentage of PbO can be reduced by 5% to 10%.

また、保護膜の形成時の温度や、封着、排気ベーキング時の温度が、例えば400℃程度というような場合、上層の誘電体層127bの軟化点としては、400℃以上であればよく、上層の誘電体層127bと下層の誘電体層127aとの軟化点の温度差を大きくすることができるため、よりよい効果を発揮する。この場合、例えば、上層の誘電体層127bの軟化点を400℃から500℃とし、下層の誘電体層127aの軟化点を500℃から600℃とする。ここで、軟化点が400℃から500℃のガラス粉末の成分としては、PbOの組成比を高める、または、SiO2の組成比を下げることで作製できる。例えば、全体を100重量%として、酸化鉛(PbO)55重量%〜85重量%、酸化硼素(B23)10重量%〜30重量%、酸化硅素(SiO2)1重量%〜20重量%、添加物として酸化カルシウム(CaO)1重量%〜10重量%、酸化アルミニウム(Al23)0重量%〜3重量%などが挙げられる。また、軟化点が500℃から600℃のガラス粉末の成分としては、前述とは逆に、PbOの組成比を下げる、またはSiO2の組成比を上げることにより作製でき、例えば、全体を100重量%として、酸化鉛(PbO)45重量%〜65重量%、酸化硼素(B23)10重量%〜30重量%、酸化硅素(SiO2)10重量%〜30重量%、添加物として酸化カルシウム(CaO)1重量%〜10重量%、酸化アルミニウム(Al23)0重量%〜3重量%などが挙げられる。以上のように、軟化点の異なるガラス粉末を使用して軟化点の異なる誘電体層127を形成するものである。 Further, when the temperature at the time of forming the protective film, the temperature at the time of sealing and exhaust baking is about 400 ° C., for example, the softening point of the upper dielectric layer 127b may be 400 ° C. or higher. Since the temperature difference of the softening point between the upper dielectric layer 127b and the lower dielectric layer 127a can be increased, a better effect is exhibited. In this case, for example, the softening point of the upper dielectric layer 127b is set to 400 ° C. to 500 ° C., and the softening point of the lower dielectric layer 127a is set to 500 ° C. to 600 ° C. Here, the component of the glass powder having a softening point of 400 ° C. to 500 ° C. can be produced by increasing the composition ratio of PbO or decreasing the composition ratio of SiO 2 . For example, lead oxide (PbO) 55 wt.% To 85 wt.%, Boron oxide (B 2 O 3 ) 10 wt.% To 30 wt.%, Silicon oxide (SiO 2 ) 1 wt.% To 20 wt. %, Calcium oxide (CaO) 1 wt% to 10 wt%, aluminum oxide (Al 2 O 3 ) 0 wt% to 3 wt%, and the like. Further, as a component of the glass powder having a softening point of 500 ° C. to 600 ° C., contrary to the above, it can be produced by decreasing the composition ratio of PbO or increasing the composition ratio of SiO 2. %, Lead oxide (PbO) 45 wt% to 65 wt%, boron oxide (B 2 O 3 ) 10 wt% to 30 wt%, silicon oxide (SiO 2 ) 10 wt% to 30 wt%, oxidized as an additive Examples include calcium (CaO) 1 wt% to 10 wt%, aluminum oxide (Al 2 O 3 ) 0 wt% to 3 wt%, and the like. As described above, the dielectric layers 127 having different softening points are formed using glass powders having different softening points.

さらに、誘電体層127に凹部127cを形成する方法としては、例えば誘電体層127を2層とし、下層の誘電体層127aを形成した後、その上に凹部127cを有する上層の誘電体層127bを積層することで形成するという方法が挙げられる。この場合、上層の誘電体層127bの焼成温度が下層の誘電体層127aの焼成温度と同じ温度であると、上層の誘電体層127bの焼成時に下層の誘電体層127aも再軟化してしまう。そのため、上層の誘電体層127bに形成した凹部127cの形状が保持されにくくなり、誘電体層127の凹部127cの形状が悪化してしまうという問題が生じる場合がある。   Further, as a method of forming the concave portion 127c in the dielectric layer 127, for example, the dielectric layer 127 is composed of two layers, the lower dielectric layer 127a is formed, and then the upper dielectric layer 127b having the concave portion 127c thereon. The method of forming by laminating | stacking is mentioned. In this case, if the firing temperature of the upper dielectric layer 127b is the same as the firing temperature of the lower dielectric layer 127a, the lower dielectric layer 127a is also softened again when the upper dielectric layer 127b is fired. . Therefore, the shape of the concave portion 127c formed in the upper dielectric layer 127b is difficult to be maintained, and there may be a problem that the shape of the concave portion 127c of the dielectric layer 127 is deteriorated.

しかしながら、本実施の形態によれば、表示電極を覆う下層の誘電体層127aより放電空間側の上層にある誘電体層127bの方の軟化点を低く構成しているため、下層を焼成した後に上層を塗布、乾燥し、焼成する段階において、下層が再軟化することがなく、安定した形状の凹部127cを形成することが可能となる。   However, according to the present embodiment, the softening point of the upper dielectric layer 127b on the discharge space side is lower than that of the lower dielectric layer 127a covering the display electrode. In the step of applying, drying and baking the upper layer, the lower layer is not softened again, and the concave portion 127c having a stable shape can be formed.

以上のように、実施の形態3のPDPによれば、誘電体層127を軟化点の異なる少なくとも2層構造とし、かつ誘電体層127の放電空間側の表面に放電セル毎に凹部127cを精度よく形成することが可能となり、放電を効率よく制御して効率の向上と画質の向上を達成できる。   As described above, according to the PDP of the third embodiment, the dielectric layer 127 has at least a two-layer structure having different softening points, and the concave portion 127c is accurately provided for each discharge cell on the surface of the dielectric layer 127 on the discharge space side. It is possible to form well, and the discharge can be controlled efficiently to improve the efficiency and improve the image quality.

(実施の形態4)
以下、本発明の実施の形態4におけるPDPについて、図13〜図21を用いて説明する。実施の形態4は、実施の形態1に適用可能な放電セルの構造に関する応用例を示している。
(Embodiment 4)
Hereinafter, the PDP according to the fourth embodiment of the present invention will be described with reference to FIGS. The fourth embodiment shows an application example relating to the structure of the discharge cell applicable to the first embodiment.

図13、図14は前面板の放電セル部分を拡大して示している。図面に示すように、誘電体層127は、表示電極126を覆うように前面基板123上に形成したものであり、この誘電体層127の放電空間側の表面には、放電セル毎に凹部100が形成されている。さらに、凹部100は隔壁よりも内側に位置するように形成されており、この場合好ましくは、隔壁から少なくとも20μm離れた位置に形成するのがよい。   13 and 14 are enlarged views of the discharge cell portion of the front plate. As shown in the drawing, the dielectric layer 127 is formed on the front substrate 123 so as to cover the display electrode 126, and the surface of the dielectric layer 127 on the discharge space side is provided with a recess 100 for each discharge cell. Is formed. Further, the concave portion 100 is formed so as to be located on the inner side of the partition wall, and in this case, it is preferably formed at a position at least 20 μm away from the partition wall.

また、放電空間に放電ガスとして、Xeを含む混合ガスを封入するとともに、Xe分圧を5%〜30%としている。Xe以外のガス成分としては、例えば、Ne、Heなどが挙げられ、これらのガス成分の分圧は、合計が、Xeの分圧を差し引いた70%〜95%であれば、任意に決めればよい。   Further, a mixed gas containing Xe is enclosed as a discharge gas in the discharge space, and the Xe partial pressure is set to 5% to 30%. Examples of gas components other than Xe include Ne, He, etc. The partial pressure of these gas components can be arbitrarily determined as long as the total is 70% to 95% obtained by subtracting the partial pressure of Xe. Good.

ところで、PDPの高効率化を達成するために、放電ガス中のXe分圧を上昇させる方法が一般的に知られている。しかし、Xe分圧を上昇させると、放電電圧が上昇する問題が生じるとともに、紫外線の発生量が多くなり、容易に輝度飽和を起こす問題が生じる。そのために、誘電体層の膜厚を厚くして誘電体の容量を小さくし、1回のパルスで形成される電荷を低下させる必要が生じる。誘電体層の膜厚の増加に伴い、誘電体層自体の透過率が低下して効率が低下する。また、単に膜厚を増加させると、放電電圧がさらに増加する問題が生じる。   By the way, in order to achieve high efficiency of the PDP, a method of increasing the Xe partial pressure in the discharge gas is generally known. However, when the Xe partial pressure is increased, there arises a problem that the discharge voltage is increased, and an amount of ultraviolet rays is increased, thereby causing a problem of easily causing luminance saturation. Therefore, it is necessary to increase the film thickness of the dielectric layer to reduce the capacitance of the dielectric and to reduce the charge formed by one pulse. As the film thickness of the dielectric layer increases, the transmittance of the dielectric layer itself decreases and efficiency decreases. Further, simply increasing the film thickness causes a problem that the discharge voltage further increases.

しかしながら、放電ガス中のXe分圧を5%〜30%としても、誘電体層127の放電空間側の表面に、放電セル毎に凹部100を形成して電流を制御することにより、高Xe分圧で発生する輝度飽和を防止することが可能となる。すなわち、各発光画素領域において最適なサイズの凹部100を形成することで放電領域を制限して放電電流を制御することができる。また凹部100の形状またはサイズを変えることにより任意に流れる電流量を制限することができる。また、各放電セル毎に凹部100を形成し、かつ隔壁よりも内側に凹部100を形成することで、放電を凹部100の底面のみに制御して隔壁付近での放電を抑制できる。   However, even if the Xe partial pressure in the discharge gas is set to 5% to 30%, a high Xe component can be obtained by controlling the current by forming the recess 100 for each discharge cell on the surface of the dielectric layer 127 on the discharge space side. Luminance saturation caused by pressure can be prevented. That is, the discharge current can be controlled by limiting the discharge region by forming the concave portion 100 having the optimum size in each light emitting pixel region. Further, the amount of current flowing arbitrarily can be limited by changing the shape or size of the recess 100. Further, by forming the recess 100 for each discharge cell and forming the recess 100 inside the partition, discharge can be controlled only on the bottom surface of the recess 100 to suppress discharge near the partition.

実施の形態4では、電流制御を誘電体層127に凹部100を形成することにより行うため、回路や駆動方法を変えることなく高いXe分圧とすることができる。また、誘電体層127を薄膜化して放電電圧を低下させても、誘電体層127の凹部100の形状を小さくすることで電流を制御することができる。なお、良好な効果を得るためには、放電ガス中のXe分圧を5%以上とすればよいが、より好ましくは、誘電体層127の膜厚低下による放電電圧の低下によって、高Xe分圧によって上昇する放電電圧をキャンセルするという観点からすると、Xe分圧は10%〜20%とするのがよい。   In the fourth embodiment, since current control is performed by forming the recess 100 in the dielectric layer 127, a high Xe partial pressure can be achieved without changing the circuit and the driving method. Even if the dielectric layer 127 is thinned to reduce the discharge voltage, the current can be controlled by reducing the shape of the recess 100 of the dielectric layer 127. In order to obtain a good effect, the Xe partial pressure in the discharge gas may be set to 5% or more. More preferably, the Xe partial pressure is increased due to a decrease in the discharge voltage due to a decrease in the thickness of the dielectric layer 127. From the viewpoint of canceling the discharge voltage that rises due to the pressure, the Xe partial pressure is preferably 10% to 20%.

つぎに、誘電体層127に形成する凹部の他の構造例について説明する。   Next, another structural example of the recess formed in the dielectric layer 127 will be described.

図14に示す構造例は、円柱形状の凹部101を形成したものであり、また、図15に示す構造例では、八角形の多角形状の凹部102を形成し、図16に示す構造例では、四角柱形状とするとともに、その凹部103のコーナー部が曲面103aを有して形成したものである。   The structure example shown in FIG. 14 has a cylindrical recess 101 formed. In the structure example shown in FIG. 15, an octagonal polygonal recess 102 is formed. In the structure example shown in FIG. In addition to a quadrangular prism shape, the corner portion of the recess 103 has a curved surface 103a.

上述したように、誘電体層127に凹部を形成する場合に、その形状として、円柱形状の凹部101、または八角形などの多角形状の凹部102、または四角柱形状で四角に曲面103aをもつ凹部103とすることで、誘電体層127を焼成する際のコーナー部への応力集中を抑制し、形状変形を抑制することができる。   As described above, when the concave portion is formed in the dielectric layer 127, the shape of the concave portion 101 is a cylindrical concave portion 101, a polygonal concave portion 102 such as an octagon, or a concave portion having a quadrangular prism shape and a curved surface 103a in a square shape. By setting it to 103, it is possible to suppress stress concentration on the corner portion when the dielectric layer 127 is baked, and to suppress shape deformation.

なお、実施の形態4に適用可能な凹部の形状としては、上記のもの以外に、円錐形状、楕円柱形状、楕円錐形状や多角錐形状、または四角錐形状で四角に曲面を形成した形状のものを使用することができる。   In addition to the above, the shape of the concave portion applicable to the fourth embodiment includes a conical shape, an elliptical column shape, an elliptical cone shape, a polygonal pyramid shape, or a quadrangular pyramid shape with a curved surface formed in a square shape. Things can be used.

図17に実施の形態4におけるPDPの放電セル部分の他の構造を示している。図17に示すように、誘電体層127の放電空間側の表面には、発光画素領域を形成する放電セル毎に少なくとも2つの凹部104を形成している。この凹部104は、図17に示すようにバス電極124b、125bおよび隔壁よりも内側の部分に、表示電極126に対して平行な方向に並設されるように島状に分離して形成されている。このような構成によれば、図18のAのように、放電を凹部104の底面から放電ギャップ134を挟んで突出する部分を超えて放電することになり、放電距離が伸び、そのため放電ガス中のXeが励起される確率が増加し、放電の制御と高効率を両立することができる。さらに、放電は凹部104の底面のみで発生するため、放電セル内部の放電位置をセル中央から分散させることができる。   FIG. 17 shows another structure of the discharge cell portion of the PDP in the fourth embodiment. As shown in FIG. 17, on the surface of the dielectric layer 127 on the discharge space side, at least two recesses 104 are formed for each discharge cell forming the light emitting pixel region. As shown in FIG. 17, the recess 104 is formed in an island shape so as to be arranged in parallel to the display electrode 126 in a portion inside the bus electrodes 124b and 125b and the partition wall. Yes. According to such a configuration, as shown in FIG. 18A, the discharge is discharged beyond the portion protruding from the bottom surface of the recess 104 with the discharge gap 134 interposed therebetween, and the discharge distance is extended. The probability that Xe of Xe is excited increases, and it is possible to achieve both discharge control and high efficiency. Furthermore, since discharge occurs only on the bottom surface of the recess 104, the discharge position inside the discharge cell can be dispersed from the center of the cell.

図19〜図21にパネルの発光画素領域となる放電セル部分の構造を示している。図19に示す例は、誘電体層127に形成する凹部104を、バス電極124b、125bおよび隔壁よりも内側の部分に、表示電極126に対して直交する方向に並設されるように島状に分離して形成したものである。   FIG. 19 to FIG. 21 show the structure of the discharge cell portion that becomes the light emitting pixel region of the panel. In the example shown in FIG. 19, the recess 104 formed in the dielectric layer 127 is formed in an island shape so as to be juxtaposed in a direction perpendicular to the display electrode 126 at portions inside the bus electrodes 124b and 125b and the partition. It was formed separately.

また、図20、図21に示す例は、それぞれ図17、図19に対応させた例で、放電セル毎の凹部104を結ぶように少なくとも1つの溝部105を形成した形状としたものである。このように放電セル毎の凹部104を結ぶように少なくとも1つの溝部105を形成することで、その部分から放電を発生させることができ、放電の種火としての役割をもたせることができる。これにより、放電電圧を低下させることができ、効率を向上させることができる。すなわち、この場合は、溝部105から放電を開始することができ、放電電圧の低下は溝部105で確保し、放電距離の増加は2つの凹部104で確保することができる。   20 and 21 are examples corresponding to FIGS. 17 and 19, respectively, and have a shape in which at least one groove 105 is formed so as to connect the recess 104 for each discharge cell. Thus, by forming at least one groove portion 105 so as to connect the concave portions 104 for each discharge cell, discharge can be generated from that portion, and a role as a seed of discharge can be provided. Thereby, a discharge voltage can be reduced and efficiency can be improved. In other words, in this case, the discharge can be started from the groove 105, the decrease in the discharge voltage can be secured by the groove 105, and the increase of the discharge distance can be secured by the two recesses 104.

なお、以上述べた実施の形態4においては、誘電体層127を誘電率の異なる少なくとも2層構造とし、かつ誘電体層127の放電空間側の表面に放電セル毎に凹部100、101、102、103、104、および溝部105を形成してもよい。この場合は、凹部100、101、102、103、104の底面より放電空間側に形成される誘電体層127の誘電率を低下させることで、その上部に蓄積される電荷を低下することができる。これにより、隣接セルとの誤放電を防止することができる。   In the fourth embodiment described above, the dielectric layer 127 has at least a two-layer structure having different dielectric constants, and the recesses 100, 101, 102, 102 are formed on the surface of the dielectric layer 127 on the discharge space side for each discharge cell. 103 and 104 and the groove 105 may be formed. In this case, by reducing the dielectric constant of the dielectric layer 127 formed on the discharge space side from the bottom surface of the recesses 100, 101, 102, 103, 104, the charge accumulated on the upper portion can be reduced. . Thereby, erroneous discharge with an adjacent cell can be prevented.

また、蛍光体層を放電セルに対応させて赤、緑、青の色を順に配列して形成し、放電セル毎の凹部100、101、102、103、104の大きさを蛍光体層の色毎に異ならせた構成としてもよい。この場合は、凹部100、101、102、103、104のサイズにより発光を制御することができるため、例えば青の凹部100、101、102、103、104の底面積を他の緑、赤の凹部100、101、102、103、104よりも大きくすることで色温度を向上させることができる。さらに、高Xeと併用することで、さらにその効果を増すことができる。   Further, the phosphor layer is formed by arranging red, green, and blue colors in order corresponding to the discharge cells, and the size of the recesses 100, 101, 102, 103, 104 for each discharge cell is set to the color of the phosphor layer. It is good also as a structure made different for every. In this case, since light emission can be controlled by the size of the recesses 100, 101, 102, 103, and 104, for example, the bottom area of the blue recesses 100, 101, 102, 103, and 104 is set to other green and red recesses. By making it larger than 100, 101, 102, 103, 104, the color temperature can be improved. Furthermore, the effect can be further increased by using together with high Xe.

以上のように、実施の形態4のPDPによれば、放電空間に放電ガスとして、Xeを含む混合ガスを封入するとともに、Xe分圧を5%〜30%とし、かつ誘電体層の放電空間側の表面に、放電セル毎に凹部を形成しており、このことにより、放電の制御が可能となり、高Xe分圧による効率の向上を有効に活用することができ、パネルの効率の向上と画質の向上を達成することができる。   As described above, according to the PDP of the fourth embodiment, the mixed gas containing Xe is sealed as the discharge gas in the discharge space, the Xe partial pressure is set to 5% to 30%, and the discharge space of the dielectric layer On the side surface, a recess is formed for each discharge cell, which makes it possible to control discharge, effectively use the improvement in efficiency due to the high Xe partial pressure, and improve the efficiency of the panel. An improvement in image quality can be achieved.

(実施の形態5)
以下、本発明の実施の形態5によるPDPについて、図22〜図37を用いて説明する。実施の形態5は、実施の形態1に適用可能な放電セルの構造に関する応用例を示している。
(Embodiment 5)
Hereinafter, the PDP according to the fifth embodiment of the present invention will be described with reference to FIGS. The fifth embodiment shows an application example related to the structure of the discharge cell applicable to the first embodiment.

図22は、実施の形態5によるPDPの前面板の一部の斜視図を示している。表示電極226を覆うように前面基板223上に形成した誘電体層227の放電空間側の表面には、放電セル毎に凹部227aが形成されている。また、図23には、その凹部227aと表示電極226および隔壁232との位置関係を示しており、この図23に示すように、凹部227aは隔壁232よりも内側に形成されている。   FIG. 22 is a perspective view of a part of the front plate of the PDP according to the fifth embodiment. On the surface on the discharge space side of the dielectric layer 227 formed on the front substrate 223 so as to cover the display electrode 226, a recess 227a is formed for each discharge cell. FIG. 23 shows the positional relationship between the recess 227a, the display electrode 226, and the partition wall 232, and the recess 227a is formed inside the partition wall 232 as shown in FIG.

そして、表示電極226は、表示ラインA毎に放電ギャップ224を介して対向するように配列して形成した透明電極からなる放電電極225aと、この放電電極225aに給電するためのバス電極225bとから構成され、表示電極226の放電電極225aは、凹部227aの底面において放電ギャップ224を介して対向するようにバス電極225bから垂直に放電ギャップ224に向けて突出させて形成している。この放電電極225aは、凹部227aの底面において放電ギャップ224を介して対向する部分の幅が凹部227aの幅と同等、または凹部227aの幅よりも狭くなるように構成している。図23に示す例は、放電電極225aの放電ギャップ224を介して対向する部分の幅を、凹部227aの幅よりも狭く構成した例を示したものである。   The display electrode 226 includes a discharge electrode 225a formed of a transparent electrode arranged so as to face each other via a discharge gap 224 for each display line A, and a bus electrode 225b for supplying power to the discharge electrode 225a. The discharge electrode 225a of the display electrode 226 is formed to protrude vertically from the bus electrode 225b toward the discharge gap 224 so as to face the bottom surface of the recess 227a via the discharge gap 224. The discharge electrode 225a is configured such that the width of the portion opposed to the bottom surface of the recess 227a via the discharge gap 224 is equal to the width of the recess 227a or narrower than the width of the recess 227a. The example shown in FIG. 23 shows an example in which the width of the portion opposed to the discharge electrode 225a via the discharge gap 224 is made narrower than the width of the recess 227a.

ここで、PDPの高効率化を達成するためには、各発光画素領域において放電を制御することが不可欠である。特に、表示電極226に垂直な方向の放電の広がりにおいては、バス電極225bが隔壁232からの発光光を遮ってしまい無駄となるため、遮蔽される部分にまで放電が広がらないように抑制することが有効である。   Here, in order to achieve high efficiency of the PDP, it is essential to control the discharge in each light emitting pixel region. In particular, in the spread of the discharge in the direction perpendicular to the display electrode 226, the bus electrode 225b blocks the light emitted from the partition wall 232 and is wasted, so that the discharge does not spread to the shielded portion. Is effective.

また、表示電極226に対して垂直な方向の放電だけではなく、平行な方向の放電を抑制することも、効率向上には有効となる。なぜならば、放電が表示電極226と平行な方向に広がり、隔壁232近傍まで放電が広がってしまうと、隔壁232付近で電子温度が低下してしまい、効率の低下を招く恐れがあるためである。   In addition to suppressing the discharge in the direction parallel to the display electrode 226, it is effective to improve the efficiency. This is because if the discharge spreads in the direction parallel to the display electrode 226 and the discharge spreads to the vicinity of the partition wall 232, the electron temperature decreases in the vicinity of the partition wall 232, which may cause a reduction in efficiency.

さらにまた、隔壁232付近で放電を行うと隔壁232が負に帯電することが知られており、これにより正イオンが隔壁232にひきつけられる。そのため、電子−イオン間の再結合の発生や、隔壁232へのイオン爆撃により隔壁232がエッチングされてしまい、このエッチングされた隔壁232が別の蛍光体層や隔壁232に降り積もるなどして特性を劣化させる恐れがある。   Furthermore, it is known that when the discharge is performed in the vicinity of the partition wall 232, the partition wall 232 is negatively charged, whereby positive ions are attracted to the partition wall 232. Therefore, the barrier ribs 232 are etched due to the occurrence of recombination between electrons and ions, or ion bombardment of the barrier ribs 232, and the etched barrier ribs 232 are deposited on another phosphor layer or barrier ribs 232, and the characteristics are improved. There is a risk of deterioration.

本発明の実施の形態5においては、各放電セル毎に凹部227aを形成し、かつ隔壁232よりも内側に凹部227aを形成しているので、放電を凹部227aの底面のみに制御することができる。したがって、放電が表示電極226に対して垂直方向に、隔壁232からの発光光を遮るバス電極225bにまで広がることや、表示電極226に対して平行方向に、隔壁232近傍にまで広がることを抑制することができる。さらに、凹部227aの側面にもMgOが形成されているため、凹部227a側面でのエッチングの恐れは少ない。さらに、表示電極226の放電電極225aは、凹部227aの底面において放電ギャップ224を介して対向するようにバス電極225bから垂直に放電ギャップ224に向けて突出して形成した構成であることから、隔壁232から放電電極225aは離れた構成となっている。そのため、隔壁232近傍に電荷が蓄積されることが抑制され、隔壁232近傍での放電を抑制する効果がさらに増すこととなる。   In Embodiment 5 of the present invention, since the recess 227a is formed for each discharge cell and the recess 227a is formed inside the partition wall 232, the discharge can be controlled only on the bottom surface of the recess 227a. . Accordingly, it is possible to prevent the discharge from spreading to the bus electrode 225b that blocks light emitted from the partition wall 232 in the direction perpendicular to the display electrode 226, and from extending to the vicinity of the partition wall 232 in a direction parallel to the display electrode 226. can do. Further, since MgO is also formed on the side surface of the recess 227a, there is little risk of etching on the side surface of the recess 227a. Further, since the discharge electrode 225a of the display electrode 226 is formed so as to protrude vertically from the bus electrode 225b toward the discharge gap 224 so as to face the bottom surface of the recess 227a via the discharge gap 224, the partition wall 232 is formed. The discharge electrode 225a is separated from the first electrode. For this reason, accumulation of electric charges in the vicinity of the partition 232 is suppressed, and the effect of suppressing discharge in the vicinity of the partition 232 is further increased.

ここで、この放電電極225aを透明電極により作成した場合には、隔壁232での発光を効率よく取り出すことができる。   Here, when the discharge electrode 225a is made of a transparent electrode, light emitted from the partition wall 232 can be extracted efficiently.

これに対して、放電電極225aをバス電極225bと同じく不透明な金属電極で構成した場合は、低コスト化を達成することができる。但しこの場合、放電電極225aで隔壁232からの発光光が遮蔽されることとなるため、放電電極225aは、放電ギャップ224は変えずにその面積を小さくすることにより、発光を取り出す効率を改善することが好ましい。そのような構成の一例として、例えば図24には、放電電極225aの、凹部227aの底面において放電ギャップ224を介して対向する部分が複数に分割された形状を示している。また、図25には、放電電極225aの、凹部227aの底面において放電ギャップ224を介して対向する部分が中空形状とした形状を示す。これらの形状によって、同時に、放電電極225aの面積の縮小による消費電流の低減の効果を得ることができ、これは放電電極225aとして透明電極を用いた場合にも同様である。   On the other hand, when the discharge electrode 225a is made of an opaque metal electrode similar to the bus electrode 225b, the cost can be reduced. However, in this case, since the light emitted from the partition wall 232 is shielded by the discharge electrode 225a, the discharge electrode 225a improves the efficiency of extracting light emission by reducing the area without changing the discharge gap 224. It is preferable. As an example of such a configuration, for example, FIG. 24 shows a shape in which a portion of the discharge electrode 225a facing the discharge gap 224 on the bottom surface of the recess 227a is divided into a plurality. FIG. 25 shows a shape in which the portion of the discharge electrode 225a that faces the gap 224a on the bottom surface of the recess 227a is hollow. With these shapes, the effect of reducing current consumption by reducing the area of the discharge electrode 225a can be obtained at the same time. This is the same when a transparent electrode is used as the discharge electrode 225a.

ここで、凹部227aの形状としては図23に示すような長方形に限るものではなく、その幅が、放電電極225aが放電ギャップ224を介して対向する部分の幅よりも広いものであれば、その形状は問わない。   Here, the shape of the recess 227a is not limited to the rectangle as shown in FIG. 23, and if the width of the recess 227a is wider than the width of the portion where the discharge electrode 225a faces through the discharge gap 224, Any shape is acceptable.

図26に、凹部227aの他の形状の一例を示す。図26(a)には、凹部227aの角部が丸みをもったものを示している。また図26(b)には、凹部227aの形状として台形形状であるものを示している。また図26(c)には、台形形状で角部が丸みをもった、卵型や樽型の形状を含む形状を示している。   FIG. 26 shows an example of another shape of the recess 227a. FIG. 26A shows a rounded corner of the recess 227a. FIG. 26B shows a trapezoidal shape as the shape of the recess 227a. FIG. 26 (c) shows a shape including an egg shape and a barrel shape with a trapezoidal shape and rounded corners.

また、凹部227aは、一方の表示電極226である走査電極上に重なる部分の面積を大きくすることで、書込み操作時において前面板の表示電極226の一方である走査電極とデータ電極との間で放電が発生しやすくなり、パネルの駆動マージンを広く取ることが可能となる。   In addition, the concave portion 227a increases the area of the portion that overlaps the scan electrode that is one display electrode 226, so that the write electrode can be connected between the scan electrode that is one of the display electrodes 226 on the front plate and the data electrode. Discharge is likely to occur, and a panel drive margin can be widened.

さらに電極構成の別の例を、図27に示す。図27(a)は凹部227aと表示電極226の一方である走査電極とが重なる面積を大きくするために、放電ギャップ224に対して、表示電極226の一方である走査電極側に片寄らせて凹部227aを形成した例を示し、図27(b)は、上述した効果を増すために、凹部227aは、その一部が走査電極のバス電極225b上に位置するように形成した構成を示している。なお、これらの構成においても、凹部227aの形状は図26に示すような形状とすることができる。   Furthermore, another example of the electrode configuration is shown in FIG. In FIG. 27A, in order to increase the area where the concave portion 227a and the scanning electrode which is one of the display electrodes 226 overlap, the concave portion is shifted toward the scanning electrode which is one of the display electrodes 226 with respect to the discharge gap 224. 27B shows an example in which 227a is formed, and FIG. 27B shows a configuration in which the recess 227a is formed so that a part thereof is positioned on the bus electrode 225b of the scan electrode in order to increase the above-described effect. . In these configurations as well, the shape of the recess 227a can be as shown in FIG.

ここで、図27(b)に示す構成の場合、凹部227aでの誘電体層227の厚みがバス電極225bの部分で薄くなるため、この部分での誘電体層227の絶縁耐圧の信頼性が低下する恐れがある。そこで、凹部227aの、バス電極225b上に位置する部分は、できる限り小さく形成することが好ましい。このような形状の凹部227aとして、凹部227aが、その一部が突出する突出部を有することで、バス電極225b上に位置するようにした形状を挙げることができる。具体的には、例えば図28(a)には、曲面形状の突出部227bをもつ例を示し、また図28(b)には、尖った形状の突出部227bをもつ例を示す。   Here, in the case of the configuration shown in FIG. 27B, since the thickness of the dielectric layer 227 in the recess 227a is reduced in the bus electrode 225b portion, the dielectric breakdown voltage reliability of the dielectric layer 227 in this portion is improved. May fall. Therefore, it is preferable that the portion of the recess 227a located on the bus electrode 225b is formed as small as possible. As the concave portion 227a having such a shape, a shape in which the concave portion 227a is positioned on the bus electrode 225b by having a protruding portion that partially protrudes can be given. Specifically, for example, FIG. 28A shows an example having a curved projection 227b, and FIG. 28B shows an example having a sharp projection 227b.

なお、凹部227aの形状は多角形でも、円、楕円でもよく、上記目的を達成すれば、上記説明に限るものではない。   The shape of the recess 227a may be a polygon, a circle, or an ellipse, and is not limited to the above description as long as the above object is achieved.

つぎに、実施の形態5によるPDPに関し、凹部の構成が異なる応用例について、図面を用いて説明する。図29は実施の形態5におけるPDPの前面板の一部の斜視図を示している。図29において、表示電極226を覆うように、誘電体層227の放電空間側の表面には、放電セル毎に2つの凹部227c、227dが形成されている。また、図30には、その凹部227c、227dと表示電極226および隔壁232との位置関係を示しており、この図30に示すように、凹部227c、227dは隔壁232よりも内側に形成されている。表示電極226は、表示ラインA毎に放電ギャップ224を介して対向するように配列して形成した透明電極からなる放電電極225aと、この放電電極225aに給電するためのバス電極225bとから構成され、表示電極226の放電電極225aは、凹部227c、227dの底面において放電ギャップ224を介して対向するようにバス電極225bから垂直に放電ギャップ224に向けて突出させて形成している。この放電電極225aは、凹部227c、227dの底面において放電ギャップ224を介して対向する部分の幅が凹部227c、227dの幅と同等、または凹部227c、227dの幅よりも狭くなるように構成されている。なお、図30に示す例は、放電電極225aの放電ギャップ224を介して対向する部分の幅を、凹部227c、227dの幅よりも狭く構成したものである。   Next, regarding the PDP according to the fifth embodiment, application examples in which the configuration of the recesses is different will be described with reference to the drawings. FIG. 29 is a perspective view of a part of the front plate of the PDP in the fifth embodiment. In FIG. 29, two recesses 227c and 227d are formed for each discharge cell on the surface of the dielectric layer 227 on the discharge space side so as to cover the display electrode 226. 30 shows the positional relationship between the recesses 227c and 227d, the display electrode 226, and the partition wall 232, and the recesses 227c and 227d are formed inside the partition wall 232 as shown in FIG. Yes. The display electrode 226 includes a discharge electrode 225a formed of a transparent electrode formed so as to be opposed to each other via a discharge gap 224 for each display line A, and a bus electrode 225b for supplying power to the discharge electrode 225a. The discharge electrode 225a of the display electrode 226 is formed to protrude vertically from the bus electrode 225b toward the discharge gap 224 so as to face each other via the discharge gap 224 on the bottom surfaces of the recesses 227c and 227d. This discharge electrode 225a is configured such that the width of the portion facing the discharge gap 224 on the bottom surface of the recesses 227c and 227d is equal to the width of the recesses 227c and 227d or narrower than the width of the recesses 227c and 227d. Yes. In the example shown in FIG. 30, the width of the portion of the discharge electrode 225a that faces the discharge gap 224 is narrower than the width of the recesses 227c and 227d.

図31に、実施の形態5によるPDPにおいて、誘電体層227に2つの凹部227c、227dを形成した場合の効果を説明するための図を示す。図31において、実線Aは放電を示している。図31において、2つの凹部227c、227dの底面の誘電体層227の膜厚が低下するため、その部分の容量が大きくなる。そのため、放電のための電荷は凹部227c、227dの底面に集中的に形成されることとなり、放電領域を制限することができる。   FIG. 31 is a diagram for explaining the effect when two concave portions 227c and 227d are formed in the dielectric layer 227 in the PDP according to the fifth embodiment. In FIG. 31, a solid line A indicates discharge. In FIG. 31, since the film thickness of the dielectric layer 227 on the bottom surfaces of the two recesses 227c and 227d is reduced, the capacity of the portion is increased. Therefore, electric charges for discharging are concentrated on the bottom surfaces of the recesses 227c and 227d, and the discharge area can be limited.

さらに、図31のように放電ギャップ224を挟んで凹部227c、227dを2個形成した構成であり、放電Aは、放電ギャップ224を挟んで凹部227cの底面と凹部227dの底面との間で発生する。そのため放電距離が伸びて、放電ガスが励起される確率が増加し、放電の制御と高効率を両立することができる。これは、放電ガス中のXeの分圧を高くした場合により効果的となる。   Furthermore, as shown in FIG. 31, two recesses 227c and 227d are formed with the discharge gap 224 interposed therebetween, and discharge A is generated between the bottom surface of the recess 227c and the bottom surface of the recess 227d with the discharge gap 224 interposed therebetween. To do. Therefore, the discharge distance is extended, the probability that the discharge gas is excited increases, and both discharge control and high efficiency can be achieved. This becomes more effective when the partial pressure of Xe in the discharge gas is increased.

ここで、放電電極225aの形状は、図32に示すような、放電電極225aが、凹部227c、227dの底面において放電ギャップ224を介して対向する部分が複数に分割された形状とすることや、図33に示すように、放電電極225aを中空形状とすると、実施の形態1と同様の効果を得ることができる。   Here, the shape of the discharge electrode 225a is such that, as shown in FIG. 32, the discharge electrode 225a has a shape in which the portion of the bottom surface of the recesses 227c and 227d facing each other through the discharge gap 224 is divided into a plurality of parts. As shown in FIG. 33, when the discharge electrode 225a has a hollow shape, the same effect as in the first embodiment can be obtained.

また、凹部227c、227dの形状は、図30に示す長方形に限るものではなく、放電電極225aが放電ギャップ224を介して対向する部分の幅よりも広いものであればその形状は問わない。図34に、凹部227c、227dの他の形状の一例を示す。図34(a)には、凹部227c、227dのそれぞれの角部が丸みをもったものを示している。また図34(b)には、凹部227c、227dの大きさが異なるものを示している。   Further, the shape of the recesses 227c and 227d is not limited to the rectangle shown in FIG. 30, and the shape is not limited as long as the discharge electrode 225a is wider than the width of the portion facing the discharge gap 224. FIG. 34 shows an example of another shape of the recesses 227c and 227d. FIG. 34 (a) shows that the corners of the recesses 227c and 227d are rounded. FIG. 34 (b) shows the recesses 227c and 227d having different sizes.

また、凹部227c、227dのいずれか一方は、一方の表示電極226である走査電極上に位置する部分、すなわち重なる部分の面積を大きくすることで、書込み操作時において前面板の表示電極226の一方である走査電極とデータ電極との間で放電が発生しやすくなり、パネルの駆動マージンを広く取ることが可能となる。   In addition, one of the recesses 227c and 227d has one of the display electrodes 226 on the front plate at the time of writing operation by increasing the area of the portion located on the scanning electrode which is one display electrode 226, that is, the overlapping portion. As a result, a discharge is easily generated between the scan electrode and the data electrode, and a panel drive margin can be widened.

このような電極構成の一例を図35に示す。図35(a)には、凹部227cを凹部227dより大きく形成することで、重なる面積を大きくした構成を示す。また、図35(b)には、凹部227c、227dの大きさは同じであるが、放電ギャップ224に対して走査電極側に片寄らせて形成することで、凹部227cが放電電極225aと重なる面積を、凹部227dが放電電極225aと重なる面積より大きくした構成を示す。また、図35(c)には、上述した効果を増すために、凹部227cは、その一部が走査電極のバス電極225b上に位置するように形成した構成を示している。なお、これらの構成においても、凹部227c、227dの形状は図34に示すような形状とすることができる。   An example of such an electrode configuration is shown in FIG. FIG. 35A shows a configuration in which the overlapping area is increased by forming the recess 227c larger than the recess 227d. In FIG. 35 (b), the size of the recesses 227c and 227d is the same, but the area where the recess 227c overlaps with the discharge electrode 225a is formed by shifting the discharge gap 224 toward the scan electrode side. Shows a configuration in which the recess 227d is larger than the area where the recess 227d overlaps the discharge electrode 225a. FIG. 35C shows a configuration in which the concave portion 227c is formed so that a part thereof is positioned on the bus electrode 225b of the scanning electrode in order to increase the above-described effect. In these configurations, the recesses 227c and 227d can be shaped as shown in FIG.

ここで、図35(c)に示すような構成の場合、凹部227cでの誘電体層227の厚みがバス電極225bの部分で薄くなるため、この部分での誘電体層227の絶縁耐圧の信頼性が低下する恐れがある。そこで、凹部227cの、バス電極225b上に位置する部分は、できる限り小さく形成することが好ましい。このような形状の凹部227cとして、凹部227cが、その一部が突出する突出部を有することで、バス電極225b上に位置するようにしたものを挙げることができる。具体的には、例えば図36(a)には、曲面形状の突出部227bをもつ例を示し、また図36(b)には、尖った形状の突出部227bをもつ例を示す。   Here, in the case of the configuration as shown in FIG. 35C, the thickness of the dielectric layer 227 in the recess 227c is reduced at the bus electrode 225b portion, and therefore the reliability of the dielectric breakdown voltage of the dielectric layer 227 in this portion is reduced. May be reduced. Accordingly, it is preferable to form the portion of the recess 227c located on the bus electrode 225b as small as possible. An example of the concave portion 227c having such a shape is one in which the concave portion 227c has a protruding portion that partially protrudes so as to be positioned on the bus electrode 225b. Specifically, for example, FIG. 36A shows an example having a curved-shaped protrusion 227b, and FIG. 36B shows an example having a sharp-shaped protrusion 227b.

また、図37に、凹部227c、227dの他の形態を示す。図37(a)に示す例では、放電セル毎の凹部227c、227dを結ぶように少なくとも1つの溝部227eを形成したもので、この場合は、放電開始電圧の低下と放電距離の増加の両立が可能となる。図37(b)に示す例では、2つの凹部227c、227dをバス電極225bに垂直となるように並べて形成したもので、この場合は、放電開始電圧を低下させることができる。さらに、図37(c)に示す例では、図37(b)に示すようにバス電極225bに垂直となるように並べて形成した2つの凹部227c、227dを結ぶように少なくとも1つの溝227eを形成したものである。   FIG. 37 shows another form of the recesses 227c and 227d. In the example shown in FIG. 37 (a), at least one groove portion 227e is formed so as to connect the concave portions 227c and 227d for each discharge cell. In this case, both the decrease in the discharge start voltage and the increase in the discharge distance are achieved. It becomes possible. In the example shown in FIG. 37B, two recesses 227c and 227d are formed side by side so as to be perpendicular to the bus electrode 225b. In this case, the discharge start voltage can be lowered. Further, in the example shown in FIG. 37 (c), at least one groove 227e is formed so as to connect two concave portions 227c and 227d formed so as to be perpendicular to the bus electrode 225b as shown in FIG. 37 (b). It is what.

なお、以上の説明では、2つの凹部227c、227dを形成した例を説明したが、2つ以上形成してもよく、また凹部の形状は多角形でも、円、楕円でもよく、上記目的を達成すれば、上記説明に限るものではない。   In the above description, the example in which the two concave portions 227c and 227d are formed has been described. However, two or more concave portions may be formed, and the shape of the concave portion may be a polygon, a circle, or an ellipse. If it does, it will not be restricted to the said description.

以上のように、実施の形態5のPDPによれば、放電を制御することができるとともに、書込み期間の駆動を安定させることができ、また、高Xe分圧による効率の向上を有効に活用することができ、パネルの効率の向上と画質の向上を達成することができる。   As described above, according to the PDP of the fifth embodiment, the discharge can be controlled, the driving in the address period can be stabilized, and the efficiency improvement by the high Xe partial pressure can be effectively utilized. The panel efficiency can be improved and the image quality can be improved.

以上述べたように、本発明のPDPによれば、高精細であっても書込み特性を安定させるとともに、隣接する放電セル間での誤放電を防止でき、かつ、走査電極とデータ電極との間での書込み放電を確実に発生させ、良好な画像表示が可能なPDPを実現することができる。   As described above, according to the PDP of the present invention, it is possible to stabilize the addressing characteristics even at high definition, to prevent erroneous discharge between adjacent discharge cells, and between the scan electrode and the data electrode. Thus, it is possible to realize a PDP capable of reliably generating an address discharge and capable of displaying a good image.

本発明にかかるPDPは、高精細でも高品質な画像表示が可能なPDPを実現し、大面積のプラズマディスプレイ装置などに有用である。   The PDP according to the present invention realizes a PDP capable of displaying a high-quality image even with high definition, and is useful for a large-area plasma display device or the like.

本発明の実施の形態1におけるPDPの構造を示す断面図Sectional drawing which shows the structure of PDP in Embodiment 1 of this invention 同PDPの前面板側の電極配列を示す平面図The top view which shows the electrode arrangement by the side of the front plate of the same PDP 同PDPの前面板側の放電セル部分の構造を示す斜視図The perspective view which shows the structure of the discharge cell part by the side of the front plate of the PDP 同PDPの背面板側の構造を示す斜視図The perspective view which shows the structure by the side of the back plate of the PDP 同PDPの放電セルにおける放電状態を示す前面板の断面図Sectional drawing of the front plate which shows the discharge state in the discharge cell of the PDP 同PDPの電極配列図Electrode arrangement of the PDP 同PDPの駆動方法を示す駆動波形図Driving waveform diagram showing the driving method of the PDP 同PDPのプライミング放電からの時間経過と放電遅れとの関係を示す図The figure which shows the relationship between the time passage from the priming discharge of the PDP and the discharge delay 同PDPにおける他の構造例を示す断面図Sectional drawing which shows the other structural example in the PDP 本発明の実施の形態2と実施の形態3におけるPDPの放電セル部分の構造を示す斜視図The perspective view which shows the structure of the discharge cell part of PDP in Embodiment 2 and Embodiment 3 of this invention 同PDPの放電セルにおける放電状態を示す前面板の断面図Sectional drawing of the front plate which shows the discharge state in the discharge cell of the PDP 従来のPDPの放電セルにおける放電状態を示す前面板の断面図Sectional drawing of the front plate showing the discharge state in the discharge cell of the conventional PDP 本発明の実施の形態4におけるPDPの放電セル部分の構造を示す斜視図The perspective view which shows the structure of the discharge cell part of PDP in Embodiment 4 of this invention 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セルにおける放電状態を示す前面板の断面図Sectional drawing of the front plate which shows the discharge state in the discharge cell of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 同PDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of the PDP 本発明の実施の形態5におけるPDPの放電セル部分の構造を示す斜視図The perspective view which shows the structure of the discharge cell part of PDP in Embodiment 5 of this invention 同PDPの要部の配置関係を示す平面図The top view which shows the arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPのPDPの放電セル部分の他の構造を示す斜視図The perspective view which shows the other structure of the discharge cell part of PDP of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの放電セルにおける放電状態を示す前面板の断面図Sectional drawing of the front plate which shows the discharge state in the discharge cell of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの要部の他の配置関係を示す平面図The top view which shows the other arrangement | positioning relationship of the principal part of the PDP 同PDPの放電セル部分の構造を示す斜視図The perspective view which shows the structure of the discharge cell part of the PDP

符号の説明Explanation of symbols

1,123,223 前面基板
2 背面基板
3 放電空間
4,15,16,127,127a,127b,227 誘電体層
5 保護膜
6,124 走査電極
7,125 維持電極
6a,7a,124a,125a 透明電極
6b,7b,124b,125b,225b バス電極
6b’,227b 突出部
8 光吸収層
9 データ電極
10,232 隔壁
10a 縦壁部
10b 横壁部
11 放電セル
12 蛍光体層
13 隙間部
13a プライミング空間
14 プライミング電極
17,100,101,102,103,104,127c,227a,227c,227d 凹部
18,134,224 放電ギャップ
19 発光画素領域
20 非発光領域
103a 曲面
105,227e 溝部
121 前面板
126,226 表示電極
225a 放電電極
DESCRIPTION OF SYMBOLS 1,123,223 Front substrate 2 Rear substrate 3 Discharge space 4,15,16,127,127a, 127b, 227 Dielectric layer 5 Protective film 6,124 Scan electrode 7,125 Sustain electrode 6a, 7a, 124a, 125a Transparent Electrode 6b, 7b, 124b, 125b, 225b Bus electrode 6b ', 227b Protruding part 8 Light absorption layer 9 Data electrode 10, 232 Partition 10a Vertical wall part 10b Horizontal wall part 11 Discharge cell 12 Phosphor layer 13 Gap part 13a Priming space 14 Priming electrode 17, 100, 101, 102, 103, 104, 127c, 227a, 227c, 227d Recessed portion 18, 134, 224 Discharge gap 19 Light emitting pixel region 20 Non-light emitting region 103a Curved surface 105, 227e Groove portion 121 Front plate 126, 226 Display Electrode 225a Discharge electrode

Claims (23)

互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、前記第1の基板上の前記走査電極および前記維持電極と前記第2の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を形成したことを特徴とするプラズマディスプレイパネル。 A first substrate having a pair of display electrodes composed of a plurality of scan electrodes and a plurality of sustain electrodes arranged in parallel to each other and covered with a dielectric layer, a plurality of data electrodes arranged in parallel and the data electrodes intersecting with each other A second substrate having a plurality of priming electrodes arranged in a direction in which the scan electrode and the sustain electrode on the first substrate intersect the data electrode on the second substrate A plurality of main discharge cells including the scan electrode, the sustain electrode, and the data electrode, and a gap section partitioned by a partition wall adjacent to the main discharge cell, A priming discharge cell including the scan electrode and the priming electrode is formed, and a recess is formed for each main discharge cell on the surface of the dielectric layer on the discharge space side. That the plasma display panel. 互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、前記第1の基板上の前記走査電極および前記維持電極と前記第2の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を形成し、放電ガスとしてXe分圧が5%〜30%のXeを含む混合ガスを封入したことを特徴とするプラズマディスプレイパネル。 A first substrate having a pair of display electrodes composed of a plurality of scan electrodes and a plurality of sustain electrodes arranged in parallel to each other and covered with a dielectric layer, a plurality of data electrodes arranged in parallel and the data electrodes intersecting with each other A second substrate having a plurality of priming electrodes arranged in a direction in which the scan electrode and the sustain electrode on the first substrate intersect the data electrode on the second substrate A plurality of main discharge cells including the scan electrode, the sustain electrode, and the data electrode, and a gap section partitioned by a partition wall adjacent to the main discharge cell, Forming a priming discharge cell including the scan electrode and the priming electrode; forming a recess for each main discharge cell on the surface of the dielectric layer on the discharge space side; A plasma display panel, wherein the partial pressure of Xe is sealed gas mixture containing 5% to 30% of Xe. 放電ガスが、XeとNeおよび/またはHeとを含むことを特徴とする請求項2に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 2, wherein the discharge gas contains Xe and Ne and / or He. 凹部は円柱形状、円錐形状、楕円柱形状、楕円錐形状、角部が曲面を有する多角柱形状のいずれかであることを特徴とする請求項1または2に記載のプラズマディスプレイパネル。 3. The plasma display panel according to claim 1, wherein the concave portion has any one of a cylindrical shape, a conical shape, an elliptical column shape, an elliptical cone shape, and a polygonal column shape having a curved corner portion. 主放電セル毎に少なくとも2つの凹部を形成したことを特徴とする請求項1または2に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1 or 2, wherein at least two recesses are formed for each main discharge cell. 2つの凹部が溝部によって連結されていることを特徴とする請求項5に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 5, wherein the two concave portions are connected by a groove portion. 表示電極をそれぞれ放電電極と前記放電電極に給電するためのバス電極とにより構成するとともに、前記表示電極を表示ライン毎に放電ギャップを介して対向配列し、前記表示電極の前記放電電極を凹部の底部領域において前記バス電極から垂直に前記放電ギャップに向けて突出させて形成したことを特徴とする請求項1または2に記載のプラズマディスプレイパネル。 The display electrodes are each constituted by a discharge electrode and a bus electrode for supplying power to the discharge electrode, the display electrodes are arranged to face each other via a discharge gap for each display line, and the discharge electrode of the display electrode is arranged in a recess. 3. The plasma display panel according to claim 1, wherein the plasma display panel is formed so as to protrude perpendicularly from the bus electrode toward the discharge gap in a bottom region. 凹部の底部領域において放電ギャップを介して対向する放電電極の幅が、凹部の幅と同等またはそれよりも小さいことを特徴とする請求項7に記載のプラズマディスプレイパネル。 8. The plasma display panel according to claim 7, wherein the width of the discharge electrodes facing each other through the discharge gap in the bottom region of the recess is equal to or smaller than the width of the recess. 凹部の底部領域において放電ギャップを介して対向する放電電極が、複数に分割されていることを特徴とする請求項7に記載のプラズマディスプレイパネル。 8. The plasma display panel according to claim 7, wherein the discharge electrodes facing each other through the discharge gap in the bottom region of the recess are divided into a plurality of portions. 凹部の底部領域において放電ギャップを介して対向する放電電極は、当該電極面がくりぬかれていることを特徴とする請求項7に記載のプラズマディスプレイパネル。 8. The plasma display panel according to claim 7, wherein the electrode surfaces of the discharge electrodes facing each other through the discharge gap in the bottom region of the recess are hollowed out. 放電電極が透明電極であることを特徴とする請求項7から10のいずれかに記載のプラズマディスプレイパネル。 The plasma display panel according to any one of claims 7 to 10, wherein the discharge electrode is a transparent electrode. 表示電極およびデータ電極で形成される主放電セルにおいて、前記表示電極を覆う誘電体層が前記表示電極と重なり合うように凹部を有し、前記凹部と走査電極とが重なり合う面積を、前記凹部と維持電極とが重なり合う面積より大きくなるように構成したことを特徴とする請求項7から10のいずれかに記載のプラズマディスプレイパネル。 In a main discharge cell formed of a display electrode and a data electrode, the dielectric layer covering the display electrode has a recess so as to overlap the display electrode, and an area where the recess and the scan electrode overlap is maintained as the recess. The plasma display panel according to any one of claims 7 to 10, wherein the plasma display panel is configured to be larger than an area where electrodes overlap. 主放電セルにおける凹部の位置を、走査電極側に片寄ったものとすることで、前記凹部と前記走査電極とが重なり合う面積を、前記凹部と維持電極とが重なり合う面積より大きくなるように構成したことを特徴とする請求項12に記載のプラズマディスプレイパネル。 The position of the recess in the main discharge cell is shifted to the scan electrode side so that the area where the recess and the scan electrode overlap is larger than the area where the recess and the sustain electrode overlap. The plasma display panel according to claim 12. 走査電極と維持電極とはそれぞれ透明電極と金属材料のバス電極とを備え、凹部が、前記走査電極とは少なくとも前記バス電極と重なり合い、前記維持電極とは前記透明電極とのみ重なり合うように、前記走査電極側に片寄っていることを特徴とする請求項13に記載のプラズマディスプレイパネル。 Each of the scan electrode and the sustain electrode includes a transparent electrode and a bus electrode made of a metal material, and the concave portion overlaps at least the bus electrode with the scan electrode, and the sustain electrode overlaps only with the transparent electrode. The plasma display panel according to claim 13, wherein the plasma display panel is offset toward the scanning electrode. 表示電極を覆う誘電体層を少なくとも2層構造とし前記誘電体層の放電空間側の表面に凹部を形成したことを特徴とする請求項1または2に記載のプラズマディスプレイパネル。 3. The plasma display panel according to claim 1, wherein the dielectric layer covering the display electrode has at least a two-layer structure, and a recess is formed on the surface of the dielectric layer on the discharge space side. 誘電体層は、表示電極を覆うように形成した下層の誘電体層と、その上を覆うように放電空間側に形成された上層の誘電体層とから構成し、前記上層の誘電体層をくりぬいて凹部を形成したことを特徴とする請求項15に記載のプラズマディスプレイパネル。 The dielectric layer is composed of a lower dielectric layer formed so as to cover the display electrode and an upper dielectric layer formed on the discharge space side so as to cover the upper dielectric layer. The plasma display panel according to claim 15, wherein a recess is formed by hollowing out. 凹部の底面が下層の誘電体層となるように上層の誘電体層をくりぬいて形成したことを特徴とする請求項16に記載のプラズマディスプレイパネル。 17. The plasma display panel according to claim 16, wherein the upper dielectric layer is hollowed out so that the bottom surface of the recess becomes the lower dielectric layer. 誘電体層を誘電率の異なる少なくとも2層構造としたことを特徴とする請求項15から17のいずれかに記載のプラズマディスプレイパネル。 18. The plasma display panel according to claim 15, wherein the dielectric layer has at least a two-layer structure having different dielectric constants. 上層の誘電体層の誘電率を下層の誘電体層の誘電率よりも小さくしたしたことを特徴とする請求項18に記載のプラズマディスプレイパネル。 19. The plasma display panel according to claim 18, wherein the dielectric constant of the upper dielectric layer is made smaller than the dielectric constant of the lower dielectric layer. 誘電体層を軟化点の異なる材料により形成した少なくとも2層構造としたことを特徴とする請求項15から17のいずれかに記載のプラズマディスプレイパネル。 18. The plasma display panel according to claim 15, wherein the dielectric layer has at least a two-layer structure formed of materials having different softening points. 上層の誘電体層を形成する材料の軟化点を下層の誘電体層を形成する材料の軟化点よりも小さくしたしたことを特徴とする請求項20に記載のプラズマディスプレイパネル。 21. The plasma display panel according to claim 20, wherein the softening point of the material forming the upper dielectric layer is made smaller than the softening point of the material forming the lower dielectric layer. 誘電体層は、ZnO−B23−SiO2系の混合物、PbO−B23−SiO2系の混合物、PbO−B23−SiO2−Al23系の混合物、PbO−ZnO−B23−SiO2系の混合物、Bi23−B23−SiO2系の混合物の中から選ばれるガラス粉末により構成したことを特徴とする請求項18または20に記載のプラズマディスプレイパネル。 The dielectric layer is composed of a ZnO—B 2 O 3 —SiO 2 based mixture, a PbO—B 2 O 3 —SiO 2 based mixture, a PbO—B 2 O 3 —SiO 2 —Al 2 O 3 based mixture, PbO 21. A glass powder selected from the group consisting of —ZnO—B 2 O 3 —SiO 2 and Bi 2 O 3 —B 2 O 3 —SiO 2. The plasma display panel described. 互いに平行に配置され誘電体層に覆われた複数の走査電極および複数の維持電極よりなる一対の表示電極を有する第1の基板と、平行に配置された複数のデータ電極と前記データ電極と交差する方向に配置された複数のプライミング電極とを有する第2の基板とを、前記第1の基板上の前記走査電極および前記維持電極と前記第2の基板上の前記データ電極とが交差する方向に対向配置して放電空間を形成するとともに、前記走査電極および前記維持電極と前記データ電極とを備えた複数の主放電セルと、前記主放電セルに隣接して隔壁により区画された隙間部および前記走査電極と前記プライミング電極とを備えたプライミング放電セルとを形成し、前記誘電体層の前記放電空間側の表面に前記主放電セル毎に凹部を具備し、1フィールド期間を初期化期間、書込み期間、維持期間を有する複数のサブフィールドで構成し、前記サブフィールドの書込み期間において、前記プライミング電極の各々に対応する前記走査電極の走査に先だって対応する前記走査電極との間でプライミング放電を発生させるための電圧を前記プライミング電極の各々に印加することを特徴とするプラズマディスプレイパネル。 A first substrate having a pair of display electrodes composed of a plurality of scan electrodes and a plurality of sustain electrodes arranged in parallel to each other and covered with a dielectric layer, a plurality of data electrodes arranged in parallel and the data electrodes A second substrate having a plurality of priming electrodes arranged in a direction in which the scan electrode and the sustain electrode on the first substrate intersect the data electrode on the second substrate A plurality of main discharge cells including the scan electrodes, the sustain electrodes, and the data electrodes, and a gap section partitioned by a partition wall adjacent to the main discharge cells, A priming discharge cell having the scanning electrode and the priming electrode is formed, and a surface of the dielectric layer on the discharge space side is provided with a recess for each main discharge cell; A plurality of subfields each having an initialization period, an address period, and a sustain period, and in the address period of the subfield, the scan electrodes corresponding to the scan electrodes corresponding to the priming electrodes before scanning A plasma display panel, wherein a voltage for generating a priming discharge is applied to each of the priming electrodes.
JP2004133137A 2004-04-28 2004-04-28 Plasma display panel Pending JP2005317321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004133137A JP2005317321A (en) 2004-04-28 2004-04-28 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004133137A JP2005317321A (en) 2004-04-28 2004-04-28 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2005317321A true JP2005317321A (en) 2005-11-10

Family

ID=35444519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004133137A Pending JP2005317321A (en) 2004-04-28 2004-04-28 Plasma display panel

Country Status (1)

Country Link
JP (1) JP2005317321A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151343B2 (en) * 2003-03-27 2006-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel having priming discharge cell
KR100795807B1 (en) 2006-08-24 2008-01-21 삼성에스디아이 주식회사 Plasma display panel
JP2009146851A (en) * 2007-12-18 2009-07-02 Hitachi Ltd Plasma display panel, and plasma display device
KR101117703B1 (en) * 2009-02-13 2012-02-29 삼성에스디아이 주식회사 Plasma display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151343B2 (en) * 2003-03-27 2006-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel having priming discharge cell
KR100795807B1 (en) 2006-08-24 2008-01-21 삼성에스디아이 주식회사 Plasma display panel
JP2009146851A (en) * 2007-12-18 2009-07-02 Hitachi Ltd Plasma display panel, and plasma display device
KR101117703B1 (en) * 2009-02-13 2012-02-29 삼성에스디아이 주식회사 Plasma display panel

Similar Documents

Publication Publication Date Title
US6580227B2 (en) Plasma display panel, manufacturing method thereof, and plasma display
JP2003203571A (en) Plasma display panel
JP3623386B2 (en) Driving method of plasma display panel
KR100744325B1 (en) Plasma display panel
JP2006216525A (en) Plasma display device, plasma display panel, and method for production thereof
JP2005317321A (en) Plasma display panel
JP4325244B2 (en) Plasma display panel
KR100768596B1 (en) Plasma display panel and manufacturing method thereof
JP4670990B2 (en) Plasma display panel
JP4409470B2 (en) Plasma display panel
US7652427B2 (en) Plasma display panel
US20090146568A1 (en) Plasma display panel
JP2008004436A (en) Plasma display panel, and its manufacturing method
KR100862568B1 (en) Plasma Display Panel
JP2005005261A (en) Plasma display panel and manufacturing method of the same
JP2005322637A (en) Plasma display panel
KR100452695B1 (en) Plasma display panel and method of fabricating the same
JP2005116349A (en) Plasma display device
KR100278785B1 (en) Manufacturing method of bulkhead of plasma display panel
JP2006059587A (en) Plasma display panel
JP4403874B2 (en) Plasma display panel
KR100811529B1 (en) Plasma display panel
KR100581931B1 (en) Plasma display panel
JPH03101035A (en) Plasma display panel
JP2007165123A (en) Plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714