JP2005308944A - 自動設計装置、自動設計方法及び自動設計プログラム - Google Patents

自動設計装置、自動設計方法及び自動設計プログラム Download PDF

Info

Publication number
JP2005308944A
JP2005308944A JP2004123917A JP2004123917A JP2005308944A JP 2005308944 A JP2005308944 A JP 2005308944A JP 2004123917 A JP2004123917 A JP 2004123917A JP 2004123917 A JP2004123917 A JP 2004123917A JP 2005308944 A JP2005308944 A JP 2005308944A
Authority
JP
Japan
Prior art keywords
change amount
management width
optical proximity
dimension
proximity effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004123917A
Other languages
English (en)
Inventor
Hidekazu Kawaguchi
英一 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004123917A priority Critical patent/JP2005308944A/ja
Publication of JP2005308944A publication Critical patent/JP2005308944A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 マスクパターンの自動設計に要する時間を短縮可能な自動設計装置を提供する。
【解決手段】 光近接効果補正量を仮設定したマスクパターンを転写した場合のデバイスパターンの寸法の変化量を予測する寸法変化量予測手段11と、寸法の変化量に応じたデバイスパターンにより実現される素子の特性の変化量を算出する特性変化量算出手段12と、特性の許容範囲に対応する寸法の変化量の範囲を管理幅として設定する管理幅設定手段13と、寸法が管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する自動設計手段14を備える。
【選択図】 図1

Description

本発明は、マスクパターンの自動設計技術に関し、特に自動設計装置、自動設計方法及び自動設計プログラムに関する。
近年、半導体装置のデバイスパターンの微細化に伴い、半導体装置の製造におけるフォトリソグラフィ工程において光近接効果(OPE)が問題となっている。光近接効果とは、光露光を行うときに、解像限界付近において転写されるパターンの形状が半導体ウェハ上で歪む現象である。光近接効果により、所望の設計パターンに対する忠実な転写が困難となる。
所望の設計パターンに対する実際に転写形成されるデバイスパターンの忠実性を向上させるために、マスクパターンの自動設計において、OPEを見越して光近接効果補正(OPC)が行われる。光近接効果補正とは、設計パターンの疎密に応じて、予めマスクデータのマスクパターンに補正パターンを付加したり、マスクパターンの寸法を補正する技術である(例えば、特許文献1参照。)。
光近接効果補正を用いたマスクパターンの自動設計おいては、マスクパターンが実際に転写され形成されたデバイスパターンの寸法が「管理幅」を満たすか判定され、「管理幅」を満たしていないマスクパターンが補正されることにより、マスクパターンが自動設計される。「管理幅」は、一般的に、所望のデバイスパターンの寸法と、補正されたマスクパターンが転写され形成されたデバイスパターンの実際の寸法との差を用いて設定される。
所望のデバイスパターンの寸法と、実際に転写されたデバイスパターンの寸法との差は、必ずしもデバイスパターンを含む素子の特性の差や、素子を含む回路の特性の差を予想する指標になるとは限らない。従来、所望のデバイスパターンの寸法より大きい側の管理幅と、所望のデバイスパターンの寸法より小さい側の管理幅とを一律に合わせて、全体の管理幅として設定していた。このため、全体の管理幅が過小に設定されることになる。したがって、過小の管理幅を満たすようにマスクパターンを自動設計しなければならず、マスクパターンの自動設計に要する時間が増大する。
特開2000−187314号公報
本発明は、マスクパターンの自動設計に要する時間を短縮可能な自動設計装置、自動設計方法及び自動設計プログラムを提供することを目的とする。
本発明の第1の特徴は、(イ)光近接効果補正量を仮設定したマスクパターンを転写した場合のデバイスパターンの寸法の変化量を予測する寸法変化量予測手段と、(ロ)寸法の変化量に応じたデバイスパターンにより実現される素子の特性の変化量を算出する特性変化量算出手段と、(ハ)特性の許容範囲に対応する寸法の変化量の範囲を管理幅として設定する管理幅設定手段と、(ニ)寸法が管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する自動設計手段
とを備える自動設計装置であることを要旨とする。
本発明の第2の特徴は、(イ)寸法変化量予測手段が、光近接効果補正量を仮設定したマスクパターンを転写した場合のデバイスパターンの寸法の変化量を算出する手順と、(ロ)特性変化量算出手段が、寸法の変化量に応じたデバイスパターンにより実現される素子の特性の変化量を算出する手順と、(ハ)管理幅設定手段が、特性の許容範囲に対応する寸法の変化量の範囲を管理幅として設定する手順と、(ニ自動設計手段が、寸法が管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する手順とを含む自動設計方法であることを要旨とする。
本発明の第3の特徴は、自動設計装置に、(イ)寸法変化量予測手段が、光近接効果補正量記憶装置に格納された光近接効果補正量を仮設定した、マスクデータ記憶装置に格納されたマスクパターンを転写した場合のデバイスパターンの寸法の変化量を算出する手順と、(ロ)特性変化量算出手段が、寸法の変化量に応じたデバイスパターンにより実現される、素子の特性の変化量を算出する手順と、(ハ)管理幅設定手段が、特性許容範囲記憶装置に格納された特性の許容範囲に対応する寸法の変化量の範囲を管理幅として設定する手順と、(ニ)自動設計手段が、寸法が管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する手順とを実行させる自動設計プログラムであることを要旨とする。
本発明によれば、マスクパターンの自動設計に要する時間を短縮可能な自動設計装置、自動設計方法及び自動設計プログラムを提供することができる。
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似部分には同一あるいは類似な符号を付している。ただし、図面は模式的なものである。
本発明の実施の形態に係る自動設計装置は、図1に示すように、中央処理装置(CPU)1、マスクデータ記憶装置2、光近接効果補正量記憶装置3、特性許容範囲記憶装置4、管理幅記憶装置5、主記憶装置6、入力装置7及び出力装置8を備える。
マスクデータ記憶装置2は、設計データが変換されたマスクパターンのマスクデータを格納する。特性許容範囲記憶装置4は、マスクデータ記憶装置2に格納されたマスクデータのマスクパターンによりそれぞれ形成される複数の素子の特性の許容範囲をそれぞれ格納する。ここで、「素子」とは半導体集積回路を構成するMOSトランジスタやバイポーラトランジスタ等の能動素子、及び、抵抗、コンデンサ、インダクタなどの受動素子を意味する。また、「素子の特性の許容範囲」とは、素子が満たすべき電気的特性の範囲を意味する。「素子の特性の許容範囲」としては、例えばMOSトランジスタのゲート閾値電圧の許容範囲である。
CPU1は、寸法変化量予測手段11、特性変化量算出手段12、管理幅設定手段13、及び自動設計手段14を備える。寸法変化量予測手段11は、マスクデータ記憶装置2に格納されたマスクデータ、及び光近接効果補正量記憶装置3に格納された仮設定された光近接効果補正量を読み込んで、仮設定された光近接効果補正量に応じて仮補正されたマスクパターンを転写した場合のデバイスパターンの実際の寸法の変化量を予測する。
即ち、マスクデータに基づいて電子ビーム描画装置(パターンジェネレータ)を用いて石英ガラスなどのマスク基板上にマスクが作製され、露光装置(ステッパ)を用いてマスクのマスクパターンが半導体ウェハ上のフォトレジスト膜に転写され現像されてパターニングされるデバイスパターンについて、その寸法の変化量を予測する。ここでは、パターニングされたフォトレジスト膜をマスクとして用いて半導体ウェハを加工した後に実現されるパターンを、「素子のデバイスパターン」として定義する。
寸法変化量予測手段11は、例えば図2に示すように、光近接効果補正量とプロセス条件を考慮してに応じたMOSトランジスタのゲート長の変化量ΔL10を算出する。図2において、ゲート長の値L10はMOSトランジスタの所望のゲート長の値を示し、ゲート長の値L12は光近接効果補正によるゲート長の上限値を示し、ゲート長の値L11は光近接効果補正によるゲート長の下限値を示す。
図1に示した特性変化量算出手段12は、寸法変化量予測手段11により予測されたデバイスパターンの寸法の変化量に基づいて、デバイスパターンの寸法の変化量に応じた電気的特性の変化量を算出する。特性変化量算出手段12は、例えば図2に示すように、図1に示した寸法変化量予測手段11により算出されたMOSトランジスタのゲート長の変化量ΔL10に対応するゲート閾値電圧Vthの変化量ΔVth10を算出する。図2において、ゲート閾値電圧Vthの値Vth10は所望のゲート閾値電圧Vthの値であり、同時にゲート閾値電圧Vthの上限値を示し、ゲート閾値電圧Vthの値Vth12はデバイスパターンの寸法が変化することに起因するゲート閾値電圧Vthの下限値を示す。
図1に示した管理幅設定手段13は、特性許容範囲記憶装置4に格納された素子の電気的特性の許容範囲に対応するデバイスパターンの寸法の変化量の範囲を「管理幅」として設定する。管理幅設定手段13は、例えば図2に示したMOSトランジスタのゲート閾値電圧Vthの許容範囲ΔVth11に収まるゲート閾値電圧Vthの変化量ΔVth10に対応するゲート長の変化量ΔL10の範囲を管理幅として設定する。
図1に示した管理幅設定手段13は更に、上限側管理幅設定手段131及び下限側管理幅設定手段132を備える。上限側管理幅設定手段131は、図2に示したゲート閾値電圧Vthの許容範囲ΔVth11に収まるゲート閾値電圧Vthの変化量ΔVth10に対応する、所望のゲート長の値L10より大きい上限側の変化量ΔL12の範囲を「上限側の管理幅」として設定する。図1に示した下限側管理幅設定手段132は、図2に示したゲート閾値電圧Vthの許容範囲ΔVth11に収まるゲート閾値電圧Vthの変化量ΔVth10に対応する、所望のゲート長の値L10より小さい下限側の変化量ΔL11の範囲を「下限側の管理幅」として設定する。
図1に示した自動設計手段14は、デバイスパターンの寸法が管理幅設定手段13により設定された管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する。自動設計手段14は、判定手段141、補正量決定手段142、及び補正手段143を備える。
判定手段141は、マスクデータ記憶装置2に格納されたマスクデータを読み込んで、マスクパターンが実際に転写され形成されたデバイスパターンの寸法が、上限側管理幅設定手段131及び下限側管理幅設定手段132により設定された対応する管理幅を満たすか判定する。
補正量決定手段142は、マスクデータ記憶装置2に格納されたマスクデータを読み込んで、マスクパターンが転写され形成されたデバイスパターンの寸法が、上限側管理幅設定手段131及び下限側管理幅設定手段132により設定された対応する管理幅を満たすように光近接効果補正量を決定する。補正手段143は、補正量決定手段142により決定された光近接効果補正量を用いて、マスクデータ記憶装置2に格納されたマスクデータのマスクパターンの寸法を補正することにより、マスクパターンを自動設計する。
光近接効果補正量記憶装置3は、仮設定された光近接効果補正量、及び補正量決定手段142により決定された光近接効果補正量を格納する。光近接効果補正量記憶装置3は、予め仮設定された光近接効果補正量を格納していても良い。また、仮設定された光近接効果補正は、入力装置7を介して格納されても良い。或いは、補正量決定手段142がマスクデータ記憶装置2に格納されたマスクデータを読み込んで、マスクパターンが実際に転写され形成されたデバイスパターンの配置や寸法を取得し、対応するマスクパターンの光近接効果補正量を仮設定しても良い。また、管理幅記憶装置5は、管理幅設定手段13により設定された管理幅を格納する。なお、マスクデータ記憶装置2は、補正手段143により自動設計されたマスクパターンのマスクデータも格納する。また、特性許容範囲記憶装置4は、複数の素子のそれぞれのプロセス条件も格納する。
図1に示した入力装置7としては、例えばキーボード、マウス、OCR等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置8は、CPU1により決定された処理順序を画面(モニタ)に表示したり、印刷することが可能である。出力装置8としては、液晶ディスプレイ、CRTディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。
主記憶装置6には、ROM及びRAMが組み込まれている。ROMは、CPU1において実行されるプログラムを格納しているプログラム記憶装置等として機能する(プログラムの詳細は後述する。)。RAMは、CPU1におけるプログラム実行処理中に利用されるデータ等を一時的に格納したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置6としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。
また、図1に示した自動設計装置は、入力装置7、出力装置8等をCPU1につなぐ図示を省略した入出力制御装置(インターフェース)を備える。また、CPU1は、図示を省略した記憶装置管理手段を備える。記憶装置及び記憶装置との入出力が必要な場合は、この記憶装置管理手段を介して必要なファイルの格納場所を探し、ファイルの読み出し・書き込み処理がなされる。
次に、図1に示した自動設計装置を用いた自動設計方法を、図3のフローチャートを参照しながら説明する。なお、図1に示したCPU1における処理結果はそれぞれ、主記憶装置6に逐次格納される。
(イ)図3のステップS11において、図1に示した寸法変化量予測手段11は、光近接効果補正量記憶装置3に格納された複数の光近接効果補正量を読み込んで、仮設定された複数の光近接効果補正量に応じてそれぞれ仮補正されたマスクパターンを転写した場合のそれぞれのデバイスパターンの寸法の変化量をそれぞれ予測する。なお、複数の仮設定された光近接効果補正量は、光近接効果補正量記憶装置3に予め格納されていても良く、補正量決定手段142により仮設定されても良い。ステップS12において、特性変化量算出手段12は、寸法変化量予測手段11により予測されたデバイスパターンの寸法のそれぞれの変化量に応じたそれぞれの電気的特性の変化量を複数個算出する。
(ロ)ステップS131において、上限側管理幅設定手段131は、特性許容範囲記憶装置4に格納された素子の電気的特性の許容範囲に対応する、所望のデバイスパターンの寸法より大きい上限側の変化量の範囲を、「上限側の管理幅」として設定する。ステップS132において、下限側管理幅設定手段132は、特性許容範囲記憶装置4に格納された素子の電気的特性の許容範囲に対応する、所望のデバイスパターンの寸法より小さい下限側の変化量の範囲を、「下限側の管理幅」として設定する。この結果、素子の電気的特性の許容範囲に対応するデバイスパターンの寸法の変化量の範囲が全体の「管理幅」として設定される。
(ハ)ステップS141において、判定手段141は、マスクデータ記憶装置2に格納されたマスクデータの全てのマスクパターンに対して、マスクパターンを転写した場合のデバイスパターンの寸法が、上限側管理幅設定手段131及び下限側管理幅設定手段132により設定された管理幅を満たすか判定する。マスクパターンが管理幅を満たさないと判定された場合、ステップS142に進む。
(ニ)ステップS142において、補正量決定手段142は、ステップS141で管理幅を満たさないマスクパターンに対して、上限側管理幅設定手段131及び下限側管理幅設定手段132により設定された管理幅を満たすように、光近接効果補正量を決定する。ステップS143において、補正手段143は、ステップS142で決定された光近接効果補正を用いて、対応するマスクパターンを自動設定する。その後、ステップS141の手順に戻る。ステップS141において、全てのマスクパターンを転写した場合のデバイスパターンの寸法がそれぞれ管理幅を満たすと判定された場合、マスクパターンの自動設計を終了する。
所望のデバイスパターンの寸法と補正されて実際に転写されるデバイスパターンの寸法との図形上での差だけで管理幅を設定する場合には、上限側の管理幅と下限側の管理幅のうち、デバイスパターンの変化量に対する特性の変化量がより顕著な側の管理幅に一律に合わせて全体の管理幅を設定する必要がある。例えば、図2に示した所望のゲート長の値L10より小さく変化する下限側の管理幅ΔL11の方がゲート閾値電圧Vthの変化量ΔVthの変化に対し顕著であるので、下限側の管理幅ΔL11に合わせて、図4に示すように所望のゲート長の値L10から光近接効果補正によるゲート長の値L14までの変化量ΔL11の範囲を、上限側の管理幅として設定する必要が有る。このため、変化量ΔL14が全体の管理幅と設定されるので、管理幅が必要以上に狭く設定される。
これに対して、図1に示した自動設計装置、及び図3に示した自動設計方法によれば、上限側及び下限側の変化量の範囲を、デバイスパターンの変化量に対する特性の変化量がより顕著となる側の管理幅に合わせる必要がないので、全体として管理幅が緩和される。したがって、緩和された管理幅を用いることで、マスクパターンの自動設計に要する処理時間を短縮可能となる。
図3に示した一連の手順、即ち:(イ)図1に示した寸法変化量予測手段11が、光近接効果補正量記憶装置3に格納された光近接効果補正量を仮設定した、マスクデータ記憶装置2に格納されたマスクパターンを転写した場合のデバイスパターンの寸法の変化量を算出する手順;(ロ)特性変化量算出手段12が、寸法の変化量に応じたデバイスパターンにより実現される、素子の特性の変化量を算出する手順;(ハ)管理幅設定手段13が、特性許容範囲記憶装置4に格納された特性の許容範囲に対応する寸法の変化量の範囲を管理幅として設定する手順;(ニ)自動設計手段14が、寸法が管理幅を満たすように、光近接効果補正量を決定し、決定された光近接効果補正量を用いて、マスクパターンを自動設計する手順;等は、図3と等価なアルゴリズムのプログラム(自動設計プログラム)により、図1に示したCPU1を制御して実行できる。プログラムは、図1に示した自動設計装置を構成するコンピュータシステムの主記憶装置6等に記憶させれば良い。また、プログラムは、コンピュータ読取り可能な記録媒体に保存し、保存した記録媒体を主記憶装置6に読み込ませることにより、本発明の実施の形態に係る一連の手順を実行することができる。
ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、CD−ROM,MOディスク、カセットテープ、オープンリールテープなどが「コンピュータ読取り可能な記録媒体」に含まれる。例えば、情報処理装置の本体は、フレキシブルディスク装置(フレキシブルディスクドライブ)及び光ディスク装置(光ディスクドライブ)を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはCD−ROMを挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムを主記憶装置6にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばゲームパック等に利用されているメモリ装置としてのROMや、磁気テープ装置としてのカセットテープを用いることもできる。更に、インターネット等の情報処理ネットワークを介して、プログラムを他のプログラム記憶装置に格納することが可能である。
(第1の変形例)
本発明の実施の形態の第1の変形例として、図1に示した特性許容範囲記憶装置4が、図5に示すように、図3に示した素子の電気的特性(ゲート閾値電圧Vth)の許容範囲ΔVth11よりも狭く、且つ素子の電気的特性(ゲート閾値電圧Vth)の変化量ΔVth10よりも狭い許容範囲ΔVth12の場合に管理幅を設定する一例を説明する。図5において、横軸がMOSトランジスタのゲート長を示し、縦軸がMOSトランジスタのゲート閾値電圧Vthを示し、ゲート閾値電圧Vthの値Vth13が許容範囲ΔVth12の下限値を示す。
図1に示した上限側管理幅設定手段131は、図5に示したゲート閾値電圧Vthの許容範囲ΔVth12に収まるゲート閾値電圧Vthの変化量ΔVth12に対応する所望のゲート長の値L10から光近接効果補正によるゲート長の値L15までの変化量ΔL14の範囲を「上限側の管理幅」として設定する。図1に示した下限側管理幅設定手段132は、図5に示したゲート閾値電圧Vthの許容範囲ΔVth12に対応する所望のゲート長の値L10から光近接効果補正によるゲート長の値L16までの変化量ΔL16の範囲を「下限側の管理幅」として設定する。この結果、変化量ΔL15の範囲が「全体の管理幅」として設定される。
第1の変形例によれば、素子の電気的特性の許容範囲が、素子の電気的特性の変化量よりも狭い場合であっても、実施の形態と同様に、上限側の管理幅と下限側の管理幅をデバイスパターンの変化量に対する特性の変化量が顕著となる側の管理幅に小さい側の管理幅をあわせる必要がないので、全体として管理幅が緩和される。したがって、緩和された管理幅を用いることで、マスクパターンの自動設計に要する処理時間を短縮可能となる。
(第2の変形例)
本発明の実施の形態の第2の変形例として、図6に示すように、素子の所望の特性(ゲート閾値電圧Vth)の値Vth20が互いに同一で、且つ所望デバイスパターンの寸法(ゲート長)の値L20,L23が互いに異なる2つのデバイスパターンに対して、同一の素子の電気的特性(ゲート閾値電圧Vth)の許容範囲Vth21を用いて管理幅を設定する一例を説明する。図6において、横軸がMOSトランジスタのゲート長を示し、縦軸がMOSトランジスタのゲート閾値電圧Vthを示す。
図1に示した寸法変化量予測手段11は、光近接効果補正量記憶装置3に格納された光近接効果補正量にそれぞれ応じた2つのデバイスパターンの寸法の変化量ΔL22,ΔL23を図6に示すようにそれぞれ予測する。図1に示した特性変化量算出手段12は、寸法変化量予測手段11により予測された図6に示したデバイスパターンの寸法(ゲート長)の変化量ΔL22,ΔL23にそれぞれ応じた素子の電気的特性(ゲート閾値電圧Vth)の変化量ΔVth21を算出する。ここで、ゲート閾値電圧Vthの変化量ΔVth21と、ゲート閾値電圧Vthの許容範囲ΔVth21は等しいものとする。
図1に示した上限側管理幅設定手段131は、特性許容範囲記憶装置4に格納された素子の電気的特性(ゲート閾値電圧Vth)の許容範囲ΔVth21に対応するデバイスパターンの寸法の上限側の変化量ΔL20,ΔL24の範囲を「上限側の管理幅」として図6に示すようにそれぞれ設定する。図1に示した下限側管理幅設定手段132は、特性許容範囲記憶装置4に格納されたゲート閾値電圧Vthの許容範囲ΔVth21に対応するゲート長の下限側の変化量ΔL21,ΔL25の範囲を「下限側の管理幅」として図6に示すようにそれぞれ設定する。この結果、素子の電気的特性の許容範囲に対応するデバイスパターンの寸法の変化量ΔL22,ΔL23の範囲が、それぞれの全体の「管理幅」として設定される。
図6に示すように、素子の電気的特性として同一のゲート閾値電圧Vthの許容範囲であっても、ゲート長の管理幅に換算した場合に、ゲート長により管理幅が異なる場合がある。所望のデバイスパターンの寸法と補正されて転写されるデバイスパターンの寸法との図形上での差だけで一律に管理幅を設定する場合には、2つの素子のデバイスパターンの管理幅として、それぞれのデバイスパターンの寸法の変化量ΔL22,ΔL23のうち、デバイスパターンの変化量に対する特性の変化が顕著となる側、即ちより狭いデバイスパターンの寸法の変化量ΔL22の範囲に管理幅を一律に合わせて設定する必要がある。
第2の変形例によれば、複数の素子に対してそれぞれ管理幅を設定することができ、デバイスパターンの寸法の変化量に対する特性の変化がより顕著となる側の範囲に管理幅を合わせる要がないので、全体として管理幅が緩和される。したがって、光近接効果補正において緩和された管理幅を対応するマスクパターンの判定にそれぞれ用いることで、マスクパターンの自動設計に要する処理時間を短縮可能となる。
(その他の実施の形態)
本発明は、第の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、素子の電気的特性としてMOSトランジスタのゲート閾値電圧Vthを説明し、デバイスパターンの寸法としてMOSトランジスタのゲート長を説明したが、素子の電気的特性及び素子のデバイスパターンの寸法は特に限定されない。例えば素子の電気的特性として配線抵抗を用い、デバイスパターンの寸法として配線パターンの寸法を用いても良い。また、素子の電気的特性として配線容量を用い、デバイスパターンの寸法として配線パターンの寸法を用いても良い。或いは、素子の電気的特性としてコンタクト抵抗を採用し、デバイスパターンの寸法としてコンタクト抵抗パターンの寸法を用いても良い。配線抵抗、配線容量、及びコンタクト抵抗の許容範囲を満たしつつ、マスクパターンの自動設計に要する時間を短縮可能となる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論であり、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る自動設計装置のブロック図である。 本発明の実施の形態に係るMOSトランジスタのゲート長及びゲート閾値電圧Vthの関係を表すグラフである。 本発明の実施の形態に係る自動設計方法を説明するためのフローチャートである。 本発明の実施の形態に係る自動設計方法と比較する比較例を説明するためのグラフである。 本発明の実施の形態の第1の変形例に係るMOSトランジスタのゲート長及びゲート閾値電圧Vthの関係を表すグラフである。 本発明の実施の形態の第2の変形例に係るMOSトランジスタのゲート長及びゲート閾値電圧Vthの関係を表すグラフである。
符号の説明
1…中央処理装置(CPU)
2…マスクデータ記憶装置
3…光近接効果補正量記憶装置
4…特性許容範囲記憶装置
5…管理幅記憶装置
6…主記憶装置
7…入力装置
8…出力装置
11…寸法変化量予測手段
12…特性変化量算出手段
13…管理幅設定手段
131…上限側管理幅設定手段
132…下限側管理幅設定手段
14…自動設計手段
141…判定手段
142…補正量決定手段
143…補正手段

Claims (5)

  1. 光近接効果補正量を仮設定したマスクパターンを転写した場合のデバイスパターンの寸法の変化量を予測する寸法変化量予測手段と、
    前記寸法の変化量に応じた前記デバイスパターンにより実現される素子の特性の変化量を算出する特性変化量算出手段と、
    前記特性の許容範囲に対応する前記寸法の変化量の範囲を管理幅として設定する管理幅設定手段と、
    前記寸法が前記管理幅を満たすように、前記光近接効果補正量を決定し、該決定された光近接効果補正量を用いて、前記マスクパターンを自動設計する自動設計手段
    とを備えることを特徴とする自動設計装置。
  2. 前記管理幅設定手段は、
    前記寸法が所望の寸法より大きい側の前記管理幅を設定する上限側管理幅設定手段と、
    前記寸法が所望の寸法より小さい側の前記管理幅を下限側管理幅設定手段
    とを備えることを特徴とする請求項1に記載の自動設計装置。
  3. 前記自動設計手段は、
    前記寸法が前記管理幅を満たすように、前記光近接効果補正量を決定する補正量決定手段と、
    前記決定された光近接効果補正量を用いて前記マスクパターンを自動設計する補正手段
    とを備えることを特徴とする請求項1又は2に記載の自動設計装置。
  4. 寸法変化量予測手段が、光近接効果補正量を仮設定したマスクパターンを転写した場合のデバイスパターンの寸法の変化量を算出する手順と、
    特性変化量算出手段が、前記寸法の変化量に応じた前記デバイスパターンにより実現される素子の特性の変化量を算出する手順と、
    管理幅設定手段が、前記特性の許容範囲に対応する前記寸法の変化量の範囲を管理幅として設定する手順と、
    自動設計手段が、前記寸法が前記管理幅を満たすように、前記光近接効果補正量を決定し、該決定された光近接効果補正量を用いて、前記マスクパターンを自動設計する手順
    とを含むことを特徴とする自動設計方法。
  5. 寸法変化量予測手段が、光近接効果補正量記憶装置に格納された光近接効果補正量を仮設定した、マスクデータ記憶装置に格納されたマスクパターンを転写した場合のデバイスパターンの寸法の変化量を算出する手順と、
    特性変化量算出手段が、前記寸法の変化量に応じた前記デバイスパターンにより実現される、素子の特性の変化量を算出する手順と、
    管理幅設定手段が、特性許容範囲記憶装置に格納された前記特性の許容範囲に対応する前記寸法の変化量の範囲を管理幅として設定する手順と、
    自動設計手段が、前記寸法が前記管理幅を満たすように、前記光近接効果補正量を決定し、該決定された光近接効果補正量を用いて、前記マスクパターンを自動設計する手順
    とを実行させることを特徴とする自動設計プログラム。
JP2004123917A 2004-04-20 2004-04-20 自動設計装置、自動設計方法及び自動設計プログラム Pending JP2005308944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004123917A JP2005308944A (ja) 2004-04-20 2004-04-20 自動設計装置、自動設計方法及び自動設計プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004123917A JP2005308944A (ja) 2004-04-20 2004-04-20 自動設計装置、自動設計方法及び自動設計プログラム

Publications (1)

Publication Number Publication Date
JP2005308944A true JP2005308944A (ja) 2005-11-04

Family

ID=35437827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004123917A Pending JP2005308944A (ja) 2004-04-20 2004-04-20 自動設計装置、自動設計方法及び自動設計プログラム

Country Status (1)

Country Link
JP (1) JP2005308944A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8103991B2 (en) 2007-04-20 2012-01-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit designing method, semiconductor integrated circuit designing apparatus, and recording medium storing semiconductor integrated circuit designing software
TWI392957B (zh) * 2007-02-09 2013-04-11 Sony Corp A light proximity effect correction method, a light proximity effect correction device, a light proximity effect correction program, a manufacturing method of a semiconductor device, a pattern design protocol determination method, and a light proximity effect correction condition calculation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392957B (zh) * 2007-02-09 2013-04-11 Sony Corp A light proximity effect correction method, a light proximity effect correction device, a light proximity effect correction program, a manufacturing method of a semiconductor device, a pattern design protocol determination method, and a light proximity effect correction condition calculation method
US8103991B2 (en) 2007-04-20 2012-01-24 Kabushiki Kaisha Toshiba Semiconductor integrated circuit designing method, semiconductor integrated circuit designing apparatus, and recording medium storing semiconductor integrated circuit designing software

Similar Documents

Publication Publication Date Title
US7908572B2 (en) Creating and applying variable bias rules in rule-based optical proximity correction for reduced complexity
US6763514B2 (en) Method and apparatus for controlling rippling during optical proximity correction
US6792592B2 (en) Considering mask writer properties during the optical proximity correction process
US6745372B2 (en) Method and apparatus for facilitating process-compliant layout optimization
US7194704B2 (en) Design layout preparing method
US6553560B2 (en) Alleviating line end shortening in transistor endcaps by extending phase shifters
JP4064617B2 (ja) マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
US7451428B2 (en) Merging sub-resolution assist features of a photolithographic mask through the use of a merge bar
US20050233226A1 (en) Apparatus and method for correcting pattern dimension and photo mask and test photo mask
US20080063948A1 (en) Method for achieving compliant sub-resolution assist features
KR101264114B1 (ko) 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
US8234596B2 (en) Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method
KR20020002323A (ko) 디자인 룰 작성 방법, 디자인 룰 작성 시스템 및 기록 매체
US8788982B2 (en) Layout design defect repair using inverse lithography
US20030061587A1 (en) Method and apparatus for visualizing optical proximity correction process information and output
US7711504B2 (en) Method and system for performing optical proximity correction with process variations considerations
US6571383B1 (en) Semiconductor device fabrication using a photomask designed using modeling and empirical testing
JP2003303742A (ja) プロセスパラメータの作成方法、プロセスパラメータの作成システム及び半導体装置の製造方法
JP2007102207A (ja) 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用
JP4543614B2 (ja) フォトマスクの製造方法および半導体集積回路の製造方法
US7251806B2 (en) Model-based two-dimensional interpretation filtering
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
JP2005308944A (ja) 自動設計装置、自動設計方法及び自動設計プログラム
JP2000235248A (ja) リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
US20190155169A1 (en) Method for correcting a mask layout and method of fabricating a semiconductor device using the same