JP2005303954A - 送信システム半導体集積回路装置 - Google Patents
送信システム半導体集積回路装置 Download PDFInfo
- Publication number
- JP2005303954A JP2005303954A JP2004121333A JP2004121333A JP2005303954A JP 2005303954 A JP2005303954 A JP 2005303954A JP 2004121333 A JP2004121333 A JP 2004121333A JP 2004121333 A JP2004121333 A JP 2004121333A JP 2005303954 A JP2005303954 A JP 2005303954A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- transmission system
- output
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】安価で回路規模が小さく、不要スプリアスに対して良好な送信システム半導体集積回路装置を提供する。
【解決手段】第一の局発信号101は、中間周波数の周波数が位相分配手段102に入力され、QPSK変調用に位相分配する場合には0/90°に位相分配され、振幅誤差成分をなくすために振幅等化手段103に入力される。さらに直交変調手段104にて、移相分配された局発信号とベースバンド信号であるI,Q信号が掛け合わされて直交変調波として出力され、ベクトル合成後、周波数混合器105で第二の局発信号107と掛け合わされ、出力バッファアンプ106を通して出力端子201から出力する。前記直交変調手段104の出力には、帯域内外に不要スプリアスが多数発生している。この不要スプリアスを抑圧するために、直交変調ミキサー入力前段にLPF301を設置し、変調後にLPF302を設置する。
【選択図】図1
【解決手段】第一の局発信号101は、中間周波数の周波数が位相分配手段102に入力され、QPSK変調用に位相分配する場合には0/90°に位相分配され、振幅誤差成分をなくすために振幅等化手段103に入力される。さらに直交変調手段104にて、移相分配された局発信号とベースバンド信号であるI,Q信号が掛け合わされて直交変調波として出力され、ベクトル合成後、周波数混合器105で第二の局発信号107と掛け合わされ、出力バッファアンプ106を通して出力端子201から出力する。前記直交変調手段104の出力には、帯域内外に不要スプリアスが多数発生している。この不要スプリアスを抑圧するために、直交変調ミキサー入力前段にLPF301を設置し、変調後にLPF302を設置する。
【選択図】図1
Description
本発明は、高周波半導体の送信システム集積回路装置に関するものである。
従来の送信システム半導体においては、不要高調波スプリアスを抑圧するために、同一チップ内でパッシブもしくはアクティブフィルタを構成することにより、帯域制限を行っていた。
特開2000−78051号公報
しかしながら、前記従来の技術では、パッシブもしくはアクティブ素子を使って、フィルタにより不要成分を抑圧しようとした場合、集積化する際に回路規模,消費電流、あるいはコストが増大するといった課題があった。
本発明は、前記従来の課題を解決するため、安価で回路規模が小さく、不要スプリアスに対して良好な送信システム半導体集積回路装置を提供することを目的とする。
本発明に係る送信システム半導体集積回路装置は、不要高調波スプリアスを発生させ易いリミッタアンプ、あるいはミキサー回路ブロックを構成するトランジスター(以下:Trと略)のfTあるいはfmaxをトランジスターのセルの構成をマスクによって制御することにより、ベース入力あるいはコレクタ出力によってローパスフィルタ(以下:LPFと略する)を構成し、必要帯域の信号のみを通し、新たにパッシブもしくはアクティブ素子を使ってフィルタを必要としないようにしたものであって、リミッタあるいはミキサーなどの非線形回路において発生する不要高調波スプリアスを抑圧するとという課題に対して、回路規模あるいは消費電流を増やすことなく、同一チップ内に作り込むことが実現する。
本発明によれば、同一半導体チップ内に高周波性能に優れるTrと、使用帯域のみを通すTrとを、回路の特性に合わせて最適に混在させることにより、回路規模あるいは消費電流を増やすことなく製作できる送信システム半導体集積回路装置を提供することができる。
以下、本発明の実施の形態を図1〜図15を参照して説明する。
(実施形態1)
図1は本発明の実施形態1を説明するための送信系システムの構成図である。
図1は本発明の実施形態1を説明するための送信系システムの構成図である。
図1において、第一の局発信号101は、IF(中間周波数の略)の周波数(1.5GHzPDCの場合には178MHz、PHSは233.15MHz)が位相分配手段102に入力され、QPSK変調用に位相分配する場合には0/90°に位相分配されて、振幅誤差成分をなくすために振幅等化手段103に入力される。この際、リミッタ回路が採用され、高次の歪みが発生する。
さらに、直交変調手段104にて、移相分配された局発信号とベースバンド信号であるI,Q信号が掛け合わされて直交変調波として出力され、ベクトル合成後、周波数混合器105で第二の局発信号107(RF周波数は、例えば1.5GHzPDCの場合、1607〜1631MHz)と掛け合わされ、出力バッファアンプ106を通して出力端子201から出力する。
前記直交変調手段104の出力には、帯域内外に不要スプリアスが多数発生している。図15に示すように、例えば1.5GHzPDCの場合、希望波ch:1619−178=1441MHzに対して、fIF(178)×8=1424MHz、2×(1619−178)−178×8=1458MHzと、希望波±17MHzに不要スプリアスが発生し、外付けフィルタでは除去しきれない。
図2は比較例としての従来例の構成図であり、この例の場合、直交変調手段104の出力の不要スプリアスを抑圧するために、ベクトル合成後に帯域制限用LPF108を設置している。図6に具体的な2次のアクティブLPF回路(サレンキー型)の構成例を示す。このLPF108は、回路規模,電流共に無視することはできない。
本実施形態では、不要スプリアスを抑圧するために直交変調ミキサー入力前段にLPF301を設置し、変調後にLPF302を設置している。これらのLPFは、本実施形態の場合では、LPF301は、図3に示すように、高周波特性コレクタ−サブ間容量(Ccs)を増やすために、図4に示すように、n型埋め込み層の面積を広げることにより合わせて、ベース−コレクタ間容量(Ccb)も増え、fTが劣化する。
すなわち、従来のTrセルに比べて、+α分だけコレクタ−エミッタ間隔を広げ、広がった面積分に応じたCcs容量が増える。図7にCcsとfTとの関係特性図を示す。必要信号成分を通すTrセルを振幅等化手段103の出力回路Trに使い、出力負荷RLとCcs容量によりLPFを構成し、直交変調手段104で掛け合わされる前に高調波レベルを抑圧することができる。Ccsの増大により高周波特性を劣化させ、高調波のレベルを下げることができる。
LPF302について、図5を参照して説明する。直交変調手段104の出力Trのコレクタの寄生容量Ccを増やすように、前記高周波特性の悪いTr単体マスクセルを使い、負荷RLとCcsにより前記LPF301と同様に、LPFを構成し、不要スプリアスを抑圧することができる。
このようにIF周波数信号処理ブロックまでは、必要信号帯域のみを通すTrセルを使用し、以降のRF周波数信号処理ブロックは、本来のfTの高い高周波用Trセルを使用する。同一半導体チップ内に高周波性能に優れるTrと使用帯域のみを通すTrを回路の特性に合わせて最適に混在させることにより、パッシブもしくはアクティブフィルタを構成することなく、かつ回路規模あるいは消費電流を増やすことなく作り込むことができる。
図9に同じ効果が得られる別のTrの構成例を示す。振幅等化手段103の出力段におけるLPF301を直交変調手段104のミキサー局発信号入力段で等化的にLPFを構成する。直交変調手段104のミキサー局発信号入力Trセルのベース抵抗Rb、ベース−サブ間容量Cbsを増やし同様に入力段でLPFを構成する。
図8に本実施形態のTrセルを示す。このTrセルは、従来構成のTrセルに比べて、ベース拡散領域からの引き出し電極の幅を−β分だけ狭くし、+α分だけ横方向に広げている。このようにすることにより、ベース抵抗Rbsを増やし、ベースに寄生するCbs(ベース−サブ間容量)を増やす。
同様の効果が得られる実施形態1の変形例を図10を参照して説明する。なお、以下の説明において、既に説明した部材に対応する部材には同一符号を付して詳しい説明は省略する。
図10に示すように、本例では直交変調手段104のミキサー局発信号入力段にLPF301を、ミキサー出力段にLPF302をそれぞれ配置する。図11に本例のTrの構成を示す。前記Trで説明したように、ベース抵抗Rb,ベース−サブ間容量Cbsを増やすために、ベース取り出し電極幅をβ分狭くし、横方向にα分広げている。更にコレクタ−サブ間容量Ccsを増やすために、γ分縦方向に広げる。図12に示すように、このTrセルを使うことにより、前記Rb,CbsによりLPF301相当の帯域制限回路を構成し、出力段はRL,CcsでLPF302相当の帯域制限回路を構成する。
(実施形態2)
図13は本発明の実施形態2を説明するための送信系システムの構成図である。
図13は本発明の実施形態2を説明するための送信系システムの構成図である。
図13において、移相分配後の振幅誤差をなくす振幅等化手段103および次段直交変調手段104のミキサー局発信号入力に実施形態1におけるTrセルを使用し、周波数混合器105のミキサー出力Trにおいて、実施形態1と同じようにn型埋め込み層の面積を広げ、コレクタ−サブ間容量Ccsを増やす。
ただし、Ccs容量は1.44GHz帯域の信号が通るように選ばれている。このTrセルとミキサー出力負荷RLとでLPF401を構成する。この帯域制限により図14に示すように希望波に対し、fIF分fRF(キャリア)から離れた信号成分であるfRF+fIF(イメージ)信号を抑圧することができる。
すなわち、IF信号処理ブロック段は、実施形態1のTrセルで構成されており、RF周波数信号と混合される周波数混合器105は、従来の高周波用TrよりfTが低く実施形態1のTrセルより高いTrセルで構成されており、出力バッファアンプ106は本来の高周波Trセルで構成されている。同一半導体チップ内で回路ブロックごとに、高周波性能に優れるTrと、使用帯域のみを通すTrを回路の特性に合わせて最適に混在させることによって、パッシブもしくはアクティブフィルタを構成することなく、回路規模あるいは消費電流を増やすことなく作り込むことができる。
(実施形態3)
図16は本発明の実施形態3を説明するための送信系システムの構成図である。
図16は本発明の実施形態3を説明するための送信系システムの構成図である。
実施形態3では、実施形態2と同じくIF信号処理ブロックには実施形態1で説明したTrセルを使用し、周波数混合器105には実施形態2で説明したTrセルを使用し、出力バッファアンプ106には、高周波特性に優れ、かつ高耐圧でもあるTrセルを使用している。
図17に示すように、出力バッファは、エミッタ接地タイプの信号増幅回路を構成し、半導体ICチップ外部にインダクターを負荷にして信号を取り出す場合、低ひずみかつ低消費電力で高周波信号を増幅することができ、なおかつ電源電圧がTrセルのコレクタ−エミッタ間に加わるため高耐圧も要求される。
本発明は、リミッタあるいはミキサーなどの非線形回路において発生する不要スプリアスに対して、回路素子あるいは消費電流を増やすことなく抑圧する場合に有用である。
101 第一の局発信号
102 移相分配手段
103 振幅等化手段
104 直交変調手段
105 周波数混合手段
106 出力バッファアンプ
107 第二の局発信号
108 帯域制限手段
201 出力端子
301,302,401 LPF
102 移相分配手段
103 振幅等化手段
104 直交変調手段
105 周波数混合手段
106 出力バッファアンプ
107 第二の局発信号
108 帯域制限手段
201 出力端子
301,302,401 LPF
Claims (3)
- 中間周波数を発生する第一の局発信号と高周波周波数を発生する第二の局発信号とを有する間接変調型の通信方式の送信装置であって、前記中間周波数を発生する発振器から0/90°に分配する移相分配手段と、移相シフト後の前記第一の局発信号の振幅誤差をなくす振幅等化手段と、送信変調をかける直交変調手段と、高周波周波数を発生する第二の局発信号と前記直交変調手段の出力とをかけ合わせ周波数変換を行う周波数混合器と、出力バッファアンプとを備えた送信システムにおいて、高周波特性を有するトランジスターセルと帯域制限機能を有するトランジスターセルとを同一半導体チップ内に混在させたことを特徴とする送信システム半導体集積回路装置。
- 前記周波数混合器で希望周波数成分のみを選択的に通すフィルタを等価的に有するトランジスターセルを、同一半導体チップ内に混在させたことを特徴とする請求項1記載の送信システム半導体集積回路装置。
- 前記出力バッファアンプにおいて、周波数選択機能及び耐圧を上げたトランジスターセルを同一半導体チップに混在させたことを特徴とする請求項1記載の送信システム半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121333A JP2005303954A (ja) | 2004-04-16 | 2004-04-16 | 送信システム半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004121333A JP2005303954A (ja) | 2004-04-16 | 2004-04-16 | 送信システム半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005303954A true JP2005303954A (ja) | 2005-10-27 |
Family
ID=35334915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004121333A Pending JP2005303954A (ja) | 2004-04-16 | 2004-04-16 | 送信システム半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005303954A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383949C (zh) * | 2005-12-16 | 2008-04-23 | 北京圆合电子技术有限责任公司 | 一种半导体晶片加工的传输平台 |
US7696818B2 (en) | 2006-01-10 | 2010-04-13 | Nec Corporation | Amplifying apparatus |
-
2004
- 2004-04-16 JP JP2004121333A patent/JP2005303954A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383949C (zh) * | 2005-12-16 | 2008-04-23 | 北京圆合电子技术有限责任公司 | 一种半导体晶片加工的传输平台 |
US7696818B2 (en) | 2006-01-10 | 2010-04-13 | Nec Corporation | Amplifying apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Reynolds et al. | A silicon 60-GHz receiver and transmitter chipset for broadband communications | |
Razavi | A 900-MHz/1.8-GHz CMOS transmitter for dual-band applications | |
JP4212557B2 (ja) | 送信回路およびそれを用いた送受信機 | |
JP5675689B2 (ja) | 無線通信装置における送信信号漏出の排除 | |
CN101009493B (zh) | 用于dc偏移消除环路的集成dsp及方法 | |
JP4894503B2 (ja) | 無線通信装置 | |
US7095999B2 (en) | Signal processing semiconductor integrated circuit device | |
Parsa et al. | A new transceiver architecture for the 60-GHz band | |
US8238838B2 (en) | Calibration of transmit signals in FDD-transceivers | |
JPH0486139A (ja) | ダイレクトコンバージョン受信機 | |
US20220247370A1 (en) | Apparatus and methods for adaptive power amplifier biasing | |
Leung et al. | Digital-if WCDMA handset transmitter IC in 0.25-/spl mu/m SiGe BiCMOS | |
JP4388402B2 (ja) | 送信機及びそれを用いた移動体通信端末 | |
JP2005303954A (ja) | 送信システム半導体集積回路装置 | |
US20090245418A1 (en) | Transmitter using cartesian loop | |
JP2004119724A (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
Kim et al. | A CMOS UHF harmonic rejection transceiver with 2-D LO phase calibration for TV white space applications | |
JP2005102140A (ja) | 周波数変換器およびそれを用いた無線通信デバイス | |
JP4127689B2 (ja) | 無線通信装置 | |
JP2014236491A (ja) | 送信装置および半導体装置 | |
JP2004080333A (ja) | マルチキャリア送信機及びそのシングルキャリア送信方法 | |
JP2006165571A (ja) | 半導体集積回路装置 | |
Xu et al. | Digital Outphasing Exponential Modulation: A Constant Amplitude Pulsed Modulation for High Efficiency/Linearity, Switched-Mode PA | |
Chakraborty et al. | Direct Conversion Architectures for SiGe Radios | |
Ye et al. | A 10Gb/s QPSK Carrier Recovery Circuit for 60GHz Millimeter-Wave Receiver in 65nm CMOS |