JP2005294466A - センサ及び該センサを用いた検査装置 - Google Patents
センサ及び該センサを用いた検査装置 Download PDFInfo
- Publication number
- JP2005294466A JP2005294466A JP2004106239A JP2004106239A JP2005294466A JP 2005294466 A JP2005294466 A JP 2005294466A JP 2004106239 A JP2004106239 A JP 2004106239A JP 2004106239 A JP2004106239 A JP 2004106239A JP 2005294466 A JP2005294466 A JP 2005294466A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- electrode
- inspection
- conductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2829—Testing of circuits in sensor or actuator systems
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】 基板の検査に当たり、信頼性良くかつ効率の良い検査信号が検出できるセンサ及び検査装置を提供する。
【解決手段】 アンテナMOS1をアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続してMOS型トランジスタが内包するインピーダンスの影響を低減している。2,3、4はアンテナMOS1の検出結果を出力信号として出力するか否かのスイッチ回路を構成するMOSであり、アドレス信号が入力されていない場合にはMOS4が動作状態であり、出力信号は出力されない状態に維持されている。アドレス信号が入力されるとMOS4のゲート入力が“0”レベルとなり、MOS4が非動作状態(オフ状態)に制御される。そして、MOS2,3のゲートには“1”レベルとなりそれぞれ動作状態(オン状態)となる。このため、アンテナMOS1も検出結果が出力信号として出力される。
【選択図】 図2
【解決手段】 アンテナMOS1をアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続してMOS型トランジスタが内包するインピーダンスの影響を低減している。2,3、4はアンテナMOS1の検出結果を出力信号として出力するか否かのスイッチ回路を構成するMOSであり、アドレス信号が入力されていない場合にはMOS4が動作状態であり、出力信号は出力されない状態に維持されている。アドレス信号が入力されるとMOS4のゲート入力が“0”レベルとなり、MOS4が非動作状態(オフ状態)に制御される。そして、MOS2,3のゲートには“1”レベルとなりそれぞれ動作状態(オン状態)となる。このため、アンテナMOS1も検出結果が出力信号として出力される。
【選択図】 図2
Description
本発明は、導電体に印加されている検査信号を検査可能な検査信号検出センサ及び該センサを用いた検査装置に関し、例えば、テレビジョン受像機、パーソナルコンピュータ(パソコン)などに使用可能な液晶パネルの検査に適したセンサ及び該センサを用いた検査装置に関するものである。
液晶パネルの大型化、高精細化に伴い検査の高速化が要求されている。このため、特許文献1記載の発明は、電界効果型トランジスタを用いた電位センサで検査しており、特許文献1記載の電位センサは図10に示す様に、電界効果型トランジスタ1とスイッチ回路3とを組み合わせ、画素電極2の電圧を検出する電位センサであり、スイッチ回路3をON、OFFする動作に応じて、ONの状態で、電界効果型トランジスタ1のゲート端子へゲート・ソース間電圧を印加して電界効果型トランジスタ1を動作させ、OFFの状態で、スイッチ回路3を高インピーダンスの状態とし電界効果型トランジスタ1を動作させ、検査対象物である液晶パネル9の画素電圧6の信号をエアーギャップ7を介して検出することで画素電極2の断線または短絡状態の検査を行っていた。
また、特許文献2に記載の発明は、図11に示す様に、液晶ディスプレイ基板1上に配列された画素電極5に対向して検査基板21上にソース電極24、半導体23、ドレイン電極25からなるスイッチ素子を配列し、この検査基板21を画素電極5に接近させて画素電極5をソース電極24、ドレイン電極25を有する電界効果トランジスタのゲート電極とし、画素電極5への正常な電圧印加によりソース電極24及びドレイン電極25間を導通させ、この導通を検出していた。
しかしながら、上述の特許文献1、2の方法における検査原理を等価回路で示すと図12に示す回路となっていた。図12において、(V)は検査対象の導体に印加される検査信号、(Cs)は検査対象導体とセンサの検出電極との静電結合容量、(Ci)は電界効果型トランジスタの有する容量、(Vout)はセンサの検出電位である。
図12の等価回路において、
(V−Vout)Cs=Ci・Vout
(V−Vout)Cs=Ci・Vout
よって、
Vout={(Cs)/(Ci+Cs)}×V
=〔1/{(Ci/Cs)+1}〕×V
となる。従って、センサにおける検出電位(Vout)を大きくするためには(Ci)を小さくするか、あるいは(Cs)を大きくすると(Ci/Cs)が小さくなり、検査対象導体に印加した検査信号電位(V)に近づく。
Vout={(Cs)/(Ci+Cs)}×V
=〔1/{(Ci/Cs)+1}〕×V
となる。従って、センサにおける検出電位(Vout)を大きくするためには(Ci)を小さくするか、あるいは(Cs)を大きくすると(Ci/Cs)が小さくなり、検査対象導体に印加した検査信号電位(V)に近づく。
本発明は以上の点に着目してなされたもので、(Ci/Cs)を小さくして効率の良い検査信号の検出が可能なセンサ及び凱旋差を用いた検査装置を提供することを目的とする。
本発明は上述した目的を達成する一手段として例えば以下の構成を備える。
即ち、MOS型トランジスタをセンサ検出素子として用いるセンサであって、MOS型トランジスタのゲートとソース及びドレインを電気的に接続し、アンテナ素子とすることを特徴とする。
そして例えば、MOS型トランジスタのゲートとソース及びドレインを導体で電気的に接続し、前記導体の少なくとも一部を電極として検査対象に対向して位置決め可能に配設することを特徴とする。
また例えば、前記電極は、前記検査対象よりの検査信号を検出するセンサ電極と、前記MOS型トライジスタのゲートと絶縁層を介して近接位置に配設されたゲート電極とを含み、更に、前記MOS型トランジスタのソースと前記センサ電極とを接続する第1の接続導体と、前記MOS型トランジスタのドレインと前記センサ電極とを接続する第2の接続導体と、前記ゲート電極と前記センサ電極とを接続する第3の接続導体とを有することを特徴とする。
また例えば、更に、前記センサ電極とMOS型トランジスタ表面間に前記センサ電極と所定距離離間した位置に対向して下部電極を設けることを特徴とする。
更に例えば、前記センサ電極及び下部電極とやや離れた外側周囲にほぼ平行して所定幅のリング状電極を設けることを特徴とする。あるいは、前記リング状電極は、互いに絶縁層を介して2重に設けられていることを特徴とする。
また例えば、更に、前記リング状電極にやや離れた最外側周囲に前記リング状電極にほぼ平行して所定幅のガード電極を設け、前記ガード電極は接地レベルに維持されていることを特徴とする。更に例えば、前記センサ電極の上部にPZT層を形成することを特徴とする。
また、以上に記載したセンサを備える検査装置とすることを特徴とする。更に、例えば、前記センサを複数連続して並べて配設することを特徴とする。
更に、以上のいずれかのセンサを前記検査対象に近接して位置決めし、交流検査信号を印加して前記検査対象に検査信号を供給する検査装置とすることを特徴とする。
本発明によれば、検査対象導電部に印加されている検査信号を高精度かつ能率よく検出することができるセンサ及び該センサを用いた検査装置を提供できる。
以下、図面を参照して本発明に係る一実施の形態例を詳細に説明する。
〔第1の実施の形態例〕
〔第1の実施の形態例〕
まず図1を参照して本発明が適用される検査対象導体よりの検査信号を検出するセンサの検出原理を説明する。図1は本実施の形態例の検査対象導体よりの検査信号を検出するセンサ部の等価回路図である。
図1において、(V)は検査対象の導体に印加される検査信号、(Cs)は検査対象導体とセンサの検出電極との静電結合容量、(Ci)は検査信号を検出した場合におけるセンサの有する容量成分、(Vout)はセンサの検出電位である。
図1の等価回路においては、図10に示す従来のセンサの等価回路と比較して、センサにフィードバック回路を形成し、検査信号を検出した場合におけるセンサの有する容量成分(Ci)を最小化する構成としている。
よって、Vout=〔1/{(Ci/Cs)+1}〕×V
におけるCiが最小化され、センサより高い検出電位(Vout)を得られる構成としている。
におけるCiが最小化され、センサより高い検出電位(Vout)を得られる構成としている。
具体的な検査部の回路を図2に示す。図2は本実施の形態例の検査信号を検出するセンサの回路構成を示す図である。
図2において、1は詳細を後述するアンテナMOSであり、MOS型トランジスタ、例えばMOSFET(フローティングゲートMOSFET)で構成されている。本実施の形態例では、アンテナMOS1をスイッチング素子として用いるのではなく、いわばアンテナとして用いるため、ゲートとソース及びドレインを電気的に接続したフィードバック回路構成としており、MOS型トランジスタが内包するインピーダンスの影響を低減し、効率の良い給電効率及び検出結果を得ることとしている。
かつ本実施の形態例では表面にPZT層を形成している。このPZT層を設ける趣旨及び利点は第2の実施の形態例で詳細に説明する。このPZT層は必ず備えなければならないものではなく、PZT層を備えなくとも良好な検出が行えることは勿論である。アンテナMOSの詳細は後述する。
2,3、4はアンテナMOS1の検出結果を出力信号として出力するか否かのスイッチ回路を構成するMOSであり、アドレス信号が入力されていない場合にはMOS4が動作状態であり、出力信号は出力されない状態に維持されている。
ここで、アドレス信号が入力されるとMOS4のゲート入力が“0”レベルとなり、MOS4が非動作状態(オフ状態)に制御される。そして、MOS2,3のゲートには“1”レベルとなりそれぞれ動作状態(オン状態)となる。このため、アンテナMOS1も検出結果が出力信号として出力される。
この図2の回路の動作タイミングチャートを図3に示す。センサ1個の検査信号検出は、図3に示すように検査信号として印加される交流信号の1周期分の信号レベルを検出すれば、検査対象導体に検査信号が流れてきているか否かを十分に検出することが可能であり、短時間での検査が可能である。
次に図2のアンテナMOS1の詳細構造を図4及び図5を参照して以下に説明する。図4は本実施の形態例のセンサ部のアンテナMOSの構成例を説明するための平面図、図5は本実施の形態例のセンサ部のアンテナMOSの構成例を模式的に示した断面図である。
図4において、10はアンテナMOS本体部、20はアンテナMOS本体部10の周囲に形成された内側リング導体、30は内側リング導体20の外側周囲に形成された外側リング導体、40は外側リング導体30の外側に形成された隣接するセンサあるいは検査対象導体よりの影響をガードする接地レベルに維持されたガードリング導体である。ガードリング導体40は、スルーホール41により対向する下側のガードリング導体42と接続され、更に図5の下部に示すMOS型トランジスタ両端部近傍において接地レベルに制御されている。
図4に示す表面パターンに対して、断面構成は図5に示す構成を備えている。図5において、300は検査対象基板、250は検査対象基板上に配設された検査対象導体である。検査対象導体には不図示の検査信号供給部からの検査信号が印加されている。
また、内側リング導体20及び外側リング導体30は絶縁層により所定距離離間して対向して配設されたフローティング状態の一組の導体(20と22及び30と32)から構成されており、各導体間には絶縁層が形成されている。これにより、各導体間に静電容量を有する構成となり、図中に示すように等価回路で示すと各導体間を静電容量(コンデンサ)で接続した構成としている。
従って、この両リング導体20,30がない場合における検査対象導体とガードリング導体40間、アンテナMOS本体部10とガードリング導体50間の電気的結合による検査信号検出時のリーク量を大幅に減らすことができる。これにより、結果としてセンサ本体部10での検出効率が向上し、高レベルのかつ高精度の検査信号が検出できる。
そしてセンサ本体部10においては、図5に示すように、検査対象導体250よりの検査信号を受電するため、センサ導電薄膜(例えばアルミ箔で構成)11の両端部をスルーホールでMOS型トランジスタのソース層151及びドレイン層152に接続し、該センサ導電薄膜11と絶縁層を介してほぼ対向して設けられた下部導電薄膜14の両端部はMOS型トランジスタのソース層151外側のN+層153とドレイン層152外側のN+層154と接続している。
同じく、ソース層151とドレイン層152間のゲート層を構成するN Well層155に近接してゲート薄膜55が配設されており、フローティングゲート構造としている。更に、このゲート薄膜55の一部をスルーホールでセンサ導電薄膜11と接続している。
これにより、MOSトランジスタ部分のソース層151及びドレイン層152とゲート薄膜55との間をほぼ同電位に制御できる。この結果、高感度な特性を損なうことなく、ゲート薄膜55とMOSトランジスタ部分のゲート層(N Well層155のゲート薄膜55対向部)間のカップリング容量をほとんど無視できる程度に抑えることができる。
なお、実装時においては、センサ表面には保護膜とセンサ電極として、例えばPVDFモールド層が形成されており、導電薄膜やセラミック強誘電体(PZT)、リング導体を保護し、セラミック強誘電体(PZT)との多層膜構造を形成している。
本実施の形態例ではこのようにしたMOS型トランジスタのドレイン、ソース、ゲートをそれぞれ電気的に接続した状態として図2のアンテナMOS1として示す回路構成を実現して、空間及び検査導体(配線)とのインピーダンス整合を取りやすくし、高感度の検査信号検出を実現している。
このように、MOS型トランジスタのドレイン、ソース、ゲートをそれぞれ電気的に接続した状態として、高インピーダンス状態を実現し、検査導体より受信した電力を効率良く検出信号として出力できる。
なお、実際の製品では、アンテナMOS1の大きさとしては例えば、縦長さ1000μm、横幅10μmに構成している。そしてこのセンサを検査対象の仕様に従って必要数連続して並べて製作する。
本実施の形態例のPZT膜及びPVDF膜を成膜温度200度Cの条件で膜厚を換えて形成した場合の周波数―出力電圧特性を図6に示す。図6は本実施の形態例のPZT膜及びPVDF膜を成膜温度200度Cの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
図6は、成膜電力100Wで54nmのPZT膜の膜厚を形成した例、300Wで90nmの膜厚を形成した例を示しており、サイン波形プラスマイナス10Vの検査信号を供給した場合のセンサ電極検出結果である。
図6に示すように、100Wで54nmの膜厚を形成した例では、共振特性が顕著に生じ、共振周波数で高い検出電圧が形成される。これは、供給電力が少ない場合にはスパッタレートが落ち、ゆっくりと成膜されるためであるとおもわれ、PZTの結晶構造が揃った、共振特性のよいPZTとなることが確認できた。
以上説明したように本実施の形態例によれば、センサ内部にフィードバック回路を構成したため、検査信号を効率よく検出することが可能となった。実験によれば、数10倍以上の電圧検出感度が確認できた。
(第2の実施の形態例)
以上の説明においては、センサ表面には保護層としてPVDFモールド層を形成していた。しかし、本発明は以上の例に限定されるものではなく、例えばPZT層のみを形成しても良い。
以上の説明においては、センサ表面には保護層としてPVDFモールド層を形成していた。しかし、本発明は以上の例に限定されるものではなく、例えばPZT層のみを形成しても良い。
センサ表面に強誘電体層、例えばPZT層を形成した本発明に係る第2の実施の形態例を説明する。第2の実施の形態例においても、センサ部の構成は上述した第1の実施の形態例と全く同一のものを採用できるが、以上の例に限定されるものではなく、センサ表面にPZT層を形成しているものであれば他の構成に限定されない。
PZTは、チタン酸鉛(PbTiO3)とジルコン酸鉛(PbZrO3)を混合したセラミックスであり、強誘電体で誘電率は室温で約2000〔F/m〕、キュリー点は約300度Cである。
強誘電体はキュリー点以下の温度では分極作用があり、キュリー点以上の温度に加熱して分極処理を行うと圧電性と焦電特性を有するものとなる。このため、固有の共振特性を備える薄膜層となり、検査信号としてPZT層の共振周波数付近の信号を検査信号として用いるとPZT層が検査信号の共振回路として動作する。
その結果、被検査対象導体とセンサ間の静電結合状態が共振回路を介した直接接続状態と成る。
第2の実施の形態例の構成を図7及び図8を参照して以下に説明する。図7は第2の実施の形態例のセンサによる検査対象導体検査状態時の構成を示す図、図8は図7に示す第2の実施の形態例のセンサによる検査対象導体検査状態時の等価回路構成を示す図である。
第2の実施の形態例においても、MOS型トランジスタをアンテナとして用い、ゲートとソース及びドレインを電気的に接続してMOS型トランジスタが内包するインピーダンスの影響を低減し、効率の良い給電効率及び検出結果を得ている。そして、表面にPZT層を形成している。PZT層の厚さは第1の実施の形態例と同様に約100nmとできる。
図7において、100がセンサ電極、200が検査信号を給電する給電電極、110がセンサ電極100の表面に形成されたPZT層、210が給電電極200の表面に形成されたPZT層である。
また、353は波形整形回路、354は検査装置、350は交流検査信号を供給する検査信号供給回路である。
検査対象基板300の表面に配設された検査対象である導体配線パターン250の一方端部近傍に給電電極200のPZT層210を密着あるいはわずかに離間して配置する。
そして検査信号供給回路350を起動して給電電力に交流検査信号を供給する。供給された検査信号は、検査対象250を介してセンサ電極100に到達し、センサ電極100で検出された検査信号は波形整形回路353で波形整形されて検査装置354に送られる。
以上の検査装置の給電電極200〜センサ電極100までの構成における交流検査信号供給時の等価回路が図8である。
図8において、図7の構成に対応する等価回路には同一の参照番号を付し対応関係を明確化している。センサ電極100及び給電電極200は、上述したようにフローティングゲートMOSトランジスタのソース、ドレイン、ゲートの各部を接続してアンテナMOSとして用いる構成であり、MOSトランジスタの有する容量成分をフィードバック回路でフィードバックした図8に示す等価回路となる。
又、Rは検査対象導体250の内部抵抗値、(Cs1,Cs2)は検査対象導体250の有する静電容量成分を表している。
第2の実施の形態例では、センサ電極100と給電電極200の表面(検査対象面)にはPZT層が形成されており、検査信号としてPZT層の共振周波数の検査信号を提供した場合には、PZT層110,210の等価回路は図8に示す共振回路となる。
例えばかかる共振回路の共振周波数(センサ電極100における最大感度)は、
fs=1/(2π√L1*C1)、
fp=1/(2π√(1/C1+1/C0))
となるため、検査信号供給回路350が供給検査信号としてかかる共振周波数の信号を供給するように制御すれば、PZT層110,210のインピーダンスは実質上無視できる程度に軽減させることができ、あたかもセンサ電極100及び給電電極200を直接検査対象導体250に接触させた場合に匹敵する検出感度を特性が得られる。
fs=1/(2π√L1*C1)、
fp=1/(2π√(1/C1+1/C0))
となるため、検査信号供給回路350が供給検査信号としてかかる共振周波数の信号を供給するように制御すれば、PZT層110,210のインピーダンスは実質上無視できる程度に軽減させることができ、あたかもセンサ電極100及び給電電極200を直接検査対象導体250に接触させた場合に匹敵する検出感度を特性が得られる。
PZTの共振周波数の検査信号を供給すれば、あたかも検査対象導体に直接接続したかの状態を作り出すことができる。このため、非常に高精度での検査信号の検出が可能となる。
図9はPZT膜を成膜温度200度Cの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
図9はPZT膜を成膜温度200度Cの条件で膜厚を換えて形成した場合の周波数―出力電圧特性をグラフ表示した図である。
図9の例では、PZT膜を成膜温度200度Cの条件で膜厚を換えて形成した例を示している。成膜電力100Wで54nmの膜厚を形成した例、300Wで90nmの膜厚を形成した例、500Wで102nmの膜厚を形成した例を示しており、サイン波形プラスマイナス10Vの検査信号を供給した場合のセンサ電極検出結果である。
図9に示すように、100Wで54nmの膜厚を形成した例、300Wで90nmの膜厚を形成した例では、広帯域での検出が可能であり、特に100Wで54nmの膜厚を形成した場合には共振特性が顕著に生じ、共振周波数では非常に高い検出電圧が形成される。
このため、検査対象導体に流れる電流値の概略も測定可能となり、PZT層を検査対象導体に密着させた状態では、検査対象導体の断線のみならず、検査対象導体の抵抗値まで測定可能となり、検査対象導体の変形なども検出可能となる。
更に、PZT層を分極化した状態では、PZT層がヒシテリシス特性を備える様になる。このため、調整抵抗で出力電圧レベルを調整してヒシテリシス特性の残留磁気が“0”となるポイントで出力電圧が“0”となるようにバイアス調整可能としている。
PZT層を有するセンサよりの出力信号は、PZT層の有するヒシテリシス特性に依存するため、センサ電極100よりの出力にバイアス回路でバイアスを印加する構成を備えることによりセンサ電極100よりの検出信号レベルと検査対象の検査部位の検出信号のレベルとを対応付けることができる。
実際の検査時においては、検査対象導電体パターンの検査部位にPZT膜を接触させ、ギャップがない状態に位置決めし、検査信号をPZTの共振周波数とすることにより、検査対象電極とセンサ電極とをあたかも接触させたかのごとき特性が得られ、検査対象のわずかの電圧変化も検出できる。このため、絶縁層を介して検査対象とセンサ電極を対向させた状態であるにもかかわらず検査対象のわずかの電圧変化も検出でき、検査対象の抵抗成分の検出までも可能となる。
これにより、センサ電極が非接触でありながら検査対象の状態が高精度で検出でき、機械的強度の弱い液晶表示パネルのパターンであってもパターンを損傷することなく検査できる。
以上説明したように第2の実施の形態例によれば、より効率の良い検査結果が得られる。
1 アンテナMOS
2,3、4 MOS
10 アンテナMOS本体部
11 センサ電極(センサ薄膜)
20、22 内側リング導体
30、32 外側リング導体
40、42 ガードリング導体
41 スルーホール
151 ソース層
152 ドレイン層
155 N Well層
250 検査対象導体
300 検査対象基板
350 検査信号供給回路
353 波形整形回路
354 検査装置
2,3、4 MOS
10 アンテナMOS本体部
11 センサ電極(センサ薄膜)
20、22 内側リング導体
30、32 外側リング導体
40、42 ガードリング導体
41 スルーホール
151 ソース層
152 ドレイン層
155 N Well層
250 検査対象導体
300 検査対象基板
350 検査信号供給回路
353 波形整形回路
354 検査装置
Claims (11)
- MOS型トランジスタをセンサ検出素子として用いるセンサであって、
MOS型トランジスタのゲートとソース及びドレインを電気的に接続し、アンテナ素子とすることを特徴とするセンサ。 - MOS型トランジスタのゲートとソース及びドレインを導体で電気的に接続し、前記導体の少なくとも一部を電極として検査対象に対向して位置決め可能に配設することを特徴とする請求項1記載のセンサ。
- 前記電極は、前記検査対象よりの検査信号を検出するセンサ電極と、前記MOS型トライジスタのゲートと絶縁層を介して近接位置に配設されたゲート電極とを含み、
更に、前記MOS型トランジスタのソースと前記センサ電極とを接続する第1の接続導体と、
前記MOS型トランジスタのドレインと前記センサ電極とを接続する第2の接続導体と、
前記ゲート電極と前記センサ電極とを接続する第3の接続導体とを有することを特徴とする請求項2記載のセンサ。 - 更に、前記センサ電極とMOS型トランジスタ表面間に前記センサ電極と所定距離離間した位置に対向して下部電極を設けることを特徴とする請求項3記載のセンサ。
- 前記センサ電極及び下部電極とやや離れた外側周囲にほぼ平行して所定幅のリング状電極を設けることを特徴とする請求項4記載のセンサ。
- 前記リング状電極は、互いに絶縁層を介して2重に設けられていることを特徴とする請求項5記載のセンサ。
- 更に、前記リング状電極にやや離れた最外側周囲に前記リング状電極にほぼ平行して所定幅のガード電極を設け、前記ガード電極は接地レベルに維持されていることを特徴とする請求項5又は請求項6記載のセンサ。
- 前記センサ電極の上部にPZT層を形成することを特徴とする請求項3乃至請求項7のいずれかに記載のセンサ。
- 請求項1乃至請求項8のいずれかのセンサを備えることを特徴とする検査装置。
- 前記センサを複数連続して並べて配設することを特徴とする請求項9記載の検査装置。
- 請求項2乃至請求項8のいずれかのセンサを前記検査対象に近接して位置決めし、交流検査信号を印加して前記検査対象に検査信号を供給することを特徴とする請求項9又は請求項10記載の検査装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004106239A JP2005294466A (ja) | 2004-03-31 | 2004-03-31 | センサ及び該センサを用いた検査装置 |
TW094110218A TW200605180A (en) | 2004-03-31 | 2005-03-31 | Sensor and tester using the same |
PCT/JP2005/006827 WO2005096006A1 (ja) | 2004-03-31 | 2005-03-31 | センサ及び該センサを用いた検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004106239A JP2005294466A (ja) | 2004-03-31 | 2004-03-31 | センサ及び該センサを用いた検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294466A true JP2005294466A (ja) | 2005-10-20 |
Family
ID=35063919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004106239A Withdrawn JP2005294466A (ja) | 2004-03-31 | 2004-03-31 | センサ及び該センサを用いた検査装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2005294466A (ja) |
TW (1) | TW200605180A (ja) |
WO (1) | WO2005096006A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7103230B2 (ja) * | 2017-11-30 | 2022-07-20 | 東レ株式会社 | 回路、検知器、無線通信デバイス、水分検知システム、おむつ、報知システムおよび回路の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415035B2 (ja) * | 1998-08-07 | 2003-06-09 | オー・エイチ・ティー株式会社 | 基板検査用センサプローブおよびその製造方法 |
JP3858728B2 (ja) * | 2002-03-04 | 2006-12-20 | セイコーエプソン株式会社 | 静電容量検出装置 |
-
2004
- 2004-03-31 JP JP2004106239A patent/JP2005294466A/ja not_active Withdrawn
-
2005
- 2005-03-31 TW TW094110218A patent/TW200605180A/zh unknown
- 2005-03-31 WO PCT/JP2005/006827 patent/WO2005096006A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TW200605180A (en) | 2006-02-01 |
WO2005096006A1 (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI520074B (zh) | 具有改良之感測元件的電容式指紋感測器 | |
JP4124867B2 (ja) | 変換装置 | |
US7620192B2 (en) | Electret covered with an insulated film and an electret condenser having the electret | |
JP4818564B2 (ja) | 特に指紋センサのための小型化センサチップ | |
US6323580B1 (en) | Ferroic transducer | |
US20140247231A1 (en) | Touch panel and method of forming the same | |
US20170017828A1 (en) | Fingerprint detecting apparatus and driving method thereof | |
TWI516745B (zh) | 用於測量電容的電路及方法以及半導體晶片 | |
Gröttrup et al. | Piezotronic‐based magnetoelectric sensor: Fabrication and response | |
US10901022B2 (en) | Electrostatic detecting device | |
US10152152B2 (en) | Electret element and manufacturing method therefor, sensor, electronic circuit, and input device | |
JP2005156291A (ja) | 容量検出型センサ | |
JP2005294466A (ja) | センサ及び該センサを用いた検査装置 | |
US10444893B2 (en) | Touch input device and touch input detecting method | |
US11041897B2 (en) | Capacitive structure and method for determining an amount of charge using the capacitive structure | |
FR3110234B1 (fr) | Circuit électrique souple et système de détection capacitive | |
JP6164750B2 (ja) | センサー、センサーモジュールおよび検出方法 | |
CN113536988A (zh) | 超声波指纹识别模组及其检测方法、显示模组 | |
US10482307B2 (en) | Fingerprint sensing system and method utilizing edge-compensating structure | |
JPH0252599A (ja) | 超音波トランスデューサ及びその製造方法 | |
JP2021068750A (ja) | 画素回路、アレイ回路、圧力検出方法、および圧力センサ | |
US20180017521A1 (en) | Semiconductor-Based Gas Sensor Assembly for Detecting a Gas and Corresponding Production Method | |
JP2006201006A (ja) | 圧電薄膜の伝達インピーダンス評価方法 | |
JPH08162646A (ja) | 力学量センサ | |
WO2006077948A1 (ja) | センサ、検査装置および検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |